CN114068613A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114068613A
CN114068613A CN202010779496.2A CN202010779496A CN114068613A CN 114068613 A CN114068613 A CN 114068613A CN 202010779496 A CN202010779496 A CN 202010779496A CN 114068613 A CN114068613 A CN 114068613A
Authority
CN
China
Prior art keywords
layer
region
electromagnetic
semiconductor structure
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010779496.2A
Other languages
English (en)
Inventor
夏文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010779496.2A priority Critical patent/CN114068613A/zh
Priority to US17/394,341 priority patent/US20220045268A1/en
Publication of CN114068613A publication Critical patent/CN114068613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：基底；位于所述基底上的磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区内的材料层和第二区内的材料层不同。所述半导体结构的存储容量密度较高。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(Dynamic RandomAccess Memory，DRAM)的高集成度，并且功耗远远的低于DRAM，相对于快闪存储器(Flash)，随着使用时间的增加性能不会发生退化。由于MRAM具有的上述特征，其被称为通用存储器(universal memory)，被认为能够取代SRAM，DRAM，EEPROM和Flash。
与传统的随机存储器芯片制作技术不同，MRAM中的数据不是以电荷或者电流的形式存储，而是一种磁性状态存储，并且通过测量电阻来感应，不会干扰磁性状态。MRAM采用磁隧道结(MTJ)结构来进行数据存储，一般来说，MRAM单元由一个晶体管(1T)和一个磁隧道结(MTJ)共同组成一个存储单元，所述的磁隧道结(MTJ)结构包括至少两个电磁层以及用于隔离所述的两个电磁层的绝缘层。电流垂直由一电磁层透过绝缘层流过或“穿过”另一电磁层。其中的一个电磁层是固定磁性层，透过强力固定场将电极固定在特定的方向。而另一电磁层为可自由转动磁性层，将电极保持在其中一方。
然而，现有技术制备的磁性随机存储器的容量密度较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的存储容量密度。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底；位于所述基底上的磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区内的材料层和第二区内的材料层不同。
可选的，所述材料层不同为物理性质或者化学性质不同。
可选的，所述多层材料层中包括：第一电磁层、位于第一电磁层表面的绝缘层、以及位于绝缘层表面的第二电磁层。
可选的，所述第一区的第一电磁层的厚度和所述第二区的第一电磁层的厚度不同。
可选的，所述第一区的第一电磁层的粗糙度和所述第二区的第一电磁层的粗糙度不同。
可选的，所述第一区的第一电磁层的材料包括：钴铁硼，所述第二区的第一电磁层的材料包括：掺杂了第一改性离子的钴铁硼，所述第一改性离子包括：钛离子或者钽离子。
可选的，所述第一区的绝缘层的厚度和所述第二区的绝缘层的厚度不同。
可选的，所述第一区的绝缘层的粗糙度和所述第二区的绝缘层的粗糙度不同。
可选的，所述第一区的绝缘层的材料包括：氧化镁，所述第二区的绝缘层的材料包括：掺杂了第二改性离子的氧化镁，所述第二改性离子包括：氮离子或者镁离子。
可选的，所述第一区的第二电磁层的厚度和所述第二区的第二电磁层的厚度不同。
可选的，所述第一区的第二电磁层的粗糙度和所述第二区的第二电磁层的粗糙度不同。
可选的，所述第一区的第二电磁层的材料包括：钴铁硼，所述第二区的第二电磁层的材料包括：掺杂了第三离子的钴铁硼，所述第三改性离子包括钛离子或者钽离子。
可选的，所述多层材料层中还包括：位于第一电磁层底部的种子层。
可选的，所述第一区的种子层的厚度和所述第二区的种子层的厚度不同。
可选的，所述第一区的种子层的粗糙度和所述第二区的种子层的粗糙度不同。
可选的，所述第一区的种子层的材料包括：钴铁硼，所述第二区的种子层的材料包括：掺杂了第四改性离子的钴铁硼，所述第四改性离子包括：钛离子或者钽离子。
可选的，所述多层材料层中还包括：位于第二电磁层上的优化层。
可选的，所述第一区的优化层的厚度和所述第二区的优化层的厚度不同。
可选的，所述第一区的优化层的粗糙度和所述第二区的优化层的粗糙度不同。
可选的，所述第一区的优化层的材料包括：钴铁硼，所述第二区的优化层的材料包括：掺杂了第五改性离子的钴铁硼，所述第五改性离子包括：氮离子或者镁离子。
可选的，所述多层材料层还包括：位于第一电磁层底部的下电极层、位于第二电磁层上的上电极层。
可选的，所述第一区的下电极层的厚度和所述第二区的下电极层的厚度不同。
可选的，所述第一区的下电极层的粗糙度和所述第二区的下电极层的粗糙度不同。
可选的，所述第一区的下电极层的材料包括：金属，所述第二区的下电极层的材料包括：掺杂了第六改性离子的金属，所述第六改性离子包括：钛离子或者钽离子。
可选的，所述第一区的上电极层的厚度和所述第二区的上电极层的厚度不同。
可选的，所述第一区的上电极层的粗糙度和所述第二区的上电极层的粗糙度不同。
可选的，所述第一区的上电极层的材料包括：金属，所述第二区的上电极层的材料包括：掺杂了第七改性离子的金属，所述第七改性离子包括：钛离子或者钽离子。
可选的，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区内的材料层与所述第一区内和第二区内的材料层不同。
相应的，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区的材料层和第二区的材料层不同。
可选的，所述多层材料层中包括：第一电磁层、位于第一电磁层表面的绝缘层、以及位于绝缘层表面的第二电磁层。
可选的，所述基底包括若干初始第一区，相邻初始第一区之间具有初始第二区，且所述初始第二区和初始第一区相邻；所述多层材料层的形成方法包括：在所述初始第一区和初始第二区上形成第一电磁材料膜；在所述第二电磁材料膜上形成绝缘材料膜；在所述绝缘材料膜上形成第二电磁材料膜；采用图形化工艺，刻蚀所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜，直至暴露出基底表面位置，在基底上形成所述磁隧道结，且所述磁隧道结的第一区位于部分所述初始第一区上，所述磁隧道结的第二区位于所述部分初始第二区上，所述磁隧道结包括：第一电磁层、位于第一电磁层上的绝缘层以及位于绝缘层上的第二电磁层。
可选的，所述图形化工艺的方法包括：在所述第二电磁材料膜上形成第一图形化层，所述第一图形化层暴露出部分第二电磁材料膜；以所述第一图形化层为掩膜，刻蚀所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜，直至暴露出基底表面。
可选的，所述多层材料层的形成方法还包括：对所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜中至少一者进行改性处理。
可选的，所述改性处理的方法包括：在所述第一电磁材料膜表面形成第二图形化层；所述第二图形化层暴露出初始第一区上或初始第二区上的第一电磁材料膜表面；以所述第二图形化层为掩膜，对所述第一电磁材料膜进行改性处理。
可选的，所述改性处理的方法包括：在所述绝缘材料膜表面形成第三图形化层；所述第三图形化层暴露出初始第一区上或初始第二区上的绝缘材料膜表面；以所述第三图形化层为掩膜，对所述绝缘材料膜进行改性处理。
可选的，所述改性处理的方法包括：在所述第二电磁材料膜表面形成第四图形化层；所述第四图形化层暴露出初始第一区上或初始第二区上的第二电磁材料膜表面；以所述第四图形化层为掩膜，对所述第二电磁材料膜进行改性处理。
可选的，所述改性处理包括：物理改性和化学改性中的一种或者两种组合。
可选的，所述物理改性的方法包括：等离子体刻蚀工艺。
可选的，所述物理改性的方法包括：化学刻蚀工艺。
可选的，所述化学改性的方法包括：等离子掺杂处理，掺杂的离子包括：钛离子、镁离子、氮离子或者镁离子。
可选的，所述化学改性的方法包括：化学溶液处理。
可选的，所述多层材料层的形成方法还包括：形成所述第一电磁材料膜之前，在所述基底上形成种子材料膜；所述图形化工艺还刻蚀所述种子材料膜，在第一区和第二区形成种子层。
可选的，还包括：形成所述种子材料膜之后，所述图形化工艺之前，对所述种子材料膜进行改性处理，使初始第一区上和初始第二区上的种子材料膜不同。
可选的，所述多层材料层的形成方法还包括：形成所述第二电磁材料膜之后，在所述第二电磁材料膜表面形成优化材料膜；所述图形化工艺刻蚀所述优化材料膜，在第一区和第二区形成优化层。
可选的，还包括：形成所述优化材料膜之后，所述图形化层工艺之前，对所述优化材料膜进行改性处理，使初始第一区上和初始第二区上的优化材料膜不同。
可选的，所述多层材料层的形成方法还包括：形成所述第一电磁材料膜之前，在所述基底上形成下电极材料膜；形成所述第二电磁材料膜之后，在所述第二电磁材料膜上形成上电极材料膜；所述图形化工艺还刻蚀所述下电极材料膜和上电极材料膜，在第一区和第二区形成下电极层和上电极层，所述下电极层位于所述第一电磁层底部，所述上电极层位于所述第二电磁层上。
可选的，还包括：对所述下电极材料膜进行改性处理，使初始第一区上和初始第二区上的下电极材料膜的材料不同。
可选的，还包括：对所述上电极材料膜进行改性处理，使初始第一区上和初始第二区上的上电极材料膜的材料不同。
可选的，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区上的材料层与所述第一区和第二区的材料层不同。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，由于所述磁隧道结包括相邻的第一区和第二区，且至少一层第一区内的材料层和第二区内的材料层不同，使所述第一区的多层材料层和第二区的多层材料层分别具有不同的高阻值和低阻值，且所述第一区和所述第二区之间磁阻并联，使得所述磁隧道结可形成2^n个状态(n为大于1的自然数)，从而有效提高了一个存储单元的存储量，进而提高了形成的半导体结构的存储容量密度。
本发明技术方案提供的半导体结构的形成方法中，通过在基底上形成磁隧道结，所述磁隧道结包括相邻的第一区和第二区，并且，至少一层第一区内的材料层和第二区内的材料层不同，使所述第一区的多层材料层和第二区的多层材料层分别具有不同的高阻值和低阻值，且所述第一区和所述第二区之间磁阻并联，使得所述磁隧道结可形成2^n个状态(n为大于1的自然数)，从而有效提高了一个存储单元的存储量，进而提高了形成的半导体结构的存储容量密度。
附图说明
图1是一种半导体结构的结构示意图；
图2是一种半导体结构的结构示意图；
图3至图18是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
首先，结合附图对现有半导体结构性能进行详细说明，图1是一种半导体结构的结构示意图。
请参考图1，基底10；位于所述基底10上的若干磁隧道结11。
通过减小磁隧道结11之间的间距，能够提高一定面积内磁隧道结11的数量，从而提高形成的半导体结构的存储容量密度。
然而，随着半导体器件集成度的要求越来越高，相邻的磁隧道结11之间的间距已较小。若进一步减小间距，容易超出现有的光刻工艺的极限，并且造成工艺难度的增加。
图2是一种半导体结构的结构示意图。
为了解决上述问题，提出一种半导体结构，请参考图2，包括：基底20；位于基底20上沿基底20法线方向重叠的第一磁隧道结21和第二磁隧道结22。
上述结构中，所述第一磁隧道结21和所述第二磁隧道结22之间电连接，能够作为一个存储单元。并且，所述第一磁隧道结21和第二磁隧道结22具有不同的翻转电压，增大了一个所述存储单元的存储量。然而，第一磁隧道结21和所述第二磁隧道结22之间呈串联，导致第一磁隧道结21和所述第二磁隧道结22的电阻更大，需要更强的驱动电压，导致半导体结构的性能变差。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在基底上形成磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区的材料层和第二区的材料层不同，有利于提高形成的半导体结构的存储容量密度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图18是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
请参考图3，提供基底200。
在本实施例中，所述基底200包括若干初始第一区A，相邻初始第一区A之间具有初始第二区B，且所述初始第二区B和初始第一区A相邻。
在本实施例中，所述基底200包括衬底(图中未示出)以及位于衬底表面的器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管、NMOS晶体管。所述器件层还可以包括与器件结构电连接的互联结构，以及包围所述器件结构与所述互联结构的绝缘层。
所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
接着，在所述基底200上形成磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底200法线方向重叠的多层材料层，且至少一层第一区的材料层和第二区的材料层不同。在本实施例中，所述多层材料层包括：位于基底200上的下电极层、位于所述下电极层表面的种子层、位于所述种子层表面的第一电磁层、位于所述第一电磁层表面的绝缘层、位于所述绝缘层表面的第二电磁层、位于所述第二电磁层表面的优化层以及位于所述优化层表面的上电极层，具体形成所述磁隧道结的过程请参考图4至图18。
请参考图4，在所述基底200上形成下电极材料膜210。
所述下电极材料膜210的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述下电极材料膜210的材料包括：钛、钽、铂、铜、钨、铝、氮化钛、氮化钽和硅化钨中的一种或者几种组合。
在本实施例中，所述下电极材料膜210的材料为钨。
在本实施例中，所述初始第一区A上的下电极材料膜210和所述初始第二区B上的下电极材料膜210相同。
在其他实施例中，所述半导体结构的形成方法还包括：对所述下电极材料膜进行改性处理，使初始第一区上的下电极材料膜和初始第二区上的下电极材料膜不同。
在一实施例中，所述初始第一区上的下电极材料膜的厚度和初始第二区上的下电极材料膜的厚度不同。
在另一实施例中，所述初始第一区上的下电极材料膜的粗糙度和初始第二区上的下电极材料膜的粗糙度不同。
在又一实施例中，所述初始第一区上的下电极材料膜的材料为钨，所述初始第二区上的下电极材料膜的材料为掺杂了第六改性离子的钨，所述第六改性离子包括：钛离子或者钽离子。
请参考图5，在所述下电极材料膜210表面形成种子材料膜220。
所述种子材料膜220能够与后续形成的上电极材料膜更好地晶格匹配，从而提高形成的磁隧道结的性能。
所述种子材料膜220的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述种子材料膜220的材料包括：铁、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中，所述种子材料膜220的材料为钴铁硼。
在本实施例中，所述初始第一区A上的种子材料膜220和所述初始第二区B上的种子材料膜220相同。
在其他实施例中，所述半导体结构的形成方法还包括：对所述下电极材料膜进行改性处理，使初始第一区上的种子材料膜和初始第二区上的种子材料膜不同。
在一实施例中，所述初始第一区上的种子材料膜的厚度和初始第二区上的种子材料膜的厚度不同。
在另一实施例中，所述初始第一区上的种子材料膜的粗糙度和初始第二区上的种子材料膜的粗糙度不同。
在又一实施例中，所述初始第一区上的种子材料膜的材料为钴铁硼，所述初始第二区上的种子材料膜的材料为掺杂了第四改性离子的钴铁硼，所述第四改性离子包括：钛离子或者钽离子。
请参考图6，在所述种子材料膜220表面形成第一电磁材料膜230。
所述第一电磁材料膜230的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述第一电磁材料膜230的材料包括：铁、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中，所述第一电磁材料膜230的材料为钴铁硼。
接着，对所述第一电磁材料膜230进行改性处理，具体进行所述改性处理的过程请参考图7至图8。
请参考图7，在所述第一电磁材料膜230表面形成第二图形化层231；所述第二图形化层231暴露出初始第一区A上或初始第二区B上的第一电磁材料膜230表面。
在本实施例中，所述第二图形化层231暴露出所述初始第二区B上的第一电磁材料膜230表面。
在其他实施例中，所述第二图形化层暴露出所述初始第一区上的第一电磁材料膜表面。
请参考图8，以所述第二图形化层231为掩膜，对所述第一电磁材料膜230进行改性处理。
所述改性处理包括：物理改性和化学改性中的一种或者两种组合。
在本实施例中，采用的改性处理为物理改性。
在本实施例中，所述物理改性的方法为等离子体刻蚀工艺，所述等离子体刻蚀的工艺参数包括：采用的气体包括Ar、Xe或者Kr。
在本实施例中，通过所述等离子刻蚀工艺之后，所述初始第一区A上的第一电磁材料膜230的厚度和所述初始第二区B上的第一电磁材料膜230的厚度不同。
在其他实施例中，所述物理改性的方法为化学刻蚀工艺，或者，所述改性处理还可以为化学改性。
在又一实施例中，所述改性处理之后，所述初始第一区上的第一电磁材料膜的粗糙度和初始第二区上的第一电磁材料膜的粗糙度不同。
在另一实施例中，所述改性处理之后，所述初始第一区上的第一电磁材料膜的材料为钴铁硼，所述初始第二区上的第一电磁材料膜的材料为掺杂了第一改性离子的钴铁硼，所述第二改性离子包括：钛离子或者钽离子。
在本实施例中，对所述第一电磁材料膜230进行改性处理之后，去除所述第二图形化层231。
在其他实施例中，还可以不对所述第一电磁材料膜进行改性处理，所述初始第一区上的第一电磁材料膜和所述初始第二区上的第一电磁材料膜相同。
请参考图9，在所述第一电磁材料膜230表面形成绝缘材料膜240。
所述绝缘材料膜240的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述绝缘材料膜240的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
在本实施例中，所述绝缘材料膜240的材料为氧化镁。
接着，对所述绝缘材料膜240进行改性处理，具体所述改性处理的过程请参考图10至图11。
请参考图10，在所述绝缘材料膜240表面形成第三图形化层241；所述第三图形化层241暴露出初始第一区A上或初始第二区B上的绝缘材料膜表面。
在本实施例中，所述第三图形化层241暴露出初始第二区B上的绝缘材料膜表面。
在其他实施例中，所述第三图形化层暴露出初始第一区上的绝缘材料膜表面。
请参考图11，以所述第三图形化层241为掩膜，对所述绝缘材料膜240进行改性处理。
所述改性处理包括：物理改性和化学改性中的一种或者两种组合。
在本实施例中，采用的改性处理为物理改性。
在本实施例中，所述物理改性的方法为化学刻蚀工艺，所述化学刻蚀工艺的参数包括：低浓度的酸性溶液，所述酸性溶液包括：盐酸。
在其他实施例中，所述改性处理还可以为化学改性。
在本实施例中，通过所述化学刻蚀工艺之后，所述初始第一区A上的绝缘材料膜240的厚度和所述初始第二区B上的绝缘材料膜240的厚度不同。
在其他实施例中，所述物理改性的方法为化学刻蚀工艺，或者，所述改性处理还可以为化学改性。
在一实施例中，所述改性处理之后，所述初始第一区上的绝缘材料膜的粗糙度和初始第二区上的绝缘材料膜的粗糙度不同。
在另一实施例中，所述改性处理之后，所述初始第一区上的绝缘材料膜的材料为氧化镁，所述初始第二区上的绝缘材料膜的材料为掺杂了第二改性离子的氧化镁，所述第二改性离子包括：氮离子或者镁离子中的一种或者几种组合。
在本实施例中，对所述绝缘材料膜240进行改性处理之后，去除所述第三图形化层241。
在其他实施例中，还可以不对所述绝缘材料膜进行改性处理，所述初始第一区上的绝缘材料膜和所述初始第二区上的绝缘材料膜相同。
请参考图12，在所述绝缘材料膜240表面形成第二电磁材料膜250。
所述第二电磁材料膜250的形成工艺物理气相沉积工艺或者化学气相沉积工艺。
所述第二电磁材料膜250的材料包括：铁、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中，所述第二电磁材料膜250的材料为钴铁硼。
接着，对所述第二电磁材料膜250进行改性处理，具体进行所述改性处理的过程请参考图13至图14。
请参考图13，在所述第二电磁材料膜250表面形成第四图形化层251；所述第四图形化层251暴露出初始第一区A上或初始第二区B上的第二电磁材料膜250表面。
在本实施例中，所述第四图形化层251暴露出所述初始第二区B上的第二电磁材料膜250表面。
在其他实施例中，所述第四图形化层暴露出所述初始第一区上的第二电磁材料膜表面。
请参考图14，以所述第四图形化层251为掩膜，对所述第二电磁材料膜250进行改性处理。
所述改性处理包括：物理改性和化学改性中的一种或者两种组合。
在本实施例中，采用的改性处理为化学改性。
在本实施例中，所述化学改性的方法为等离子掺杂处理，掺杂的离子包括：钛离子或者钽离子。
在本实施例中，通过所述等离子掺杂处理之后，所述初始第一区A上的第二电磁材料膜250的材料为钴铁硼，所述初始第二区B上第二电磁材料膜250的材料为掺杂了第三改性离子的钴铁硼，所述第三改性离子为钛离子。
在另一实施例中，所述化学改性的方法为化学溶液处理。所述化学改性采用的溶液为过氧化氢溶液，所述初始第一区上的第二电磁材料膜的材料为钴铁硼，所述初始第二区上的第二电磁材料膜的材料为部分被氧化的含氧钴铁硼。
在其他实施例中，所述改性处理还可以为物理改性，所述物理改性包括：等离子体刻蚀工艺或者化学刻蚀工艺。
在又一实施例中，所述改性处理之后，所述初始第一区上的第二电磁材料膜的粗糙度和初始第二区上的第二电磁材料膜的粗糙度不同。
在另一实施例中，所述改性处理之后，所述初始第一区上的第二电磁材料膜的厚度和初始第二区上的第二电磁材料膜的厚度不同。
在本实施例中，对所述第二电磁材料膜250进行改性处理之后，去除所述第四图形化层251。
在其他实施例中，还可以不对所述第二电磁材料膜进行改性处理，所述初始第一区上的第二电磁材料膜和所述初始第二区上的第二电磁材料膜相同。
请参考图15，在所述第二电磁材料膜250表面形成优化材料膜260。
所述优化材料膜260能够与第二电磁材料膜250更好地晶格匹配，从而提高形成的磁隧道结的性能。
所述优化材料膜260的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述优化材料膜260的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
在本实施例中，所述优化材料膜260的材料为氧化镁。在本实施例中，所述初始第一区A上的优化材料膜260和所述初始第二区B上的优化材料膜260相同。
在其他实施例中，所述半导体结构的形成方法还包括：对所述优化材料膜进行改性处理，使初始第一区上的优化材料膜和初始第二区上的优化材料膜不同。
在一实施例中，所述初始第一区上的优化材料膜的厚度和初始第二区上的优化材料膜的厚度不同。
在另一实施例中，所述初始第一区上的优化材料膜的粗糙度和初始第二区上的优化材料膜的粗糙度不同。
在又一实施例中，所述初始第一区上的优化材料膜的材料为氧化镁，所述初始第二区上的优化材料膜的材料为掺杂了第五改性离子的氧化镁，所述第五改性离子包括：镁离子或者氮离子。
请参考图16，在所述优化材料膜260表面形成上电极材料膜270。
所述上电极材料膜270的形成工艺包括：物理气相沉积工艺或者化学气相沉积工艺。
所述上电极材料膜270的材料包括：钛、钽、铂、铜、钨、铝、氮化钛、氮化钽和硅化钨中的一种或者几种组合。
在本实施例中，所述上电极材料膜270的材料为钨。
在本实施例中，所述初始第一区A上的上电极材料膜270和所述初始第二区上的上电极材料膜270相同。
在其他实施例中，所述半导体结构的形成方法还包括：对所述上电极材料膜进行改性处理，使初始第一区上的上电极材料膜和初始第二区上的上电极材料膜不同。
在一实施例中，所述初始第一区上的上电极材料膜的厚度和初始第二区上的上电极材料膜的厚度不同。
在另一实施例中，所述初始第一区上的上电极材料膜的粗糙度和初始第二区上的上电极材料膜的粗糙度不同。
在又一实施例中，所述初始第一区上的上电极材料膜的材料为钨，所述初始第二区上的上电极材料膜的材料为掺杂了第七改性离子的钨，所述第七改性离子包括：钛离子或者钽离子。
接着，采用图形化工艺，刻蚀所述第一电磁材料膜230、绝缘材料膜240和第二电磁材料膜250，直至暴露出基底200表面位置，在基底200上形成所述磁性隧道结，且所述磁隧道结的第一区位于部分所述初始第一区A上，所述磁隧道结的第二区位于部分所述初始第二区B上，所述磁隧道结包括：第一电磁层、位于第一电磁层上的绝缘层以及位于绝缘层上的第二电磁层，具体进行所述图形化工艺的过程请参考图17至图18。
请参考图17，在所述第二电磁材料膜250上形成第一图形化层280，所述第一图形化层280暴露出部分第二电磁材料膜。
在本实施例中，所述第一图形化层280暴露出部分初始第一区A上和部分初始第二区B上的上电极材料膜270表面，且所述第一图形化层280覆盖部分初始第一区A和部分初始第二区B上的上电极材料膜270表面。
请参考图18，以所述第一图形化层280为掩膜，刻蚀所述第一电磁材料膜230、绝缘材料膜240和第二电磁材料膜250，直至暴露出基底200表面。
在本实施例中，以所述第一图形化层280为掩膜，刻蚀所述下电极材料膜210、种子材料膜220、第一电磁材料膜230、绝缘材料膜240、第二电磁材料膜250、优化材料膜260以及上电极材料膜270，直至暴露出基底200表面，使下电极材料膜210形成下电极层212，使种子材料膜220形成种子层222，使第一电磁材料膜230形成第一电磁层232，使绝缘材料膜240形成绝缘层242，使第二电磁材料膜250形成第二电磁层252，使优化材料膜260形成优化层262，使上电极材料膜270形成上电极层272，从而在基底200上形成磁隧道结290，所述磁隧道结290包括相邻的第一区I和第二区II，且所述磁隧道结290的第一区I位于部分所述初始第一区A上，所述磁隧道结290的第二区II位于所述部分初始第二区B上。
在其他实施例中，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区上的材料层与所述第一区和第二区的材料层不同。
通过在基底200上形成磁隧道结290，所述磁隧道结290包括相邻的第一区I和第二区II，并且，至少一层第一区I的材料层和第二区II的材料层不同，使所述第一区I的多层材料层和第二区的多层材料层分别具有不同的高阻值和低阻值，且所述第一区I和所述第二区II之间磁阻并联，使得所述磁隧道结290可形成2^n个状态(n为大于1的自然数)，从而有效提高了一个存储单元的存储量，进而提高了形成的半导体结构的容量密度。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图18，包括：基底200；位于所述基底200上的磁隧道结290，所述磁隧道结290包括相邻的第一区I和第二区II，所述磁隧道结290包括沿所述基底200法线方向重叠的多层材料层，且至少一层第一区I内的材料层和第二区II内的材料层不同。
由于所述磁隧道结290包括相邻的第一区I和第二区II，且至少一层第一区I的材料层和第二区II内的材料层不同，使所述第一区I的多层材料层和第二区II的多层材料层分别具有不同的高阻值和低阻值，且所述第一区I和所述第二区II之间磁阻并联，使得所述磁隧道结290可形成2^n个状态(n为大于1的自然数)，从而有效提高了一个存储单元的存储量，进而提高了形成的半导体结构的容量密度。
所述材料层不同为物理性质或者化学性质不同。。
在其他实施例中，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区内的材料层与所述第一区内和第二区内的材料层不同。
在本实施例中，所述多层材料层中包括：第一电磁层232、位于第一电磁层232表面的绝缘层242、以及位于绝缘层242表面的第二电磁层252。
在本实施例中，所述第一区I的第一电磁层232的厚度和所述第二区II的第一电磁层232的厚度不同。
在又一实施例中，所述第一区的第一电磁层的粗糙度和所述第二区2的第一电磁层的粗糙度不同。
在另一实施例中，所述第一区的第一电磁层的材料为钴铁硼，所述第二区的第一电磁层的材料为掺杂了第一改性离子的钴铁硼，所述第一改性离子包括：钛离子或者钽离子。
在本实施例中，所述第一区I的绝缘层242的厚度和所述第二区II的绝缘层242的厚度不同。
在又一实施例中，所述第一区的绝缘层的粗糙度和所述第二区的绝缘层的粗糙度不同。
在另一实施例中，所述第一区的绝缘层的材料为氧化镁，所述第二区的绝缘层的材料为掺杂了第二改性离子的氧化镁，所述第二改性离子包括：氮离子或者镁离子。
在本实施例中，所述第一区I的第二电磁层252的材料为钴铁硼，所述第二区II的第二电磁层252的材料为掺杂了第三离子的钴铁硼，所述第三改性离子包括：钛离子或者钽离子。
在又一实施例中，所述第一区的第二电磁层的厚度和所述第二区的第二电磁层的厚度不同。
在另一实施例中，所述第一区的第二电磁层的粗糙度和所述第二区的第二电磁层的粗糙度不同。
在本实施例中，所述多层材料层中还包括：位于第一电磁层232底部的种子层222。
在本实施例中，所述第一区I的种子层222和第二区II的种子层相同。
在又一实施例中，所述第一区的种子层的厚度和所述第二区的种子层的厚度不同。
在另一实施例中，所述第一区的种子层的粗糙度和所述第二区的种子层的粗糙度不同。
在又一实施例中，所述第一区的种子层的材料为钴铁硼，所述第二区的种子层的材料为掺杂了第四改性离子的钴铁硼，所述第四改性离子包括：钛离子或者钽离子。
在本实施例中，所述多层材料层中还包括：位于第二电磁层252上的优化层262。
在本实施例中，所述第一区I的优化层262和第二区II的优化层262相同。
在其他实施例中，所述第一区的优化层的厚度和所述第二区的优化层的厚度不同。
在另一实施例中，所述第一区的优化层的粗糙度和所述第二区的优化层的粗糙度不同。
在又一实施例中，所述第一区的优化层的材料为氧化镁，所述第二区的优化层的材料为掺杂了第五改性离子的氧化镁，所述第五改性离子包括：镁离子或者氮离子。
在本实施例中，所述多层材料层还包括：位于第一电磁层232底部的下电极层212、位于第二电磁层252上的上电极层272。
具体的，在本实施例中，所述种子层222位于所述下电极层212表面，所述上电极层272位于优化层262表面。
在本实施例中，所述第一区I的下电极层212和所述第二区II的下电极层212相同。
在又一实施例中，所述第一区的下电极层的厚度和所述第二区的下电极层的厚度不同。
在另一实施例中，所述第一区的下电极层的粗糙度和所述第二区的下电极层的粗糙度不同。
在另一实施例中，所述第一区的下电极层的材料为钨，所述第二区的下电极层的材料为掺杂了第六改性离子的钨，所述第六改性离子包括：钛离子或者钽离子。
在本实施例中，所述第一区I的上电极层272和所述第二区II的上电极层272相同。
在其他实施例中，所述第一区的上电极层的厚度和所述第二区的上电极层的厚度不同。
在另一实施例中，所述第一区的上电极层的粗糙度和所述第二区的上电极层的粗糙度不同。
在又一实施例中，所述第一区的上电极层的材料为钨，所述第二区的上电极层的材料为掺杂了第七改性离子的钨，所述第七改性离子包括：钛离子或者钽离子。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (49)

1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区内的材料层和第二区内的材料层不同。
2.如权利要求1所述的半导体结构，其特征在于，所述材料层不同为物理性质或者化学性质不同。
3.如权利要求2所述的半导体结构，其特征在于，所述多层材料层中包括：第一电磁层、位于第一电磁层表面的绝缘层、以及位于绝缘层表面的第二电磁层。
4.如权利要求3所述的半导体结构，其特征在于，所述第一区的第一电磁层的厚度和所述第二区的第一电磁层的厚度不同。
5.如权利要求3所述的半导体结构，其特征在于，所述第一区的第一电磁层的粗糙度和所述第二区的第一电磁层的粗糙度不同。
6.如权利要求3所述的半导体结构，其特征在于，所述第一区的第一电磁层的材料包括：钴铁硼，所述第二区的第一电磁层的材料包括：掺杂了第一改性离子的钴铁硼，所述第一改性离子包括：钛离子或者钽离子。
7.如权利要求3所述的半导体结构，其特征在于，所述第一区的绝缘层的厚度和所述第二区的绝缘层的厚度不同。
8.如权利要求3所述的半导体结构，其特征在于，所述第一区的绝缘层的粗糙度和所述第二区的绝缘层的粗糙度不同。
9.如权利要求3所述的半导体结构，其特征在于，所述第一区的绝缘层的材料包括：氧化镁，所述第二区的绝缘层的材料包括：掺杂了第二改性离子的氧化镁，所述第二改性离子包括：氮离子或者镁离子。
10.如权利要求3所述的半导体结构，其特征在于，所述第一区的第二电磁层的厚度和所述第二区的第二电磁层的厚度不同。
11.如权利要求3所述的半导体结构，其特征在于，所述第一区的第二电磁层的粗糙度和所述第二区的第二电磁层的粗糙度不同。
12.如权利要求3所述的半导体结构，其特征在于，所述第一区的第二电磁层的材料包括：钴铁硼，所述第二区的第二电磁层的材料包括：掺杂了第三离子的钴铁硼，所述第三改性离子包括钛离子或者钽离子。
13.如权利要求2所述的半导体结构，其特征在于，所述多层材料层中还包括：位于第一电磁层底部的种子层。
14.如权利要求13所述的半导体结构，其特征在于，所述第一区的种子层的厚度和所述第二区的种子层的厚度不同。
15.如权利要求13所述的半导体结构，其特征在于，所述第一区的种子层的粗糙度和所述第二区的种子层的粗糙度不同。
16.如权利要求13所述的半导体结构，其特征在于，所述第一区的种子层的材料包括：钴铁硼，所述第二区的种子层的材料包括：掺杂了第四改性离子的钴铁硼，所述第四改性离子包括：钛离子或者钽离子。
17.如权利要求2所述的半导体结构，其特征在于，所述多层材料层中还包括：位于第二电磁层上的优化层。
18.如权利要求17所述的半导体结构，其特征在于，所述第一区的优化层的厚度和所述第二区的优化层的厚度不同。
19.如权利要求17所述的半导体结构，其特征在于，所述第一区的优化层的粗糙度和所述第二区的优化层的粗糙度不同。
20.如权利要求17所述的半导体结构，其特征在于，所述第一区的优化层的材料包括：钴铁硼，所述第二区的优化层的材料包括：掺杂了第五改性离子的钴铁硼，所述第五改性离子包括：氮离子或者镁离子。
21.如权利要求2所述的半导体结构，其特征在于，所述多层材料层还包括：位于第一电磁层底部的下电极层、位于第二电磁层上的上电极层。
22.如权利要求21所述的半导体结构，其特征在于，所述第一区的下电极层的厚度和所述第二区的下电极层的厚度不同。
23.如权利要求21所述的半导体结构，其特征在于，所述第一区的下电极层的粗糙度和所述第二区的下电极层的粗糙度不同。
24.如权利要求21所述的半导体结构，其特征在于，所述第一区的下电极层的材料包括：金属，所述第二区的下电极层的材料包括：掺杂了第六改性离子的金属，所述第六改性离子包括：钛离子或者钽离子。
25.如权利要求21所述的半导体结构，其特征在于，所述第一区的上电极层的厚度和所述第二区的上电极层的厚度不同。
26.如权利要求21所述的半导体结构，其特征在于，所述第一区的上电极层的粗糙度和所述第二区的上电极层的粗糙度不同。
27.如权利要求21所述的半导体结构，其特征在于，所述第一区的上电极层的材料包括：金属，所述第二区的上电极层的材料包括：掺杂了第七改性离子的金属，所述第七改性离子包括：钛离子或者钽离子。
28.如权利要求1所述的半导体结构，其特征在于，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区内的材料层与所述第一区内和第二区内的材料层不同。
29.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成磁隧道结，所述磁隧道结包括相邻的第一区和第二区，所述磁隧道结包括沿所述基底法线方向重叠的多层材料层，且至少一层第一区的材料层和第二区的材料层不同。
30.如权利要求29所述的半导体结构的形成方法，其特征在于，所述多层材料层中包括：第一电磁层、位于第一电磁层表面的绝缘层、以及位于绝缘层表面的第二电磁层。
31.如权利要求30所述的半导体结构的形成方法，其特征在于，所述基底包括若干初始第一区，相邻初始第一区之间具有初始第二区，且所述初始第二区和初始第一区相邻；所述多层材料层的形成方法包括：在所述初始第一区和初始第二区上形成第一电磁材料膜；在所述第二电磁材料膜上形成绝缘材料膜；在所述绝缘材料膜上形成第二电磁材料膜；采用图形化工艺，刻蚀所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜，直至暴露出基底表面位置，在基底上形成所述磁隧道结，且所述磁隧道结的第一区位于部分所述初始第一区上，所述磁隧道结的第二区位于所述部分初始第二区上，所述磁隧道结包括：第一电磁层、位于第一电磁层上的绝缘层以及位于绝缘层上的第二电磁层。
32.如权利要求31所述的半导体结构的形成方法，其特征在于，所述图形化工艺的方法包括：在所述第二电磁材料膜上形成第一图形化层，所述第一图形化层暴露出部分第二电磁材料膜；以所述第一图形化层为掩膜，刻蚀所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜，直至暴露出基底表面。
33.如权利要求31所述的半导体结构的形成方法，其特征在于，所述多层材料层的形成方法还包括：对所述第一电磁材料膜、绝缘材料膜和第二电磁材料膜中至少一者进行改性处理。
34.如权利要求33所述的半导体结构的形成方法，其特征在于，所述改性处理的方法包括：在所述第一电磁材料膜表面形成第二图形化层；所述第二图形化层暴露出初始第一区上或初始第二区上的第一电磁材料膜表面；以所述第二图形化层为掩膜，对所述第一电磁材料膜进行改性处理。
35.如权利要求33所述的半导体结构的形成方法，其特征在于，所述改性处理的方法包括：在所述绝缘材料膜表面形成第三图形化层；所述第三图形化层暴露出初始第一区上或初始第二区上的绝缘材料膜表面；以所述第三图形化层为掩膜，对所述绝缘材料膜进行改性处理。
36.如权利要求33所述的半导体结构的形成方法，其特征在于，所述改性处理的方法包括：在所述第二电磁材料膜表面形成第四图形化层；所述第四图形化层暴露出初始第一区上或初始第二区上的第二电磁材料膜表面；以所述第四图形化层为掩膜，对所述第二电磁材料膜进行改性处理。
37.如权利要求33所述的半导体结构的形成方法，其特征在于，所述改性处理包括：物理改性和化学改性中的一种或者两种组合。
38.如权利要求37所述的半导体结构的形成方法，其特征在于，所述物理改性的方法包括：等离子体刻蚀工艺。
39.如权利要求37所述的半导体结构的形成方法，其特征在于，所述物理改性的方法包括：化学刻蚀工艺。
40.如权利要求37所述的半导体结构的形成方法，其特征在于，所述化学改性的方法包括：等离子掺杂处理，掺杂的离子包括：钛离子、镁离子、氮离子或者镁离子。
41.如权利要求37所述的半导体结构的形成方法，其特征在于，所述化学改性的方法包括：化学溶液处理。
42.如权利要求29所述的半导体结构的形成方法，其特征在于，所述多层材料层的形成方法还包括：形成所述第一电磁材料膜之前，在所述基底上形成种子材料膜；所述图形化工艺还刻蚀所述种子材料膜，在第一区和第二区形成种子层。
43.如权利要求43所述的半导体结构的形成方法，其特征在于，还包括：形成所述种子材料膜之后，所述图形化工艺之前，对所述种子材料膜进行改性处理，使初始第一区上和初始第二区上的种子材料膜不同。
44.如权利要求29所述的半导体结构的形成方法，其特征在于，所述多层材料层的形成方法还包括：形成所述第二电磁材料膜之后，在所述第二电磁材料膜表面形成优化材料膜；所述图形化工艺刻蚀所述优化材料膜，在第一区和第二区形成优化层。
45.如权利要求44所述的半导体结构的形成方法，其特征在于，还包括：形成所述优化材料膜之后，所述图形化层工艺之前，对所述优化材料膜进行改性处理，使初始第一区上和初始第二区上的优化材料膜不同。
46.如权利要求29所述的半导体结构的形成方法，其特征在于，所述多层材料层的形成方法还包括：形成所述第一电磁材料膜之前，在所述基底上形成下电极材料膜；形成所述第二电磁材料膜之后，在所述第二电磁材料膜上形成上电极材料膜；所述图形化工艺还刻蚀所述下电极材料膜和上电极材料膜，在第一区和第二区形成下电极层和上电极层，所述下电极层位于所述第一电磁层底部，所述上电极层位于所述第二电磁层上。
47.如权利要求46所述的半导体结构的形成方法，其特征在于，还包括：对所述下电极材料膜进行改性处理，使初始第一区上和初始第二区上的下电极材料膜的材料不同。
48.如权利要求46所述的半导体结构的形成方法，其特征在于，还包括：对所述上电极材料膜进行改性处理，使初始第一区上和初始第二区上的上电极材料膜的材料不同。
49.如权利要求29所述的半导体结构的形成方法，其特征在于，所述磁隧道结还包括：与第一区和第二区相邻的第三区，至少一层第三区上的材料层与所述第一区和第二区的材料层不同。
CN202010779496.2A 2020-08-05 2020-08-05 半导体结构及其形成方法 Pending CN114068613A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010779496.2A CN114068613A (zh) 2020-08-05 2020-08-05 半导体结构及其形成方法
US17/394,341 US20220045268A1 (en) 2020-08-05 2021-08-04 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010779496.2A CN114068613A (zh) 2020-08-05 2020-08-05 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114068613A true CN114068613A (zh) 2022-02-18

Family

ID=80114233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010779496.2A Pending CN114068613A (zh) 2020-08-05 2020-08-05 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US20220045268A1 (zh)
CN (1) CN114068613A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080672A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 양자점 조성물의 제조 방법 및 이를 포함하는 발광 소자의 제조 방법
US20220302207A1 (en) * 2021-03-18 2022-09-22 International Business Machines Corporation Same level mram stacks having different configurations

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5535161B2 (ja) * 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
KR102152145B1 (ko) * 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
CN106030717B (zh) * 2014-03-28 2019-10-01 英特尔公司 通过注入调制磁特性以及相关联的结构
US10177302B2 (en) * 2015-09-10 2019-01-08 Toshiba Memory Corporation Magnetic memory device including upper structure having first portion and second portion surrounding first portion and formed of material different from that of first portion, and method of manufacturing the same
US11276815B2 (en) * 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
US10319901B2 (en) * 2016-10-27 2019-06-11 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
KR102283330B1 (ko) * 2017-03-27 2021-08-02 삼성전자주식회사 반도체 소자
US10374151B2 (en) * 2017-08-22 2019-08-06 Tdk Corporation Spin current magnetoresistance effect element and magnetic memory
US10461251B2 (en) * 2017-08-23 2019-10-29 Everspin Technologies, Inc. Method of manufacturing integrated circuit using encapsulation during an etch process
KR102406277B1 (ko) * 2017-10-25 2022-06-08 삼성전자주식회사 자기 저항 메모리 소자 및 이의 제조 방법
KR102470367B1 (ko) * 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
JP6553224B1 (ja) * 2018-03-07 2019-07-31 株式会社東芝 磁気記憶装置
KR102573757B1 (ko) * 2018-09-17 2023-09-05 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법, 그리고 기판 처리 설비
KR102611433B1 (ko) * 2018-11-14 2023-12-08 삼성전자주식회사 자기 기억 소자
US10636875B1 (en) * 2019-01-21 2020-04-28 Northrop Grumman Systems Corporation Localized tunneling enhancement for semiconductor devices
US11594673B2 (en) * 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11209505B2 (en) * 2019-08-26 2021-12-28 Western Digital Technologies, Inc. Large field range TMR sensor using free layer exchange pinning
US11404633B2 (en) * 2019-10-30 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJS with lithography-variation independent critical dimension
CN114497268A (zh) * 2020-10-26 2022-05-13 Tdk株式会社 光检测元件及接收装置
US11532323B1 (en) * 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices

Also Published As

Publication number Publication date
US20220045268A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US9985201B2 (en) Magnetic memory based on spin hall effect
US7919794B2 (en) Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US20180277746A1 (en) Magnetic memory
KR102499931B1 (ko) 반도체 mram 디바이스 및 방법
EP1354322B1 (en) Non orthogonal mram device
CN104425706A (zh) 反转的mtj堆叠件
TW201535811A (zh) 磁性記憶體及製造磁性記憶體之方法
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
US11335850B2 (en) Magnetoresistive random-access memory device including magnetic tunnel junctions
US20220045268A1 (en) Semiconductor structure and fabrication method thereof
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
US20150129998A1 (en) Methods for manufacturing carbon ribbons for magnetic devices
US10276786B2 (en) Magnetic memory
US20220223787A1 (en) High density spin orbit torque magnetic random access memory
EP1604398A2 (en) Magnetic memory cell junction and method for forming a magnetic memory cell junction
US10897006B2 (en) Magnetic memory device and method for manufacturing the same
KR20180019525A (ko) 캡핑된 자기 메모리
US10608047B1 (en) Magnetic memory element with voltage controlled magnetic anistropy
CN112951985A (zh) 半导体结构及其形成方法
US20210184107A1 (en) Semiconductor structure and fabrication method thereof
KR100604752B1 (ko) 마그네틱 램의 제조방법
CN113851579A (zh) 半导体结构及半导体结构的形成方法
WO2009107780A1 (ja) 磁気抵抗記憶装置及びその動作方法
CN116784022A (zh) 磁性存储单元及其制造方法
CN116685149A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination