CN106030717B - 通过注入调制磁特性以及相关联的结构 - Google Patents

通过注入调制磁特性以及相关联的结构 Download PDF

Info

Publication number
CN106030717B
CN106030717B CN201480076166.XA CN201480076166A CN106030717B CN 106030717 B CN106030717 B CN 106030717B CN 201480076166 A CN201480076166 A CN 201480076166A CN 106030717 B CN106030717 B CN 106030717B
Authority
CN
China
Prior art keywords
magnetic
substrate
magnetisable material
magnetosphere
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480076166.XA
Other languages
English (en)
Other versions
CN106030717A (zh
Inventor
C·J·威甘德
M·T·拉赫曼
O·戈隆茨卡
A·H·加哈吉尔达尔
M·陆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106030717A publication Critical patent/CN106030717A/zh
Application granted granted Critical
Publication of CN106030717B publication Critical patent/CN106030717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开内容的实施例描述了与通过注入来调制磁特性相关联的技术和配置。在一个实施例中，方法包括：提供具有被布置在衬底上的集成电路(IC)结构的衬底，IC结构包括可磁化材料；将掺杂剂注入可磁化材料的至少一部分；以及使可磁化材料磁化，其中在可磁化材料的注入部分中所述磁化被抑制。可以描述和/或主张其它实施例。

Description

通过注入调制磁特性以及相关联的结构
技术领域
本公开内容的实施例总体上涉及集成电路的领域，更具体而言，涉及与通过注入来调制磁特性相关联的技术和配置。
背景技术
集成电路(IC)结构(例如，晶体管)继续缩放至较小尺寸以提供具有较好性能的较小管芯和器件。当前，一些IC结构，例如磁性随机存取存储器(MRAM)的位阵列结构，可以包括磁性材料，该磁性材料通过光刻被图案化并通过蚀刻被移除以限定MRAM中的磁性材料的边界。然而，在使用当前图案化技术(例如，反应离子蚀刻)以纳米级精度限定磁性材料的边界时可能由于这种蚀刻的损坏效应和/或在使磁性材料挥发中的困难而产生困难。
附图说明
通过以下具体描述结合附图将容易理解实施例。为了便于此描述，相似的附图标记指代相似的结构元件。通过举例的方式而非限制的方式在附图的图中对实施例进行例示。
图1示意性地示出根据一些实施例的晶圆形式和单体化形式的示例管芯的顶视图。
图2示意性地示出根据一些实施例的集成电路(IC)组件的横截面侧视图。
图3a-f示意性地示出根据一些实施例的在制造的各个阶段期间的集成电路(IC)结构的横截面侧视图。
图4示意性地示出根据一些实施例的防止可磁化材料的磁化的方法的流程图。
图5示意性地示出根据一些实施例的减小磁化材料的磁化的方法的流程图。
图6示意性地示出根据一些实施例的可以包括如本文所述的IC结构的示例系统。
具体实施方式
本公开内容的实施例描述了与通过注入来调制磁特性相关联的技术和配置。在以下具体实施方式中，参考构成具体实施方式的一部分的附图，其中相似的附图标记在通篇中指代相似的部件，并且其中以其中可以实施本公开内容的主题的说明实施例的方式示出。应当理解的是，在不背离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构变化或逻辑变化。因此，不应当在限制意义上采用以下具体实施方式，并且由所附权利要求书及其等效方案来限定实施例的范围。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)或者(A和B)。出于本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
说明书可以使用基于视角的描述，例如顶部/底部、侧、上方/下方等。这样的描述仅用于方便讨论，而并非旨在将本文所描述的实施例的应用限于任何特定方向。
说明书可以使用短语“在实施例中”，其可以表示相同或不同实施例中的一个或多个。此外，如针对本公开内容的实施例所使用的术语“包含”、“包括”、“具有”等含义相同。
可以在本文中使用术语“与…耦合”及其派生词。“耦合”可以表示以下中的一个或多个。“耦合”可以表示两个或更多个元件直接物理接触或者电接触。然而，“耦合”也可以表示两个或更多个元件彼此间接接触，但是依然相互协作或者相互作用，并且可以表示一个或多个其它元件耦合或连接在所述相互耦合的元件之间。术语“直接耦合”可意指两个或更多个元件直接接触。
在各个实施例中，短语“形成、沉积或以其它方式设置在第二特征上的第一特征”可以表示第一特征形成、沉积或者设置在第二特征上方，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理接触和/或直接电接触)或者间接接触(例如，在第一特征与第二特征之间具有一个或多个其它特征)。
如本文所使用的，术语“模块”可以表示以下部件中的一部分或者可以包括以下部件：专用集成电路(ASIC)、电子电路、处理器(共享、专用或者组)、和/或执行一个或多个软件程序或固件程序的存储器(共享、专用或者组)、组合逻辑电路、和/或提供所述功能的其它适当部件。
图1示意性地示出根据一些实施例的晶圆形式10和单体化形式100的示例管芯102的顶视图。在一些实施例中，管芯102可以是由半导体材料(例如，硅或其它适当材料)组成的晶圆11中的多个管芯(例如，管芯102、102a、102b)中的一个。多个管芯可以在晶圆11的表面上形成。管芯中的每个可以是半导体产品的重复单元，该半导体产品包括根据本文所述的技术调制的磁性材料。
诸如晶体管元件104之类的电路可以在管芯102上形成。晶体管元件104可以包括例如一个或多个集成电路(IC)结构(例如，图3a-f的IC结构300)。可以在用于逻辑器件或存储器或其组合的管芯102中包含本文所述的晶体管元件104。在一些实施例中，晶体管元件104可以是片上系统(SoC)组件的部分。在一些实施例中，晶体管元件104可以表示磁性随机存取存储器(MRAM)的位阵列结构。尽管横贯图1中的管芯102很大一部分而成排地描绘了晶体管元件104，但是主题并不限于这一方面，并且在管芯102上的晶体管元件104的任何其它适当的布置可以根据各个实施例来实施。
在完成管芯中所包含的半导体产品的制造过程之后，晶圆11可以经历单体化过程，其中管芯中的每个(例如，管芯102)彼此分离以提供半导体产品的分立“芯片”。晶圆11可以是各种尺寸中的任一个。在一些实施例中，晶圆11的直径范围从大约25.4mm到大约450mm。在其它实施例中，晶圆11可以包括其它尺寸和/或其它形状。根据各个实施例，晶体管元件104可以被布置在以晶圆形式10或单体化形式100的半导体衬底上。
图2示意性地示出根据一些实施例的集成电路(IC)组件200的横截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电耦合和/或物理耦合的一个或多个管芯(在下文中，“管芯102”)。管芯102可以包括如本文所述的晶体管元件(例如，图1的晶体管元件104)和/或IC结构(例如，图3a-f的IC结构300)。在一些实施例中，封装衬底121可以与电路板122电耦合，如可见的。
管芯102可以代表使用结合形成互补金属氧化物半导体(CMOS)器件所使用的半导体制造技术由半导体材料(例如，硅)制成的分立产品，该半导体制造技术例如是薄膜沉积、光刻法、蚀刻等。在一些实施例中，管芯102可以是下列项、包括下列项或者是下列项的部分：处理器、存储器、SoC或ASIC。在一些实施例中，诸如模塑料或底部填充材料(未示出)之类的电绝缘材料可以包封管芯102的至少一部分和/或管芯互连结构106。
管芯102可以根据各种适当的配置附接到封装衬底121，包括例如如所描绘的在倒装芯片构件中与封装衬底121直接耦合。在倒装芯片构件中，管芯102的有源侧S1使用管芯互连结构106(例如，凸块、柱或也可以使管芯102与封装衬底121电耦合的其它适当结构)附接到封装衬底121的表面。管芯102的有源侧S1可以包括电路，例如图1的晶体管元件104和/或图3a-f的IC结构300。可以与有源侧S1相对地布置无源侧S2，如可见的。
在一些实施例中，管芯互连结构106可以被配置成在管芯与封装衬底121之间路由电信号。电信号可以包括例如结合管芯的操作所使用的功率/地信号和/或输入/输出(I/O)信号。
在一些实施例中，封装衬底121是具有核和/或层积层的基于环氧树脂的层叠衬底，例如味之素增强膜(ABF)衬底。在其它实施例中，封装衬底121可以包括其它适当类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置成往来于管芯102对电信号进行路由的电路由特征。电路由特征可以包括例如被布置在封装衬底121的一个或多个表面上的焊盘110或迹线(未示出)和/或内部路由特征(未示出)，例如沟槽、过孔或用于将电信号路由通过封装衬底121的其它互连结构。例如，在一些实施例中，封装衬底121可以包括被配置成接收管芯102的相应的管芯互连结构106的电路由特征，例如焊盘(未示出)。
电路板122可以是由诸如环氧树脂层叠体之类的电绝缘材料组成的印刷电路板(PCB)。例如，电路板122可以包括由以下材料构成的电绝缘层：例如聚四氟乙烯、诸如阻燃剂4(FR-4)、FR1、棉纸之类的酚醛树脂棉纸材料和诸如复合环氧树脂材料(CEM)(例如，CEM-1或CEM-3)之类的环氧树脂材料或者利用环氧树脂预浸材料来层叠在一起的编织玻璃材料。可以通过电绝缘层来形成诸如迹线、沟槽或过孔之类的互联结构(未示出)，从而将管芯102的电信号路由通过电路板122。在其它实施例中，电路板122可以由其它适当的材料构成。在一些实施例中，电路板122是母板(例如，图6的母板602)。
可以将诸如焊球112之类的封装级互连件耦合到封装衬底121上和/或电路板122上的一个或多个焊盘110，以形成对应的焊接接头，该焊接接头被配置为在封装衬底121与电路板122之间进一步路由电信号。焊盘110可以由任何适当的导电材料构成，例如金属，包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)及其组合。在其它实施例中可以使用其它适当的技术，以将封装衬底121与电路板122物理耦合和/或电耦合。
在其它实施例中，IC组件200可以包括各种其它适当构件，例如，包括倒装芯片和/或引线接合构件、内插件和多芯片封装构件的适当组合，该多芯片封装构件包括系统级封装(system-in-package)系统(SiP)和/或封装堆叠(package-on-package)(PoP)构件。在一些实施例中，可以使用其它适当的技术，以在管芯102与IC组件200的其它部件之间路由电信号。
图3a-f示意性地示出根据一些实施例的在制造的各个阶段期间集成电路(IC)结构300的横截面侧视图。参考图3a，描绘了在衬底302上形成层的叠置体(例如，层304、306、308、310)并图案化掩模层312以便提供在层的叠置体之上的掩模层312中的一个或多个开口315之后的IC结构300，其中，掩模层312被布置在层的叠置体上。
在一些实施例中，衬底302可以是(例如，图1的管芯102的)半导体衬底，例如硅或另一适当的半导体材料。IC结构300可以包括被布置在衬底302上的一个或多个磁性基底层304、被布置在一个或多个磁性基底层上的模板层或隧道势垒层306、被布置在模板层或隧道势垒层306上的磁性层308以及被布置在磁性层308上的势垒层310。
根据各个实施方式，一个或多个磁性基底层304可以被沉积在衬底302上，以促进在随后的层(例如，隧道势垒层306)和衬底302之间的粘附。在一些实施例中，一个或多个磁性基底层304可以包括下列各项中的一个或多个：钽(Ta)、钌(Ru)、铂(Pt)、锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)或硼(B)，包括其合金。在一些实施例中，一个或多个磁性基底层304可以由在退火/磁化期间被磁化的可磁化材料组成，如进一步结合图3c所述的。
隧道势垒层306可以被沉积在一个或多个磁性基底层304上。在一些实施例中，隧道势垒层306可以用作磁特性隧道结(MTJ)中的隧道势垒。隧道势垒层306可以由各种适当的材料组成，该各种适当的材料包括例如氧化镁(MgO)、氧化镁硼(MgBO)、氧化铝(Al2O3)或其它类似的材料。在一些实施例中，面积电阻(RA)可以根据隧道势垒层306的厚度来确定。在一些实施例中，IC结构300的RA可以是大约10欧姆/μm2。在其它实施例中，IC结构300的RA可以具有其它适当的值。
磁性层308可以被沉积在隧道势垒层306上。根据各个实施方式，磁性层308可以由可磁化材料或磁化材料组成，包括例如铁磁材料。例如，磁性层308可以由铁磁材料组成，该铁磁材料例如是钴(Co)、铁(Fe)、镍(Ni)、在有或没有硼(B)的情况下的Co、Fe、Ni中的两种或更多种的合金(例如，CoFe、CoFeB或NiFe)或类似材料。
势垒层310可以被沉积在磁性层308上，以防止或减小下层(例如，层308、306、304)的氧化。根据各个实施例，势垒层310可以由金属或金属氮化物组成，例如钽(Ta)、钛(Ti)、氮化钛(TiN)或类似材料。在一些实施例中，注入剂控制层(未示出)可以被布置在势垒层310上，以控制注入剂的深度。例如，注入剂控制层可以包括掺碳氮化硅(SiN)等。
根据各个实施方式，IC结构300可以包括被布置在所描绘的层之间的其它适当的层，或所描绘的层中的每个可以代表多个层。例如，在一些实施例中，可以结合包括可磁化材料或磁化材料的其它适当的IC结构来使用本文所述的原理来调制磁特性。在其它实施例中，在衬底302上的层(例如，层304、306、308、310)可以由其它适当的材料组成。
在一些实施例中，掩模层312可以代表具有开口315的图案化硬掩模层，形成开口315以暴露出下层IC结构300的相应部分。可以使用例如光刻法和/或蚀刻工艺来图案化掩模层312。在一些实施例中，掩模层312可以由氧化硅(SiO2)或氮化硅(SiN)或另一适当的材料组成。
参考图3b，描绘了在通过开口315将掺杂剂注入(例如，由箭头313所描绘的)IC结构300的暴露出的部分之后图3a的IC结构300。IC结构300的注入部分可以包括掺杂剂。例如，在图3b中所描绘的实施例中，注入穿过势垒层310延伸至磁性层308中，以提供被注入剂掺杂的相应的层310、308的部分310a、308a。在一些实施例中，注入剂可以延伸至层306和/或层304中，以提供被注入剂掺杂的这些层的部分。
注入(例如，磁性层308的)磁性材料可能在磁性材料的原子晶格结构中产生无序性，这可以永久地去除注入区域中的铁磁性。在一些实施例中，部分308a、310a可以通过注入从晶体结构改变为非晶结构。通过使用经图案化的掩模层312，可以在IC结构300中的磁性材料的选定区域中(例如，在磁性位阵列的选定区域中)防止和/或减小磁性。通过注入剂去除磁性可以持续，甚至在强磁场存在的情况下使磁性材料退火之后。例如，表1示出对于各种掺杂剂种类样本IC结构的磁矩减小的值。在每种情况下，样本IC结构在注入之后在1特斯拉磁场下以高于350℃的温度被退火2个小时。
表1
表1的样本IC结构包括由Ta组成并具有30埃的厚度的磁性基底层304、由MgO组成并具有大约10欧姆/μm2的RA的隧道势垒层306、由Co(60％)Fe(20％)B(20％)组成并具有25埃的厚度的磁性层308、由Ta组成并具有30埃的厚度的势垒层310以及被布置在势垒层310上的注入剂控制层，注入剂控制层由掺碳SiN组成并具有100埃的厚度。表1列出未接受注入的对照样本(“对照”)的磁矩以及掺杂有硼(B)、碳(C)、氮(N)、磷(P)、锗(Ge)和氙(Xe)的样本的数据。连同以千电子伏(KeV)为单位的相应能量以及以离子/cm2为单位的注入剂量，列出了每个种类的以原子质量单位(amu)为单位的相应的原子质量。在注入之后，各种掺杂剂种类中的每种的样本IC结构在1特斯拉磁场下以高于350℃的温度被退火2个小时。使用超导量子干涉器件(SQUID)以体积磁化为单位(emu/立方厘米)来测量磁矩。在表1的最右边的列中示出了注入种类种的每个相对于对照样本的％力矩减小。
根据各个实施例，可以将B、C、N、P、Ge、氧(O)、Xe或类似材料中的一种多种注入磁性材料(例如，图3b的磁性层308)。在其它实施例中，IC结构300的磁性材料可掺杂有其它适当的种类。
尽管掺杂部分310a、308a的剖面在附图中被描绘为矩形，但是在其它实施例中，部分310a、308a可以具有其它适当形状的剖面。尽管注入(例如，箭头313)被描绘为基本上垂直于图3b中的层308、310的表面，但是在其它实施例中，注入可以从其它角度接近。
参考图3c，描绘了在使IC结构300的可磁化材料磁化之后图3b的IC结构300。例如，在一些实施例中，可以结合磁场的施加(例如，由线333指示)来使用退火过程(例如，由线323指示的热)，以使IC结构的可磁化材料(例如，磁性层308和/或一个或多个磁性基底层304)磁化。在一些实施例中，在图3b的注入部分308a、310a中磁化被抑制(例如，减小或防止)，以使得在图3c的相应部分308b、310b中磁化被抑制。在磁化之后，图3c的部分308b、310b的磁矩可以基本上或显著地小于磁性层308和势垒层310的其它部分的磁矩。在一些实施例中，磁化过程可以设置易磁化轴和相邻材料之间的接合剂磁性销连接(cementmagnetic pinning)。在一些实施例中，磁化过程可以包括在施加磁场的同时使IC结构300在升高温度下退火。例如，退火过程可以包括施加大于300℃的温度，同时施加～1特斯拉的磁场。在其它实施例中，磁化过程可以包括其它适当的温度、磁场或其它适当的过程。
参考图3d，描绘了在经图案化的掩模层312的侧壁上形成间隔体314之后图3c的IC结构300，如可见的。可以使用适当的技术来形成间隔体314，该适当的技术包括图案化工艺例如光刻法和/或蚀刻工艺。在一些实施例中，位大小可以至少部分地由跨越掩模层312中的开口315的临界尺寸(CD)来确定。间隔体314可以通过允许蚀刻以较小的精度在CD控制和蚀刻偏置控制上继续来便于随后的蚀刻(例如，如关于图3e所述的)。
间隔体314可以由各种适当的材料中的任一种组成，该各种适当的材料包括例如氮化硅(SiN)、碳化硅(SiC)、金属氧化物电介质例如氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O2)或类似材料。在其它实施例中，间隔体314可以由其它适当的材料组成或可以根本不被使用。
参考图3e，描绘了在执行蚀刻过程以移除通过掩模层312中的开口315的IC结构300的材料之后图3d的IC结构300，如可见的。包括部分308b和310b的部分的层的叠置体304、306、308、310的部分可以在蚀刻期间被移除以在衬底302上形成开口325和柱350，其在一些实施例中可以与MRAM的位相对应。蚀刻过程可以包括移除IC结构300的材料的任何适当的化学作用或技术，包括例如反应离子蚀刻。在其它实施例中，可以使用其它适当的蚀刻过程。
在一些实施例中，与具有相对较高的磁矩的层308和310的其它部分相比，具有相对较低的磁矩的部分308b和310b可以在蚀刻过程期间更容易被移除。在一些实施例中，注入可以以纳米级精度限定IC结构300的哪些区域是有源的(例如，磁化的)以及哪些区域不是有源的(例如，基本上不具有磁矩，或具有比磁化区域基本上较低的磁矩)。例如，得到的IC结构300的柱350中的每个都可以包括具有相对较高的磁矩的层308、310的部分以及具有相对较低的磁矩的部分308b和310b，其中在较多磁性部分与较少磁性部分之间的边界由注入限定。
参考图3f，描绘了在柱350中的每个的层的叠置体304、306、308、310上形成电极318之后图3e的IC结构300，如可见的。在一些实施例中，图3e的柱350之间的开口325可以填充有电介质材料316，并且可以使用任何适当的技术(包括例如公知的图案化工艺和平面化工艺)在层的叠置体304、306、308、310上形成电极318。在一些实施例中，电极318可以包括金属过孔结构。在一些实施例中，电介质材料316可以与具有比磁性层308和势垒层310的磁矩小的磁矩的注入部分308b、310b直接接触。
电极318可以由各种适当的材料中的任一种组成，该各种适当的材料包括各种金属中的任一种。电介质材料316可以由各种适当的材料中的任一种组成，该各种适当的材料包括例如低k电介质材料例如SiO2、SiOCN或类似材料。在其它实施例中，电极318和电介质材料316可以由其它适当的材料组成。
图4示意性地示出根据一些实施例的防止可磁化材料的磁化的方法400的流程图。方法400可以与结合图1、图2和/或图3a-f所述的技术一致，反之亦然。
在402处，方法400可以包括提供具有被布置在衬底上的集成电路(IC)结构(例如，图3a的IC结构)的衬底(例如，图3a的衬底302)，IC结构包括可磁化材料(例如，图3a的磁性层308)。在一些实施例中，提供具有IC结构的衬底可以包括形成IC结构。例如，可以通过以下步骤来形成IC结构：在衬底上沉积一个或多个磁性基底层(例如，图3a的一个或多个磁性基底层304)、在一个或多个磁性基底层上沉积隧道势垒层(例如，图3a的隧道势垒层306)、在隧道势垒层上沉积磁性层(例如，图3a的磁性层308)以及在磁性层上沉积势垒层(例如，图3a的势垒层310)。在其它实施例中，IC结构可以包括可磁化材料的其它布置或配置。
在404处，方法400可以包括图案化掩模层(例如，图3a的掩模层312)以暴露出IC结构的至少一部分。例如，掩模层可以包括掩模层，其被沉积在IC结构上并被图案化具有开口(例如，开口315)以暴露出IC结构的下层部分。
在406处，方法400可以包括将掺杂剂注入(例如，图3b中的箭头313指示)可磁化材料的至少一部分。在一些实施例中，在经图案化的掩模层中的开口可以被配置成以纳米级精度限定IC结构的哪些区域接收注入剂。例如，可以仅在经图案化的掩模层中的开口下面的IC结构的暴露出的部分中执行注入。
在408处，方法400可以包括使可磁化材料磁化。在一些实施例中，可以通过在磁场(例如，由图3c的线333指示)存在的情况下使可磁化材料退火(例如，由图3c的线323指示)来执行磁化。在其它实施例中，可以使用其它适当的技术来使可磁化材料磁化。根据各个实施例，可以在可磁化材料的注入部分(例如，图3b的部分308a、310a)中抑制磁化。就这一点而言，可以防止一些可磁化材料的磁化。
在410处，方法400可以包括执行蚀刻过程以移除IC结构的暴露出的部分。例如，在一些实施例中，可以在经图案化的掩模层中的开口的侧壁上形成间隔体(例如，图3d的间隔体314)，以便有助于移除通过开口的IC结构的部分。在一些实施例中，蚀刻过程可以在包括IC结构的层(例如，图3e的层304、306、308和310)的柱(例如，图3e的柱350)之间形成开口(例如，开口325)。
在412处，方法400可以包括在IC结构上形成电极(例如，图3f的电极318)。在一些实施例中，掩模层可以被移除，并且电介质材料(例如，图3f的电介质材料316)可以被沉积以填充柱之间的开口。电介质材料可被平面化，并且另一电介质材料可以被沉积在IC结构上并被图案化以允许将电极材料沉积到IC结构上。在一些实施例中，电极可以是磁性存储器的位线或另一电极。
图5示意性地示出根据一些实施例减小磁化材料的磁化的方法500的流程图。方法500可以与结合图1-4所述的实施例一致，反之亦然。
在502处，方法500可以包括提供具有被布置在衬底上的集成电路(IC)结构(例如，图3a的IC结构300)的衬底(例如，图3a的衬底302)，IC结构包括可磁化材料(例如，图3a的磁性层308)。可以根据结合方法400的402所述的技术来执行502处的提供具有IC结构的衬底。
在504处，方法500可以包括使可磁化材料磁化。可以根据结合方法400的408处的行为所述的技术来执行504处的行为。
在506处，方法500可以包括图案化掩模层，以暴露出IC结构的至少一部分。在506处的行为可以与结合方法400的404处的行为所述的实施例一致。
在508处，方法500可以包括将掺杂剂注入磁化材料的至少一部分。在508处的行为可以与结合方法400的406处的行为所述的实施例一致。根据各个实施例，注入可以减小在磁化材料的注入部分中的磁矩。就这一点而言，可以减小磁化材料的磁化。
在510处，方法500可以包括执行蚀刻过程以移除IC结构的暴露出的部分。在510处的行为可以与结合方法400的410处的行为所述的实施例一致。
在512处，方法500可以包括在IC结构上形成电极。在512处的行为可以与结合方法400的412处的行为所述的实施例一致。
各个操作以最有助于理解所要求保护的主题的方式被依次描述为多个分立操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。例如，根据各个实施例，可以在508处的注入之前并且在506处的图案化掩模层之后来执行504处的使可磁化材料磁化。在其它实施例中，可以在方法400的410或412处的行为之后执行在408处的使可磁化材料磁化。
本公开内容的实施方式可以被实施为使用任何适当的硬件和/或软件来如所期望的进行配置的系统。图6示意性地示出根据一些实施例的可以包括如本文所述的IC结构(例如，图3a-f的IC结构300)的示例系统(例如，计算设备600)。计算设备600可以容纳(例如，在壳体608中)板，例如母板602。母板602可以包括多个部件，包括但不限于处理器604和至少一个通信芯片606。处理器604可以物理耦合和电耦合到母板602。在一些实施方式中，至少一个通信芯片606也可以物理耦合和电耦合到母板602。在其它实施方式中，通信芯片606可以是处理器604的部分。
取决于其应用，计算设备600可以包括可以或可以不物理耦合和电耦合到母板602的其它部件。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片606可以实现用于往来于计算设备600而进行数据的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用穿过非固态介质的调制电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等等。该术语并非暗示相关联的设备不包含任何线，尽管在一些实施例中相关联的设备可能不包含任何线。通信芯片606可以实现多个无线标准或协议中的任何标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准，电气和电子工程师协会(IEEE)标准包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修正)、长期演进(LTE)项目以及任意修正、更新和/或修订(例如，先进LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容宽带无线接入(BWA)网络通常指WiMAX网络(代表微波存取全球互通的首字母缩略词)，其是用于通过针对IEEE802.16标准的一致性和互通性测试的产品的认证标志。通信芯片606可以根据以下来进行操作：全球移动通信系统(GSM)、通用无线分组业务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或者LTE网络。通信芯片606可以根据以下来进行操作：数据增强型GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或者演进型UTRAN(E-UTRAN)。通信芯片606可以根据以下进行操作：码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物，以及被指定为3G、4G、5G及以上的任意其它的无线协议。在其它实施例中，通信芯片606可以根据其它无线协议来进行操作。
计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可专用于较短距离的无线通信(例如，Wi-Fi和蓝牙)，而第二通信芯片606可专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备600的处理器604可以包括具有带有如本文所述被调制的磁特性的材料(例如，图3a-f的IC结构300)的管芯(例如，图1-2的管芯102)。例如，图1-2的管芯102可以被安装在封装组件中，其被安装在母板602上。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换为可以被储存在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片606还可以包括具有带有如本文所述被调制的磁特性的材料(例如，图3a-f的IC结构300)的管芯(例如，图1-2的管芯102)。在其它实施方式中，容纳在计算设备600内的另一部件(例如，存储器设备或另一集成电路设备)可以包含具有带有如本文所述被调制的磁特性的材料(例如，图3a-f的IC结构300)的管芯(例如，图1-2的管芯102)。
在各个实施方式中，计算设备600可以是移动计算设备、膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备600可以是处理数据的任何其它电子设备。
实例
根据各个实施例，本公开内容描述了一种方法。方法的实例1包括：提供具有被布置在衬底上的集成电路(IC)结构的衬底，IC结构包括可磁化材料；将掺杂剂注入可磁化材料的至少一部分；以及使可磁化材料磁化，其中在可磁化材料的注入部分中所述磁化被抑制。实例2可以包括实例1的方法，其中衬底是半导体衬底，该方法还包括形成IC结构，其中所述形成IC结构包括沉积可磁化材料以形成磁性存储器的磁性层，可磁化材料包括选自由钴(Co)、铁(Fe)、镍(Ni)及在有或没有硼(B)的情况下Co、Fe或Ni中的两种或更多种的合金构成的组的金属。实例3可以包括实例2的方法，其中形成IC结构还包括：在衬底上沉积一个或多个磁性基底层；在一个或多个磁性基底层上沉积隧道势垒层；以及在磁性层上沉积势垒层，其中可磁化材料被沉积在隧道势垒层上。实例4可以包括实例1-3中的任一项的方法，其中所述注入包括：将选自由硼(B)、碳(C)、氮(N)、氧(O)、磷(P)、锗(Ge)和氙(Xe)构成的组的掺杂剂注入IC结构的至少一部分。实例5可以包括实例1-3中的任一项的方法，还包括：在IC结构上沉积掩模层以及图案化掩模层以暴露出IC结构的部分，其中所述注入包括注入IC结构的暴露出的部分。实例6可以包括实例5的方法，还包括：执行蚀刻过程以移除IC结构的暴露出的部分的材料。实例7可以包括实例1-3中的任一项的方法，其中通过在存在磁场的情况下使可磁化材料退火来执行所述磁化。
根据各个实施方式，本公开内容描述了另一方法。另一方法的实例8包括：提供具有被布置在衬底上的集成电路(IC)结构的衬底，IC结构包括可磁化材料；使可磁化材料磁化；以及将掺杂剂注入磁化材料的至少一部分，以减小磁化材料的注入部分中的磁矩。实例9可以包括实例8的方法，其中衬底是半导体衬底，该方法还包括形成IC结构，其中所述形成IC结构包括沉积可磁化材料以形成磁性存储器的磁性层，可磁化材料包括选自由钴(Co)、铁(Fe)、镍(Ni)及在有或没有硼(B)的情况下Co、Fe、Ni中的两种或更多种的合金构成的组的金属。实例10可以包括实例9的方法，其中形成IC结构还包括：在衬底上沉积一个或多个磁性基底层；在一个或多个磁性基底层上沉积隧道势垒层；以及在磁性层上沉积势垒层，其中可磁化材料被沉积在隧道势垒层上。实例11可以包括实例8-10中的任一项的方法，其中所述注入包括将选自由硼(B)、碳(C)、氮(N)、氧(O)、磷(P)、锗(Ge)和氙(Xe)构成的组的掺杂剂注入IC结构的至少一部分。实例12可以包括实例8-10中的任一项的方法，还包括：在IC结构上沉积掩模层以及图案化掩模层以暴露出IC结构的部分，其中所述注入包括注入IC结构的暴露出的部分。实例13可以包括实例12的方法，还包括：执行蚀刻过程以移除IC结构的暴露出的部分的材料。实例14可以包括实例8-10中的任一项的方法，其中通过在存在磁场的情况下使可磁化材料退火来执行所述磁化。
根据各个实施例，本公开内容描述了一种装置。装置的实例15可以包括衬底和被布置在衬底上的集成电路(IC)结构，IC结构包括磁性层，其中磁性层具有被注入有掺杂剂的第一部分和未被注入有掺杂剂的第二部分，且第一部分的磁矩小于第二部分的磁矩。实例16可以包括实例15的装置，其中磁性层包括选自由钴(Co)、铁(Fe)、镍(Ni)及在有或没有硼(B)的情况下Co、Fe、Ni中的两种或更多种的合金构成的组的金属。实例17可以包括实例15的装置，其中衬底是半导体衬底，并且IC结构还包括：被布置在半导体衬底上的一个或多个磁性基底层；被布置在一个或多个磁性基底层上的隧道势垒层；以及被布置在磁性层上的势垒层，其中磁性层被布置在隧道势垒层上。实例18可以包括实例15-17中的任一项的装置，还包括：与磁性层的第一部分直接接触的电介质材料。实例19可以包括实例15-17中的任一项的装置，还包括：被布置在磁性层上的电极。实例20可以包括实例15-17中的任一项的装置，其中磁性层的第一部分基本上不具有磁矩。
根据各个实施例，本公开内容描述了一种系统(例如，计算设备)。计算设备的实例21可以包括电路板以及与电路板耦合的管芯，管芯包括衬底以及被布置在衬底上的集成电路(IC)结构，IC结构包括磁性层，其中磁性层具有被注入有掺杂剂的第一部分以及未被注入有掺杂剂的第二部分，且第一部分的磁矩小于第二部分的磁矩。实例22可以包括实例21的计算设备，其中管芯包括磁性随机存取存储器(MRAM)，且计算设备是移动计算设备，包括以下各项中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器和照相机。
各个实施例可以包括上述实施例(包括以结合的方式(和)以上(例如，“和”可以是“和/或”)所述实施例的替代(或)实施例)的任何适当组合。此外，一些实施例可以包括一个或多个制造物品(例如，非暂时性计算机可读介质)，其具有被存储在其上的指令，指令在被执行时导致上述实施例中的任一个的行为。而且，一些实施例可以包括具有用于执行上述实施例的各个操作的任何适当模块的装置或系统。
所示实施方式的以上说明(包括在摘要中所述的内容)并非旨在使详尽的或将本公开内容的实施例限制到所公开的精确形式。虽然仅仅出于例证性目的在本文中描述了特定实施方式和实例，但是在本公开内容的范围内各种等效修改是可能的，如本领域技术人员将认识到的。
可以根据以上具体说明对本公开内容的实施例做出这些修改。在所附权利要求中使用的术语不应被解释为将本公开内容的各个实施例限制到说明书和权利要求中所公开的特定实施方式。相反，完全由所附权利要求书来确定该范围，应根据已确立的权利要求的解释原则来解释权利要求书。

Claims (14)

1.一种用于调制磁特性的方法，包括：
提供具有集成电路IC结构的衬底，所述IC结构被布置在所述衬底上，所述IC结构包括可磁化材料；
在所述IC结构上沉积掩模层；
图案化所述掩模层，以暴露出所述IC结构的部分；
将掺杂剂注入所述可磁化材料的至少一部分，其中所述注入包括注入所述IC结构的暴露出的部分；
使所述可磁化材料磁化，从而形成磁性层，其中在所述可磁化材料的注入部分中所述磁化被抑制，并且其中所述磁性层具有所述可磁化材料的所述注入部分和所述可磁化材料的未被注入部分；
在经图案化的掩模层的侧壁上和在所述可磁化材料的所述注入部分的一部分上形成间隔体；
执行蚀刻过程，以移除所述IC结构的未被所述经图案化的掩模层和所述间隔体保护的暴露出的部分并且留下所述可磁化材料的所述注入部分的所述部分；以及
移除所述经图案化的掩模层和所述间隔体并且在所述可磁化材料的所述未被注入部分和所述可磁化材料的所述注入部分的所述部分上布置金属电极。
2.如权利要求1所述的方法，其中所述衬底是半导体衬底，所述方法还包括：
形成所述IC结构，其中所述形成所述IC结构包括沉积所述可磁化材料以形成磁性存储器的磁性层，所述可磁化材料包括选自由钴(Co)、铁(Fe)、镍(Ni)及在有或没有硼(B)的情况下Co、Fe、Ni中的两种或更多种的合金构成的组的金属。
3.如权利要求2所述的方法，其中形成所述IC结构还包括：
在所述衬底上沉积一个或多个磁性基底层；
在所述一个或多个磁性基底层上沉积隧道势垒层；以及
在所述磁性层上沉积势垒层，其中所述可磁化材料被沉积在所述隧道势垒层上。
4.如权利要求1-3中的任一项所述的方法，其中所述注入包括：将选自由硼(B)、碳(C)、氮(N)、氧(O)、磷(P)、锗(Ge)和氙(Xe)构成的组的掺杂剂注入所述IC结构的至少一部分。
5.如权利要求1-3中的任一项所述的方法，其中，所述可磁化材料的所述注入部分中的磁矩是非零的。
6.如权利要求1-3中的任一项所述的方法，其中通过在存在磁场的情况下使所述可磁化材料退火来执行所述磁化。
7.一种具有调制的磁特性的装置，包括：
衬底；以及
集成电路IC结构，所述IC结构被布置在所述衬底上，所述IC结构包括磁性层，其中：
所述磁性层具有被注入有掺杂剂的第一部分和未被注入有所述掺杂剂的第二部分；并且
所述第一部分的磁矩小于所述第二部分的磁矩，
所述装置还包括布置在所述第一部分和所述第二部分上的金属电极。
8.如权利要求7所述的装置，其中：
所述磁性层包括选自由钴(Co)、铁(Fe)、镍(Ni)及在有或没有硼(B)的情况下Co、Fe、Ni中的两种或更多种的合金构成的组的金属。
9.如权利要求7所述的装置，其中所述衬底是半导体衬底，并且所述IC结构还包括：
一个或多个磁性基底层，所述一个或多个磁性基底层被布置在所述半导体衬底上；
隧道势垒层，所述隧道势垒层被布置在所述一个或多个磁性基底层上；以及
势垒层，所述势垒层被布置在所述磁性层上，其中所述磁性层被布置在所述隧道势垒层上。
10.如权利要求7-9中的任一项所述的装置，还包括：
电介质材料，所述电介质材料与所述磁性层的所述第一部分直接接触。
11.如权利要求7-9中的任一项所述的装置，其中所述第一部分的所述磁矩是非零的。
12.一种计算设备，包括：
电路板；以及
管芯，所述管芯与所述电路板耦合，所述管芯包括：
衬底；以及
集成电路IC结构，所述IC结构被布置在所述衬底上，所述IC结构包括磁性层，其中：
所述磁性层具有被注入有掺杂剂的第一部分和未被注入有所述掺杂剂的第二部分；并且
所述第一部分的磁矩小于所述第二部分的磁矩，
所述计算设备还包括布置在所述第一部分和所述第二部分上的金属电极。
13.如权利要求12所述的计算设备，其中：
所述管芯包括磁性随机存取存储器(MRAM)；并且
所述计算设备是移动计算设备，包括以下各项中的一个或多个：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器和照相机。
14.如权利要求12所述的计算设备，其中所述第一部分的所述磁矩是非零的。
CN201480076166.XA 2014-03-28 2014-03-28 通过注入调制磁特性以及相关联的结构 Expired - Fee Related CN106030717B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032240 WO2015147875A1 (en) 2014-03-28 2014-03-28 Modulation of magnetic properties through implantation and associated structures

Publications (2)

Publication Number Publication Date
CN106030717A CN106030717A (zh) 2016-10-12
CN106030717B true CN106030717B (zh) 2019-10-01

Family

ID=54196189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480076166.XA Expired - Fee Related CN106030717B (zh) 2014-03-28 2014-03-28 通过注入调制磁特性以及相关联的结构

Country Status (7)

Country Link
US (1) US10079266B2 (zh)
EP (1) EP3123475A4 (zh)
KR (1) KR102244115B1 (zh)
CN (1) CN106030717B (zh)
SG (1) SG11201606426QA (zh)
TW (1) TWI610300B (zh)
WO (1) WO2015147875A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636875B1 (en) * 2019-01-21 2020-04-28 Northrop Grumman Systems Corporation Localized tunneling enhancement for semiconductor devices
CN114068613A (zh) * 2020-08-05 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162755A (zh) * 2005-11-14 2008-04-16 株式会社瑞萨科技 半导体器件和制造半导体器件的方法
CN102422421A (zh) * 2009-05-14 2012-04-18 高通股份有限公司 磁性隧道结装置及制造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812040B2 (en) * 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
US7199055B2 (en) * 2003-03-03 2007-04-03 Cypress Semiconductor Corp. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US7211446B2 (en) 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
KR101686553B1 (ko) * 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
KR101127766B1 (ko) 2011-01-24 2012-03-16 주식회사 하이닉스반도체 자기저항소자 제조 방법
US8815720B2 (en) * 2011-04-12 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Method of etching a workpiece
JP5535161B2 (ja) * 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
JP5659181B2 (ja) * 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
US9070854B2 (en) * 2012-04-27 2015-06-30 Varian Semiconductor Equipment Associates, Inc. Techniques for patterning multilayer magnetic memory devices using ion implantation
KR20140008745A (ko) 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9059398B2 (en) * 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
KR102152145B1 (ko) * 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162755A (zh) * 2005-11-14 2008-04-16 株式会社瑞萨科技 半导体器件和制造半导体器件的方法
CN102422421A (zh) * 2009-05-14 2012-04-18 高通股份有限公司 磁性隧道结装置及制造

Also Published As

Publication number Publication date
US10079266B2 (en) 2018-09-18
EP3123475A1 (en) 2017-02-01
KR20160138388A (ko) 2016-12-05
TW201601148A (zh) 2016-01-01
SG11201606426QA (en) 2016-09-29
EP3123475A4 (en) 2017-11-22
TWI610300B (zh) 2018-01-01
WO2015147875A1 (en) 2015-10-01
US20170005136A1 (en) 2017-01-05
KR102244115B1 (ko) 2021-04-26
CN106030717A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
US11721748B2 (en) Quantum dot devices
CN109378342A (zh) 多阈值电压器件以及相关联的技术和结构
CN110176455A (zh) 量子点器件中的栅极布置
TWI574440B (zh) 電場加強之自旋轉移力矩記憶體裝置及其製造與使用方法
TWI696304B (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
CN103794716B (zh) 磁存储器件及其制造方法
CN108807200A (zh) 具有引线键合的多管芯堆叠的集成电路封装
CN110660901A (zh) 在自旋轨道矩电极和自由层之间具有用于改进性能的插入层的自旋轨道矩器件
CN110024133A (zh) 垂直晶体管器件和技术
US20160155931A1 (en) Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
CN106062880A (zh) 用于形成具有点接触的自由磁性层的自旋转移扭矩存储器的技术
CN107980170A (zh) 用于器件制造的通过对氧化物层的原子层去除的过渡金属干法蚀刻
CN107924992A (zh) 应变垂直磁隧道结器件
US20200091053A1 (en) Integrated circuit package supports having inductors with magnetic material
CN106030717B (zh) 通过注入调制磁特性以及相关联的结构
US11830809B2 (en) Magnetic structures in integrated circuit package supports
KR102470094B1 (ko) 매칭된 스핀 전달 층으로부터의 높은 스핀 주입 효율을 갖는 스핀 로직 디바이스
US20230320230A1 (en) Spin-orbit readout using transition metal dichalcogenides and proximitized graphene
US20230198058A1 (en) Embedded batteries within glass cores of package substrates
US20230413684A1 (en) Valleytronic logic devices comprising monochalcogenides
US20230100649A1 (en) Magnetoelectric logic with magnetic tunnel junctions
US20230284538A1 (en) Magnetoelectric spin-orbit device with in-plane and perpendicular magnetic layers and method of manufacturing same
TW201719946A (zh) 具有間隔物處理的超高磁異向性平面磁化作用
CN116456807A (zh) Sot-mram存储单元及其制备方法
TW498326B (en) Formation method of magneto-resistance RAM with magnetic tunnel junction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001

Termination date: 20210328

CF01 Termination of patent right due to non-payment of annual fee