TWI696304B - 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯 - Google Patents

具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯 Download PDF

Info

Publication number
TWI696304B
TWI696304B TW105124232A TW105124232A TWI696304B TW I696304 B TWI696304 B TW I696304B TW 105124232 A TW105124232 A TW 105124232A TW 105124232 A TW105124232 A TW 105124232A TW I696304 B TWI696304 B TW I696304B
Authority
TW
Taiwan
Prior art keywords
layer
spin
coupled
magnetic
soc
Prior art date
Application number
TW105124232A
Other languages
English (en)
Other versions
TW201719945A (zh
Inventor
狄米崔 尼可諾夫
沙西坎斯 曼尼佩楚尼
安納拉 查德瑞
艾恩 楊
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201719945A publication Critical patent/TW201719945A/zh
Application granted granted Critical
Publication of TWI696304B publication Critical patent/TWI696304B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明說明了一種設備,該設備包含:一第一非磁性導體;被耦合到該第一非磁性導體之一第一自旋軌道耦合(SOC)層;被耦合到該SOC層之一第一鐵磁體(FM);一第二FM;以及被夾在該第一與第二FM之間的一絕緣FM。

Description

具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
本發明關於具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯。
自旋電子學(spintronics)研究電子的內在自旋(intrinsic spin)以及其在固態裝置中之相關聯的磁矩(magnetic moment)。自旋電子邏輯是將磁化或自旋的一物理變量用來作為一計算變量之積體電路裝置。此類變量可以是非揮發性的(亦即,對積體電路的供電被切斷時仍然保持計算狀態)。非揮發性邏輯由於容許架構師使處理器更更經常地進入較不耗電的不供電之睡眠狀態,而可改善功率及計算效率。現有的自旋電子邏輯通常有高耗能及較長的切換時間之困擾。
100‧‧‧橫斷面
200‧‧‧接收器
201、201a、201b、201aa、201bb、201cc、201c、201d、201e、201ea、201eb、201ec、201f、201g、201h、201i、202ba、202bb、202bc‧‧‧非磁性導體
202、202a、202b‧‧‧自旋軌道耦合層
204a‧‧‧第一鐵磁體
204b‧‧‧第二鐵磁體
204‧‧‧鐵磁體
203‧‧‧鐵磁體絕緣體
300、400、300a-300c、400a-400c‧‧‧收發器
301a、301b‧‧‧穿隧介電質
204c、204d‧‧‧固定鐵磁體
1600‧‧‧計算裝置
1610、1690‧‧‧處理器
1620‧‧‧音訊子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示介面
1.640‧‧‧輸入/輸出控制器
1650‧‧‧電源管理
1660‧‧‧記憶體子系統
1670‧‧‧連接
1672‧‧‧細胞式連接
1674‧‧‧無線連接
1680‧‧‧周邊連接
1682‧‧‧至其他計算裝置
1684‧‧‧來自周邊裝置
若參閱前文中之實施方式以及本發明揭露之各實施例之附圖,將可更完整地了解本發明揭露之該等實 施例,然而,該等附圖不應被理解為將本發明之揭露限制在特定實施例,而是該等附圖只係用於解說及了解。
第1圖示出具有由於各奈米磁體間之弱偶極磁耦合而導致的緩慢切換速度之一電荷自旋邏輯(CSL)之橫斷面。
第2圖根據本發明揭露之某些實施例而示出具有自旋軌道耦合(SOC)以及被耦合到各FM之間的一鐵磁體(FM)絕緣體之一接收器。
第3圖根據本發明揭露之某些實施例而示出具有第2圖的接收器以及基於穿隧磁阻(TMR)的一發射器之一收發器。
第4圖根據本發明揭露之某些實施例而示出具有第2圖的接收器以及基於反自旋軌道耦合(ISOC)的一發射器之一收發器。
第5圖根據本發明揭露之某些實施例而示出用於操作第2圖的接收器的一方法之一流程圖。
第6圖根據某些實施例而示出具有第2圖的接收器及/或第3-4圖的收發器之一智慧型裝置或一電腦系統或一系統單晶片(SoC)。
【發明內容及實施方式】
第1圖示出具有由於各奈米磁體(nanomagnet)間之弱耦合(weak coupling)而導致的緩慢切換速度及不可靠的切換之一電荷自旋邏輯(Charge-Spin Logic;簡稱 CSL)之橫斷面100。在該圖式中,垂直虛線左方的部分是接收器(或寫入單元),且垂直虛線右方的部分是發射器(或讀取單元)。該接收器以一非磁性導體(例如,銅)接收輸入Vin,而該非磁性導體被耦合到呈現自旋霍爾效應(Spin Hall Effect;簡稱SHE)的一材料。當來自Vin的輸入電荷流(charge current)自該非磁性導體傳送到呈現SHE的層(亦即,SHE層)時,該電荷流使自旋極化電流(spin polarized current)I's流到該SHE層的表面。該SHE層的表面被耦合到一輸入鐵磁體(FM)。該自旋極化電流I's將自旋轉移力矩(Spin Transfer Torque;簡稱STT)施加到該輸入FM,因而可切換該輸入FM的磁化。因此,與(Vin供應的)輸入電荷流相關聯之資料被該輸入FM"寫入"或"接收"。
經由一絕緣體使第1圖之該輸入FM及SHE層與該發射器(亦即,該垂直虛線的右側)絕緣。此處之該發射器包含其中包括一非磁性層及兩個磁性穿隧接面(Magnetic Tunnel Junction;簡稱MTJ)之多層,其中一MTJ被施加電壓-V的偏壓,而另一MTJ被施加電壓+V的偏壓。以被一穿隧介電層(例如,氧化鎂(MgO))隔離的兩層之磁體(固定及自由磁體)形成該等MTJ。此處,兩個MTJ共同的一層是輸出FM(亦即,該自由磁體),該輸出FM被耦合到該MgO層及該非磁性導體。該穿隧介電質MgO的另一側被耦合到被一絕緣體隔離之兩個固定磁體。該等固定磁體可具有不同的矯頑場(coercive field)值Hc1及Hc2,且該等固定磁體於開始時被設定為相反的磁化方向(以該等FM上的小圓點記號及十字形記號、以及正(+M)及負(-M)磁化指示磁化方向)。先在一較強的外部磁場(亦即,大於Hc2)中沿著一方向施加磁性退火(magnetic annealing),然後在一較弱的磁場(亦即,小於Hc2但大於Hc1)中沿著相反的方向施加磁性退火,而執行上述之相反的磁化方向的設定。
經由該輸入FM而以磁偶極(magnetic dipole)耦合切換該發射器之該輸出FM。該耦合使一電流I在穿隧磁阻(Tunneling Magneto-Resistance;簡稱TMR)效應(如果磁化是反平行,則該MTJ有較大的電阻,且如果磁化是平行,則該MTJ有較小的電阻)的協助下流經該非磁性導體。TMR使用轉換效率有限的自旋至電荷變量轉換。不同極性的電壓(亦即,+V及-V)被施加到該等兩個MTJ的固定磁體層。該自由輸出FM的磁化方向將其電壓是大於零或小於零。由該輸出FM上的電壓Vout決定(在該Vout端上收集的)所產生的電流I之正負號。
雖然第1圖的CSL在功能上可操作,但是有幾個缺點。例如,該輸入FM與該輸出FM之間經由該絕緣體的磁偶極耦合太弱(例如100厄斯特(Oe)),且因而需要具有較大的磁矩之輸入FM。因此,需要來自Vin端的較強之電流I,以便經由該SHE層切換該輸入FM的磁化。該電流將自旋轉移力矩施加到該輸出FM上,且可能干擾該輸出FM的磁化。因此,此種切換是不可靠的, 且無法保證輸入-輸出隔離。該較強電流的要求與讀取干擾的減輕直接抵觸(亦即,有來自較強電流的讀取干擾之高可能性)。弱磁偶極耦合也導致該輸出FM的緩慢切換。
為了至少修正第1圖的該CSL的前文所述之缺點,某些實施例將具有強交換耦合的一些FM用於將第1圖的該CSL之長切換時間減少到較短的切換時間。在某些實施例中,提供了包含被一絕緣FM(Insulating FM;簡稱IFM)層分隔的兩個FM金屬層之複合奈米磁體。在某些實施例中,提供了一種設備或邏輯(或接收器),該設備包含:一第一非磁性導體;被耦合到該第一非磁性導體之一第一自旋軌道耦合(SOC)層;被耦合到該SOC層之一第一FM;一第二FM;以及被夾在該第一與第二FM之間的一FM絕緣體。
本發明揭露之各實施例有許多技術效果/效益。例如,各實施例之設備具有比第1圖的CSL快速之切換時間。各實施例的設備之尺寸也比第1圖的CSL之尺寸小,這是因為各實施例的設備具有比第1圖的CSL少的磁體。在某些實施例中,並未設有穿隧障壁(亦即,沒有MgO)層,且因而某些實施例的設備比第1圖的CSL可靠,這是因為穿隧障壁在高穿隧電流下經常崩潰而導致裝置失效。若參閱各實施例圖式,將可易於了解其他的技術效果。
在下文的說明中,述及了許多細節,以便提 供對本發明揭露的各實施例之更徹底解說。然而,熟悉此項技術者當可易於了解:可在沒有這些特定細節的情形下實施本發明揭露的該等實施例。在其他的情形中,並不詳述而是以方塊圖之形式示出習知的結構及裝置,以避免模糊了本發明揭露的該等實施例。
請注意,在該等實施例之對應的圖式中,係以線表示信號。某些線可能是較粗的,而指示更為成分結構之信號路徑,且/或某些線之一或多個末端上可具有箭頭,而指示主要資訊流方向。此類指示之用意不是限制。更確切地講,係配合一或多個實施例而使用該等線,而有助於更易於了解某一電路或某一邏輯單元。因設計需要或偏好而指定之任何被示出的信號可實際上包含可沿著任一方向行進的一或多個信號,且可以任何適當類型的信號體系實施該等信號。
在整份說明書及申請專利範圍中,術語"被連接"意指被連接的裝置間之諸如電氣連接、機械連接、或磁性連接等的直接連接,並無任何中間裝置。術語"被耦合"意指被連接的裝置間之諸如直接電氣連接、機械連接、或磁性連接等的直接或間接連接、或經由一或多個被動或主動中間裝置之間接連接。術語"電路"或"模組"可意指被配置成相互合作而提供所需功能之一或多個被動及/或主動組件。術語"信號"可意指至少一電流信號、電壓信號、磁信號、或資料/時脈信號。"一"("a"或"an")及"該"("the")之意義包括複數參照。"在...中"("in")之意 義包括"在...中"("in")及"在...上"("on")。
術語"實質上"("substantially")、"接近"("close")、"大約"("approximately")、"靠近"("near")、及"約為"("about")通常意指在目標值的±10%之內(除非另有明確的指定)。除非另有指定,否則使用"第一"、"第二"、及"第三"等的序數形容詞描述一般物體時,只是指示相像物體之不同的例子被提到,且並非意味著被以此種方式描述的該等物體必須按照特定的時間、空間、排行、或任何其他方式之順序。
為了便於說明本發明之揭露,詞語"A及/或B"以及"A或B"意指(A)、(B)、或(A及B)。為了便於說明本發明之揭露,詞語"A、B、及/或C"意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。
為了便於說明該等實施例,本發明所述的各電路及邏輯塊中之電晶體是金屬氧化物半導體(Metal Oxide Semiconductor;簡稱MOS)電晶體或其衍生物,其中MOS電晶體包含汲極、源極、閘極、及主體(bulk)端。該等電晶體及/或MOS電晶體衍生物亦包括三閘極及鰭式場效電晶體(FinFET)、環繞式閘極(Gate All Around)圓柱形電晶體、穿隧式場效電晶體(Tunneling FET;簡稱TFET)、方形線或矩形帶電晶體、鐵電場效電晶體(Ferroelectric FET;簡稱FeFET)、或諸如奈米碳管(carbon nanotube)或自旋電子裝置(spintronic device)等的實施電晶體功能之其他裝置。金屬氧化物半 導體場效電晶體(MOSFET)的對稱源極及汲極端是相同的端,且在本發明中可互換地使用源極及汲極端。另一方面,TFET裝置有非對稱的源極及汲極端。熟悉此項技術者當可了解:可在不脫離本發明揭露之範圍下,使用諸如雙極型接面電晶體(Bi-polar junction transistor)(例如,雙極型接面電晶體(BJT)PNP/NPN、雙載子互補金屬氧化物半導體(BiCMOS)電晶體、互補金屬氧化物半導體(CMOS)電晶體、或增強型場效電晶體(eFET)等的雙極型接面電晶體)等的其他電晶體。術語"MN"指示n型電晶體(例如,N型金屬氧化物半導體(NMOS)、NPN BJT等的n型電晶體),且術語"MP"指示p型電晶體(例如,P型金屬氧化物半導體(PMOS)、PNP BJT等的p型電晶體)。
第2圖根據本發明揭露之某些實施例而示出具有SOC以及被耦合到各FM之間的一FM絕緣體之接收器200。在某些實施例中,接收器200包含非磁性導體(例如Cu)201a及201b、SOC層202、第一FM 204a(亦即,FM1)、第二FM 204b(亦即,FM2)、以及FM絕緣體203。在下列的實施例中,SOC層202是呈現自旋霍爾效應的任何層。因此,SOC層202也被稱為SHE層202。在某些實施例中,非磁性導體201a被耦合到SHE層202,且將輸入電荷流I c 提供給SHE層202。在某些實施例中,SHE層202的底面之至少一部分被耦合到非磁性導體201b,而非磁性導體201b被耦合到接地點。在某些 實施例中,SHE層202的頂面之至少一部分被耦合到FM1 204a。在某些實施例中,FM1 204a被耦合到FM絕緣體203,而FM絕緣體203又被耦合到FM2 204b。
在某些實施例中,由以可呈現高自旋軌道耦合的諸如銦、鉍、以及週期表中之3d、4d、5d及4f、5f週期族中之任何元素等的元素摻雜的β-鉭(β-Ta)、鉭(Ta)、β-鎢(β-W)、鎢(W)、鉑(Pt)、銅(Cu)中之一或多者製成SHE層202(或寫入電極)。SHE層202過渡到高導電性非磁性金屬層(201a),以便減少連接到SHE層202之電阻。由銅(Cu)、鈷(Co)、α-鉭(α-Ta)、鋁(Al)、矽化銅(CuSi)、或矽化鎳(NiSi)中之一或多者形成該一或多個非磁性金屬。
在某些實施例中,由釔鐵石榴石(yttrium-iron garnet;簡稱YIG)(Y3Fe5O12)、磁鐵礦(magnetite)(Fe3O4)、三氧化二鐵(Fe2O3)、氧化鎳(NiO)、鋱鐵石榴石(Tb3Fe5O12)、或二氧化鉻(CrO2)中之一或多者形成被夾在FM1 204a與FM2 204b之間的FM絕緣體203。
在某些實施例中,FM 204a/b(此處也被通稱為FM 204)是由CFGG(亦即,鈷(Co)、鐵(Fe)、鍺(Ge)、或鎵(Ga)、或以上各項的一組合)製成之自由磁體。在某些實施例中,以高自旋極化材料製成FM204a/b。赫斯勒合金(Heusler alloy)是高自旋極化材料的一例子。赫斯勒合金因為相鄰磁性離子(magnetic ion)間之雙交換(double-exchange)機制而具有鐵磁性。FM 204a/b也被稱為第一及第二磁接觸。FM1 204a也被稱為輸入磁體,而FM2 204b也被稱為輸出磁體。為了說明各實施例而提供這些稱號,但是這些稱號不改變接收器200的結構。
在某些實施例中,在足夠高的異向性(anisotropy)(Hk)及足夠低的磁飽和(magnetic saturation)(Ms)下形成FM 204a/b,以便增加自旋電流(spin current)的注入。例如,高Hk及低Ms的赫斯勒合金被用於形成FM 204a/b。在下列的實施例中,將以赫斯勒合金之方式說明FM 204a/b。然而,在某些實施例中,可將呈現高Hk及低Ms的其他磁性材料用於形成FM 204a/b。
磁飽和Ms通常是在增加被施加的外部磁場H卻無法增加材料的磁化(亦即,總磁通密度(magnetic flux density)B實質上呈平穩狀態)時所達到的狀態。此處,足夠低的Ms意指小於200kA/m(千安培/米)。異向性Hk通常意指與方向相依的材料特性。具有Hk的材料是具有高方向相依的材料特性之材料。此處,赫斯勒合金的環境中之足夠高的Hk被視為大於2000 Oe(厄司特)。
例如,半金屬(half metal)在向上自旋(spin up)狀態中沒有能隙(bandgap),但是在向下自旋(spin down)狀態中有能隙(亦即,在能隙內之能量上,材料有100%向上自旋電子)。如果材料的費米能階 (Fermi level)是在能隙中,則被注入的電子將接近100%的自旋極化。在本說明書的上下文中,"向上自旋"通常意指磁化的正方向,且"向下自旋"通常意指磁化的負方向。磁化方向的變化(例如,由於熱波動(thermal fluctuation))將導至自旋極化的混合。
在某些實施例中,諸如Co2FeAl及Co2FeGeGa等的赫斯勒合金被用於形成FM 204a/b。赫斯勒合金的其他例子包括:Cu2MnAl、Cu2MnIn、Cu2MnSn、Ni2MnAl、Ni2MnIn、Ni2MnSn、Ni2MnSb、Ni2MnGa、Co2MnAl、Co2MnSi、Co2MnGa、Co2MnGe、Pd2MnAl、Pd2MnIn、Pd2MnSn、Pd2MnSb、Co2FeSi、Fe2Val、Mn2VGa、Co2FeGe等的赫斯勒合金。在某些實施例中,輸入奈米磁體FM1 204a是晶格與銀(Ag)匹配的一赫斯勒合金(亦即,該赫斯勒合金被設計成具有與銀(Ag)的晶格常數(lattice constant)接近(例如,偏差在3%內)的一晶格常數)。
在某些實施例中,沿著y方向施加的電流I c 被SHE層202轉換為自旋電流I s 。在該例子中,沿著z方向的該自旋電流I s 將自旋轉移力矩施加到FM1 204a的該等奈米磁體,且切換FM1 204a的磁化方向。由被施加的電荷流I c 的方向決定寫到FM1 204a的磁方向。正電流(亦即,沿著+y方向流動的電流)產生具有傳輸方向(沿著+z方向)以及指向+x方向的自旋之一自旋注入電流。該被注入的自旋電流然後產生使FM1 204a(被耦合 到SHE層202)沿著+x或-x方向對準之自旋力矩。以下 式表示由FM1 204a中之一電荷流
Figure 105124232-A0202-12-0012-2
產生之被注入的自旋 電流
Figure 105124232-A0202-12-0012-3
Figure 105124232-A0202-12-0012-4
其中自旋電流的向量
Figure 105124232-A0202-12-0012-5
是具有沿著自旋方向的 自旋之電流與具有沿著自旋方向的反方向的自旋之電流間之差異,
Figure 105124232-A0202-12-0012-17
是與界面垂直的單位向量,P SHE 是係為橫向(transverse)自旋電流的大小與側向(lateral)電荷流的大小間之比率的自旋霍爾注入效率,w是磁體的寬度,t是SHE層202的厚度,λ sf 是SHE層202中之自旋翻轉(spin flip)長度,θ SHE 是SHE層202至自由鐵磁層界面之自旋霍爾角(spin Hall angle)。以下式表示負責自旋力矩的被注入之自旋角動量(spin angular momentum):
Figure 105124232-A0202-12-0012-1
在某些實施例中,由於各FM層間之強磁交換(亦即,FM 204a/b之間經由FM絕緣體203),所以該等FM層有平行磁化(以平行箭頭指示)。與第1圖中之弱磁偶極耦合(例如,100厄斯特(Oe))比較時,FM 204a/b間之磁交換強了許多(例如,10,000厄斯特(Oe))。在某些實施例中,FM絕緣體203提供了FM1 204a與FM2 204b間之電氣絕緣,但是容許來自SHE層202的該自旋電流I s 切換所有的自由磁體一FM 204a/b及203。
在某些實施例中,多個輸入非磁性導體201aa、201bb、201cc等(圖中未示出)被耦合到SHE層202。例如,多個輸入導體201aa、201bb、201cc被耦合到導體201a。這些多個輸入導體中之每一輸入導體分別傳導輸入電荷流I ca I cb I cc 。然後,該結構200執行多數閘(majority gate)的邏輯功能(亦即,根據導體201a收集的該等輸入電荷流中之多數的正負號而設定磁性狀態)。或者,如將於下文中述及的,如果一反運算(inverse operation)被施加到磁性狀態的讀出,則該結構執行一少數閘(minority gate)(亦即,該多數閘的負閘)的功能。
第3圖根據本發明揭露之某些實施例而示出具有第2圖的接收器以及基於TMR的發射器之收發器300。此處要指出:第3圖中具有與任何其他圖式的元件相同的參考編號(或名稱)之那些元件可以類似於所述的方式之任何方式操作或工作,但是不受此種方式的限制。因此,為了不模糊該等實施例,將說明第3圖與第2圖間之差異。在某些實施例中,一發射器部分被耦合到第2圖之該接收器。
在某些實施例中,該發射器包含將自由FM 204b用來作為共用自由磁體層而形成的兩個MTJ裝置。在某些實施例中,由經由穿隧介電質MgO 301a被耦合到自由FM 204b之固定FM 204c形成該第一MTJ裝置。在某些實施例中,由經由穿隧介電質MgO 301b被耦合到自 由FM 204b之固定FM 204d形成該第二MTJ裝置。在某些實施例中,電氣接觸被耦合到該等固定FM。例如,非磁性導體201c被耦合到FM 204c,其中非磁性導體201c被耦合到一正電源(例如,VDD)。在某些實施例中,非磁性導體201d被耦合到FM 204d,其中非磁性導體201d被耦合到一負電源(例如,-VDD)。
在一例子中,固定FM 204c/d的磁化方向平行於自由FM 204b的磁化方向(亦即,該等自由及固定磁體層的磁化方向是相互平行的)。例如,自由FM 204b的磁化方向是在面內(in-plane),而固定FM 204c/d的磁化方向是在面內。在另一例子中,固定FM 204c/d的磁化方向是在面外(out-of-plane),而自由FM 204b的磁化方向是在面外。
鐵磁層(亦即,固定或自由磁性層)的厚度可決定其磁化方向。例如,當鐵磁層的厚度大於某一臨界值(取決於該磁體的材料,例如,CoFe的大約1.5奈米)時,則該鐵磁層呈現係為面內的磁化方向。同樣地,當鐵磁層的厚度小於某一臨界值(取決於該磁體的材料)時,則該鐵磁層呈現垂直於該磁性層之面的磁化方向。
其他的因素亦可決定磁化方向。例如,諸如表面異向性(surface anisotropy)(取決於鄰近層或鐵磁層的多層成分)及/或晶態異向性(crystalline anisotropy)(取決於諸如面心立方(FCC)、體心立方(BCC)、或L10類型的晶體等的應力及晶格結構修改, 其中L10是一種呈現垂直磁化之晶族(crystal class))等的因素亦可決定磁化方向。
在某些實施例中,該發射器進一步包含一非磁性導體201e,該非磁性導體201e的一末端被耦合到FM 204b,以便收集電荷流,且該非磁性導體201e的另一末端被耦合到另一非磁性導體201f。在某些實施例中,非磁性導體201e被用來作為一電阻分壓器的一共同節點,其中該等電阻是被耦合到共同節點(亦即,非磁性導體201e)的兩個MTJ(其中一MTJ被施加VDD的偏壓,且另一MTJ被施加-VDD的偏壓)之電阻。
第3圖之實施例之尺寸比第1圖的邏輯之尺寸更小,這是因為收發器300的所有磁體都相互堆疊在另一磁體的頂部,而第1圖中之該等磁體則被設置在兩個不同的堆疊(亦即,接收器端中之堆疊、以及發射器端中之堆疊)。藉由堆疊所有的FM(亦即,FM 204a/b、FM絕緣體203、以及FM 204c/d),而形成一更具有可製造性的邏輯。在某些實施例中,藉由將所有FM(亦即,FM 204a/b、FM絕緣體203、以及FM 204c/d)堆疊在一起,可在原位形成該等FM(亦即,不破壞真空)。因此,形成了較高品質的裝置。
在某些實施例中,收發器300是可串接的。例如,收發器300的非磁性導體201e可被耦合到另一接收器(圖中未示出)的非磁性導體201a。在此種方式下,可在一極大型積體電路(Very Large Scale Integrated Circuit;簡稱VLSI)中串接該等邏輯元件。
在某些實施例中,收發器300的輸出201e可以是一邏輯電路的多個輸入中之一輸入。例如,收發器300a(圖中未示出)之輸出201ea、收發器300b(圖中未示出)之輸出201eb、收發器300c(圖中未示出)之輸出201ec等的輸出被耦合到收發器300之輸入201a。例如,這些導體201ea、201eb、及201ec等的導體中之每一導體分別傳導電荷流I ca I cb 、及I cc 。然後,根據某些實施例,收發器300執行多數閘的邏輯功能(亦即,根據輸入電荷流I ca I cb 、及I cc 中之多數的正負號而設定導體201e中之輸出電流的正負號)。或者,如果一反運算被施加到該讀出(亦即,導體201e中之輸出電流的相反方向被設定為正),則收發器300可執行少數閘(亦即,該多數閘的負閘)的功能。
第4圖根據本發明揭露之某些實施例而示出具有第2圖的接收器以及基於反自旋軌道耦合(Inverse SOC;簡稱ISOC)的發射器之收發器400。此處要指出:第4圖中具有與任何其他圖式的元件相同的參考編號(或名稱)之那些元件可以類似於所述的方式之任何方式操作或工作,但是不受此種方式的限制。因此,為了不模糊該等實施例,將說明第4圖與第2圖間之差異。在某些實施例中,一發射器部分被耦合到第2圖之該接收器。
在某些實施例中,該發射器包含在FM 204b的一部分之上形成的一非磁性導體201g。在某些實施例 中,該發射器進一步包含非磁性導體201h,其中提供該非磁性導體201h,使非磁性導體201h的一末端耦合到FM 204b,且該非磁性導體201h的另一末端耦合到SHE層202b(也是該發射器的一部分)。在某些實施例中,SHE層202b的底面之至少一部分經由非磁性導體201i而被耦合到接地點。此處,SHE層202a提供電荷至自旋轉換,而SHE層202b提供自旋至電荷轉換。
在某些實施例中,經由金屬界面(metallic interface)中之自旋軌道交互作用(spin orbit interaction)而實現自旋至電荷轉換(亦即,使用反Rashba-Edelstein效應(Inverse Rashba-Edelstein Effect;簡稱IREE)及/或反自旋霍爾效應(Inverse SHE;簡稱ISHE),其中自一輸入磁體注入的一自旋電流產生一電荷流)。在某些實施例中,SHE層202a具有使用Rashba-Edelstein效應將電荷轉換為自旋電流之一界面層,而SHE層202a之主體部分使用SHE將電荷轉換為自旋電流。在某些實施例中,SHE層202b具有使用ISHE將自旋轉換為電荷流之一界面層,而SHE層202b之主體部分使用SHE將自旋轉換為電荷流。
表1總結了主體材料及界面用於將自旋電流轉換為電荷流以及將電荷流轉換為自旋電流的轉導(transduction)機制。
Figure 105124232-A0202-12-0018-6
在某些實施例中,第4圖之202a/b層(及第2圖之SHE層202)是在功能上等同於提供自旋霍爾效應的一材料之一超晶格(super-lattice)堆疊。在某些實施例中,SHE層202a/b之超晶格堆疊包含諸如銅(Cu)、銀(Ag)、金(Au)等的一些金屬層、以及諸如鉍銀(Bismuth(Bi)on Ag)等的一些表面合金(surface alloy)層。在某些實施例中,在超晶格202b的頂部上沈積一FM層,其中係以CFGG(亦即,鈷(Co)、鐵(Fe)、鍺(Ge)、或鎵(Ga)、或以上各項的一組合)製成該FM層。在某些實施例中,以交替之方式堆疊N個表面合金層(例如,界面層)以及金屬層(例如,主體層)(其中N是一整數),以便形成超晶格堆疊202b。在一例子中,N=10,因而足以在一或更高的效率下將輸入的自旋電流轉換為對應的電荷流。在其他例子中,可使用其他數目的層,以便在轉換效率與堆疊面積之間取捨。
在某些實施例中,SHE層202a之超晶格包含被耦合到FM層204a之一界面層(亦即,表面合金)、 以及被耦合到該界面層之主體層(例如,一或多個金屬層)。在某些實施例中,SHE層202a之超晶格包含一界面層(亦即,表面合金)以及被耦合到該界面層之主體層(例如,一或多個金屬層)。
在某些實施例中,由Co2FeGeGa、Co2FeAl、或其他的赫斯勒合金等的材料形成在SHE層202a的超晶格之上的FM層204a。在某些實施例中,該表面合金是下列各項中之一項:鉍-銀(Bi-Ag)、銻-鉍(Sb-Bi)、銻-銀(Sb-Ag)、或鉛-鎳(Pb-Ni)等的表面合金。在某些實施例中,該主體層的金屬是以週期表的4d及/或5d族的其他元素摻雜之貴金屬(noble metal)(例如,銀(Ag)、銅(Cu)、及金(Au))。在某些實施例中,該表面合金的該等金屬中之一金屬是重金屬(heavy metal)之合金、或具有高SOC強度的材料之合金,其中該SOC強度與該金屬的原子序(atomic number)之四次冪成正比。
在某些實施例中,SHE層202a/b的堆疊中之所有的金屬層都是相同類型的金屬。例如,由銀(Ag)形成SHE層202a/b的堆疊中之所有的金屬層。在其他實施例中,可將不同的金屬層用於該等層的金屬部分之相同堆疊。例如,由金(Au)形成SHE層202a/b的堆疊中之某些金屬層,且由銅(Cu)形成其他的金屬層。
在某些實施例中,SHE層202a/b的堆疊之原子結構顯示被夾在銅(Cu)或其他金屬層之間的表面合金 的銀(Ag)及鉍(Bi)原子之不均勻圖案。此處,銀(Ag)及鉍(Bi)的晶體有晶格失配(lattice mismatch)(亦即,銀(Ag)及鉍(Bi)的鄰近原子間之距離是不同的)。在某些實施例中,利用因晶格失配(亦即,各鉍(Bi)原子的位置自與下方金屬的晶面(crystal plane)平行的一面偏離不同的距離)而產生的表面起伏而形成該表面合金(亦即,該界面層)。該表面合金是一種與一晶面界定的反鏡像(mirror inversion)不對稱之結構。此種反演不對稱性(inversion asymmetry)導致接近表面的電子之自旋軌道耦合(也被稱為Rashba效應)。
此處,充分匹配的原子結晶層意指使晶格常數"a"匹配到超過其上將使原子呈現損及裝置的位錯的一臨界位準(亦即,當電子通過該界面層時,位錯的數目及性質將導致顯著的自旋翻轉機率(例如,大於10%))之內。例如,該臨界位準是在5%之內(亦即,臨界位準是在晶格常數的相對差異的0%至5%之範圍內)。
第二電荷流I c2 之方向取決於第二自旋電流I s2 之方向。在某些實施例中,該第二自旋電流I s2 之方向取決於FM會204a/b之磁化,而該磁化又取決於第一自旋電流I s1 提供的力矩之方向。在某些實施例中,該第一自旋電流I s1 之方向取決於電荷流I c1 之方向。
在某些實施例中,BiAg2/PbAg2的界面表面合金包含具有高Rashba SOC之高密度的二維(2D)電子氣(2D electron gas)。二維(2D)電子氣中之Rashba效應 描述了負責自旋至電荷轉換的自旋軌道機制。在某些實施例中,在鉍(Bi)與銀(Ag)之間形成了二維(2D)電子氣,且當電流流經該等二維(2D)電子氣時,該電流變成二維(2D)自旋氣,這是因為電子在電荷流動時被極化。
以下式表示二維(2D)電子氣中對應於Rashba效應的SOC電子的漢彌頓能量(Hamiltonian energy)HR
Figure 105124232-A0202-12-0021-7
其中αR是Rashba係數,"k"是電子的動量算符,
Figure 105124232-A0202-12-0021-18
是垂直於二維(2D)電子氣的單位向量,且σ是電子的自旋算符。具有面內(在xy面內)極化方向之自旋極化電子經歷了取決於自旋方向的有效磁場,且可以下式表示:
Figure 105124232-A0202-12-0021-8
其中μB是波耳磁子(Bohr magneton)。
因而導致在SHE層202b中產生了與該自旋電流I s2 成比例之一電荷流。銀(Ag)/鉍(Bi)界面上的自旋軌道交互作用(亦即,反Rashba-Edelstein效應(IREE))沿著水平方向產生了一電荷流I c2 ,且可以下式表示:
Figure 105124232-A0202-12-0021-9
其中w m 是磁體的寬度,且λIREE是與αR成比例的 IRRE常數(具有長度單位)。
現有材料在10奈米磁體寬度下之IRRE效應產生了大約0.1的自旋至電荷流轉換。根據某些實施例,對於微縮奈米磁體(例如,5奈米寬度)以及諸如硒化鉍(Bi2Se3)等的試驗性SHE材料而言,自旋至電荷轉換效率可介於1與2.5之間。驅動電荷流I d 至與磁化相依的電荷流之淨轉換係如下式所示:
Figure 105124232-A0202-12-0022-10
其中P是自旋極化。
在某些實施例中,收發器400是可串接的。例如,SHE層202b可被耦合到另一接收器的一非磁性導體(例如,另一接收器(圖中未示出)的201a)。在某些實施例中,收發器400的輸出202b可以是一邏輯電路的多個輸入中之一輸入。例如,收發器400a(圖中未示出)之輸出202ba、收發器400b(圖中未示出)之輸出202bb、收發器400c(圖中未示出)之輸出202bc等的輸出被耦合到收發器400之輸入201a。這些導體中之每一導體分別傳導電荷流I ca I cb 、及I cc 等的電荷流。然後,收發器400執行多數閘的邏輯功能(亦即,分別根據導體202ba、202bb、及202bc中之輸入電荷流I ca I cb 、及I cc 中之多數的正負號而設定導體202b中之輸出電流的正負號)。或者,如果一反運算被施加到該讀出(亦即,導體202b中之輸出電流的相反方向被設定為正),則收發器 400執行少數閘(亦即,該多數閘的負閘)的功能。
第5圖根據本發明揭露之某些實施例而示出用於操作第2圖的接收器(該接收器被耦合到參照第3圖及第4圖所示之發射器)的一方法之流程圖500。此處要指出:第5圖中具有與任何其他圖式的元件相同的參考編號(或名稱)之那些元件可以類似於所述的方式之任何方式操作或工作,但是不受此種方式的限制。
雖然係按照一特定順序示出參照第5圖的該流程圖中之各方塊,但是可修改該等行動的順序。因此,可按照不同的順序執行所示之實施例,且可平行地執行某些行動/方塊。根據某些實施例,第5圖中列出的某些方塊及/或操作是可供選擇採用的。為了清晰而示出該等方塊的編號,且該等編號之用意並非規定必須在各方塊中進行的操作順序。此外,可在各種組合下使用來自各流程的操作。
在方塊501中,經由非磁性導體201a將一第一電荷流I c1 提供給SHE層202a。在方塊502中,SHE層202a接收該第一電荷流I c1 。在某些實施例中,SHE層202a將該第一電荷流I c1 轉換為第一自旋電流I s1 。該第一自旋電流I s1 將力矩施加到FM 204a。在方塊503中,該第一自旋電流I s1 所施加的力矩切換FM 204a的磁化。在方塊504中,也沿著與FM 204a的磁化相同的方向切換被耦合到FM 204a的FM絕緣體203之奈米磁體。在方塊505中,該第一自旋電流I s1 施加的力矩也經由強交換耦 合而切換FM 204b(亦即,第二FM)。
在某些實施例中,來自FM 204b的該第一自旋電流I s1 經由非磁性導體201h而被載送到SHE層202b,作為第二自旋電流I s2 。在某些實施例中,SHE層202b經由反自旋霍爾效應(ISHE)而將該第二自旋電流I s2 轉換回電荷流(亦即,第二電荷流I c2 )。在某些實施例中,該第二電荷流I c2 之方向取決於FM 204b之磁化方向(該磁化方向又取決於FM 203a之磁化方向)。
第6圖根據某些實施例而示出具有第2圖的接收器及/或第3-4圖的收發器之一智慧型裝置或一電腦系統或一系統單晶片(System-on-Chip;簡稱SoC)。此處要指出:第6圖中具有與任何其他圖式的元件相同的參考編號(或名稱)之那些元件可以類似於所述的方式之任何方式操作或工作,但是不受此種方式的限制。
第6圖示出可使用平面界面連接器的一行動裝置的一實施例之一方塊圖。在某些實施例中,計算裝置1600代表諸如計算平板、行動電話或智慧型手機、˙具有無線功能的(wireless-enabled)電子書閱讀器、或其他無線行動裝置等的一行動計算裝置。我們將可了解:大致示出了某些組件,且計算裝置1600中並未示出該裝置的所有組件。
在某些實施例中,計算裝置1600包含具有根據所述的某些實施例的第2圖的接收器及/或第3-4圖的收發器之一第一處理器1610。根據某些實施例,計算裝 置1600的其他方塊亦可包含第2圖的接收器及/或第3-4圖的收發器。本發明揭露之各實施例亦可包含連接1670內之諸如一無線介面等的一網路介面,因而可將一系統實施例包含在諸如一細胞式電話或個人數位助理等的一無線裝置中。
在某些實施例中,處理器1610(及處理器1690)可包括一或多個諸如微處理器、應用處理器、微控制器、可程式邏輯裝置、或其他處理裝置等的實體裝置。處理器1610執行的處理操作包括被用於執行應用程式及/或裝置功能的一作業平台或作業系統之執行。該等處理操作包括與使用者或其他裝置間之輸入/輸出(Input/Output;簡稱I/O)有關之操作、與電源管理有關之操作、及/或與將計算裝置1600連接到另一裝置有關之操作。該等處理操作亦可包括與音訊I/O及/或顯示I/O有關之操作。
在某些實施例中,計算裝置1600包含音訊子系統1620,該音訊子系統1620代表與將音訊功能提供給該計算裝置相關聯的硬體(例如,音訊硬體及音訊電路)及軟體(例如,驅動程式、編碼解碼器)組件。音訊功能可包括喇叭及/或耳機輸出、以及麥克風輸入。可將此類功能的裝置整合到計算裝置1600,或連接到計算裝置1600。在一實施例中,使用者提供將被處理器1610接收及處理之音訊命令,而與計算裝置1600互動。
在某些實施例中,計算裝置1600包含顯示子 系統1630。顯示子系統1630代表將視覺及/或觸覺顯示提供給使用者而與計算裝置1600互動之硬體(例如,顯示裝置)及軟體(例如,驅動程式)組件。顯示子系統1630包含顯示介面1632,該顯示介面1632包括被用於將一顯示器提供給使用者之特定螢幕或硬體裝置。在一實施例中,顯示介面1632包括與處理器1610分離且被用於執行與顯示有關的至少某些處理之邏輯。在一實施例中,顯示子系統1630包括將輸出及輸入提供給使用者的一觸控式螢幕(或觸控板)裝置。
在某些實施例中,計算裝置1600包含I/O控制器1640。I/O控制器1640代表與使用者互動有關之硬體裝置及軟體組件。I/O控制器1640可操作而管理係為音訊子系統1620及/或顯示子系統1630的一部分之硬體。此外,I/O控制器1640示出了使用者可用於與該系統互動的連接到計算裝置1600的一些額外的裝置之一連接點。例如,可被連接到計算裝置1600的裝置可包括麥克風裝置、喇叭或立體聲系統、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置、或諸如讀卡機或其他裝置等的配合特定應用而使用之其他I/O裝置。
如前文所述,I/O控制器1640可與音訊子系統1620及/或顯示子系統1630互動。例如,利用麥克風或其他音訊裝置之輸入可將輸入或命令提供給計算裝置1600的一或多個應用程式或功能。此外,可以替代或補充顯示輸出之方式提供音訊輸出。在另一例子中,如果顯 示子系統1630包括一觸控式螢幕,則該顯示裝置亦可被用來作為至少部分地可被I/O控制器1640管理之一輸入裝置。計算裝置1600上亦可設有一些額外的按鈕或開關,以便提供被I/O控制器1640管理之一些I/O功能。
在某些實施例中,I/O控制器1640管理諸如加速度計(accelerometer)、相機、光感測器或其他環境感測器、或可被包含在計算裝置1600中之其他硬體等的裝置。該輸入可以是使用者直接互動的一部分,且將環境輸入提供給該系統,以便影響其操作(例如,對雜訊的濾波、針對亮度偵測而調整顯示器、使用相機的閃光燈、或其他功能)。
在某些實施例中,計算裝置1600包含用於管理電池電源使用、電池的充電、以及與省電操作有關的功能之電源管理1650。記憶體子系統1660包含用於儲存計算裝置1600中之資訊的記憶體裝置。記憶體可包括非揮發性(狀態在記憶體裝置的電力被中斷時不會改變)及/或揮發性(狀態在記憶體裝置的電力被中斷時是不定的)記憶體裝置。記憶體子系統1660可儲存應用資料、使用者資料、音樂、照片、文件或其他資料、以及與計算裝置1600的應用程式及功能的執行有關之(長期或暫時性)系統資料。
亦可以用於儲存機器可執行的指令(例如,用於執行本發明所述的任何其他程序的指令)的機器可讀取的媒體(例如,記憶體1660)之方式提供本各實施例 之要素。機器可讀取的媒體(例如,記憶體1660)可包括但不限於快閃記憶體、光碟、唯讀光碟(CD-ROM)、唯讀DVD光碟(DVD ROM)、隨機存取記憶體(RAM)、可抹除可程式唯讀記憶體(EPROM)、電氣可抹除可程式唯讀記憶體(EEPROM)、磁卡或光學卡、相變化記憶體(Phase Change Memory;簡稱PCM)、或適於儲存電子指令或電腦可執行的指令之其他類型的機器可讀取的媒體。例如,可以電腦程式(例如,基本輸入/輸出系統(BIOS))之形式下載本發明揭示之實施例,其中可經由一通訊鏈路(例如,一數據機或網路連線)且利用資料信號自一遠端電腦(例如,一伺服器)將該電腦程式傳輸到提出要求的一電腦(例如,一用戶端電腦)。
在某些實施例中,計算裝置1600包含連接1670。連接1670包含使計算裝置1600能夠與外部裝置通訊之硬體裝置(例如,無線及/或有線連接器及通訊硬體)以及軟體組件(例如,驅動程式、協定堆疊)。計算裝置1600可以是諸如其他計算裝置、無線存取點或基地台等的獨立裝置、以及諸如耳機、印表機、或其他裝置等的周邊裝置。
連接1670可包括多種不同類型的連接。為了普遍化,以細胞式連接1672及無線連接1674解說計算裝置1600。細胞式連接1672通常意指由各無線通訊業者(wireless carrier)提供的細胞式網路連接,例如,經由全球行動通訊系統(Global System for Mobile communication;簡稱GSM)或變形或衍生標準、分碼多重進接(Code Division Multiple Access;簡稱CDMA)或變形或衍生標準、分時多工(Time Division Multiplexing;簡稱TDM)或變形或衍生標準、或其他的細胞式服務標準提供的細胞式網路連接。無線連接(或無線介面)1674意指非細胞式的無線連接,且可包括個人區域網路(諸如藍牙、近場通訊等的網路)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如WiMax)、或其他無線通訊。
在某些實施例中,計算裝置1600包含周邊連接1680。周邊連接1680包括硬體介面及連接器、以及用於進行周邊連接之軟體組件(例如,驅動程式、協定堆疊)。我們應可了解:計算裝置1600可以是其他計算裝置之一周邊裝置("至"1682),且可具有與其連接之周邊裝置("來自"1684)。計算裝置1600通常具有一"擴充基座"連接器,用以連接到其他計算裝置,以供諸如管理(例如,下載及/或上傳、改變、同步)計算裝置1600上的內容。此外,擴充基座連接器(docking connector)可讓計算裝置1600連接到某些周邊裝置,因而可讓計算裝置1600控制至諸如視聽系統或其他系統之內容輸出。
除了一專屬擴充基座連接器或其他專屬連接硬體之外,計算裝置1600可經由共同或標準式連接器而進行周邊連接1680。共同類型可包括通用序列匯流排(Universal Serial Bus;簡稱USB)連接器(可包括一些不同的硬體介面中之任何硬體介面)、其中包括 MiniDisplayPort(MDP)之DisplayPort、高解析多媒體介面(High Definition Multimedia Interface;簡稱HDMI)、Firewire、或其他類型。
在本說明書中提及"一實施"、"一個實施例"、"某些實施例"或"其他實施例"時,意指以與該等實施例有關之方式述及的一特定特徵、結構、或特性被包含至少某些實施例中,但是不必然被包含在所有實施例中。在各處出現"一實施"、"一個實施例"、或"某些實施例"時,不必然都參照到相同的實施例。如果本說明書述及一組件、特徵、結構、或特性"可以"、"可能"、或"有可能"被包含,則該特定組件、特徵、結構、或特性不是必需被包含。如果本說明書或申請專利範圍提到"一"("a" or "an")元件,則並不意指只有一個該元件。如果本說明書或申請專利範圍提到"一額外的"元件,則並不排除有一個以上的該額外的元件。
此外,在一或多個實施例中,可以任何適當之方式結合該等特定特徵、結構、功能、或特性。例如,只要與一第一實施例及一第二實施例相關聯的該等特定特徵、結構、功能、或特性不是互斥的,則可結合該等兩個實施例。
雖然已連同本發明揭露之特定實施例而說明了本發明之揭露,但是對此項技術具有一般知識者將易於根據前文中之說明而作出這些實施例的許多替代、修改、及變形。本發明揭露之實施例將意圖包含在最後的申請專 利範圍的廣泛範圍內之所有此類替代、修改、及變形。
此外,為了圖式及說明的簡化,也為了不模糊了本發明之揭示,所提供的各圖式中可能示出或可能不示出至積體電路(Integrated Circuit;簡稱IC)晶片及其他組件之習知的電源/接地連接。此外,為了避免模糊了本發明之揭示,可能以方塊圖之形式示出一些配置,此外,也考慮到與這些方塊圖配置的實施方式有關的細節是極度取決於將在其中實施本發明的揭示之平台(亦即,這些細節應是在熟悉此項技術者所當理解的範圍內)。當為了說明本發明揭示之實施例而述及一些特定細節(例如,電路)時,熟悉此項技術者當可了解:可在沒有這些特定細節的情形下,或可以這些特定細節的變化之方式,實施本發明之揭示。因此,本說明將被視為例示性而非限制性。
下文之例子係有關一些進一步的實施例。該等例子中之細節可被用於一或多個實施例中之任何地方。亦可以與一方法或程序有關之方式實施本發明述及的設備之所有可供選擇採用的特徵。
例如,提供了一種設備,該設備包含:一第一非磁性導體;被耦合到該第一非磁性導體之一第一自旋軌道耦合(SOC)層;被耦合到該SOC層之一第一鐵磁體(FM);一第二FM;以及被夾在該第一與第二FM之間的一FM絕緣體。在某些實施例中,由下列材料中之一材料形成該第一及第二FM:赫斯勒合金、鈷(Co)、鐵 (Fe)、鍺(Ge)、鎵(Ga)、或以上各項的一組合。
在某些實施例中,由下列材料中之一材料形成該FM絕緣體:釔鐵石榴石(YIG)(Y3Fe5O12)、磁鐵礦(Fe3O4)、三氧化二鐵(Fe2O3)、氧化鎳(NiO)、鋱鐵石榴石(Tb3Fe5O12)、或二氧化鉻(CrO2)。在某些實施例中,由下列材料中之一或多種材料形成該第一SOC層:以銥摻雜的β-鉭(β-Ta)、β-鎢(β-W)、鎢(W)、鉑(Pt)、銅(Cu)、以鉍摻雜的銅(Cu)、或以週期表中之3d、4d、5d、4f、或5f族中之一元素摻雜的銅(Cu)。在某些實施例中,該第一SOC層包含:被耦合到該第一FM之一界面層;以及被耦合到該界面層及另一非磁性金屬之一主體層。在某些實施例中,由下列材料中之至少一材料形成該界面層:鉍(Bi)及銀(Ag)、鉍(Bi)及銅(Cu)、或鉛(Pb)及銀(Ag)。
在某些實施例中,由下列材料中之至少一材料形成該主體層:銀(Ag)、銅(Cu)、或金(Au)。在某些實施例中,該設備包含被耦合到第一SOC層之一第二非磁性導體,其中該該第二非磁性導體被耦合到接地點。在某些實施例中,該設備包含被耦合到該第二FM的一部分以及一電源之一第三非磁性導體。在某些實施例中,該設備包含:一第二SOC層;被耦合到該第二FM的一部分以及該第二SOC層之一第四非磁性導體;以及被耦合到該第二SOC層的一部分以及接地點之一第五非磁 性導體。
在某些實施例中,由銅(Cu)形成該第一、第二、第三、第四、及第五非磁性導體中之至少一非磁性導體。在某些實施例中,該設備包含一非磁性互連,該非磁性互連的一末端被耦合到該第二FM,且該非磁性互連的另一末端被耦合到一接地節點。在某些實施例中,該設備包含:由一絕緣體、一固定鐵磁體、以及被耦合到一正電源的一非磁性導體構成之一第一堆疊;以及由一絕緣體、一固定鐵磁體、以及被耦合到一負電源的一非磁性導體構成之一第二堆疊,其中該第一及第二堆疊分隔了一距離,且被耦合到該第二FM的一些部分。
在某些實施例中,由氧化鎂(MgO)形成該第一及第二堆疊的該等絕緣體。在某些實施例中,該第一及第二FM是自由磁體。在某些實施例中,該第一SOC層將電荷流轉換為用於切換該第一FM之一自旋電流。在某些實施例中,當自該第一非磁性導體接收一電荷流時,該第一SOC層呈現自旋霍爾效應。
在另一例子中,提供了一種系統,該系統包含:一記憶體;被耦合到該記憶體之一處理器,該處理器具有根據前文所述的設備之一設備;以及用於讓該處理器與另一裝置通訊之一無線介面。在某些實施例中,該設備可與另一設備串接。在某些實施例中,該另一設備是根據前文所述的設備。在某些實施例中,該設備是一多數閘。在某些實施例中,該設備是一少數閘。
在另一例子中,提供了一種方法,該方法包含下列步驟:經由一第一非磁性導體發射一第一電荷流;由一第一自旋軌道耦合(SOC)層接收該第一電荷流,該第一SOC層將該第一電荷流轉換為一第一自旋電流;由該第一自旋電流切換一第一鐵磁體(FM);切換被耦合到該第一鐵磁體之一絕緣FM;以及由該第一自旋電流切換一第二FM,其中該絕緣FM被耦合到該第一及第二FM。在某些實施例中,該方法包含下列步驟:經由該第二FM接收該第一自旋電流;將該被接收之第一自旋電流提供給一第二SOC層;以及由該第二SOC層將該被接收之第一自旋電流轉換為一第二電荷流。在某些實施例中,該方法包含下列步驟:經由一第三非磁性金屬將一正電源施加到該第二FM的一部分。
在另一例子中,提供了一種設備,該設備包含:用於發射一第一電荷流之裝置;用於接收該第一電荷流且將該第一電荷流轉換為一第一自旋電流之裝置;用於由該第一自旋電流切換一第一鐵磁體(FM)之裝置;用於切換被耦合到該第一鐵磁體之一絕緣FM之裝置;以及用於由該第一自旋電流切換一第二FM之裝置,其中該絕緣FM被耦合到該第一及第二FM。在某些實施例中,該設備包含:用於經由該第二FM接收該第一自旋電流之裝置;以及用於將該第一自旋電流轉換為一第二電荷流之裝置。在某些實施例中,該設備包含:用於將一正電源施加到該第二FM的一部分之裝置。
在另一例子中,提供了一種系統,該系統包含:一記憶體;被耦合到該記憶體之一處理器,該處理器具有根據前文所述的設備之一設備;以及用於讓該處理器與另一裝置通訊之一無線介面。在某些實施例中,該設備可與另一設備串接。在某些實施例中,該另一設備是根據前文所述的設備。在某些實施例中,該設備是一多數閘。在某些實施例中,該設備是一少數閘。
提供了將可讓讀者確定技術揭露的本質及主旨之一發明摘要。係在該發明摘要將不會被用於限制申請專利範圍的範圍或意義的理解下,提交該發明摘要。特此將最後的各申請專利範圍與該"實施方式"連動,而使每一申請專利範圍獨立對應一各別的實施例。
200‧‧‧接收器
201、201a、201b‧‧‧非磁性導體
202‧‧‧自旋軌道耦合層
203‧‧‧鐵磁體絕緣體
204‧‧‧鐵磁體
204a‧‧‧第一鐵磁體
204b‧‧‧第二鐵磁體

Claims (25)

  1. 一種用於自旋邏輯之設備,該設備包含:一第一非磁性導體;被耦合到該第一非磁性導體之一第一自旋軌道耦合(SOC)層;被耦合到該SOC層之一第一鐵磁體(FM);一第二FM;以及被夾在該第一與第二FM之間的一FM絕緣體。
  2. 如申請專利範圍第1項之設備,其中由下列材料中之一材料形成該第一及第二FM:赫斯勒合金、鈷(Co)、鐵(Fe)、鍺(Ge)、鎵(Ga)、或以上各項的一組合。
  3. 如申請專利範圍第1項之設備,其中由下列材料中之一材料形成該FM絕緣體:釔鐵石榴石(YIG)(Y3Fe5O12)、磁鐵礦(Fe3O4)、三氧化二鐵(Fe2O3)、氧化鎳(NiO)、鋱鐵石榴石(Tb3Fe5O12)、或二氧化鉻(CrO2)。
  4. 如申請專利範圍第1項之設備,其中由下列材料中之一或多種材料形成該第一SOC層:以銥摻雜的β-鉭(β-Ta)、β-鎢(β-W)、鎢(W)、鉑(Pt)、銅(Cu)、以鉍摻雜的銅(Cu)、或以週期表中之3d、4d、5d、4f、或5f族中之一元素摻雜的銅(Cu)。
  5. 如申請專利範圍第1項之設備,其中該第一SOC層包含: 被耦合到該第一FM之一界面層;以及被耦合到該界面層及另一非磁性金屬之一主體層。
  6. 如申請專利範圍第5項之設備,其中由下列材料中之至少一材料形成該界面層:鉍(Bi)及銀(Ag);鉍(Bi)及銅(Cu);或鉛(Pb)及銀(Ag)。
  7. 如申請專利範圍第5項之設備,其中由下列材料中之至少一材料形成該主體層:銀(Ag)、銅(Cu)、或金(Au)。
  8. 如申請專利範圍第1項之設備,包含被耦合到該第一SOC層之一第二非磁性導體,其中該第二非磁性導體被耦合到接地。
  9. 如申請專利範圍第8項之設備,包含被耦合到該第二FM的一部分以及一電源之一第三非磁性導體。
  10. 如申請專利範圍第8項之設備,包含:一第二SOC層;被耦合到該第二FM的一部分以及該第二SOC層之一第四非磁性導體;以及被耦合到該第二SOC層的一部分以及接地之一第五非磁性導體。
  11. 如申請專利範圍第10項之設備,其中由銅(Cu)形成該第一、第二、第三、第四、及第五非磁性導體中之至少一非磁性導體。
  12. 如申請專利範圍第1項之設備,包含一非磁性互連,該非磁性互連的一末端被耦合到該第二FM,且該非 磁性互連的另一末端被耦合到一接地節點。
  13. 如申請專利範圍第12項之設備,包含:由一絕緣體、一固定鐵磁體、以及被耦合到一正電源的一非磁性導體構成之一第一堆疊;以及由一絕緣體、一固定鐵磁體、以及被耦合到一負電源的一非磁性導體構成之一第二堆疊,其中該第一及第二堆疊分隔了一距離,且被耦合到該第二FM的一些部分。
  14. 如申請專利範圍第13項之設備,其中由氧化鎂(MgO)形成該第一及第二堆疊的該等絕緣體。
  15. 如申請專利範圍第1項之設備,其中該第一及第二FM是自由磁體。
  16. 如申請專利範圍第15項之設備,其中該第一SOC層將電荷流轉換為用於切換該第一FM之一自旋電流。
  17. 如申請專利範圍第1項之設備,其中當自該第一非磁性導體接收一電荷流時,該第一SOC層呈現自旋霍爾效應。
  18. 一種系統,包含:一記憶體;被耦合到該記憶體之一處理器,該處理器具有根據申請專利範圍第1至17項中任一項之設備;以及用於讓該處理器與另一裝置通訊之一無線介面。
  19. 如申請專利範圍第18項之系統,其中該設備可與另一設備串接。
  20. 如申請專利範圍第19項之系統,其中該另一設備是根據申請專利範圍第1至17項中任一項之設備。
  21. 如申請專利範圍第18項之系統,其中該設備是一多數閘。
  22. 如申請專利範圍第18項之系統,其中該設備是一少數閘。
  23. 一種用於自旋邏輯之方法,該方法包含:經由一第一非磁性導體發射一第一電荷流;由一第一自旋軌道耦合(SOC)層接收該第一電荷流,該第一SOC層將該第一電荷流轉換為一第一自旋電流;由該第一自旋電流切換一第一鐵磁體(FM);切換被耦合到該第一鐵磁體之一絕緣FM;以及由該第一自旋電流切換一第二FM,其中該絕緣FM被耦合到該第一及第二FM。
  24. 如申請專利範圍第23項之方法,包含:經由該第二FM接收該第一自旋電流;將該被接收之第一自旋電流提供給一第二SOC層;以及由該第二SOC層將該被接收之第一自旋電流轉換為一第二電荷流。
  25. 如申請專利範圍第24項之方法,包含:經由一第三非導電金屬將一正電源施加到該第二FM的一部分。
TW105124232A 2015-09-10 2016-07-29 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯 TWI696304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/049506 WO2017044109A1 (en) 2015-09-10 2015-09-10 Spin logic with magnetic insulators switched by spin orbit coupling
WOPCT/US15/49506 2015-09-10

Publications (2)

Publication Number Publication Date
TW201719945A TW201719945A (zh) 2017-06-01
TWI696304B true TWI696304B (zh) 2020-06-11

Family

ID=58239764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124232A TWI696304B (zh) 2015-09-10 2016-07-29 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯

Country Status (4)

Country Link
US (1) US10608167B2 (zh)
DE (1) DE112015006896T5 (zh)
TW (1) TWI696304B (zh)
WO (1) WO2017044109A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314671A4 (en) * 2015-06-24 2019-03-20 INTEL Corporation SUPER METAL SPIN NETWORK FOR LOGIC AND MEMORY DEVICES
US10592802B2 (en) * 2016-02-28 2020-03-17 Purdue Research Foundation Electronic synapse having spin-orbit torque induced spike-timing dependent plasticity
US10516098B2 (en) * 2016-12-22 2019-12-24 Purdue Research Foundation Apparatus for spin injection enhancement and method of making the same
WO2019125383A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Perpendicular spin orbit coupling based memory with composite free layer
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US10447277B1 (en) * 2018-09-04 2019-10-15 University Of Rochester Method of electrical reconfigurability and an electrical reconfigurable logic gate device instrinsically enabled by spin-orbit materials
FR3091412B1 (fr) * 2018-12-28 2022-05-20 Thales Sa Dispositif électronique, porte numérique, composant analogique et procédé de génération d’une tension
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11785783B2 (en) * 2019-05-17 2023-10-10 Industry-Academic Cooperation Foundation, Yonsei University Spin logic device based on spin-charge conversion and spin logic array using the same
US12086410B1 (en) 2019-05-31 2024-09-10 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging with I/O switch embedded in a substrate or interposer
JPWO2021095468A1 (zh) * 2019-11-14 2021-05-20
US11502241B2 (en) 2019-12-31 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
EP3945609A1 (en) * 2020-07-31 2022-02-02 Antaios Magneto resistive memory device
TWI802074B (zh) * 2020-11-19 2023-05-11 國立臺灣大學 自旋軌道偶合矩裝置
US11791233B1 (en) * 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US20240006109A1 (en) * 2022-06-30 2024-01-04 Western Digital Technologies, Inc. Highly Textured 001 BiSb And Materials for Making Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120176154A1 (en) * 2011-01-06 2012-07-12 Behtash Behin-Aein All-spin logic devices
US20140139265A1 (en) * 2012-11-16 2014-05-22 Sasikanth Manipatruni High speed precessionally switched magnetic logic
US20140151771A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Thin film deposition and logic device
US20140169088A1 (en) * 2011-08-18 2014-06-19 Cornell University Spin hall effect magnetic apparatus, method and applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10255857B3 (de) 2002-11-29 2004-07-15 Forschungsverbund Berlin E.V. Magnetische Logikeinrichtung
JP5590488B2 (ja) * 2010-08-27 2014-09-17 独立行政法人理化学研究所 電流−スピン流変換素子
EP2610913A1 (en) * 2011-12-30 2013-07-03 Hitachi Ltd. Spin-based device
WO2015102739A2 (en) * 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9864950B2 (en) * 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
US10679782B2 (en) * 2015-09-09 2020-06-09 Intel Corporation Spin logic with spin hall electrodes and charge interconnects
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120176154A1 (en) * 2011-01-06 2012-07-12 Behtash Behin-Aein All-spin logic devices
US20140169088A1 (en) * 2011-08-18 2014-06-19 Cornell University Spin hall effect magnetic apparatus, method and applications
US20140139265A1 (en) * 2012-11-16 2014-05-22 Sasikanth Manipatruni High speed precessionally switched magnetic logic
US20140151771A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Thin film deposition and logic device

Also Published As

Publication number Publication date
TW201719945A (zh) 2017-06-01
WO2017044109A1 (en) 2017-03-16
US20180240964A1 (en) 2018-08-23
DE112015006896T5 (de) 2018-05-24
US10608167B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
TWI696304B (zh) 具有以自旋軌道耦合而切換的磁性絕緣體之自旋邏輯
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
US10483026B2 (en) Metallic spin super lattice for logic and memory devices
US11476412B2 (en) Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
EP3570283A1 (en) Magnetic memory with chiral antiferromagnetic material for magnet switching
CN110349608A (zh) 用于改进磁存储器中的基于自旋轨道耦合的切换的设备
WO2017034563A1 (en) Dual pulse spin hall memory with perpendicular magnetic elements
US10636840B2 (en) Quaternary spin hall memory
WO2017048229A1 (en) Large signal two transistor memory with magneto-electric spin orbit device
WO2017222521A1 (en) Perpendicular magnet anisotropy based spin hall memory using spin orbit effect
CN109937483B (zh) 垂直磁电自旋轨道逻辑
WO2019125384A1 (en) Spin orbit coupling based memory with insulating magnet
WO2019005147A1 (en) PERPENDICULAR MAGNET ANISOTROPIC SPIN HALL EFFECT MEMORY USING THE SPIN ORBIT EFFECT AND THE EXCHANGE FIELD
CN107667406B (zh) 具有从匹配自旋转移层的高自旋注入效率的自旋逻辑装置
WO2017155510A1 (en) Spin and charge interconnects with rashba effects
US11990899B2 (en) Multi-level spin logic
US10910556B2 (en) Magnetic and spin logic devices based on Jahn-Teller materials
WO2019005046A1 (en) SCALE SPIN HALL EFFECT DEVICE WITH FIELD ASSISTANCE
WO2017034564A1 (en) Single pulse magneto-strictive switching via hybrid magnetization stack
WO2017111895A1 (en) Spin wave switch apparatus and method
WO2017155511A1 (en) Spin hall excited spin wave apparatus and method
WO2017044132A1 (en) Ultra high magnetic anisotropy planar magnetization with spacer processing
WO2017155509A1 (en) 6-state spin buffer and inverter
WO2017111877A1 (en) Multi-level spin buffer and inverter
WO2018125107A1 (en) Three-dimensional quaternary and six state magnetic circuits