TWI610300B - 透過注入的磁性質的調變及相關的結構 - Google Patents

透過注入的磁性質的調變及相關的結構 Download PDF

Info

Publication number
TWI610300B
TWI610300B TW104105651A TW104105651A TWI610300B TW I610300 B TWI610300 B TW I610300B TW 104105651 A TW104105651 A TW 104105651A TW 104105651 A TW104105651 A TW 104105651A TW I610300 B TWI610300 B TW I610300B
Authority
TW
Taiwan
Prior art keywords
magnetic
layer
substrate
barrier layer
magnetizable material
Prior art date
Application number
TW104105651A
Other languages
English (en)
Other versions
TW201601148A (zh
Inventor
克里斯多福 威根
敏德 拉漢
歐勒 果倫茲卡
阿拿特 傑哈吉爾達
魯孟成
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201601148A publication Critical patent/TW201601148A/zh
Application granted granted Critical
Publication of TWI610300B publication Critical patent/TWI610300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公開的實施例描述了透過注入的磁性質的調變相關的技術和配置。在一個實施方式中，一種方法，包括：提供一基板，具有一集成電路(IC)結構設置在該基板上，該IC結構包括一可磁化材料；以一摻雜劑注入該可磁化材料的至少一部分；和磁化該可磁化材料，其中該磁化被抑制在該可磁化材料的該注入部分中。其它實施方式可以被描述和/或申請專利範圍。

Description

透過注入的磁性質的調變及相關的結構
本公開的實施例一般關於集成電路領域，並且更具體地，關於透過注入的磁性質的調變相關的技術和配置。
集成電路(IC)結構，諸如電晶體，繼續擴展到更小的尺寸，以提供具有更高性能的更小的晶片和裝置。目前，一些集成電路結構如，例如，磁性隨機存取記憶體(MRAM)的位陣列結構可以包括磁性材料，其被光刻圖案化並藉由蝕刻去除以定義在MRAM中的磁材料的邊界。然而，困難可能出現在以奈米級的精度使用諸如當前圖案化技術以定義的磁性材料的邊界，例如，反應離子蝕刻，因為這樣蝕刻的破壞性影響和/或揮發磁性材料中的困難。
本公開的實施例描述了透過注入的磁性質的調變相關的技術和配置。在以下的詳細描述中，參考了形成其一部分的附圖，其中相同的標號始終指示相同的部分，並且其中藉由圖示示出實施例的方式，其中，本公開的主題可以被實施。但是應該理解的是，其他實施例可以被利用，並且可以在不脫離本公開的範圍作出結構上或邏輯上的改變。因此，下面的詳細描述不應被認為具有限制意義，並且實施例的範圍由所附申請專利範圍及其等同物定義。
對於本公開的目的，短語“A和/或B”是指(A)，(B)或(A和B)。對於本公開的目的，短語“A，B和/或C”是指(A)，(B)，(C)，(A和B)，(A和C)，(B和C)的，或者(A，B和C)。
描述可使用基於透視的描述，諸如上/下，側面，上/下，和類似物。這些描述僅僅用來便於討論並且並不旨在限制本文所描述的任何特定的方位的實施例的應用。
該描述可以使用“在實施方式中”，或“在多個實施方式中”的短語，其可各自是指一個或多個相同或不同的實施方式中。此外，“包含”，“包括”，“具有”之類的，如關於本發明的實施例中使用的術語，是同義的。
術語“耦合”，連同其衍生物，可在本文中使用。“耦合”可表示一個或多個以下的。“耦合”可意味 著兩個或多個元件直接實體或電接觸。然而，“耦合”還可以意味著兩個或多個元件間接地彼此接觸，但仍彼此協作或相互作用，並且可能意味著一個或多個其它元件被耦合或連接被彼此要被耦合的該元件之間。術語“直接耦合”可以意味著兩個或多個元件直接接觸。
在各種實施方式中，短語“形成，沉積，或不然就是設置在第二特徵上的第一特徵”可表示第一特徵形成，沉積，或設置在該第二特徵上，和第一特徵中的至少一部分可與第二特徵的至少一部分直接接觸(例如，直接的實體和/或電接觸)或間接接觸(例如，具有一個或多個其它特徵在第一特徵和第二特徵之間)。
如本文所使用的，術語“模組”可以指，成為，或包括專用集成電路(ASIC)，電子電路，處理器(共享，專用或群組)和/或記憶體(共享，專用或群組)，其執行一個或多個軟體或韌體程式，組合邏輯電路，和/或提供所描述的功能性的其他適當的部件。
10‧‧‧晶圓形式
11‧‧‧晶圓
100‧‧‧切割分離形式
102‧‧‧晶片
102a‧‧‧晶片
102b‧‧‧晶片
104‧‧‧電晶體元件
106‧‧‧晶片互連結構
110‧‧‧焊盤墊
112‧‧‧焊料球
121‧‧‧封裝基板
122‧‧‧電路板
200‧‧‧IC組件
300‧‧‧IC結構
302‧‧‧基板
304‧‧‧磁性基層
306‧‧‧隧道阻擋層
308‧‧‧磁性層
308a‧‧‧部分
308b‧‧‧部分
310‧‧‧阻擋層
310a‧‧‧部分
310b‧‧‧部分
312‧‧‧掩模層
313‧‧‧箭頭
314‧‧‧間隔件
315‧‧‧開口
316‧‧‧介電材料
318‧‧‧電極
323‧‧‧線
325‧‧‧開口
333‧‧‧線
350‧‧‧支柱
400‧‧‧方法
500‧‧‧方法
600‧‧‧計算裝置
602‧‧‧主板
604‧‧‧處理器
606‧‧‧通信晶片
608‧‧‧外殼
S1‧‧‧有源側
S2‧‧‧非有源側
藉由下面的詳細描述結合附圖，實施方式將很容易理解。為了便於本描述中，相同的參考標號表示相同的結構元件。實施例以舉例的方式示出，而不是作為在附圖的圖中的限制。
圖1根據一些實施例示意性示出了以晶圓形式和切割分離形式之示例晶片的頂視圖。
圖2根據一些實施例示意性示出了集成電路(IC)組件的橫截面側視圖。
圖3a-f根據一些實施例示意性地示出在各個製造的階段期間的集成電路(IC)結構的橫截面側視圖。
圖4根據一些實施例示意性示出了用於防止可磁化材料的磁化的方法的流程圖。
圖5根據一些實施例示意性示出了用於減少磁化材料的磁化的方法的流程圖。
圖6根據一些實施例示意性示出了示例系統，如本文所述，其可以包括IC結構。
圖1根據一些實施例示意性示出了以晶圓形式10和切割分離形式100之示例晶片102的頂視圖。在一些實施方式中，晶片102可以是由例如，矽或其它合適的材料之半導體材料，構成的晶圓11的多個晶片(例如，晶片102，102a，102b)的一個。多個晶片可以形成在晶圓11的表面上。每個晶片可以是半導體產品的重複單元，其包括根據本文所描述的技術所調變的磁性材料。
電路，諸如，例如，電晶體元件104可在晶片102上形成。電晶體元件104可以包括，例如，一個或多個集成電路(IC)結構(例如，圖3a-f的IC結構300)。本文中所描述的電晶體元件104可以被結合在用於邏輯或記憶體，或它們的組合的晶片102中。在一些實 施方式中，電晶體元件104可以是系統晶片(SoC)的組件的一部分。在一些實施方式中，電晶體元件104可代表磁性隨機存取記憶體(MRAM)的位陣列結構。雖然電晶體元件104被描繪成列通過圖1中所示晶片102的大致部分。申請專利範圍所請之標的並不受限於這一方面，並在晶片102上的電晶體元件104的任何其它合適的佈置可根據各種實施例來實施。
在晶片中實施的半導體產品的製造過程完成之後，該晶圓11可經歷切割分離處理，其中，每個該晶片(例如，晶片102)被彼此分開，以提供半導體產品的離散“晶片”。晶圓11可以是任何多種的尺寸。在一些實施方式中，晶圓11的直徑範圍從25.4mm到約450mm。晶圓11可以包括其它尺寸和/或在其它實施方式中其它形狀。根據各種實施方式，電晶體元件104可以以晶圓形式10或切割分離形式100被佈置在半導體基板上。
圖2根據一些實施例示意性示出了集成電路(IC)組件200的橫截面側視圖。在一些實施方式中，IC組件200可以包括與封裝基板121電和/或實體耦合的一或多個晶片(以下，稱為“晶片102”)。晶片102可以包括如本文所述的電晶體元件(例如，圖1的電晶體元件104)和/或IC的結構(例如，圖3a-f的IC結構300)。在一些實施方式中，如可以看出來的，封裝基板121可與電路板122電耦合。
晶片102可表示由使用例如，薄膜沉積，光 刻，蝕刻等針對形成互補金屬氧化物半導體(CMOS)器件用的半導體製造技術的半導體材料製成的離散產品(例如，矽)。在一些實施方式中，晶片102可以是，包括，或者是一部分的處理器，記憶體，SoC，或ASIC。在一些實施方式中，電絕緣材料，如，例如，模制化合物或底部填充材料(未示出)可封裝在晶片102和/或晶片互連結構106的至少一部分。
晶片102可以根據各種各樣的合適的配置，包括，例如，如所描繪的直接耦合在倒裝晶片配置中的封裝基板121，被連接到封裝基板121。在倒裝晶片配置中，該晶片102的有源側S1，使用晶片互連結構106諸如凸起，柱子，或者也可以與封裝基板121電耦合晶片102的其他合適的結構附連到封裝基板121的表面。晶片102的有源側S1可以包括電路，諸如，例如，圖1的電晶體元件104，和/或圖3a-f的IC結構300。如可以看出來的，非有源側S2可相對於有源側S1佈置。
在一些實施方式中，晶片互連結構106可以被配置以路由晶片和封裝基板121之間的電信號。電信號可以包括例如，針對晶片的操作所使用的輸入/輸出(I/O)信號，和/或電源/接地信號。
在一些實施方式中，封裝基板121是具有核心和/或堆積層的環氧基層疊基板，如，例如，一個味之素堆積膜(ABF)基板。封裝基板121可包括在其他實施方式中的其它合適類型的基板，包括，例如，由玻璃，陶瓷 或半導體材料形成的基板。
封裝基板121可以包括配置為路由電信號至或從晶片102的電路由特性。電路由特性可以包括，例如，焊盤110或跡線設置在封裝基板121的一個或多個表面(未示出)上和/或內部路由特性(未示出)，諸如，例如，溝槽，通孔，或其它互連結構來路由電信號通過封裝基板121。例如，在一些實施方式中，封裝基板121可包括電路由特性，如焊盤(未示出)，其配置為接收個別的晶片102的晶片互連結構106。
電路板122可以是由電絕緣材料組成的印刷電路板(PCB)，諸如環氧樹脂層壓板。例如，電路板122可以包括以下材料組成的電絕緣層，如，例如，聚四氟乙烯，酚醛棉紙材料，如阻燃劑4(FR-4)，FR-1，棉紙，和環氧樹脂材料，如複合環氧材料(CEM)(例如，CEM-1或CEM-3)，或使用環氧樹脂預浸料坯材料而層壓在一起織造的玻璃材料。互連結構(未示出)，如跡線，溝槽，或導通孔可以被形成穿過電絕緣層以通過電路板122路由晶片102的電信號。電路板122可以由其他實施方式中的其它合適的材料組成。在一些實施例中，電路板122是一個主板(例如，圖6的主板602)。
封裝層互連，如，例如，焊料球112可以耦合到封裝基板121上和/或在電路板122的一或多個焊盤墊110，以形成對應的焊接點，其被配置為進一步路由封裝基板121和電路板122之間的電信號。焊盤110可以由任 何合適的導電材料組成，諸如金屬，包括例如，鎳(Ni)，鈀(Pd)，金(Au)，銀(Ag)，銅(Cu)，以及它們的組合。與電路板122實體地和/或電耦合封裝基板121的其它合適的技術可在其它實施例中使用。
IC組件200可以包括在其他實施方式中各種各樣的其它合適的配置，包括，例如，倒裝晶片和/或引線接合配置，內插器，和多晶片封裝配置的適當組合，包括系統級封裝(SiP)和/或層疊封裝(PoP)的配置。路由晶片102和IC組件200的其他部件之間的電信號之其它合適的技術可在一些實施例中使用。
圖3a-f根據一些實施例示意性地示出在各個製造的階段期間的集成電路(IC)結構300的橫截面側視圖。參照圖3a，IC結構300在形成層的堆疊(例如，層304，306，308，310)的基板302和圖案化被佈置在層的堆疊上的掩模層312之後被描繪，以提供一或多個開口315在層的堆疊上的掩模層312中。
在一些實施方式中，基板302可以是(例如圖1的晶片102的)半導體基板，如，例如，矽或其它合適的半導體材料。IC結構300可以包括配置在基板302上的一或多個磁性基層304，佈置在一或多個磁性基層上的模板層或隧道阻擋層306，設置在模板層或隧道阻擋層306上的磁性層308，以及設置在磁性層308上的阻擋層310。
根據各種實施例，一或多個磁性基層304可被 沉積在基板302上，以促進後續層(例如，隧道阻擋層306)和基板302的黏附。在一些實施方式中，該一或多個磁基層304可以包括一或多個鉭(Ta)，釕(Ru)，鉑(Pt)，錳(Mn)，鈷(Co)，鐵(Fe)，鎳(Ni)或硼(B)，包括其合金物。在一些實施方式中，該一或多個磁性基層304可以由可磁化材料組成，其在退火/磁化期間被磁化，如結合圖3c進一步描述的。
隧道阻擋層306可沉積在一或多個磁性基層304。在一些實施例中，隧道阻擋層306可以充當在磁性隧道結(MTJ)的隧道阻擋。隧道阻擋層306可以由各種各樣的合適的材料組成，包括，例如，氧化鎂(MgO)，氧化鎂硼(MgBO)，氧化鋁(Al2O3)，或其它類似材料。在一些實施方式中，面積阻抗(RA)可以由隧道阻擋層306的厚度被確定。在一些實施例中，IC結構300的RA可為約10ohm/μm2。IC結構300的RA可具有在其他實施例中的其他合適的值。
磁性層308可沉積在隧道阻擋層306上。根據各種實施方式，磁性層308可以由可磁化或磁化材料組成，包括例如，鐵磁材料。例如，磁性層308可以由鐵磁材料組成，諸如，例如，鈷(Co)，鐵(Fe)，鎳(Ni)，有或無硼(B)的兩或多種Co，Fe，或Ni合金(例如，由CoFe，CoFeB，或NiFe)或類似材料。
阻擋層310可沉積在磁性層308上，以防止或減少在下面的層的氧化(例如，層308，306，304)。根 據各種實施例，阻擋層310可以由金屬或金屬氮化物組成，諸如，例如，鉭(Ta)，鈦(Ti)，氮化鈦(TiN)，或類似材料。在一些實施方式中，注入物控制層(未示出)可以被佈置在阻擋層310上，以控制注入物的深度。例如，注入物控制層可以包括摻雜碳的氮化矽(SiN)等。
根據各種實施例，IC結構300可包括在所描繪的層之間設置的其他合適的層，或者每個所描繪的層可以代表多個層。例如，在一些實施例中，本文所述調變磁特性的原則可與其它合適的IC結構結合使用，IC結構包括可磁化或磁化材料。基板302上的層(例如，304，306，308，310)可以由在其它實施例中其他合適的材料組成。
在一些實施例中，掩模層312可代表一個圖案化的硬掩模層以開口315形成以暴露底層的IC結構300的對應部分。掩模層312可以被圖案化，利用例如，光刻和/或蝕刻處理。在一些實施例中，掩模層312可以由氧化矽(SiO2)或氮化矽(SiN)或其他合適的材料組成。
參照圖3b，圖3a的IC結構300在通過開口315摻雜劑注入IC結構300的暴露部分之隨後描繪(例如，由箭頭313示出)。IC結構300的注入部分可以包括摻雜劑。例如，在圖3b所描述的實施例中，注入通過阻擋層310延伸至磁性層308，以提供由注入物摻雜的各層310和308的部分310a和308a。在一些實施方式中， 注入物可延伸到層306和/或304，以提供是由注入物摻雜的這些層的部分。
注入(例如，磁性層308的)磁性材料可在磁性材料的原子晶格結構中創造無序，其可在該注入區中永久去除鐵磁性。在一些實施例中，部分308a，310a可以由注入從晶體結構變為非晶結構。通過使用圖案化掩模層312，在IC結構300中的磁性材料的選擇區域中能防止和/或減少磁性(例如，在磁位陣列的選擇區域中)。由注入物所去除的磁性可以甚至在退火在強磁場存在下的磁性材料後仍然存在。例如，表1示出了一種用於各種摻雜物的樣品IC結構的磁矩減少值。在每種情況下，樣品IC結構在注入後被退火在350℃以上達2小時和1特斯拉磁場以下。
Figure TWI610300BD00001
表1中的樣品IC結構包括由Ta構成並具有厚度為30埃的磁性基層304，由MgO構成並具有RA約10ohm/μm2的隧道阻擋層306，由Co(60%)Fe(20%)B (20%)構成和具有厚度為25埃的磁性層308，由Ta構成並具有30埃厚度的阻擋層310，以及設置在阻擋層310上的注入物控制層，注入控制層由碳摻雜SiN構成並具有為100埃的厚度。表1列出了控制樣品(“控制”)的磁矩，其沒有接收到注入和數據用於摻雜有硼(B)，碳(C)，氮(N)，磷(P)，鍺(Ge)，以及氙(Xe)的樣品。將以原子質量單位(amu)的用於每個種類的對應原子質量列表，沿對應以千電子伏(KeV)的能量和以注入的離子/cm2的劑量。在注入之隨後，對於每個不同的摻雜種類的樣品IC結構被退火在350℃以上達2小時和1特斯拉磁場以下。磁矩是以體積磁化強度(emu/立方厘米)為單位使用超導量子干涉儀(SQUID)測量。用於每個相對於控制樣品的注入種類的矩減少的%示於表1的最右行。
根據各種實施例，磁性材料(例如，圖3b的磁性層圖308)可以以B，C，N，P，Ge，氧(O)，Xe或類似材料的一或多個注入。在其他實施例中，IC結構300的磁性材料可以被摻雜有其它合適的種類。
雖然在圖中的摻雜部310a，308a的輪廓被示出為矩形，在其他實施例中部分310a，308a可以具有其他合適形狀輪廓。雖然在圖3b中注入(例如，箭頭313)被描繪為基本上垂直於層308，310的表面，在其它實施方式中，注入可從其它角度逼近。
參照圖3c中，圖3b的IC結構300在磁化IC 結構300的可磁化材料之後描繪。例如，在一些實施方式中，退火處理(例如，由線323表示熱)可用於結合磁場(例如，由線333表示)的應用以磁化IC結構的可磁化材料，例如，舉例來說，磁性層308和/或一或多個磁性基層304。在一些實施方式中，磁化在圖3b的注入部分308a，310a中被抑制(例如，降低或防止)，使得磁化在圖3c的對應部分308b，310b中被抑制。在磁化之隨後，圖3c的部分308b，310b的磁矩可實質上或顯著比磁性層308和阻擋層310的其它部分的磁矩更小。在一些實施例中，磁化處理可以在相鄰材料之間設置易磁化軸和水泥磁性釘扎。磁化處理可以包括在升高的溫度退火IC結構300，在一些實施例中的同時施加磁場。例如，退火處理可以包括在施加~1特斯拉的磁場的同時施加高於300℃的溫度。磁化過程可以包括在其他實施例中其他適合的溫度，磁場，或其它適當的處理。
參照圖3d中，可以看出圖3c的IC結構300在圖案化掩模層312的側壁上形成間隔件314之後描繪。間隔件314可以使用任何合適的技術形成，包括圖案化處理，如光刻和/或蝕刻處理。在一些實施方式中，位尺寸可以被至少部分地通過橫跨在掩模層312中的開口315的臨界尺寸(CD)來確定。間隔件314可通過允許蝕刻以繼續在CD控制和蝕刻偏壓控制上較低的精度來促進隨後的蝕刻(例如，如結合圖3e所描述的)。
該間隔件314的任何的各種各樣的合適的材 料，包括可以由，例如，氮化矽(SiN)，碳化矽(SiC)，金屬氧化物介電質，例如氧化鋁(Al2O3)，氧化鉿(HfO2)，氧化鉭(Ta2O2)，或類似材料。間隔件314可以由其它合適的材料組成或可以不使用在所有的其它實施例中。
參照圖3e中，可以看出在執行蝕刻處理之後描繪圖3d的IC結構300，以通過在掩膜層312中的開口315去除IC結構300的材料。包括部分308b的和310b的部分之層304，306，308，310的疊層的部分，可在蝕刻期間被去除以形成開口325和支柱350在基板302上，其可在一些實施方式中對應於MRAM的位。蝕刻處理可以包括任何合適去除IC結構300的材料的化學或技術，包括，例如，反應離子蝕刻。其它合適的蝕刻處理可在其它實施例中使用。
在一些實施方式中，具有相對較低磁矩的部分308b和310b可在蝕刻處理期間比具有相對較高磁矩的層308和310的其它部分能夠更容易地被除去。在一些實施方式中，注入可以奈米級精度定義IC結構300的哪些區域是活動的(例如，磁化)，和哪些區域不是(例如，基本上沒有磁矩或具有基本上更低的磁矩比磁化區域)。例如，所得的IC結構300的每個支柱350可以包括具有相對較高磁矩的層308和310的部分和具有相對較低磁矩的部分308b和310b，其中較多磁性和較少磁性部分之間的邊界是藉由注入來定義。
參照圖3f，可以看出，圖3e的IC結構300在每個支柱350的層304，306，308，310的堆疊上形成電極318之後被描繪。在一些實施方式中，圖3e的支柱350之間的開口325可以填充有介電材料316，且可以使用任何合適的技術形成電極318在層304，306，308，310的堆疊上，包括，例如，公知的圖案化和平坦化處理。在一些實施方式中，電極318可以包括金屬通孔結構。在一些實施方式中，介電材料316可以與注入部分308b，310b直接接觸，其具有的磁矩小於磁性層308和阻擋層310的磁矩。
電極318可以由任何的各種各樣的合適的材料組成，包括任何的各種各樣的金屬。介電材料316可以由任何的各種各樣的合適的材料組成，包括，例如，低k介電材料如SiO2，SiOCN，或類似材料。電極318和電介質材料316可以由在其它實施例中其它合適的材料組成。
圖4根據一些實施例示意性示出了用於防止可磁化材料的磁化的方法400的流程圖。方法400可與結合圖1、2、和/或3a-f描述的實施例相稱，反之亦然。
在402，方法400可包括提供基板(例如，圖3a的基板302)，其具有集成電路(IC)結構(例如，圖3a的集成電路結構)設置在基板上，該IC結構，包括一個可磁化材料(例如，圖3a的磁性層308)。在一些實施方式中，提供具有在IC結構的基板可以包括形成IC結構。例如，可以通過沉積一或多個的磁性基層(例如，圖 3a的一個或多個磁性基層304)在基板上，沉積隧道阻擋層(例如，圖3a的隧道阻擋層306)在一或多個磁性基層上，沉積的磁性層(例如，圖3a的磁性層308)在隧道阻擋層上，並沉積阻擋層(例如，圖3a的阻擋層310)在磁性層上來形成IC結構。IC結構可以包括在其他實施方式中可磁化材料的其它佈置或配置。
在404，方法400可以包括圖案化掩模層(例如，圖3a的掩模層312)以暴露集成電路結構的至少一個部分。例如，掩模層可以包括一個硬掩模層，其沉積在IC結構上並圖案化有開口(例如，開口315)以暴露在IC結構的部分下面。
在406，方法400可以包括注入(例如，通過在圖3b的箭頭313指示)具有摻雜劑的可磁化材料的至少一部分。在一些實施方式中，在該圖案化掩模層中的開口可以被配置成以奈米級精度定義IC結構的哪些區域接收注入物。例如，注入物可僅在圖案化掩模層中的開口下面的IC結構的暴露部分中來執行。
在408，方法400可以包括磁化可磁化材料。在一些實施方式中，磁化可通過退火(例如，通過圖3c的線323指示)在磁場的存在下的可磁化材料(例如，通過圖3c的線333指示)來進行。磁化可磁化材料的其它合適技術可以在其他實施例中使用。根據各種實施例，磁化可在磁化材料的注入部分(例如，圖3b的部分308a，310a)中被抑制。在這方面，可以防止一些可磁化材料的 磁化。
在410，方法400可以包括執行蝕刻處理以移除IC結構的露出部分。例如，在一些實施方式中，間隔件(例如，圖3d的間隔件314)可以形成在圖案化掩模層中的開口的側壁上以有利於通過該開口去除該IC結構的部分。在一些實施例中，蝕刻處理可形成柱之間(例如，圖3e的柱子350)的開口(例如，開口325)，其包括IC結構的層(例如，圖3e的層304，306，308，以及310)。
在412，方法400可以包括形成電極(例如，圖3f的電極318)在IC結構上。在一些實施例中，掩模層可以被去除且介電材料(例如，圖3f的電介質材料316)可以被沉積以填充柱子之間的開口。介電材料可以被平坦化且另一電介質材料可沉積在IC結構上並圖案化以允許電極材料沉積到IC結構上。在一些實施方式中，電極可以是磁記憶體的位線或另一電極。
圖5根據一些實施例示意性示出了用於減少磁化材料的磁化的方法500的流程圖。方法500可與結合圖1-4描述的實施例相稱，反之亦然。
在502，方法500可包括提供基板(例如，圖3a的基板302)，其具有集成電路(IC)結構(例如，圖3a的IC結構300)，其設置在基板上，該IC結構包括一個磁化材料(例如，圖3a的磁性層308)。在502提供具有IC結構的基板可以根據與結合在方法400的402所 描述的技術進行。
在504，方法500可以包括磁化可磁化材料。在504的動作可以根據與結合在方法400的408的動作所描述的技術來執行。
在506，方法500可以包括圖案化掩模層以暴露IC結構的至少一個部分。在506的動作可以與結合在方法400的404的動作所描述的實施例相稱。
在508，方法500可以包括注入具有摻雜劑的磁化材料的至少部分。在508的動作可以與結合在方法400的406的動作所描述的實施例相稱。根據各種實施例，注入可降低在磁化材料的注入部分中的磁矩。在這點上，磁化材料的磁化強度可能會降低。
在510，方法500可以包括執行蝕刻處理以移除在IC結構的露出部分。在510的動作可與結合在方法400的410的動作所描述的實施例相稱。
在512，方法500可以包括形成電極在IC結構上。在512的動作可與結合在方法400的412的動作所描述的實施例相稱。
各種操作描述為依次多個分立操作，其方式是最有助於理解申請專利範圍的標的。然而，描述的順序不應被解釋為暗示這些操作一定是順序相關的。例如，根據各種實施方式，在504磁化可磁化材料可以在508注入之前進行，並隨在506圖案化該掩膜層後。在其他實施方式中，在408磁化可磁化材料可以在方法400的410或412 動作之後執行。
本公開的實施例可被實現成使用任何合適的硬體和/或軟體來配置所希望的系統。圖6根據一些實施例示意性示出了示例系統(例如，計算裝置600)，如本文所述，其可以包括IC結構(例如，圖3a-f的IC結構300)。該計算裝置600可以容納(例如，在外殼608中)基板，諸如主板602。主板602可以包括多個部件，包括但不限於處理器604和至少一個通信晶片606。處理器604可在實體上和電耦合到主板602。在一些實現中，至少一個通信晶片606也可以實體上和電連接到主板602。在另外的實現中，通信晶片606可以是處理器604的一部分。
取決於其應用，計算裝置600可以包括可以或可以不被物實體地和電連接該到主板602之其它部件。這些其它部件可以包括，但不限於，揮發性記憶體(例如，DRAM)，非揮發性記憶體(例如，ROM)，快閃記憶體，圖形處理器，數位信號處理器，密碼處理器，晶片組，天線，顯示器，觸控螢幕顯示器，觸控螢幕控制器，電池，音頻編解碼器，視頻編解碼器，一個功率放大器，一個全球定位系統(GPS)裝置，羅盤，一個蓋革計數器，加速計，陀螺儀，揚聲器，照相機，和一個大容量儲存裝置(如硬盤驅動器，壓縮盤(CD)，數位多功能盤(DVD)，等等)。
通信晶片606可以使得能夠進行無線通信，用 於數據到和從計算裝置600的轉移。術語“無線”及其衍生詞可以用於描述電路，裝置，系統，方法，技術，通信信道等，其可通過非固體介質的通過使用調變的電磁輻射的傳送數據。儘管在一些實施例中它們可能沒有，該術語不暗示關聯的裝置不包含任何導線。通信晶片606可以實現任何數目的無線標準或協議，包括但不限於美國電機暨電子工程師學會(IEEE)標準，包括Wi-Fi(IEEE 802.11系列)，IEEE 802.16標準(例如IEEE 802.16-2005年修訂)，長期演進項目(LTE)以及任何修訂，更新和/或修訂(如，先進的LTE項目，超行動寬頻(UMB)項目(也被稱為“3GPP2”)，等等)。IEEE 802.16相容寬頻無線存取(BWA)網路通常被稱為WiMAX網路，代表微波存取的全球相互操作性，其是一個產品的認證標誌的合格，其傳遞IEEE 802.16標準的一致性和互操作性測試。通信晶片606可以根據用於行動通信全球系統(GSM)操作，通用分組無線業務(GPRS)，通用行動電信系統(UMTS)，高速分組存取(HSPA)，演進的HSPA(E-HSPA)或LTE網路。通信晶片606可以操作於根據增強數據GSM演進(EDGE)，GSM EDGE無線電存取網路(GERAN)，通用地面無線電存取網路(UTRAN)，或演進UTRAN(E-UTRAN)。通信晶片606可以按照碼分多址(CDMA)，時分多址(TDMA)操作，數位增強型無繩電信(DECT)，演進數據優化(EV-DO)，及其衍生物，以及任何被指定為3G，4G， 5G，和以上的其他無線協議。通信晶片606可以按照在其他實施例中的其它無線協議操作。
該計算裝置600可以包括多個通信晶片606。例如，第一通信晶片606可專用於較短距離無線通信，例如Wi-Fi和藍牙，以及第二通信晶片606可專用於較長距離無線通信例如GPS，EDGE，GPRS，CDMA，WiMAX和LTE，EV-DO，和其他。
該計算裝置600的處理器604可包括晶片(例如，圖1-2的晶片102)，晶片具有與如本文所述所調變的磁特性(例如，圖3a-f中的IC結構300)的材料。例如，圖1-2的晶片102被安裝在被安裝在主板602上的封裝組件。術語“處理器”可以指處理來自寄存器和/或記憶體的電子數據的任何裝置或裝置的一部分，以轉換該電子數據成其它可儲存在寄存器和/或記憶體中的電子數據。
通信晶片606還可以包括晶片(例如，圖1-2的晶片102)，晶片具有與如本文所述所調變的磁特性(例如，圖3a-f中的IC結構300)的材料。在進一步的實施方式中，容納在所述計算裝置600內的另一種部件(例如，記憶體裝置或其他集成電路裝置)可包含晶片(例如，圖1-2的晶片102)晶片具有與如本文所述所調變的磁特性(例如，圖3a-f中的IC結構300)。
在各種實現中，計算裝置600可以是行動計算裝置，膝上型計算機，上網型電腦，筆記型電腦，超薄型 電腦，智慧型電話，平板電腦，個人數位助理(PDA)，超行動PC，行動電話，桌上型計算機，伺服器，印表機，掃描儀，監視器，設定機頂盒，娛樂控制單元，數位相機，便攜式音樂播放器，或者數位錄像機。在進一步的實施方式中，計算裝置600可以是用於處理數據的任何其它電子裝置。
實施例
根據各種實施方式，本公開內容描述了一種方法。一種方法的實施例1包括：提供一基板，該基板具有一集成電路(IC)結構設置在該基板上，該IC結構包括一可磁化材料；以一摻雜劑注入該可磁化材料的至少一部分；和磁化該可磁化材料，其中該磁化被抑制在該可磁化材料的該注入部分中。實施例2可包括實施例1的方法，其中該基板是一半導體基板，該方法還包括：形成該IC結構，其中該形成該IC結構包括沉積該可磁化材料以形成磁性記憶體的一磁性層，該可磁化材料包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。實施例3可包括實施例2的方法，其中形成該IC結構還包括：在該基板上沉積一或多個磁性基層，在該一或多個磁性基層上沉積一隧道阻擋層，和在該磁性層上沉積一阻擋層，其中該可磁化材料被沉積在該隧道阻擋層上。實施例4可包括實施例1-3的方法，其中該注入包括以一 摻雜劑注入該IC結構的至少一部分，該摻雜劑選自由硼(B)，碳(C)，氮(N)，氧(O)，磷(P)，鍺(Ge)和氙(Xe)所組成的群組。實施例5可包括實施例1-3的方法，還包括：在該IC結構上沉積一掩模層；和圖案化該掩模層以暴露該IC結構的部分，其中該注入包括注入該IC結構的該暴露部分。實施例6可包括實施例5的方法，還包括：進行一蝕刻處理以去除該IC結構的該暴露部分的材料。實施例7可包括實施例1-3的方法，其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行。
根據各種實施例，本公開內容描述了另一種方法。另一種方法的實施例8可以包括提供一基板，該基板具有一集成電路(IC)結構設置在該基板上，該IC結構包括一可磁化材料；磁化該可磁化材料，和以一摻雜劑注入該可磁化材料的至少一部分以減小在該磁化材料的該注入部分中的一磁矩。實施例9可包括實施例8的方法，其中該基板是一半導體基板，該方法還包括：形成該IC結構，其中該形成該IC結構包括沉積該可磁化材料以形成磁性記憶體的一磁性層，該可磁化材料包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。實施例10可包括實施例9的方法，其中形成該IC結構還包括：在該基板上沉積一或多個磁性基層，在該一或多個磁性基層上沉積一隧道阻擋層，和在該磁性層上沉積一阻 擋層，其中該可磁化材料被沉積在該隧道阻擋層上。實施例11可包括實施例8-10的方法，其中該注入包括以一摻雜劑注入該IC結構的至少一部分，該摻雜劑選自由硼(B)，碳(C)，氮(N)，氧(O)，磷(P)，鍺(Ge)和氙(Xe)所組成的群組。實施例12可包括實施例8-10的方法，還包括：在該IC結構上沉積一掩模層；和圖案化該掩模層以暴露該IC結構的部分，其中該注入包括注入該IC結構的該暴露部分。實施例13可包括實施例12的方法，還包括：進行一蝕刻處理以去除該IC結構的該暴露部分的材料。實施例14可包括實施例8-10的方法，其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行。
根據各種實施例，本公開內容描述了一種裝置。裝置的實施例15可包括一基板；和一集成電路(IC)的結構，設置在該基板上，該IC結構包括一磁性層，其中：該磁性層具有被以摻雜劑注入的一第一部分和不被以摻雜劑注入的一第二部分；和該第一部分具有一磁矩，其小於該第二部分的一磁矩。實施例16可包括實施例15的裝置，其中：該磁性材料包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。實施例17可包括實施例15的裝置，其中該基板是一半導體基板，且該IC結構還包括：在該基板上設置的一或多個磁性基層；在該一或多個磁性基層上設置的一隧道阻擋 層；和在該磁性層上設置的一阻擋層，其中該可磁化材料被設置的在該隧道阻擋層上。實施例18可包括實施例15-17的裝置，還包括：與該磁性層的該第一部分直接接觸的一介電材料。實施例19可包括實施例15-17的裝置，還包括：設置在該磁性層上的一電極。實施例20可包括實施例15-17的裝置，其中該磁性層的該第一部分實質上不具有磁矩。
根據各種實施例，本公開內容描述了一種系統(例如，計算裝置)。計算裝置的實施例21可包括一電路板；和一晶片，與該電路板耦合，該晶片包括：一基板；和一集成電路(IC)的結構，設置在該基板上，該IC結構包括一磁性層，其中：該磁性層具有被以摻雜劑注入的一第一部分和不被以摻雜劑注入的一第二部分；和該第一部分具有一磁矩，其小於該第二部分的一磁矩。實施例22可包括實施例21的計算裝置，其中：該晶片包括磁性隨機存取記憶體(MRAM)；和該計算裝置是一行動計算裝置，該行動計算裝置包括一天線，一顯示器，一觸控螢幕顯示器，一觸控螢幕控制器，一電池，一音訊編解碼器，一視訊編解碼器，一功率放大器，一全球定位系統(GPS)裝置，一羅盤，一蓋革計數器，一加速計，一陀螺儀，一揚聲器，和一照相機的一或多者。
各種實施方式可包括上述實施方式的任何合適的組合，上述實施方式包括那些以結合形式(和)以上(例如，“和”可以為“和/或”)所述的實施方式的替 代(或)實施方式。此外，一些實施方式可包括製造的一個或多個物品(例如，非暫態計算機可讀介質)，其具有指令，儲存其上的，當在被執行時，導致任何的上述實施方式的動作。此外，一些實施例可以包括具有任何合適的裝置的裝置或系統，用於執行上述實施例的各種操作。
圖示實施方式的上述說明，包括哪些在摘要中所描述，並非意在窮舉或將本公開的實施例限制為所公開的精確形式。而具體實施方式和實施例在本文中用於說明的目的描述，在本公開的範圍之內，各種等同修改是可能的，如那些相關領域技術人員將認識到在。
鑑於上述詳細說明，對於本發明的實施例可以作出這些修飾。在以下申請專利範圍中使用的術語不應當被解釋為限制本發明公開的各實施方式至在說明書和申請專利範圍中的具體實施方式。而是，範圍完全由下面的申請專利範圍確定，這是根據申請專利範圍解釋的既定原則來解釋。

Claims (17)

  1. 一種磁性質之調變的方法，包括：提供一基板，該基板具有一集成電路(IC)結構設置在該基板上，該IC結構包括一可磁化材料；以一摻雜劑注入該可磁化材料的至少一部分；磁化該可磁化材料，其中該磁化被抑制在該可磁化材料的該注入部分中；和形成該IC結構，其中該形成該IC結構包括：沉積該可磁化材料以形成磁性記憶體的一磁性層；在該基板上沉積一或多個磁性基層；在該一或多個磁性基層上沉積一隧道阻擋層；和在該磁性層上沉積一阻擋層，其中該可磁化材料被沉積在該隧道阻擋層上，其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行，和其中該注入通過該阻擋層延伸至該磁性層中並可延伸至該隧道阻擋層和該一或多個磁性基層中。
  2. 如申請專利範圍第1項的方法，其中該基板是一半導體基板，其中該可磁化材料包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。
  3. 如申請專利範圍第1項的方法，其中該注入包括以一摻雜劑注入該IC結構的至少一部分，該摻雜劑選自由硼(B)，碳(C)，氮(N)，氧(O)，磷(P)，鍺 (Ge)和氙(Xe)所組成的群組。
  4. 如申請專利範圍第1項的方法，還包括：在該IC結構上沉積一掩模層；和圖案化該掩模層以暴露該IC結構的部分，其中該注入包括注入該IC結構的該暴露部分。
  5. 如申請專利範圍第4項的方法，還包括：進行一蝕刻處理以去除該IC結構的該暴露部分的材料。
  6. 一種磁性質之調變的方法，包括：提供一基板，該基板具有一集成電路(IC)結構設置在該基板上，該IC結構包括一可磁化材料；磁化該可磁化材料，和以一摻雜劑注入該可磁化材料的至少一部分以減小在該磁化材料的該注入部分中的一磁矩；和形成該IC結構，其中該形成該IC結構包括；沉積該可磁化材料以形成磁性記憶體的一磁性層；在該基板上沉積一或多個磁性基層；在該一或多個磁性基層上沉積一隧道阻擋層；和在該磁性層上沉積一阻擋層，其中該可磁化材料被沉積在該隧道阻擋層上，其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行，和其中該注入通過該阻擋層延伸至該磁性層中並可延伸至該隧道阻擋層和該一或多個磁性基層中。
  7. 如申請專利範圍第6項的方法，其中該基板是一半導體基板，其中該可磁化材料包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。
  8. 如申請專利範圍第6項的方法，其中該注入包括以一摻雜劑注入該IC結構的至少一部分，該摻雜劑選自由硼(B)，碳(C)，氮(N)，氧(O)，磷(P)，鍺(Ge)和氙(Xe)所組成的群組。
  9. 如申請專利範圍第6項的方法，還包括：在該IC結構上沉積一掩模層；和圖案化該掩模層以暴露該IC結構的部分，其中該注入包括注入該IC結構的該暴露部分。
  10. 如申請專利範圍第9項的方法，還包括：進行一蝕刻處理以去除該IC結構的該暴露部分的材料。
  11. 一種具有調變之磁性質的裝置，包括：一基板；和一集成電路(IC)的結構，設置在該基板上，該IC結構包括一磁性層，其中：該磁性層具有被以摻雜劑注入的一第一部分和不被以摻雜劑注入的一第二部分；和該第一部分具有一磁矩，其小於該第二部分的一磁矩，其中該磁性層是藉由磁化一可磁化材料而形成， 其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行，其中該IC結構還包括：在該基板上設置的一或多個磁性基層；在該一或多個磁性基層上設置的一隧道阻擋層；和在該磁性層上設置的一阻擋層，其中該磁性層被設置的在該隧道阻擋層上，和其中該注入通過該阻擋層延伸至該磁性層中並可延伸至該隧道阻擋層和該一或多個磁性基層中。
  12. 如申請專利範圍第11項的裝置，其中該基板是一半導體基板，和其中：該磁性層包括一金屬，選自由鈷(Co)，鐵(Fe)，鎳(Ni)，以及具有或不具有硼(B)之Co，Fe，Ni的兩或多者的合金所組成的群組。
  13. 如申請專利範圍第11項的裝置，還包括：與該磁性層的該第一部分直接接觸的一介電材料。
  14. 如申請專利範圍第11項的裝置，還包括：設置在該磁性層上的一電極。
  15. 如申請專利範圍第11項的裝置，其中該磁性層的該第一部分實質上不具有磁矩。
  16. 一種計算裝置，包括：一電路板；和一晶片，與該電路板耦合，該晶片包括：一基板；和 一集成電路(IC)的結構，設置在該基板上，該IC結構包括一磁性層，其中：該磁性層具有被以摻雜劑注入的一第一部分和不被以摻雜劑注入的一第二部分；和該第一部分具有一磁矩，其小於該第二部分的一磁矩，其中該磁性層是藉由磁化一可磁化材料而形成，其中該磁化是在一磁場的存在下藉由退火該可磁化材料而進行，其中該IC結構還包括：在該基板上設置的一或多個磁性基層；在該一或多個磁性基層上設置的一隧道阻擋層；和在該磁性層上設置的一阻擋層，其中該磁性層被設置的在該隧道阻擋層上，和其中該注入通過該阻擋層延伸至該磁性層中並可延伸至該隧道阻擋層和該一或多個磁性基層中。
  17. 如申請專利範圍第16項的計算裝置，其中：該晶片包括磁性隨機存取記憶體(MRAM)；和該計算裝置是一行動計算裝置，該行動計算裝置包括一天線，一顯示器，一觸控螢幕顯示器，一觸控螢幕控制器，一電池，一音訊編解碼器，一視訊編解碼器，一功率放大器，一全球定位系統(GPS)裝置，一羅盤，一蓋革計數器，一加速計，一陀螺儀，一揚聲器，和一照相機的一或多者。
TW104105651A 2014-03-28 2015-02-17 透過注入的磁性質的調變及相關的結構 TWI610300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/US14/32240 2014-03-28
PCT/US2014/032240 WO2015147875A1 (en) 2014-03-28 2014-03-28 Modulation of magnetic properties through implantation and associated structures

Publications (2)

Publication Number Publication Date
TW201601148A TW201601148A (zh) 2016-01-01
TWI610300B true TWI610300B (zh) 2018-01-01

Family

ID=54196189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105651A TWI610300B (zh) 2014-03-28 2015-02-17 透過注入的磁性質的調變及相關的結構

Country Status (7)

Country Link
US (1) US10079266B2 (zh)
EP (1) EP3123475A4 (zh)
KR (1) KR102244115B1 (zh)
CN (1) CN106030717B (zh)
SG (1) SG11201606426QA (zh)
TW (1) TWI610300B (zh)
WO (1) WO2015147875A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636875B1 (en) * 2019-01-21 2020-04-28 Northrop Grumman Systems Corporation Localized tunneling enhancement for semiconductor devices
CN114068613A (zh) * 2020-08-05 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175848A1 (en) * 2003-03-03 2004-09-09 Chen Eugene Y. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US20130175644A1 (en) * 2012-01-05 2013-07-11 Headway Technologies, Inc. Spin Torque Transfer Magnetic Tunnel Junction Fabricated with a Composite Tunneling Barrier Layer
US20140016404A1 (en) * 2012-07-11 2014-01-16 Chan-kyung Kim Magnetic random access memory
US20140038311A1 (en) * 2012-08-03 2014-02-06 Jisoo Kim Methods for etching materials used in mram applications

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812040B2 (en) 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
US7211446B2 (en) * 2004-06-11 2007-05-01 International Business Machines Corporation Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
JP5072012B2 (ja) * 2005-11-14 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101686553B1 (ko) * 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
KR101127766B1 (ko) * 2011-01-24 2012-03-16 주식회사 하이닉스반도체 자기저항소자 제조 방법
US8815720B2 (en) * 2011-04-12 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Method of etching a workpiece
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5659181B2 (ja) * 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
US9070854B2 (en) * 2012-04-27 2015-06-30 Varian Semiconductor Equipment Associates, Inc. Techniques for patterning multilayer magnetic memory devices using ion implantation
KR102152145B1 (ko) * 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175848A1 (en) * 2003-03-03 2004-09-09 Chen Eugene Y. Magnetic memory cell junction and method for forming a magnetic memory cell junction
US20130175644A1 (en) * 2012-01-05 2013-07-11 Headway Technologies, Inc. Spin Torque Transfer Magnetic Tunnel Junction Fabricated with a Composite Tunneling Barrier Layer
US20140016404A1 (en) * 2012-07-11 2014-01-16 Chan-kyung Kim Magnetic random access memory
US20140038311A1 (en) * 2012-08-03 2014-02-06 Jisoo Kim Methods for etching materials used in mram applications

Also Published As

Publication number Publication date
KR102244115B1 (ko) 2021-04-26
US20170005136A1 (en) 2017-01-05
WO2015147875A1 (en) 2015-10-01
CN106030717B (zh) 2019-10-01
US10079266B2 (en) 2018-09-18
EP3123475A1 (en) 2017-02-01
EP3123475A4 (en) 2017-11-22
KR20160138388A (ko) 2016-12-05
SG11201606426QA (en) 2016-09-29
CN106030717A (zh) 2016-10-12
TW201601148A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
TWI550881B (zh) 用於積體電路之元件和方法、以及計算裝置
US20240071777A1 (en) Integrated circuit package supports
TW201608672A (zh) 金屬互連的接縫癒合
TWI596661B (zh) 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術
TWI706473B (zh) 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置
US20200006643A1 (en) Integration of top spin orbit electrode in magnetic random access memory devices using atomic later etching
CN108140724A (zh) 用于磁阻式随机存储器器件的电接触部
CN114725054A (zh) 包括桥的微电子结构
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
US20200091053A1 (en) Integrated circuit package supports having inductors with magnetic material
US10896852B2 (en) Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
TWI610300B (zh) 透過注入的磁性質的調變及相關的結構
CN114725053A (zh) 包括桥接器的微电子结构
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
CN116490966A (zh) 包括桥接器的微电子结构
CN114725050A (zh) 包括桥接器的微电子结构
US20190363046A1 (en) Integrated circuit package supports
US20240162058A1 (en) Tools and methods for subtractive metal patterning
CN114725052A (zh) 包括桥接器的微电子结构
CN114725051A (zh) 包括桥接器的微电子结构
TW201732940A (zh) 積體電路的背側隔離