CN108140724A - 用于磁阻式随机存储器器件的电接触部 - Google Patents

Abstract

在本文公开了磁阻式随机存取存储器(MRAM)器件的电接触部和相关存储器结构、器件和方法。例如，MRAM器件的电接触部可包括：钽区；由第一材料形成的阻挡区；以及由第二材料形成并设置在钽区和阻挡区之间的钝化区，其中第二材料包括氮化钽且不同于第一材料。

Description

用于磁阻式随机存储器器件的电接触部

技术领域

本公开总体上涉及集成电路的领域，并且更具体地涉及用于磁阻式随机存储器器件的电接触部。

背景技术

镶嵌过程通常用于在集成电路(IC)器件中形成铜互连。这些过程可包括形成下至铜接触部的过孔开口，然后用额外的铜填充过孔。一些镶嵌过程可包括在形成过孔开口之后但在用额外的铜填充过孔之前在铜接触部上执行活性氢预清洁，以便减少在铜上的表面氧化物并提高在铜接触部和额外的铜之间的电连接。

附图说明

结合附图通过以下具体实施方式将容易理解实施例。为了便于这个描述，相似的附图标记表示相似的结构元件。实施例通过示例的方式而非通过限制的方式在附图的图中示出。

图1是根据各种实施例的存储器结构的截面侧视图。

图2是根据各种实施例的磁阻式随机存取存储器(MRAM)的截面侧视图。

图3-8是根据各种实施例的在形成图1的存储器结构中的各种阶段。

图9是根据各种实施例的形成MRAM器件的电接触部的方法的流程图。

图10A-B是可包括根据本文公开的任何实施例的存储器结构的晶圆和管芯的顶视图。

图11是可包括根据本文公开的任何实施例的存储器结构的IC器件的截面侧视图。

图12是可包括根据本文公开的任何实施例的存储器结构的IC器件组件的截面侧视图。

图13是可包括根据本公开的教导的存储器结构的示例性计算设备的方框图。

具体实施方式

本文公开的是用于磁阻式随机存取存储器(MRAM)器件的电接触部和相关存储器结构、器件和方法。例如，用于MRAM器件的电接触部可包括：钽区；由第一材料形成的阻挡区；以及由第二材料形成并设置在钽区和阻挡区之间的钝化区，其中，第二材料包括氮化钽且不同于第一材料。形成MRAM器件的电接触部的方法可包括：在电介质材料中形成开口以暴露钽硬掩模的区域，其中钽硬掩模设置在过孔和MRAM器件之间；用氮使被暴露的区域钝化以形成包括氮化钽的钝化区；以及在钝化区和开口的侧壁上提供阻挡层。在本文详细讨论了其它实施例。

本文公开的实施例中的各种实施例可提供新颖的集成电路(IC)处理技术，包括通过过孔接触蚀刻的MRAM接触清洁和原位钝化，其可提高存储器器件的可靠性和性能。为用于形成铜互连的标准铜镶嵌过程用工具加工很多常规IC制造设施。这些过程包括在被暴露的铜上执行活性氢预清洁以去除在将额外的材料沉积在被暴露的铜上之前形成的任何表面氧化物。

然而，将这些标准镶嵌过程应用于MRAM器件可导致损坏性能的特征的非故意形成。例如，因为MRAM器件一般由不容易挥发的材料制成，钽硬掩模可在图案化期间被使用，并可保留在IC器件中，用作MRAM器件的顶部接触部(代替铜，如在标准镶嵌过程中的)。当钽硬掩模的部分暴露于空气时(例如当器件在工具之间传送时)，氧化钽形成在被暴露的表面上。氧化钽是电绝缘体，并且一般在对电子而言太大而不能隧穿的厚度下形成。在被规定为导电的路径中的电绝缘体的存在是对性能的明显障碍。此外，从铜上去除表面氧化物的活性氢预清洁并不会去除氧化钽。因此，当标准铜镶嵌过程应用于具有钽硬掩模的MRAM器件时，与MRAM器件的电接触被电绝缘氧化钽的存在危害。

去除氧化钽的其它技术可能遭受其它缺陷。例如，机械氩溅射过程可在金属化之前成功地去除氧化钽，但可能也去除除了氧化钽以外的材料(例如在过孔开口的侧壁处的电介质材料)，从而改变IC器件的接触临界尺寸。例如，如果狭窄地间隔开的过孔开口被“加宽”，则可能出现相邻过孔之间的短路。此外，机械氩溅射过程可将所去除的材料重新分布到在IC器件周围的其它位置，这可干扰进一步的处理。例如，氧化钽的碎片可在过孔开口的侧壁上终结并可干扰过孔的正确填充。

如在下面详细讨论的，本文公开的实施例中的各种实施例可包括在将IC器件暴露于空气之前在IC器件的钽硬掩模的被暴露的表面处形成一层氮化钽。与纯钽不同，氮化钽不与空气强烈地起反应且不容易氧化(虽然少量氧可被吸收)。此外，与氧化钽不同，氮化钽是导电的。虽然不如纯钽一样导电，在到MRAM器件的导电路径中的氮化钽的存在可能不明显阻碍电性能(与氧化钽的存在相反)。本文所公开的电接触部、存储器结构、器件和方法可包括如下面详细讨论的这些和/或其它优点。

在下面的具体实施方式中，参考形成其一部分的附图，其中相似的数字始终表示相似的部分，并且其中通过例示的方式示出了可以实践的实施例。要理解，在不脱离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构或逻辑变化。因此，以下的具体实施方式不应以限制性意义进行理解。

将以最有助于理解所要求保护的主题的方式依次将各种操作描述为多个分立的动作或操作。然而不应将描述的次序解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的次序执行。可以以与所述实施例不同的顺序执行。在额外的实施例中，可执行各种额外的操作和/或可省略所述操作。

出于本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

本说明书使用短语“在一实施例中”或“在实施例中”，其均可以指相同或不同实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包含”、“包括”、“具有”等是同义的。本公开可使用基于透视图的描述，例如“上方”、“下方”、“顶部”、“底部”和“侧”；这样的描述用于便于讨论且并不意欲限制所公开的实施例的应用。附图不一定按比例绘制。

图1是根据各种实施例的存储器结构100的截面侧视图。存储器结构100可包括用于磁阻式随机存取存储器(MRAM)器件160的电接触部102。存储器结构100可包括设置在MRAM器件160上的钽硬掩模114。

钽硬掩模114和MRAM器件160可由第一电介质材料124邻接。第一电介质材料124可以是低k电介质，例如掺碳氧化物(例如密集的掺碳氧化物)、二氧化硅、氮化硅、有机聚合物(例如全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃)和有机硅酸盐(例如硅倍半氧烷、硅氧烷或有机硅酸盐玻璃)。第一电介质材料124可包括孔或气隙以进一步减小它的介电常数。第二电介质材料126(其可采用在本文讨论的第一电介质材料124的任何实施例的形式)可设置在第一电介质材料124和钽硬掩模114上。第一电介质材料124和第二电介质材料126可以是相同的电介质材料(虽然它们可在不同的制造步骤中被沉积；在其它实施例中，第一电介质材料124和第二电介质材料126可以是不同的电介质材料。过孔136可在第二电介质材料126的顶表面127和钽硬掩模114之间行进穿过第二电介质材料126。在一些实施例中，如图1所示，过孔136可以是锥形的，它的宽端138接近顶表面127并且它的窄端140接近钽硬掩模114。在其它实施例中，过孔136可以不是锥形的。

过孔136可包括设置在过孔136的侧壁和底部上的阻挡层116、设置在阻挡层116上的铜晶种层120和设置在铜晶种层120上的铜填料122。在一些实施例中，铜晶种层120和铜填料122可以是不可区别的，且因此可简单地被视为铜部分。

存储器结构100还可以包括氮钝化钽118。氮钝化钽118可包括氮化钽，并且可设置在阻挡层116和钽硬掩模114的钽之间。具体而言，氮钝化钽118可设置在过孔136的窄端140处，并可在过孔136的开口形成在第二电介质材料126中之后通过用氮化合物钝化钽硬掩模114来形成(例如，如下面参考图4和5讨论的)。虽然氮钝化钽118在图1中被示为矩形，但氮钝化钽118可通过氮到钽硬掩模114内的扩散来形成(如下面讨论的)，且因此氮钝化钽118可具有与那个过程一致的扩散剖面。这个扩散可以是各项同性的，所以氮钝化钽118的深度可以大致等于氮钝化钽118的横向幅度。在一些实施例中，氮钝化钽118的深度和横向幅度可以是大约1-3纳米。虽然附图将氮钝化钽118的横向幅度示为大约等于过孔136的窄端140的宽度，氮钝化钽118的横向幅度可以比过孔136的窄端140的宽度更宽。如图1所示，氮钝化钽118可设置在钽硬掩模114上，使得氮钝化钽118“竖直地”设置在钽硬掩模114的钽和铜填料122之间，以及“水平地”设置在钽硬掩模114的钽的区域之间。

如图1的详细剖面图中所示的，电接触部102可包括钽硬掩模114的钽区104、阻挡层116的阻挡区106和氮钝化钽118的钝化区108。如上面所讨论的，钝化区108可包括通过使钽硬掩模114的钽钝化而形成的氮化钽。在一些实施例中，不是在钝化期间暴露于氮的所有钽都形成氮化钽，且因此钝化区108可包括除了氮化钽以外的材料。例如，钝化区108可包括纯钽、纯氮或氮氧化物(例如当在钝化之后留下的纯氮暴露于空气并与氧起反应时而形成)。可通过调节时间、温度和用于从钽硬掩模114中的钽形成氮化钽的钝化技术来控制钝化区108的厚度。下面参考图5讨论了不同的钝化技术的示例，且用于调节钝化材料的厚度的方法在本领域中是已知的。

阻挡层116可由与钝化层108的材料不同的材料形成。在一些实施例中，阻挡层116可以不包括任何钽。例如，阻挡层116可包括钛(例如氮化钛或钛钨)。在一些实施例中，阻挡层116的材料的成分可以不同于钝化区108的材料的成分。在一些实施例中，阻挡层116可包括钽(例如在它的纯形式中或作为氮化钽)。在氮化钽被包括在阻挡层116中的实施例中，氮钝化钽118的存在可在它在进行处理操作之间暴露于空气时由氮钝化钽118所吸收的少量氧指示，且因此阻挡层118的氮化钽和氮钝化钽118可被区分开。

电接触部102也可包括铜区128。铜区128可包括铜晶种层120的铜晶种区110和铜填料122的铜填充区112。如上面关于铜晶种层120和铜填料122所讨论的，在一些实施例中，铜晶种区110和铜填充区112可以在结构上是不可区分的，且因此可简单地被视为铜区128。

如图1所示，电接触部102可与MRAM器件160的MRAM器件区150接触。具体而言，钽区104可设置在钝化区108和MRAM器件区150之间。MRAM器件160可以是任何适当类型的存储器(例如自旋转移扭矩MRAM(STT-MRAM))，并可具有任何期望的架构。例如，图2是根据各种实施例的包括磁阻式隧道结(MTJ)131的MRAM器件160的实施例的截面侧视图。MTJ 131可包括顶电极130、底电极134和设置在顶电极130和底电极134之间的隧道阻挡材料132。当图2的MRAM器件160被包括在图1的存储器结构100中时，钽区104可设置在MTJ 131的顶电极130上。如在本领域中已知的，MTJ器件对在由隧道结分离的两个磁性层之间的隧道磁阻的原理操作。MTJ 131可具有两个稳定状态；当这两个层的磁矩平行于彼此对准时，MTJ 131展示较低的电阻，以及当反平行地对准时，MTJ 131展示较大的阻力。MTJ 131可通过在适当的方向上传递适当数量的电流而从任何状态切换到另一状态。

如上面提到的，附图不一定按比例绘制，且适当的尺寸被本领域中的技术人员理解。例如，在一些实施例中，图1所示的钽硬掩模114的截面区域的尺寸可以大约是50nm乘50nm。

可使用任何适当的技术来形成本文所公开的存储器结构100及其部件(例如电接触部102)。图3-8示出了根据各种实施例的在存储器结构100的形成中的各种阶段。虽然在图3-8中示出特定的结构并讨论了特定的操作，但这些仅仅是出于说明性目的，且可根据本公开的教导使用任何适当的结构和操作。

图3示出包括设置在MRAM器件160和第二电介质材料126的一层之间的钽硬掩模114的组件300。MRAM器件160可设置在第一电介质材料124的一层中。这层第二电介质材料126可具有顶表面127。可通过在本领域中已知的任何适当的过程来形成组件300。例如，可通过沉积并图案化MRAM器件160(例如沉积并图案化MTJ 131(图1))、沉积第一电介质材料124、平面化并暴露MRAM器件160并沉积第二电介质材料126来形成组件300。

图4示出了在从顶表面127到钽硬掩模114形成组件300中的开口162之后的组件400，暴露钽硬掩模114的区域168。可通过干法蚀刻过程来形成开口162，其中等离子体用于去除第二电介质材料126，同时组件400在真空之下。由于真空，几乎没有空气将在开口162的形成期间接触钽硬掩模114的区域168。在图4所示的实施例中，开口162可以是锥形的(例如因为干法蚀刻是定向干法蚀刻)，并可具有宽端164和窄端166；钽硬掩模114的区域168可以接近窄端166。如上面提到的，在其它实施例中，开口162可以不是锥形的。

图5示出了在将组件400的区域168钝化以形成组件500之后的组件500，组件500包括在钽硬掩模114中的区域168处的氮钝化钽118。氮钝化钽118可包括氮化钽(例如在钝化区108中)，并可采用上面讨论的氮钝化钽118的任何实施例的形式。组件400周围的真空条件可被维持，直到钝化开始为止，并且因此组件400的区域168将不全部暴露于空气。例如，用于执行上面参考图4讨论的干法蚀刻的工具也可用于为组件400的钝化提供氮(例如通过向真空室提供含氮材料)。

可以用多种方式中的任一个执行钽硬掩模114的区域168的氮钝化。在一些实施例中，将区域168钝化可包括执行干氮气暴露。在一些实施例中，将区域168钝化可包括执行氮气直接等离子体暴露。在一些实施例中，将区域168钝化可包括执行氮气远程等离子体暴露。直接等离子体暴露可涉及在等离子体辉光和待钝化的区域之间的直接接触，而远程等离子体暴露可以涉及在与待钝化的区域分离但由一个或多个气体通道连接的腔中形成等离子体以允许在等离子体中产生的活性物质到达待钝化的区域。在一些实施例中，将区域168钝化可包括执行氨直接等离子体暴露。在一些实施例中，将区域168钝化可包括执行氨远程等离子体暴露。含氮的气体的选择给出在等离子体空间中产生的活性氮物质的类型的控制的一种类型。

图6示出了在组件500的开口162的底部和侧壁上提供阻挡层116之后的组件600。在一些实施例中，组件500可在氮钝化钽118形成之后以及在阻挡层116被提供之前暴露于空气。当组件500在制造设施中的工具之间移动时，可出现这个空气暴露。因为氮钝化钽118的氮化钽对于空气中的氧是稳定的，氮化钽在暴露于空气时将不氧化。此外，在一些实施例中，组件500可以在氮钝化钽118形成之后以及在阻挡层116被提供之前进行氢气等离子体清洁；氢气等离子体清洁将不去除氮化钽或与氮化钽起反应。可使用本领域中已知的任何适当的技术例如等离子体气相沉积(PVD)(例如离子金属等离子体(IMP)过程、化学气相沉积(CVD)或原子层沉积(ALD))来提供阻挡层116。

图7示出了在组件600的开口162中的阻挡层116上提供铜晶种层120之后的组件700。可使用本领域中已知的任何适当技术例如PVD、CVD或ALD来提供铜晶种层120。

图8示出在将铜填料122电镀到开口162内、然后去除过载的任何铜填料(例如使用化学机械平面化(CMP))之后的组件800。提供铜晶种层120(图7)并电镀铜填料122(图8)可以通常是金属化过程的部分，并且可根据任何适当的金属化技术来执行。具体而言，电镀铜并接着使用CMP来去除过载在镶嵌过程的领域中是已知的。组件800可具有上面参考图1讨论的存储器结构100的结构。

图9是根据各种实施例的形成MARM器件的电接触部的方法900的流程图。虽然方法900的操作在图9中以特定的顺序布置且每个被示出一次，但在各种实施例中，可重复一个或多个操作(例如当多个MRAM器件的多个电接触部被形成时)。下面参考方法900讨论的操作可参考图1和图3-8的存储器结构100来示出，但这仅为了讨论的容易，且方法900可用于形成任何适当的MRAM器件的任何适当电接触部。

在902，开口可在电介质材料中形成以暴露硬掩模的区域。硬掩模可设置在开口和MRAM器件之间。例如，如图4所示，开口162可在第二电介质材料126中形成以暴露钽硬掩模114(其设置在开口162和MRAM器件160之间)的区域168。

在904，可以用氮使硬掩模的被暴露区域钝化以形成包括氮化物的钝化区。例如，如图5所示，可以用氮将钽硬掩模114的区域168钝化以形成氮钝化钽118(包括钝化区108)，包括氮化钽。904的钝化可包括任何适当的钝化技术，例如上面参考图5所述的钝化技术(例如干法氮气暴露、氮气直接或远程等离子体暴露、氨直接或远程等离子体暴露等)。

在906，可在开口中提供金属。例如，如图7和8所示，可在开口中提供铜晶种层120和铜填料122。

在一些实施例中，在906在开口中提供金属之前，可在钝化区和开口的侧壁上提供阻挡层。例如，如图6所示，可在钝化区108和开口162的侧壁上提供阻挡层116。方法900还可包括提供在阻挡层上的铜晶种层(例如铜晶种层120)并电镀铜以填充开口(例如铜填料122)。如上面参考考图6所讨论的，在一些实施例中，在904形成的钝化区可以在906提供阻挡层之前暴露于空气。在一些实施例中，钝化区和开口的侧壁可在提供阻挡层906之前进行等离子体清洁。

本文所公开的电接触部和存储器结构可包括在任何适当的IC器件中，IC器件进而可包括在任何适当的计算设备中。图10-13示出了可包括在本文公开的电接触部和存储器结构中的任一个的装置的各种示例。类似地，本文所公开的方法可在如下面参考图10-13所讨论的装置的制造中的任何适当的阶段中使用。

图10A-B是可包括根据本文公开的任何实施例的存储器结构100(未示出)的晶圆1000和管芯1002的顶视图。存储器结构100可以是在晶圆1000上形成的多个IC结构之一。晶圆1000可由半导体材料组成，并可包括具有在晶圆1000的表面上形成的ID结构的一个或多个管芯1002。每个管芯1002可以是包括一个或多个存储器结构100的半导体产品的重复单元。在半导体产品的制造完成之后(例如包括上面参考图3-9所讨论的操作)，晶圆1000可经历切割过程，其中每个管芯1002彼此分离以提供半导体产品的分立“芯片”。因此，存储器结构100可以由于它在管芯1002中的存在而存在于晶圆1000中。具体而言，存储器结构100可采用晶圆1000(例如未切割)的形式或管芯1002(例如切割)的形式。除了存储器结构100之外，那个管芯1002可包括一个或多个晶体管(例如下面讨论的图11的(多个)晶体管140)和/或支持电路以将电信号发送到一个或多个晶体管以及任何其它IC部件。

在一些实施例中，存储器结构100和逻辑器件可在单个管芯1002上组合。例如，由存储器结构100中的多个存储器结构形成的存储器阵列(例如下面讨论的图11的存储器阵列1150)可在与处理器件(例如图13的处理器件1302)或其它逻辑相同的管芯1002上形成，其它逻辑配置成将信息存储在存储器阵列中或执行存储在存储器阵列中的指令。例如，处理器件和高速缓存存储器(使用包括存储器结构100中的多个存储器结构的存储器阵列)可在同一管芯上形成。

图11是根据本文公开的任何实施例的可包括存储器结构100的IC器件1100的截面侧视图。IC器件1100可在衬底1102(例如图10A的晶圆1000)上形成，并可被包括在管芯(例如图10B的管芯1002)中。衬底1102可以是由包括例如N型或P型材料系统的半导体材料系统组成的半导体衬底。衬底1102可包括例如使用块硅或绝缘体上硅底部结构形成的结晶衬底。在一些实施例中，半导体衬底1102可使用可选的材料来形成，这些材料可以或可以不与硅组合，包括但不限于锗、铟锑、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。被分类为第II-VI、III-V或IV族材料的另外的材料也可用于形成衬底1102。虽然在这里描述了材料(衬底1102可由所述材料形成)的几个示例，可在适当时使用可用作IC器件1100的基础的任何材料。衬底1102可以是所分割的管芯(图10B的管芯102)或晶圆(例如图10A的晶圆1000)的部分。

IC器件1100可包括设置在衬底1102上的一个或多个器件层1104。器件层1104可包括在衬底1102上形成的一个或多个晶体管1140(例如金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1104可包括例如一个或多个源极和/或漏极(S/D)区1120、控制S//D漏极(S/D)区1120之间的晶体管1140中的电流的栅极1122和向/从S/D区1120发送电信号的一个或多个S/D接触部1124。晶体管1140可包括为了清楚起见而未描绘的额外特征，例如器件隔离区、栅极接触部等。晶体管1140不限于在图11中描绘的类型和配置，并可包括各种各样的其它类型和配置，例如平面晶体管、非平面晶体管或这两者的组合。非平面晶体管可包括FinFET晶体管，例如双栅极晶体管或三栅极晶体管以及环绕式或全绕式栅极晶体管，例如纳米带和纳米线晶体管。

每个晶体管1140可包括由至少两层(栅极电介质层和栅极电极层)形成的栅极1122。栅极电介质层可包括一层或层的叠置体。一层或多层可包括氧化硅、二氧化硅和/或高k电介质材料。高k电介质材料可包括，例如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌。可在栅极电介质层中使用的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，当高k材料被使用时，可在栅极电介质层上执行退火过程以提高它的质量。

栅极电极层可在栅极电介质层上形成并可包括至少一个P型逸出功金属或N型逸出功金属，这取决于晶体管1140是否是PMOS或NMOS晶体管。在一些实现中，栅极电极层可由两个或更多金属层的叠置体组成，其中一个或多个金属层是逸出功金属层，以及至少一个金属层是填充金属层。可为了其它目的而包括另外的金属层，例如阻挡层。对于PMOS晶体管，可用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。对于NMOS晶体管，可用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金和这些金属的碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。

在一些实施例中，当被视为沿着源极-沟道-漏极方向的晶体管1140的截面时，栅极电极可由U形结构组成，U形结构包括实质上平行于衬底的表面的底部分和实质上垂直于衬底的顶表面的两个侧壁部分。在其它实施例中，形成栅极电极的金属层中的至少一个可以简单地是平面层，其实质上平行于衬底的顶表面且不包括实质上垂直于衬底的顶表面的侧壁部分。在其它实施例中，栅极电极可由U形结构和平面非U形结构的组合组成。例如，栅极电极可由在一个或多个平面非U形层的顶部上形成的一个或多个U形金属层组成。

在一些实施例中，一对侧壁隔板可在栅极叠置体的相对侧上形成以用托架托住栅极叠置体。侧壁隔板可由材料例如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅形成。用于形成侧壁隔板的过程在本领域中是公知的，且通常包括沉积和蚀刻过程步骤。在一些实施例中，可使用多个隔板对；例如两对、三对或四对侧壁隔板可在栅极叠置体的相对侧上形成。

S/D区1120可在相邻于每个晶体管1140的栅极1122的衬底1102内形成。可使用注入/扩散过程或蚀刻/沉积过程来形成S/D区1120。在前一过程中，掺杂剂(例如硼、铝、锑、磷或砷)可以离子注入到衬底1102内以形成S/D区1120。激活掺杂剂并使它们进一步扩散到衬底1102内的退火过程可遵循离子注入过程。在后一过程中，衬底1102可首先被蚀刻以形成在S/D区1120的位置处的凹槽。可接着执行外延沉积过程以用用于制造S/D区1120的材料填充凹槽。在一些实施方式中，可使用硅合金例如硅锗或碳化硅来制造S/D区1120。在一些实施例中，可以用掺杂剂(例如硼、砷或磷)原位掺杂外延沉积的硅合金。在一些实施例中，可使用一种或多种替代的半导体材料(例如锗或II-VI族材料或合金)来形成S/D区1120。在另外的实施例中，一层或多层金属和/或金属合金可用于形成S/D区1120。

可以通过设置在器件层1104上的一个或多个互连层(在图11中被示为互连层1106-1110)向/从器件层1104的晶体管1140发送电信号，例如功率和/或输入/输出(I/O)信号。例如，器件层1104的导电特征(例如栅极1122和S/D接触部1124)可与互连层1106-1110的互连结构1128电气地耦合。一个或多个互连层1106-1110可形成IC器件1100的层间电介质(ILD)叠置体1119。

互连结构1128可布置在互连层1106-1110内以根据各种各样的设计来发送电信号(具体而言，布置不限于图11中描绘的互连结构1128的特定配置)。虽然在图11中描绘了特定数量的互连层1106-1110，本公开的实施例包括具有比所描绘的更多或更少的互连层1106-1110的IC器件。

在一些实施例中，互连结构1128可包括沟槽结构1128a(有时被称为“线”)和/或被填充有导电材料(例如金属)的过孔结构1128b(有时被称为“孔”)。沟槽结构1128a可被布置成在实质上与衬底1102的表面平行的平面的方向上发送电信号，器件层1104在衬底1102上形成。例如，沟槽结构1128a可在从图11的视角看进入页面和从页面出来的方向上发送电信号。过孔结构1128b可被布置成在实质上垂直于衬底1102的表面的平面的方向上发送电信号，器件层1104在衬底1102上形成。在一些实施例中，过孔结构1128b可将不同互连层1106-1110的沟槽结构1128a电气地耦合在一起。在一些实施例中，过孔结构1128b(例如过孔136)可将沟槽结构1128a电气地耦合到钽硬掩模114，其用作存储器结构100中的MRAM器件160的顶部接触部，如图11所示。

互连层1106-1110可包括设置在互连结构1128之间的电介质材料1126，如图11所示。电介质材料1126可采用本文讨论的第一电介质材料124和第二电介质材料126的任何实施例的形式。在一些实施例中，设置在互连层1106-1110中的不同互连层中的互连结构1128之间的电介质材料1126可具有不同的成分；在其它实施例中，在不同互连层1106-1110之间的电介质材料1126的成分可以是相同的。

第一互连层1106(被称为金属1或“M1”)可直接在器件层1104上形成。在一些实施例中，第一互连层1106可包括沟槽结构1128a和/或过孔结构1128b，如所示的。第一互连层1106的沟槽结构1128a可与器件层1104的接触部(例如S/D接触部1124)耦合。

图11还描绘了设置在第一互连层1106中的两个MRAM器件160，每个MRAM器件耦合到器件层1104中的晶体管1140的S/D接触部1124。耦合到MRAM器件160的晶体管1140可在操作期间驱动穿过MRAM器件160的电流。根据在本文公开的任何实施例，钽硬掩模114被示为设置在MRAM器件160上作为存储器结构100的部分。当MRAM器件160和钽硬掩模114被包括在第一互连层1106中时，存储器结构100的过孔136可被包括在第二互连层1108(如所示)中。包括在多个存储器结构100中的多个MRAM器件160可形成存储器阵列1150。

第二互连层1108(被称为金属2或“M2”)可直接在第一互连层1106上形成。在一些实施例中，第二互连层1108可包括过孔结构1128b以将第二互连层1108的过孔结构1128b与第一互连层1106的沟槽结构1128a耦合。虽然为了清楚起见在每个互连层内(例如在第二互连层1108内)在结构上用线描绘沟槽结构1128a和过孔结构1128b，但在一些实施例中，沟槽结构1128a和过孔结构1128b可在结构上和/或实质上是邻接的(例如同时在双镶嵌过程期间被填充)。在一些实施例中，代替或除了第一互连层1106以外(如在上面和在图11中讨论的)，MRAM器件160和MRAM器件的钽硬掩模114还可以包括在第二互连层1108中。在MRAM器件160和钽硬掩模114包括在第二互连层1108中的实施例中，存储器结构100的过孔136可包括在第三互连层1110中。

根据结合第一互连层1106上的第二互连层1108描述的类似技术和配置，第三互连层1110(被称为金属3或“M3”)(和额外的互连层，如所期望的)可在第二互连层1108上连续地形成。在一些实施例中，代替或除了第一互连层1108或第一互连层1106以外，MRAM器件160和MRAM器件160的钽硬掩模114还可以包括在第三互连层1110中。在MRAM器件160和钽硬掩模114包括在第三互连层1110中的实施例中，存储器结构100的过孔136可包括在第四互连层(未示出)中。通常，MRAM器件160和相关联的钽硬掩模114可包括在任何期望的互连层中，相关联的过孔136设置在上方且相邻的互连层中。

IC器件1100可包括阻焊材料1134(例如聚酰亚胺或类似材料)和在互连层1106-1110上形成的一个或多个引线焊盘1136。引线焊盘1136可与互连结构1128电气地耦合并被配置成将(多个)晶体管1140(和MRAM器件160)的电信号发送到其它外部设备。例如，焊接头可在一个或多个引线焊盘1136上形成以机械地和/或电气地将包括IC器件1100的芯片与另一部件(例如电路板)耦合。在其它实施例中，IC器件1100可具有其它替代的配置以从除了所描绘的以外的互连层1106-1110发送电信号。例如，引线焊盘1136可由将电信号发送到外部部件的其它模拟特征(例如接线柱)代替或还可包括其它模拟特征。

图12是根据本文公开的任何实施例的可包括存储器结构100的IC器件组件1200的截面侧视图。IC器件组件1200包括设置在电路板1202(其可以是例如母板)上的多个部件。IC器件组件1200包括设置在电路板1202的第一面1240和电路板1202的相对的第二面1242上的部件；通常，部件可设置在一个或两个表面1240和1242上。

在一些实施例中，电路板1202可以是印刷电路板(PCB)，其包括彼此被电介质材料的层分离并由导电过孔互连的多个金属层。任何一个或多个金属层可在期望电路模式中形成以在耦合到电路板1202的部件之间发送电信号(可选地结合其它金属层)。在其它实施例中，电路板1202可以是非PCB衬底。

图12所示出的IC器件组件1200包括由耦合部件1216耦合到电路板1202的第一面1240的中介层上封装结构1236。耦合部件1216可以将中介层上封装结构1236电气和机械地耦合到电路板1202，并可包括焊球(如图12所示)、插槽的公和母部分、粘合剂、底部填充材料和/或任何其它适当的电气和/或机械耦合结构。

中介层上封装结构1236可包括由耦合部件1218耦合到中介层1204的IC封装1220。耦合部件1218可以对应用采用任何适当的形式，例如上面参考耦合部件1216讨论的形式。虽然在图12中示出单个IC封装1220，多个IC封装可耦合到中介层1204；实际上，额外的中介层可耦合到中介层1204。中介层1204可提供用于桥接电路板1202和IC封装1220的中间衬底。IC封装1220可以是或包括例如管芯(图10B的管芯1002)、IC器件(例如图11的IC器件1100)、存储器模块(包括例如在存储器阵列1150中的一个或多个存储器结构100，存储器阵列1150可包括在图11的IC器件1100和/或图10B的管芯1002中)或任何其它适当的部件。通常，中介层1204可将连接扩展到较宽的间距或将连接重新布线到不同的连接。例如，中介层1204可将IC封装1220(例如管芯)耦合到耦合部件1216的球栅阵列(BGA)以用于耦合到电路板1202。在图12所示的实施例中，IC封装1220和电路板1202附接到中介层1204的相对侧；在其它实施例中，IC封装1220和电路板1202可附接到中介层1204的同一侧。在一些实施例中，三个或更多个部件可借助于中介层1204来进行互连。

中介层1204可由环氧树脂、纤维玻璃加强的环氧树脂、陶瓷材料或聚合物材料(例如聚酰亚胺)形成。在一些实施方式中，中介层1204可由替代的刚性或柔性材料形成，所述材料可包括上面所述的用于在半导体衬底中使用的相同的材料，例如硅、锗和其它第III-V族和第IV族材料。中介层1204可包括金属互连1208和过孔1210，包括但不限于硅过孔(TSV)1206。中介层1204还可包括嵌入式器件1214，包括无源和有源器件。这样的器件可包括但不限于电容器、去耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件(例如包括存储器结构100)。更复杂的器件也可在中介层1204上形成，更复杂的器件例如射频(RF)器件、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(MEMS)器件。中介层上封装结构1236可采用在本领域中已知的任何中介层上封装的形式。

IC组件1200可包括由耦合部件1222耦合到电路板1202的第一面1240的IC封装1224。耦合部件1222可采用上面参考耦合部件1216讨论的任何实施例的形式，且IC封装1224可采用上面参考IC封装1220讨论的任何实施例的形式。

图12所示的IC器件组件1200包括由耦合部件1228耦合到电路板1202的第二面1242的堆叠式封装结构1234。堆叠式封装结构1234可包括由耦合部件1230耦合在一起的IC封装1226和IC封装1232，使得IC封装1226设置在电路板1202和IC封装1232之间。耦合部件1228可采用上面讨论的耦合部件1216的任何实施例的形式，且IC封装1226和1232可采用上面讨论的IC封装1220的任何实施例的形式。可根据本领域中已知的任何堆叠式封装结构来配置堆叠式封装结构1234。

图13是根据本公开的教导的可包括存储器结构100的示例性计算设备1300的方框图。特别是，可存储数据的计算设备1300的任何部件可包括存储器结构100(例如在存储器阵列1150(图11)的形式中，在IC器件1100(图11)中和/或在管芯1002(图10B)中)。多个部件在图13中被示为被包括在计算设备1300中，但这些部件中的任一个或多个可被省略或复制，如对应用适当的。在一些实施例中，被包括在计算设备1300中的一些或所有部件可附接到一个或多个母板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统(SoC)管芯上。

此外，在各种实施例中，计算设备1300可以不包括在图13中所示的一个或多个部件，但计算设备1300可包括用于耦合到一个或多个部件的接口电路。例如，计算设备1300可以不包括显示设备1306，但可包括显示设备1306可耦合到的显示设备接口电路(例如连接器和驱动器电路)。在另一组示例中，计算设备1300可以不包括音频输入设备1324或音频输出设备1308，计算设备1300可以不包括音频输入设备1324或音频输出设备1308，但可包括音频输入设备1324或音频输出设备1308可耦合到的音频输入或输出设备接口电路(例如连接器和支持电路)。计算设备1300的任一个或多个部件可被包括在可包括本文公开的存储器结构100的实施例的一个或多个IC器件。

计算设备1300可包括处理器件1302(例如一个或多个处理器件)。如在本文使用的，术语“处理器件”或“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。处理器件1302可包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、加密处理器(在硬件内执行加密算法的专用处理器)、服务器处理器或任何其它适当的处理器件。计算设备1300可包括存储器1304，其可以本身包括一个或多个存储器器件，例如易失性存储器(例如动态随机存取存储器(DRAM))、非易失性存储器(例如只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1304可包括与处理器件1302共享管芯的存储器。这个存储器可用作高速缓存存储器，并可包括嵌入式DRAM(eDRAM)或STT-MRAM。处理器件1302和/或存储器1304可包括一个或多个存储器结构100(例如在STT-MRAM中)。

在一些实施例中，计算设备1300可包括通信芯片1312(例如一个或多个通信芯片)。例如，通信芯片1312可配置成用于管理数据往返计算设备1300的传输的无线通信。术语“无线”及其派生词可用于描述可通过使用经由非固体介质的经调制电磁辐射来传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。

通信芯片1312可实现多种无线标准或协议中的任一个，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如IEEE802.16-2005修正)、长期演进(LTE)计划连同任何修正、更新和/或修订(例如高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络——代表全球微波接入互操作性的首字母缩略词，其为通过IEEE802.16标准的一致性和操作性测试的产品的证书标志。通信芯片6060可根据全球移动通信(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1312可根据增强型数据GSM演进(EDGE)、GSMEDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进UTRAN(E-UTRAN)来操作。通信芯片1312可根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来操作。在其它实施例中，通信芯片1312可根据其它无线协议来操作。计算设备1300可包括天线1322以便于无线通信和/或接收其它无线通信(例如AM或FM无线电传输)。

在一些实施例中，通信芯片1312可管理有线通信，例如电气、光学或任何其它适当的通信协议(例如以太网)。如上面提到的，通信芯片1312可包括多个通信芯片。例如，第一通信芯片1312可专用于较短距离无线通信例如Wi-Fi和蓝牙，而第二通信芯片1312可专用于较长距离无线通信例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。在一些实施例中，第一通信芯片1312可专用于无线通信，而第二通信芯片1312可专用于有线通信。通信芯片1312可包括一个或多个存储器结构100。

计算设备1300可包括电池/电源电路1314。电池/电源电路1314可包括一个或多个能量存储器件(例如电池或电容器)和/或用于将计算设备1300的部件耦合到从计算设备1300(例如AC线电力)分离的能源的电路。

计算设备1300可包括显示设备1306(或相应的接口电路，如上面讨论的)。例如，显示设备1306可包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。

计算设备1300可包括音频输出设备1308(或相应的接口电路，如上面讨论的)。例如，音频输出设备1308可包括产生可听得见的指示器的任何设备，例如扬声器、头戴式耳机或耳塞。

计算设备1300可包括音频输入设备1324(或相应的接口电路，如上面讨论的)。音频输入设备1324可包括产生声音的信号表示的任何设备，例如麦克风、麦克风阵列或数字乐器(例如具有音乐仪器数字接口(MIDI)输出的乐器)。

计算设备1300可包括全球定位系统(GPS)设备1318(或M相应的接口电路，如上面讨论的)。GPS设备1318可与基于卫星的系统通信，并可接收计算设备1300的位置，如在本领域中已知的。

计算设备1300可包括其它输出设备134(或相应的接口电路，如上面讨论的)。其它输出设备1310的示例可包括用于音频编码译码器、视频编码译码器、打印机、向其它设备提供信息的有线或无线发射机或额外的存储设备。

计算设备1300可包括其它输入设备1320(或相应的接口电路，如上面讨论的)。其它输入设备1320的示例可包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、光标控制设备例如鼠标、手写笔、触控板、条形码阅读器、快速响应(QR)码阅读器、任何传感器或射频识别(RFID)阅读器。

计算设备1300可具有任何期望形状因子，例如手持或移动计算设备(例如蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、桌上型计算设备、服务器或其它联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字摄像机、数字视频记录器或穿戴式技术设备。在一些实施例中，计算设备1300可以是处理数据的任何其它电子设备。

下面的段落提供在本文公开的实施例的各种示例。

示例1是磁阻式随机存取存储器(MRAM)器件的电接触部，其包括：钽区；由第一材料形成的阻挡区；以及由第二材料形成并设置在钽区和阻挡区之间的钝化区；其中第二材料包括氮化钽且不同于第一材料。

示例2可包括示例1的主题，且还可包括铜区，其中阻挡区设置在钝化区和铜区之间。

示例3可包括示例2的主题，且还可规定，铜区包括铜晶种区。

示例4可包括示例1-3中的任一项的主题，且还可规定，第一材料包括钛。

示例5可包括示例4的主题，且还可规定，第一材料包括氮化钛。

示例6可包括示例1-5中的任一项的主题，且还可规定，钽区设置在钝化区和MRAM器件之间。

示例7可包括示例1-6中的任一项的主题，且还可规定，MRAM器件包括磁阻式隧道结(MTJ)，MTJ包括具有在其间的隧道阻挡材料的一对电极，以及钽区设置在这对电极中的一个电极上。

示例8可包括示例1-7中的任一项的主题，且还可规定，钽区是钽硬掩模的部分。

示例9可包括示例1-8中的任一项的主题，且还可规定，阻挡区设置在锥形过孔中，锥形过孔具有窄端和宽端，且钝化区设置在锥形过孔的窄端处。

示例10可包括示例1-9中的任一项的主题，且还可规定，第二材料还包括氮氧化物。

示例11是形成磁阻式随机存取存储器(MRAM)器件的电接触部的方法，其包括：在电介质材料中形成开口以暴露钽硬掩模的区域，其中硬掩模设置在开口和MRAM器件之间；用氮使被暴露区域钝化以形成包括氮化物的钝化区；以及在开口中提供金属。

示例12可包括示例11的主题，且还可包括：在钝化区和开口的侧壁上提供阻挡层；其中在开口中提供金属包括在阻挡层上提供铜晶种层，以及在提供铜晶种层之后电镀铜以填充开口。

示例13可包括示例11-12中的任一项的主题，且还可包括在使被暴露区域钝化之后以及在提供金属之前将钝化区暴露于空气。

示例14可包括示例13的主题，且还可包括在将钝化区暴露于空气之后以及在提供金属之前对钝化区和开口的侧壁进行等离子体清洁。

示例15可包括示例11-14中的任一项的主题，且还可规定，使被暴露区钝化包括执行干氮气暴露。

示例16可包括示例11-15中的任一项的主题，且还可规定，使被暴露区钝化包括执行氮气直接或远程等离子体暴露。

示例17可包括示例11-16中的任一项的主题，且还可规定，使被暴露区钝化包括执行氨直接或远程等离子体暴露。

示例18是存储器结构，其包括：磁阻式随机存取存储器(MRAM)器件；以及用于与MRAM器件电通信的电接触部，其中电接触部包括：钽区；由第一材料形成的阻挡区，其中第一材料包括钛；由第二材料形成并设置在钽区和阻挡区之间的钝化区，其中第二材料包括氮化钽且不同于第一材料；以及铜区，其中阻挡区设置在铜区和钝化区之间。

示例19可包括示例18的主题，且还可包括设置在MRAM器件和晶体管之间的金属层。

示例20可包括示例19的主题，且还可规定，晶体管驱动穿过金属层和MRAM器件的电流。

示例20可包括示例18-20中的任一项的主题，且还可规定，MRAM器件设置在两个金属层之间。

示例22可包括示例21的主题，且还可规定，铜区被包括在两个金属层之一中。

示例23可包括示例18-22中的任一项的主题，且还可规定，钽区被包括在钽硬掩模中。

示例24可包括示例18-23中的任一项的主题，且还可规定，第二材料还包括氮氧化物。

示例25可包括示例18-24中的任一项的主题，且还可规定，MRAM器件包括磁阻式隧道结(MTJ)。

示例26是计算设备，其包括：处理器件；以及存储器阵列，其包括多个磁阻式随机存取存储器(MRAM)器件和用于与MRAM器件电通信的多个相应的电接触部，其中电接触部包括：钽区；由第一材料形成的阻挡区；由第二材料形成并设置在钽区和阻挡区之间的钝化区，其中第二材料包括氮化钽且不同于第一材料。

示例27可包括示例26的主题，且还可包括：天线；通信芯片；显示器；以及电池。

示例28可包括示例26-27中的任一项的主题，且还可包括图形处理单元、功率放大器、全球定位系统接收机或电压调节器。

示例29可包括示例26-28中的任一项的主题，且还可规定，电接触部还包括铜区，以及阻挡区设置在钝化区和铜区之间。

示例30可包括示例29的主题，且还可规定，铜区包括铜晶种区。

示例31可包括示例26-30中的任一项的主题，且还可规定，第一材料包括氮钛。

示例32可包括示例31的主题，且还可规定，第一材料包括氮化钛。

示例33可包括示例26-32中的任一项的主题，且还可规定，钽区设置在钝化区和MRAM器件之间。

示例34可包括示例26-33中的任一项的主题，且还可规定，钽区是钽硬掩模的部分。

示例35可包括示例26-34中的任一项的主题，且还可规定，阻挡区设置在锥形过孔中，锥形过孔具有窄端和宽端，且钝化区设置在锥形过孔的窄端处。

示例36可包括示例26-35中的任一项的主题，且还可规定，第二材料还包括氮氧化物。

示例37可包括示例26-36中的任一项的主题，且还可规定，MRAM器件包括磁阻式隧道结(MTJ)。

示例38可包括示例26-37中的任一项的主题，且还可规定，MRAM器件是自旋转移扭矩MRAM(STT-MRAM)器件。

示例39是磁阻式随机存取存储器(MRAM)的电接触部，其包括：由第一材料形成的MRAM顶部接触部；金属接触部；以及由第一材料的氮化物形成并嵌在MRAM顶部接触部中的钝化区，其中钝化区设置在MRAM顶部接触部和金属接触部之间。

示例40可包括示例39的主题，且还可规定，MRAM顶部接触部是硬掩模的部分。

示例41可包括示例40的主题，且还可规定，硬掩模包括钽。

示例42可包括示例39-42中的任一项的主题，且还可规定，金属接触部包括铜。

示例43可包括示例39-41中的任一项的主题，且还可规定，钝化区包括氮氧化物。

示例44是磁阻式随机存取存储器(MRAM)的电接触部，其包括：硬掩模，其中硬掩模包括在电接触部的截面中的第一、第二和第三区；金属区；以及由第一材料形成并在第一方向上设置在硬掩模的第一区和金属区之间的钝化区；其中钝化区在第二方向上在电接触部的截面中设置在硬掩模的第二和第三区之间；以及其中第二方向垂直于第一方向。

示例45可包括示例44的主题，且还可规定，钝化区包括氮化钽。

示例46可包括示例44-45中的任一项的主题，且还可规定，金属区包括铜。

示例47可包括示例44-46中的任一项的主题，且还可规定，硬掩模的第一区设置在钝化区和MRAM器件之间。

示例48可包括示例44-47中的任一项的主题，且还可规定，第一材料包括氮氧化物。

Claims (25)

1.一种用于磁阻式随机存取存储器(MRAM)器件的电接触部，包括：

MRAM顶部接触部，其由第一材料形成；

金属接触部；以及

钝化区，其由所述第一材料的氮化物形成并嵌入在所述MRAM顶部接触部中，其中，所述钝化区设置在所述MRAM顶部接触部和所述金属接触部之间。

2.根据权利要求1所述的电接触部，其中，所述MRAM顶部接触部是硬掩模的部分。

3.根据权利要求2所述的电接触部，其中，所述硬掩模包括钽。

4.根据权利要求1所述的电接触部，其中，所述金属接触部包括铜。

5.根据权利要求1所述的电接触部，其中，所述钝化区包括氮氧化物。

6.一种用于磁阻式随机存取存储器(MRAM)的电接触部，包括：

钽区；

阻挡区，其由第一材料形成；以及

钝化区，其由第二材料形成并设置在所述钽区和所述阻挡区之间；

其中，所述第二材料包括氮化钽并且所述第二材料不同于所述第一材料。

7.根据权利要求6所述的电接触部，其中，所述第一材料包括钛。

8.根据权利要求7所述的电接触部，其中，所述第一材料包括氮化钛。

9.根据权利要求6所述的电接触部，其中，所述钽区设置在所述钝化区和所述MRAM器件之间。

10.根据权利要求6-9中的任一项所述的电接触部，其中，所述MRAM器件包括磁阻式隧道结(MTJ)，所述MTJ包括一对电极，所述一对电极在其间具有隧道阻挡材料，并且所述钽区设置在所述一对电极中的一个电极上。

11.根据权利要求6-9中的任一项所述的电接触部，其中，所述钽区是钽硬掩模的部分。

12.根据权利要求6-9中的任一项所述的电接触部，其中，所述阻挡区设置在锥形过孔中，所述锥形过孔具有窄端和宽端，并且所述钝化区设置在所述锥形过孔的所述窄端处。

13.根据权利要求6-9中的任一项所述的电接触部，其中，所述第二材料还包括氮氧化物。

14.一种形成用于磁阻式随机存取存储器(MRAM)器件的电接触部的方法，包括：

在电介质材料中形成开口以暴露硬掩模的区域，其中，所述硬掩模设置在所述开口和所述MRAM器件之间；

用氮将被暴露的区域钝化以形成包括氮化物的钝化区；以及

在所述开口中提供金属。

15.根据权利要求14所述的方法，还包括：

在将所述被暴露的区域钝化之后并且在提供所述金属之前，将所述钝化区暴露于空气。

16.根据权利要求15所述的方法，还包括：

在将所述钝化区暴露于空气之后并且在提供所述金属之前，对所述开口的侧壁和所述钝化区进行等离子体清洁。

17.根据权利要求16所述的方法，其中，将所述被暴露的区域钝化包括执行干法氮气暴露。

18.一种存储器结构，包括：

磁阻式随机存取存储器(MRAM)器件；以及

用于与所述MRAM器件电通信的电接触部，其中，所述电接触部包括：

钽区；

阻挡区，其由第一材料形成，其中，所述第一材料包括钛；

钝化区，其由第二材料形成并设置在所述钽区和所述阻挡区之间，其中，所述第二材料包括氮化钽并且所述第二材料不同于所述第一材料；以及

铜区，其中，所述阻挡区设置在所述铜区和所述钝化区之间。

19.根据权利要求18所述的存储器结构，还包括：

设置在所述MRAM器件和晶体管之间的金属层。

20.根据权利要求19所述的存储器结构，其中，所述晶体管驱动电流穿过所述金属层和所述MRAM器件。

21.根据权利要求18所述的存储器结构，其中，所述MRAM器件设置在两个金属层之间。

22.根据权利要求21所述的存储器结构，其中，所述铜区包括在两个金属层的其中之一中。

23.根据权利要求18-22中的任一项所述的存储器结构，其中，所述钽区包括在钽硬掩模中。

24.根据权利要求18-22中的任一项所述的存储器结构，其中，所述MRAM器件包括磁阻式隧道结(MTJ)。

25.根据权利要求18-22中的任一项所述的存储器结构，其中，所述存储器结构包括在计算设备中。