CN102983272A - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN102983272A
CN102983272A CN2012100687109A CN201210068710A CN102983272A CN 102983272 A CN102983272 A CN 102983272A CN 2012100687109 A CN2012100687109 A CN 2012100687109A CN 201210068710 A CN201210068710 A CN 201210068710A CN 102983272 A CN102983272 A CN 102983272A
Authority
CN
China
Prior art keywords
aforementioned
joint element
magnetic tunnel
duplexer
tunnel joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100687109A
Other languages
English (en)
Other versions
CN102983272B (zh
Inventor
山中贵哉
首藤晋
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102983272A publication Critical patent/CN102983272A/zh
Application granted granted Critical
Publication of CN102983272B publication Critical patent/CN102983272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

实施方式涉及存储装置及其制造方法。存储装置具备：第1信号线、第2信号线、晶体管、第1存储区域和第2存储区域。晶体管对在第1、第2信号线之间流动的第1方向及相反的第2方向的电流的导通进行控制。第1存储区域连接于第1信号线与晶体管的一端之间，具有若在第1方向流动第1平行阈值以上的电流则磁化的朝向成为平行、若在第2方向流动第1反平行阈值以上的电流则成为反平行的第1磁性隧道接合元件。第2存储区域连接于第2信号线与晶体管的另一端之间，具有若在第2方向流动比第1平行阈值大的第2平行阈值以上的电流则磁化的朝向成为平行、若在第1方向流动比第1反平行阈值大的第2反平行阈值以上的电流则成为反平行的第2磁性隧道接合元件。

Description

存储装置及其制造方法
关联申请
本申请享有以日本专利申请2011-194634号(申请日：2011年9月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明涉及存储装置及其制造方法。
背景技术
磁阻存储器(MRAM：Magnetoresistive Random Access Memory)是利用磁性隧道接合(MTJ：Magnetic Tunnel Junction)元件的电阻的变化进行信息存储的非易失性存储器之一。MTJ元件具有一对铁磁性层和设置于该一对铁磁性层之间的隧道势垒层。MTJ元件是通过在铁磁性层的磁化方向的平行、反平行的状态，使针对在隧道势垒层中流动的隧道电流的电阻值变化的元件。在由这样的MRAM实现的存储装置中，在实现多值化(3值以上)时，期望元件构造及制造工序的简单化。
发明内容
本发明的实施方式，提供在实现多值化时能够达到元件构造及制造工序的简单化的存储装置及其制造方法。
实施方式所涉及的存储装置具备：第1信号线、第2信号线、晶体管、第1存储区域和第2存储区域。
晶体管对在第1信号线与第2信号线之间流动的第1方向的电流及与前述第1方向相反的第2方向的电流的各自的导通进行控制。
第1存储区域连接于第1信号线与晶体管的一端之间。此外，第1存储区域具有第1磁性隧道接合元件，该第1磁性隧道接合元件若在第1方向流动第1平行阈值以上的电流则磁化的朝向成为平行，若在第2方向流动第1反平行阈值以上的电流则磁化的朝向成为反平行。
第2存储区域连接于第2信号线与晶体管的另一端之间。此外，第2存储区域具有第2磁性隧道接合元件，该第2磁性隧道接合元件若在第2方向流动比前述第1平行阈值大的第2平行阈值以上的电流则磁化的朝向成为平行，若在第1方向流动比第1反平行阈值大的第2反平行阈值以上的电流则磁化的朝向成为反平行。
根据本发明的实施方式，能够提供在实现多值化时能够达到元件构造及制造工序的简单化的存储装置及其制造方法。
附图说明
图1(a)～(c)是例示第1实施方式所涉及的存储装置的结构的示意性剖面图。
图2是例示第1实施方式所涉及的存储装置的示意性俯视图。
图3(a)～(c)是图2所示的部分的示意性放大剖面图。
图4(a)～(b)是例示存储装置的电路结构的图。
图5(a)～图6(b)是说明具体的写入工作的示意性剖面图。
图7(a)～图10(b)是说明本实施方式所涉及的制造方法的示意性剖面图。
图11是例示第3实施方式所涉及的存储装置的示意性剖面图。
图12(a)～(b)是例示存储区域的层构造的示意性剖面图。
图13(a)～图15(b)是说明本实施方式所涉及的制造方法的示意性剖面图。
图16是例示存储装置及其周边电路的框图。
图17(a)～图18(h)是说明具体的写入工作的示意性剖面图。
具体实施方式
以下，基于附图说明本发明的实施方式。
另外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分之间的大小的比系数等未必与现实的情况相同。此外，即使在表示相同部分的情况下，也有时相互的尺寸和/或比系数依附图而不同地进行表示。
此外，在本说明书及各图中，对于与关于已经出现的图而前面描述了的要素相同的要素赋予同一符号并适宜省略详细的说明。
(第1实施方式)
图1(a)～(c)是例示第1实施方式所涉及的存储装置的结构的示意性剖面图。
图2是例示第1实施方式所涉及的存储装置的示意性俯视图。
图3(a)～(c)是图2所示的部分的示意性放大剖面图。
图4(a)～(b)是例示存储装置的电路结构的图。
图1(a)表示图2所示的A-A线剖面。图3(a)表示图2所示的B-B线剖面。图3(b)表示图2所示的C-C剖面。图3(c)表示图2所示的D-D线剖面。本实施方式所涉及的存储装置110具备：第1信号线BL(1)、第2信号线BL(2)、晶体管Tr、第1存储区域10和第2存储区域20。
第1信号线BL(1)及第2信号线BL(2)例如是位线。
晶体管Tr对在第1信号线BL(1)与第2信号线BL(2)之间流动的第1方向的电流及与第1方向相反的第2方向的电流的各自的导通进行控制。晶体管Tr例如是MISFET(Metal Insulator Semiconductor Fieldeffect transistor，金属氧化物半导体场效应晶体管)。
在实施方式中，将从第2信号线BL(2)经由晶体管Tr朝向第1信号线BL(1)的电流方向d1称为第1方向，将其相反的方向d2称为第2方向。
在图2中，示意性地表示存储装置110的俯视布局。
如图2所表示，在存储装置110中，例如以等间隔交替地配置有多条第1信号线BL(1)及多条第2信号线BL(2)。
在此，在实施方式中，将第1信号线BL(1)及第2信号线BL(2)的延伸方向设定为X轴方向。
将多条第1信号线BL(1)及多条第2信号线BL(2)之中相邻的一对第1信号线BL(1)及第2信号线BL(2)设定为组，以各组处理独立的信号。
晶体管Tr设置于一对第1信号线BL(1)及第2信号线BL(2)之间。在该一对第1信号线BL(1)及第2信号线BL(2)之间，并列地配置多个晶体管Tr。
在与第1信号线BL(1)及第2信号线BL(2)正交的方向(Y轴方向)，配置多条控制线WL。控制线WL例如是字线。将该控制线WL作为栅电极，在第1信号线BL(1)及第2信号线(2)与控制线WL的交叉位置设置晶体管Tr。
图1(a)表示以这样的多个晶体管Tr之中的一个晶体管Tr为中心的剖面。在本实施方式所涉及的存储装置110中，将以该一个晶体管Tr为中心的结构设定为一个单位。并且，沿着第1信号线BL(1)及第2信号线BL(2)的方向与控制线WL的方向，矩阵状地配置有多个单位。由于存储装置110中的该单位的结构相同，所以在以下的说明中，进行以一个单位为中心的说明。
如图4(1)的电路图及图4(b)的框图所表示，在第1信号线BL(1)与晶体管Tr的一端之间，连接着第1存储区域10。另外，在第2信号线BL(2)与晶体管Tr的另一端之间，连接着第2存储区域20。在此，晶体管Tr的一端，是晶体管Tr的源或漏。在本实施方式中，将晶体管Tr的一端设定为源。此外，晶体管Tr的另一端，是晶体管Tr的漏或源。在本实施方式中，将晶体管Tr的另一端设定为漏。
即，晶体管Tr的源侧经由第1存储区域10与第1信号线BL(1)连接，漏侧经由第2存储区域20与第2信号线BL(2)连接。由此，若晶体管Tr的控制线WL被选择，则在一对第1信号线BL(1)及第2信号线BL(2)之间，第1存储区域10及第2存储区域20串联连接。
如图1(a)所表示，第1存储区域10具有第1磁性隧道接合元件MTJ(1)，该第1磁性隧道接合元件MTJ(1)若在方向d1流动第1平行阈值以上的电流则磁化的朝向成为平行，若在方向d2流动第1反平行阈值以上的电流则磁化的朝向成为反平行。此外，第2存储区域20具有第2磁性隧道接合元件MTJ(2)，该第2磁性随道接合元件MTJ(2)若在方向d2流动比第1平行阈值大的第2平行阈值以上的电流则磁化的朝向成为平行，若在方向d1流动比第1反平行阈值大的第2反平行阈值以上的电流则磁化的朝向成为反平行。平行阈值及反平行阈值，是磁性隧道接合元件的磁化的朝向反转的电流的阈值，在本实施方式中也将该电流值称为“磁化反转的阈值”。
图1(b)是例示第1磁性隧道接合元件MTJ(1)的构造的示意性剖面图，图1(c)是例示第2磁性隧道接合元件MTJ(2)的构造的示意性剖面图。
第1磁性隧道接合元件MTJ(1)具有将第1磁化自由层101(1)、第1隧道势垒层102(1)及第1磁化固定层103(1)按顺序层叠而成的第1层叠体ST1。在此，将这些层的层叠方向称为Z轴方向。此外，在Z轴方向，也将从第1磁化自由层101(1)朝向第1磁化固定层103(1)的方向称为上(上侧)，将其相反方向称为下(下侧)。
另外，在第1磁性隧道接合元件MTJ(1)中，在第1磁化自由层101(1)的下侧设置第1下部层104(1)，在第1磁化固定层103(1)的上侧设置第1上部导电层105(1)。
第1磁化固定层103(1)包含反铁磁性层或铁磁性层，设置为磁化的方向(旋转的方向)难以反转。另一方面，第1磁化自由层101(1)包含铁磁性层，设置为磁化的方向容易反转。
在第1磁性隧道接合元件MTJ(1)中，依相对于第1磁化固定层103(1)的磁化的方向的、第1磁化自由层101(1)的磁化的方向是平行还是反平行，通过第1隧道势垒层102(1)的隧道电流的电阻值发生变化。
因此，在第1磁性隧道接合元件MTJ(1)中，能够根据要存储的信息控制第1磁化自由层101(1)的磁化的方向，通过隧道电流量读取电阻值的变化，读出所存储的信息。
在此，将磁化自由层(例如第1磁化自由层101(1))的磁化的方向相对于磁化固定层(例如第1磁化固定层103(1))的磁化的方向成为平行的状态称为并行状态(以下表示为“P状态”)，将成为反平行的状态称为反并行状态(以下表示为“AP状态”)。
在第1磁性隧道接合元件MTJ(1)中，若在第1磁化自由层101(1)与第1磁化固定层103(1)之间流动第1平行阈值以上的电流或第1反平行阈值以上的电流，则第1磁化自由层101(1)的磁化的方向反转。
具体地，若从第1磁化自由层101(1)朝向第1磁化固定层103(1)流动第1平行阈值以上的电流(i1P)，则第1磁化自由层101(1)的磁化的方向成为P状态。即，第1磁性隧道接合元件MTJ(1)，通过方向d1的电流(i1P)而成为P状态。
另一方面，若从第1磁化固定层103(1)朝向第1磁化自由层101(1)流动第1反平行阈值以上的电流(i1A)，则第1磁化自由层101(1)的磁化的朝向成为AP状态。即，第1磁性隧道接合元件MTJ(1)，通过方向d2的电流(i1A)而成为AP状态。
在此，电流i1A比电流i1P大。
第2磁性隧道接合元件MTJ(2)具有与第1磁性隧道接合元件MTJ(1)同样的构造。即，第2磁化自由层101(2)与第1磁化自由层101(1)相对应，第2隧道势垒层102(2)与第1隧道势垒层102(1)相对应，第2磁化固定层103(2)与第1磁化固定层103(1)相对应。此外，第2下部层104(2)与第1下部层104(1)相对应，第2上部导电层105(2)与第1上部导电层105(1)相对应。
在第2磁性隧道接合元件MTJ(2)中，若在第2磁化自由层101(2)与第2磁化固定层103(2)之间流动比第1平行阈值大的第2平行阈值以上的电流或比第1反平行阈值大的第2反平行阈值以上的电流，则第2磁化自由层101(2)的磁化的方向反转。
具体地，若从第2磁化自由层101(2)朝向第2磁化固定层103(2)流动第2平行阈值以上的电流(i2P)，则第2磁化自由层101(2)的磁化的方向成为P状态。即，第2磁性隧道接合元件MTJ(2)，通过方向d2的电流(i2P)而成为P状态。
另一方面，若从第2磁化固定层103(2)朝向第2磁化自由层101(2)流动第2反平行阈值以上的电流(i2A)，则第2磁化自由层101(2)的磁化的朝向成为AP状态。即，第2磁性隧道接合元件MTJ(2)，通过方向d1的电流(i2A)而成为AP状态。
在此，电流i1A比电流i1P大。此外，电流i2A比电流i2P大。
各电流的大小关系，是电流i1P＜电流i1A＜电流i2P＜电流i2A。
在本实施方式所涉及的存储装置110中，通过上述的电流i1P、i1A、i2P及i2A，控制第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的A状态及AP状态，在第1存储区域10及第2存储区域20存储多值的信息。即，由于通过A状态、AP状态存储2值的信息，所以在本实施方式所涉及的存储装置110中，通过2个磁性隧道接合元件(第1磁性隧道接合元件MTJ(1)和第2磁性隧道接合元件MTJ(2))的各自的A状态及AP状态，能够存储4值的信息。
在此，关于本实施方式所涉及的存储装置110的各部分的配置例进行说明。
如图1(a)所表示，晶体管Tr形成于例如由硅形成的半导体基板50。在半导体基板50，以预定的间隔形成晶体管Tr的源区域61及漏区域62。在半导体基板50的主面50a上，在源区域61及漏区域62之间，隔着栅绝缘膜63设置控制线WL。将控制线WL作为栅电极，来控制晶体管Tr的导通/截止。
在半导体基板50的主面50a上，设置有覆盖控制线WL的绝缘膜81。在晶体管Tr的源区域61的上方，设置贯通绝缘膜81的第1通孔31。第1通孔31与源区域61导通。另一方面，在晶体管Tr的漏区域62的上方，设置贯通绝缘膜81的第2通孔32。第2通孔32与漏区域62导通。
在第1通孔31上，设置第1下部金属41(1)，在其上设置第1磁性隧道接合元件MTJ(1)。此外，在第2通孔32上，设置第2下部金属41(2)，在其上设置第2磁性隧道接合元件MTJ(2)。
在第1磁性隧道接合元件MTJ(1)上，设置第1上部金属42(1)，在其上设置第1信号线BL(1)。此外，在第2磁性隧道接合元件MTJ(2)上，设置第2上部金属42(2)，在其上设置第2信号线BL(2)。
在第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的周边，设置绝缘膜82。第1信号线BL(1)及第2信号线BL(2)，在该绝缘膜82的上侧露出。
在此，为了改变第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的磁化反转的阈值，有改变构成第1层叠体ST1及第2层叠体ST2的层的材料的方法和改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积的方法。
在本实施方式中，作为一例，通过改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积，来改变磁化反转的阈值。第1磁化自由层101(1)及第2磁化自由层101(2)的体积越大，磁化反转的阈值变得越大。
在本实施方式中，第1层叠体ST1的第1磁化自由层101(1)与第2层叠体ST2的第2磁化自由层101(2)在同一平面上以同一厚度设置。此外，两层的材料相同。
此外，第1层叠体ST1的第1隧道势垒层102(1)与第2层叠体ST2的第2隧道势垒层102(2)在同一平面上以同一厚度设置。此外，两层的材料相同。
此外，第1层叠体ST1的第1磁化固定层103(1)与第2层叠体ST2的第2磁化固定层103(2)在同一平面上以同一厚度设置。此外，两层的材料相同。
因此，通过改变第1层叠体ST1及第2层叠体ST2的在Z轴方向观察的外形的面积，能够改变第1磁化自由层101(1)及第2磁化自由层101(2)的体积，从而改变磁化反转的阈值。
如图2所表示，第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的在Z轴方向观察的外形、即第1层叠体ST1及第2层叠体ST2的在Z轴方向观察的外形，成为圆形状。在本实施方式中，与第1磁性隧道接合元件MTJ(1)的直径D1相比，将第2磁性隧道接合元件MTJ(2)的直径D2设定得较大。由此，与第1磁化自由层101(1)的体积相比，第2磁化自由层101(2)的体积变大，从而能够使第2磁性隧道接合元件MTJ(2)的磁化反转的阈值比第1磁性隧道接合元件MTJ(1)的磁化反转的阈值大。
作为具体的一例，相对于第1磁性隧道接合元件MTJ(1)的直径D1，将第2磁性隧道接合元件MTJ(2)的直径D2设定为约1.5倍。
由此，第2磁性隧道接合元件MTJ(2)的磁化反转的阈值，相对于第1磁性隧道接合元件MTJ(1)的磁化反转的阈值成为约2.25倍。
另外，在本实施方式中，由于直径D2比直径D1大，所以与第1磁性隧道接合元件MTJ(1)在P状态下的电阻值相比，第2磁性隧道接合元件MTJ(2)在P状态下的电阻值变小。这样，由于第1磁性隧道接合元件MTJ(1)与第2磁性隧道接合元件MTJ(2)在P状态下的电阻值不同，所以在仅某一方成为P状态的情况下，能够判别出哪一方成为P状态。
即，在对第1信号线BL(1)与第2信号线BL(2)之间施加相同电压的情况下，在仅第1磁性隧道接合元件MTJ(1)处于P状态的情况和仅第2磁性隧道接合元件MTJ(2)处于P状态的情况下，会产生因电阻值的不同引起的电流的不同。由此，能够判别哪一个磁性隧道接合元件成为P状态。
如先前所说明，在本实施方式所涉及的存储装置110中，第1层叠体ST1及第2层叠体ST2的层构造相同。因此，在分别同样地层叠磁化自由层、隧道势垒层及磁化固定层之后，能够通过一次蚀刻形成直径D1及D2的第1层叠体ST1及第2层叠体ST2。
在这样形成了第1层叠体ST1及第2层叠体ST2的情况下，例如沿着从第2信号线BL(2)向第1信号线BL(1)流动的电流的方向d1，第1层叠体ST1的层叠顺序与第2层叠体ST2的层叠顺序相互相反。因此，关于相同电流的方向d1或d2，有在第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的一方从P状态变化为AP状态、在另一方从AP状态变化为P状态的特性。此外，除了该特性之外，还可利用磁化反转的阈值的不同，控制第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的P状态及AP状态。
接着，关于本实施方式所涉及的存储装置110的工作进行说明。
如图4(b)所表示，作为存储装置110的周边电路，设置有信号发生装置90及读出放大器91。信号发生装置90，在第1信号线BL(1)及第2信号线BL(2)之间施加写入电压或读出电压。
此外，在读出放大器91的一方，例如输入第1信号线BL(1)的电压，在另一方输入参考电压ref。由该读出放大器91得到的比较结果，成为所存储的信息的读出值。
接着，说明信息的写入工作的具体例子。
在进行信息的写入的情况下，信号发生装置90，作为写入电压，在第1信号线BL(1)及第2信号线BL(2)之间施加用于使电流i1A、i1P、i2A及i2P的某一种流动的电压。
图5(a)～图6(b)是说明具体的写入工作的示意性剖面图。
图5(a)例示选择晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i2A时的工作。
在第2磁性隧道接合元件MTJ(2)中，从第2磁化固定层103(2)朝向第2磁化自由层101(2)流动电流i2A。电流i2A，超过第2磁性隧道接合元件MTJ(2)的磁化反转的阈值(第2反平行阈值)。因此，第2磁性隧道接合元件MTJ(2)，通过流动电流i2A而成为AP状态。
另一方面，在第1磁性隧道接合元件MTJ(1)中，从第1磁化自由层101(1)朝向第1磁化固定层103(1)流动电流i2A。电流i2A，超过第1磁性隧道接合元件MTJ(1)的磁化反转的阈值(第1平行阈值)。因此，第1磁性隧道接合元件MTJ(1)，通过流动电流i2A而成为P状态。
在本实施方式中，将AP状态设定为位的“1”，将P状态设定为位的“0”。将存储于第1磁性隧道接合元件MTJ(1)的信息设定为2位之中的例如下位位，将存储于第2磁性隧道接合元件MTJ(2)的信息设定为2位之中的例如上位位。
因此，在图5(a)所例示的工作中，存储2位的“10”。
图5(b)例示选择晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i1A时的工作。
在第1磁性隧道接合元件MTJ(1)中，从第1磁化固定层103(1)朝向第1磁化自由层101(1)流动电流i1A。电流i1A，超过第1磁性隧道接合元件MTJ(1)的磁化反转的阈值(第1反平行阈值)。因此，第1磁性隧道接合元件MTJ(1)，通过流动电流i1A而成为AP状态。
另一方面，在第2磁性隧道接合元件MTJ(2)中，从第2磁化自由层101(2)朝向第2磁化固定层103(2)流动电流i1A。电流i1A，比第2磁性隧道接合元件MTJ(2)的磁化反转的阈值(第2平行阈值)小。因此，在第2磁性隧道接合元件MTJ(2)中，不进行磁化的反转，维持状态。在如图5(a)所表示那样流动电流i2A后，在流动电流i1A的情况下，维持AP状态。
因此，在图5(b)所例示的工作中，存储2位的“11”。
图6(a)例示选择晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i2P时的工作。
在第1磁性隧道接合元件MTJ(1)中，从第1磁化固定层103(1)朝向第1磁化自由层101(1)流动电流i2P。电流i2P，超过第1磁性隧道接合元件MTJ(1)的磁化反转的阈值(第1反平行阈值)。因此，第1磁性隧道接合元件MTJ(1)，通过流动电流i2P而成为AP状态。
另一方面，在第2磁性隧道接合元件MTJ(2)中，从第2磁化自由层101(2)朝向第2磁化固定层103(2)流动电流i2P。电流i2P，超过第2磁性隧道接合元件MTJ(2)的磁化反转的阈值(第2平行阈值)。因此，第2磁性隧道接合元件MTJ(2)，通过流动电流i2P而成为P状态。
因此，在图6(a)所例示的工作中，存储2位的“01”。
图6(b)例示选择晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i1P时的工作。
在第2磁性隧道接合元件MTJ(2)中，从第2磁化固定层103(2)朝向第2磁化自由层101(2)流动电流i1P。电流i1P比第2磁性隧道接合元件MTJ(2)的磁化反转的阈值(第2反平行阈值)小。因此，在第2磁性隧道接合元件MTJ(2)中，不进行磁化的反转，维持状态。在如图6(a)所表示那样流动了电流i2P后，在流动电流i1P的情况下，维持P状态。
另一方面，在第1磁性隧道接合元件MTJ(1)中，从第1磁化自由层101(1)朝向第1磁化固定层103(1)流动电流i1P。电流i1P，超过第1磁性隧道接合元件MTJ(1)的磁化反转的阈值(第1平行阈值)。因此，在第1磁性隧道接合元件MTJ(1)中，通过流动电流i1A而成为P状态。
因此，在图6(b)所例示的工作中，存储2位的“00”。
在此，关于写入工作进行总结。
在存储“00”的情况下，在流动电流i2P之后，流动电流i1P。
在存储“01”的情况下，流动电流i2P。
在存储“10”的情况下，流动电流i2A。
在存储“11”的情况下，在流动电流i2A之后，流动电流i1A。
接着，说明信息的读出工作的具体例子。
在进行信息的读出的情况下，信号发生装置90，作为读出电压，在第1信号线BL(1)及第2信号线BL(2)之间，施加读出电压。读出电压比最小的写入电压小。
如图4(b)所表示，依第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的AP状态及P状态的组合，合计的电阻值发生变化。由此，第1信号线BL(1)与参考电压ref的差发生变化，从而能够进行所存储的信息的判别。
在此，表示由第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的AP状态及P状态形成的电阻值的一例。
在第1磁性隧道接合元件MTJ(1)为AP状态的情况下，电阻值例如为7千欧(kΩ)。此外，在第2磁性隧道接合元件MTJ(2)为P状态的情况下，电阻值例如为3kΩ。在将第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的MR比(磁阻变化率)例如设定为200％的情况下，由第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的AP状态及P状态的组合形成的合计的电阻值如下。
在“00”的情况下，合计的电阻值成为10kΩ(寄生电阻)。
在“10”的情况下，合计的电阻值成为16kΩ。
在“01”的情况下，合计的电阻值成为24kΩ。
在“11”的情况下，合计的电阻值成为30kΩ。
读出放大器91的输出根据上述的合计的电阻值而变化。因此，根据读出放大器91的输出，能够辨别所存储的信息。另外，在本实施方式中，在第1磁性隧道接合元件MTJ(1)的AP状态下的电阻值与第2磁性隧道接合元件MTJ(2)的AP状态下的电阻值上设置差。因此，在“10”的情况和“01”的情况下，合计的电阻值产生差异，可以通过读出放大器91的输出判别出它们。
这样，存储装置110能够通过第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)应对多值化。此外，通过将第1层叠体ST1及第2层叠体ST2设定为相同层构造，可以实现简单的结构。
(第2实施方式)
接着，作为第2实施方式，关于存储装置110的制造方法进行说明。
图7(a)～图10(b)是说明本实施方式所涉及的制造方法的示意性剖面图。
首先，如图7(a)所表示，在半导体基板50上，例如利用CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺形成晶体管Tr。由此，在半导体基板50的主面50a侧，形成源区域61及漏区域62，在它们之间隔着栅绝缘膜63形成控制线WL。
接着，在晶体管Tr上形成绝缘膜81，在源区域61及漏区域62上形成贯通绝缘膜81的第1通孔31及第2通孔32。在形成第1通孔31及第2通孔32时，首先，在绝缘膜81形成贯通孔，在贯通孔的内壁形成势垒金属，之后例如通过CVD(Chemical Vapor Deposition，化学汽相沉积)埋入钨(W)。此后，通过CMP(Chemical Mechanical Polishing，化学机械研磨)，实施表面的平坦化。
接着，如图7(b)所表示，在平坦化了的绝缘膜81上，形成基底金属层41。对于基底金属层41，例如使用钽(Ta)。基底金属层41的表面粗糙度，例如是0.2纳米(nm)以下。
接着，如图8(a)所表示，在基底金属层41上，形成按顺序层叠磁化自由层101、隧道势垒层102及磁化固定层103而成的层叠膜SL。此外，在层叠膜SL上，形成上部导电层材料105。另外，层叠膜SL及上部导电层材料105也可以连续成膜。
对于磁化自由层101，例如使用CoFeB。对于隧道势垒层102，例如使用MgO。对于磁化固定层103，例如使用CoFeB。
此外，作为上部导电层材料105，例如应用SiO2、SiN、Ta、TiAlxNy、TaN、TiN、WN、W、Al2O3。上部导电层材料105，既可以设定为使用了这些材料的任意一种的单层膜，也可以设定为至少使用了两种的层叠膜。
接着，在上部导电层材料105上涂敷抗蚀剂，通过光刻法形成抗蚀剂图形R1及R2。并且，将该抗蚀剂图形R1及R2作为掩模，对上部导电层材料105进行蚀刻。作为蚀刻方法，例如使用RIE(Reactive Ion Etching，反应性离子蚀刻)、IBE(Ion Beam Etching，离子束蚀刻)及湿法蚀刻中的任意一种。根据需要，也可以将这些蚀刻法组合而进行蚀刻。未被蚀刻而残留的部分，成为第1上部导电层105(1)及第2上部导电层105(2)。
第1上部导电层105(1)及第2上部导电层105(2)，在此后的蚀刻中作为硬掩模被利用。因此，第1上部导电层105(1)及第2上部导电层105(2)的在Z轴方向观察的外形，对应于第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的外形。通过该第1上部导电层105(1)及第2上部导电层105(2)的外形，能够设定第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的大小。在本实施方式中，例如将第1上部导电层105(1)及第2上部导电层105(2)的在Z轴方向观察的外形分别设定为圆形状，且相对于第1上部导电层105(1)的直径，将第2上部导电层105(2)的直径设定为约1.5倍。
此后，将第1上部导电层105(1)及第2上部导电层105(2)用作硬掩模，对层叠膜SL进行蚀刻。作为蚀刻方法，例如使用RIE、高温RIE(例如150℃～300℃)及IBE之中的任意一种。根据需要，也可以将这些蚀刻法组合而进行蚀刻。通过该蚀刻，如图8(b)所表示，形成作为层叠膜SL的残留的一部分的第1层叠体ST1及作为层叠膜SL的残留的另一部分的第2层叠体ST2。即，在第1上部导电层105(1)的下侧，形成由第1磁化自由层101(1)、第1隧道势垒层102(1)及第1磁化固定层103(1)形成的第1层叠体ST1，在第2上部导电层105(2)下侧，形成由第2磁化自由层101(2)、第2隧道势垒层102(2)及第2磁化固定层103(2)形成的第2层叠体ST2。第1层叠体ST1的在Z轴方向观察的面积，比第2层叠体ST2的在Z轴方向观察的面积小。
在形成了第1层叠体ST1及第2层叠体ST2之后，由保护膜83覆盖它们。作为保护膜83，例如使用SixNy、Al2O3、AlxOy(富氧：小于x＝2，y＝3)、SiO2、SiAlxOy、TiO2、ZrO2之中的任意一种，或其中的至少2种的组合。作为成膜方法，例如使用溅射法(包含斜向入射沉积)、CVD、ALD(Atomic Layer Deposition，原子层沉积)。在本实施方式中，作为保护膜83的一例，利用溅射法(包含斜向入射沉积)以30nm的膜厚形成SiN。
接着，如图9(a)所表示，使层间绝缘膜84沉积，埋入于第1层叠体ST1与第2层叠体ST2之间。对层间绝缘膜84，例如使用SiO2、SiOF、SiOC。并且，通过CMP将层间绝缘膜84平坦化。此外，在平坦化之后，对层间绝缘膜84进行回蚀(etch back)，使第1上部导电层105(1)及第2上部导电层105(2)的上侧的一部分露出。
接着，如图9(b)所表示，在露出的第1上部导电层105(1)及第2上部导电层105(2)上，使上部金属材料42沉积，与第1上部导电层105(1)及第2上部导电层105(2)取得接触。对于上部金属材料42，例如使用Ti、Ta、TiN、W、TaN。
接着，通过光刻法及蚀刻，除去上部金属材料42、层间绝缘膜84及基底金属层41的一部分。由此，如图10(a)所表示，从Z轴方向观察，包含第1层叠体ST1及第2层叠体ST2的部分以外的上部金属材料42、层间绝缘膜84及基底金属层41被除去。此后，使保护膜85沉积。保护膜85的材料，与保护膜83同样。
接着，如图10(b)所表示，使绝缘膜82沉积在保护膜85上，并在进行了表面的平坦化之后，例如通过镶嵌法形成由铜(Cu)形成的第1信号线BL(1)及第2信号线BL(2)。由此，在第1信号线BL(1)与第1通孔31之间，形成具有第1磁性隧道接合元件MTJ(1)的第1存储区域10，在第2信号线BL(2)与第2通孔32之间，形成具有第2磁性隧道接合元件MTJ(2)的第2存储区域20。
通过这样的工序，完成存储装置110。
在上述的制造方法中，如图8(a)～(b)所表示的工序那样，在对磁化自由层101、隧道势垒层102及磁化固定层103按顺序分别同样地进行成膜之后，通过蚀刻一并地形成不同大小的第1层叠体ST1及第2层叠体ST2。因此，与以单独的工序制造第1层叠体ST1及第2层叠体ST2的情况比较，可以大幅地实现制造工序的简单化。另外，通过作为蚀刻时的硬掩模而利用的第1上部导电层105(1)及第2上部导电层105(2)的大小，能够简单且正确地设定第1层叠体ST1及第2层叠体ST2的大小，可以容易地制造体积不同的第1磁化自由层101(1)及第2磁化自由层101(2)。
此外，在存储装置110中，如图2所表示，具备多个第1存储区域10(在图2中表示第1磁性隧道接合元件MTJ(1)的区域)和多个第2存储区域20(在图2中表示第2磁性隧道接合元件MTJ(2)的区域)。
多个第1存储区域10，在X轴方向(行方向)及Y轴方向(列方向)分别以同一间距配置。
此外，多个第2存储区域20，在X轴方向(行方向)及Y轴方向(列方向)分别以同一间距(与第1存储区域10的间距相同的间距)配置。
并且，多个第1存储区域10与多个第2存储区域20在X轴方向及Y轴方向相互偏离半间距而配置。
通过这样的布局，在形成第1存储区域10及第2存储区域20时使用的光刻法的平衡均匀。因此，即使第1存储区域10与第2存储区域20的相互的大小不同，也可抑制制造偏差，提供稳定的产品。
(第3实施方式)
图11是例示第3实施方式所涉及的存储装置的示意性剖面图。
图12(a)～(b)是例示存储区域的层构造的示意性剖面图。
如图11所表示，本实施方式所涉及的存储装置120，在第1存储区域10设置第1磁性隧道接合元件MTJ(1)和第3磁性隧道接合元件MTJ(3)，在第2存储区域20设置第2磁性隧道接合元件MTJ(2)和第4磁性隧道接合元件MTJ(4)。
第3磁性隧道接合元件MTJ(3)设置于第1信号线BL(1)与第1磁性隧道接合元件MTJ(1)之间。第3磁性隧道接合元件MTJ(3)，若在方向d1流动比第1平行阈值小的第3平行阈值以上的电流则磁化的朝向成为平行，若在方向d2流动比第1反平行阈值小的第3反平行阈值以上的电流则磁化的朝向成为反平行。
如图12(a)所表示，第3磁性隧道接合元件MTJ(3)堆叠于第1磁性隧道接合元件MTJ(1)上。
第3磁性隧道接合元件MTJ(3)具有将第3磁化自由层101(3)、第3隧道势垒层102(3)及第3磁化固定层103(3)按顺序层叠而成的第3层叠体ST3。此外，在第3磁化自由层101(3)的下侧设置第3下部层104(3)，在第3磁化固定层103(3)的上侧设置第3上部导电层105(3)。
该第3磁性隧道接合元件MTJ(3)的第3层叠体ST3的层叠顺序与第1磁性隧道接合元件MTJ(1)的第1层叠体ST1的层叠顺序为相互相同的顺序。即，第1层叠体ST1，从下向上，依次层叠第1磁化自由层101(1)、第1隧道势垒层102(1)及第1磁化固定层103(1)，第3层叠体ST3也以同样的顺序层叠。
这样，将第1层叠体ST1与第3层叠体ST3堆叠而成的构造，设置于第1下部金属41(1)与第1上部金属42(1)之间。
第1层叠体ST1的在Z轴方向观察的外形的大小与第3层叠体ST3的在Z轴方向观察的外形的大小相等。因此，为了改变第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)的磁化反转的阈值，有改变构成第1层叠体ST1及第3层叠体ST3的层的材料的方法和改变磁化自由层的厚度的方法。通过这些方法的至少任意一种方法，将第3磁性隧道接合元件MTJ(3)的磁化反转的阈值设定得比第1磁性隧道接合元件MTJ(1)的磁化反转的阈值小。
在这样的第1存储区域10的构造中，例如沿着从第2信号线BL(2)向第1信号线BL(1)流动的电流的方向d1，第1层叠体ST1的层叠顺序与第3层叠体ST3的层叠顺序为相互相同的顺序。因此，相对于电流方向的A状态及P状态的状态变化，在第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)中相同。此外，除了该特性之外，还可利用磁化反转的阈值的不同，控制第1磁性隧道接合元件MTJ(1)及第2磁性隧道接合元件MTJ(2)的P状态及AP状态。
第4磁性隧道接合元件MTJ(4)设置于第2信号线BL(2)与第2磁性隧道接合元件MTJ(2)之间。第4磁性隧道接合元件MTJ(4)，若在方向d2流动比第2平行阈值小的第4平行阈值以上的电流则磁化的朝向成为平行，若在方向d1流动比第2反平行阈值小的第4反平行阈值以上的电流则磁化的朝向成为反平行。
如图12(b)所表示，第4磁性隧道接合元件MTJ(4)堆叠于第2磁性隧道接合元件MTJ(2)上。
第4磁性隧道接合元件MTJ(4)具有将第4磁化自由层101(4)、第4隧道势垒层102(4)及第4磁化固定层103(4)按顺序层叠而成的第4层叠体ST4。此外，在第4磁化自由层101(4)的下侧设置第4下部层104(4)，在第4磁化固定层103(4)的上侧设置第4上部导电层105(4)。
该第4磁性隧道接合元件MTJ(4)的第4层叠体ST4的层叠顺序与第2磁性隧道接合元件MTJ(2)的第2层叠体ST2的层叠顺序为相互相同的顺序。即，第2层叠体ST2，从下向上，依次层叠第2磁化自由层101(2)、第2隧道势垒层102(2)及第2磁化固定层103(2)，第4层叠体ST4也以同样的顺序层叠。
这样，将第2层叠体ST2与第4层叠体ST4堆叠而成的构造，设置于第2下部金属41(2)与第2上部金属42(2)之间。
第2层叠体ST2的在Z轴方向观察的外形的大小与第4层叠体ST4的在Z轴方向观察的外形的大小相等。因此，为了改变第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的磁化反转的阈值，有改变构成第2层叠体ST2及第4层叠体ST4的层的材料的方法和改变磁化自由层的厚度的方法。通过这些方法的至少任意一种方法，将第4磁性隧道接合元件MTJ(4)的磁化反转的阈值设定得比第2磁性隧道接合元件MTJ(2)的磁化反转的阈值小。
在这样的第2存储区域20的构造中，例如沿着从第2信号线BL(2)向第1信号线BL(1)流动的电流的方向d1，第2层叠体ST2的层叠顺序与第4层叠体ST4的层叠顺序为相互相同的顺序。因此，相对于电流方向的A状态及P状态的状态变化，在第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)中相同。此外，除了该特性之外，还可利用磁化反转的阈值的不同，控制第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的P状态及AP状态。
这样，通过使用在第1存储区域10层叠第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)、在第2存储区域20层叠第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的构造，在存储装置120中，能够实现存储4位的信息的结构。
另外，在图11所表示的存储装置120中，关于第1存储区域10及第2存储区域20的任一个，都应用了将磁性隧道接合元件层叠的结构，但是也可以仅对第1存储区域10及第2存储区域20的某一方应用将磁性隧道接合元件层叠的构造。此外，在第1存储区域10及第2存储区域20的各个中，层叠的磁性隧道接合元件的数量也可以是3个以上。
(第4实施方式)
接着，作为第4实施方式，关于存储装置120的制造方法进行说明。
图13(a)～图15(b)是说明本实施方式所涉及的制造方法的示意性剖面图。
在此，图13(a)所表示的向半导体基板50的晶体管Tr的形成、隔着栅绝缘膜63的控制线WL的形成、绝缘膜81的形成、第1通孔31及第2通孔32的形成、基底金属层41的形成，与图7～图8所表示的工序相同。
接着，在基底金属层41上，形成按顺序层叠磁化自由层101A、隧道势垒层102A、磁化固定层103A及上部导电层材料105A而成的第1层叠膜SL1，在第1层叠膜SL1上，形成按顺序层叠磁化自由层101B、隧道势垒层102B、磁化固定层103B及上部导电层材料105B而成的第2层叠膜SL2。在本实施方式中，磁化自由层101A及101B、隧道势垒层102A及102B、磁化固定层103A及103B的材料各自不同。
例如，对于磁化自由层101A使用CoFeB，对于磁化自由层101B使用Co。对于隧道势垒层102A使用MgO，对于隧道势垒层102B使用MgO。对于磁化固定层103A使用CoFeB，对于磁化固定层103B使用CoFeB。
通过使用这样不同的材料，能够改变层叠的2个磁性隧道接合元件的磁化反转的阈值。
接着，在上部导电层材料105B上涂敷抗蚀剂，通过光刻法形成抗蚀剂图形R1及R2。并且，将该抗蚀剂图形R1及R2作为掩模，对上部导电层材料105B进行蚀刻。作为蚀刻方法，例如使用RIE、IBE及湿法蚀刻中的任意一种。根据需要，也可以将这些蚀刻法组合而进行蚀刻。未被蚀刻而残留的部分，成为第3上部导电层105(3)及第4上部导电层105
(4)。
接着，将第3上部导电层105(3)及第4上部导电层105(4)作为硬掩模层而利用，对第1层叠膜SL1及第2层叠膜SL2进行蚀刻。作为蚀刻方法，例如使用RIE、高温RIE(例如150℃～300℃)及IBE之中的任意一种。根据需要，也可以将这些蚀刻法组合而进行蚀刻。通过该蚀刻，如图13(b)所表示，形成第1层叠体ST1、第2层叠体ST2、第3层叠体ST3及第4层叠体ST4。
即，在第1通孔31上残留第1层叠膜SL1的一部分而形成第1层叠体ST1，在第1层叠体ST1上残留第2层叠膜SL2的一部分而形成第3层叠体ST3。此外，在第2通孔32上残留第1层叠膜SL1的另一部分而形成第2层叠体ST2，在第2层叠体ST2上残留第2层叠膜SL2的另一部分而形成第4层叠体ST4。
由此，在第1层叠体ST1上重叠第3层叠体ST3，在第2层叠体ST2上重叠第4层叠体ST4。
通过经由抗蚀剂图形R1的第1层叠膜SL1及第2层叠膜SL2的一并的蚀刻，第1层叠体ST1的在Z轴方向观察的外形与第3层叠体ST3的在Z轴方向观察的外形相同。此外，通过经由抗蚀剂图形R2的第1层叠膜SL1及第2层叠膜SL2的一并的蚀刻，第2层叠体ST2的在Z轴方向观察的外形与第4层叠体ST4的在Z轴方向观察的外形相同。
此外，根据抗蚀剂图形R1及R2的面积，第1层叠体ST1的在Z轴方向观察的面积，比第2层叠体ST2的在Z轴方向观察的面积小。同样，第3层叠体ST3的在Z轴方向观察的面积，比第4层叠体ST4的在Z轴方向观察的面积小。
在形成了第1层叠体ST1、第2层叠体ST2、第3层叠体ST3及第4层叠体ST4之后，由保护膜83覆盖它们。
接着，如图14(a)所表示，使层间绝缘膜84沉积，埋入于第1层叠体ST1、第2层叠体ST2、第3层叠体ST3及第4层叠体ST4之间。并且，通过CMP将层间绝缘膜84平坦化。此外，在平坦化之后，对层间绝缘膜84进行回蚀，使第3上部导电层105(3)及第4上部导电层105(4)的上侧的一部分露出。
接着，如图14(b)所表示，在露出的第3上部导电层105(3)及第4上部导电层105(4)上，使上部金属材料42沉积，与第3上部导电层105(3)及第4上部导电层105(4)取得接触。
接着，通过光刻法及蚀刻，除去上部金属材料42、层间绝缘膜84及基底金属层41的一部分。由此，如图15(a)所表示，从Z轴方向观察，包含第1层叠体ST1、第2层叠体ST2、第3层叠体ST3及第4层叠体ST4的部分以外的上部金属材料42、层间绝缘膜84及基底金属层41被除去。此后，使保护膜85沉积。保护膜85的材料，与保护膜83同样。
接着，如图15(b)所表示，使绝缘膜82沉积在保护膜85上，并在进行了表面的平坦化之后，例如通过镶嵌法形成由铜(Cu)形成的第1信号线BL(1)及第2信号线BL(2)。由此，在第1信号线BL(1)与第1通孔31之间，形成具有第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)的第1存储区域10，在第2信号线BL(2)与第2通孔32之间，形成具有第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的第2存储区域20。
通过这样的工序，完成存储装置120。
在上述的制造方法中，如图13(a)～(b)所表示的工序那样，在对磁化自由层101A、隧道势垒层102A、磁化固定层103A、磁化自由层101B、隧道势垒层102B、磁化固定层103B同样地进行成膜之后，通过蚀刻一并地形成第1层叠体ST1与第3层叠体ST3的层叠构造以及第2层叠体ST2与第4层叠体ST4的层叠构造。因此，与以单独的工序制造这些层叠体和/或层叠构造的情况比较，可以大幅地实现制造工序的简单化。另外，通过作为蚀刻时的硬掩模而利用的第3上部导电层105(3)及第4上部导电层105(4)的大小，能够简单且正确地设定第1层叠体ST1及第3层叠体ST3、以及第2层叠体ST2及第4层叠体ST4的大小。
接着，关于本实施方式所涉及的存储装置120的工作。
图16是例示存储装置及其周边电路的框图。
图17(a)～图18(h)是说明具体的写入工作的示意性剖面图。
在图17～图18中，示意性表示存储装置120中的第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)、电流的方向、A状态以及AP状态。
如图16所表示，作为存储装置120的周边电路，设置有信号发生装置90及读出放大器91。在设置于晶体管Tr与第1信号线BL(1)之间的第1存储区域10，在晶体管Tr侧设置第1磁性隧道接合元件MTJ(1)，在第1信号线BL(1)侧设置第3磁性隧道接合元件MTJ(3)。此外，在设置于晶体管Tr与第2信号线BL(2)之间的第2存储区域20，在晶体管Tr侧设置第2磁性隧道接合元件MTJ(2)，在第2信号线BL(2)侧设置第4磁性隧道接合元件MTJ(4)。
接着，说明信息的写入工作的具体例子。
在进行信息的写入的情况下，信号发生装置90，作为写入电压，在第1信号线BL(1)及第2信号线BL(2)之间施加用于使电流i1A、i1P、i2A、i2P、i3A、i3P、i4A、i4P的某一种流动的电压。
在此，电流i3A是用于将第3磁性隧道接合元件MTJ(3)设定为AP状态的电流。电流i3A是第3反平行阈值以上的值。
电流i3P是用于将第3磁性隧道接合元件MTJ(3)设定为P状态的电流。电流i3P是第3平行阈值以上的值。
电流i4A是用于将第4磁性隧道接合元件MTJ(4)设定为A状态的电流。电流i4A是第4反平行阈值以上的值。
电流i4P是用于将第4磁性隧道接合元件MTJ(4)设定为P状态的电流。电流i4P是第4平行阈值以上的值。
电流i3A比电流i3P大。此外，电流i4A比电流i4P大。
各电流的大小的关系，为i3P＜i3A＜i1P＜i1A＜i4P＜i4A＜i2P＜i2A。
图17(a)例示流动电流i2P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i2P时的工作。
第2磁性隧道接合元件MTJ(2)，通过流动电流i2P而成为P状态。此外，电流i2P比第4平行阈值大。因此，第4磁性隧道接合元件MTJ(2)，通过流动电流i2P而成为P状态。
此外，相对于电流i2P的方向的层叠体ST1的层叠顺序，与层叠体ST4的层叠顺序相反。此外，电流i2P，比第1反平行阈值大。因此，第1磁性隧道接合元件MTJ(1)，通过流动电流i2P而成为AP状态。
此外，相对于电流i2P的方向的层叠体ST3的层叠顺序，与层叠体ST4的层叠顺序相反。此外，电流i2P，比第3反平行阈值大。因此，第3磁性隧道接合元件MTJ(3)，通过流动电流i4P而成为AP状态。
在本实施方式，将AP状态设定为位的“1”，将P状态设定为位的“0”。此外，作为一例，按第4磁性隧道接合元件MTJ(4)、第2磁性隧道接合元件MTJ(2)、第1磁性隧道接合元件MTJ(1)、第3磁性隧道接合元件MTJ(3)的顺序表示4位的信息。
因此，在图17(a)所例示的工作中，存储4位的“0011”。
图17(b)例示在图17(a)所表示的状态之后流动电流i3P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i3P时的工作。
若流动电流i3P，则仅第3磁性隧道接合元件MTJ(3)成为P状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图17(b)所例示的工作中，存储4位的“0010”。
图17(c)例示在图17(a)所表示的状态之后流动电流i1P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i1P时的工作。
若流动电流i1P，则仅第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)成为P状态，第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图17(c)所例示的工作中，存储4位的“0000”。
图17(d)例示在图17(a)所表示的状态之后流动电流i2A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i2A时的工作。
第2磁性隧道接合元件MTJ(2)，若流动电流i2A则成为AP状态。另一方面，第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)，若流动电流i2A则成为P状态。第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图17(d)所例示的工作中，存储4位的“0100”。
图17(e)例示在图17(c)所表示的状态之后流动电流i3A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i3A时的工作。
若流动电流i3A，则仅第3磁性隧道接合元件MTJ(3)成为AP状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图17(e)所例示的工作中，存储4位的“0001”。
图17(f)例示在图17(d)所表示的状态之后流动电流i3A时的工作。
若流动电流i3A，则仅第3磁性隧道接合元件MTJ(3)成为AP状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图17(f)所例示的工作中，存储4位的“0101”。
图17(g)例示在图17(d)所表示的状态之后流动电流i1A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i1A时的工作。
若流动电流i1A，则第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)成为AP状态，第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图17(g)所例示的工作中，存储4位的“0111”。
图17(h)例示在图17(g)所表示的状态之后流动电流i3P时的工作。
若流动电流i3P，则仅第3磁性隧道接合元件MTJ(3)成为P状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图17(h)所例示的工作中，存储4位的“0110”。
图18(a)例示流动电流i2A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i2A时的工作。
第2磁性隧道接合元件MTJ(2)，通过流动电流i2A而成为AP状态。此外，电流i2A比第4反平行阈值大。因此，第4磁性隧道接合元件MTJ(4)，通过流动电流i2A而成为AP状态。
此外，相对于电流i2A的方向的层叠体ST1的层叠顺序，与层叠体ST4的层叠顺序相反。此外，电流i2A，比第1平行阈值大。因此，第1磁性隧道接合元件MTJ(1)，通过流动电流i2A而成为P状态。
此外，相对于电流i2A的方向的层叠体ST3的层叠顺序，与层叠体ST4的层叠顺序相反。此外，电流i2A，比第3平行阈值大。因此，第3磁性隧道接合元件MTJ(3)，通过流动电流i2A而成为P状态。
因此，在图18(a)所例示的工作中，存储4位的“1100”。
图18(b)例示在图18(a)所表示的状态之后流动电流i3A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i3A时的工作。
若流动电流i3A，则仅第3磁性隧道接合元件MTJ(3)成为AP状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图18(b)所例示的工作中，存储4位的“1101”。
图18(c)例示在图18(a)所表示的状态之后流动电流i1A时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i1A时的工作。
若流动电流i1A，则第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)成为AP状态，第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图18(c)所例示的工作中，存储4位的“1111”。
图18(d)例示在图18(a)所表示的状态之后流动电流i2P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第1信号线BL(1)向第2信号线BL(2)流动电流i2P时的工作。
第2磁性隧道接合元件MTJ(2)，若流动电流i2P则成为P状态。另一方面，第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)，若流动电流i2P则成为AP状态。第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图18(d)所例示的工作中，存储4位的“1011”。
图18(e)例示在图18(c)所表示的状态之后流动电流i3P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i3P时的工作。
若流动电流i3P，则仅第3磁性隧道接合元件MTJ(3)成为P状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图18(e)所例示的工作中，存储4位的“1110”。
图18(f)例示在图18(d)所表示的状态之后流动电流i3P时的工作。
若流动电流i3P，则仅第3磁性隧道接合元件MTJ(3)成为P状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图18(f)所例示的工作中，存储4位的“1010”。
图18(g)例示在图18(d)所表示的状态之后流动电流i1P时的工作。即，是选择图16所表示的晶体管Tr的控制线WL、从第2信号线BL(2)向第1信号线BL(1)流动电流i1P时的工作。
若流动电流i1P，则第1磁性隧道接合元件MTJ(1)及第3磁性隧道接合元件MTJ(3)成为P状态，第2磁性隧道接合元件MTJ(2)及第4磁性隧道接合元件MTJ(4)的状态不反转，而维持。
因此，在图18(g)所例示的工作中，存储4位的“1000”。
图18(h)例示在图18(g)所表示的状态之后流动电流i3A时的工作。
若流动电流i3A，则仅第3磁性隧道接合元件MTJ(3)成为AP状态，其他的磁性隧道接合元件MTJ(1)、MTJ(2)及MTJ(4)的状态不反转，而维持。
因此，在图18(h)所例示的工作中，存储4位的“1001”。
在此，关于写入工作进行总结。
在存储“0000”的情况下，在流动电流i2P之后，流动电流i1P。
在存储“0001”的情况下，在流动电流i2P、流动电流i1P之后，流动电流i3A。
在存储“0010”的情况下，在流动电流i2P之后，流动电流i3P。
在存储“0011”的情况下，流动电流i2P。
在存储“0100”的情况下，在流动电流i2P之后，流动电流i2A。
在存储“0101”的情况下，在流动电流i2P、流动电流i2A之后，流动电流i3A。
在存储“0110”的情况下，在流动电流i2P、流动电流i2A、流动电流i1A之后，流动电流i3P。
在存储“0111”的情况下，在流动电流i2P、流动电流i2A之后，流动电流i1A。
在存储“1000”的情况下，在流动电流i2A、流动电流i2P之后，流动电流i1P。
在存储“1001”的情况下，在流动电流i2A、流动电流i2P、流动电流i1P之后，流动电流i3A。
在存储“1010”的情况下，在流动电流i2A、流动电流i2P之后，流动电流i3P。
在存储“1011”的情况下，在流动电流i2A之后，流动电流i2P。
在存储“1100”的情况下，流动电流i2A。
在存储“1101”的情况下，在流动电流i2A之后，流动电流i3A。
在存储“1110”的情况下，在流动电流i2A、流动电流i1A之后，流动电流i3P。
在存储“1111”的情况下，在流动电流i2A之后，流动电流i1A。
接着，说明信息的读出工作的具体例子。
在进行信息的读出的情况下，信号发生装置90，作为读出电压，在第1信号线BL(1)及第2信号线BL(2)之间，施加读出电压。读出电压比最小的写入电压小。
依第1～第4磁性隧道接合元件MTJ(1)～MTJ(4)的AP状态及P状态的组合，合计的电阻值发生变化。由此，第1信号线BL(1)与参考电压ref的差发生变化，从而能够进行所存储的信息的判别。
在此，表示由第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)的AP状态及P状态形成的电阻值的一例。
在第1磁性隧道接合元件MTJ(1)为P状态的情况下，电阻值例如为3kΩ。此外，在第2磁性隧道接合元件MTJ(2)为P状态的情况下，电阻值例如为12kΩ。此外，在第3磁性隧道接合元件MTJ(3)为P状态的情况下，电阻值例如为1.5kΩ。此外，在第4磁性隧道接合元件MTJ(4)为P状态的情况下，电阻值例如为6kΩ。在将第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)的MR比(磁阻变化率)例如设定为200％的情况下，由第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)的AP状态及P状态的组合形成的合计的电阻值如下。
在“0000”的情况下，合计的电阻值成为22.5kΩ(寄生电阻)。
在“0001”的情况下，合计的电阻值成为25.5kΩ。
在“0010”的情况下，合计的电阻值成为28.5kΩ。
在“0011”的情况下，合计的电阻值成为31.5kΩ。
在“0100”的情况下，合计的电阻值成为34.5kΩ。
在“0101”的情况下，合计的电阻值成为37.5kΩ。
在“0110”的情况下，合计的电阻值成为40.5kΩ。
在“0111”的情况下，合计的电阻值成为43.5kΩ。
在“1000”的情况下，合计的电阻值成为46.5kΩ。
在“1001”的情况下，合计的电阻值成为49.5kΩ。
在“1010”的情况下，合计的电阻值成为52.5kΩ。
在“1011”的情况下，合计的电阻值成为55.5kΩ。
在“1100”的情况下，合计的电阻值成为58.5kΩ。
在“1101”的情况下，合计的电阻值成为61.5kΩ。
在“1110”的情况下，合计的电阻值成为64.5kΩ。
在“1111”的情况下，合计的电阻值成为67.5kΩ。
读出放大器91的输出根据上述的合计的电阻值而变化。因此，根据读出放大器91的输出，能够辨别所存储的信息。
这样，存储装置120能够通过第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)应对4位的多值化。此外，通过将第1层叠体ST1及第2层叠体ST2以及第3层叠体ST3及第4层叠体ST4设定为相同层构造，可以实现简单的结构。
如以上所说明，根据实施方式所涉及的存储装置及其制造方法，在使用磁性隧道接合元件实现应对多值化的构造时，能够达到层构造及制造工序的简单化。
另外，虽然在上面说明了本实施方式及其变形例，但本发明并不限定于这些例子。例如，虽然关于第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)，将P状态设定为位“0”，将AP状态设定为位“1”，但是也可以相反。此外，关于第1磁性隧道接合元件MTJ(1)～第4磁性隧道接合元件MTJ(4)，AP状态下的电阻值是一例，而并不限定于此。
此外，在图5及图6、图17及图18中示出了写入工作的具体例子，但写入工作也可以是其以外的方法。
此外，层叠体ST1、ST2、ST3及ST4的各层的层叠顺序，也可以与上面说明的层叠顺序相反。在此情况下，电流的方向d2成为第1方向，电流的方向d1成为第2方向。
此外，对于前述的各实施方式或其变形例，本领域技术人员可以适宜进行构成要素的增加、删除、设计变更和/或适宜组合各实施方式的特征，只要具备本发明的主旨，便包含于本发明的范围。
虽然说明了本发明的几种实施方式，但是这些实施方式仅是作为例子而提示的，而并非要限定发明的范围。这些新的实施方式也可以以其他各种方式实施，在不脱离发明的主旨的范围，可以进行各种省略、置换和变形。这些实施方式和/或其变形包含于发明的范围和/或主旨，并且包含于权利要求中记载的发明及其均等的范围。

Claims (20)

1.一种存储装置，其特征在于，具备：
第1信号线；
第2信号线；
晶体管，其对在前述第1信号线与前述第2信号线之间流动的第1方向的电流及与前述第1方向相反的第2方向的电流的各自的导通进行控制；
第1存储区域，其连接于前述第1信号线与前述晶体管的一端之间，具有第1磁性隧道接合元件，该第1磁性隧道接合元件若在前述第1方向流动第1平行阈值以上的电流则磁化的朝向成为平行，若在前述第2方向流动第1反平行阈值以上的电流则磁化的朝向成为反平行；以及
第2存储区域，其连接于前述第2信号线与前述晶体管的另一端之间，具有第2磁性隧道接合元件，该第2磁性隧道接合元件若在前述第2方向流动比前述第1平行阈值大的第2平行阈值以上的电流则磁化的朝向成为平行，若在前述第1方向流动比前述第1反平行阈值大的第2反平行阈值以上的电流则磁化的朝向成为反平行。
2.根据权利要求1所述的存储装置，其特征在于：
前述第1磁性隧道接合元件具有将第1磁化自由层、第1隧道势垒层及第1磁化固定层按顺序层叠而成的第1层叠体；
前述第2磁性隧道接合元件具有将第2磁化自由层、第2隧道势垒层及第2磁化固定层按顺序层叠而成的第2层叠体；
沿着前述第1方向，前述第1层叠体的层叠顺序与前述第2层叠体的层叠顺序相互相反。
3.根据权利要求2所述的存储装置，其特征在于：
前述第1磁化自由层的体积，比前述第2磁化自由层的体积小。
4.根据权利要求2所述的存储装置，其特征在于：
前述第1磁化自由层与前述第2磁化自由层在同一平面上以同一厚度设置；
前述第1隧道势垒层与前述第2隧道势垒层在同一平面上以同一厚度设置；
前述第1磁化固定层与前述第2磁化固定层在同一平面上以同一厚度设置。
5.根据权利要求1所述的存储装置，其特征在于：
前述第1存储区域具有第3磁性隧道接合元件，该第3磁性隧道接合元件设置于前述第1信号线与前述第1磁性隧道接合元件之间，且若在前述第1方向流动比前述第1平行阈值小的第3平行阈值以上的电流则磁化的朝向成为平行，若在前述第2方向流动比前述第1反平行阈值小的第3反平行阈值以上的电流则磁化的朝向成为反平行。
6.根据权利要求2所述的存储装置，其特征在于：
前述第1存储区域具有第3磁性隧道接合元件，该第3磁性隧道接合元件设置于前述第1信号线与前述第1磁性隧道接合元件之间，且若在前述第1方向流动比前述第1平行阈值小的第3平行阈值以上的电流则磁化的朝向成为平行，若在前述第2方向流动比前述第1反平行阈值小的第3反平行阈值以上的电流则磁化的朝向成为反平行；
前述第3磁性隧道接合元件具有将第3磁化自由层、第3隧道势垒层及第3磁化固定层按顺序层叠而成的第3层叠体；
沿着前述第1方向，前述第1层叠体的层叠顺序与前述第3层叠体的层叠顺序相互相同。
7.根据权利要求1所述的存储装置，其特征在于：
前述第2存储区域具有第4磁性隧道接合元件，该第4磁性隧道接合元件设置于前述第2信号线与前述第2磁性隧道接合元件之间，且若在前述第2方向流动比前述第2平行阈值小的第4平行阈值以上的电流则磁化的朝向成为平行，若在前述第1方向流动比前述第2反平行阈值小的第4反平行阈值以上的电流则磁化的朝向成为反平行。
8.根据权利要求2所述的存储装置，其特征在于：
前述第2存储区域具有第4磁性隧道接合元件，该第4磁性隧道接合元件设置于前述第2信号线与前述第2磁性隧道接合元件之间，且若在前述第2方向流动比前述第2平行阈值小的第4平行阈值以上的电流则磁化的朝向成为平行，若在前述第1方向流动比前述第2反平行阈值小的第4反平行阈值以上的电流则磁化的朝向成为反平行；
前述第4磁性隧道接合元件具有将第4磁化自由层、第4隧道势垒层及第4磁化固定层按顺序层叠而成的第4层叠体；
沿着前述第1方向，前述第2层叠体的层叠顺序与前述第4层叠体的层叠顺序相互相同。
9.根据权利要求6所述的存储装置，其特征在于：
前述第2存储区域具有第4磁性隧道接合元件，该第4磁性隧道接合元件设置于前述第2信号线与前述第2磁性隧道接合元件之间，且若在前述第2方向流动比前述第2平行阈值小的第4平行阈值以上的电流则磁化的朝向成为平行，若在前述第1方向流动比前述第2反平行阈值小的第4反平行阈值以上的电流则磁化的朝向成为反平行；
前述第4磁性隧道接合元件具有将第4磁化自由层、第4隧道势垒层及第4磁化固定层按顺序层叠而成的第4层叠体；
沿着前述第1方向，前述第2层叠体的层叠顺序与前述第4层叠体的层叠顺序相互相同。
10.根据权利要求1所述的存储装置，其特征在于：
前述第1磁性隧道接合元件的磁化的朝向为反平行的情况下的电阻值，比前述第2磁性隧道接合元件的磁化的朝向为反平行的情况下的电阻值大。
11.根据权利要求1所述的存储装置，其特征在于：
具备多个前述第1存储区域和多个前述第2存储区域；
前述多个第1存储区域在行方向及列方向分别以同一间距配置；
前述多个第2存储区域在前述行方向及前述列方向分别以同一前述间距配置；
前述多个第1存储区域与前述多个第2存储区域在前述行方向及前述列方向相互偏离半间距而配置。
12.根据权利要求1所述的存储装置，其特征在于，具备：
在前述行方向及前述列方向分别以第1间距设置的多个前述晶体管；以及
在前述行方向及前述列方向之中的一个方向延伸且以前述第1间距的一半的第2间距逐条交替地配置的多条前述第1信号线及多条前述第2信号线；以及
在前述行方向及前述列方向之中的另一个方向延伸且以前述第1间距配置的多条控制线；
其中，对于前述多个晶体管的各个形成有前述第1存储区域及前述第2存储区域。
13.根据权利要求1所述的存储装置，其特征在于：
以一个前述第1存储区域及一个前述第2存储区域的组，至少存储2位的信息。
14.一种存储装置的制造方法，其特征在于，包括：
在半导体基板形成晶体管并用绝缘膜覆盖前述晶体管的工序；
形成第1通孔和第2通孔的工序，所述第1通孔贯通前述绝缘膜并与前述晶体管的源区域或漏区域导通，所述第2通孔贯通前述绝缘膜并与前述晶体管的漏区域或源区域导通；
在前述第1通孔及前述第2通孔上形成将磁化自由层、隧道势垒层及磁化固定层按顺序层叠而成的层叠膜的工序；以及
对前述层叠膜进行蚀刻，在前述第1通孔上残留作为前述层叠膜的一部分的第1层叠体而形成第1磁性隧道接合元件，并且在前述第2通孔上残留作为前述层叠膜的另一部分的第2层叠体而形成第2磁性隧道接合元件的工序。
15.根据权利要求14所述的存储装置的制造方法，其特征在于：
在对前述层叠膜进行蚀刻的工序中，使前述第1层叠体的在层叠方向观察的面积比前述第2层叠体的在前述层叠方向观察的面积小。
16.根据权利要求14所述的存储装置的制造方法，其特征在于：
在前述半导体基板上，在行方向及列方向分别以同一间距形成多个前述晶体管；
对于前述多个晶体管的各个形成第1磁性隧道接合元件及前述第2磁性隧道接合元件。
17.一种存储装置的制造方法，其特征在于，包括：
在半导体基板形成晶体管并用绝缘膜覆盖前述晶体管的工序；
形成第1通孔和第2通孔的工序，所述第1通孔贯通前述绝缘膜并与前述晶体管的源区域或漏区域导通，所述第2通孔贯通前述绝缘膜并与前述晶体管的漏区域或源区域导通；
在前述第1通孔及前述第2通孔上形成第1层叠膜，在前述第1层叠膜上形成第2层叠膜的工序，所述第1层叠膜将第1磁化自由层、第1隧道势垒层及第1磁化固定层按顺序层叠而成，所述第2层叠膜将第2磁化自由层、第2隧道势垒层及第2磁化固定层按顺序层叠而成；以及
对前述第1层叠膜及前述第2层叠膜进行蚀刻，在前述第1通孔上残留作为前述第1层叠膜的一部分的第1层叠体而形成第1磁性隧道接合元件，在前述第1磁性隧道接合元件上残留作为前述第2层叠膜的一部分的第3层叠体而形成第3磁性隧道接合元件，并且在前述第2通孔上残留作为前述第1层叠膜的另一部分的第2层叠体而形成第2磁性隧道接合元件，在前述第2磁性隧道接合元件上残留作为前述第2层叠膜的另一部分的第4层叠体而形成第4磁性隧道接合元件的工序。
18.根据权利要求17所述的存储装置的制造方法，其特征在于：
在对前述层叠膜进行蚀刻的工序中，
将前述第1层叠体的在层叠方向观察的外形与前述第3层叠体的在前述层叠方向观察的外形形成为相同；
将前述第2层叠体的在前述层叠方向观察的外形与前述第4层叠体的在前述层叠方向观察的外形形成为相同；
19.根据权利要求18所述的存储装置的制造方法，其特征在于：
在对前述层叠膜进行蚀刻的工序中，使前述第1层叠体的在层叠方向观察的面积比前述第2层叠体的在前述层叠方向观察的面积小。
20.根据权利要求18所述的存储装置的制造方法，其特征在于：
前述第1磁性固定层的材料与前述第2磁化固定层的材料不同。
CN201210068710.9A 2011-09-07 2012-03-15 存储装置及其制造方法 Active CN102983272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011194634A JP5551129B2 (ja) 2011-09-07 2011-09-07 記憶装置
JP194634/2011 2011-09-07

Publications (2)

Publication Number Publication Date
CN102983272A true CN102983272A (zh) 2013-03-20
CN102983272B CN102983272B (zh) 2014-11-12

Family

ID=47753098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210068710.9A Active CN102983272B (zh) 2011-09-07 2012-03-15 存储装置及其制造方法

Country Status (4)

Country Link
US (1) US8724377B2 (zh)
JP (1) JP5551129B2 (zh)
CN (1) CN102983272B (zh)
TW (1) TW201312560A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601904A (zh) * 2015-10-20 2017-04-26 台湾积体电路制造股份有限公司 磁性隧道结器件及其形成方法
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN108140724A (zh) * 2015-11-23 2018-06-08 英特尔公司 用于磁阻式随机存储器器件的电接触部
CN110337717A (zh) * 2017-03-01 2019-10-15 索尼半导体解决方案公司 磁存储元件、磁存储装置、电子装置以及制造磁存储元件的方法
US10964366B2 (en) 2017-03-09 2021-03-30 Sony Semiconductor Solutions Corporation Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US9406875B2 (en) * 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10381542B2 (en) * 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9691969B2 (en) * 2015-09-30 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor integrated circuit and method of making the same
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
JP6656104B2 (ja) * 2016-07-15 2020-03-04 キオクシア株式会社 半導体記憶装置
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
KR102648392B1 (ko) 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR102573757B1 (ko) * 2018-09-17 2023-09-05 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법, 그리고 기판 처리 설비
CN111584539B (zh) * 2019-02-18 2023-05-12 联华电子股份有限公司 磁阻式存储器结构
CN111668368B (zh) * 2019-03-08 2023-12-29 上海磁宇信息科技有限公司 一种假磁性隧道结单元结构制备方法
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11800810B2 (en) * 2020-11-25 2023-10-24 Robert Bosch Gmbh Magnetic field sensor with flux guide reset

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442860A (zh) * 2001-11-30 2003-09-17 株式会社东芝 磁存储装置及其制造方法
US20050237788A1 (en) * 2004-04-16 2005-10-27 Hiroshi Kano Magnetic memory and recording method thereof
CN1758371A (zh) * 2004-09-07 2006-04-12 Tdk株式会社 磁存储器及其制造方法
US20060120145A1 (en) * 2003-03-13 2006-06-08 Tdk Corporation Magnetic memory device and method of reading the same
JP2009151885A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951858B2 (ja) * 2005-01-12 2012-06-13 ソニー株式会社 メモリ
JP5233234B2 (ja) 2007-10-05 2013-07-10 富士通株式会社 半導体装置およびその製造方法
JP5504847B2 (ja) * 2009-11-26 2014-05-28 富士通株式会社 スピン注入型磁気ランダムアクセスメモリ
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442860A (zh) * 2001-11-30 2003-09-17 株式会社东芝 磁存储装置及其制造方法
US20060120145A1 (en) * 2003-03-13 2006-06-08 Tdk Corporation Magnetic memory device and method of reading the same
US20050237788A1 (en) * 2004-04-16 2005-10-27 Hiroshi Kano Magnetic memory and recording method thereof
CN1758371A (zh) * 2004-09-07 2006-04-12 Tdk株式会社 磁存储器及其制造方法
JP2009151885A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN106876423B (zh) * 2015-09-30 2019-12-10 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
US10510804B2 (en) 2015-09-30 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
CN106601904A (zh) * 2015-10-20 2017-04-26 台湾积体电路制造股份有限公司 磁性隧道结器件及其形成方法
CN106601904B (zh) * 2015-10-20 2019-12-20 台湾积体电路制造股份有限公司 磁性隧道结器件及其形成方法
US10672975B2 (en) 2015-10-20 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
CN108140724A (zh) * 2015-11-23 2018-06-08 英特尔公司 用于磁阻式随机存储器器件的电接触部
CN110337717A (zh) * 2017-03-01 2019-10-15 索尼半导体解决方案公司 磁存储元件、磁存储装置、电子装置以及制造磁存储元件的方法
US10964604B2 (en) 2017-03-01 2021-03-30 Sony Semiconductor Solutions Corporation Magnetic storage element, magnetic storage device, electronic device, and method of manufacturing magnetic storage element
CN110337717B (zh) * 2017-03-01 2023-10-31 索尼半导体解决方案公司 磁存储元件、磁存储装置、电子装置以及制造磁存储元件的方法
US10964366B2 (en) 2017-03-09 2021-03-30 Sony Semiconductor Solutions Corporation Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory

Also Published As

Publication number Publication date
US8724377B2 (en) 2014-05-13
TW201312560A (zh) 2013-03-16
JP5551129B2 (ja) 2014-07-16
JP2013058522A (ja) 2013-03-28
CN102983272B (zh) 2014-11-12
US20130058161A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
CN102983272B (zh) 存储装置及其制造方法
JP6316474B1 (ja) 磁気メモリ
US8885396B2 (en) Memory device and method for manufacturing the same
JP3866567B2 (ja) 半導体記憶装置及びその製造方法
US11631806B2 (en) Method of integration of a magnetoresistive structure
US8542526B2 (en) Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP2004128011A (ja) 磁気メモリ
CN104183613A (zh) 半导体装置及其制造方法
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP2011211148A (ja) 半導体記憶装置
KR100542849B1 (ko) 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법
JP5141237B2 (ja) 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
JP5316114B2 (ja) 半導体記憶装置及びその製造方法
WO2007066407A1 (ja) 磁気メモリ装置及びその書き込み方法
JP3898556B2 (ja) 磁気ランダムアクセスメモリ
CN114665008A (zh) 存储器装置
JP2005340468A (ja) 半導体装置
JP3896072B2 (ja) 磁気記憶装置及びその製造方法
JP2005175374A (ja) 磁気メモリ装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170801

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.