CN111584539B - 磁阻式存储器结构 - Google Patents

磁阻式存储器结构 Download PDF

Info

Publication number
CN111584539B
CN111584539B CN201910119591.7A CN201910119591A CN111584539B CN 111584539 B CN111584539 B CN 111584539B CN 201910119591 A CN201910119591 A CN 201910119591A CN 111584539 B CN111584539 B CN 111584539B
Authority
CN
China
Prior art keywords
current
tunneling junction
magnetic tunneling
magnetoresistive memory
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910119591.7A
Other languages
English (en)
Other versions
CN111584539A (zh
Inventor
吴奕廷
吴祯祥
杨伯钧
谢咏淨
郑宗昇
陈健中
王荏滺
黄正同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910119591.7A priority Critical patent/CN111584539B/zh
Priority to US16/296,225 priority patent/US10651235B1/en
Publication of CN111584539A publication Critical patent/CN111584539A/zh
Application granted granted Critical
Publication of CN111584539B publication Critical patent/CN111584539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁阻式存储器结构，其具有第一磁阻式存储器组包含一第一晶体管，第一晶体管包含一第一栅极结构、一第一源极/漏极区和一第一共同源极/漏极区，一第二晶体管包含一第二栅极结构、一第二源极/漏极区和第一共同源极/漏极区，一第二磁性隧穿结设置于第二晶体管之上，其中第一共同源极/漏极区电连接第二磁性隧穿结，一第一磁性隧穿结设置于第一晶体管之上，其中第一磁性隧穿结和第二磁性隧穿结的大小不同，第二磁性隧穿结串联第一磁性隧穿结，一位线电连接第一磁性隧穿结以及一源极线电连接第一源极/漏极区和第二源极/漏极区。

Description

磁阻式存储器结构
技术领域
本发明涉及一种磁阻式存储器结构，特别是涉及二晶体管二磁性隧穿结(2T2M)的磁阻式存储器结构。
背景技术
许多现代电子装置具有电子存储器。电子存储器可以是挥发性存储器或非挥发性存储器。非挥发性存储器在无电源时也能够保留所存储的数据，而挥发性存储器在电源消失时失去其存储数据。磁阻式随机存取存储器(magnetoresistive random accessmemory,MRAM)因其优于现今电子存储器的特性，在下一世代的非挥发性存储器技术中极具发展潜力而备受期待。
磁阻式随机存取存储器并非以传统的电荷来存储位信息，而是以磁性阻抗效果来进行数据的存储。结构上，磁阻式随机存取存储器包括一自由层(free layer)以及一参考层(reference layer)，其中自由层是由一磁性材料所构成，而在写入操作时，经由外加的磁场，自由层即可在相反的两种磁性状态中切换，用于存储位信息。参考层则通常是由已固定磁性状态的磁性材料所构成，而难以被外加磁场改变。然而随着电子产品体积缩小，需要在有限的面积内容纳下更多的存储器单元。
发明内容
有鉴于此，本发明提供一种二晶体管二磁性隧穿结的磁阻式存储器结构，能够在更小的面积内，设置更多的存储单元。
根据本发明的一优选实施例，一种磁阻式存储器结构，包含一基底，一第一磁阻式存储器组设置于基底上。第一磁阻式存储器组包含一第一晶体管设置于基底上，第一晶体管包含一第一栅极结构、一第一源极/漏极区和一第一共同源极/漏极区，一第二晶体管设置于基底上，第二晶体管包含一第二栅极结构、一第二源极/漏极区和第一共同源极/漏极区，一第二磁性隧穿结设置于第二晶体管之上，其中第一共同源极/漏极区电连接第二磁性隧穿结，一第一磁性隧穿结设置于第一晶体管之上，其中第一磁性隧穿结和第二磁性隧穿结的大小和形状的其中之一相异，第二磁性隧穿结串联第一磁性隧穿结，一位线位于第一磁性隧穿结下，并且电连接第一磁性隧穿结以及一源极线位于位线下，并且电连接第一源极/漏极区和第二源极/漏极区。
附图说明
图1为本发明的一优选实施例所绘示的磁阻式存储器结构的上视图；
图2为图1中的第一磁阻式存储器组沿切线AA’、切线BB和切线CC’所绘示的侧示图；
图3为第一磁性隧穿结和第二磁性隧穿结的放大图；
图4为第一磁阻式存储器组的立体示意图；
图5为图1中的第二磁阻式存储器组沿切线DD’、切线EE’和切线FF’所绘示的侧示图；
图6至图9为第一磁阻式存储器组所使用的四种写入程序的示意图。
主要元件符号说明
10         基底                 11       介电层
12         第一磁阻式存储器组   14       第一栅极结构
16         第一源极/漏极区      18       第一共同源极/漏极区
20         第二栅极结构         22       第二源极/漏极区
24         第一金属连线组       26       第二金属连线组
28         第一上电极           30       第一下电极
32         第二上电极           34       第二下电极
100        磁阻式存储器结构     112      第二磁阻式存储器组
114        第三栅极结构         118      第二共同源极/漏极区
120        第四栅极结构         122      第三源极/漏极区
124        第三金属连线组       126      第四金属连线组
BL         位线                 FL1      第一自由层
FL2        第二自由层           Gnd      接地电压
I1         第一写入电流         I2       第二写入电流
I3         第三写入电流         I4       第四写入电流
MTJ1       第一磁性隧穿结       MTJ2     第二磁性隧穿结
MTJ3       第三磁性隧穿结       MTJ4     第四磁性隧穿结
RF1        第一参考层           RF2      第二参考层
RH         高电阻               RL       低电阻
SL         源极线               T1       第一晶体管
T2         第二晶体管           T3       第三晶体管
T4         第四晶体管           TL1      第一隧穿氧化层
TL2        第二隧穿氧化层       V1       导电插塞
V2         导电插塞             V3       导电插塞
V4         导电插塞             V5       导电插塞
V6         导电插塞             V7       导电插塞
V8         导电插塞             Vdd      电压
具体实施方式
图1为根据本发明的一优选实施例所绘示的磁阻式存储器结构的上视图。图2为图1中的第一磁阻式存储器组沿切线AA’、切线BB和切线CC’所绘示的侧示图。
如图1所示，一磁阻式存储器结构100上包含有多个磁阻式存储器组构成磁阻式存储器阵列，磁阻式存储器阵列包含有多条选择栅极、多条位线和多条源极线交错设置在一基底10上。举例而言磁阻式存储器结构包含有一第一磁阻式存储器组12和一第二磁阻式存储器组112，如图2所示，第一磁阻式存储器组12设置在基底10上，第一磁阻式存储器组12包含一第一晶体管T1和一第二晶体管T2设置于基底10上，第一晶体管T1包含一第一栅极结构14、一第一源极/漏极区16和一第一共同源极/漏极区18，第二晶体管T2包含一第二栅极结构20、一第二源极/漏极区22和第一共同源极/漏极区18，第一晶体管T1和第二晶体管T2共用第一共同源极/漏极区18。
一第二磁性隧穿结(magnetic tunnel junction,MTJ)MTJ2设置于第二晶体管T2的正上方，其中第一共同源极/漏极区18经由一第一金属连线组24电连接第二磁性隧穿结MTJ2，第一金属连线组24位于第二磁性隧穿结MTJ2之下并且接触第一共同源极/漏极区18和第二磁性隧穿结MTJ2，详细来说第一金属连线组24包含有一导电插塞V1、一金属层M1、一导电插塞V2、一金属层M2和一导电插塞V3，导电插塞V1接触第一共同源极/漏极区18，而导电插塞V3接触第二磁性隧穿结MTJ2的一端。此外，第一共同源极/漏极区18位于第一栅极结构14和第二栅极结构20之间的基底10内。
一第一磁性隧穿结MTJ1设置于第一晶体管T1的正上方，一第二金属连线组26位于第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2之上并且接触第一磁性隧穿结MTJ1和第二磁性隧穿结结MTJ2，详细来说，第二金属连线组26包含有导电插塞V4、导电插塞V5和金属层M3，导电插塞V4接触第一磁性隧穿结MTJ1，导电插塞V5接触第二磁性隧穿结MTJ2，金属层M3在导电插塞V4和导电插塞V5之上并接同时接触导电插塞V4和导电插塞V5。此外，一位线BL位于第一磁性隧穿结MTJ1之下，第一磁性隧穿结MTJ通过一导电插塞V6电连接位线BL。一源极线SL位于位线BL下，并且源极线SL通过导电插塞V7电连接第一源极/漏极区16，通过导电插塞V8电连接第二源极/漏极区22。此外，由上视方向观看，位线BL和源极线SL完全重叠，由上视方向观看，第一磁性隧穿结MTJ1和位线BL重叠。另外在各个元件之间设置有介电层11。
图3绘示的是第一磁性隧穿结和第二磁性隧穿结的放大图，如图2和图3所示，第一磁性隧穿结MTJ1包含一第一自由层(free layer)FL1和一第一参考层(reference layer)RF1和一第一隧穿氧化层(tunneling oxide)TL1位于第一自由层FL1和第一参考层RF1之间，第二磁性隧穿结MTJ2包含一第二自由层FL2和一第二参考层RF2和一第二隧穿氧化层TL2位于第二自由层FL2和第二参考层RF2之间，第一自由层FL1较第一参考层RF1远离基底10，第二自由层FL2较第二参考层RF2远离基底10。第一磁性隧穿结MTJ1另外包含有一第一上电极28接触第一自由层FL1，一第一下电极30接触第一参考层RF1，第一上电极28也接触导电插塞V4，第一下电极30也接触导电插塞V6。第二磁性隧穿结MTJ2另外包含有一第二上电极32接触第二自由层FL2，一第二下电极34接触第二参考层RF2，第二上电极32也接触导电插塞V5，第二下电极34也接触导电插塞V3。第一自由层FL1和第二自由层FL2中的磁矩方向会随着通过第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2的电流方向和大小而改变。而第一参考层RF1和第二参考层RF2中的磁矩方向为固定。
值得注意的是本发明的第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2的大小和形状的其中之一相异，在图3中第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2的大小不同，因此第一自由层FL1和第二自由层FL2的大小也不同，所以要让第一自由层FL1和第二自由层FL2转变磁矩方向的电流大小也会相异。
图4绘示的第一磁阻式存储器组的立体示意图，为了让图示显示清楚，图4中省略了介电层。如图4所示，当以一写入方式写入第一磁阻式存储器组12时，使用电流(以箭头标示)流入位线BL、依序经过第一磁性隧穿结MTJ1、第二金属连线组26、第二磁性隧穿结MTJ2、第一金属连线组24、第一共同源极/漏极区18，之后电流分成两路，分别经过第一栅极结构14下方到第一源极/漏极区16以及经过第二栅极结构20下方到第二源极/漏极区22，最后电流都流向源极线SL。当以另一写入方式写入第一磁阻式存储器组时12，电流流入的方向与前一种写入方式所使用的电流流入的方向相反，也就是说电流流入源极线SL，之后分别流入第一源极/漏极区16和第二源极/漏极区22，再分别经过第一栅极结构14下方和第二极结构20下方到第一共同源极/漏极区18，之后依序经过第一金属连线组24、第二磁性隧穿结MTJ2、第二金属连线组26、第一磁性隧穿结MTJ1，最后到位线BL。在图4中的箭头只标示电流由位线BL流向源极线SL的方向，电流由源极线SL流向位线BL的方向只要将箭头反转即可。
图5为图1中的第二磁阻式存储器组组沿切线DD’、切线EE’和切线FF’所绘示的侧示图。
请同时参阅图1和图5。第二磁阻式存储器组112包含一第三晶体管T3和一第四晶体管T4设置于基底10上，第三晶体管T3一第三栅极结构114、一第三源极/漏极区122和一第二共同源极/漏极区118，第四晶体管T4包含一第四栅极结构120、第一源极/漏极区16和第二共同源极/漏极区118，第三晶体管T3和第四晶体管T4共用第二共同源极/漏极区118，第一晶体管T1和第四晶体管T4共用第一源极/漏极区16。一第三磁性隧穿结MTJ3设置于第四晶体管T4的正上方，其中第二共同源极/漏极区118经由一第三金属连线组124电连接第四磁性隧穿结MTJ4。一第三磁性隧穿结MTJ3设置于第三晶体管T3的正上方，一第四金属连线组126位于第三磁性隧穿结MTJ3和第四磁性隧穿结MTJ4之上并且接触第三磁性隧穿结MTJ3和第四磁性隧穿结MTJ3。第二磁阻式存储器组112和第一磁阻式存储器组12的结构相同，第四金属连线组126内和第二金属连线组26一样包含有数个金属层和数个导电插塞，第三金属连线组124和第一金属连线组24一样包含有数个金属层和数个导电插塞，第四金属连线组126和第三金属连线组124的详细结构请参考第一金属连线组24和第二金属连线组26。
此外，位线BL位于第三磁性隧穿结MTJ3之下，第三磁性隧穿结MTJ3电连接位线BL。源极线SL电连接第三源极/漏极区122和第一源极/漏极区16。另外第二栅极结构20、第一栅极结构14、第四栅极结构120和第三栅极结构114由右至左依序排列。
第三磁性隧穿结MTJ3的结构和第一磁性隧穿结MTJ1的结构相同，第四磁性隧穿结MTJ4的结构和第二磁性隧穿结MTJ2的结构相同，并且第三磁性隧穿结MTJ3和第四磁性隧穿结MTJ4的大小和形状的其中之一相异，第三磁性隧穿结MTJ3的结构和第四磁性隧穿结MTJ4的结构请参阅图3，在此不再赘述。此外第二磁阻式存储器组112的电流流入的方向也和第一磁阻式存储器组12的方向相同，请参阅图5，在此不再赘述。
图6至图9绘示的是第一磁阻式存储器组所使用的四种写入程序。
以下将说明本发明磁阻式存储器组的写入方式，将以第一磁阻式存储器组12为例，但在整个磁阻式存储器阵列中的磁阻式存储器组的写入方式都相同。如前文所述，由于大小或形状不同，第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2所需要用来改变磁矩的电流量也不同，经由改变磁矩方向后第一磁性隧穿结MTJ1和第二磁性隧穿结MTJ2能分别变成高电阻或低电阻。假设第一磁性隧穿结MTJ1的磁矩比第二磁性隧穿结MTJ2的磁矩大，要将第一磁性隧穿结MTJ1转变为高电阻需一第一电流，将第一磁性隧穿结MTJ1转变为低电阻需一第二电流，将第二磁性隧穿结MTJ2转变为高电阻需一第三电流，将第二磁性隧穿结MTJ2转变为低电阻需一第四电流，第一电流大于第二电流，第二电流大于第三电流，第三电流大于第四电流。
如图6所示，进行一第一写入程序以将第一磁阻式存储器组12转变为一第一逻辑态样，第一逻辑态样为第一磁性隧穿结MTJ为高电阻RH时，第二磁性隧穿结为低电阻RL，第一写入程序包含：施加一电压Vdd至位线BL而源极线SL为接地电压Gnd，将一第一写入电流I1从位线BL依序经由第一参考层RF1、第一隧穿氧化层TL1、第一自由层FL1、第二自由层FL2、第二隧穿氧化层TL2、第二参考层RL2流至源极线SL，第一写入电流I1大于第一电流。举例而言，当第一电流为8安培，第二电流为4安培，第三电流为2安培，第四电流为1安培时，第一写入电流I1需大于8安培。
如图7所示，进行一第二写入程序以将该第一磁阻式存储器组12转变为一第二逻辑态样，第二逻辑态样为第一磁性隧穿结为高电阻RH时，第二磁性隧穿结为高电阻RH，第二写入程序包含：先进行第一写入程序之后，施加一电压Vdd至源极线SL而位线BL为接地电压Gnd，将一第二写入电流I2从源极线SL依序经由第二参考层RF2、第二隧穿氧化层TL2、第二自由层FL2、第一自由层FL1、第一隧穿氧化层TL1、第一参考层RF1流至位线BL，第二写入电流I2小于第二电流并且大于第三电流。举例而言，当第一电流为8安培，第二电流为4安培，第三电流为2安培，第四电流为1安培时，第二写入电流I2需大于2安培小于4安培。
如图8所示，进行一第三写入程序以将第一磁阻式存储器组12转变为一第三逻辑态样，第三逻辑态样为第一磁性隧穿结MTJ1为低电阻RL时，第二磁性隧穿结MTJ2为高电阻RH，第三写入程序包含施加一电压Vdd至源极线SL而位线BL为接地电压Gnd，将一第三写入电流I3从源极线SL依序经由第二参考层RF2、第二隧穿氧化层TL2、第二自由层FL2、第一自由层FL1、第一隧穿氧化层TL1、第一参考层RF1流至位线BL，第三写入电流I3大于第二电流。举例而言，当第一电流为8安培，第二电流为4安培，第三电流为2安培，第四电流为1安培时，第三写入电流I3需大于4安培。
如图9所示，进行一第四写入程序以将第一磁阻式存储器组12转变为一第四逻辑态样，第四逻辑态样为第一磁性隧穿结MTJ1为低电阻RL时，第二磁性隧穿结MTJ2为低电阻RL，第四写入程序包含先进行第三写入程序之后，施加一电压Vdd至位线BL而源极线SL为接地电压Gnd，将一第四写入电流I4从位线BL依序经由第一参考层RL1、第一隧穿氧化层TL1、第一自由层FL1、第二自由层FL2、第二隧穿氧化层TL2、第二参考层RF2流至源极线SL，第四写入电流I4大于第四电流并且小于第一电流。举例而言，当第一电流为8安培，第二电流为4安培，第三电流为2安培，第四电流为1安培时，第四写入电流I4需大于1安培小于8安培。以上电流值仅为举例，在实际操作上各个电流值可以随不同需求调整。
通过控制第一磁性隧穿结是高电阻或是低电阻就可以分别代表一个位的0或1，控制第二磁性隧穿结是高电阻或是低电阻可以分别代表另一位的0或1，也就是说本发明的磁阻式存储器组是二位。以上述四种写入程序，可以将第一磁阻式存储器组转变为四种逻辑态样，处在四种逻辑态样时第一磁阻式存储器组会有相对应的4个电阻值，在进行读取时，依据所得到的电阻值即可判别第一磁阻式存储器组处在那一种态样，进而得出第一磁性隧穿结和第二磁性隧穿结分别是高电阻或是低电阻，最后可判别第一磁阻式存储器组所存储的位状态。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种磁阻式存储器结构，其特征在于，包含：
基底；
第一磁阻式存储器组，设置于该基底上，该第一磁阻式存储器组包含：
第一晶体管，设置于该基底上，该第一晶体管包含第一栅极结构、第一源极/漏极区和第一共同源极/漏极区；
第二晶体管，设置于该基底上，该第二晶体管包含第二栅极结构、第二源极/漏极区和该第一共同源极/漏极区；
第二磁性隧穿结，设置于该第二晶体管之上，其中该第一共同源极/漏极区电连接该第二磁性隧穿结；
第一磁性隧穿结，设置于该第一晶体管之上，其中该第一磁性隧穿结和该第二磁性隧穿结的大小和形状的其中之一相异，该第二磁性隧穿结串联该第一磁性隧穿结；
位线，位于该第一磁性隧穿结下，并且电连接该第一磁性隧穿结；以及
源极线，位于该位线下，并且电连接该第一源极/漏极区和该第二源极/漏极区。
2.如权利要求1所述的磁阻式存储器结构，另包含：
第一金属连线组，位于该第二磁性隧穿结之下并且接触该第一共同源极/漏极区和该第二磁性隧穿结；以及
第二金属连线组，位于该第一磁性隧穿结之上并且接触该第一磁性隧穿结和该第二磁性隧穿结。
3.如权利要求1所述的磁阻式存储器结构，另包含第二磁阻式存储器组设置于该第一磁阻式存储器组的一侧的该基底上，该第二磁阻式存储器组包含：
第三晶体管，设置于该基底上，该第三晶体管包含第三栅极结构、第三源极/漏极区和第二共同源极/漏极区；
第四晶体管，设置于该基底上，该第四晶体管包含第四栅极结构、该第一源极/漏极区和该第二共同源极/漏极区；
第四磁性隧穿结，设置于该第四晶体管之上，其中该第二共同源极/漏极区电连接该第四磁性隧穿结；
第三磁性隧穿结，设置于该第三晶体管之上，其中该第三磁性隧穿结和该第四磁性隧穿结的大小和形状的其中之一相异，该第三磁性隧穿结串联该第四磁性隧穿结；
该位线位于该第三磁性隧穿结下方，并且电连接该第三磁性隧穿结；以及
该源极线电连接该第一源极/漏极区和该第三源极/漏极区。
4.如权利要求3所述的磁阻式存储器结构，其中该第二栅极结构、该第一栅极结构、该第四栅极结构和该第三栅极结构由右至左依序排列。
5.如权利要求1所述的磁阻式存储器结构，其中由上视方向观看，该位线和该源极线完全重叠。
6.如权利要求1所述的磁阻式存储器结构，其中由上视方向观看，该第一磁性隧穿结和该位线重叠。
7.如权利要求1所述的磁阻式存储器结构，其中该第一共同源极/漏极区位于该第一栅极结构和该第二栅极结构之间的该基底内。
8.如权利要求1所述的磁阻式存储器结构，其中该第一磁性隧穿结包含第一自由层、第一参考层和第一隧穿氧化层位于该第一自由层和该第一参考层之间，该第二磁性隧穿结包含第二自由层、第二参考层和第二隧穿氧化层位于该第二自由层和该第二参考层之间，该第一自由层较该第一参考层远离该基底，该第二自由层较该第二参考层远离该基底。
9.如权利要求8所述的磁阻式存储器结构，其中将该第一磁性隧穿结转变为高电阻需第一电流，将该第一磁性隧穿结转变为低电阻需第二电流，将该第二磁性隧穿结转变为高电阻需第三电流，将该第二磁性隧穿结转变为低电阻需第四电流，该第一电流大于该第二电流，该第二电流大于该第三电流，该第三电流大于该第四电流。
10.如权利要求9所述的磁阻式存储器结构，其中进行第一写入程序以将该第一磁阻式存储器组转变为第一逻辑态样，该第一写入程序包含：将第一写入电流从该位线依序经由该第一参考层、该第一自由层、该第二自由层、该第二参考层流至该源极线，该第一写入电流大于该第一电流。
11.如权利要求10所述的磁阻式存储器结构，其中进行第二写入程序以将该第一磁阻式存储器组转变为一第二逻辑态样，该第二写入程序包含：先进行该第一写入程序之后，将第二写入电流从该源极线依序经由该第二参考层、该第二自由层、该第一自由层、该第一参考层流至该位线，该第二写入电流小于该第二电流并且大于该第三电流。
12.如权利要求9所述的磁阻式存储器结构，其中进行第三写入程序以将该第一磁阻式存储器组转变为第三逻辑态样，该第三写入程序包含将第三写入电流从该源极线依序经由该第二参考层、该第二自由层、该第一自由层、该第一参考层流至该位线，该第三写入电流大于该第二电流。
13.如权利要求12所述的磁阻式存储器结构，其中进行第四写入程序以将该第一磁阻式存储器组转变为第四逻辑态样，该第四写入程序包含先进行该第三写入程序之后，将第四写入电流从该位线依序经由该第一参考层、该第一自由层、该第二自由层、该第二参考层流至该源极线，该第四写入电流大于该第四电流并且小于该第一电流。
CN201910119591.7A 2019-02-18 2019-02-18 磁阻式存储器结构 Active CN111584539B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910119591.7A CN111584539B (zh) 2019-02-18 2019-02-18 磁阻式存储器结构
US16/296,225 US10651235B1 (en) 2019-02-18 2019-03-08 2-transistor 2-magnetic tunnel junction (2T2MTJ) MRAM structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910119591.7A CN111584539B (zh) 2019-02-18 2019-02-18 磁阻式存储器结构

Publications (2)

Publication Number Publication Date
CN111584539A CN111584539A (zh) 2020-08-25
CN111584539B true CN111584539B (zh) 2023-05-12

Family

ID=70612897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910119591.7A Active CN111584539B (zh) 2019-02-18 2019-02-18 磁阻式存储器结构

Country Status (2)

Country Link
US (1) US10651235B1 (zh)
CN (1) CN111584539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024670B1 (en) * 2019-11-26 2021-06-01 International Business Machines Corporation Forming an MRAM device over a transistor
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276943A (ja) * 2008-08-22 2008-11-13 Renesas Technology Corp 記憶装置
CN101719517A (zh) * 2009-11-19 2010-06-02 复旦大学 一种肖特基隧穿晶体管结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656720B2 (ja) * 2000-09-25 2011-03-23 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US8203870B2 (en) * 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
JP5551129B2 (ja) * 2011-09-07 2014-07-16 株式会社東芝 記憶装置
JP2013058521A (ja) * 2011-09-07 2013-03-28 Toshiba Corp 記憶装置及びその製造方法
US10522591B2 (en) * 2013-03-13 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of magneto-resistive random access memory and capacitor
US9236416B2 (en) * 2013-05-30 2016-01-12 Alexander Mikhailovich Shukh High density nonvolatile memory
KR102116719B1 (ko) * 2013-12-24 2020-05-29 삼성전자 주식회사 자기 메모리 장치
KR102235043B1 (ko) * 2014-06-09 2021-04-05 삼성전자주식회사 반도체 메모리 장치
JP6126566B2 (ja) * 2014-09-19 2017-05-10 株式会社東芝 不揮発性メモリ
KR102235609B1 (ko) * 2014-12-08 2021-04-02 삼성전자주식회사 Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치
US9570138B2 (en) * 2015-02-03 2017-02-14 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with fast read/write speed
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US9885697B2 (en) * 2015-12-03 2018-02-06 Tower Semiconductor Ltd. Semiconductor gas sensor using magnetic tunnel junction elements
WO2017176217A1 (en) 2016-04-07 2017-10-12 Agency For Science, Technology And Research Circuit arrangement, memory column, memory array, and method of forming the same
US20190066746A1 (en) * 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10347308B1 (en) * 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10593396B2 (en) * 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276943A (ja) * 2008-08-22 2008-11-13 Renesas Technology Corp 記憶装置
CN101719517A (zh) * 2009-11-19 2010-06-02 复旦大学 一种肖特基隧穿晶体管结构及其制备方法

Also Published As

Publication number Publication date
CN111584539A (zh) 2020-08-25
US10651235B1 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US7952916B2 (en) Resistance-change memory
KR100566774B1 (ko) 직렬 ｍｒａｍ 디바이스
US6781910B2 (en) Small area magnetic memory devices
KR101726460B1 (ko) 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이
US20190096461A1 (en) Memory device
US7577016B2 (en) Twin-cell semiconductor memory devices
US8233310B2 (en) Resistance-change memory
US6477077B2 (en) Non-volatile memory device
CN112119458B (zh) 存储器装置的通道路由
EP1329895A2 (en) High-density magnetic random access memory device and method of operating the same
US9627053B2 (en) Memory device and access method
US20100238707A1 (en) Resistance change memory device
CN105556608A (zh) 半导体存储装置
US20050226035A1 (en) Multi-cell resistive memory array architecture with select transistor
CN111584539B (zh) 磁阻式存储器结构
US20070279967A1 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
CN108807413B (zh) 使用垂直型鳍式场效晶体管的超高密度随机存储器架构
US20240224813A1 (en) Mram cell and mram
US10868234B2 (en) Storage device having magnetic tunnel junction cells of different sizes, and method of forming storage device
CN103971725A (zh) 基于电阻的随机存取存储器
US6909628B2 (en) High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell
US20070069296A1 (en) High-density high current device cell
US6807087B2 (en) Write current shunting compensation
US20170104028A1 (en) Mtj memory array subgrouping method and related drive circuitry
CN105448320A (zh) 交叉矩阵列式磁性随机存储器及其读写方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant