CN105448320A

CN105448320A - 交叉矩阵列式磁性随机存储器及其读写方法

Info

Publication number: CN105448320A
Application number: CN201510667019.6A
Authority: CN
Inventors: 肖荣福; 郭一民; 陈峻
Original assignee: Shanghai Ciyu Information Technologies Co Ltd
Current assignee: Shanghai Ciyu Information Technologies Co Ltd
Priority date: 2015-10-15
Filing date: 2015-10-15
Publication date: 2016-03-30
Anticipated expiration: 2035-10-15
Also published as: CN105448320B

Abstract

本发明提供了一种交叉矩阵列式磁性随机存储器，包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的二极管；所述磁电阻元件包括垂直型磁性隧道结，从而所述磁电阻元件可通过流经其中的电流来改变其电阻态。本发明还提供了上述磁性随机存储器的读写方法。

Description

交叉矩阵列式磁性随机存储器及其读写方法

技术领域

本发明涉及存储器件领域，尤其涉及一种交叉矩阵列式磁性随机存储器及其读写方法。

背景技术

近年来人们利用磁性隧道结(MTJ，MagneticTunnelJunction)的特性做成磁性随机存储器，即为MRAM(MagneticRandomAccessMemory)。MRAM是一种新型固态非易失性记忆体，它有着高速读写的特性。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。

已有一种方法可以得到高的磁电阻(MR，MagnetoResistance)率：在非晶结构的磁性膜的表面加速晶化形成一层晶化加速膜。当此层膜形成后，晶化开始从隧道势垒层一侧形成，这样使得隧道势垒层的表面与磁性表面形成匹配，这样就可以得到高MR率。

一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM：在两条交叉的电流线的交汇处产生磁场，可改变MTJ元件的磁性记忆层的磁化强度方向。自旋转移矩磁性随机存储器(STT-MRAM，Spin-transferTorqueMagneticRandomAccessMemory)则采用完全不同的写操作，它利用的是电子的自旋角动量转移，即自旋极化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小，需要进行写操作的自旋极化电流也越小。所以这种方法可以同时满足器件微型化与低电流密度。STT-MRAM具有高速读写、大容量、低功耗的特性，有潜力在电子芯片产业，尤其是移动芯片产业中，替代传统的半导体记忆体以实现能源节约与数据的非易失性。

对于目前的面内型STT-MRAM(其中MTJ元件的易磁化方向在面内)来说，受面内型MTJ元件的特性所限，单一元件尺寸一般较大，并且相邻MTJ元件需要有较大间距，以避免相互间的磁场干扰。因此，限制了面内型STT-MRAM产品集成度的提升。

垂直型磁性隧道结(PMTJ，PerpendicularMagneticTunnelJunction)即磁矩垂直于衬底表面的磁性隧道结，在这种结构中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面。在同样的条件下，元件尺寸可以做得比面内型MTJ元件更小，易磁化方向的磁极化误差可以做的很小，并且MTJ元件尺寸的减小使所需的切换电流也可相应减小。另一方面，在存储器阵列中，相邻垂直型MTJ的安全间距较之面内型MTJ也可大为缩小。从而垂直型STT-MRAM(pSTT-MRAM，perpendicularSpin-transferTorqueMagneticRandomAccessMemory)较之面内型STT-MRAM，其集成度有非常大的提升空间。

但在现有的STT-MRAM结构中，每个记忆单元的MTJ元件通常会连接一个三极管作为电流流向选择器，如使用MOS管，通过MOS管的导通和截止以实现电流导向，从而可以通过相应的写电流来设置MTJ元件的高、低电阻态，也即写入了存储信息，以及根据读电流的大小来判断MTJ元件的电阻态，也即读出了存储信息。

对于面内型STT-MRAM来说，基于面内型MTJ元件的尺寸及其相互间距的要求，三极管的尺寸不是提高面内型STT-MRAM集成度的主要瓶颈，或者说缩小三极管的尺寸，对于面内型STT-MRAM集成度的提升程度有限。目前已有一些针对面内型STT-MRAM集成度提升的技术方案，如专利号为US6868003B2的美国专利中，面内型STT-MRAM使用PN结二极管取代三极管作为电流流向选择器，由于面内型STT-MRAM占用面积较大，存储芯片的集成度没有实质性的提高；同时读写电流也较大，PN结二极管也不宜做小。

对于垂直型STT-MRAM来说，情况却与面内型STT-MRAM恰恰相反，垂直型MTJ元件的尺寸及其相互间距较之面内型MTJ元件已大为缩小，此时集成度的提升几乎完全取决于三极管的尺寸大小，即使使用当前最先进的工艺(线宽)，三极管的尺寸仍远大于垂直型MTJ元件，同时三极管制造工艺相对也比较复杂，提高了产品的制造成本。垂直型STT-MRAM目前仍采用三极管作为电流流向选择器，从而使其集成度的提升一直依赖于先进工艺(线宽)的升级。

因此，本领域的技术人员致力于开发一种高集成、高性能、成本节省的pSTT-MRAM产品。

发明内容

有鉴于现有技术的上述缺陷，本发明提供了一种交叉矩阵列式磁性随机存储器，其包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的二极管；所述磁电阻元件包括垂直型磁性隧道结，从而所述磁电阻元件可通过流经其中的电流来改变其电阻态。

通常的垂直型磁性隧道结包括：

磁性参考层，所述磁性参考层的磁化方向不变且磁各向异性垂直于层表面；

磁性记忆层，所述磁性记忆层的磁化方向可变且磁各向异性垂直于层表面；

隧道势垒层，所述隧道势垒层位于所述磁性参考层和所述磁性记忆层之间且分别与所述磁性参考层和所述磁性记忆层相邻。

进一步地，所述二极管由淀积的薄膜所形成。

进一步地，所述二极管和所述磁电阻元件的图案化使用同一块掩膜版。

进一步地，所述二极管的制备工序在所述磁电阻元件之前。

进一步地，所述二极管的制备工序在所述磁电阻元件之后。

本发明还提供了上述磁性随机存储器的读写方法，其中对于任一交叉节点的磁记忆单元采用以下读写操作：

写操作：在交叉节点所对应的第一向导线和第二向导线上加载写电压，产生的写电流流经对应的磁电阻元件以改变其电阻态；

读操作：在交叉节点所对应的第一向导线和第二向导线上加载读电压，产生读电流，所述读电流不足以改变其所流经的磁电阻元件的电阻态。

进一步地，所述写操作时，所述写电压使二极管正向导通或反向击穿。本文中所提到的二极管的反向击穿，限于在反向电压去掉后二极管可以恢复到原始状态，而不会导致二极管击穿损坏。

进一步地，所述读电压使二极管正向导通。

本发明的交叉矩阵列式磁性随机存储器，利用半导体二极管替代三极管作为磁记忆单元中的电流流向选择器，实现了将复杂的供电网路改用简单的交叉式供电方式，从而极大的简化了MRAM的生产工艺、降低了成本，并且可以极大地提高存储芯片的集成度，特别是对于pSTT-MRAM产品。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是一种现有的磁记忆单元的结构示意图；

图2是本发明的一种交叉矩阵列式磁性随机存储器的磁记忆单元的结构示意图；

图3是二极管伏安特性曲线图；

图4是将图2中磁电阻元件设置为低阻态的示意图；

图5是将图2中磁电阻元件设置为高阻态的示意图；

图6是图2中磁电阻单元读操作示意图；

图7是本发明的一种交叉矩阵列式磁性随机存储器的结构示意图；

图8是图7的交叉矩阵列式磁性随机存储器的另一结构示意图；

图9是基于本发明的8种不同的磁记忆单元的结构示意图。

具体实施方式

在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

图1是一种现有的磁记忆单元的结构示意图，其中磁记忆单元100包括磁电阻元件101，以及与其串联的MOS管102，通过MOS管102的导通和截止来控制电流流向。本文中所涉及的磁电阻元件一般包括依次相邻设置的磁性参考层、隧道势垒层和磁性记忆层(即组成MTJ)，对于上述各层的材料和结构(多层或单层)以及磁电阻元件中除上述三层外的其余膜层(如有)的设置，并非本发明的重点，在此不做限定；可以通过加载相应的电流来改变磁电阻元件的电阻态。本实施例附图中的磁电阻元件一般采用三层结构表示，仅是指示其具有MTJ结构，并不排除磁电阻元件中还有其它膜层的情况。

图2是本发明的一种交叉矩阵列式磁性随机存储器的磁记忆单元的结构示意图，其中磁记忆单元200包括磁电阻元件201，以及与其串联的二极管202。磁电阻元件201包含垂直型MTJ，具体表示为图2中磁电阻元件201的三层结构，从上至下分别为磁性记忆层、隧道势垒层和磁性参考层。磁记忆单元200通过二极管202的特性来控制电流流向，二极管伏安特性曲线见图3，磁记忆单元200的读写方式如下：

写操作(低阻态)：如图4所示，在磁记忆单元200上加载正向电压，当作用在二极管202上的压降Vw+大于二极管202的正向导通电压时形成电流通路，流经磁记忆单元200的电流I_低，使磁电阻元件201的磁性记忆层在自旋转移矩作用下，磁化方向与磁性参考层的磁化方向平行，从而磁电阻元件201置为低阻态。

写操作(高阻态)：如图5所示，在磁记忆单元200上加载反向电压，当作用在二极管202上的压降Vw-大于二极管202的反向击穿电压时形成电流通路，流经磁记忆单元200的电流I_高，使磁电阻元件201的磁性记忆层在自旋转移矩作用下，磁化方向与磁性参考层的磁化方向反平行，从而磁电阻元件201置为高阻态。

读操作：如图6所示，在磁记忆单元200上加载正向电压，当作用在二极管202上的压降Vr大于二极管202的正向导通电压时形成电流通路，其中电流Ir根据磁电阻元件201的高低阻态呈现不同大小，从而实现了对于磁记忆单元200内存储信息的读取。

图3中示出了加载在二极管202上的Vw+、Vw-和Vr，对于Vw+、Vw-不一定是相对于纵轴I对称的，只需满足I_低和I_高的大小足以分别将磁电阻元件201设置为低阻态和高阻态。Vr的取值小于Vw+，使Ir的大小不足以改变磁电阻元件201的电阻态，具体是当磁电阻元件处于高阻态时不足以将其置为低阻态。

图7示出了应用磁记忆单元200组成的交叉矩阵列式磁性随机存储器的结构示意图，其中包括字线300和位线400，图7中仅示意性地示出了3条字线和3条位线，分别是字线301、302、303和位线401、402、403。字线300和位线400交叉设置，形成若干交叉节点(图7中的结构具有9个节点)。每个节点处均设置有一个磁记忆单元，磁记忆单元的两端分别与所在交叉节点处的相应字线和位线相连接，即如图7中所示的磁记忆单元200设置在由字线302和位线402的交叉节点处，并且磁记忆单元200的两端分别连接字线302和位线402。

图8是图7所示的交叉矩阵列式磁性随机存储器的另一种结构示意图，其中磁记忆单元200的磁电阻元件201靠近字线设置，二极管202靠近位线设置。从工艺结构来说，即是磁电阻元件201在二极管202之后制备。

以上结构还可以进行诸多变换，包括(1)将磁电阻元件201和二极管202的位置相交换，即二极管202在磁电阻元件201之后制备；(2)二极管202的PN结可以是P型在上N型在下，也可以是N型在上P型在下；(3)磁电阻元件201中MTJ的各层的顺序由上至下可以依次是磁性参考层、隧道势垒层和磁性记忆层，也可以是磁性记忆层、隧道势垒层和磁性参考层；从而对于磁记忆单元即有8种不同的结构，如图9所示。

对于图7和图8中各磁记忆单元的读写，只需通过在相应的字线和位线间加载读写电压即可，读写方式如前所述，不再赘述。对于图9中各磁记忆单元的读写方式与前述的读写方式类同，同样是基于二极管的伏安特性以及磁电阻元件在电流作用下的电阻态变化。

另一方面，为了进一步优化器件尺寸，本实施例中的二极管采用双层薄膜形成，如淀积Si、Ge、SiGe或SiC等基材后，相应地掺杂III价元素或V价元素，从而形成PN结。并且磁电阻元件也是基于多层薄膜堆叠形成的，从而可以在组成二极管和磁电阻元件的所有薄膜淀积完成后，同时对上述多层薄膜进行光刻/刻蚀加工，一方面器件尺寸较之现有技术大为缩小，另一方面磁电阻元件和二极管的图案化只需要使用一块掩膜版，提高芯片集成度的同时也大大降低了成本。

此外，在一个具有M×N个存储元的存储阵列中(M+N>>1)，即M条位线和N条字线，如电流流向选择器的低电阻和高电阻分别为R_L和R_H，那么：

必须远小于1；从而需满足：

\frac{R_{H}}{R_{L}} > > \frac{M \times N}{M + N} .

因此在本发明的交叉矩阵列式磁性随机存储器的设计过程中，对减少旁路漏电的考虑是非常重要的。根据半导体理论，PN结上电流(I)与所施加在它上面的电压(V)有如下关系：

其中指数中的n是所谓的理想因子(idealityfactor)，与PN结材料缺陷及载流子的复合有关。作为本发明中的应用，n>1为佳(以保证I-V在正向导通后电流随电压有一个比较缓和的变化率。另外I_o是PN结的饱和或漏电电流，它与半导体材料的载流子浓度(n_i)、PN结接触面积(A)等因素有关：

I_{o} = {qAn}_{i}^{2} (\frac{D_{n}}{N_{A} L_{n}} + \frac{D_{p}}{N_{D} L_{p}})

为了二极管有一个较小的漏电电流，应该尽量采用载流子浓度(n_i)较低的半导体材料，及较小的PN结接触面积(A)。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims

1.一种磁性随机存储器，其特征在于，包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的二极管；所述磁电阻元件包括垂直型磁性隧道结，从而所述磁电阻元件可通过流经其中的电流来改变其电阻态。

2.如权利要求1所述的磁性随机存储器，其特征在于，所述二极管由淀积的薄膜所形成。

3.如权利要求2所述的磁性随机存储器，其特征在于，所述二极管和所述磁电阻元件的图案化使用同一块掩膜版。

4.如权利要求1所述的磁性随机存储器，其特征在于，所述二极管的制备工序在所述磁电阻元件之前。

5.如权利要求1所述的磁性随机存储器，其特征在于，所述二极管的制备工序在所述磁电阻元件之后。

6.如权利要求1-5任一所述的磁性随机存储器的读写方法，其特征在于，对于任一交叉节点的磁记忆单元采用以下读写操作：

读操作：在交叉节点所对应的第一向导线和第二向导线上加载读电压，产生读电流，所述读电流的大小不足以改变其所流经的磁电阻元件的电阻态。

7.如权利要求6所述的读写方法，其特征在于，所述写操作时，所述写电压使二极管正向导通或反向击穿。

8.如权利要求6所述的读写方法，其特征在于，所述读电压使二极管正向导通。