CN1758371A - 磁存储器及其制造方法 - Google Patents

磁存储器及其制造方法 Download PDF

Info

Publication number
CN1758371A
CN1758371A CNA2005100987743A CN200510098774A CN1758371A CN 1758371 A CN1758371 A CN 1758371A CN A2005100987743 A CNA2005100987743 A CN A2005100987743A CN 200510098774 A CN200510098774 A CN 200510098774A CN 1758371 A CN1758371 A CN 1758371A
Authority
CN
China
Prior art keywords
distribution
layer
semiconductor
magnetic
magnetic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100987743A
Other languages
English (en)
Inventor
古贺启治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1758371A publication Critical patent/CN1758371A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种可降低强磁性材料扩散到半导体区域内的磁存储器。磁存储器1具有由m行n列(m、n是2以上的整数)构成的二次元状排列的多个存储区域3。再者，磁存储器1具有：含有写入晶体管32的漏极区域32a和源极区域32c的半导体层6；含有TMR元件4和写入配线31的磁性材料层8；和，夹在半导体层6与磁性材料层8之间且含有位配线13a、13b以及字配线14的配线层7。这样，通过将配线层7夹在磁性材料层8与半导体层6之间，则从TMR元件4扩散(迁移(migration))的强磁性材料难以到达半导体层6，所以可降低强磁性材料扩散到漏极区域32a和源极区域32c内。

Description

磁存储器及其制造方法
技术区域
本发明涉及一种将数据存储在磁阻效应元件上的磁存储器及其制造方法。
背景技术
近年来，MRAM(Magnetic Random Access Memory)作为使用于计算机或通信机器等信息处理装置上的存储装置倍受注目。MRAM通过磁力存储数据，所以没有像挥发性存储器DRAM(Dynamic RandomAccess Memory)或SRAM(Static RAM)那样因切断电源丢失信息的不良情况。再者，与现有的像闪光EEPROM或硬磁盘装置之类不挥性存储单元相比，存取速度、信赖性、消费电力等方面是非常优异的。因此，MRAM有可能全部代替DRAM或SRAM等挥发性存储器的功能、以及闪光EEPROM或硬磁盘装置等不挥发性存储单元的功能的可能性。现在，人们正快速开发一种以随时随地都能进行信息处理的所谓的以随意计算(ubiquitous computing)为目标的信息机器，而期待MRAM发挥如此信息机器中的关键装置的作用。
图39A是表示现有的MRAM中的一个存储区域100的构造例的侧面截面图。现有的MRAM分别具有多条沿一个方向的配线102和沿与配线102相交的方向的配线104。然后，在配线102与104相交的每个区域内构成存储区域100。存储区域100分别具有利用隧道磁阻效应(TMR：Tunneling Magneto-Resistive)的隧道磁阻效应元件(以下称为TMR元件)101。如图39B所示，TMR元件101包括磁化方向A因外部磁场而发生变化的第一磁性层(感磁层)101a、磁化方向B通过反强磁性层101d而固定的第二磁性层101c、夹在第一磁性层101a与第二磁性层101c之间的非磁性绝缘层101b。然后，第一磁性层101a的磁化方向A，相对于基于来自配线102和104的合成磁场的磁化方向B，进行平行或反平行控制，将0或1所谓二进制数据写入TMR元件101。再者，TMR元件101的厚度方向的阻值根据第一磁性层101a的磁化方向A与第二磁性层101c的磁化方向B是平行还是反平行而不同。因此，当从TMR元件101中读出二进制数据时，晶体管105为导通状态，电流从连接在第一磁性层101a上的配线102流到连接在第二磁性层101c上的配线103上。然后，基于此时的电流值或第一磁性层101a与第二磁性层101c之间的电位差，判断是否记录了二进制数据中的任一值。
另外，与上述MRAM同样的构成公开在例如专利文献1和2中。
但是，图39A、图39B所示的MRAM构成有下面的问题点。即，在该MRAM中，只在由配线102和104双方赋予磁场的TMR元件101中，期望第一磁性层101a的磁化方向A反转。但是，配线102和104沿着各自的延伸方向对配置的所有TMR元件101提供磁场。因此，即使在写入二进制数据的TMR元件101以外的TMR元件101中，因来自配线102或104的磁场，有可能弄错且有可能使第一磁性层101a的磁化方向A反转。
就用于防止这种误写入的技术而言，例如有公开在专利文献3的磁存储器。该磁存储器在各存储区域(存储单元)具有TMR元件、向TMR元件流入写入电流的配线(单元位线)和连接在单元位线上的晶体管。然后，通过利用晶体管控制用于将二进制数据写入TMR元件的写入电流，只对打算写入二进制数据的TMR元件赋予磁场。
[专利文献1]特开2001-358315号公报
[专利文献2]特开2002-110938号公报
[专利文献3]特开2004-153182号公报
发明内容
但是，专利文献1～3中公开的构成有以下相通的课题。即，在这些MRAM构成中，TMR元件被配置在全部多个存储区域内延伸的配线(例如图39A的配线102或专利文献3的位线BL等)与基板之间。换言之，在形成多个存储区域内的配线系统的层(配线层)内部配置TMR元件。另一方面，在积层配线层的基板的表面上形成控制用于从TMR元件中读出二进制数据的电流的晶体管(例如图39A的晶体管105等)、或用于控制将二进制数据写入TMR元件的写入电流的晶体管(例如专利文献3的写入选择晶体管19)等的半导体元件区域。在该MRAM构成中，从TMR元件扩散(迁移(migration))到配线层内部的Mn、Fe、Ni、Co等强磁性材料，随着时间的变化逐渐到达基板表面的晶体管并与其它掺杂物掺混(污染(contamination))，使晶体管的电特性劣化。因此，MRAM的寿命大幅度缩短。再者，即使在MRAM的制造工序中也有可能使强磁性材料混入到在基板表面上形成的半导体元件区域内。
本发明就是鉴于上述问题点而完成的，其目的在于提供一种可降低强磁性材料扩散到半导体元件区域内的磁存储器、以及可防止在制造工序中强磁性材料混入半导体元件区域内的磁存储器制造方法。
为了解决上述课题，本发明的磁存储器是一种具有由m行n列(m、n是2以上的整数)构成的二次元状排列的多个存储区域的磁存储器，其特征在于，具有磁性材料层、半导体层以及设置在磁性材料层和半导体层之间的配线层，磁性材料层包括：含有磁化方向因外部磁场而发生变化的感磁层且分别设置在多个存储区域内的磁阻效应元件；和分别设置在多个存储区域且通过写入电流向感磁层提供外部磁场的写入配线，半导体层包括在多个存储区域的各自内构成控制写入配线中的写入电流的导通的半导体写入开关单元的半导体区域，配线层包括：第一配线，与多个存储区域的各列对应设置、电连接到所对应的列的各个存储区域分别具有的写入配线上；和第二配线，与多个存储区域的各行对应设置、电连接到所对应的行的各个存储区域分别具有的半导体写入开关单元的控制端子。
在上述的磁存储器中，在含有TMR元件的磁性材料层与含有半导体元件区域的一种即半导体写入开关单元的半导体层之间，设置包括与存储区域的各列对应的第一配线、以及与各行对应的第二配线的配线层。这样，通过将其它层(配线层)夹在含有TMR元件的层(磁性材料层)与含有半导体元件区域的层(半导体层)之间，从TMR元件扩散的强磁性材料难以到达半导体层，所以可降低强磁性材料扩散到构成半导体写入开关单元的半导体区域内。再者，在上述的磁存储器中，因可分为制造磁性材料层的工序和形成配线层以及半导体层的工序，所以半导体写入单元以由配线层保护的状态形成TMR元件。因此，在制造工序中，可防止强磁性材料混入到构成半导体写入开关单元的半导体区域内。
另外，在上述磁存储器中，所谓与半导体写入单元的控制端子电连接的第二配线也包括该第二配线的一部分兼顾半导体写入单元的控制端子(电极)之类的形态。
再者，磁存储器的特征也在于，可以具有设置于磁性材料层与半导体层之间且用于防止磁阻效应元件所含有的元素扩散到半导体层内的扩散防止层。由此，在可更有效地降低强磁性材料扩散到构成半导体写入开关元件的半导体区域内的同时，可更有效地防止制造工序中强磁性材料混入到构成半导体写入开关单元的半导体区域内。
再者，磁存储器的特征也在于，扩散防止层含有Ti和Ru的至少一种元素。由此，扩散防止层可适当地实现磁阻效应元件所含有的元素向半导体层的扩散防止功能。
再者，磁存储器的特征也在于，磁性材料层还包括分别设置在多个存储区域并电连接到磁阻效应元件上、向磁阻效应元件流入读出电流的读出配线，半导体层还包括在多个存储区域的各个内构成控制读出配线中的读出电流的导通的半导体读出开关单元的半导体区域。由此，可适当读出TMR元件所存储的二进制数据。再者，如上述那样，该磁存储器是将配线层夹在半导体层与磁性材料层之间，所以在可降低强磁性材料扩散到半导体元件区域的一种即构成半导体读出开关元件的半导体区域内的同时，可防止制造工序中强磁性材料混入到构成半导体读出开关单元的半导体区域内。
本发明的磁存储器的制造方法是一种制造具有由m行n列(m、n是2以上的整数)构成的二次元状排列的多个存储区域的磁存储器的方法，其特征在于，包括：形成半导体层的半导体层形成工序；在半导体层上形成配线层的配线层形成工序；和，在配线层上形成磁性材料层的磁性材料层形成工序，半导体层形成工序包括在多个存储区域各个内、在半导体层上形成构成半导体写入开关单元的半导体区域的工序，配线层形成工序包括在配线层上形成第一配线和第二配线的工序，第一配线与多个存储区域的各列对应，第二配线与多个存储区域的各行对应设置、电连接到所对应的行的存储区域分别具有的半导体写入开关单元的控制端子上，磁性材料层形成工序包括在磁性材料层上形成磁阻效应元件和写入配线的工序，该磁阻效应元件被设置在多个存储区域的各个上并含有磁化方向因外部磁场而发生变化的感磁层，该写入配线被设置在多个存储区域各个上并与第一配线电连接，通过写入电流向感磁层提供外部磁场。
上述磁存储器的制造方法包括：含有形成构成半导体元件区域的一种即半导体写入开关单元的半导体区域的工序的半导体层形成工序；含有形成第一和第二配线的工序配线层形成工序；和，含有形成TMR元件的工序的磁性材料层形成工序。这样，通过完全分离形成构成半导体写入开关单元的半导体区域的工序、形成第一和第二配线的工序和形成TMR元件的工序，当将TMR元件装入磁性材料层内时，强磁性材料通过配线层被隔断，可防止强磁性材料混入到构成半导体写入开关单元的半导体区域内。
只要利用本发明的磁存储器就可降低强磁性材料扩散到半导体元件区域内。再者，只要利用本发明的磁存储器的制造方法，在制造工序中就可防止强磁性材料混入到半导体元件区域内。
附图说明
图1是表示实施方式的磁存储器的所有构成的概念图。
图2是表示沿行方向切断存储部时的截面构成的放大截面图。
图3是用图2中的I-I线切断存储部时的放大截面图。
图4是用图2中的II-II线切断存储部时的放大截面图。
图5是沿存储区域行方向的TMR元件及其周边构造的截面图。
图6是沿存储区域列方向的TMR元件机器周边构造的截面图。
图7A是表示存储区域中TMR元件周边的动作的图，图7B是表示存储区域中TMR元件周边的动作的图。
图8A是表示存储区域中TMR元件周边的动作的图，图8B是表示存储区域中TMR元件周边的动作的图。
图9是表示半导体层的制造过程图。
图10是表示半导体层的制造过程图。
图11是表示半导体层的制造过程图。
图12是表示半导体层的制造过程图。
图13是表示半导体层的制造过程图。
图14是表示半导体层的制造过程图。
图15是表示配线层的制造过程图。
图16是表示配线层的制造过程图。
图17是表示配线层的制造过程图。
图18是表示配线层的制造过程图。
图19是表示配线层的制造过程图。
图20是表示配线层的制造过程图。
图21是表示配线层的制造过程图。
图22是表示配线层的制造过程图。
图23是表示配线层的制造过程图。
图24是表示配线层的制造过程图。
图25是表示配线层的制造过程图。
图26是表示配线层的制造过程图。
图27是表示磁性材料层的制造过程图。
图28是表示磁性材料层的制造过程图。
图29是表示磁性材料层的制造过程图。
图30是表示磁性材料层的制造过程图。
图31是表示磁性材料层的制造过程图。
图32是表示磁性材料层的制造过程图。
图33是表示磁性材料层的制造过程图。
图34是表示磁性材料层的制造过程图。
图35是表示磁性材料层的制造过程图。
图36是表示磁性材料层的制造过程图。
图37是表示变形例的磁轭形状图。
图38是表示变形例的磁轭形状图。
图39A是表示现有的MRAM的一个存储区域的构造例的侧面截面图，图39B是表示TMR元件的构成的截面图。
符号说明：
1…磁存储器、2…存储部、3…存储区域、4…TMR元件、4a…侧面、5…磁轭、5a…端面、5b…对向轭、5c…柱状轭、5d…束状轭、6…半导体层、7…配线层、8…磁性材料层、11…位选择电路、12…字选择电路、13a，13b…位配线、14…字配线、15…接地配线、21…半导体基板、22～24…绝缘区域、31…写入配线、32…写入晶体管、32a…漏极区域、32b…栅极电极、32c…源极区域、33…读出配线、34…读出晶体管、34a…漏极区域、34b…栅极电极、34c…源极区域、35…电极、36…扩散防止层、41…第一磁性层、42…非磁性绝缘层、43…第二磁性层、44…反强磁性层。
具体实施方式
以下，边参照附图边详细地说明本发明的磁存储器及其制造方法的实施方式。另外，关于附图的说明，对相同要素标记相同符号并省略重复的说明。
首先，说明本发明的磁存储器的一实施方式的构成。图1是表示本实施方式的磁存储器1的所有构成的概念图。磁存储器1包括存储部2、位选择电路11、字选择电路12、位配线13a以及13b、字配线14和接地配线15。存储部2由多个存储区域3构成。多个存储区域3以由m行n列(m、n为2以上的整数)构成的二次元状排列。多个存储区域3的各个包括：含有TMR元件4、写入配线31以及读出配线33的磁性元件部9、写入晶体管32、读出晶体管34。
TMR元件4是含有磁化方向因外部磁场而发生变化的感磁层的磁阻效应元件。具体地，TMR元件4其构成包括：感磁层即第一磁性层、固定磁化方向的第二磁性层、被夹在第一磁性层与第二磁性层之间的非磁性绝缘层。TMR元件4以接受到利用写入配线31内流通的写入电流所产生的外部磁场来变化第一磁性层的磁化方向的方式、沿写入配线31的一部分配置。然后，当利用写入电流而变化第一磁性层的磁化方向时，根据第一磁性层的磁化方向和第二磁性层的磁化方向的关系，变化第一磁性层与第二磁性层之间的阻值。
写入配线31是用于利用写入电流将外部磁场提供给TMR元件4的第一磁性层的配线。写入配线31的一端电连接到位配线13a上。写入配线31的另一端电连接到写入晶体管32的源极或漏极上。写入晶体管32是用于控制写入配线31中写入电流的导通的半导体写入开关单元。写入晶体管32的漏极和源极的一方电连接到写入配线31上，而另一方电连接到位配线13b上。写入晶体管32的栅极电连接到字配线14上。
读出配线33是用于使读出电流流通在TMR元件4中的配线。具体地，读出配线33的一端电连接到位配线13a上，读出配线33的另一端电连接到TMR元件4的第一磁性层侧。再者，读出晶体管34是用于控制读出配线33中读出电流的导通的半导体读出开关单元。读出晶体管34的源极和漏极的一方电连接到TMR元件4的第二磁性层侧，源极以及漏极的另一方电连接到接地配线15上。读出晶体管34的栅极电连接到字配线14上。另外，所谓TMR元件4的第一磁性层侧(第二磁性层侧)意味着相对于非磁性绝缘层的第一磁性层的侧面或第二磁性层的侧面，包括第一磁性层(第二磁性层)上存在其它层的情况。
位配线13a和13b对应于存储区域3的各列配设。位配线13a和13b是本实施方式的第一配线。即，位配线13a电连接到对应的列的存储区域3分别具有的写入配线31的一端。而且，本实施方式的位配线13a也电连接到对应的列的存储区域3分别具有的读出配线33的一端。位配线13b电连接到对应的列的存储区域3分别具有的写入晶体管32的漏极或源极上。再者，字配线14是本实施方式的第二配线。即，字配线14对应于存储区域3的各行配设，电连接到对应的行的存储区域3分别具有的写入晶体管32的控制端子即栅极上。
位选择电路11是本实施方式的写入电流生成单元。即，位选择电路11具有将正或负的写入电流提供给各存储区域3的写入配线31的功能。具体地，位选择电路11其构成包括：对应于当从磁存储器1的内部或外部写入数据时被指示的地址，选择符合该地址的列的地址解码电路；和将正或负的写入电流供给到对应于选择的列的位配线13a与位配线13b之间的电流驱动电路。再者，字选择电路12具有将控制电压提供给字配线14的功能，该字配线14对应于从磁存储器1的内部或外部写入数据时被指示的地址，选择符合该地址的行，再对应于选择的行。
具有以上构成的磁存储器1进行如下的动作。即，当指定从磁存储器1的内部或外部写入数据的地址(i行j列/1≤i≤m、1≤j≤n)时，位选择电路11和字选择电路12分别选择所符合的j列以及i行。在字选择电路12所选择的i行含有的存储区域3的写入晶体管32中，将控制电压施加在栅极上，写入电流成为可导通状态。再者，在位选择电路11所选择的j列含有的存储区域3中，将对应于数据的正或负的电压施加在位配线13a与位配线13b之间。然后，在位选择电路11所选择的j列以及字选择电路12所选择的i行双方所含有的存储区域3中，通过写入晶体管32，在写入配线31中产生写入电流，通过基于该写入电流的磁场，TMR元件4的第一磁性层的磁化方向反转。这样，将二进制数据写入被指示的地址(i行j列)的存储区域3。
再者，当指定从磁存储器1的内部或外部读出数据的地址(k行l列/1≤k≤m、1≤l≤n)时，位选择电路11和字选择电路12分别选择所符合的l列和k行。在字选择电路12所选择的k行含有的存储区域3的读出晶体管34中，将控制电压施加在栅极上，读出电流成为可导通状态。再者，在对应于位选择电路11所选择的l列的位配线13a上，从位选择电路11施加用于使读出电流流动的电压。然后，在位选择电路11所选择的l列和字选择电路12所选择的k行双方所含有的存储区域3中，来自读出配线33的读出电流通过TMR元件4和读出晶体管34流到接地配线15内。然后，例如通过判断TMR元件4中的电压下降量，读出被指示的地址(k行l列)的存储区域3所存储的二进制数据。
这里，详细地说明关于本实施方式中的存储部2的具体构成。图2是表示沿行方向切断存储部2时的截面构成的放大截面图。图3是用图2中的I-I线切断存储部2时的放大截面图。图4是用图2中的II-II线切断存储部2时的放大截面图。
参照图2～图4，存储部2包括半导体层6、配线层7、磁性材料层8以及扩散防止层36。半导体层6是在含有半导体基板21且维持所有存储部2的机械强度的同时形成晶体管等半导体元件区域的层。磁性材料层8是形成TMR元件4和含有磁性材料的构成物(磁性元件部9)等的层，该磁性材料是指用于有效地赋予TMR元件4磁场的磁轭5。配线层7被设置在半导体层6与磁性材料层8之间。配线层7是形成位配线13a、13b以及字配线14之类贯穿各存储区域3的配线的层。再者，在配线层7上形成用于相互电连接到磁性材料层8上形成的磁性元件部9与在半导体层6上形成的晶体管等的半导体元件区域的配线。扩散防止层36是用于防止磁性元件部9所含有的强磁性材料(强磁性元素)向半导体层6扩散的层。
首先，说明半导体层6。半导体层6具有半导体基板21、绝缘区域22、写入晶体管32的漏极区域32a和源极区域32c、读出晶体管34的漏极区域34a和源极区域34c。半导体基板21例如由Si基板形成，掺杂p型或n型的不纯物。绝缘区域22在半导体基板21上除写入晶体管32和读出晶体管34以外的区域内形成，电分离写入晶体管32和读出晶体管34。绝缘区域22例如由SiO2之类绝缘性材料形成。
参照图3，读出晶体管34由与半导体基板21相反导电型的半导体区域即漏极区域34a和源极区域34c、栅极电极34b以及半导体基板21的一部分构成。例如在Si基板的表面附近，掺杂与半导体基板21相反导电型的不纯物从而形成漏极区域34a和源极区域34c。半导体基板21介于漏极区域34a与源极区域34c之间，在该半导体基板21上空出间隔、配置栅极电极34b。通过这样的构成，当在读出晶体管34中将电压(控制电压)施加在栅极电极34b上时，漏极区域34a和源极区域34c相互导通。另外，在本实施方式中，栅极电极34b不设置在半导体层6中而设置在后述的配线层7中。
参照图4，写入晶体管32由与半导体基板21相反导电型的半导体区域即漏极区域32a和源极区域32c、栅极电极32b以及半导体基板21的一部分构成。例如在Si基板的表面附近掺杂与半导体基板21相反导电型的不纯物而形成漏极区域32a和源极区域32c。半导体基板21介于漏极区域32a与源极区域32c之间，在该半导体基板21上空出间隔配置栅极电极32b。通过这样的构成，当在写入晶体管32中将电压(控制电压)施加在栅极电极32b上时，漏极区域32a和源极区域32c相互导通。另外，在本实施方式中，栅极电极32b不设置在半导体层6中而设置在后述的配线层7中。
接着，说明磁性材料层8。磁性材料层8其构成在于包括绝缘区域24和磁性元件部9。磁性元件部9具有TMR元件4、磁轭5、写入配线31和读出配线33。另外，在磁性材料层8中，除磁性元件部9以及其它配线以外的区域，由绝缘区域24占有。这里，图5和图6是TMR元件4及其周边构造的放大图。图5是沿存储区域3的行方向的截面，图6是沿存储区域3的列方向的截面。参照图5和图6，TMR元件4依次层积第一磁性层41、非磁性绝缘层42、第二磁性层43以及反强磁性层44。第一磁性层41是本实施方式的感磁层，磁化方向因来自写入配线31的外部磁场而发生变化，可记录二进制数据。就第一磁性层41的材料而言，例如可使用Co、CoFe、NiFe、NiFeCo、CoPt等强磁性材料。
再者，在第二磁性层43中，通过反强磁性层44固定磁化方向。即，通过在反强磁性层44和第二磁性层43的接合面中的交换结合，第二磁性层43的磁化方向被稳定。第二磁性层43的易磁化轴方向沿着第一磁性层41的易磁化轴方向被设定。就第二磁性层43的材料而言，例如可使用Co、CoFe、NiFe、NiFeCo、CoPt等强磁性材料。再者，就反强磁性层44的材料而言，可使用IrMn、PtMn、FeMn、PtPdMn、NiO或它们中任意组合的材料。
非磁性绝缘层42是由非磁性且绝缘性的材料构成的层。通过将非磁性绝缘层42介于第一磁性层41与第二磁性层43之间，在第一磁性层41与第二磁性层43之间产生隧道磁阻效应(TMR)。即，在第一磁性层41与第二磁性层43之间产生对应于第一磁性层41的磁化方向与第二磁性层43的磁化方向的相对关系(平行或反平行)的电阻。就非磁性绝缘层42的材料而言，例如优选为Al、Zn、Mg之类的金属氧化物或氮化物。
另外，作为使第二磁性层43的磁化方向稳定的层，代替反强磁性层44，也可通过非磁性金属层或合成AF(反强磁性)层设置第三磁性层。通过该第三磁性层与第二磁性层43形成反强磁性结合，可更进一步稳定第二磁性层43的磁化方向。再者，可防止从第二磁性层43到第一磁性层41的静磁场的影响，所以可容易地磁化反转第一磁性层41。该第三磁性层的材料没有特别限制，例如优选单独或组合使用Co、CoFe、NiFe、NiFeCo、CoPt等强磁性材料。另外，作为设置在第二磁性层43与第三磁性层之间的非磁性金属层的材料而言，优选为Ru、Rh、Ir、Cu、Ag等。另外，为了在第二磁性层43与第三磁性层之间得到强的反强磁性结合，非磁性金属层的厚度优选为2nm以下。
TMR元件4的第一磁性层41上设置着读出配线33。读出配线33由导电性的金属制成，在存储区域3的行方向上延伸。读出配线33的一端电连接到第一磁性层41上。读出配线33的另一端通过垂直配线16f电连接到电极17b上(参照图2)。再者，TMR元件4的反强磁性层44被设置在电极35上，与电极35电连接。通过该构成，可使读出电流从读出配线33流向TMR元件4上。
再者，在读出配线33上设置有写入配线31。读出配线33与写入配线31之间有间隙，因用绝缘区域24的材料填满而相互绝缘。写入配线31由导电性金属制成，在存储区域3的行方向上延伸。写入配线31的一端通过垂直配线16a电连接到电极17a上(参照图2)。再者，写入配线31的另一端通过垂直配线16h电连接到电极17c上(参照图2)。另外，TMR元件4的第一磁性层41的易磁化轴方向以沿着与写入配线31的较长方向交差的方向(即，与写入电流的方向交差的方向)的方式设定。
磁轭5是覆盖写入配线31的周围且用于将因写入电流而产生的磁场有效地提供给TMR元件4的强磁性部件。磁轭5由具有介入规定长度的空隙且对向的至少一对开放端部的约环状体制成，在写入配线31的延长方向的一部分上，以包围写入配线31的外围的方式配设。具体地，本实施方式的磁轭5由一对对向轭5b、一对柱状轭5c和束状轭(beam yoke)5d构成。其中，一对对向轭5b具有作为一对开放端部的一对端面5a，以沿第一磁性层41的易磁化轴方向相互对向的方式设置。然后，TMR元件4以其一对侧面4a(参照图6)分别对向于一对端面5a的方式且以第一磁性层41的易磁化轴方向沿一对端面5a的并列方向的方式配置。再者，束状轭5d沿写入配线31中的与TMR元件4相反侧的面设置。一对柱状轭5c沿写入配线31的侧面设置，连接与一对对向轭5b各自的端面5a不同的侧的一端和束状轭5d的两端。通过以上的构成，对向轭5b、柱状轭5c以及束状轭5d在写入配线31的延长方向的一部分(TMR元件4上的部分)中包围写入配线31的外围。
作为构成磁轭5的材料，例如优选为含有Ni、Fe、Co中至少一种元素的金属。再者，磁轭5以其易磁化轴方向沿TMR元件4的第一磁性层41的易磁化轴方向的方式形成。再者，在与写入配线31的一周方向垂直的面上的磁轭5的截面面积，一对端面5a为最小。具体地，磁轭5的对向轭5b、柱状轭5c以及束状轭5d中，对向轭5b的截面面积最小。然后，更优选的是对向轭5b越接近端面5a变得越细。
另外，作为绝缘区域24的材料，与半导体层6的绝缘区域22一样，可使用SiO2之类的绝缘性材料。
接着，说明配线层7。配线层7具有绝缘区域23、位配线13a以及13b、字配线14、接地配线15、多条垂直配线以及水平配线。另外在配线层7中，除各配线以外的区域全部由绝缘区域23占有。作为绝缘区域23的材料，与半导体层6的绝缘区域22一样，可使用SiO2之类的绝缘性材料。再者，作为垂直配线的材料，例如可使用W，作为水平配线的材料，例如可使用Al。
参照图2，连接于磁性材料层8的写入配线31一端的电极17a通过垂直配线16b被电连接到位配线13a上。再者，电连接于TMR元件4的第二磁性层43侧的电极35被电连接到配线层7的垂直配线16c～16e以及水平配线18a、18b上，垂直配线16e与读出晶体管34的漏极区域34a被电阻耦合。再者，在磁性材料层8中，通过读出配线33电连接于TMR元件4的第一磁性层41侧的电极17b，通过垂直配线16g与水平配线18c电连接。另外，水平配线18c通过没有图示的配线被电连接到位配线13a上。
参照图3，接地配线15与垂直配线16n电连接，垂直配线16n与读出晶体管34的源极区域34c电阻耦合。再者，字配线14的一部分成为读出晶体管34的栅极电极34b。即图3所示的栅极电极34b由在存储区域3的行方向上延长的字配线14的一部分构成。通过这样的构成，字配线14被与读出晶体管34的控制端子(栅极电极34b)电连接。
再者，参照图4，连接于磁性材料层8的写入配线31另一端的电极17c与配线层7的垂直配线16i～16k以及水平配线18d、18e电连接，垂直配线16k与写入晶体管32的漏极区域32a电阻耦合。再者，水平配线18h与垂直配线16q电连接，垂直配线16q与写入晶体管32的源极区域32c电阻耦合。另外，水平配线18h通过没有图示的配线被电连接到位配线13b上(参照图2)。再者，字配线14的一部分成为写入晶体管32的栅极电极32b。即，图4所示的栅极电极32b由在存储区域3的行方向上延长的字配线14的一部分构成。通过这样的构成，字配线14被电连接到写入晶体管32的控制端子(栅极电极32b)上。
接着，说明扩散防止层36。扩散防止层36是用于防止磁性元件部9的TMR元件4和磁轭5所含有的强磁性材料(强磁性元素)的向半导体层6扩散的层。在本实施方式中，扩散防止层36设置在磁性材料层8与配线层7之间。扩散防止层36优选含有阻止强磁性材料通过的材料例如Ti和Ru中至少一种元素。另外，扩散防止层36可被配置在磁性材料层8与半导体层6之间，例如也可配置在配线层7与半导体层6之间，或配置在配线层7的内部。再者，在本实施方式中，电极17a～17c相对于扩散防止层36位于磁性材料层8侧，但电极17a～17c相对于扩散防止层36也可位于磁性材料层7侧。
这里，参照图7A、图7B、图8A、图8B，说明关于本实施方式的存储区域3中的TMR元件4周边的动作。如图7A所示，当负的写入电流IW1流入写入配线31时，在写入配线31的周围并在写入配线31的一周方向上产生磁场φ1。磁场φ1形成经由设置在写入配线31周围的磁轭5内部和一对端面5a间的间隙的封闭回路。另外，在本实施方式中，磁轭5的对向轭5b、柱状轭5c以及束状轭5d中对向轭5b的截面面积最小，所以在磁轭5内部形成的磁场φ1的磁通密度在对向轭5b中最大。
当在写入配线31的周围产生磁场φ1时，通过磁轭5的磁场封闭作用，将磁场φ1(外部磁场)有效地提供给TMR元件4的第一磁性层41。通过该磁场φ1，第一磁性层41的磁化方向A朝向与磁场φ1相同的方向。这里，第二磁性层43的磁化方向B因与反强磁性层44的交换结合而预先朝向与磁场φ1相同的方向时，第一磁性层41的磁化方向A和第二磁性层43的磁化方向B相互同向，即成为平行状态。这样，二进制数据的一方(例如0)被写入TMR元件4。
当从TMR元件4读出被写入的二进制数据时，如图7B所示，在读出配线33与电极35之间流通读出电流Ir，检测出该电流值的变化或读出配线33与电极35之间的电位差的变化。由此，可判断TMR元件4是否记录了二进制数据中的任一个(即，第一磁性层41的磁化方向A与第二磁性层43的磁化方向B平行还是反平行)。例如，当第一磁性层41的磁化方向A与第二磁性层43的磁化方向B平行时，因非磁性绝缘层42中的隧道磁阻效应(TMR)，第一磁性层41和第二磁性层43之间的阻值变得比较小。因此，例如当读出电流Ir一定时，读出配线33与电极35之间的电位差变得比较小，所以可知二进制数据0被写入TMR元件4中。
再者，如图8A所示，当正的写入电流IW2流通在写入配线31内时，在写入配线31的周围产生与磁场φ1相反的磁场φ2。磁场φ2形成经由磁轭5内部和一对端面5a间的间隙的封闭回路。另外，与磁场φ1一样，在磁轭5内部形成的磁场φ2的磁通密度在对向轭5b中最大。
当在写入配线31的周围产生磁场φ2时，通过磁轭5的磁场封闭作用，将磁场φ2(外部磁场)有效地提供给TMR元件4的第一磁性层41。通过该磁场φ2，第一磁性层41的磁化方向A朝向与磁场φ2相同的方向。这里，当第二磁性层43的磁化方向B朝向与磁场φ2相反的方向时，第一磁性层41的磁化方向A与第二磁性层43的磁化方向B相互反向，即成为反平行状态。这样，二进制数据的另一方(例如1)被写入TMR元件4。
当第一磁性层41的磁化方向A与第二磁性层43的磁化方向B反平行时，因非磁性绝缘层42中的隧道磁阻效应(TMR)，第一磁性层41与第二磁性层43之间的阻值比较大。因此，例如如图8B所示，当在读出配线33和电极35之间流通一定的读出电流Ir时，读出配线33与电极35之间的电位差比较小，由此可知二进制数据1被写入TMR元件4中。
说明关于以上说明的本实施方式的磁存储器1所具有的效果。在本实施方式的磁存储器1中，在含有TMR元件4的磁性材料层8与含有写入晶体管32的半导体层6之间设置有配线层7，该配线层7包括：对应于存储区域3的各列的位配线13a和13b、以及对应于各行的字配线14。这样，通过将其它层(配线层7)夹在含有TMR元件4的层(磁性材料层8)和含有写入晶体管32的层(半导体层6)之间，从TMR元件4扩散的强磁性材料难以到达半导体层6上，所以可降低强磁性材料扩散到写入晶体管32的漏极区域32a以及源极区域32c内。再者，如后述的那样，本实施方式的磁存储器1可分离出制造磁性材料层8的工序和形成配线层7以及半导体层6的工序。由此，写入晶体管32可通过配线层7以被保护的状态形成TMR元件4。因此，在制造工序中，可防止强磁性材料混入到写入晶体管32的漏极区域32a以及源极区域32c内。
这类磁存储器1通过各存储区域3具备写入晶体管32而被实现。即，通过在各存储区域3内配置写入晶体管32，与图39A所示的现有的磁存储器100不同，可在各存储区域3内独立配置向TMR元件4提供外部磁场φ1、φ2的写入配线31。因此，可从磁性材料层8分离设置在多个存储区域3内设置的位配线13a、13b，可分离成磁性材料层8、配线层7以及半导体层6。
再者，如本实施方式那样，磁存储器1优选将用于防止TMR元件4所含有的元素扩散到半导体层6内的扩散防止层36设置在磁性材料层8与半导体层6之间。由此，在可能更有效地降低强磁性材料扩散到漏极区域32a和源极区域32c内的同时，可更有效地防止在制造工序中强磁性材料混入到漏极区域32a以及源极区域32c内。
再者，如本实施方式那样，磁性材料层8优选含有读出配线33，该读出配线33被设置于多个存储区域3各个中且电连接于TMR元件4上、TMR元件4中流通着读出电流Ir。然后，在多个存储区域3中，半导体层6优选含有构成控制读出电流Ir的导通的读出晶体管34的漏极区域34a和源极区域34c。由此，可适当读出TMR元件4中所存储的二进制数据。再者，磁存储器1是将配线层7夹在半导体层6和磁性材料层8之间，所以在可降低强磁性材料扩散到漏极区域34a和源极区域34c内的同时，可防止在制造工序中强磁性材料混入到漏极区域34a和源极区域34c内。
再者，如本实施方式那样，磁轭5由具有介入规定长度的空隙且对向的至少一对开放端部(端面5a)的约环状体而形成，优选为在写入配线31的延长方向的一部分内以包围写入配线31外围的方式配设。由此，在基于写入电流IW1、IW2的磁场中，可降低磁场向偏离TMR元件4的方向放出。再者，磁轭5通过具有分别与TMR元件4的一对侧面4a对向的一对端面5a，可有效地将在一周方向上构成封闭回路的磁轭5内部的磁场φ1、φ2提供给TMR元件4的第一磁性层41。这样，只要利用本实施方式的磁存储器1，就可将基于写入电流IW1、IW2的磁场φ1、φ2有效地提供给TMR元件4，所以即使用小的写入电流IW1、IW2也可使TMR元件4的第一磁性层41的磁化方向A反转。
再者，只要利用本实施方式的磁存储器1，利用上述磁轭5的作用，即使用小的写入电流IW1、IW2也可使第一磁性层41的磁化方向A反转，所以控制写入电流IW1、IW2导通的写入晶体管32可小型化，可在各存储区域3内容易地配置写入晶体管32。
再者，如本实施方式那样，磁轭5的易磁化轴方向优选为沿第一磁性层41的易磁化轴方向。再者，与磁轭5的一周方向垂直的截面的面积优选为在一对端面5a中是最小的面积。由此，可更有效地将磁轭5内部的磁场φ1、φ2赋予TMR元件4的第一磁性层41。
接着，说明关于本实施方式的磁存储器1的制造方法的一例。首先，参照图9～图26，说明半导体层形成工序和配线层形成工序。然后，参照图27～图37，说明磁性材料层形成工序。另外，图9～图37均为沿图2的I-I线以及II-II线的截面，依次表示其制造过程。
首先，如图9所示，准备p型硅基板作为半导体基板21。然后，在半导体基板21上利用热氧化法成膜SiO2膜61，在SiO2膜61上例如通过将SiH和NH3作为原料气体的热CVD成膜Si3N4膜62。接着，为了形成写入晶体管32和读出晶体管34的活性区域(LOCOS)，利用光刻法形成具有开口70a的抗蚀剂掩模(resist mask)70，利用反应性离子蚀刻(RIE)，在SiO2膜61和Si3N4膜62上分别形成(图案形成(patterning))开口61a以及62a(参照图10)。
接着，除去抗蚀剂掩模70后，如图11所示，将Si3N4膜62作为掩模(mask)，利用热氧化法，使SiO2膜61的露出部分氧化，形成SiO2的场效氧化膜(即绝缘区域22)。然后，利用湿式浊刻，除去SiO2膜61以及Si3N4膜62。
接着，如图12所示，在半导体基板21和绝缘区域22上利用热氧化法薄薄地成膜由SiO2制成的栅极绝缘膜23a。然后，如图13所示，在栅极绝缘膜23a上成膜多结晶硅膜63。这时，通过使用例如SiH和N2作为原料气体的热VCD成膜多结晶硅膜63。然后，如图14所示，在多结晶硅膜63上形成具有栅极电极图案的抗蚀剂掩模，利用RIE通过蚀刻多结晶硅膜63，形成栅极电极32b(34b)。另外，当形成栅极电极32b(34b)以作为字配线14(参照图2～图4)的一部分时，在多结晶硅膜63上形成具有字配线图案的抗蚀剂掩模，利用RIE通过蚀刻多结晶硅膜63，可形成字配线14。然后，将栅极电极32b(34b)作为掩模，利用RIE除去在栅极绝缘膜23a中存在于栅极电极32b(34b)与半导体基板21之间的部分以外的部分。另外，这样成形的栅极绝缘膜23a成为绝缘区域23(参照图2～图4)的一部分。接着，将栅极电极32b(34b)作为掩膜，通过将离子80(例如As)注入到半导体基板21中，形成相对于栅极电极32b(34b)自身调整的n+型漏极区域32a(34a)和源极区域32c(34c)。这样，完成了半导体层6。
接着，如图15所示，通过例如使用SiH和O2作为原料气体的CVD，在半导体基板21的全部面上形成由SiO2制成的层间绝缘膜23c。另外，该层间绝缘膜23c也成为绝缘区域23的一部分。然后，为了形成分别对应于漏极区域32a(34a)、栅极电极32b(34b)以及源极区域32c(34c)的电极引出用接触孔，如图16所示，在层间绝缘膜23c上形成接触孔23d～23f。这时在层间绝缘膜23c上形成具有对应于接触孔23d～23f的位置和形状的开口，也可以通过利用RIE蚀刻层间绝缘膜23c形成接触孔23d～23f。
接着，如图17所示，在层间绝缘膜23c上和接触孔23d～23f的内部，通过喷镀成膜Al膜64。然后，如图18所示，通过使用规定图案的抗蚀剂掩模蚀刻(RIE)Al膜64，形成电连接于漏极区域32a(34a)上的配线16r、电连接于栅极区域32b(34b)上的配线16s以及电连接于源极区域32c(34c)上的配线16t。另外，在本制造方法中，配线16r～16t兼顾垂直配线和水平配线双方。当然，如图2～图4所示，也可以用其它材料(其它工序)形成垂直配线部分和水平配线部分。再者，根据需要也可以省略配线16r～16t。特别是当栅极电极32b(34b)兼用作字配线14(参照图1)时，不需要电连接到栅极电极32b(34b)上的配线16s。相反，当不利用栅极电极32b(34b)作为字配线14时，也可以将配线16s作为字配线14。
接着，通过例如使用SiH和O2作为原料气体的CVD，如图19所示，在半导体基板21的全部面上形成由SiO2制成的层间绝缘膜23g。另外，该层间绝缘膜23g也成为绝缘区域23的一部分。然后，如图20所示，在层间绝缘膜23g上形成在设置有垂直配线的部位具有开口的保护图案后，通过蚀刻(RIE)层间绝缘膜23g，在层间绝缘膜23g上形成孔23h和23i。接着，如图21所示，通过CVD在层间绝缘膜23g上、和孔23h以及23i的内部成膜W膜65。然后，如图22所示，通过化学机械研磨(CMP)，在除去除孔23h以及23i以外的位置上成膜的W膜65的同时，使层间绝缘膜23g的表面平滑化。这样，形成垂直配线16u、16v。另外，这些垂直配线16u、16v为图2～图4中的各垂直配线的一例，也可以利用上述制造方法在规定的地方形成垂直配线。
接着，如图23所示，在被平滑的层间绝缘膜23g上和垂直配线16u、16v上，利用喷镀成膜Al膜66。然后，在Al膜66上形成规定图案的抗蚀剂掩模后，通过蚀刻(RIE)Al膜66，形成图24所示的水平配线18i和18j。另外，这些水平配线18i、18j为图2～图4中的各水平配线的一例，也可以利用上述制造方法在规定的地方形成水平配线。再者，这时，经过多个存储区域3配置的位配线13a和13b也利用与水平配线18i和18j同样的制造工序而形成。然后，通过反复上述的工序(参照图19～图24)形成垂直配线和水平配线，形成配线层7内部所有的配线。另外，配线层7的形成工序以垂直配线的形成以及层间绝缘膜的平滑化为结束。即，如图25所示，形成最上段的层间绝缘膜23i(成为绝缘区域23的一部分)，在层间绝缘膜23i上形成孔23k和23m，在层间绝缘膜23i上和孔23k、23m内部成膜W膜67。然后，如图26所示，利用CMP在除去除孔23k和23m以外的位置上成膜的W膜67的同时，使层间绝缘膜23i的表面平滑化，形成垂直配线16w、16x。通过与这些垂直配线16w、16x的形成工序一样的工序，形成图2～图4所示的垂直配线16b、16c、16g以及16i。这样，配线层7完成。另外，层间绝缘膜23i的平滑面成为配线层7形成工序与磁性材料层8形成工序的接触面7a。在接触面7a上的配线层7与磁性材料层8的电接合可通过由W制成的垂直配线来进行。
另外，当在磁存储器1上设置扩散防止层36时，使层间绝缘膜23i的表面平滑化后，通过在层间绝缘膜23i上例如利用喷镀等成膜Ti或Ru，可形成扩散防止层36。
接着，说明磁性材料层形成工序。如图27所示，在配线层7的垂直配线16c上形成电极35。然后，为了形成TMR元件4，利用高真空(UHV)DC喷镀装置，例如依次成膜Ta层底膜、IrMn层、CoFe层以及Al层。然后，利用氧等离子体进行Al层的氧化，在形成隧道绝缘层(即，成为图5以及图6所示的非磁性绝缘层42的层)后，形成CoFe层和Ta抗蚀剂掩模。
接着，如图28所示，利用石印(lithograph)装置形成抗蚀剂掩模71后，利用离子研磨形成TMR元件4。然后，使用CVD装置，例如利用Si(OC2H5)4，在TMR元件4的侧面和电极35的上部形成SiO2绝缘层24a。而且，为了形成一对对向轭5b，利用喷镀装置成膜例如NiFe膜68后，除去抗蚀剂掩模71。如图29所示，在NiFe膜68上和TMR元件4上形成对应于对向轭5b形状的抗蚀剂掩模72，通过利用离子研磨成形NiFe膜68，形成一对对向轭5b。然后，除去抗蚀剂掩模72。
接着，如图30所示，以与TMR元件4的上面接触的方式形成读出配线33。接着，在读出配线33上、绝缘层24a上以及对向轭5b上，利用CVD法形成由与绝缘层24a相同材料制成的绝缘层24b。这样，利用喷镀在绝缘层24b上形成例如由Cu等导电性好的材料制成的镀层底膜31a。
接着，如图31所示，在镀层底膜31a上有选择地形成抗蚀剂掩模73。这里，在TMR元件4上即在比TMR元件4的上面更大的区域内形成具有开口的抗蚀剂掩模73。然后，将全体浸入镀槽内，通过利用镀层底膜31a作为电极的镀层处理，形成写入配线31b。进行镀层处理后，如图32所示，除去抗蚀剂掩模73，而且，通过研磨等除去镀层底膜31a中露出的部分。这样，形成写入配线31。
接着，如图33所示，利用CVD法在写入配线31上和绝缘层24b上形成由与绝缘层24a和24b相同材料制成的绝缘层24c。然后，在绝缘层24c上有选择地形成抗蚀剂掩模74。这里，在写入配线31上即在比写入配线31的上面稍大的区域内形成抗蚀剂掩模74。然后，利用RIE等除去在绝缘层24b和24c中没有覆盖抗蚀剂掩模74的部分，使对向轭5b露出后，除去抗蚀剂掩模74(参照图34)。
接着，如图35所示，在绝缘层24a上有选择地形成抗蚀剂掩模75。这时，以不覆盖对向轭5b和写入配线31的方式形成抗蚀剂掩模75。然后，在没有设置抗蚀剂掩模75的区域内，例如利用喷镀形成一对柱状轭5c和束状轭5d。这样，形成由一对对向轭5b、一对柱状轭5c以及束状轭5d构成的磁轭5。最后，如图36所示，除去抗蚀剂掩模75，利用CVD法在绝缘层24a上和磁轭5上形成由与绝缘层24a相同材料制成的绝缘层24d。这样，形成绝缘区域24，完成磁性材料层8。
在以上说明的磁存储器1的制造方法中，相互完全分离成下述各工序：在半导体层6上形成写入晶体管32的漏极区域32a和源极区域32b的工序；在半导体层6上的配线层7上形成位配线13a和13b以及字配线14的工序；在磁性材料层8上形成TMR元件4和磁轭5的工序。由此，当将TMR元件4和磁轭5置于磁性材料层8内时，通过配线层7隔断强磁性材料，可有效地防止强磁性材料混入到写入晶体管32的漏极区域32a和源极区域32b内。
再者，在上述磁存储器1的制造方法中，通过相互分离半导体层形成工序和配线层形成工序以及磁性材料层形成工序，也可分别组件化半导体层6、配线层7、和磁性材料层8。因此，可使制造工序更简易。
(变形例)
这里，说明关于本实施方式的磁存储器1的变形例。图37和图38是分别表示本变形例的磁轭51和52的形状的截面图。首先，参照图37，磁轭51由一对对向轭51b、一对柱状轭51c和束状轭51d构成。其中，一对柱状轭51c和束状轭51d的构成以及形状与已经叙述过的磁轭5的一对柱状轭5c和束状轭5d的构成以及形状(参照图6)一样。一对对向轭51b的端面51a与TMR元件4的侧面4a中第一磁性层41的侧面连接。磁轭51也可为这样的形状，可更有效地将因写入电流而在磁轭51内部生成的磁场提供给第一磁性层41。
再者，参照图38，磁轭52由第一束状轭52b、一对柱状轭52c和第二束状轭52d构成。其中，第一束状轭52b以兼顾TMR元件4b的第一磁性层的方式配置在读出配线33与非磁性绝缘层42之间。然后，第一束状轭52b的一端与一对柱状轭52c的一方连接，第一束状轭52b的另一端与一对柱状轭52c的另一方连接。再者，束状轭52d沿与在写入配线31中的TMR元件4相反侧的面设置。一对柱状轭52c沿写入配线31的侧面设置，第一束状轭52b的两端与第二束状轭52d的两端连接。通过以上的构成，第一束状轭52b、一对柱状轭52c以及第二柱状轭52d在写入配线31的延长方向的一部分(TMR元件4上的部分)上完全包围写入配线31的外围。因此，可更有效地将因写入电流而在磁轭52内部生成的磁场提供给第一磁性层(即第一束状轭52b)。
本发明的磁存储器并不限定上述的实施方式，除此之外，也可为各种各样的变形。例如，在上述实施方式中，使用TMR元件作为磁阻效应元件，但也可使用利用巨磁阻(GMR：Giant magneto-Resistive)效应的GMR元件。所谓GMR效应是因夹着非磁性层的两个强磁性层的磁化方向形成的角度而在与积层方向垂直的方向上强磁性层的阻值变化的现象。即，在GMR元件中，当两个强磁性层的磁化方向相互平行时，强磁性层的阻值最小；当两个强磁性层的磁化方向相互反平行时，强磁性层的阻值最大。另外，TMR元件或GMR元件有利用两个强磁性层的矫顽力的差进行写入/读出的拟旋转体(spinbulb)型和利用与反强磁性层的交换结合固定一方的强磁性层的磁化方向的旋转体(spinbulb)型。再者，GMR元件的数据读出是通过检测与积层方向垂直的方向上的强磁性层的阻值的变化来进行的。再者，GMR元件的数据写入是通过利用写入电流产生的磁场而使一方的强磁性层的磁化方向反转来进行的。
再者，上述实施方式的磁轭是从一方的端面到另一方的端面且在写入配线的一周方向上一体形成的。就磁轭的形状而言，除此之外，例如也可以是在一周方向上具有一个以上的裂缝(间隙)且分割成多个部分的形状。再者，在上述实施方式中，半导体写入开关单元和半导体读出开关单元具有晶体管，但这些开关单元可适用于根据需要具有切断/导通电流的功能的各种半导体装置。

Claims (5)

1.一种磁存储器，其特征在于，
具有m为2以上的整数、n为2以上的整数且由m行n列构成的二次元状排列的多个存储区域，
各个所述存储区域具有：磁性材料层；半导体层；和设置在所述磁性材料层与所述半导体层之间的配线层，
各个所述存储区域中的所述磁性材料层具有：含有磁化方向因外部磁场而发生变化的感磁层的磁阻效应元件；通过写入电流向所述感磁层提供所述外部磁场的写入配线，
各个所述存储区域中的所述半导体层具有：构成控制所述写入配线中的所述写入电流的导通的半导体写入开关单元的半导体区域，
各个所述存储区域中的所述配线层包括：电连接到所述写入配线的第一配线；和电连接到所述半导体写入开关单元的控制端子的第二配线。
2.如权利要求1所述的磁存储器，其特征在于，
还具有设置在所述磁性材料层与所述半导体层之间用于防止所述磁阻效应元件中所含有的元素扩散到所述半导体层内的扩散防止层。
3.如权利要求2所述的磁存储器，其特征在于，
所述扩散防止层含有Ti和Ru中至少一种元素。
4.如权利要求1所述的磁存储器，其特征在于，
所述磁性材料层还包括电连接到所述磁阻效应元件上的、使读出电流流向所述磁阻效应元件的读出配线，
所述半导体层还包括构成控制所述读出配线中的所述读出电流的导通的半导体读出开关单元的半导体区域。
5.一种磁存储器的制造方法，其特征在于，
制造具有m为2以上的整数、n为2以上的整数且由m行n列构成的二次元状排列的多个存储区域的磁存储器，
包括：形成半导体层的半导体层形成工序；在所述半导体层上形成配线层的配线层形成工序；在所述配线层上形成磁性材料层的磁性材料层形成工序，
所述半导体层形成工序，包括在所述多个存储区域各个内，在所述半导体层上形成构成半导体写入开关单元的半导体区域的工序，
所述配线层形成工序，包括在所述配线层上形成与所述多个存储区域的各列对应的第一配线和与所述多个存储区域的各行对应设置、电连接到所对应的行的所述存储区域分别具有的所述半导体写入开关单元的控制端子上的第二配线的工序，
所述磁性材料层形成工序，包括在所述磁性材料层上形成设置在所述多个存储区域的各个上且含有磁化方向因外部磁场而发生变化的感磁层的磁阻效应元件和设置在所述多个存储区域各个上并与所述第一配线电连接的、通过写入电流向所述感磁层提供所述外部磁场的写入配线的工序。
CNA2005100987743A 2004-09-07 2005-09-07 磁存储器及其制造方法 Pending CN1758371A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004260160A JP4569231B2 (ja) 2004-09-07 2004-09-07 磁気メモリ及びその製造方法
JP2004260160 2004-09-07

Publications (1)

Publication Number Publication Date
CN1758371A true CN1758371A (zh) 2006-04-12

Family

ID=35447875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100987743A Pending CN1758371A (zh) 2004-09-07 2005-09-07 磁存储器及其制造方法

Country Status (5)

Country Link
US (1) US7470964B2 (zh)
EP (1) EP1632951B1 (zh)
JP (1) JP4569231B2 (zh)
CN (1) CN1758371A (zh)
DE (1) DE602005004965T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983272A (zh) * 2011-09-07 2013-03-20 株式会社东芝 存储装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056847B2 (ja) * 2007-03-09 2012-10-24 富士通株式会社 不揮発性半導体記憶装置及びその読み出し方法
US7813210B2 (en) * 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
US8494430B2 (en) * 2009-09-10 2013-07-23 Xerox Corporation Apparatus and method for the registration and de-skew of substrate media

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783483A (en) * 1993-02-24 1998-07-21 Intel Corporation Method of fabricating a barrier against metal diffusion
DE10020128A1 (de) 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
JP4309075B2 (ja) 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
JP2002176150A (ja) * 2000-09-27 2002-06-21 Canon Inc 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法
JP2002368196A (ja) 2001-05-30 2002-12-20 Internatl Business Mach Corp <Ibm> メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法
JP3898556B2 (ja) 2002-04-22 2007-03-28 株式会社東芝 磁気ランダムアクセスメモリ
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004153181A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP3980990B2 (ja) 2002-10-31 2007-09-26 株式会社東芝 磁気メモリ
JP3906145B2 (ja) 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983272A (zh) * 2011-09-07 2013-03-20 株式会社东芝 存储装置及其制造方法
CN102983272B (zh) * 2011-09-07 2014-11-12 株式会社东芝 存储装置及其制造方法

Also Published As

Publication number Publication date
US20060056232A1 (en) 2006-03-16
JP2006080164A (ja) 2006-03-23
EP1632951B1 (en) 2008-02-27
DE602005004965D1 (de) 2008-04-10
DE602005004965T2 (de) 2009-03-12
EP1632951A1 (en) 2006-03-08
JP4569231B2 (ja) 2010-10-27
US7470964B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
CN1215464C (zh) 磁记录装置及其制造方法
CN107689232B (zh) 磁存储装置及其制造方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1283006C (zh) 磁存储装置及其制造方法
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1379472A (zh) 半导体存储装置
CN1252728C (zh) 采用soi衬底的磁存储器及其制造方法
KR20160054538A (ko) 메모리 셀들, 제조 방법들, 반도체 디바이스들 메모리 시스템들, 및 전자 시스템들
CN1758372A (zh) 存储器
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN1244154C (zh) 半导体存储装置
US8729648B2 (en) Magnetic body device and manufacturing method thereof
CN101030443A (zh) 磁阻效应元件和磁存储器
JP2012164754A (ja) 半導体装置
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN100350496C (zh) 磁存储装置及其制造方法
CN1758371A (zh) 磁存储器及其制造方法
CN1290117C (zh) 磁存储器
JP2008034466A (ja) 磁気記憶装置
CN1495929A (zh) 磁阻效应元件、磁存储器及其制造方法
CN1484245A (zh) 半导体集成电路器件
US7683446B2 (en) Magnetic memory using spin injection flux reversal
CN102610742B (zh) 磁性随机存取存储器及其制造方法
CN1770313A (zh) 磁存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060412