CN1758372A - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN1758372A
CN1758372A CNA2005100990591A CN200510099059A CN1758372A CN 1758372 A CN1758372 A CN 1758372A CN A2005100990591 A CNA2005100990591 A CN A2005100990591A CN 200510099059 A CN200510099059 A CN 200510099059A CN 1758372 A CN1758372 A CN 1758372A
Authority
CN
China
Prior art keywords
information
current
memory element
layer
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100990591A
Other languages
English (en)
Other versions
CN1758372B (zh
Inventor
别所和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1758372A publication Critical patent/CN1758372A/zh
Application granted granted Critical
Publication of CN1758372B publication Critical patent/CN1758372B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1697Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种存储器,包括:存储元件(10),其具有通过中间层(4)相对于存储层(5)提供的磁化被固定层(3),其中所述存储层(5)的磁化方向通过对存储元件(10)应用叠层方向上的电流而被改变从而在所述存储层(5)上记录信息;及布线,通过其电流流向存储元件(10)的叠层方向,其中当信息从所述存储层(5)读出时,与通过所述存储元件(10)的电阻从高电阻状态改变到低电阻状态的方式来记录信息的电流的极性具有相同极性的电流通过该布线流到所述存储元件(10)。

Description

存储器
技术领域
本发明涉及存储器,其包括由存储层和磁化被固定层构成的存储元件,所述存储层存储铁磁层的磁化状态作为信息,所述磁化被固定层的磁化方向被固定,并且其中磁化方向随电流的施加而改变。更特别地,本发明涉及适于用作非易失性存储器应用的存储器。
背景技术
随着信息通信设备,特别是诸如个人数字助理的个人小型信息设备的快速普及,要求构造个人小型信息设备的器件诸如存储器和逻辑电路应该变得性能更高,即使得集成度更高、工作速度更高、及功耗更小。
特别地,用于使半导体非易失性存储器变得速度更高及存储容量更大的技术作为硬磁盘的互补技术变得更加重要,由于可动部件等的存在,本质上目前硬磁盘已经难以小型化、高速化和低功耗化。另外,为了实现新的功能,诸如所谓的“瞬时启动”,操作系统通过该“瞬时启动”能够在通电的同时启动,上述的实现上述高速和大容量半导体非易失性存储器的技术变得更加重要。
半导体快闪存储器和FeRAM(铁电非易失性存储器)等现在作为非易失性存储器可商业应用,并且这样的非易失性存储器现在正处于积极的研究和开发中,以使非易失性存储器性能更高。
近年来,作为使用磁性材料的新的非易失性存储器,利用隧道磁电阻效应的MRAM(magnetic random-access memory,磁性随机存取存储器)已经被开发并且进展显著,现在其得到显著关注(例如,见所引用的非专利文献1和2)。
该MRAM具有这样的结构,其中用于记录信息的非常小的磁性存储器件规则配置,例如字线和位线的布线被提供来存取这些磁性存储器件。
每个磁性存储器件包括存储层来将信息记录为铁磁材料的磁化方向。
然后,作为磁性存储器件的配置,采用一种利用所谓的磁性隧道结(MTJ:magnetic tunnel junction)的结构,其由上述存储层、隧道绝缘层(非磁性间隔膜)及磁化方向被固定的磁化被固定层。磁化被固定层的磁化方向可以通过例如设置反铁磁层来固定。
由于该结构产生所谓的隧道磁电阻效应,其中关于流过隧道绝缘膜的隧道电流的电阻值随存储层的磁化方向与磁化被固定层的磁化方向之间形成的角度而改变,可以利用该隧道磁电阻效应来写(记录)信息。当该存储层的磁化方向与该磁化被固定层的磁化方向彼此反平行时,该电阻值的大小变成最大值,而当它们彼此平行时,该电阻值的大小变成最小值。
依照具有上述配置的磁性存储器件,通过应用电流流过字线和位线时产生的合成电流磁场来控制磁性存储器件的存储层的磁化方向,信息可以被写(记录)于磁性存储器件。通常响应“0”信息或“1”信息存储所产生的存储层的磁化方向(磁化状态)的差别。
另一方面,当记录的信息从磁性存储器件读出时,通过利用诸如晶体管的器件选定存储单元,通过利用磁性存储器件的隧道磁电阻效应,存储层的磁化方向的差别作为电压信号之间的差别被检测出来,由此记录的信息可被检测出来。
比较了该MRAM与其它非易失性存储器后,可以理解MRAM的最大优点是,由于“0”信息和“1”信息通过反转由铁磁材料形成的存储层的磁化方向来重写,MRAM能够接近无限次(>1015次)地被高速重写。
然而,MRAM不得不产生相对大的电流磁场以重写所记录的信息,因此一定的大幅度(例如,大约几个毫安(mA))的电流要流过地址布线。因此,MRAM的功耗不可避免地显著增加。
另外,MRAM需要写地址布线和读地址布线,因此,从结构的角度难以使存储单元微型化。
而且,随着器件越来越微型化,地址布线的宽度也减小,从而难以应用足够的电流到地址布线。另外,由于器件的矫顽力增加,必要的电流磁场增加,因而器件的功耗增加。
因此,难以微型化该器件。
为此,具有利用自旋转移(spin transfer)产生的磁化反转(magnetizationinversion)的配置的存储器受到显著关注,该配置能够应用小电流来反转磁化方向。
自旋转移产生的磁化反转即通过从磁性材料向其它磁性材料注入自旋极化电子(spin-polarized electron)而引起在其它磁性材料中发生磁化反转(例如,见引用的专利文献1)。
具体地,自旋转移产生的磁化反转是当通过磁化方向被固定的磁层(磁化被固定层)的自旋极化的电子进入磁化方向未被固定的其它磁层(磁化自由层)时,给予该磁层的磁化以转矩(torque)的现象。然后,该磁层(磁化自由层)的磁化方向通过应用大小比特定阈值高的电流可被反转。
例如,通过向包括磁化被固定层和磁化自由层的巨磁电阻效应器件(GMR器件)或磁性隧道结器件(MTJ器件)沿垂直于其膜平面的方向应用电流,这些器件的磁层的至少一部分的磁化方向可以反转。
因此,当构造了包括磁化被固定层和磁化自由层(存储层)的存储元件,并且流经存储元件的电流极性改变时,存储层的磁化方向被反转从而重写“0”信息和“1”信息。
当从存储器读出所记录的信息时,通过利用类似于MRAM的隧道磁电阻效应从存储器读出所记录的信息,因为该存储器具有的结构为其中隧道绝缘层提供在磁化被固定层和磁化自由层(存储层)之间。
结果,基于自旋转移的磁化反转的优点在于即使元件微型化时也没有增加电流而实现磁化反转。
例如,在规模为大约0.1μm的存储元件中,流经存储元件以反转磁化方向的电流的绝对值小于1mA。另外,上述绝对值与存储元件的体积成比例地减小,从按比例缩小的观点来看这是一个优点。
另外,由于MRAM所需要的记录字线不再必要,该存储器具有存储单元的配置能够简化的优点。
[引用的非专利文献1]:NIKKEI ELECTRONICS,2001,VOL.2.12(PP.164-171)
[引用的非专利文献2]:J.NaHas等,IEEE/ISSCC 2004 VisulasSupplement,p.22
[引用的专利文献1]:日本特开专利申请公报第2003-17782号
通过利用基于上述自旋转移的磁化反转构造存储器,那么当信息写入存储层中(信息通过“0”信息和“1”信息重写)以及信息从存储层读出时,电流通过相同的通道(channel)。
为此,要求读电流应当设置为比写电流足够低,并且读和写电流的离差(dispersion)应当抑止在最小,使得可以防止在从存储器读出信息期间信息被误写。
附图中图1为示意性截面图,示出根据现有技术能够通过利用自旋转移记录信息的存储元件的配置。
如图1所示,该存储元件110由彼此层叠的底层101、反铁磁层102、磁化被固定层103、非磁性层104、存储层105及盖层106构成,从下层开始按照此顺序。
存储层105由具有单轴磁各向异性的铁磁材料制成,并且存储元件110能够根据该存储层105的磁化状态即存储层105的磁化方向M112而在其中存储信息。
由铁磁材料制成并且其磁化方向M111被固定的磁化被固定层103通过非磁性层104设置到存储层105。在图1所示的配置中,由于反铁磁层102形成在磁化被固定层103的下层上,磁化被固定层103的磁化方向M111通过该反铁磁层102的作用而被固定。
当信息写入该存储元件110中时,通过应用沿着垂直于存储层105的膜平面的方向即存储元件110的叠层(lamination layer)方向流过的电流,存储层105的磁化方向M112的方向基于自旋转移被反转。
将简要描述基于自旋转移的磁化反转。
电子具有两种自旋角动量。设该两种自旋角动量定义为向上自旋角动量和向下自旋角动量。向上自旋角动量和向下自旋角动量在非磁性材料中数量相同,但在铁磁材料中它们数量不同。
在图1所示的存储元件110中,考虑这样的情形,其中在磁化被固定层103和存储层105中磁矩的方向彼此反平行,并且电子将从磁化被固定层103转移到存储层105。
经过磁化被固定层103的电子是自旋极化的,因而向上自旋角动量与向下自旋角动量数量上彼此不同。
如果电子在非磁性层104的厚度足够薄使得自旋极化减少(relaxed)并且电子处于普通非磁性材料的非极化状态(向上自旋动量和向下自旋动量数量相同)之前到达其它磁性材料,那么由于磁化被固定层103和存储层105的磁矩的方向彼此反平行并且自旋极化度(degree)的符号彼此相反,所以一部分电子被反转,即自旋角动量的方向被改变以降低系统的能量。这时,因为系统的总角动量应该保持(preserved),相当于被方向改变了的电子所改变的全部角动量的反作用(reaction)给了存储层105的磁矩。
当电流即单位时间通过的电子少时,方向将被改变的电子的总数小,使得存储层105的磁矩中产生的角动量的改变小。然而,当电流增加时,单位时间内很多角动量改变可以给予电子。角动量的时间改变是转矩(torque)。当转矩超过阈值时,存储层105的磁矩M112开始反转并且由于其单轴磁各向异性其旋转180度后得到稳定。即,磁矩从反平行状态反转到平行状态。
另一方面,当磁化被固定层103和存储层105中磁矩的方向彼此平行时,如果电流沿从存储层105向磁化被固定层103转移电子的方向流过,则当在磁化被固定层103上反射后自旋反转的电子进入存储层105时,转矩被施加到磁化被固定层103和存储层105,结果磁矩可以从平行状态反转到反平行状态。
然而,与磁矩从反平行状态反转到平行状态所需的电流相比,磁矩从平行状态反转到反平行状态所需的电流的数量大大增加。
如上所述,通过沿从磁化被固定层103到存储层105的方向应用比特定阈值高的相应于各自极性的电流,信息(“0”信息和“1”信息)被记录在存储层105上,反之亦然。
另外,通过利用取决于存储层105和磁化被固定层(基准层)103的磁矩之间的相对角度的电阻改变,即所谓的当磁矩彼此平行时获得最小电阻及当磁矩彼此反平行时获得最大电阻的磁电阻效应,信息可从存储层105读出。
具体地,当基本恒定的电压应用到存储元件110,并且检测此时流过的电流的大小时,信息可以从存储层105读出。
在下面的描述中,存储元件110的电阻状态与信息的关系将分别指定为低电阻状态规定为“1”信息,高电阻状态规定为“0”信息。
另外,从图1所示的盖层106向底层101,即从上层向下层转移电子的电流规定为正极性电流。这时,当正极性电流流过存储元件110时,电子从盖层106转移到底层101,即从存储层105到磁化被固定层103,使得磁化被固定层103的磁化方向M111和存储层105的磁化方向M112处于反平行状态,由此导致存储元件110被设置到前面提到的高电阻状态。
因此,写“1”信息(低电阻状态)的电流成为负极性,写“0”信息(高电阻状态)的电流成为正极性。
图2为示意图,示出通过自旋转移来记录信息的类似图1所示的存储元件110的存储元件中用于写操作和读操作的工作电流之间的相互关系。图2中,水平轴代表电流,垂直轴代表针对预定操作的特定大小的电流所流经的元件数量。
图2示出写“1”信息或写“0”信息所分别需要的电流+Iw和-Iw的分布和平均值。
另外,图2中,Ir0和Ir1表示进行读时所需的电流的分布和平均值。具有小的电流数量的Ir0相当于高电阻状态(“0”信息)的读,具有大的电流数量的Ir1相当于低电阻状态(“1”信息)的读。图2中,附图标记Ic表示流经读基准单元(read reference cell)(产生用于比较的用于运算放大器的基准电流的单元)的电流。附图标记ΔI表示进行读时相应于电阻改变的电流差。
在利用自旋转移的用于记录信息的存储元件中,通常读电流可具有任意极性。
另外,具有写极性即负极性的写电流-Iw作为选择可相当于写“1”信息或写“0”信息,其可根据存储元件110的多层膜的配置而规定。
然而,当“1”信息即低电阻状态的电阻值低时,如图3所示,读“1”信息时流经存储元件110的电流Ir1增加并且其成为接近写信息所需要的电流+Iw的值。结果,经常观察到具有离差的电流值的分布的底缘(bottom edge)会彼此交迭。
这时,由于读电流Ir1和写电流+Iw的电流值的分布彼此交迭,存在发生错误的可能性,导致信息被写入存储元件110,虽然信息应该从存储元件110读出。
因而,该事实对于想要降低写电流+Iw以降低电功率等情形是不利的。而且,从发展的观点来看,在写电流和读电流的离差应该被抑止以减少写电流和读电流彼此交迭的部分的情况下,该事实将不可避免地遇到困难。
发明内容
鉴于上述方面,本发明意图提供一种存储器,其中当存储元件的信息读电流和信息写电流彼此干扰时发生的错误可以显著降低。
另外,本发明意图提供一种存储器,能相对容易地实现高可靠性。
根据本发明的一个方面,提供了一种存储器,包括:存储元件,其包括用于基于磁性材料的磁化状态在其中存储信息的存储层,以及通过中间层相对于所述存储层提供的磁化被固定层,其中所述存储层的磁化方向通过应用流过叠层方向的电流被改变从而在所述存储层上记录信息;及电流供应装置,其用于在所述叠层方向上向所述存储元件应用电流,其中当信息从所述存储层读出时,与通过所述存储元件的电阻从高电阻状态改变到低电阻状态的方式来记录信息的电流的极性具有相同极性的电流通过所述电流供应装置流到所述存储元件。
根据本发明存储器的上述配置,该存储器包括存储元件和用于在叠层方向上对该存储元件应用电流的电流供应装置(电极、布线、电源等),其中当信息从所述存储层读出时,与记录信息使得所述存储元件的电阻从高电阻状态改变到低电阻状态所需的电流的极性具有相同极性的电流通过所述电流供应装置流到所述存储元件。因此,当存储元件处于低电阻状态时,与进行读时存储元件处于高电阻状态的情况相比,在该状态大电流流过该存储元件,即使读电流的分布与写电流的分布部分交迭,由读电流写的信息只限于低电阻状态,由此抑止电阻状态被读电流改变的错误的发生。
即,可以显著降低由于读电流的分布与写电流的分布之间的干扰导致发生错误的比率。
如上所述,根据本发明,由于读电流的分布与写电流的分布之间的干扰导致引起发生错误的比率能够降低,甚至每个存储单元处写电流中发生一定量的离差,也可以显著降低由于干扰导致发生错误的比率。
因此,根据本发明,容易地实现高可靠的存储器成为可能。
附图说明
图1为示意性截面图,示出根据现有技术能够通过利用自旋转移读出信息的存储元件的配置;
图2为曲线图,示出根据现有技术能够通过利用自旋转移来记录信息的存储元件中写操作和读操作的工作电流之间的相互关系;
图3为曲线图,示出根据现有技术写电流和读电流的电流分布彼此交迭的情形;
图4A至4D为曲线图,分别示出当通过利用自旋转移的用于记录信息的存储元件被构造后,基于个案的写电流和读电流之间的相互关系以及写电流的极生与所写信息之间的相互关系的情形;
图5为曲线图,示出在相应于图4A至4D所示的情形的器件中错误发生的比率;
图6为示意图(一个存储单元的截面图),示出根据本发明的一实施例的存储器的配置;
图7A是平面图,示出图6所示存储单元的第一层的布线层的下层;
图7B是图6所示的存储单元的俯视图;
图8是示意图(截面图),示出图6所示存储元件的配置;及
图9是示意图(截面图),示出构造根据本发明另一实施例的存储器的存储元件的配置。
具体实施方式
在描述本发明的具体实施例之前,首先将概述本发明。
在下面的描述中,如前面提到的,低电阻状态也规定为“1”信息,高电阻状态也规定为“0”信息。另外,从存储元件的上层向下层转移电子的电流规定为正极性电流。
在本发明中,写信息所需的电流的极性与读信息所需的电流的极性之间关系以及上述两种电流的大小之间的关系是重要的。
在本发明中,调整存储元件的膜配置及存储器的电路配置,使得与低电阻状态(“1”信息)的读电流分布交迭的写电流可以成为写低电阻状态(“1”信息)的操作。
根据上述配置,即使正极性写电流+Iw和低电阻状态(“1”信息)中的读电流Ir1的各自电流分布如图3所示彼此交迭,当“1”信息从存储元件中读出时如果“1”信息被重写,没有错误发生,因此能够避免发生导致尽管信息应该从存储元件读出但信息却被写入存储元件这样的错误的问题。
当通过利用自旋转移来记录信息的存储元件构造成类似图1所示的存储元件110时,基于写电流-Iw、+Iw和读电流Ir0、Ir1之间的相对关系及写电流-Iw、+Iw的极性和被写信息(“0”信息和“1”信息)之间的相对关系,存储元件将分为图4A至4D所示的存储元件的四种情形。
图4A示出的存储元件的情形为,负极性写电流-Iw为写“1”信息的电流Iw1,正极性写电流+Iw为写“0”信息的电流Iw0,读电流Ir0和Ir1为正极性电流。
图4B示出的存储元件的情形为,负极性写电流-Iw为写“0”信息的电流Iw0,正极性写电流+Iw为写“1”信息的电流Iw1,读电流Ir0和Ir1为正极性电流。
图4C示出的存储元件的情形为,负极性写电流-Iw为写“1”信息的电流Iw1,正极性写电流+Iw为写“0”信息的电流Iw0,读电流Ir0和Ir1为负极性电流。
图4D示出的存储元件的情形为,负极性写电流-Iw为写“0”信息的电流Iw0,正极性写电流+Iw为写“1”信息的电流Iw1,读电流Ir0和Ir1为负极性电流。
由于选择了读电流的任何极性,存储元件可以具有对应于图4A至4D所示的四种情形的配置中的任何配置。
这里出现了“1”信息写与“0”信息读之间的干扰及“0”信息写与“1”信息读之间的干扰的问题。从图4A至4D及图2清楚看出,读“0”信息的读电流Ir0小,因此“1”信息读与“0”信息写之间的干扰引起更严重的问题。
因此,如果存储元件的多层膜配置及读电流的极性规定为使得操作电流之间的关系可与图4B或4C中所示的关系相同,即其中读“1”信息的读电流Ir1和写“1”信息的写电流Iw1可彼此接近,则能够抑止错误的发生。
图5为曲线图,示出了对应于图4A至4D所示的情形的器件中错误发生的发生率。图5中,垂直轴代表当写电流分布和读电流彼此交迭时导致的错误写的错误发生率,水平轴代表写电流的离差。对于标准差σ/平均值,所测量的器件读电流的离差为1.5%。
图5中,曲线A对应于表现图4B或4C所示的操作电流关系的器件,曲线B对应于示出图4A或4D所示的操作电流关系的器件。
从图5可以清楚,在表现图4B或4C所示的关系的曲线A的情况中,错误发生率能够显著减少。
因而,如果获得图4B或4C所示的操作电流关系,则在没有显著改善写电流的离差的情况下,就能够容易地减少错误。
下面将描述本发明的优选实施例。
图6为示意图(截面图),示出根据本发明的一实施例的存储器的示意配置。更具体地,图6为截面图,示出构造根据本发明的存储器(存储器件)的一个存储单元的配置。
该存储器中,如图6所示,存储单元由能够基于磁化状态存储信息的存储元件10构成。
该存储元件10包括由其磁化方向通过自旋转移反转的铁磁层形成的存储层。
如图6所示,该存储器包括诸如硅衬底的半导体衬底11,该衬底上分别形成构造选择晶体管的漏极区12、源极区13和栅极电极14以选择每个存储单元。
漏极区12、源极区13、及栅极电极14中的栅极电极14连接到字线WL(见图7A和7B),该字线存在于不同于图6的截面中。漏极区12通过接触层15D、第一层的布线层16A及掩埋金属层(buried metal layer)17连接到由第二层的布线层16B形成的传感线(sense line)SL。源极区13通过接触层15S、第一层的布线层16A、第二层的布线层16B、第三层的布线层16C、及各布线层16A、16B及16C之间的掩埋金属层17连接到存储元件10。
然后,存储元件10连接到由提供于其上的第四层的布线层18形成的位线BL。
如果例如使漏极区12对两个选择晶体管共用,则可以使传感线SL成为对两个存储单元共用。
图7A是平面图,示出从根据本发明实施例的存储器的一个存储单元的第一层的布线层16A开始的下层,图7B是其俯视图。
如图7A和7B所示,选择晶体管通过经第一层的布线层16A电连接NMOS(N型金属氧化物半导体)晶体管19N和PMOS(P型金属氧化物半导体)晶体管19P的源极和漏极而构造。
因此,这些NMOS晶体管19N和PMOS晶体管19P构成了所谓的转移栅极(transfer gate)。
于是,该转移栅极能够开关存储单元,使得允许电流流过存储元件10或禁止电流流过存储元件10。
PMOS晶体管19P的栅极电极14通过接触层15G连接到由第一层的布线层16A形成的字线WL。NMOS晶体管19N的栅极电极14通过接触层15G连接到字线WL。响应流过存储元件10的电流的导通(ON)和关断(OFF),控制信号提供给PMOS晶体管19P侧的字线WL及NMOS晶体管19N侧的字线WL中的一个,并且由反相器(inverter)反转该相同控制信号得到的控制信号提供给PMOS晶体管19P侧的字线WL及NMOS晶体管19N侧的字线WL中的另一个。
至于选择晶体管的尺寸,例如,NMOS晶体管19N的宽度Wn设定为1μm,以及PMOS晶体管19P的宽度Wp设定为1.5μm。
当正或负的电势差施加到位线BL和传感线SL之间并且电压施加到字线WL以使转移栅极通电时,电流能够流过存储元件10的叠层方向的方向中的任何一个。
图8为示意图(截面图),示出构造根据本发明的实施例的存储器的存储元件10的示意性配置。
如图8所示,该存储元件10由按照从下层开始的顺序层叠的底层1、反铁磁层2、磁化被固定层3、非磁性层4、存储层5、及盖层6构成。
反铁磁层2提供在磁化被固定层3的下面,磁化被固定层3的磁化M1的方向由该反铁磁层2固定。如图8所示,磁化被固定层3的磁化M1的方向固定朝右手侧。
存储层5能够基于磁化状态即存储层5的磁化M2的方向在其中存储信息,并且其能够基于磁化M2指向右手侧或左手侧而在其中存储信息。
另外,由于非磁性层4提供在存储层5和磁化被固定层3之间,存储层5和磁化被固定层3构成GMR(巨磁电阻)器件或MTJ(磁性隧道结)器件。结果,通过利用磁电阻效应可以检测存储层5的磁化M2的方向。
更具体地,当存储层5的磁化M2的方向平行(指向右手侧方向)于磁化被固定层3的磁化M1的方向(右手侧方向)时,电阻降低。另外,当存储层5的磁化M2的方向反平行(左手侧方向)于磁化被固定层3的磁化M1的方向时,电阻增加。因此,通过利用磁电阻效应(magnetoresistive effect)可以检测存储层5的磁化M2的方向。
尽管磁化被固定层3和存储层5的材料不特别限制,由铁、镍、及钴中的一种或两种以上制成的合金材料可用作磁化被固定层3和存储层5的材料。另外,磁化被固定层3和存储层5的材料可包含诸如Nb和Zr的过渡金属元素及诸如B的轻金属。
诸如铁、镍、铂、铱、铑和锰的金属元素的合金、及钴和镍的氧化物等可用作反铁磁层2的材料。
非磁性层4由非磁性导电层或绝缘层例如隧道势垒层构成。非磁性导电层可由适合的材料诸如钌、铜、铬、金及银制成。隧道势垒层可由绝缘材料例如氧化铝制成。
根据该实施例,特别地,对于存储元件10,当电子沿图8中箭头7所示的从底层1至盖层6的方向,即沿从磁化被固定层3至存储层5的方向转移时,信息可以从存储层5中读出。然后,应当构造诸如电极、布线BL、SK和电源的电流供应装置,使得当信息从存储层5读出时,电子可沿箭头7的方向转移。
这时,读电流Ir(Ir0,Ir1)可沿着与电子转移的箭头7方向相反的方向,即沿着从盖层6至底层1的方向流动。
由于该读电流Ir对应前述的负极性电流,并且具有与写低电阻状态的电流(从磁化被固定层3向存储层5转移电子的电流)Iw1的极性相同的极性,根据本实施例的存储元件10的叠层膜配置及读电流的极性对应于图4C所示的情形。
因此,如图5所示,可以降低读电流与写电流之间的干扰引起的错误发生的比率。
根据上述本实施例的存储器的配置,当信息从存储元件10的存储层5读出时,与写信息(记录信息)从而使得存储元件10的电阻可从高电阻状态变到低电阻状态的电流-Iw(Iw1)的极性相同的负极性的电流流过存储元件10。因此,当针对读存储元件10处于低电阻状态时,即使读电流Ir1的分布与写电流-Iw的分布部分交迭,由读电流Ir写的信息只限于低电阻状态。
结果,发生电阻状态被读电流改变的错误的比率能被抑止,并可大大降低由于读电流的分布与写电流的分布之间的干扰导致发生的错误的发生率。
因此,由于读电流的分布与写电流的分布之间的干扰导致引起的错误比率能够降低,即使每个存储单元处写电流中发生一定量的离差,也可以显著降低由于干扰导致错误发生的发生率。
因此,容易地实现高可靠的存储器成为可能。
下面,将参照图9描述构造根据本发明另一实施例的存储器的存储元件。
图9为示意图(截面图),示出构造根据本发明另一实施例的存储器的存储元件的示意性配置。
在本实施例中,如图9所示,该存储元件20由按照从下层开始的顺序层叠的底层1、存储层5、非磁性层4、磁化被固定层3、反铁磁层2、及盖层6构成。即,磁化被固定层3和存储层5相互叠置的顺序与图8所示的存储元件10相反。
其余配置与根据前述实施例的存储元件10的布置类似。因此,图9中,与图8的相同的元件和部分由相同的附图标记表示,并且不需要再描述。
另外,存储器的其它部分可以与根据图6和图7A和7B所示的前述实施例的存储器相类似地构造。
另外,根据本实施例,特别地,当电子沿图9中箭头8所示的方向,即沿从磁化被固定层3至存储层5的方向从盖层6转移到底层1时,信息可以从存储层5中读出。然后,构造诸如电极、布线BL、SK和电源的电流供应装置,使得进行读时电子可沿图9中箭头8的方向转移。
这时,读电流Ir(Ir0,Ir1)沿着与电子转移的方向相反的方向,即沿着从底层1至盖层6的方向流动。
由于该读电流Ir对应前述的正极性电流,并且具有与写低电阻状态信息的电流(从磁化被固定层3向存储层5转移电子的电流)的极性相同的极性,根据本实施例的存储元件20的叠层膜配置及读电流的极性对应于图4B所示器件的情形。
根据上述本实施例的存储器的配置,当信息从存储元件20的存储层5读出时,与写信息(记录信息)从而使得存储元件20的电阻可从高电阻状态变到低电阻状态的电流+Iw(Iw1)的极性相同的正极性的电流流过存储元件20。因此,当存储元件20针对读而处于低电阻状态时,即使读电流Ir1的分布与写电流+Iw的分布部分交迭,会由读电流Ir写的信息只限于低电阻状态。
结果,发生电阻状态被读电流改变的错误的比率能被抑止,并可以大大降低由于读电流的分布与写电流的分布之间的干扰导致发生错误的发生率。
因此,由于读电流的分布与写电流的分布之间的干扰导致引起错误的发生率能够降低,即使每个存储单元处写电流中发生一定量的离差,也可以显著降低由于干扰导致错误发生的发生率。
因此,容易地实现高可靠的存储器成为可能。
根据上述各实施例的存储元件的层配置在实现必要功能的情况下,可以改变。
例如,磁化被固定层不限于与反铁磁层形成的叠层,而是可以由具有大矫顽力的铁磁材料单独形成。
另外,构造存储层和磁化被固定层的磁性材料层不限于单层的磁性材料层,而是可以通过直接层叠两层以上不同成分的磁性材料层形成,或者可以形成为其中两层以上的磁性层通过非磁性层层叠的叠层铁磁结构(ferristructure)。
另外,本发明不限于正和负极性的写电流+Iw和-Iw的绝对值如图4B和4C所示彼此相等的情况,其也可应用于正和负极性的写电流的绝对值彼此不同的情况。
此外,本发明的上述操作原理不限于利用自旋转移的存储器,其通常可应用于这样的存储器,其中信息(“0”信息和“1”信息)通过应用双极性电流记录以及其中信息在应用任意方向的电流时通过检测电阻改变而读出。
如上所述,根据本发明,由于读电流的分布与写电流的分布之间的干扰导致错误发生的比率能够降低,甚至每个存储单元处写电流中发生一定量的离差,也可以显著降低由于干扰导致发生错误的比率。
因此,根据本发明,容易地实现高可靠的存储器成为可能。
本领域的技术人员应当理解,在所附权利要求及其等价物的范围内,根据设计要求和其它因素,可以做出各种修改、组合、次组合及变更。
本申请包含与2004年9月6日在日本专利局提交的日本专利申请JP2004-258766相关的主题,其全部内容在此引入作为文献。

Claims (1)

1.一种存储器,包括:
存储元件,其包括用于基于磁性材料的磁化状态在其中存储信息的存储层,以及通过中间层相对于所述存储层提供的磁化被固定层,其中所述存储层的磁化方向通过应用沿叠层方向流动的电流被改变从而在所述存储层上记录信息;及
电流供应装置,其用于在所述叠层方向上向所述存储元件应用电流,其中当信息从所述存储层读出时,与通过所述存储元件的电阻从高电阻状态改变到低电阻状态的方式来记录信息的电流的极性具有相同极性的电流通过所述电流供应装置流到所述存储元件。
CN2005100990591A 2004-09-06 2005-09-06 磁存储器 Expired - Fee Related CN1758372B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP258766/04 2004-09-06
JP2004258766A JP5160724B2 (ja) 2004-09-06 2004-09-06 メモリ

Publications (2)

Publication Number Publication Date
CN1758372A true CN1758372A (zh) 2006-04-12
CN1758372B CN1758372B (zh) 2010-12-01

Family

ID=36154208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100990591A Expired - Fee Related CN1758372B (zh) 2004-09-06 2005-09-06 磁存储器

Country Status (5)

Country Link
US (1) US7221585B2 (zh)
JP (1) JP5160724B2 (zh)
KR (2) KR20060051019A (zh)
CN (1) CN1758372B (zh)
TW (1) TWI274345B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655481A (zh) * 2015-12-24 2016-06-08 上海磁宇信息科技有限公司 超密型交叉矩阵列式磁性随机存储器制造工艺

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4999359B2 (ja) * 2005-10-13 2012-08-15 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
KR100799097B1 (ko) * 2006-09-06 2008-01-29 한국기초과학지원연구원 하이브리드 소자
KR100866973B1 (ko) * 2007-07-13 2008-11-05 이화여자대학교 산학협력단 자기 메모리 셀
JP5127630B2 (ja) * 2008-08-20 2013-01-23 株式会社東芝 抵抗変化型メモリ
JP2010049751A (ja) * 2008-08-22 2010-03-04 Toshiba Corp 抵抗変化型メモリ
US7876604B2 (en) * 2008-11-05 2011-01-25 Seagate Technology Llc Stram with self-reference read scheme
JP4922374B2 (ja) * 2009-09-17 2012-04-25 株式会社東芝 磁気メモリ
JP2012203939A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
KR20140052695A (ko) 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
TWI539457B (zh) * 2014-11-26 2016-06-21 華邦電子股份有限公司 電阻式隨機存取記憶體以及其製作方法
CN107430882B (zh) * 2015-03-09 2021-03-12 索尼公司 存储器单元和存储装置
FR3042303B1 (fr) * 2015-10-08 2017-12-08 Centre Nat Rech Scient Point memoire magnetique
KR102134616B1 (ko) 2018-10-12 2020-07-16 한국과학기술연구원 스핀 주입 토크 자성메모리

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066477B2 (ja) * 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
DE10020128A1 (de) * 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2002314167A (ja) * 2001-04-16 2002-10-25 Sony Corp 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ
JP3849460B2 (ja) * 2001-05-29 2006-11-22 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655481A (zh) * 2015-12-24 2016-06-08 上海磁宇信息科技有限公司 超密型交叉矩阵列式磁性随机存储器制造工艺

Also Published As

Publication number Publication date
KR20120109431A (ko) 2012-10-08
TWI274345B (en) 2007-02-21
CN1758372B (zh) 2010-12-01
JP2006073956A (ja) 2006-03-16
KR20060051019A (ko) 2006-05-19
US20060098480A1 (en) 2006-05-11
JP5160724B2 (ja) 2013-03-13
US7221585B2 (en) 2007-05-22
TW200620278A (en) 2006-06-16
KR101357929B1 (ko) 2014-02-03

Similar Documents

Publication Publication Date Title
CN1758372A (zh) 存储器
US10290337B2 (en) Three terminal SOT memory cell with anomalous hall effect
US7668005B2 (en) Magnetic memory
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
CN1215464C (zh) 磁记录装置及其制造方法
US20170117027A1 (en) Top pinned sot-mram architecture with in-stack selector
TWI506832B (zh) 自旋霍爾效應記憶體
JP5677347B2 (ja) 磁気抵抗素子及び磁気メモリの書き込み方法
TW201735409A (zh) 磁性記憶體
CN1612262A (zh) 在未构图的连续磁层中存储数据的系统和方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN102074649A (zh) 存储器装置、磁性随机存取存储器的存储单元及制造方法
WO2017034563A1 (en) Dual pulse spin hall memory with perpendicular magnetic elements
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US20200303625A1 (en) Magnetic memory device
TW202036948A (zh) 磁性裝置
JP2003338610A (ja) マグネティックram
US10650876B2 (en) Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages
US7470964B2 (en) Magnetic memory and manufacturing method thereof
CN1873827A (zh) 磁存储器及其制造方法
CN1505040A (zh) 磁随机存取存储器
CN1967860A (zh) 包括单字线晶体管的磁性存储元件的系统及其制造方法
Wang et al. Memory Technology: Development, Fundamentals, and Future Trends

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210906