JP2006196613A - 記憶素子及びその製造方法、メモリ - Google Patents
記憶素子及びその製造方法、メモリ Download PDFInfo
- Publication number
- JP2006196613A JP2006196613A JP2005005514A JP2005005514A JP2006196613A JP 2006196613 A JP2006196613 A JP 2006196613A JP 2005005514 A JP2005005514 A JP 2005005514A JP 2005005514 A JP2005005514 A JP 2005005514A JP 2006196613 A JP2006196613 A JP 2006196613A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- magnetization
- nonmagnetic
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 記憶層を製造上安定な手法で充分に薄い連続膜として形成して、スピントランスファによる記録電流を低減することを可能にする記憶素子を提供する。
【解決手段】 情報を磁性体の磁化状態により保持する記憶層5と非磁性層4と磁化固定層3とが積層されて成り、積層方向に電流を流すことにより、記憶層5へ書き込みが行われ、記憶層5の、非磁性層4とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域7が形成されている記憶素子10を構成する。
【選択図】 図1
【解決手段】 情報を磁性体の磁化状態により保持する記憶層5と非磁性層4と磁化固定層3とが積層されて成り、積層方向に電流を流すことにより、記憶層5へ書き込みが行われ、記憶層5の、非磁性層4とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域7が形成されている記憶素子10を構成する。
【選択図】 図1
Description
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びその製造方法、並びに記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
情報通信機器、特に携帯端末等の個人用小型情報機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子には、高集積化、高速化、低消費電力化等、さらなる高性能化が求められている。
特に、半導体不揮発性メモリの高速化・大容量化は、可動部分の存在等の理由により本質的に小型化・高速化・低消費電力化が困難な磁気ハードディスク等と相補的な技術として、また電源投入と同時にオペレーションシステムを立ち上げるいわゆる「インスタント・オン」等の新しい機能の実現に向けて、ますます重要になってきている。
特に、半導体不揮発性メモリの高速化・大容量化は、可動部分の存在等の理由により本質的に小型化・高速化・低消費電力化が困難な磁気ハードディスク等と相補的な技術として、また電源投入と同時にオペレーションシステムを立ち上げるいわゆる「インスタント・オン」等の新しい機能の実現に向けて、ますます重要になってきている。
不揮発性メモリとしては、半導体フラッシュメモリやFeRAM(強誘電体不揮発メモリ)等が実用化されており、さらなる高性能化に向けての活発な研究開発が行われている。
最近、磁性体を利用した新しい不揮発メモリとして、トンネル磁気抵抗効果を利用したMRAM(Magnetic Random Access Memory )の開発進捗が著しく、注目を集めている(例えば、非特許文献1、非特許文献2参照)。
このMRAMは、情報の記録を行う微小な磁気メモリ素子を規則的に配置し、その各々にアクセスできるように、配線例えばワード線及びビット線を設けた構造を有している。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
そして、磁気メモリ素子の構成としては、上述の記憶層と、トンネル絶縁膜(非磁性スペーサ膜)と、磁化の向きが固定された磁化固定層とから成る、いわゆる磁気トンネル接合(Magnetic Tunnel Junction:MTJ)を用いた構造が採用されている。磁化固定層の磁化の向きは、例えば反強磁性層を設けることにより固定することができる。
このような構造においては、記憶層の磁化の向きと磁化固定層の磁化の向きとのなす角度に応じて、トンネル絶縁膜を流れるトンネル電流に対する抵抗値が変化する、いわゆるトンネル磁気抵抗効果を生じるため、このトンネル磁気抵抗効果を利用して、情報の書き込み(記録)を行うことができる。この抵抗値の大きさは、記憶層の磁化の向きと磁化固定層の磁化の向きとが反平行であるときに最大値をとり、平行であるときに最小値をとる。
このように構成した磁気メモリ素子において、磁気メモリ素子への情報の書き込み(記録)は、ワード線及びビット線の両方に電流を流すことにより発生する合成電流磁界により、磁気メモリ素子の記憶層の磁化の向きを制御することにより行うことができる。一般的には、このときの磁化の向き(磁化状態)の違いを、「0」情報と「1」情報とにそれぞれ対応させて記憶させる。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
このMRAMを他の不揮発メモリと比較した場合、最大の特長は、強磁性体から成る記憶層の磁化の向きを反転させることにより、「0」情報と「1」情報とを書き換えるため、高速かつほぼ無限(>1015回)の書き換えが可能であることである。
しかしながら、MRAMにおいては、記録された情報を書き換えるために、比較的大きい電流磁界を発生させる必要があり、アドレス配線にある程度大きい(例えば数mA程度)電流を流さなければならない。そのため消費電力が大きくなる。
また、MRAMにおいては、書き込み用のアドレス配線と読み出し用のアドレス配線をそれぞれ必要とするため、構造的にメモリセルの微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
そこで、より少ない電流で磁化反転が可能な構成として、スピントランスファによる磁化反転を利用する構成のメモリが注目されている。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献1参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献1参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
例えば、磁化固定層と磁化自由層とを有する、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
これにより、磁化固定層と磁化自由層(記憶層)とを有する記憶素子を構成し、記憶素子に流す電流の極性を変えることにより、記憶層の磁化の向きを反転させ、「0」情報と「1」情報との書き換えを行う。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
そして、スピントランスファによる磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
しかも、MRAMで必要であった記録用ワード線が不要となるため、メモリセルの構成が単純になるという利点もある。
日経エレクトロニクス 2001.2.12号(第164頁−171頁)
J.NaHas et al.,IEEE/ISSCC 2004 Visulas Supplement,p.22
特開2003−17782号公報
スピントランスファを利用して情報の記録を行う記憶素子の、一般的な構成の概略断面図を図7に示す。
この記憶素子110は、下層から、下地層101、反強磁性層102、磁化固定層103、非磁性層104、記憶層105、キャップ層106の各層が積層されて構成されている。
記憶層105は、一軸磁気異方性を有する強磁性体から成り、この記憶層105の磁化状態、即ち記憶層105の磁化M112の向きによって、記憶素子110に情報を記憶させることができる。
また、記憶層105に対して、非磁性層104を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層103が設けられている。図7の構成では、磁化固定層103の下層に反強磁性層102が設けられていることにより、この反強磁性層102の作用により磁化固定層103の磁化M111の向きが固定されている。
この記憶素子110は、下層から、下地層101、反強磁性層102、磁化固定層103、非磁性層104、記憶層105、キャップ層106の各層が積層されて構成されている。
記憶層105は、一軸磁気異方性を有する強磁性体から成り、この記憶層105の磁化状態、即ち記憶層105の磁化M112の向きによって、記憶素子110に情報を記憶させることができる。
また、記憶層105に対して、非磁性層104を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層103が設けられている。図7の構成では、磁化固定層103の下層に反強磁性層102が設けられていることにより、この反強磁性層102の作用により磁化固定層103の磁化M111の向きが固定されている。
この記憶素子110に対して、情報を書き込む際には、記憶層105の膜面に垂直な方向、即ち記憶素子の積層方向に電流を流して、スピントランスファにより記憶層105の磁化M112の向きを反転させる。
ここで、スピントランスファによる磁化反転について簡単に説明する。
電子は2種類のスピン角運動量をもつ。仮に、これら2種類のスピン角運動量を、それぞれ上向き及び下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。
電子は2種類のスピン角運動量をもつ。仮に、これら2種類のスピン角運動量を、それぞれ上向き及び下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。
そして、図7に示す記憶素子110において、磁化固定層103及び記憶層105において、互いの磁気モーメントの向きが反平行状態にあり、電子を磁化固定層103から記憶層105に移動させる場合について考える。
磁化固定層103を通過した電子は、スピン偏極しており、スピン角運動量の上向きと下向きの数に差が生じている。
非磁性層104の厚さが充分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体である記憶層105に達すると、磁化固定層103及び記憶層105の磁気モーメントの向きが反平行状態にあって、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、即ちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層105の磁気モーメントにも与えられる。
磁化固定層103を通過した電子は、スピン偏極しており、スピン角運動量の上向きと下向きの数に差が生じている。
非磁性層104の厚さが充分に薄く、このスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体である記憶層105に達すると、磁化固定層103及び記憶層105の磁気モーメントの向きが反平行状態にあって、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、即ちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層105の磁気モーメントにも与えられる。
電流即ち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために、記憶層105の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると、多くの角運動量変化を単位時間内に与えることができる。角運動量の時間変化はトルクであり、トルクがある閾値を超えると記憶層105の磁気モーメントM112は反転を開始し、その一軸異方性により180度回転したところで安定となる。即ち、反平行状態から平行状態への反転が起こる。
一方、磁化固定層103及び記憶層105において、互いの磁気モーメントの向きが平行状態にあるとき、電流を逆に記憶層105から磁化固定層103へ電子を送る向きに流すと、今度は磁化固定層103で反射される際にスピン反転した電子が記憶層105に進入する際にトルクを与え、反平行状態へと反転させることができる。
ただし、この平行状態から反平行状態へ反転させる場合に必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
ただし、この平行状態から反平行状態へ反転させる場合に必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
このように、記憶層105への情報(0情報/1情報)の記録は、磁化固定層103から記憶層105への向き、又はその逆向きに、それぞれの極性に対応するある閾値以上の電流を流すことによって行われる。
また、記憶層105に記録された情報の読み出しは、記憶層105と磁化固定層(参照層)103との磁気モーメントの相対角度に依存した抵抗変化、即ち互いに平行な場合に最小抵抗、反平行となった場合に最大抵抗となる、いわゆる磁気抵抗効果を利用して行うことができる。磁化固定層103の磁化の向きが、記憶層105の磁化の向きの基準となるので、磁化固定層103は参照層とも称される。
具体的には、記憶素子110に概一定電圧を印加して、その際に流れる電流の大小を検出することにより、情報の読み出しを行うことができる。
具体的には、記憶素子110に概一定電圧を印加して、その際に流れる電流の大小を検出することにより、情報の読み出しを行うことができる。
スピントランスファによる磁化反転を行う構成のメモリにおいては、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
一般に、トランジスタのゲート幅やゲート長が小さくなるに従い、トランジスタの飽和電流も小さくなることが知られており、高密度化のために選択トランジスタを最小寸法で形成するためには、記憶素子に流す電流を低減する必要がある。
また、メモリの消費電力を低減するためにも、記憶素子に流す電流を低減する必要がある。
この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
一般に、トランジスタのゲート幅やゲート長が小さくなるに従い、トランジスタの飽和電流も小さくなることが知られており、高密度化のために選択トランジスタを最小寸法で形成するためには、記憶素子に流す電流を低減する必要がある。
また、メモリの消費電力を低減するためにも、記憶素子に流す電流を低減する必要がある。
ところで、スピントランスファによる磁化反転を行うために必要となる電流量は、磁化を反転させる磁性体の、体積及び飽和磁化の2乗に比例する項を含むことが知られている(J.Slonczewski,Journal of Magnetism and Magnetic Materials,272-276 (2004) e1465参照)。
従って、あるデザインルールにおいて形成しうる最小寸法の記憶素子を考えた場合、記憶層の膜厚或いは飽和磁化を低減させることが、スピントランスファ磁化反転に必要な電流を低減させるために有効な手段である。
従って、あるデザインルールにおいて形成しうる最小寸法の記憶素子を考えた場合、記憶層の膜厚或いは飽和磁化を低減させることが、スピントランスファ磁化反転に必要な電流を低減させるために有効な手段である。
しかしながら、記憶層の飽和磁化を低減すると、磁気抵抗変化率(MR比)が小さくなって読み出しの信号強度が小さくなることがあるため、記憶層の材料選択の自由度は比較的小さい。
また、記憶層の膜厚を薄くすると、良好な状態に成膜することが困難になる。例えば、記憶層の下地の材料と記憶層の材料との濡れ性が悪い場合には、初期成長過程は島状(図2B参照)となるため、記憶層が連続膜にならない場合がある。このように、記憶層が連続膜になっていない状態では、磁化の滑らかな回転を阻害したり、読み出し信号強度が小さくなったりする等の問題を生じ可能性がある。また、たとえ島状にならない場合であっても、成長レートの制御が困難になる等、記憶層の薄膜化を阻害する製造技術上の問題は多く存在する。
上述した問題の解決のために、本発明においては、記憶層を製造上安定な手法で充分に薄い連続膜として形成して、スピントランスファによる記録電流を低減することを可能にする記憶素子及びその製造方法、並びに記憶素子を備えたメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と非磁性層と磁化固定層とが積層されて成り、積層方向に電流を流すことにより、記憶層へ書き込みが行われ、記憶層の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されているものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられており、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピントランスファ(スピン注入)による情報の記録を行うことができる。
また、記憶層の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されていることにより、この混合層領域によって記憶層の実効的な膜厚を小さくすることができる。これにより、記憶層の磁化の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
そして、記憶層と混合層領域とを合わせると、厚さを充分に確保することが可能になるため、製造時に容易に連続した膜で形成することが可能になる。
また、記憶層の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されていることにより、この混合層領域によって記憶層の実効的な膜厚を小さくすることができる。これにより、記憶層の磁化の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
そして、記憶層と混合層領域とを合わせると、厚さを充分に確保することが可能になるため、製造時に容易に連続した膜で形成することが可能になる。
本発明の記憶素子の製造方法は、情報を磁性体の磁化状態により保持する記憶層と非磁性層と磁化固定層とが積層されて成り、積層方向に電流を流すことにより、記憶層へ書き込みが行われる構成の記憶素子を製造する際に、記憶層となる強磁性材料の膜を形成し、この強磁性材料の膜の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域を形成するものである。
上述の本発明の記憶素子の製造方法によれば、記憶層となる強磁性材料の膜を形成し、この強磁性材料の膜の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域を形成することにより、この混合層領域は記憶層の強磁性材料と比較して飽和磁化が小さくなることから、この混合層領域によって記憶層の実効的な膜厚を小さくすることができる。
これにより、記憶層の磁化の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
そして、記憶層と混合層領域とを合わせると、厚さが充分であることから、容易に連続した膜で成膜することが可能になる。
これにより、記憶層の磁化の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
そして、記憶層と混合層領域とを合わせると、厚さが充分であることから、容易に連続した膜で成膜することが可能になる。
本発明の記憶素子の製造方法において、強磁性材料の膜と非磁性材料の膜とを連続して成膜し、強磁性材料と非磁性材料との固溶体を形成することにより、混合層領域を形成することも可能である。
本発明の記憶素子の製造方法において、強磁性材料の膜の非磁性層とは反対側の界面近傍を化学反応させて、混合層領域を形成することも可能である。
さらに、これらの製造方法を採用する場合、強磁性材料の膜と非磁性材料の膜とを連続して(順序は問わない)成膜することにより、これら強磁性材料の膜と非磁性材料の膜との界面付近に混合層領域を形成することができる。
本発明の記憶素子の製造方法において、強磁性材料の膜の非磁性層とは反対側の界面近傍を化学反応させて、混合層領域を形成することも可能である。
さらに、これらの製造方法を採用する場合、強磁性材料の膜と非磁性材料の膜とを連続して(順序は問わない)成膜することにより、これら強磁性材料の膜と非磁性材料の膜との界面付近に混合層領域を形成することができる。
本発明の記憶素子の製造方法において、強磁性材料の膜に、異種元素又はイオンの打ち込み処理を行って、混合層領域を形成することも可能である。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層と非磁性層と磁化固定層とが積層されて成り、積層方向に電流を流すことにより、記憶層へ書き込みが行われ、記憶層の、非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されている記憶素子と、選択トランジスタとを備えて、各メモリセルが構成されているものである。
上述の本発明のメモリの構成によれば、記憶素子と選択トランジスタとを備えて、各メモリセルが構成され、記憶素子が上記本発明の記憶素子の構成であることにより、記憶素子の積層方向に電流を流してスピントランスファ(スピン注入)による情報の記録を行うことができる。
また、記憶素子に情報の記録を行うために必要となる電流量を低減することができるため、選択トランジスタの飽和電流を小さくしても、記憶素子に情報の記録を行うことが可能になり、選択トランジスタのサイズを縮小して選択トランジスタの飽和電流を低減することが可能になる。
また、情報の記録を行うために必要となる電流量を低減することにより、メモリの消費電力をも低減することができる。
また、記憶素子に情報の記録を行うために必要となる電流量を低減することができるため、選択トランジスタの飽和電流を小さくしても、記憶素子に情報の記録を行うことが可能になり、選択トランジスタのサイズを縮小して選択トランジスタの飽和電流を低減することが可能になる。
また、情報の記録を行うために必要となる電流量を低減することにより、メモリの消費電力をも低減することができる。
上述の本発明によれば、記憶素子に情報の記録を行うために必要となる電流量を低減することができるため、記憶素子に接続されてメモリセルを構成する選択トランジスタのサイズを縮小することが可能になる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、記憶素子を備えたメモリの消費電力をも低減することができる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、記憶素子を備えたメモリの消費電力をも低減することができる。
さらに、製造時に、記憶層となる強磁性材料を容易に連続した膜で形成することが可能になるため、記憶素子が良好な特性を有し、信頼性の高いメモリを実現することが可能になる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
前述したように、スピントランスファによる磁化反転を行う構成のメモリにおいては、記憶素子の記憶層を薄くすることにより、スピントランスファによる磁化反転を行うために必要となる電流量を低減することができる。
即ち、記憶層を、例えば膜厚1nm〜2nm程度の極めて薄い膜で均一に成長させることができれば、スピントランスファによる磁化反転を行うために必要となる電流量を低減して、選択トランジスタのサイズを縮小化することによるメモリの高密度化、並びにメモリの消費電力の低減に効果があると考えられる。
前述したように、スピントランスファによる磁化反転を行う構成のメモリにおいては、記憶素子の記憶層を薄くすることにより、スピントランスファによる磁化反転を行うために必要となる電流量を低減することができる。
即ち、記憶層を、例えば膜厚1nm〜2nm程度の極めて薄い膜で均一に成長させることができれば、スピントランスファによる磁化反転を行うために必要となる電流量を低減して、選択トランジスタのサイズを縮小化することによるメモリの高密度化、並びにメモリの消費電力の低減に効果があると考えられる。
ここで、非磁性層11上に、金属磁性材料から成る磁性層12が、理想的な層状成長をした場合を図2Aに示す。
図2Aに示すように、非磁性層11上に、磁性層12が均一な厚さで形成されている。
図2Aに示すように、非磁性層11上に、磁性層12が均一な厚さで形成されている。
しかし、実際に、金属磁性材料から成る磁性層12を、例えばAl酸化物からなる非磁性層11上に膜厚1nm〜2nm程度で成長させると、非磁性層11のAl酸化物の表面自由エネルギーが一般的な遷移金属磁性材料の自由エネルギーよりも小さいため、図2Bに示すように、金属磁性材料から成る磁性層12が島状になり易くなる。
このような島状の磁性層12ができると、局所的に磁性層12が極めて薄い、或いは存在しない部分が存在する確率が非常に高くなり、記憶素子としての動作に必要なトンネル磁気抵抗効果が低下するおそれがあるため、実用上極めて好ましくない。
このような島状の磁性層12ができると、局所的に磁性層12が極めて薄い、或いは存在しない部分が存在する確率が非常に高くなり、記憶素子としての動作に必要なトンネル磁気抵抗効果が低下するおそれがあるため、実用上極めて好ましくない。
従って、単に磁性層12を薄くするだけでは、非磁性層11上の全面にわたり均一に成長させることが困難になり、結果として磁性層12の連続性が損なわれるおそれがある。
そこで、本発明では、記憶層となる磁性層において、膜の連続性と薄さとを両立させるために、記憶層の非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域を設ける。
強磁性物質と非磁性物質との混合層領域は、磁性層(強磁性物質から形成される)と比較して、飽和磁化が小さくなるため、混合層領域によって、記憶層となる磁性層の実効的な厚さが低減されることになる。
このように記憶層となる磁性層の実効的な厚さが低減されることにより、記憶層の飽和磁化も低減されるため、スピントランスファにより記憶層の磁化の向きを反転させるために必要となる電流量を低減することができる。
強磁性物質と非磁性物質との混合層領域は、磁性層(強磁性物質から形成される)と比較して、飽和磁化が小さくなるため、混合層領域によって、記憶層となる磁性層の実効的な厚さが低減されることになる。
このように記憶層となる磁性層の実効的な厚さが低減されることにより、記憶層の飽和磁化も低減されるため、スピントランスファにより記憶層の磁化の向きを反転させるために必要となる電流量を低減することができる。
また、混合層領域を形成するには、記憶層となる磁性層を混合層領域も含む、膜厚の厚い膜として成膜して、この磁性層から混合層領域を形成するので、磁性層を連続した膜厚の均一な膜として成膜することが容易にできる。
ここで、図2Aに示した状態の磁性層12の上に、保護層13を形成した場合の断面図を図3Aに示す。なお、保護層13は、磁性層12の材料と固溶体を形成しやすい、或いは化学反応する材料により形成する。
図3Aに示すように、磁性層12の上に保護層13を形成したことにより、磁性層12と保護層13との界面付近に、混合層領域14が形成されている。この混合層領域14の厚さの分だけ、磁性層12の実効的膜厚が薄くなる。
そして、磁性層12が、図2Aに示したように均一な膜厚で形成されていることにより、混合層領域14を形成して磁性層12の実効的膜厚を薄くした後でも、磁性層12が連続した膜で形成され、膜厚もほぼ均一となっている。
図3Aに示すように、磁性層12の上に保護層13を形成したことにより、磁性層12と保護層13との界面付近に、混合層領域14が形成されている。この混合層領域14の厚さの分だけ、磁性層12の実効的膜厚が薄くなる。
そして、磁性層12が、図2Aに示したように均一な膜厚で形成されていることにより、混合層領域14を形成して磁性層12の実効的膜厚を薄くした後でも、磁性層12が連続した膜で形成され、膜厚もほぼ均一となっている。
なお、非磁性層11と磁性層12との界面近傍にも混合層領域が形成されるが、積極的に形成した磁性層12と保護層13との混合層領域14と比較して、薄く形成されるため、非磁性層11と磁性層12との界面近傍の混合層領域は、図示を省略している。
一方、比較対照として、図2Bに示した状態の磁性層12の上に、図3Aと同様の保護層13を形成した場合の断面図を、図3Bに示す。
図3Bに示すように、磁性層12が島状になっていて連続しないため、磁性層12の特性が充分に発揮されない。また、この場合でも磁性層12と保護層13との界面近傍に混合層領域14が形成されることにより、磁性層12の実効的な体積が減少して、充分な磁気特性が得られなくなる。
図3Bに示すように、磁性層12が島状になっていて連続しないため、磁性層12の特性が充分に発揮されない。また、この場合でも磁性層12と保護層13との界面近傍に混合層領域14が形成されることにより、磁性層12の実効的な体積が減少して、充分な磁気特性が得られなくなる。
次に、上述した混合層領域を有する記憶素子を製造する方法について説明する。
特に、混合層領域は、後述する3種類の方法により形成することができるため、それぞれの混合層領域の形成方法に沿って記憶素子の製造方法を説明する。
特に、混合層領域は、後述する3種類の方法により形成することができるため、それぞれの混合層領域の形成方法に沿って記憶素子の製造方法を説明する。
まず、混合層領域の第一の形成方法としては、記憶層を覆う保護層の材料を選択することにより、保護層の材料と記憶層の材料とから固溶体を形成して、これにより、記憶層の保護層側の界面近傍に混合層領域を形成する方法が挙げられる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
例えば、背圧を超高真空領域にまで排気したマグネトロンスパッタ装置を用いて、Al酸化物もしくはMgO等からなる非磁性層上に、記憶層の構成材料である金属磁性材料を成膜する。金属磁性材料としては、例えばNi(ニッケル)−Fe(鉄)系の合金、具体的にはNi81Fe19合金(以下、単に「NiFe」と記載する)を用いることが考えられる。ただし、このときの成膜は、NiFe膜がその連続性を確保するのに充分な厚さまで成長するように、例えばNiFe膜の設計膜厚を3nm以上とする。
その後、記憶層となるNiFe膜上に、記憶層を覆うことになる保護層を成膜する。ただし、保護層の構成材料としては、記憶層のNiFeと固溶体を形成しやすい非磁性物質を選択する。具体的には、NiFeと異種金属であるTa(タンタル)を、例えば5nm程度の厚さで成膜することが考えられる。NiFe膜上に接してTa膜を成膜することにより、NiFe中にTaの自然拡散が生じて、NiFe中でNiFeとTaとが反応して固溶体を形成する。これにより、保護層側の界面近傍に、強磁性物質であるNiFeと非磁性物質であるTaとの混合層領域が形成される。
なお、Ta膜の成膜後にアニール等の加熱処理を行うようにしてもよい。加熱処理を行った場合には、上述した自然拡散だけの場合と比較して、NiFe中に対するTaの拡散が促進されるため、混合層領域を確実に形成することができ、また混合層領域をさらに厚く形成することが可能になる。
その後、記憶層となるNiFe膜上に、記憶層を覆うことになる保護層を成膜する。ただし、保護層の構成材料としては、記憶層のNiFeと固溶体を形成しやすい非磁性物質を選択する。具体的には、NiFeと異種金属であるTa(タンタル)を、例えば5nm程度の厚さで成膜することが考えられる。NiFe膜上に接してTa膜を成膜することにより、NiFe中にTaの自然拡散が生じて、NiFe中でNiFeとTaとが反応して固溶体を形成する。これにより、保護層側の界面近傍に、強磁性物質であるNiFeと非磁性物質であるTaとの混合層領域が形成される。
なお、Ta膜の成膜後にアニール等の加熱処理を行うようにしてもよい。加熱処理を行った場合には、上述した自然拡散だけの場合と比較して、NiFe中に対するTaの拡散が促進されるため、混合層領域を確実に形成することができ、また混合層領域をさらに厚く形成することが可能になる。
上述のようにして形成された混合層領域は、NiFeとTaとが混合されていることから、飽和磁化がNiFe単体における飽和磁化よりも小さくなる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
混合層領域は、記録電流を低減するという観点から考えると、非磁性体となるように形成することが望ましいが、結果的に強磁性体となっても構わない。
なお、混合層領域が強磁性体となった場合には、混合層領域の飽和磁化が記憶層本来の飽和磁化よりも小さくなるようにする。
この点については、例えばNiFe膜に対してTaを積層するといったように、記憶層に対する保護層の材料選択によって適宜設定することにより、混合層領域の飽和磁化を制御することが可能である。
なお、混合層領域が強磁性体となった場合には、混合層領域の飽和磁化が記憶層本来の飽和磁化よりも小さくなるようにする。
この点については、例えばNiFe膜に対してTaを積層するといったように、記憶層に対する保護層の材料選択によって適宜設定することにより、混合層領域の飽和磁化を制御することが可能である。
なお、上述した製造方法の説明では、記憶層の材料としてNiFeを用い、これを覆う保護層として異種金属であるTaを用いたが、各層の材料はこれらに限定されるものではない。
例えば、記憶層として、組成がNi81Fe19と異なるNiFe合金、CoFe系合金、NiFeCo系合金を用いても構わない。また、Ni,Fe,Coのいずれか一つ以上を含む合金に、これらと異なる元素を添加してなる、例えばCoFeB合金のようなものを用いても構わない。記憶層の材料については、磁気抵抗や反転磁界、耐熱性等を考慮しつつ自由に選択すればよい。
異種金属としては、Taの他に、Ru,Cu,Pt,Au,Ag,Pd,Al,Cr,Ti,Rh,W,Ir等の金属元素や、これらの金属元素を一種以上含む合金を用いても構わない。
例えば、記憶層として、組成がNi81Fe19と異なるNiFe合金、CoFe系合金、NiFeCo系合金を用いても構わない。また、Ni,Fe,Coのいずれか一つ以上を含む合金に、これらと異なる元素を添加してなる、例えばCoFeB合金のようなものを用いても構わない。記憶層の材料については、磁気抵抗や反転磁界、耐熱性等を考慮しつつ自由に選択すればよい。
異種金属としては、Taの他に、Ru,Cu,Pt,Au,Ag,Pd,Al,Cr,Ti,Rh,W,Ir等の金属元素や、これらの金属元素を一種以上含む合金を用いても構わない。
次に、混合層領域の第二の形成方法としては、記憶層となる強磁性材料を成膜した後に、この強磁性材料を所定雰囲気中に晒すことにより、強磁性材料に対して、酸化等の化学反応を発生させて、混合層領域を形成する方法が挙げられる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
まず、前述した第一の形成方法の説明と同様にして、非磁性層上に記憶層となる強磁性材料の膜、例えばNiFe膜を成膜する。
次に、成膜したNiFe膜を、所定雰囲気中に一定時間晒す。このとき、所定雰囲気としては、例えば大気中、水蒸気中、所定ガス中といったものが考えられる。
これにより、NiFe膜の表面近傍に所定雰囲気を構成するH(水素)、O(酸素)、N(窒素)、Cl(塩素)、S(硫黄)、C(炭素)、F(フッ素)等のうちのいずれか一つ以上の元素と、NiFeとの化合物から成る混合層領域が形成される。
次に、成膜したNiFe膜を、所定雰囲気中に一定時間晒す。このとき、所定雰囲気としては、例えば大気中、水蒸気中、所定ガス中といったものが考えられる。
これにより、NiFe膜の表面近傍に所定雰囲気を構成するH(水素)、O(酸素)、N(窒素)、Cl(塩素)、S(硫黄)、C(炭素)、F(フッ素)等のうちのいずれか一つ以上の元素と、NiFeとの化合物から成る混合層領域が形成される。
上述のようにして形成された混合層領域は、所定雰囲気を形成するH等の元素が非磁性元素であり、この非磁性元素との化合物により構成されることから、飽和磁化がNiFe単体の飽和磁化よりも小さくなる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
なお、上述した製造方法の説明では、記憶層の強磁性材料の膜を所定雰囲気中に晒すことによって、混合層領域を形成したが、酸化層等の他の層を記憶層に接するように形成することにより、他の層と記憶層とを化学反応させて混合層領域を形成してもよい。この場合、他の層と記憶層との積層順序はどちらが下層でも構わない。
ただし、この場合も、混合層領域の飽和磁化が、記憶層の強磁性体本来の飽和磁化よりも小さくなるようにする。
ただし、この場合も、混合層領域の飽和磁化が、記憶層の強磁性体本来の飽和磁化よりも小さくなるようにする。
次に、混合層領域の第三の形成方法としては、記憶層となる強磁性材料を成膜した後に、この強磁性材料の膜に対して、異種原子又はイオンの打ち込み処理を行うことにより、混合層領域を形成する方法が挙げられる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
この場合、具体的には、例えば次のようにして、記憶層及び混合層領域を形成することができる。
まず、前述した第一の形成方法の説明と同様にして、非磁性層上に記憶層となる強磁性材料の膜、例えばNiFe膜を成膜する。
次に、成膜したNiFe膜に対して、異種元素又はイオンの打ち込み処理を行う。この打ち込み処理は、従来公知の方法により行うことができる。
打ち込むイオンとしては、例えば、Ga,Mn,Al,Siのイオン等が考えられる。
次に、成膜したNiFe膜に対して、異種元素又はイオンの打ち込み処理を行う。この打ち込み処理は、従来公知の方法により行うことができる。
打ち込むイオンとしては、例えば、Ga,Mn,Al,Siのイオン等が考えられる。
上述のようにして形成された混合層領域は、NiFe等の強磁性物質とGaイオン等の非磁性物質とが混合されて成ることから、飽和磁化がNiFe単体の飽和磁化よりも小さくなる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
従って、そのNiFe自体の飽和磁化が発揮される部分は、最初に成膜した厚さから、混合層領域の厚さを差し引いた分だけとなる。
これにより、NiFe膜を連続膜となるのに充分な3nm以上の膜厚で成膜しても、そのNiFe膜全体の厚さから混合層領域の厚さを差し引いた値が3nm以下であれば、膜の連続性を確保しつつ、実効的な記憶層の厚さが、従来は膜の連続性確保が困難であった薄さにまで薄膜化されることになり、スピントランスファにより記憶層の磁化を反転させるために必要となる電流量(記録電流)を低減することが可能になる。
なお、上述した第一の形成方法〜第三の形成方法のうち、いずれかの方法を採用することにより、混合層領域を形成することができるが、複数の形成方法を適宜組み合わせて利用することも有効であるのは言うまでもない。
続いて、本発明の具体的な実施の形態を説明する。
本実施の形態の記憶素子10の概略構成図(断面図)を図1に示す。
この記憶素子10は、下層から、下地層1、反強磁性層2、磁化固定層3、非磁性層4、記憶層5、キャップ層6の順に、各層が積層されてなる。
本実施の形態の記憶素子10の概略構成図(断面図)を図1に示す。
この記憶素子10は、下層から、下地層1、反強磁性層2、磁化固定層3、非磁性層4、記憶層5、キャップ層6の順に、各層が積層されてなる。
磁化固定層3の下に反強磁性層2が設けられており、この反強磁性層2により、磁化固定層3の磁化M1の向きが固定される。図3では磁化固定層3の磁化M1の向きが、右向きに固定されている。
記憶層5は、情報を磁化状態即ち記憶層5の磁化M2の向きにより保持するものであり、磁化M2の向きが右向きであるか左向きであるかにより、それぞれ情報を保持することができる。
また、記憶層5と磁化固定層3との間に非磁性層4が設けられていることにより、記憶層5と磁化固定層3とにより、GMR素子又はMTJ素子が構成される。これにより、磁気抵抗効果を利用して、記憶層5の磁化M2の向きを検出することができる。
即ち、記憶層5の磁化M2の向きが、磁化固定層3の磁化M1の向き(右向き)に対して、平行(右向き)の場合には電気抵抗が低くなり、反平行(左向き)の場合には電気抵抗が高くなることから、磁気抵抗効果を利用して、記憶層5の磁化M2の向きを検出することができる。
即ち、記憶層5の磁化M2の向きが、磁化固定層3の磁化M1の向き(右向き)に対して、平行(右向き)の場合には電気抵抗が低くなり、反平行(左向き)の場合には電気抵抗が高くなることから、磁気抵抗効果を利用して、記憶層5の磁化M2の向きを検出することができる。
磁化固定層3や記憶層5の材料としては、特に限定はないが、鉄、ニッケル、コバルトの1種もしくは2種以上からなる合金材料を用いることができる。さらにNb、Zr等の遷移金属元素やB等の軽元素を含有させることもできる。
反強磁性層2の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
反強磁性層2の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
非磁性層4は、非磁性導電層により、或いは、トンネルバリア層等の絶縁層により構成する。非磁性導電層としては、例えば、ルテニウム、銅、クロム、金、銀等が使用できる。トンネルバリア層としては、例えば、酸化アルミニウム、酸化マグネシウム等の絶縁材料を使用することができる。
本実施の形態の記憶素子10においては、特に、記憶層5の非磁性層4とは反対側、即ち上層のキャップ層6側の界面近傍に、強磁性物質と非磁性物質との混合層領域7を設けている。
この混合層領域7は、前述した3種類の方法によって、形成することができる。
この混合層領域7は、前述した3種類の方法によって、形成することができる。
そして、本実施の形態の記憶素子10を選択トランジスタと接続してメモリセルを構成し、メモリセルを多数配置することにより、メモリ(記憶装置)を構成することができる。
上述の本実施の形態の記憶素子10の構成によれば、記憶層5の非磁性層4とは反対側(キャップ層6側)の界面近傍に、強磁性物質と非磁性物質との混合層領域7を設けていることにより、この混合層領域7によって記憶層5の実効的な膜厚を小さくすることができる。
記憶層5の実効的な膜厚を小さくすることができるため、記憶層5の磁化M2の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
記憶層5の実効的な膜厚を小さくすることができるため、記憶層5の磁化M2の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
従って、本実施の形態の記憶素子10と選択トランジスタとを接続してメモリセルを構成したメモリにおいて、選択トランジスタの飽和電流を小さくしても記憶素子10に情報の記録を行うことが可能になるため、選択トランジスタのサイズを縮小して選択トランジスタの飽和電流を低減することが可能になる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、情報の記録を行うために必要となる電流量を低減することにより、メモリの消費電力をも低減することができる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、情報の記録を行うために必要となる電流量を低減することにより、メモリの消費電力をも低減することができる。
また、記憶層5と混合層領域7とを合わせると、厚さを充分に確保することが可能になるため、製造時に、容易に連続した膜で形成することが可能になる。
従って、記憶素子が良好な特性を有し、信頼性の高いメモリを実現することが可能になる。
従って、記憶素子が良好な特性を有し、信頼性の高いメモリを実現することが可能になる。
次に、本発明の他の実施の形態として、記憶素子の概略構成図(断面図)を図4に示す。
本実施の形態においては、図4に示すように、下層から、下地層1、記憶層5、非磁性層4、磁化固定層3、反響磁性層2、キャップ層6の順に、各層が積層されて、記憶素子20が構成されている。即ち、磁化固定層3及び記憶層5の積層順序が図1の記憶素子10とは逆になっている。
本実施の形態においては、図4に示すように、下層から、下地層1、記憶層5、非磁性層4、磁化固定層3、反響磁性層2、キャップ層6の順に、各層が積層されて、記憶素子20が構成されている。即ち、磁化固定層3及び記憶層5の積層順序が図1の記憶素子10とは逆になっている。
本実施の形態では、特に、記憶層5の非磁性層4とは反対側、即ち下地層1側の界面近傍に、強磁性物質と非磁性物質との混合層領域8が形成されている。
その他の構成は、先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
その他の構成は、先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
なお、本実施の形態の記憶素子20では、混合層領域8が、記憶層5の下層の下地層1側にあるため、記憶層の上層側にある場合と比べて、混合層領域8の形成方法が限定される。
例えば、所定雰囲気中にさらす方法や、他の元素やイオンの打ち込み処理を行う方法では、下層側に混合層領域を形成することが難しい。
そこで、例えば、下地層1の材料と記憶層5の材料とが、固溶体を形成したり、化学反応したりするように、それぞれの材料を選定し、下地層1と記憶層5を順次成膜して、これらの界面付近に混合層領域8を形成する。
このとき、必要に応じて熱処理を行うことにより、混合層領域8の形成を促進してもよい。
例えば、所定雰囲気中にさらす方法や、他の元素やイオンの打ち込み処理を行う方法では、下層側に混合層領域を形成することが難しい。
そこで、例えば、下地層1の材料と記憶層5の材料とが、固溶体を形成したり、化学反応したりするように、それぞれの材料を選定し、下地層1と記憶層5を順次成膜して、これらの界面付近に混合層領域8を形成する。
このとき、必要に応じて熱処理を行うことにより、混合層領域8の形成を促進してもよい。
本実施の形態の記憶素子20の構成によれば、記憶層5の非磁性層4とは反対側(下地層1側)の界面近傍に、強磁性物質と非磁性物質との混合層領域8が形成されていることにより、先の実施の形態の記憶素子10と同様に、混合層領域8によって記憶層5の実効的な膜厚を小さくすることができ、記憶層5の磁化M2の向きを反転して情報の記録を行うために必要となる電流量を低減することができる。
従って、本実施の形態の記憶素子20と選択トランジスタとを接続してメモリセルを構成したメモリにおいて、選択トランジスタのサイズを縮小して選択トランジスタの飽和電流を低減することが可能になる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、メモリの消費電力をも低減することができる。
これにより、メモリセルを微細化して、メモリの高密度化や小型化を図ることが可能になる。
また、メモリの消費電力をも低減することができる。
また、製造時に、容易に連続した膜で形成することが可能になるため、良好な特性を有する記憶素子を形成し、信頼性の高いメモリを実現することが可能になる。
(実施例)
ここで、具体的に記憶層の材料や膜厚等を設定して、特性を調べた。
特性測定用素子として、Al酸化物からなる非磁性層11上に、記憶層5となる磁性層12としてNiFe膜を種々の設計膜厚で成長させ、さらに混合層領域14となる異種金属としてTa膜を膜厚5nm程度で積層した素子を作製した。
そして、NiFe膜の設計膜厚を、1nm、2nm、3nm、4nm、6nm、8nmとして、それぞれの特性測定用素子の試料を作製した。
ここで、具体的に記憶層の材料や膜厚等を設定して、特性を調べた。
特性測定用素子として、Al酸化物からなる非磁性層11上に、記憶層5となる磁性層12としてNiFe膜を種々の設計膜厚で成長させ、さらに混合層領域14となる異種金属としてTa膜を膜厚5nm程度で積層した素子を作製した。
そして、NiFe膜の設計膜厚を、1nm、2nm、3nm、4nm、6nm、8nmとして、それぞれの特性測定用素子の試料を作製した。
これらNiFe膜の設計膜厚を異ならせた各試料について、振動試料型磁力計(VSM)により、単位面積当たりの飽和磁気モーメント(以下、単に「飽和磁気モーメント」という)の値を測定した。
測定結果として、NiFe膜の設計膜厚tと飽和磁気モーメント(Ms・t)との関係を図5に示す。
測定結果として、NiFe膜の設計膜厚tと飽和磁気モーメント(Ms・t)との関係を図5に示す。
磁性体の飽和磁気モーメントは、磁性体の体積と材料固有の飽和磁化とにより決まるため、理論的には膜厚と比例関係にあるはずである。
ところが、図5によると、次の二点において、理論的な予測から外れている。
まず第一点は、設計膜厚が3nm程度以上のところでは設計膜厚に対して飽和磁気モーメント(Ms・t)が直線でよく近似されているが、設計膜厚が3nm以下では直線から大きくずれて、理論的な予測よりも低い飽和磁気モーメントになっていることである。
また、第二点は、設計膜厚3nm以上の厚膜側で、図中破線で示す近似した直線が、原点を通過せず正の切片値をとることである。
ところが、図5によると、次の二点において、理論的な予測から外れている。
まず第一点は、設計膜厚が3nm程度以上のところでは設計膜厚に対して飽和磁気モーメント(Ms・t)が直線でよく近似されているが、設計膜厚が3nm以下では直線から大きくずれて、理論的な予測よりも低い飽和磁気モーメントになっていることである。
また、第二点は、設計膜厚3nm以上の厚膜側で、図中破線で示す近似した直線が、原点を通過せず正の切片値をとることである。
このうち、第一点については、図6Aによりさらに明確化されている。
この図6Aは、図5の飽和磁気モーメント(Ms・t)を設計膜厚tで割った値(飽和磁化Ms)を縦軸にとり、設計膜厚に対してプロットしたものである。
図6Aによれば、設計膜厚3nm以上ではほぼ一定の飽和磁化Msを示しているが、設計膜厚3nm以下では飽和磁化Msが低下していることがわかる。
この第一点の異常が生じる要因としては、図2Bを用いて説明したような不連続な膜形成が挙げられる。
即ち、NiFe膜の設計膜厚が3nm以下では、図2Bに示したように、連続膜とならないため、その設計膜厚のNiFeが本来有しているはずの飽和磁化を示していない。これに伴い、飽和磁気モーメントも減少しているものと考えられる。
この図6Aは、図5の飽和磁気モーメント(Ms・t)を設計膜厚tで割った値(飽和磁化Ms)を縦軸にとり、設計膜厚に対してプロットしたものである。
図6Aによれば、設計膜厚3nm以上ではほぼ一定の飽和磁化Msを示しているが、設計膜厚3nm以下では飽和磁化Msが低下していることがわかる。
この第一点の異常が生じる要因としては、図2Bを用いて説明したような不連続な膜形成が挙げられる。
即ち、NiFe膜の設計膜厚が3nm以下では、図2Bに示したように、連続膜とならないため、その設計膜厚のNiFeが本来有しているはずの飽和磁化を示していない。これに伴い、飽和磁気モーメントも減少しているものと考えられる。
また、第二点の異常が生じる要因は、設計膜厚を充分に厚くしても、記憶層と接する層(例えば保護層)との間に、いわゆるデッドレイヤと呼ばれる、磁性が著しく減少した、或いは完全に消失した領域、即ち混合層領域が形成されているためと考えられる。
この混合層領域の厚さの分を、設計膜厚から差し引いた値を実効膜厚と呼ぶことにすると、この実効膜厚が記憶層として有効に作用する厚さ、即ち反磁界に影響する磁性層の厚さに相当することになる。
なお、このデッドレイヤの厚さは、図5における膜厚の厚い側の近似直線の切片に相当することになる。その具体的な値は、例えば、上述した第一の形成方法を採用した製造方法により作製した記憶素子の場合、0.78nmであった。
この混合層領域の厚さの分を、設計膜厚から差し引いた値を実効膜厚と呼ぶことにすると、この実効膜厚が記憶層として有効に作用する厚さ、即ち反磁界に影響する磁性層の厚さに相当することになる。
なお、このデッドレイヤの厚さは、図5における膜厚の厚い側の近似直線の切片に相当することになる。その具体的な値は、例えば、上述した第一の形成方法を採用した製造方法により作製した記憶素子の場合、0.78nmであった。
続いて、図5に示した飽和磁気モーメントの値を実効膜厚で割った値(飽和磁化Ms)を縦軸にとり、これを実効膜厚に対してプロットしたものを、図6Bに示す。
この図6Bによれば、実効膜厚2.22nm(=3nm−0.78nm)までは、充分にNiFeの磁性を示していることがわかる。
従って、本発明の構成とすることにより、記憶層の実効膜厚を低減することができることがわかる。
この図6Bによれば、実効膜厚2.22nm(=3nm−0.78nm)までは、充分にNiFeの磁性を示していることがわかる。
従って、本発明の構成とすることにより、記憶層の実効膜厚を低減することができることがわかる。
即ち、スピントランスファ反転電流を下げることを目的として、例えば、厚さ2nmのNiFeから成る記憶層を形成するためには、記憶層の設計膜厚を2nmとするのではなく、上述したように、例えば3nmといった所望の厚さよりも厚い設計膜厚とし、記憶層と接する層との混合層領域の形成により、記憶層の実効膜厚を2nmに近づけることが有効であることがわかる。
また、混合層領域を形成したことにより記憶層のNiFe膜の実効膜厚を2.22nmとした記憶素子において、トンネル磁気抵抗変化率を測定したところ、これ以上の厚い実効膜厚を有するNiFe膜を用いた場合と同等のトンネル磁気抵抗を示した。
即ち、読み出し信号の点での実用上の問題がないことがわかる。
即ち、読み出し信号の点での実用上の問題がないことがわかる。
従って、本実施形態の記憶素子によれば、記憶層の膜の連続性を保ちつつ、その実効膜厚を薄くすることが可能となるので、薄膜化への技術的な困難や限界を伴うことなく、記録電流を抑制することが可能となる。
これにより、記憶素子を用いてメモリを構成した際の低消費電力化も実現可能となる。
これにより、記憶素子を用いてメモリを構成した際の低消費電力化も実現可能となる。
なお、上述の説明では、記憶層の実効膜厚が2.22nmである場合を例として説明したが、これが記憶層の実効膜厚の下限でないことは勿論である。
さらに、記憶層と記憶層に接する層(異種金属から成る保護層や下地層)との材料の組み合わせや、アニール処理の条件等を最適化することにより、より薄い実効膜厚を実現することが可能である。
さらに、記憶層と記憶層に接する層(異種金属から成る保護層や下地層)との材料の組み合わせや、アニール処理の条件等を最適化することにより、より薄い実効膜厚を実現することが可能である。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
1 下地層、2 反強磁性層、3 磁化固定層、4,11 非磁性層、5 記憶層、6 キャップ層、7,8,14 混合層領域、10,20 記憶素子、12 磁性層、13 保護層
Claims (10)
- 情報を磁性体の磁化状態により保持する記憶層と、非磁性層と、磁化固定層とが積層されて成り、
積層方向に電流を流すことにより、前記記憶層へ書き込みが行われ、
前記記憶層の、前記非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されている
ことを特徴とする記憶素子。 - 前記混合層領域が、前記記憶層の前記非磁性層とは反対側の層を構成する材料から成ることを特徴とする請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層と、非磁性層と、磁化固定層とが積層されて成り、
積層方向に電流を流すことにより、前記記憶層へ書き込みが行われる構成の記憶素子を製造する方法であって、
記憶層となる強磁性材料の膜を形成する工程と、
前記強磁性材料の膜の、前記非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域を形成する工程とを有する
ことを特徴とする記憶素子の製造方法。 - 前記混合層領域を形成する工程において、前記強磁性材料の膜と、非磁性材料の膜とを連続して成膜し、前記強磁性材料と前記非磁性材料との固溶体を形成することを特徴とする請求項3に記載の記憶素子の製造方法。
- 前記混合層領域を形成する工程において、前記強磁性材料の膜の前記非磁性層とは反対側の界面近傍を化学反応させて、混合層領域を形成することを特徴とする請求項3に記載の記憶素子の製造方法。
- 前記強磁性材料の膜を所定雰囲気に晒すことにより、前記非磁性層とは反対側の界面近傍を化学反応させることを特徴とする請求項5に記載の記憶素子の製造方法。
- 前記強磁性材料の膜と非磁性材料の膜とを連続して成膜することにより、前記非磁性層とは反対側の界面近傍を化学反応させることを特徴とする請求項5に記載の記憶素子の製造方法。
- 前記混合層領域を形成する工程において、前記強磁性材料の膜に、異種元素又はイオンの打ち込み処理を行うことを特徴とする請求項3に記載の記憶素子の製造方法。
- 前記混合層領域を形成する工程において、熱処理を行うことにより、前記混合層領域の形成を促進することを特徴とする請求項3に記載の記憶素子の製造方法。
- 情報を磁性体の磁化状態により保持する記憶層と、非磁性層と、磁化固定層とが積層されて成り、積層方向に電流を流すことにより、前記記憶層へ書き込みが行われ、前記記憶層の、前記非磁性層とは反対側の界面近傍に、強磁性物質と非磁性物質との混合層領域が形成されている記憶素子と、
選択トランジスタとを備えて、各メモリセルが構成されている
ことを特徴とするメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005514A JP2006196613A (ja) | 2005-01-12 | 2005-01-12 | 記憶素子及びその製造方法、メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005514A JP2006196613A (ja) | 2005-01-12 | 2005-01-12 | 記憶素子及びその製造方法、メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196613A true JP2006196613A (ja) | 2006-07-27 |
Family
ID=36802458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005514A Pending JP2006196613A (ja) | 2005-01-12 | 2005-01-12 | 記憶素子及びその製造方法、メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196613A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821819B2 (en) | 2007-06-13 | 2010-10-26 | Sony Corporation | Semiconductor memory device and its data reading method |
WO2013112615A1 (en) * | 2012-01-23 | 2013-08-01 | Qualcomm Incorporated | Multi-bit magnetic tunnel junction memory and method of forming same |
US8625337B2 (en) | 2010-05-06 | 2014-01-07 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
US10147871B2 (en) | 2016-08-31 | 2018-12-04 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188439A (ja) * | 2001-12-21 | 2003-07-04 | Sony Corp | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 |
JP2004289100A (ja) * | 2003-01-31 | 2004-10-14 | Japan Science & Technology Agency | Cpp型巨大磁気抵抗素子及びそれを用いた磁気部品並びに磁気装置 |
JP2006501650A (ja) * | 2002-09-27 | 2006-01-12 | グランディス インコーポレイテッド | スピントランスファを利用する熱安定性磁性素子およびその磁性素子を用いるmramデバイス |
-
2005
- 2005-01-12 JP JP2005005514A patent/JP2006196613A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188439A (ja) * | 2001-12-21 | 2003-07-04 | Sony Corp | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 |
JP2006501650A (ja) * | 2002-09-27 | 2006-01-12 | グランディス インコーポレイテッド | スピントランスファを利用する熱安定性磁性素子およびその磁性素子を用いるmramデバイス |
JP2004289100A (ja) * | 2003-01-31 | 2004-10-14 | Japan Science & Technology Agency | Cpp型巨大磁気抵抗素子及びそれを用いた磁気部品並びに磁気装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821819B2 (en) | 2007-06-13 | 2010-10-26 | Sony Corporation | Semiconductor memory device and its data reading method |
US8625337B2 (en) | 2010-05-06 | 2014-01-07 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
US9135976B2 (en) | 2010-05-06 | 2015-09-15 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
WO2013112615A1 (en) * | 2012-01-23 | 2013-08-01 | Qualcomm Incorporated | Multi-bit magnetic tunnel junction memory and method of forming same |
JP2015505643A (ja) * | 2012-01-23 | 2015-02-23 | クアルコム,インコーポレイテッド | マルチビット磁気トンネル接合メモリおよびそれを形成する方法 |
US10147871B2 (en) | 2016-08-31 | 2018-12-04 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321991B2 (ja) | 磁気メモリー素子及びその駆動方法 | |
JP4661230B2 (ja) | 記憶素子及びメモリ | |
US8686524B2 (en) | Magnetic stack with oxide to reduce switching current | |
JP2007103471A (ja) | 記憶素子及びメモリ | |
US10431275B2 (en) | Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers | |
JP4951858B2 (ja) | メモリ | |
JP2006128579A (ja) | 記憶素子及びメモリ | |
US9070462B2 (en) | Memory element and memory apparatus with a plurality of magnetic layers and an oxide layer | |
JP2013115413A (ja) | 記憶素子、記憶装置 | |
WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2006190838A (ja) | 記憶素子及びメモリ | |
WO2014050380A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2013115399A (ja) | 記憶素子、記憶装置 | |
JP2006165059A (ja) | 記憶素子及びメモリ | |
JP4940176B2 (ja) | 磁気抵抗素子および磁気メモリ | |
JP2006295000A (ja) | 記憶素子及びメモリ | |
JP2006295001A (ja) | 記憶素子及びメモリ | |
JP2005203702A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2012074716A (ja) | 記憶素子及びメモリ | |
KR20070058364A (ko) | 기억 소자 및 메모리 | |
JP2004303801A (ja) | 磁気メモリ及びその書き込み方法 | |
JP2006196613A (ja) | 記憶素子及びその製造方法、メモリ | |
JP2006165265A (ja) | 記憶素子及びメモリ | |
JP4389423B2 (ja) | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 | |
JP2005203443A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |