CN1967860A - 包括单字线晶体管的磁性存储元件的系统及其制造方法 - Google Patents

包括单字线晶体管的磁性存储元件的系统及其制造方法 Download PDF

Info

Publication number
CN1967860A
CN1967860A CNA2006101484515A CN200610148451A CN1967860A CN 1967860 A CN1967860 A CN 1967860A CN A2006101484515 A CNA2006101484515 A CN A2006101484515A CN 200610148451 A CN200610148451 A CN 200610148451A CN 1967860 A CN1967860 A CN 1967860A
Authority
CN
China
Prior art keywords
magnetic
memory cells
volatile memory
metallic layers
strength measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101484515A
Other languages
English (en)
Other versions
CN100463208C (zh
Inventor
何家骅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1967860A publication Critical patent/CN1967860A/zh
Application granted granted Critical
Publication of CN100463208C publication Critical patent/CN100463208C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种包括有磁性金属层以及邻近于此磁性金属层的磁感测设备的MRAM单元。此磁性金属层的一端连接至字线晶体管，且其中包括一个二极管并用于使此磁感测设备连接至位线。此磁性金属层可用于编程并读取此单元，而排除此单元中对第二电流线的需要。

Description

包括单字线晶体管的磁性存储元件的系统及其制造方法
相关申请信息
本发明涉及审查中的美国专利申请号11/255,606、其发明名称为”A Magnetic Memory Device and Methods for Making a MagneticMemory Device”，其申请日为2005年11月21日；美国专利申请号11/281,658；其发明名称为”Systems and Methods for Reading andWriting a Magnetic Memory Device”，其申请日为2005年11月17日；以及美国专利申请号11/281,018、其发明名称为”Systems and Methodsfor a Magnetic Memory Device Comprising a Two Word LineTransistors”，其申请日为2005年11月17日，上述三个申请均列为本案的参考。
技术领域
本发明一般涉及作为计算机主储存器的存储元件，并特别涉及使用磁性存储元件作为单独存储单元的存储阵列。
背景技术
作为计算机主存储器的存储单元的理想特征为高速、低耗电、非易失性、以及低成本。低成本以简单制造过程与小表面积而实现。动态随机存取存储单元(Dynamic random access memory)非常快速并消耗少量能源，但每秒必须更新许多次，且需要复杂的结构以在每一存储单元中加入电容。闪速电可擦除/编程只读存储器(EEPROM)存储单元为非易失性、具有低感测能量、且可建构为单一设备，但需要数微秒以写入以及数毫秒以擦除，使其由于速度太慢而无法应用于许多领域，特别是做为计算机主存储器。传统的半导体存储单元如：动态随机存取内存(DRAM)、只读存储器(ROM)、以及电可擦除/编程只读存储器(EEPROM)等，于其存储单元的水平平面形成有电流，因此其所占用的总面积为基本存储单元区域加上作为电接触区域的面积总和，因此无法达到理论最小存储单元区域。
与动态随机存取内存(DRAM)不同的是，利用铁磁性区域的磁化方向以储存信息的磁性存储单元，可以长时间保存所储存信息，因此为非易失性的。数种利用磁性状态以改变其铁磁性区域附近的材料的电阻值的存储单元，总称为磁阻性(MR)存储单元。由多个磁性存储单元所组成的阵列通常称为磁性随机存取内存(RAM)或是MRAM。
为了商业的实用性，MRAM必须有下列性质：与目前内存技术相当的存储密度、可因应未来时代的微缩化、在低电压下操作、低耗能、以及具竞争性的读/写速度。
对于MRAM装置而言，非易失存储状态的稳定性、读/写循环的可重复性、以及在存储元素与元素间切换场(switching field)的均一性，为其设计特征中最重要的三个方面。在MRAM中的存储状态并非以电力维持，而是以磁矩(magnetic moment)向量的方向来维持。其通过施加磁场并致使在MRAM设备中的磁性材料被磁化为二种可能的存储状态的一种，而得以储存数据。其通过感测此MRAM设备在此二种存储状态的电阻值差异，而得以读取数据。通过将一电流通过此磁性结构外部的带线(strip line)、或通过这些磁性结构本身，而产生用以写入数据的磁场。
随着MRAM设备的横向尺寸逐渐缩小，产生了三个问题。第一，此切换场随着给定形状以及薄膜厚度而增加，因而需要较大的磁场以对其进行切换。第二，总切换体积降低，使得逆操作的能障降低。此能障指将磁矩向量从一个存储状态切换至另一状态所需要的总能量。此能障将决定在MRAM设备中数据的保存情况以及错误率，并且若此能障太小，可能因为热波动(或超顺磁性)而发生非预期的逆操作。当能障太小时可能发生的一个主要问题在于，欲在阵列中选择性地切换MRAM设备将变得极度困难。选择性可允许切换一个设备而不至于不慎切换其它MRAM设备。最后，由于切换场由形状所产生，因此随着MRAM设备尺寸的缩小，切换场亦变得对于形状变化更为敏感。由于微影排列在小尺寸日形困难，MRAM设备欲维持精准的切换分布也将有困难。
与公知MRAM设备有关的上述问题会造成其它问题。例如，为了改变此磁感测设备的状态以编程公知MRAM设备，而需要更高的电流。该高电流产生了数个问题，包括高耗能使得MRAM不适用于许多移动装置的应用。此外，由此电流所产生的磁场通常难以控制，使得串扰(cross talk)问题在横向尺寸日益缩小的MRAM中特别容易发生。
发明内容
一种包括磁性金属层以及邻近此磁性金属层的磁感测设备的MRAM单元。此磁性金属层的一端连接至字线晶体管，其另一端则连接至第一位线。此感测设备可经由二极管而连接至第二位线。
以下详细说明本发明的结构与方法。本发明内容说明部分的目的并非在于限定本发明。本发明由权利要求所限定。举本发明的实施例、特征、观点及优点等将可通过下列说明权利要求及附图获得充分了解。
附图说明
图1A示出根据本发明实施例所制造的示例MRAM单元结构；
图1B示出等价于图1A的MRAM单元的示意图；
图2示出公知的MRAM设备的电流线以及磁感测设备；
图3示出另一公知的MRAM设备的电流线以及磁感测设备；
图4示出又一MRAM设备的电流线以及磁感测设备；
图5示出实施例中包括有例如图1A中的MRAM单元的MRAM单元的MRAM设备；
图6示出如图5中的MRAM设备中所包括的MRAM单元的示例写入电流；
图7示出由图6的电流所产生的磁场；
图8示出当图6的电流逆向流动时所产生的磁场；
图9示出用以读取图1A中的MRAM单元的示范方法；
图10示出根据一实施例而用以将图IA中的MRAM单元编程至一状态的示例方法；
图11示是根据实施例而用以将图1A中的MRAM单元编程至另一状态的示例方法；
图12示出公知MRAM单元的读取与写入示意图；
图13示出根据实施例的示例MRAM单元结构，其包括单一字线晶体管以及二极管；
图14示出等价于图13的MRAM单元的等效电路图；
图15示出图13中的MRAM单元的部分三维示意图；
图16示出根据实施例用以读取图13的MRAM单元的示例方法；
图17示出根据另一实施例用以读取图13中的MRAM单元的示例方法；
图18示出根据实施例中用以将图13的MRAM单元编程至一状态示的例方法；以及
图19示出根据实施例而将图13中的MRAM单元编程至第二状态的示例方法。
主要设备符号说明
100，200，300，400，1300        MRAM单元
102，1302                       磁性金属层
104，206，306，406，1304        磁感测设备
106，1306                       邻近导体层
108                             字线晶体管
110                             感测放大器
112                             参考电流
202，204，302，310，402，410    电流线
304，308                        磁性材料
602                             写入电流
702，704                        磁场
1002，1102                      写入电流
1200                      公知MRAM单元
1206                      字线晶体管
1208                      电流
1210                      磁感测设备
1212                      感测放大器
1216，1218，1220，1222    各层
1308                      二极管
1310，1312，1314          位线
1312                      源极连接器
1316                      晶体管
1318                      漏极
1320                      源极
1322                      衬底
1324                      漏极接触
1326                      栅极层
1328，1330                连接层
1332                      感测放大器
1334                      参考电流
1336                      读取电流
1340，1342                写入电流
具体实施方式
图1A为一示意图，其示出实施例，其可包括于MRAM设备的MRAM单元100，其根据本发明实施例的系统与方法配置。很明显地，其并非将MRAM单元100或包括有MRAM单元100的MRAM设备中的所有层、结构、及/或电路示出于图1A中。方便起见，其仅示出有关MRAM单元100的部分特定元素、层、及/或视图。用以制造包括MRAM单元100的MRAM设备的方法，在共同审查中的专利申请号11/255,606中进行了阐述。此申请案详细描述了包括有MRAM设备的各层结构以及用以制造此结构与其它电路的方法，此MRAM设备包括MRAM单元100。虽然与MRAM单元100有关的所有层、元素、以及电路并非示出在图1中，但其不应被视为对MRAM单元100形成特别的限制、或排除其它可能的层、元素、及/或电路。此外，虽然在图1A中所示的各层以二维方式示出，但应注意的是各层实际上均为三维结构。
如图中所示，MRAM单元100包括磁性金属层102以及邻近于磁性金属层102的磁感测设备104。磁感测设备104以一邻近导体层106而与磁性金属层102分隔。磁性金属层102可包括相关连的长度、高度、以及宽度，该三者的范围可介于10nm至10μm之间。同样地，磁感测设备104可包括相关连的长度、高度、以及宽度，该三者的范围依据不同实施例而可介于5nm至10μm之间。
磁性金属层102可具有介于10至108之间的磁导率(μ)。磁性金属层102为导体且其电阻率(ρ)介于约4μΩ-cm至约108μΩ-cm之间。磁性金属层102也可具有介于10高斯(Guass)至约2.5特斯拉(Tesla)之间的饱和磁化值(Ms)。用以建构磁性金属层102的材料可包括至少一个带有结晶的元素。例如，磁性金属层可包括镍(Ni)、铁(Fe)、钴(Co)、硼(B)、钼(Mo)、锌(Zn)、铅(Pb)、硅(Si)、碳(C)、氧(O)、及/或任何其它可以提供上述的电阻率与饱和磁化值的材料。
邻近导体106可配置为用以连接磁感测设备104以及磁性金属层102。邻近导体106的电阻率(ρ)可界于1至1010μΩ-cm之间。邻近导体106可为金属、导电化合物、半导体材料、或任何包括落入上述范围的电阻率的其它材料。这些材料可包括，例如铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、硅(Si)、钨(W)、银(Ag)、钌(Ru)、铱(Ir)、铂(Pt)等。
磁感测设备104可包括单个或多层的铁/反铁磁性设备。此磁性设备可包括如磁穿隧结(Magnetic Tunnel Junction，MTJ)装置、巨磁阻(Giant  Magnetoresistance，GMR)装置、超巨磁阻(ColossalMagnetoresistance，CMR)装置、同向异性磁阻(AnisotropicMagnetoresistance，AMR)装置、磁光(Magneto-optical，MO)设备、或磁盘。例如，磁感测设备104可包括磁穿隧结设备，其包括有铁磁层、绝缘体、另一铁磁层、以及反铁磁层。或者，磁感测设备104可包括磁穿隧设备，其包括有铁磁层、绝缘层、以及另一铁磁层，或磁穿遂设备其包括有反铁磁层、铁磁层、绝缘体、以及另一铁磁层。
在另一实施例中，磁感测设备104可包括GMR设备，其包括有铁磁层、薄导电层、另一铁磁层、以及反铁磁层。可与本发明的系统与方法共同使用的替代性巨磁阻装置，可包括铁磁层、薄导电层、以及另一铁磁层，或反铁磁层、铁磁层、薄导电层、以及另一铁磁层。
或者，超巨磁阻装置，其包括以锰为基础并带有至少二元素的化合物，例如镧锶锰氧化物(LaSrMnO)、镨钙锰氧化物(PrCaMnO)、镧钙锰氧化物(LaCaMnO)等，可被用作为磁感测设备104。在另一实施例中，同向异性磁阻设备、磁光设备、或磁盘，其包括有第三过渡铁磁元素、或与其它元素的合金等，可被用作为磁感测设备104。
上述各不同实施例中所提及的这些铁磁层，可包括3d过渡铁磁元素或与其它元素的合金，例如铜铁、镍铁、钴铁硼、铁、钴等。上述所提及的高反铁磁层可包括过渡反铁磁元素或与其它元素的合金，例如铁锰、铱锰、镍氧、铂锰、镍锰、钴氧等。其它上述所提及的反铁磁层可包括铁磁反层，其包括或不包括反铁磁材料，例如钴铁/钌/钴铁、钴铁/钌/钴铁/铱锰等。上述所提及的绝缘层可包括如氧化铝、氧化镁等材料，且上述提及的这些薄导电层可包括如铜、银、铬、钌、铱等材料。
可理解的是，上述所提及的该设备、各层、以及材料仅作为举例之用，且不应被视将本文所述的系统与方法限制于任何特定设备结构及/或材料中。此外，该高磁导率导电元素或导线，可包括非环形的截面。这可允许磁场从此高磁导率设备的一侧通过至另一侧。举例而言，此截面区域可为多角形。
该磁阻性存储单元可位于该高磁导率导线的相邻二角落或左右边缘间。
如下所详述，磁性金属层102可被用于传导这些用以产生磁场的电流，所被产生的磁场则可被用以将磁感测设备编程至二状态之一。此外，磁性金属层102可被用以传导这些驱动该待决定的磁感测设备104的电流。通过以此种方式使用磁性层102以传导读取与写入电流，在执行读取与写入操作时所使用的电流与公知装置相比之下，是较低的。此外，此磁性层102中的低电流可减低甚至消除任何串扰问题。甚者，金属位线的数目与公知的MRAM装置相比之下可被降低，因而允许尺寸进一步缩小，并增加密度。
图2所示为用于例示MRAM单元200的电流线202与204、以及磁感测设备206。如前所解释，磁感测设备206包括磁性材料，此磁性材料可通过在磁感测设备206中的铁磁区域的磁化方向而设定以储存信息。由流经电流线202与204的电流所产生的磁场By与Bx，可影响此磁化方向。
电流线202与204典型地由如铜等非磁性材料所构成。由流经电流线202与204的电流Ix与Iy所产生的磁场By与Bx，为依据安培定律所产生。若此二磁场的总和(Bx+By)大于磁感测设备206的矫顽磁场(coercive field)，则磁感测设备206可被编程至二种编程状态之一。
举例而言，当电流Ix与Iy以图中所示的方向流动时，即从图示的右侧流至左侧并流入页面，且电流的幅度足以使得Bx+By大于磁感测设备206的矫顽磁场时，则磁感测设备的磁矩向量可被切换至此二编程状态之一。电流Ix与Iy的反向流向，则会将另一用以编程方向的磁感测设备206的磁矩向量，切换至此二编程状态的另一种。
不幸地，部分由于电流线202与204由非磁性材料所构成，其需要从数毫安至数十毫安(mA)的大电流以产生足够的磁场Bx与By，以克服磁感测设备206的能障。此外，亦无法良好地控制磁场By与Bx的分布，而避免各存储单元之间的串扰。
在图3的实施例中，其示出另一示例MRAM单元的电流线302与310、以及磁感测设备306，其中电流线302与310由磁性材料304与308所围绕。对于电流线302而言，其以图3的右侧视图所示。MRAM单元300的操作方式与MRAM单元200相同；然而，由于在电流线302与310间、以及围绕着电流线302与310的磁性材料304与608之间的电阻率(ρ)有所差异，电流Ix与Iy的大部分流经电流线302与310的非磁性材料部分。此外，由于磁性材料304与308的局限操作，也被称为磁性钳(magnetic clamp)，分别由电流Ix与Iy所产生的磁场Bx与By被局限，因此磁场分布可受到较佳的控制。非常重要的是，磁性钳304与308作为围绕电流线302与310的U型磁铁。因此，磁场Bx与By的大部分聚集于磁性钳304与308之间。
对于图3中的存储单元而言，用以编程磁感测设备306以及MRAM单元300的电流Ix与Iy，低于在MRAM单元200中所需的量；然而，其仍需要数毫安。串扰的问题有改善，然而图3的设备比图2的设备更难以制造。
图4示出另一示例MRAM单元400的电流线402与410、以及磁感测设备406。如同MRAM单元300一样，电流线402与410被磁性材料404与408所限制。然而此磁感测设备406使用合成反铁磁耦合(Synthetic Antiferromagnetic Coupling，SAC)。为了使用SAF耦合，磁感测设备406由多层所构成。这些层包括第一铁磁层、厚度大约为0.7nm的极薄导电层、以及第二铁磁层。此外，电流Ix与Iy以不同时序产生脉冲。此差异脉冲将使此第一与第二铁磁层的磁化作用在不同时间切换。若第一与第二铁磁层的磁化作用均被切换，则磁感测设备406被编程至二编程状态之一。若此磁化作用未被切换，则磁感测设备406则仍被编程保留于其目前状态。
使用SAF技术可有效地消除串扰；然而，一般需要非常大量的电流以编程磁感测设备406。举例而言，其需要数十毫安以改变此感测设备40的状态。此外，此磁感测设备406所需的极薄导电层，非常难以制造及控制。若此极薄导电层的厚度变动太大，则无法正确操作此存储单元。
此外，在图2-4中所示出的每个存储单元需要二电流线以编程其所包括的磁感测设备。相反地，在存储单元100中，仅需要磁性材料层102以编程磁感测设备104。因此，可通过使用图1所示的结构而省略一电流线。
图5示出MRAM设备500的侧视图，其包括二个示例的MRAM单元100。图5示出数个与MRAM单元100相关的重要尺寸，包括磁性金属层102的宽度(Wμ)、磁感测设备104的宽度(Wm)、在磁感测设备104与磁性金属层102之间的距离(d)、以及各磁性金属层102之间的空间(S)。这些不同尺度的范围如前所述。
如图6所示，写入电流602可沿着磁性金属层102的二方向之一流动。如图7所示，电流602会在磁性金属层102中产生磁场704，也会致使磁场702流经此磁感测设备104。在图7中，显示此电流流入页面中而产生顺时针方向的磁场702与704。
在磁性金属层102中所产生的该磁场704的强度，根据安培定律，正比于磁性金属层102的磁导率值。磁导率(μ)越高，则所产生的磁场越大。磁场704将会从磁性金属层102的边界漏散，在磁感测设备104中产生外部磁场702，如图所示。若此漏磁场702大于磁感测设备104的矫顽场，则可能发生编程。
在图8中，电流602被逆转，而使其流出页面，进而在磁性金属层102内部产生逆时针方向磁场704、以及在磁感测设备104内部产生漏磁场702。相同地，若漏磁场702大于磁感测设备104的矫顽磁场，则可以发生编程，且此次与第7图中的磁场702所产生的状态相反。
以此种方式利用磁性金属层102编程磁感测设备104，可大幅减低甚至消除各存储单元100之间的串扰。甚者，用以产生足以克服磁感测设备104的矫顽场的磁场所需要的电流，将大幅降低。例如，用以产生2,800高斯的磁场702，仅需要440μA的电流；然而目标单元100外部的磁场则对数衰减而降至近于零。因此，以上述方式使用磁性金属层102，可产生低电流、且无串扰的MRAM单元100。
此外，相对于公知MRAM设计中需要二条电流线以编程磁感测设备104，本发明仅需使用单个电流线。
不仅单元100包括比公知的MRAM单元较少电流线，MRAM单元100同时亦不需要公知设备中单独的写入与读取电流路径。公知单元1200的读取操作方式示出于图12中。为了读取磁感测设备1210的状态，需要字线晶体管1206以及感测放大器1212。当字线晶体管1206被启动时，电流1208往上流经此单元并经过磁感测设备1210，接着往下流至感测放大器1212，此感测放大器可被设定为利用电流1208的数值而决定磁感测设备1210的程序状态。如图中所示，读取电流1208的路径与在电流线1202与1204中所流动的写入电流Ix与Iy不同。此外，在单元1200中则需要数层1216，1218，1220，1222以提供电流1208的电流路径，以流经晶体管1206并流入感测放大器1212中。
图9根据本发明系统与方法中示出磁感测设备104的状态如何被读入MRAM单元100中。图中可见，启动电压可被施加至字线晶体管108的栅极，例如1.6伏特的启动电压。在磁性金属层102与磁感测设备104之间可施加电压差，其将致使电流902流经字线晶体管108而进入磁性金属层102中，接着往上流入磁感测设备104，如图所示。此电流可接着流经BL2并进入感测放大器110，此感测放大器可被设定以感测磁感测设备104的状态。感测放大器110设定以比较BL2上的电流与参考电流112。通过感测BL2上的电流与参考电流112间的相对值，感测放大器110可被设定以分辨磁感测设备104的逻辑状态。在此读取操作中，BL1可浮接。
图10是根据本发明系统与方法的实施例，其示出磁感测设备104被编至二程序状态之一时的写入操作。如图中所示，如1.6伏特的启动电流施加至字线晶体管108以将其启动。接着经由BL1而施加电压差至磁性金属层102的另一侧。此动作将致使写入电流1002从BL1流经磁性金属层102而流至字线晶体管108。如上所解释，电流1002将产生足够强的磁场，以克服磁感测设备104的能障，并由此切换磁感测设备104的磁矩向量。例如，在实施例中，其在磁性金属中产生50μA的电流1002。BL2在此操作中可浮接。
图11示出用以将磁感测设备104编程至另一状态的写入操作。此操作类似于图10中所描述的操作；然而经由BL1而施加至磁性金属层102的另一电压差，可与图10中所描述的步骤中的电压差相反。这将引起在磁性金属层102中以逆方向流动的写入电流1102，切换磁感测设备104的磁矩向量，并因而编程磁感测设备至另一状态。在此操作中，BL2可浮接。同样地，在一实施例中可产生50μA的电流1102，以编程磁感测设备104至另一状态。
如图中所示，MRAM单元100不仅只包括单个电流线102，同时还不需要彼此独立的读取与写入电流路径，进而降低其复杂性。
借着使用上述的系统与方法，MRAM单元可使用位于磁性感测设备之下的二极管而建构，以实现此单元的读取与写入动作，其实施方法可允许此单元以较少的金属位线建构，使得整体MRAM设备成本较低，同时具有可调整的写入性能，进而缩小其尺寸及/或增加MRAM设备的整体密度。此外，此单元可产生极低的电流，进而使得其在移动装置上的应用可消除串扰，并同样得到较高密度及/或较小尺寸的MRAM设备。
举例而言，图13示出本发明的系统与方法中的实施例的单晶体管MRAM单元1300的配置。如图所示，MRAM单元1300包括磁性金属层1302，其以邻近导体1306而与磁感测设备1304分隔。磁性金属层1302可由金属以及其它性质与上述实施例类似的材料所构成。相似地，邻近导体1306以及磁感测设备1304可由与前述实施例中性质类似的材料所构成。磁感测设备1304经由二极管1308而与位线1310连接。晶体管1316以连接层1328而与磁性金属层1302的一端接合。磁性金属层1302的另一端经由连接层1330而与位线1314连接。
晶体管1316可由硅衬底1322所构成。漏极1318与源极1320可利用公知的技术而植入硅衬底层1322中。栅极层1326可形成于硅衬底层1322之上，如图所示。漏极连接器1324与源极连接器1313可接着分别形成于漏极区域1318与源极区域1320之上。另一位线可经由连接器1313而连接至源极1320。
因此，位线1312可为第一位线(BL1)，位线1310可为第二位线(BL2)，且位线1314可为第三位线(BL3)。通过BL1，BL2，BL3而得以选择用以读取与写入的MRAM单元1300，如下所详述。
晶体管1316可利用公知的半导体技术所构建。举例而言，审查中的美国专利申请号11/255,606一案中描述了用以制造包括如晶体管1316的晶体管的MRAM单元的方法。因此，类似的方法可被用以制造包括有晶体管1316的MRAM单元1300。
图14示出MRAM单元1300的等效电路图。因此，如图所示，MRAM单元1300可表示为包括磁性金属层1302，其一端经由连接层1330而连接至BL3 1314，而另一端则以晶体管1316而与BL1 1312连接。磁性金属层1302同时也经由磁感测设备1304而连接至BL21310，磁感测设备可以电阻与二极管1308所表示。晶体管1316的栅极可与字线1326连接，如图所示。
图15示出MRAM单元1300的三维图。如图所示，BL1 1312(图13)可垂直于磁性金属层1302与BL3 1314。因此，流经BL3 1314与磁性金属层1302的电流可以从左向右流动或从右向左流动，视操作情况而定，同时，电流终点BL1 1312可流入或流出页面，如下所详述。前所提及，MRAM单元1300若依据本发明的系统与方法设定时，可减少实施MRAM单元1300时所需要的金属线。举例而言，在实施例中，BL2 1310可为p+多晶硅线，如图16中的范例所示。图16示出用以读取MRAM单元1300的方法，其中BL2 1310依据本发明的系统与方法而为p+多晶硅线。如图所示，BL3 1314可连接至感测放大器1332，其可被设定以比较读取电流1336与参考电流1334。为了产生读取电流1336，可在BL2 1310与BL3 1314之间施加正电压差。此可致使电流流入BL2 1310，其方向为流出页面。此电流可接着从BL2 1310流至二极管1308、从二极管1308流至磁感测设备1304、并经由邻近导体1306而流入磁性金属层1302。此电流可接着流经磁性金属层1302并经由连接层1330而流入BL3 1314。
在读取操作时，可施加微小负偏压至字线1326。例如，在一实施例中，在读取操作时施加约为0.5V的负偏压至字线1326，如图16所示。或者，在读取操作时字线1326也可接地。地线或负偏压施加至字线1326以在读取操作时关闭晶体管1316。在读取操作时，可允许BL1 1312浮接或在另一实施例中接地。
利用如图16所示的读取操作，可使用相对微小的读取电流进行读取动作。例如，在一实施例中的读取操作时，产生约为0.5μA的读取电流。感测放大器1332可被设定以感测此相对微小的读取电流并将其与参考电流1334比较，以分辨磁感测设备1304的逻辑状态。在读取操作时所产生的电流1336将随着磁感测设备1304的状态而改变。
需注意的是，在如图16所示的读取操作中，所有单元的所有BL11312线路为浮接或接地，且所有单元的所有字线1326为稍微负偏压或接地，如上所述。借着施加正电压差于正确的BL2 1310以及BL31314线路之间，则可读取正确的MRAM单元1300。
在另一实施例中，BL2 1310可为n+多晶硅线路，如图17所示的实例。图17示出读取操作的实例，其中BL2 1310根据本发明的系统与方法的一实施例为n+多晶硅线路。在图17的实例中，施加负电压差于BL2 1310以及BL3 1314之间，进而使得读取电流流入BL2 1310之中，且其方向为流入页面。此负电压差使得电流1338流入BL31314，并往下流经连接层1330而流入磁性金属层1302中。读取电流1338接着从磁性金属层1302流经邻近导体1306而流入磁感测设备1304中。此电流可接着从磁感测设备1304流经二极管1308而进入BL2 1310中。
相同地，字线1326可为微小负偏压，亦即可施加约为-0.5V的负偏压至字线1326中，根据各实施例而定。在其它实施例中，字线1326可接地以关闭晶体管1316。BL1 1312可被允许浮接或接地，根据各
实施例而定。
施加负电压差于BL2 1310与BL3 1314之间，可产生相对微小的读取电流1338并被感测放大器1332所感测，以决定磁感测设备1304的逻辑状态。同样地，此读取电流可为约0.5μA，如同图16所示的实施例。同时，在读取操作时，所有单元的所有BL1 1312线路可浮接或接地，而所有单元的所有字线1326在读取操作时均可为稍微负偏压或接地，通过施加负电压差于正确的BL2 1310以及BL3 1314线路之间而读取正确的MRAM单元1300。
图18示出根据本发明的系统与方法的一实施例，用以编程MRAM单元1300至二可能状态之一的示例方法。换言之，图18所描述的此方法可用以编程磁感测设备1304至二可能状态之一。可利用上述的原则而编程磁感测设备1304。因此，为了编程MRAM单元1300至二可能状态之一，可施加起动电压至字线1326。例如，在一实施例中此启动电压可为约1.6V。同时，可施加正电压差至BL1 1312与BL3 1314之间，此时BL2 1310为浮接。
施加至BL1 1312与BL3 1314之间的正电压差以及所施加至字线1326的启动电压，将使得写入电流从BL1 1312流经晶体管1316的源极至漏极，接着往上流经漏极接触1324以及连接层1328而流至磁性金属层1302。此电流接着从磁性金属层1302流经连接层1330而往上流至BL3 1314，如图所示。
通过使用本发明的系统与方法，可产生相对微小却足以编程磁感测设备1304的写入电流。例如，约为50μA的写入电流即足以编程磁感测设备1304。如上所解释，磁感测设备1304被由写入电流1340所产生的的磁场而编程。磁感测设备1304的状态依据写入电流1340所产生的磁场方向而定，而此磁场方向则依据流入磁性金属层1302的电流方向而定。因此，在图18所示的实施例中，磁感测设备1304将随着由左向右的电流而被编程至二可能状态之一。
在实施图18所示的写入操作时，所有单元的所有BL2 1310线路均可为浮接。其它单元的字线在读取操作中则可为微小负偏压。例如，在MRAM单元1300的写入操作时，可施加约为-0.5V的负偏压至其它MRAM单元的字线。在其它实施例中，其它单元的字线可接地。负偏压或接地的目的，是为了确保在MRAM单元1300的读取操作中，其它单元的晶体管1316为关闭状态。
图19示出在根据本发明的系统与方法的实施例中，用以写入MRAM单元1300至其二可能状态之一的示例方法。如图中所示，图19的方法产生了写入电流1342，其从右至左流经磁性金属层1302。因此，写入电流1342可根据磁性金属层1302中由右向左的电流，而将磁感测设备1304编程至其二可能状态之一。
为了产生写入电流1342，可施加如约为1.6V的启动电压至字线1326。接着可施加负电压差至BL1 1312与BL3 1314之间，此时BL21310为浮接。此动作将使得写入电流1342从BL3 1314流经连接层1330而流入磁性金属层1302。写入电流1342将接着流经连接层1328以及漏极连接器1324，而流入晶体管1316的漏极1318。写入电流1342接着将从漏极1318流至源极1320，接着流至BL1 1312，如图所示。
同样地，写入电流可相当微小，例如50μA，且其方向从右至左。
在图19中的写入操作中，所有单元的所有BL2 1310在写入操作时，均可为浮接，而其它单元的字线则可被施加有如-0.5V的微小负偏压或接地，以在MRAM单元1300的写入操作时关闭其它MRAM单元的晶体管1316。
虽然本发明已参照较佳实施例进行了描述，可以了解的是，本发明创作并未限于其详细描述内容。替换方式及修改方式已于先前描述中所建议，并且其它替换方式及修改方式将为本领域的技术人员可想到的。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的皆不脱离本发明的精神范畴。因此，所有这些替换方式及修改方式皆落入本发明在所附的权利要求及其等价物所界定的范畴之中。任何在前文中提及的专利申请案以及公开文本，均列为本案的参考。

Claims (31)

1.一种非易失性存储单元，包括：
字线晶体管，其包括栅极、源极、以及漏极；
磁性金属层，其中该磁性金属层的一端连接至该字线晶体管；
磁感测设备，其以一邻近导体而与该磁性金属层分隔；
第一位线；
二极管，其用以连接该磁感测设备至该第一位线；
第二位线，其连接至该磁性金属层的另一端。
2.如权利要求1所述的非易失性存储单元，还包括第三位线，其中该字线晶体管的该源极与该第三位线连接。
3.如权利要求2所述的非易失性存储单元，其中该源极经由源极连接器而与该第三位线连接。
4.如权利要求1所述的非易失性存储单元，其中该磁性金属层经由漏极连接器而连接至该字线晶体管。
5.如权利要求1所述的非易失性存储单元，其中该磁性金属层包括具有磁导率介于10至108之间的材料。
6.如权利要求1所述的非易失性存储单元，其中该磁性金属层包括其具有电阻率介于约4μΩ-cm至约108μΩ-cm之间的材料。
7.如权利要求1所述的非易失性存储单元，其中该磁性金属层可包括下列中的至少一个：镍、铁、钴、硼、钼、锌、铅、硅、碳以及氧。
8.如权利要求1所述的非易失性存储单元，其中该磁性金属层包括具有饱和磁化值介于约10高斯至约2.5特斯拉之间的材料。
9.如权利要求1所述的非易失性存储单元，其中该邻近导体包括金属、导电化合物、或半导体材料。
10.如权利要求1所述的非易失性存储单元，其中该邻近导体包括下列中的至少一个：铜、氮化钛、氮化钽、硅、钨、银、钌、铱、以及铂。
11.如权利要求1所述的非易失性存储单元，其中该邻近导体包括一种包括电阻值介于约1至约108μΩ-cm之间的材料。
12.如权利要求1所述的非易失性存储单元，其中该磁感测设备包括磁穿隧结设备、巨磁阻设备、超巨磁阻设备、同向异性磁阻设备、磁光设备、或磁盘。
13.如权利要求12所述的非易失性存储单元，其中该磁穿隧结设备包括第一铁磁层、绝缘层、以及第二铁磁层。
14.如权利要求13所述的非易失性存储单元，其中该磁穿隧结设备还包括邻近该第一或第二铁磁层的反铁磁层。
15.如权利要求13所述的非易失性存储单元，其中该磁穿遂结设备的绝缘层可为氧化铝或氧化镁。
16.如权利要求12的所述的非易失性存储单元，其中该巨磁阻设备包括第一铁磁层、薄导体层、以及第二铁磁层。
17.如权利要求16所述的非易失性存储单元，其中该巨磁阻设备还包括邻近该第一或第二铁磁层的反铁磁层。
18.在包括以邻近导体而与磁感测设备分隔的磁性金属层的非易失性存储单元中，一种用以读取该磁感测设备状态的方法，包括：
在以二极管连接至该磁感测设备的第一位线与连接至该磁性金属层一端的第二位线之间施加电压差；以及
在连接至该磁性金属层的另一端的晶体管的栅极上施加关闭电压。
19.如权利要求18所述的方法，其中该第一位线为n+型多晶硅线，且当施加电压差时包括施加负电压差。
20.如权利要求18所述的方法，其中该第一位线为p+型多晶硅线，且当施加电压差时包括施加正电压差。
21.如权利要求18所述的方法，其中所施加至该晶体管的栅极的该关闭电压为介于约0V与地之间的微小负偏压。
22.如权利要求18所述的方法，还包括当施加该正电压差以及该关闭电压时，允许连接至该晶体管的该源极的第三位线浮接。
23.如权利要求18所述的方法，还包括当施加该正电压差以及该关闭电压时，将该晶体管的该源极接地。
24.如权利要求18所述的方法，还包括连接该第一位线至感测放大器。
25.如权利要求24所述的方法，还包括使用该感测放大器以检测从该第一位线流出的电流。
26.在包括以邻近导体而与磁感测设备分隔的磁性金属层的非易失性存储单元中，一种用以编程该磁感测设备的方法，包括：
在与该磁性金属层一端连接的晶体管的栅极上施加启动电压；以及
在连接至该晶体管的源极的位线与连接至该磁性金属层另一端的第二位线之间施加电压差。
27.如权利要求26所述的方法，其中该电压差为正电压差。
28.如权利要求26所述的方法，其中该电压差为负电压差。
29.如权利要求26所述方法，还包括使经由二极管而连接至该磁感测设备的第三位线浮接。
30.如权利要求26所述的方法，还包括在包含于其它非易失性存储单元中的字线晶体管上施加关闭电压，所述非易失性存储单元形成作为非易失性存储单元的同一存储元件的部分。
31.如权利要求30所述的方法，其中该关闭电压为介于约0V与地之间的微小负偏压。
CNB2006101484515A 2005-11-17 2006-11-10 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法 Active CN100463208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/281,027 US7257019B2 (en) 2005-11-17 2005-11-17 Systems and methods for a magnetic memory device that includes a single word line transistor
US11/281,027 2005-11-17

Publications (2)

Publication Number Publication Date
CN1967860A true CN1967860A (zh) 2007-05-23
CN100463208C CN100463208C (zh) 2009-02-18

Family

ID=38040632

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101484515A Active CN100463208C (zh) 2005-11-17 2006-11-10 包括单字线晶体管的磁性存储元件的系统及其读取和编程方法

Country Status (3)

Country Link
US (1) US7257019B2 (zh)
CN (1) CN100463208C (zh)
TW (1) TWI309823B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492021B2 (en) * 2005-10-17 2009-02-17 Northern Lights Semiconductor Corp. Magnetic transistor
JP2011008861A (ja) * 2009-06-25 2011-01-13 Sony Corp メモリ
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
JP5444414B2 (ja) * 2012-06-04 2014-03-19 株式会社東芝 磁気ランダムアクセスメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP3868699B2 (ja) * 2000-03-17 2007-01-17 株式会社東芝 磁気メモリ装置
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
JP4780878B2 (ja) * 2001-08-02 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들

Also Published As

Publication number Publication date
US20070109853A1 (en) 2007-05-17
CN100463208C (zh) 2009-02-18
US7257019B2 (en) 2007-08-14
TW200721160A (en) 2007-06-01
TWI309823B (en) 2009-05-11

Similar Documents

Publication Publication Date Title
CN105934794B (zh) 高密度低功率gshe-stt mram
KR101405864B1 (ko) 멀티-레벨 셀(ｍｌｃ) 데이터 저장 능력을 갖는 자기 메모리 셀
CN1745429A (zh) 用于低功耗和高选择性的mram结构
US20100091546A1 (en) High density reconfigurable spin torque non-volatile memory
CN1379408A (zh) 用于运行中固定的软参考层的包围层读－写导体
US20130064010A1 (en) Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
CN1414559A (zh) 其存储单元具有串联的磁隧道结和隧道结的存储器件
CN1822226A (zh) 具有多位单元阵列结构的磁阻随机存取存储器
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
US8279662B2 (en) Multi-bit magnetic memory with independently programmable free layer domains
CN1402252A (zh) 磁存储装置
CN1427396A (zh) 磁记录装置及其制造方法
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
CN1758372A (zh) 存储器
JP2006107700A (ja) 相補出力型抵抗性メモリセル
CN1363955A (zh) 半导体存储装置
US7755936B2 (en) Integrated circuits, cell, cell arrangement, method of reading a cell, memory module
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN101047227A (zh) 纳米磁性存储器件及其制造方法
CN1396598A (zh) 磁存储器装置
CN1967860A (zh) 包括单字线晶体管的磁性存储元件的系统及其制造方法
JP2008034466A (ja) 磁気記憶装置
US20040160251A1 (en) High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell
WO2018092610A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant