CN1396598A

CN1396598A - 磁存储器装置

Info

Publication number: CN1396598A
Application number: CN02122818.3A
Authority: CN
Inventors: 山田光一
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-06-06
Filing date: 2002-06-06
Publication date: 2003-02-12
Also published as: JP2002367364A; US20020191437A1; US6822895B2

Abstract

本发明能够得到可防止放大器(读出放大器)结构复杂化并且能够高速读出的磁存储器装置。该磁存储器装置具有由显示强磁性电阻效应的1个存储元件及与存储元件连接的1个晶体管构成的存储单元、与晶体管控制端子连接的字线、通过晶体管与存储元件的一端连接的位线、对多条位线共同设置的参考位线、以及与位线及参考位线连接的放大器。在数据读出时，利用放大器读出在位线与参考位线之间产生的电位差。

Description

磁存储器装置

技术领域

本发明涉及磁存储器装置，特别是涉及包含显示强磁性隧道效应的存储元件的磁存储器装置。

背景技术

以往已经知道有利用磁来记录数据的非易失性存储器即MRAM(MagneticRandom Access Memory，磁随机存储器)。关于该MRAM，在NIKKEIELECTRONICS 1999.11.15(NO.757)PP.49-56等已经详细揭示。

图9及图10为说明上述文献揭示的MRAM存储元件构造用的示意图。参照图9，已有的MRAM存储元件110具有强磁性层101、强磁性层103、以及在强磁性层101与103之间配置的非磁性层102。

强磁性层101比强磁性层103难于翻转。这里，所谓强磁性是指磁性原子或金属的自由原子由于正的交换相互作用而使磁矩平行排列形成自发磁化时的磁性，将显示该强磁性的物质称为强磁性体。强磁性层101及103由该强磁性体构成。另外，向来，作为非磁性层102是采用利用金属的GMR(GiantMagnetoresistance，巨磁阻)膜。近年来，开发了利用绝缘体的TMR(TunnelingMagneto Resistance，隧道磁阻)膜作为非磁性层102。该TMR膜具有电阻大于GMR膜的优点。具体来说，GMR膜的MR比(电阻变化率)为10％左右，而TMR膜的MR比(电阻变化率)为20％以上。下面将由该TMR膜构成的存储元件110称为TMR元件110。

下面参照图9及图10说明采用已有的TMR元件110的MRAM的存储原理。首先，如图9所示，使2个强磁性层101及103的磁化为相同方向(平行)的状态与数据“0”对应。又如图10所示，使2个强磁性层101及103的磁化为相反方向(反向平行)的状态与数据“1”对应。这里，TMR元件110具有下述性质，即在磁化方向平行时，电阻(R0)小，在反向平行时，电阻(R1)大。该磁化方向平行时和反向平行时TMR元件110的电阻不同，利用这一性质判别是“0”还是“1”。

图11所示为已有的利用1个TMR元件及1个晶体管构成存储单元的情况下的MRAM的总体结构方框图。下面参照图11，说明已有的MRAM150的构成。

存储单元阵列151由多个存储单元120配置成矩阵状而构成(在图11中，为了简化画面，仅画出4个存储单元120)。1个存储单元120由1个TMR元件110及1个NMOS晶体管111构成。

在行方向排列的各存储单元120中，NMOS晶体管111的栅极与公共的读出用字线RWLa～RWLn连接。另外，在行方向排列的各存储单元120中，在TMR元件110的一个强磁性层上配置重写用字线WWLa～WWLn。

在列方向排列的各存储单元120中，TMR元件110的一个强磁性层与公共的位线BLa～BLn连接。

各读出用字线RWLa～RWLn与行译码器152连接，各位线BLa～BLn与列译码器153连接。

从外部指定的行地址及列地址输入至地址引脚154。该行地址及列地址从地址引脚154传送给地址锁存器155。用地址锁存器155锁存的各地址中，行地址通过地址缓冲器156传送给行译码器152，列地址通过地址缓冲器156传送给列译码器153。

行译码器152在各读出用字线RWLa～RWLn中，选择与用地址锁存器155锁存的行地址对应的读出用字线RWL，同时在各重写用字线WWLa～WWLn中，选择与用地址锁存器155锁存的行地址对应的重写用字线WWL。另外，行译码器152根据来自电压控制电路157的信号，控制各读出用字线RWLa～RWLn的电位及各重写用字线WWLa～WWLn的电位。

列译码器153在各位线BLa～BLn中选择与用地址锁存器155锁存的列地址对应的位线BL，同时根据来自电压控制电路158的信号，控制各位线BLa～BLn的电位。

从外部指定的数据输入至数据引脚159。该数据从数据引脚159通过输入缓冲器160传送给列译码器153。列译码器153对应于该数据，控制各位线BLa～BLn的电位。

从任意存储单元120读出的数据，从各位线BLa～BLn通过列译码器153传送给读出放大器组161。读出放大器组161为电流读出放大器。用读出放大器组161判别的数据从输出缓冲器162通过数据引脚159向外部输出。

另外，上述各电路(152～162)的动作利用控制核心电路163进行控制。

下面说明如上所述构成的已有的MRAM150的写入(重写)动作及读出动作。

写入动作

在实施该写入动作时，在所选择的重写用字线WWL及位线BL中流过正交的电流。借助于此，仅能够重写处于该位线BL与重写用字线WWL的交点的TMR元件110。具体来说，重写用字线WWL及位线BL中流过的各电流产生磁场，两个磁场之和(合成磁场)作用于TMR元件110。由于该合成磁场的作用，TMR元件110的磁化方向翻转，例如由“1”变为“0”。

另外，交点以外的TMR元件110中，有的完全不流过电流，有的仅流过一个方向的电流。在不流过电流的TMR元件110中，由于不产生磁场，因此磁化方向不变化。在仅流过一个方向电流的TMR110中，虽然产生磁场，但其大小不足以使磁化翻转。因此，在仅流过一个方向的电流的TMR110中，磁化方向不变化。

如上所述，通过在与所选择的地址对应的位线BL及重写用字线WWL中流过电流，能够把位于该选择的位线BL与重写用字线WWL交点的TMR元件110的磁化方向写成如图9或图10所示的方向。以此能够写入数据“0”或“1”。

读出动作

在将如上所述那样写入的数据读出时，在读出用字线RWL上施加电压，使NMOS晶体管111导通。在这种状态下，通过对流过位线BL的电流值比参考电流值是多还是少进行判断，来进行是“1”还是“0”的判断。

在这种情况下，若为图9所示的数据“0”，则磁化方向平行，因此电阻值(R0)小，所以，流过位线BL的电流值大于参考电流值。相反，若为图10所示的数据“1”，则磁化方向反向平行，以此电阻值(R1)大于图9所示的情况。所以，流过位线BL的电流值小于参考电流值。

在上述已有的MRAM150中，在读出数据时，必须使位线的电位为很小的电位(0.4V以下)，然后检测电流值。这是因为，TMR元件110具有这样的特性，也就是，若该TMR元件110的两端上所加的电位差不是很小，就不能够确认电阻变化。因此，必须使TMR110两端所加的电位差为很小(0.4V以下)，其结果是，流过的电流值也很小。在以往存在的问题是，为了检测这样微小的电流值，读出放大器的构成就变得复杂。另外，存在的问题还有，若想要检测微小的电流值，则读出速度变慢。

发明内容

本发明的一个目的在于，提供不使读出放大器的构成复杂化的磁存储器装置。

在发明的另一个目的在于，提供与检测微小电流值进行数据判断的情况相比能够提高读出速度的磁存储器装置。

本发明的一种形态的磁存储器装置具有由显示强磁阻效应的1个存储元件及与存储元件连接的1个晶体管构成的存储单元、与晶体管的控制端子连接的字线、通过晶体管与存储元件的一端连接的位线、对多条位线共同设置的参考位线、以及与位线及参考位线连接的放大器，在读出数据时，利用放大器读出在位线与参考位线之间产生的电位差。

在这一种形态的磁存储器装置中，如上所述，由于利用显示强磁阻效应的1个存储元件及1个晶体管构成存储单元，同时利用放大器检测与存储元件连接的位线与参考位线的电位差，因此容易读出数据。这样，由于不需要像以往那样检测流过位线的微小电流值，因此放大器的结构也不复杂。另外，由于利用放大器读出位线与参考位线之间产生的电位差，因此与以往的读出流过位线的微小电流值的情况不同，在存储元件的电阻较高的情况下，也容易进行检测。

另外，在这一形态的磁存储器装置中，如上所述，由于采用了利用放大器检测位线与参考位线之间的电位差的结构，因此能够用与以往的DRAM用的放大器(读出放大器)同样的简单的放大器读出磁存储器装置中存储的数据。这样，由于不需要像以往那样使用复杂结构的读出放大器，因此能够高速读出。在上述一种形态的磁存储器装置中，最好还具有与存储元件的另一端连接的辅助字线，它用来根据输入至字线的信号上升沿时间，将存储元件的另一端的电位拉低为接地电位，在将辅助字线降低至接地电位的过渡时间，利用放大器读出位线与参考位线之间产生的电位差。采用这样的构成，利用辅助字线能够很容易地将存储元件的电位拉低到接地电位。然后，在将辅助位线向接地电位拉低的过渡时间，利用放大器读出位线与参考位线之间产生的电位差，这样能够容易地检测出存储的数据。

在这种情况下，将辅助字线向接地电位拉低的过渡时间最好在位线电位及参考位线电位成为接地电位之前。采用这样的结构，能够防止位线与参考位线的电位差变成零。也就是说，一旦辅助位线的电位变成接地电位，其后辅助位线、位线及参考位线也立即变成接地电位，则电位差为零。所以，在位线电位及参考位线电位变成接地电位之前利用放大器检测位线与参考位线的电位差，这样能够在位线与参考位线的电位差变成零之前，利用放大器检测该电位差。

在上述一种形态的磁存储器装置中，最好放大器对多条位线共同设置。采用这样的构成，与各位线分别设置放大器的情况相比，能够简化电路构成。

在上述一种形态的磁存储器装置中，最好显示强磁阻效应的1个存储元件包含第1磁性层、以及与第1磁性层隔着绝缘阻挡层相对配置而且比第1磁性层难于翻转的第2磁性层。采用这样的构成，若根据数据使第1磁性层和第2磁性层的磁化方向平行或反向平行，则能够容易地存储数据。

在上述一种形态的磁存储器装置中，最好参考位线包含每条字线上设置的参考存储单元，参考存储单元包含1个第1电阻元件及与该第1电阻元件连接的1个晶体管，采用这样的构成，用包含存储元件的位线及包含参考存储单元的参考位线，能够容易地检测位线与参考位线的电位差。

在这种情况下，参考存储单元的第1电阻元件最好具有存储元件磁化方向平行时的电阻值与反向平行时的电阻值的中间电阻值。采用这样的构成，能够在位线与参考位线之间产生电位差。

另外，在这种情况下，最好参考存储单元的第1电阻元件包含具有存储元件磁化方向平行时的电阻值并显示强磁阻效应的2个第2电阻元件、以及具有存储元件磁化方向反向平行时的电阻值并显示强磁阻效应的2个第3电阻元件，第2电阻元件与第3电阻元件分别串联连接，同时该串联连接的2组第2电阻元件及第3电阻元件并联连接。采用这样的结构，能够将与参考位线连接的参考存储单元的第1电阻元件的电阻值设定为与位线连接的存储元件的磁化方向平行时的电阻值与反向平行时的电阻值之和的1/2的电阻值。这样，在位线与参考位线之间能够容易地产生电位差。在这种情况下，存储单元的存储元件也可以包含TMR元件，参照存储元件的第2电阻元件及第3电阻元件也可以包含TMR元件。

另外，在上述情况下，参考存储单元的第1电阻元件也可以包含具有存储元件的磁化方向平行时的电阻值的大约1/2电阻值并显示强磁阻效应的1个第2电阻元件、以及具有存储元件磁化方向反向平行时的电阻值的大约1/2电阻值并显示强磁阻效应的1个第3电阻元件，第2电阻元件与第3电阻元件串联连接。采用这样的结构，能够将与参考位线连接的参考存储单元的第1电阻元件电阻值设定为与位线连接的存储元件的磁化方向平行时的电阻值与反向平行时的电阻值之和的1/2电阻值。这样，在位线与参考位线之间能够容易地产生电位差。

在这种情况下，也可以是存储单元的存储元件包含TMR元件，参考存储单元的第2电阻元件及第3电阻元件包含TMR元件。还有，在这种情况下，参考存储单元的第2电阻元件及第3电阻元件也可以具有存储单元的存储元件的2倍面积。

在上述情况下，参考存储单元的第1电阻元件也可以具有实际上与存储元件的磁化方向平行时的电阻值和反向平行时的电阻值中的某一个相同的电阻值。在这种情况下，也可以使位线与参考位线的负载电容不同。采用这样的结构，在第1电阻元件的电阻值实际上与存储元件的磁化方向平行时的电阻值及反向平行时的电阻值中的某一个相同时，由于在位线与参考位线产生电位差，因此也能够容易地进行数据判断。另外，在这种情况下，构成放大器的一对晶体管的栅极(gate)宽度也可以互相不同。

另外，在这种情况下，参考存储单元的第1电阻元件也可以具有实际上与存储元件磁化方向平行时的电阻值相同的电阻值。还有，参考存储单元的第1电阻元件也可以具有实际上与存储元件磁化方向反向平行时的电阻值相同的电阻值。

在上述一种形态的磁存储装置中，存储单元的存储元件也可以包含TMR元件。另外，放大器也可以包含交叉耦合锁存型电压读出放大器。

在上述一种形态的磁存储装置中，最好还具有对多条位线共同设置的空位线、以及通过空位线及晶体管连接的比较器，具有磁化方向设定为平行的2个磁性层的空存储元件与空位线连接。采用这样的结构，能够利用空位线及比较器，很容易地检测位线与参考位线产生的电位差。

附图说明

图1所示为本发明第1实施形态的MRAM的总体结构的方框图。

图2所示为图1所示第1实施形态的MRAM的位线及参考位线的结构的电路图。

图3为说明图1所示第1实施形态的MRAM的读出动作用的动作波形图。

图4所示为本发明第2实施形态的MRAM的位线及参考位线的结构的电路图。

图5为说明图4所示第2实施形态的MRAM中与参考位线连接的电阻元件电阻值用的示意图。

图6所示为本发明第3实施形态的MRAM中位线及参考位线的结构的电路图。

图7所示为本发明第4实施形态的MRAM中位线及参考位线的结构的电路图。

图8所示为本发明第5实施形态的MRAM中位线及参考位线的结构的电路图。

图9为说明已有的MRAM存储元件的结构用的示意图。

图10为说明已有的MRAM存储元件的结构用的示意图。

图11所示为已有的MRAM的总体结构的方框图。

具体实施方式

下面根据附图对将本发明具体化的实施形态加以说明。

第1实施形态

首先参照图1及图2，说明本发明第1实施形态的MRAM的总体结构。第1实施形态的MRAM是以矩阵状的存储单元阵列51为中心构成的。存储单元阵列51由在行方向及列方向排列的存储单元52构成。存储单元52存储的是最小存储单位即1位(bit)的数据。

在第1实施形态的MRAM中，1个存储单元52由1个TMR元件4及1个NMOS晶体管5构成。TMR元件4如图2所示，包含强磁性层3、绝缘阻挡层2、以及比强磁性层3难于翻转的强磁性层1。另外，字线WL与1个NMOS晶体管5的栅极连接。

还有，TMR元件4是本发明的“显示强磁性电阻效应的存储元件”的一个例子。另外，强磁性层3是本发明的“第1磁性层”的一个例子，强磁性层1是本发明的“第2磁性层”的一个例子。另外，NMOS晶体管5是本发明的“晶体管”的一个例子。还有，1个NMOS晶体管5的栅极是本发明的“控制端子”的一个例子。

在存储单元阵列51中，在行方向(图1中的横向)上排列的各存储单元52与字线WL及辅助字线SWL连接。另外，在列方向(图1中的纵向)上排列的各存储单元52与位线BL连接。还有，对多条位线BL设置共同的参考位线BLr。

另外，共同的交叉耦合锁存型读出放大器(SA)53与位线BL及参考位线BLr连接。另外，读出放大器53是本发明的“放大器”的一个例子。

参考位线BLr在每一条字线WL包含由1个电阻元件14及1个NMOS晶体管15构成的参考存储单元62。另外，电阻元件14是本发明的“第1电阻元件”的一个例子，参考存储单元62的电阻元件14具有磁化方向平行时的TMR元件4的电阻值与磁化方向反向平行时的TMR元件4的电阻值的中间电阻值Rr。

另外，各字线WL与行译码器54连接。一旦从外部指定行地址RA，则该行地址RA从行地址缓冲器(未图示)提供给行译码器54。这样利用行译码器54选择与该行地址RA对应的字线WL。

另外，字线WL与AND电路11的一输入端子连接，同时与AND电路11的输出端子连接。AND电路11的另一输入端子在写入时始终与0(低电平)的信号线Φ5连接。

另外，辅助字线SWL的一端通过NMOS晶体管接地。该NMOS晶体管6的栅极与AND电路11的一输入端子连接。辅助字线SWL的另一端通过PMOS晶体管8与电源电位Vcc连接。信号线Φ4与该PMOS晶体管8的栅级连接。

另外，信号线Φ3分别通过PMOS晶体管9及19与位线BL及参考位线BLr的一端连接。信号线Φ2与PMOS晶体管9及19栅极连接。

位线BL及参考位线BLr分别通过转移门(NMOS晶体管)7及17与I/O线及 I/O线连接。利用I/O线及 I/O线构成一对输入输出线I/O及 I/O。I/O线及 I/O线与读出放大器53连接。然后，数据从输出电路56向外部输出。

另外，在第1实施形态中，设置具有与位线BL相同结构的空位线BLm(空BL)。即TMR元件4通过NMOS晶体管5与空位线BLm连接。与该空位线BLm连接的全部TMR元件4设定为2个强磁性层的磁化方向相同(平行)。而且，该空位线BLm通过NMOS晶体管27连接于比较器29的一输入端。

Vcc与NMOS晶体管27的栅极连接。Vcc(参考电压)与比较器29的另一输入端连接。反相器30与该比较器29的输出连接，反相器31与反相器30的输出连接。反相器30的输出用作信号Φp，反相器31的输出用作信号Φn。该信号Φp及Φn用作读出放大器53的激活信号。

另外，利用比较器29，在输入电压是与参考电压Vcc相等的Vcc时，输出低电平信号，若输入电压低于参考电压Vcc，则输出高电平信号。

另外，电源电位Vcc分别通过PMOS晶体管28、41及42与比较器29的一输入端子、I/O及 I/O线连接。信号线Φ6与PMOS晶体管28、41及42的栅极连接。这样，利用信号线Φ6的激活，将比较器29的一输入端子、I/O线及 I/O线升高至Vcc。

另外，读出放大器53的输入输出节点通过NMOS晶体管12与输出电路56连接。信号线Φ1与NMOS晶体管12的栅极连接。另外，读出放大器53的输入输出节点通过NMOS晶体管10与输入电路57连接。信号线Φ7与NMOS晶体管10的栅极连接。反相器61、62及63连接在输入电路57与NMOS晶体管10之间。

转移门7及17的栅极与列译码器55连接。若从外部指定列地址CA，则该列地址CA由列地址缓冲器(未图示)提供给列译码器55。列译码器55选择与由外部指定的列地址CA对应的存储单元阵列51的列(1条位线BL及参考位线BLr)。

下面说明如上述构成的第1实施形态的MRAM中写入及读出的动作。

写入动作

下面对在该写入动作中在与字线WL1及位线BL2连接的存储单元52写入的情况进行说明。在第1实施形态的MRAM中进行数据写入时，首先使信号线Φ3为1/2Vcc。然后，利用列译码器55选择的位线BL2的转移门7导通。同时利用将信号线Φ7激活，由输入输出电路57经过I/O线对选择的位线BL2供给高电平的电位(Vcc)。这时，使信号线Φ2为低电平电位，通过这样使PMOS晶体管9导通，这样，选择的位线BL2的左端为1/2Vcc。在这种情况下，选择的位线BL2的右端是Vcc，因此电流从右向左流过位线BL2内，产生磁场。

另外，对于利用行译码器54选择的字线WL1，由于写入时信号线Φ5始终为低电平，因此与AND电路11的输出端子连接的所选择的字线WL1维持低电平不变。另一方面，由于选择了字线WL1，因此NMOS晶体管6的栅极为高电平，所以NMOS晶体管6导通。这样，与选择的字线WL1对应的辅助字线SWL1的下端就变为Vss(接地电位)。而且，由于使信号线Φ4为低电平，因此辅助字线SWL1的上端就变为Vcc(电源电位)。这样，在辅助字线SWL1中，从上至下有电流流过，产生磁场。

如上所述，在选择的存储单元中，从上至下方向的电流流过辅助字线SWL1，同时从右至左方向的电流流过位线BL2，通过这样可以使辅助字线SWL1及位线BL2产生磁场。这样，在位于辅助字线SWL1与位线BL2的交叉处的所选择的存储单元52中，对于其TMR元件4的强磁性层3，能够容易地写入数据(例如“1”)。

另外，在想要对TMR元件4的强磁性层3写入与上述相反的数据(例如“0”)时，只要使流过位线BL2的电流方向相反即可。另外，在未选择的存储单元中，由于辅助字线SWL中没有电流流过，因此未选择的存储单元的数据就不重写。

读出动作

下面参照图1～图3，说明选择与字线WL1及位线BL2连接的存储单元52时的读出动作。

首先，作为初始状态，信号线Φ3及Φ6为Vcc(高电平)，信号线Φ2、Φ4及Φ5为Vss(低电平)。因此，各位线BL、辅助字线SWL、I/O线、 I/O线及比较器29的一方的端子为Vcc(高电平)。

然后，通过激活信号，信号线Φ2及Φ4变成Vcc(高电平)，各位线BL及各辅助字线SWL变为Vcc状态的悬空状态。然后，将地址输入至行译码器54，同时信号线Φ5激活为高电平，以使AND电路11的输出为高电平，因此选择的字线WL1上升为高电平。另外，由于输入AND电路11的所选择的字线WL1变成高电平，因此与选择的字线WL1对应的辅助字线SWL1连接的NMOS晶体管6处于导通状态。这样，处于Vcc状态的悬空状态的辅助字线SWL1开始慢慢地从Vcc下降至接地电位(Vss)。

这时，根据输入至列译码器55的地址，位线BL2及参考位线BLr分别与I/O线及 I/O线连接。在这种状态下，若辅助字线SWL1开始从Vcc向接地电位(Vss)下降，则位线BL2及参考位线BLr也开始从Vcc向接地电位(Vss)下降。这样，读出放大器53的输入即I/O线及 I/O线也开始从Vcc向接地电位(Vss)下降。在这种情况下，如图2所示，选择的存储单元52的TMR元件4由于磁化方向为平行状态，因此电阻值小于参考位线BLr的电阻元件14。因此，与位线BL2连接的I/O线和与参考位线BLr连接的 I/O线从Vcc向接地电位(Vss)下降的速度不同。具体来说，由于I/O线比 I/O线想要更快速下降，因此I/O线与I/O线产生电位差。

另外，产生电位差的情况是利用空位线BLm及比较器29进行检测的，即与空位线BLm连接的TMR元件4，由于设定为磁化方向平行的低电阻状态，因此空位线BLm在与位线BL2及参考位线BLr中的电阻低的一方(在第1实施形态中为位线BL2)相同的时间，其电位开始下降。利用该空位线BLm及比较器29进行检测，来激活信号Φp及Φn。这样，读出放大器53被激活。然后，利用激活的读出放大器53，对I/O线与 I/O产生的电位差进行放大，以此使I/O线变成低电平，同时 I/O线变成高电平。

在该状态下，由于使信号线Φ1为高电平，因此使NMOS晶体管12导通。这样，分别将I/O线的低电平及 I/O线的高电平传送给数据线D及 D。然后，从输出电路56将与其对应的信号输出。

然后，使信号线Φ3为Vcc(高电平)，同时使信号线Φ2、Φ3及Φ5为Vss(接地电位)，以此对位线BL及辅助字线SWL进行预充电。以此准备进行下一次读出。

另一方面，在选择的存储单元中存储了磁化方向反向平行的情况下的数据时，由于与参考位线BLr连接的电阻元件14的电阻值相对较小，因此与上述情况相反， I/O线比I/O线想要更快速下降。若利用读出放大器53将该电位差放大，则I/O线变为高电平， I/O线变为低电平。其后的动作与上述情况一样进行，处于准备下一个地址的状态。

另外，利用读出放大器53检测I/O线与 I/O线的电位差的时间在位线BL2及参照线BLr的电位变成GND电位之前进行，这是基于下述的理由。即若使位线BL2及参考位线BLr的电位快速下降至GND电位，则辅助字线SWL1与位线BL2及参考位线BLr之间的电位差变得过大，MR比(电阻变化率)为零。其结果是，位线BL2及参考位线BLr都以相同的速度变为GND电位。在这种情况下，由于位线BL2与参考位线BLr的电位差为零，因此不能检测电位差。

另外，在过渡时间，位线BL和参考位线BLr虽产生电位差，但由于TMR元件4及电阻元件14是导体，因此最终位线BL和参考位线BLr变成相同电位。

在第1实施形态中，如上所述，由于利用1个TMR元件4及1个NMOS晶体管5构成1个存储单元52，同时利用读出放大器53检测与1个TMR元件4连接的位线BL与参考位线BLr的电位差，因此能够容易地进行数据的读出。由于这样检测电位差，因此不需要像以往的情况那样检测流过位线的微小电流值。结果，能够防止为了检测微小电流值而使读出放大器的结构变得复杂。

另外，在第1实施形态中，如上所述，采用利用读出放大器53检测位线BL与参考位线BLr之间的电位差的结构，因此能够用与已有的DRAM所用的读出放大器相同的简单的读出放大器53，读出MRAM中存储的数据。这样，由于能够采用简单的读出放大器53读出数据，因此与采用已有的复杂结构的读出放大器的结构相比，能够高速读出。

还有，在第1实施形态中，通过对各位线设置共同的一个读出放大器53，与对每一个位线BL设置读出放大器的情况相比，能够简化电路结构。

第2实施形态

如图4及图5所示，在这第2实施形态中，与上述第1实施形态不同，是利用磁化方向平行的2个TMR元件24a及24c和磁化方向反向平行的2个TMR元件24b及24d形成与参考位线BLr连接的电阻元件24。而TMR元件24a与TMR元件24b串联连接，同时TMR元件24c与TMR元件24d串联。再将串联连接的TMR元件24a及24b与串联连接的TMR元件24c及24d并联连接。

在这第2实施形态中，通过利用4个TMR元件24a～24d构成电阻元件24的方法，如图5所示，能够将电阻元件24的电阻值Rr设定为磁化方向平行时的TMR元件4的电阻值R0与磁方向反向平行时的TMR元件4的电阻值R1的中间值(R0与R1之和的1/2)

另外，电阻元件24是本发明的“第1电阻元件”的一个例子。而TMR元件24a及24c是本发明的“第2电阻元件”的一个例子，TMR元件24b及24d是本发明的“第3电阻元件”的一个例子。

除上面所述以外的第2实施形态的构成、效果、写入动作及读出动作与第1实施形态相同。

第3实施形态

如图6所示，在该第3实施形态中，与上述第2实施形态不同，是利用磁化方向平行的1个TMR元件34a及磁化方向反向平行的1个TMR元件34b形成与参考位线BLr连接的电阻元件34。而TMR元件34a与TMR元件34b串联连接。

这里，在第3实施形态中，使TMR元件34a及34b的面积为构成存储单元的TMR元件4的面积的2倍。这样，能够与第2实施形态一样，将电阻元件34的电阻值设定为磁化方向平行情况下的TMR元件4的电阻值R0与磁化方向反向平行情况下的TMR元件4的电阻值R1的中间值(R0与R1之和的1/2)。

另外，电阻元件34是本发明的“第1电阻元件”的一个例子。而TMR元件34a是本发明的“第2电阻元件”的一个例子，TMR元件34b是本发明的“第3电阻元件”的一个例子。

除上面所述外的第3实施形态的构成、效果、写入动作及读出动作与第1实施形态相同。

第4实施形态

如图7所示，在第4实施形态中，与上述第2及第3实施形态不同，是利用磁化方向平行的1个TMR元件形成与参考位线BLr连接的电阻元件44a的。而电阻元件44a是本发明的“第1电阻元件”的一个例子。

即在该第4实施形态中，将与参考位线BLr连接的电阻元件44a的电阻值Rr设定为与构成存储单元的磁化方向平行的1个TMR元件4相同的电阻值。若这样设定，则电阻元件44a的电阻值与选择的位线BL2上连接的选择单元的TMR元件4的电阻值相同。在这种情况下，例如若使位线BL2与参考位线BLr的负载电容不同，则由于在电阻元件44a的电阻值与TMR元件4的电阻值相同时，在位线BL2与参考位线BLr上也产生电位差，因此利用读出放大器53能够容易地进行数据判断。

另外，不使位线BL2与参考位线BLr的负载电容不相同，而使构成读出放大器53的晶体管的栅极(gate)宽度不相同，也能够容易地进行数据判断。

还有，在选择包含磁化方向反向平行的TMR元件4的其他存储单元时，由于电阻元件44a的电阻值小于选择的存储单元的TMR元件4的电阻值，因此能够容易地进行数据判断。

除上面所述以外的第4实施形态的构成、效果、写入动作及读出动作与第1实施形态相同。

第5实施形态

如图8所示，在该第5实施形态中，与上述第4实施形态不同，是利用磁化方向反向平行的1个TMR元件形成与参考位线BLr连接的电阻元件44b。另外，电阻元件44b是本发明的“第1电阻元件”的一个例子。

即在第5实施形态中，将电阻元件44b的电阻值Rr设定为与磁化方向反向平行的1个TMR元件4相同的电阻值。若这样设定，则电阻元件44b的电阻值Rr大于与选择的位线BL2连接的选择单元的TMR元件4的电阻值。在这种情况下，利用读出放大器53能够容易地进行数据判断。

另外，在选择包含磁化方向反向平行的TMR元件4的其他存储单元时，电阻元件44b的电阻值Rr与该选择的存储单元的TMR元件4的电阻值相同。在这种情况下，也与上述第4实施形态一样，例如若使位线BL2与参考位线BLr的负载电容不同，则由于在电阻元件44b的电阻值Rr与TMR元件4的电阻值相同时，位线BL2与参考位线BLr的电位下降速度也不同，因此在位线BL2与参考位线BLr之间产生电位差。这样，利用读出放大器53能够容易地进行数据判断。

另外，不使位线BL2与参考位线BLr的负载电容不相同，而使构成读出放大器53的晶体管的栅极宽度不相同，也能够容易进行数据判断。

除上面所述以外的第5实施形态的构成、效果、写入动作及读出动作与第1实施形态相同。

另外，应该认为这一次揭示的实施形态在所有方面都是例示，而不是限制性的内容。本发明的范围不是上述实施形态的说明，而是根据权利要求范围所示的，更进一步包含与权利要求范围相同的意义及范围内的一切变更。

例如，在上述实施形态中，采用TMR元件作为构成存储单元的存储元件，但本发明不限于此，只要是显示强磁性隧道效应的存储元件，也可以采用TMR元件以外的存储元件。另外，采用显示强磁性隧道效应的存储元件以外的显示磁阻效应(强磁阻效应)的存储元件，也能够得到与上述实施形态同样的效果。

另外，在上述实施形态中，是根据比较器29的输出使激活读出放大器53的信号Φp及Φn激活的，但本发明不限于此，也可以始终使信号Φp预先处于激活状态，而仅用信号Φn来激活读出放大器53。

Claims

1.一种磁存储器装置，其特征在于，具有

由显示强磁阻效应的1个存储元件及与所述存储元件连接的1个晶体管构成的存储单元、

与所述晶体管控制端子连接的字线、

通过所述晶体管与所述存储元件的一端连接的位线、

对多条所述位线共同设置的参考位线、以及

与所述位线及所述参考位线连接的放大器，

在读出数据时，利用所述放大器读出在所述位线与所述参考位线之间生成的电位差。

2.如权利要求1所述的磁存储器装置，其特征在于，

还具有与所述存储元件的另一端连接的辅助字线，所述辅助字线用来根据输入至所述字线的信号的上升沿时间，将所述存储元件的另一端的电位拉低为接地电位，

在使所述辅助字线下降至接地电位的过渡时间，利用所述放大器读出所述位线与所述参考位线之间产生的电位差。

3.如权利要求2所述的磁存储器装置，其特征在于，

使所述辅助字线下降至接地电位的过渡时间在所述位线电位及所述参考位线的电位变成接地电位之前。

4.如权利要求1所述的磁存储器装置，其特征在于，

所述放大器对多条所述位线共同设置。

5.如权利要求1所述的磁存储器装置，其特征在于，

所述显示强磁阻效应的1个存储元件包含第1磁性层、以及与所述第1磁性层隔着绝缘阻挡层相对配置，而且比所述第1磁性层难于翻转的第2磁性层。

6.如权利要求1所述的磁存储器装置，其特征在于，

所述参考位线包含在每条所述字线上设置的参考存储单元，

所述参考存储单元包含1个第1电阻元件及与所述第1电阻元件连接的1个晶体管。

7.如权利要求6所述的磁存储器装置，其特征在于，

所述参考存储单元的第1电阻元件具有所述存储元件磁化方向平行时的电阻与反向平行时的电阻值的中间电阻值。

8.如权利要求7所述的磁存储器装置，其特征在于，

所述参照单元的第1电阻元件包含具有所述存储元件磁化方向平行时的电阻值并显示强磁阻效应的2个第2电阻元件、以及具有所述存储元件磁化方向反向平行时的电阻值并显示强磁阻效应的2个第3电阻元件，

所述第2电阻元件与所述第3电阻元件分别串联连接，同时所述串联连接的2组第2电阻元件及第3电阻元件并联连接。

9.如权利要求8所述的磁存储器装置，其特征在于，

所述存储单元的存储元件包含TMR元件，

所述参考存储单元的第2电阻元件及第3电阻元件包含TMR元件。

10.如权利要求7所述的磁存储器装置，其特征在于，

所述参考存储单元的第1电阻元件包含具有所述存储元件磁化方向平行时的电阻值的大约1/2电阻值并显示强磁阻效应的1个第2电阻元件、以及具有所述存储元件磁化方向反向平行时的电阻值的大约1/2电阻值并显示强磁阻效应的1个第3电阻元件，

所述第2电阻元件与所述第3电阻元件串联连接。

11.如权利要求10所述的磁存储器装置，其特征在于，

所述存储单元的存储元件包含TMR元件，

12.如权利要求11所述的磁存储器装置，其特征在于，

所述参考存储单元的第2电阻元件及第3电阻元件具有所述存储单元的存储元件的2倍面积。

13.如权利要求6所述的磁存储器装置，其特征在于，

所述参考存储单元的第1电阻元件具有实际上与所述存储元件磁化方向平行时的电阻值及反向平行时的电阻值中的某一个相同的电阻值。

14.如权利要求13所述的磁存储器装置，其特征在于，

所述位线的负载电容与所述参考位线的负载电容不同。

15.如权利要求13所述的磁存储器装置，其特征在于，

构成所述放大器的一对晶体管的栅极宽度互不相同。

16.如权利要求13所述的磁存储器装置，其特征在于，

所述参考存储单元的第1电阻元件具有实际上与所述存储元件磁化方向平行时的电阻值相同的电阻值。

17.如权利要求13所述的磁存储器装置，其特征在于，

所述参考存储单元的第1电阻元件具有实际上与所述存储元件磁化方向反向平行时的电阻值相同的电阻值。

18.如权利要求1所述的磁存储器装置，其特征在于，

所述存储单元的存储元件包含TMR元件。

19.如权利要求1所述的磁存储器装置，其特征在于，

所述放大器包含交叉耦合锁存型电压读出放大器。

20.如权利要求1所述的磁存储器装置，其特征在于，还具有

对多条所述位线共同设置的空位线、以及

通过所述空位线及晶体管连接的比较器，

具有磁化方向设定为平行的2个磁性层的空存储元件与所述空位线连接。