CN1206656C - 磁随机存取存储器 - Google Patents

磁随机存取存储器 Download PDF

Info

Publication number
CN1206656C
CN1206656C CNB01144021XA CN01144021A CN1206656C CN 1206656 C CN1206656 C CN 1206656C CN B01144021X A CNB01144021X A CN B01144021XA CN 01144021 A CN01144021 A CN 01144021A CN 1206656 C CN1206656 C CN 1206656C
Authority
CN
China
Prior art keywords
mentioned
word line
bit line
write
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01144021XA
Other languages
English (en)
Other versions
CN1361535A (zh
Inventor
伊藤洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1361535A publication Critical patent/CN1361535A/zh
Application granted granted Critical
Publication of CN1206656C publication Critical patent/CN1206656C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

MRAM中，在写入动作时，在线路上流动具有高电流密度的电流。对位于写入字线(WWL0)和位线(BL0)的交点上的存储单元进行写入时，流动从WWL驱动器(13)朝向降压变换器(20)的电流。之后，在写入字线(WWL0)上流动与写入动作时的电流方向相反方向的电流，即，流动从降压变换器(20)朝向WWL驱动器(13)的电流。对于位线(BL0、BL1)也同样，例如，在写入动作后，流动与在写入动作时在位线(BL0、BL1)上流动的电流方向相反方向的电流。

Description

磁随机存取存储器
技术领域
本发明涉及磁随机存取存储器，特别是涉及改善在写入(write)时有大电流流动的线路的可靠性的方法。
背景技术
近些年来，随着在室温下磁隧道结(Magnetic TunnelJunction(MTJ))具有大的磁阻比(Magneto-Resistive(MR)Ratio)的现象被研究者发现，应用隧道磁阻效应(Tunneling Magneto-Resistive(TMR))的MRAM的实现，开始变成为现实。
即便是在把TMR效应应用于MRAM以前，人们也已经知道应用巨磁阻效应(Giant Magneto-Resistive(GMR))的MRAM。但是，应用GMR效应的MRAM的MR比，从百分之几开始顶多也就是10％左右。此外，在应用GMR效应的MRAM中，由于电流在低电阻的金属薄膜内流动，故存在着信号量为极其之小的几个mV等的问题。
此外，在应用GMR效应的MRAM中，起因于信号量极其之小，人们采用使多个磁阻器件(存储单元)间的特性波动彼此抵消的技术，以便不会读出错误的数据。例如，在以往，对于同一存储单元进行2次数据读出动作，使得不受磁阻元件(magneto-resistance elements)间特性波动的影响。为此，在应用GMR效应的MRAM中，读出动作的高速化就变得困难起来。
此外，在由GMR器件和作为开关的MOS晶体管构成存储单元的情况下，如果不把该MOS晶体管的ON(导通)电阻形成得足够小，则归因于MOS晶体管特性波动的影响，从存储单元读出来的信号(单元数据)常常会消灭净尽。
为了防止这样的现象，只要把存储单元内的MOS晶体管的ON电阻作成为与GMR器件的ON电阻同等程度地小即可。但是，为了把要把存储单元内的MOS晶体管的ON电阻作成为与GMR器件的ON电阻同等程度地小，就必须把该MOS晶体管的尺寸做得相当大才行。作为结果，使得借助于存储单元的微细化而形成的存储容量的大容量化变得困难起来。
如上所述，在GMR MRAM中，实现存储动作的高速化或存储容量的大容量化等，变得非常困难。为此，GMR MRAM灵活运用具有优良的抗辐射性这一特征，仅仅在宇宙等的特殊环境下才被人们使用，一般地说，还不太普及。
TMR器件的基本构造，是一种用2个铁磁性层(ferromagnetic layer)把绝缘膜夹起来的MTJ构造。在磁性体内有磁化易于定向的方向，就是说有易磁化轴。当在淀积铁磁性层时把特定方向的磁场施加给器件时，存储单元的易磁化轴就会与该特定方向一致。
所谓易磁化轴方向，就是在该方向与磁化方向一致的情况下，磁性层的内部能量就变成为极小的方向。因此，在尚未加上外部磁场的状态下，TMR器件的铁磁性层的磁化，就朝向易磁化轴方向，2个铁磁性层的磁化的相对方向，将变成为平行(parallel)或反平行(anti-parallel)这2种状态中的任何一种。
TMR器件的电阻，取决于2个铁磁性层的磁化的方向是平行还是反平行而变化。人们认为其原因是隧道概率的旋转依赖性。
如上所述，可以借助于TMR器件中的铁磁性层的磁化的平行、反平行的状态来存储2值数据，此外，还可以利用取决于磁化状态形成的TMR器件的电阻的变化，来读出数据。
利用TMR效应的MRAM的MR比，为百分之几十，此外，该TMR器件的电阻值，借助于被2个磁性层(magnetic layer)夹起来的绝缘层(隧道绝缘膜)的变化，也可以从宽广的范围内选择。此外，在利用TMR效应的MRAM中，输出时的信号量，具有变成为与DRAM中的信号量同等程度或在其以上的可能性。
在利用TMR效应的MRAM中，采用在由互相垂直的2条线(写入字线和位线)中流动的电流产生的磁场，使TMR器件的磁化方向变化(变成为平行或反平行)的办法进行写入。
具体地说，若使2个铁磁性层的厚度不同，并在两磁性层中设置矫顽力(coersive force)之差，则仅仅使厚度薄的磁性层(矫顽力弱的磁性层)的磁化(magnetization)自由地反转，就可以使2个铁磁性层磁化的相对方向变成为平行或反平行。此外，如果给2个铁磁性层中的一个附加上反磁性层，借助于交换耦合来固定已附加上反磁性层的磁性层的磁化方向，则可以仅仅使未附加反磁性层的磁性层的磁化自由地反转，使2个铁磁性层磁化的相对方向变成为平行或反平行。
然而，磁性层，在想要加上对磁性层的磁化方向相反的方向的磁场使磁性层的磁化进行反转的情况下，若给对磁化方向垂直的方向预先加上磁场，则具有可以减小磁性层的磁化反转所需要的磁场的大小的性质。
因此，采用使用互相垂直的2条线路，加上彼此垂直的2个方向的磁场的办法，就可以选择性地仅仅使位于该线路交点上的存储单元的磁化进行反转。
图1示出了星状曲线。
星状曲线，表示同时加上与易磁化轴平行的磁场和与易磁化轴垂直的磁场时的磁化进行反转的磁场的大小。
在这里，把易磁化轴方向定为x方向。
如果磁场向量的顶端不超过星状曲线，则不会发生磁化的反转，图1所示的3条向量，表示在位于流动写入电流的2条线路的交点上的第1存储单元区域和与之相邻的第2存储单元区域上产生的磁场的向量。
如果作成为对在2条线路上流动的电流的大小进行控制，使在彼此相邻的第1和第2存储单元区域中产生的磁场向量的顶端位于星状曲线内，而且，使合成向量的顶端位于星状曲线外，则可以选择性地向位于流动写入电流的2条线路交点上的存储单元写入数据。
反转磁场，具有与磁性体的宽度成反比变大的性质。
因此，若企图使存储单元微细化，求得存储容量的大容量化，则磁性体的宽度就必须变窄，反转磁场就必须增大。其结果是，为形成反转磁场所需要的电流也要增大。另一方面，借助于存储单元的微细化，由于线宽变窄，与此相伴随而来的是电流密度急剧地增大。
当存储单元的微细化不断发展下去时，由于借助于用来形成反转磁场的大电流易于发生电子徙动(EM)现象，故线路可靠性会降低。
另外，当为了降低电流密度，例如，实施提高线路截面的纵横比，加大线路厚度这种对策时，由于在线路上流动的电流之内离磁性层远的那些电流成分的比率会增多，故线路正下方或正上方的磁场将减弱。为了对此进行补偿，在线路上就必须流动足够大的电流，结果是该对策不能成为防止电子徙动现象的发生的有效手段。
此外，若使线路变厚，则在与流动大电流的线路相邻的线路中，磁场衰减的比率将减小。这意味着写入磁场对相邻单元(非被选单元)的干扰将增大。即，反转磁场因存储单元而具有波动，故采用使线路变厚的办法，将增大引起对非被选单元的误写入的几率。
如上所述，以往为了防止电子徙动现象的发生，提高布线的可靠性，例如虽然考虑了加厚布线的对策，但是，该对策对布线的电流密度的减小是不充分的，此外，为了防止对非被选单元的写入错误，必须把布线的厚度形成得尽可能地薄，使由在布线上流动的电流产生的磁场的强度分布变成为宽度尽可能地窄的陡峻的分布。
即，在现有的MRAM中，不可能同时实现借助于存储单元的微细化得到的存储容量的大容量化、布线的可靠性的提高及写入错误的防止。
发明内容
本发明提供了一种磁随机存取存储器，包括：写入字线；与上述写入字线交叉的位线；配置在上述写入字线和上述位线交点上的磁阻器件，通过使磁化方向根据在上述写入字线上流动的电流的方向以及由上述位线上流动的电流所产生的磁场而变化来存储数据；和电流驱动器，在写入操作时按照存储在上述磁阻器件中的写入数据进行控制，使上述写入字线上流动的电流的方向为第1方向或与所述第一方向相反的第2方向。
附图说明
图1示出了星状曲线。
图2的框图示出了作为本发明的一个例子的MRAM的主要部分。
图3的电路图示出了作为本发明的一个例子的MRAM的主要部分。
图4的电路图示出了行译码器的具体例。
图5的波形图示出了控制器的具体例。
图7的电路图示出了控制器的具体例。
图8的波形图示出了控制器的动作。
图9的波形图示出了作为本发明的一个例子的MRAM的动作。
图10示出了星状曲线。
图11的波形图示出了作为本发明的一个例子的MRAM的动作。
具体实施方式
以下，边参看附图，边对作为本发明的一个例子的磁随机存取存储器，详细地进行说明。
作为本发明的一个例子的磁随机存取存储器，作成为使得在结束写入动作之后，写入字线和位线分别流动与在写入动作时流动的电流方向相反方向的电流。此外，这些相反方向的电流的电流值，与写入动作时的电流值相等。
此外，在流动相反方向的电流时，要使在写入字线上流动相反方向的电流的时间与在位线上流动相反方向电流的时间错开。另外，写入字线的电流的方向，由于不依赖于磁化的方向(向存储单元进行写入的数据的值)，故对于在写入字线上流动的电流的方向来说，可以使之每一个写入周期都进行变化。
借助于此，在写入字线和位线上，在进行写入动作时，由于总是均等地流动彼此相反方向的电流而不会仅仅流动一个方向的电流，故可以防止电子徒动现象(构成电流的基础的电子通过与构成金属线的原子进行冲突，该原子通过从电子那里接受动量进行漂移，使金属线产生缺损或断线的现象)。
[实施例1]
图2示出了作为本发明的实施例1的磁随机存取存储器的主要部分。
在存储单元阵列11的行方向的端部，配置行译码器12。行地址信号RA0-RAn输入给行译码器12。行译码器12，当写入字线允许信号WWLEN或读出字线允许信号RWLEN变成为允许状态时，将变成为动作状态。
在写入时，行译码器12，根据行地址信号RA0-RAn，选择存储单元阵列11的写入字线(行)WWL。写入字线WWL，用来与后边要说的位线BL一起使存储单元的2个磁性层的磁化方向变成为平行或反平行。WWL驱动器13起着驱动被选中的写入字线WWL的作用。
控制器17，当写入字线允许信号WWLEN变成为允许状态时，将变成为动作状态。控制器17，例如，可以由带复位的下降触发(down trigger)的D-FF(延时触发器)电路构成，采用使倒相输出反馈至输入的办法，起着一位计数器的作用。带复位的下降触发的D-FF电路的状态，要在初始化的阶段用复位信号先确定好。然后，例如每当写入字线允许信号WWLEN下降时，就使带复位的下降触发的D-FF电路的输出D倒相。
带复位的下降触发的D-FF电路的输出信号，提供给WWL驱动器13。
在读出时，行译码器12，根据行地址信号RA0-RAn，选择存储单元阵列11的读出字线(行)RWL。读出字线RWL，用来在读出时使被选中的构成存储单元的MOS晶体管(开关)变成为ON状态。列地址信号CA0-CAm被输入至列译码器14。列译码器14对列地址信号CA0-CAm进行译码，输出列选信号CSL0、CSL1、…。
列选信号CSL0、CSL1、…还被输入至位线选择器19A、19B。除去列选信号CSL0、CSL1、…之外，还向位线选择器19A、19B输入写入允许信号WE和行地址信号RA0-RAn的最低位RA0。
位线选择器19A、19B，在写入时，即在写入允许信号WE变成为允许状态时，将变成为动作状态。
在本例中，位线选择器19A、19B，根据行地址信号的最低位RA0，进行位线的选择。这起因于已被布局为使得存储单元变成为黑白两色相间的方格花纹。
位线选择器19A、19B的输出信号，被输入至写入电流驱动器16A、16B。写入电流驱动器16A、16B，根据位线选择器19A、19B的输出信号，驱动被选中的位线BL。
在位线BL上流动的电流的方向，可以用控制器18进行控制。向控制器18输入写入字线允许信号WWLEN和写入数据DATA。控制器18，在写入字线允许信号WWLEN变成为允许状态时，根据写入数据DATA的值(2值)控制在位线BL上流动的电流的方向。
控制器18，与控制器17同样，例如，可以由带复位的下降触发的D-FF(延时触发器)电路构成，采用使倒相输出反馈至输入的办法，起着一位计数器的作用。
带复位的下降触发的D-FF电路的状态，要在初始化的阶段用复位信号先确定好。然后，例如每当写入字线允许信号WWLEN下降时，就使带复位的下降触发的D-FF电路的输出D倒相。
此外，控制器18还具有多路复用器MUX，根据写入数据DATA的值，切换2个输出D、/D，改变在位线BL上流动的电流的方向。
图3示出了图2的磁随机存取存储器的电路构成的具体例。另外，在该图中，用来进行读出的读出放大器和列译码器被省略。
存储单元阵列11，由被配置为矩阵状的多个存储单元MC构成。存储单元MC由具有被2个磁性层夹在中间的绝缘层的构造的TMR器件21和由MOS晶体管构成的开关器件22构成。TMR器件21的一端，连接到位线BL0、bBL0、BL1、bBL1、…上，此外TMR器件21和开关器件22，还被串联连接到位线BL0、bBL0、BL1、bBL1、…和接地点之间。
在存储单元阵列11的行方向的端部，配置行译码器12。行译码器12在每一行上都设置，例如，如图4所示，由输入行地址信号RA0-RAn的NAND电路23、输入读出字线允许信号RWLEN的倒相信号bRWLEN的NOR电路24、和输入写入字线允许信号WWLEN的倒相信号bWWLEN的NOR电路25构成。
在写入动作时，在与被选的行(写入字线)对应的行译码器中，NAND电路23的输入全都将变成为‘1’状态。此外，这时，由于写入字线允许信号WWLEN将变成为允许状态(正在输出脉冲信号的状态)，故NOR电路25的输出信号REL的电平，将相应于写入字线允许信号WWLEN的倒相信号bWWLEN的电平进行变化，决定在被选中的写入字线WWL上流动写入电流的期间。
另外，在写入动作时，由于读出字线允许信号RWLEN永远是‘L’电平(例如，接地电位)，输入读出字线允许信号RWLEN的倒相信号bRWLEN永远是‘H’电平，故NOR电路24的输出信号RWL永远是‘L’电平。
在读出动作时，在与被选的行(读出字线)对应的行译码器中，NAND电路23的输入全都将变成为‘1’状态。此外，这时，由于读出字线允许信号WWLEN的倒相信号bWWLEN的电平将变成为‘L’电平，故NOR电路的输出信号RWL的电平，变成为‘H’。
另外，在读出动作时，由于读出字线允许信号RWLEN永远是‘L’电平(例如，接地电位)，输入读出字线允许信号RWLEN的倒相信号bRWLEN永远是‘H’电平，故NOR电路25的输出信号RWL永远是‘L’电平。
WWL驱动器13，由反相器电路26和作为传送门起作用的N沟MOS晶体管27构成。反相器电路26，根据控制器17的输出信号，输出写入字线允许信号WWLDRV。写入字线允许信号WWLDRV，经由N沟MOS晶体管27，被传送至写入字线WWL0、WWL1、…。
向作为传送门起作用的N沟MOS晶体管27的栅极，输入行译码器12的输出信号RSL0、RSL1、…。因此，由于只有被行地址信号RA0-RAn选中的行的传送门才会变成为ON状态，故WWL驱动器13，仅仅驱动被选中的写入字线WWL。
例如，在字线WWL1被行地址信号RA0-RAn选中的情况下，行译码器12就使输出信号(译码器信号)RSL1变成为‘H’电平。因此，在写入动作时，就可以借助于WWL驱动器13来控制在写入字线WWL上流动的电流的方向。
控制器17，例如，如图5所示，可以由带复位的下降触发的D-FF(延时触发器)电路构成。该D-FF电路，使倒相输出反馈至输入，起着一位计数器的作用。该D-FF电路的状态，要在初始化的阶段用复位信号先确定好。这时，例如，如图6所示，D-FF电路的输出信号D，每当写入字线允许信号WWLEN下降时就进行倒相。
读出字线RW0、RWI、…，用来在读出时使构成被选中的存储单元MC的MOS晶体管(开关)变成为ON状态。在读出时，行译码器12根据行地址信号RA0-RAn，对存储单元阵列11的行(读出字线RWL)进行选择。
位线选择器19A、19B由NAND电路28A、28B和NOR电路29-00、29-01、29-10、29-11、…构成。借助于对列地址信号CA0-CAm进行译码得到的列选信号CSL0、CSL1、…，被输入至NOR电路29-00、29-01、29-10、29-11、…。
在写入动作时，写入允许信号WE变成为‘H’电平，此外，例如，列选信号CSL0、CSL1、…之内的一个变成为‘H’电平。在本例中，位线选择器19A、19B，根据行地址信号的最低位RA0进行位线的选择。
例如，若假定列选信号CSL0为‘H’电平，行地址信号的最低位RA0为‘L(＝0)’，则NAND电路28A的输出信号将变成为‘H’电平，NAND电路28B的输出信号将变成为‘L’电平，位线选择器19A、19B内的NOR电路29-00的输出信号将变成为‘H’电平。其结果是，可以用写入电流驱动器16A、16B控制在位线BL0上流动的电流的方向。
另外，在本例中，在行地址信号的最低位RA0为‘L＝(0)’时，偶数号的写入字线WWLj(j为0、2、…)之内的一条被选中，这时，位线BL0、BL1、…之内的一条被选中。此外，在行地址信号的最低位RA0为‘H(＝1)’时，奇数号的写入字线WWLk(k为1、3、…)之内的一条被选中，这时，位线bBL0、bBL1、…之内的一条被选中。
写入电流驱动器16A、16B，由反相器电路30A、30B和作为传送门起作用的N沟MOS晶体管31A、31B构成。反相器电路30A、30B，根据控制器18的输出信号，输出位线驱动信号BLDRV、bBLDRV。位线驱动信号BLDRV、bBLDRV，经由N沟MOS晶体管31A、31B，被传送至位线BL0、bBL0、BL1、bBL1。
向作为传送门起作用的N沟MOS晶体管31A、31B的栅极，输入位线选择器19A、19B的输出信号。因此，由于只有被列地址信号CA0-CAm和行地址信号的最低位RA0选中的列的传送门才变成为ON状态，故写入电流驱动器16A、16B，仅仅驱动被选中的位线BL。
例如，在位线BL0被列地址信号CA0-CAm和行地址信号的最低位RA0选中的情况下，位线选择器19A、19B内的NOR电路29-00的输出信号(译码器信号)将变成为‘H’电平。因此，写入动作时，可以用写入电流驱动器16A、16B控制在位线BL0上流动的电流的方向。
控制器18，例如，如图7所示，由带复位的下降触发的D-FF(延时触发器)电路构成，该D-FF电路，使倒相输出反馈至输入，起着一位计数器的作用。D-FF电路的状态，要在初始化的阶段用复位信号先确定好。此外，控制器18还具有多路复用器MUX，根据写入数据DATA的值，切换2个输出D、/D，改变在位线BL上流动的电流的方向(在DATA＝‘1’时，选择D输出，在DATA＝‘0’时，选择/D输出)。
另外，例如，如图8所示，D-FF电路的输出信号，每当写入字线允许信号WWLEN下降时就进行倒相。
其次，边参看附图边对作为本发明的一个例子的磁随机存取存储器(图3)的动作的特征部分进行说明。
另外，在图9的波形图中，信号IWWL0、IBL0的纵轴表示电流，除此之外的信号的纵轴表示电压。
本动作，在写入动作方面具有特征。
为了使说明简化，在本例中，考虑对于位于写入字线WWL0和位线BL0的交点上的存储单元MC进行数据写入的情况。此外，写入数据DATA为‘1’，作为初始状态(在写入允许信号WE刚刚变成为‘H’后的状态)，设写入字线驱动信号WWLDRV为‘H’电平，设位线驱动信号BLDRV、bBLDRV分别为‘H’和‘L’电平。
首先，写入允许信号WE变成为‘H’电平，进入写入模式。此外，写入字线允许信号WWLEN变成为‘H’电平，列选信号CSL0变成为‘H’电平，除此之外的列选信号CSL1、…维持‘L’电平。
当行地址信号RA0-RAn被行译码器12译码后，行译码器12的输出信号RSL0就变成为‘H’电平，连接到写入字线WWL0上的N沟MOS晶体管(传送门)27变成为ON状态。
这时，由于行译码器12的输出信号RSL1、…变成为‘L’电平，故连接到非被选的写入字线WWL1、…上的N沟MOS晶体管(传送门)27将变成为截止(OFF)状态。此外，由于行译码器12的输出信号RWL0、RWL1、…也将变成为‘L’电平，故存储单元MC内的N沟MOS晶体管22也将变成为OFF状态。
由于控制器17的输出信号为‘L’电平，写入字线驱动信号WWLDRV为‘H’电平(例如，Vdd)，而且，信号VWWLterm已变成为规定的电平(WWLDRV的‘H’和‘L’之间的恒定值)，故在写入字线WWL0上，将流动从WWL驱动器13朝向降压变换器20的电流(把这样的电流的方向定为正方向)。
此外，由于列选信号CSL0为‘H’电平，bRA0为‘H’电平，故连接到位线BL0上的N沟晶体管(传送门)31A、31B将变成为ON状态。
在写入数据DATA为‘1’时，控制器18的输出信号将变成为‘L’电平。这时，位线驱动信号BLDRV将变成为‘H’电平(例如，Vdd)，此外，位线驱动信号bBLDRV将变成为‘L’电平(例如，Vss)。其结果是，在位线BL0上，将流动从写入电流驱动器30B朝向写入电流驱动器30A的电流(把这样的电流的方向定为正方向)。
另外，在写入数据DATA为‘0’时，控制器18的输出信号将变成为‘H’。这时，位线驱动信号BLDRV将变成为‘L’电平(例如，Vss)，此外，位线驱动信号bBLDRV将变成为‘H’电平(例如，Vdd)。其结果是，在位线BL0上，将流动从写入电流驱动器30A朝向写入电流驱动器30B的电流(把这样的电流的方向定为负方向)。
如上所述，由于在位线BL0上流动的电流的方向相应于写入数据DATA而变化，故借助于在位线BL0上流动的电流IBL0的方向，就可以使由在写入字线WWL0上流动的电流IWWL0和在位线BL0上流动的电流IBL0形成的磁场变化，向位于写入字线WWL0和位线BL0的交点上的存储单元MC写入写入数据。
之后，当写入字线允许信号WWLEN从‘H’下降到‘L’，时，控制器17、18的输出信号将从‘L’变化成‘H’(如图5到图8所示，D-FF的输出信号以WWLEN的下降边为触发信号进行变化。此外，写入数据DATA，则定为保持‘1’的状态不变)。
因此，写入字线驱动信号WWLDRV变成为‘L’电平，在写入字线WWL0上流动的电流IWWL0则变成为停止状态。
此外，当控制器18的输出信号变成为‘H’时，位线驱动信号BLDRV、bBLDRV的电平进行反转。为此，在位线BL0上，流动相对于写入时的电流的方向来说为相反方向的电流。
在本例中，由于想象为写入数据DATA为‘1’的情况，故如图9的波形图所示，在执行写入时，在位线BL0上，将流动正方向的电流，在写入结束后，接着，在位线BL0上流动负方向的电流。
如上所述，在本例中，作成为使得在写入动作中，在对于存储单元MC数据写入结束之后，立即在被选中的位线BL0上流动对于在数据写入的执行时在被选中的位线BL0上流动的电流来说相反的方向的电流。
因此，倘采用本实施例，由于在位线BL0上，永远均等地流动方向彼此互逆的电流，而不会仅仅流动同一方向的电流，故可以抑制在位线上的电子徙动的发生，可以提供高可靠性的磁随机存取存储器。
另外，由于对于写入时的电流的方向相反方向的电流，在写入动作结束后，在位线BL0上流动，在写入动作结束后，不会在写入字线WWL0上流动，故在位线BL0上流动相反方向的电流时，已写入到存储单元MC中的数据不会被破坏。
由于在位线BL0上流动相反方向的电流后再经过适当的时间之后，列选信号CSL0的电平将从‘H’下降到‘L’，故连接到位线BL0上的N沟MOS晶体管(传送门)将变成为OFF状态，相反方向的电流停止。
之后，当写入字线允许信号WWLEN再次从‘L’上升为‘H’时，由于写入字线驱动信号WWLDRV已经变成为‘L’状态(WWLDRV相应于WWLEN的下降边进行变化)，这回，在写入字线WWL0上，将流动从降压变换器20朝向WWL驱动器13的电流(把这样的电流的方向定为负方向)。
如上所述，在本例中，在写入动作中，在对存储单元MC数据写入结束后，对于被选中的写入字线WWL0，也作成为使得对在写入动作时在被选中的写入字线WWL0上流动的电流来说流动相反方向的电流。
因此，倘采用本实施例，由于在写入字线WWL0上，永远均等地流动方向彼此互逆的电流，而不会仅仅流动同一方向的电流，故可以抑制在写入字线上的电子徙动的发生，可以提供高可靠性的磁随机存取存储器。
另外，例如如图9的波形图所示，借助于降压变换器20把信号VWWLterm的电平(例如，固定值)控制为使得IWWL0的电流值永远变成为恒定而与IWWL0的方向无关。
之后，当写入字线允许信号WWLEN从‘H’下降到‘L’时，控制器17的输出信号将从‘H’变化成‘L’  (如图5到图8所示，D-FF的输出信号以WWLEN的下降边为触发信号进行变化。写入数据DATA，则定为保持‘1’的状态不变)。
因此，写入字线驱动信号WWLDRV变成为‘H’电平，位线驱动信号BLDRV、bBLDRV分别变成为‘H’、‘L’状态，返回初始状态。
另外，在图9的波形图中，在写入动作时，提供给写入字线WWL0和位线BL0的脉冲信号的脉冲宽度，和在流动相反方向的电流时提供给写入字线WWL0和位线BL0的脉冲信号的脉冲宽度，实质上彼此相等。
但是，以可以确保恰好满足产品的规格的充分的线路可靠性为条件，也可以把流动相反方向的电流时的脉冲信号的脉冲宽度作成为比写入动作时的脉冲信号的脉冲宽度还窄。
[实施例2]
磁随机存取存储器(MRAM)可以向存储单元阵列内的任意一位进行随机写入。在这里，作为用来提高写入的带宽的方法，例如，人们知道先固定行地址，再对位于被该行地址指定的行和多个列的交点上的存储单元进行写入的方法。
在MRAM中，为了增大写入电流，对于多个列的全体同时进行写入动作这种作法，由于会发生峰值电流的供给不足或电磁波的放射等的坏影响，故是不理想的。
在该情况下，例如，使时间错开地按照顺序输入用来对列进行选择的列选信号CSLi，每次一列地执行对存储单元的数据写入，而不同时对于多个列的全体进行写入动作。
在这里，由图10的星状曲线可知，在要使存储单元的磁化反转的情况下，与易磁化轴垂直的方向的磁场成分，不论是正方向还是负方向都没什么关系。这意味着即便是在流动相反方向电流的期间，也可以进行写入动作。
因此，只要使在写入字线上流动的电流的方向每一个列周期都进行反转，由于对于每一个写入动作来说，在写入字线上都交互地流动相反方向的电流，故没有必要再重新设置不进行写入动作的相反方向电流期间，可以减少功率的浪费，可以实现线的可靠性的提高。
图11示出了写入动作时，在写入字线和位线上流动的电流的具体例。
另外，在图11的波形图中，信号IWWL0、IBL0的纵轴表示电流，除此之外的信号的纵轴表示电压。
在本例中，考虑依次对于位于写入字线WLL0和位线BL0、BL1、BL2、BL3的交点上的存储单元MC进行数据写入的情况。
首先，写入允许信号WE变成为‘H’电平，进入写入模式。此外，写入字线允许信号WWLEN变成为‘H’电平，列选信号CSL0变成为‘H’电平，除此之外的列选信号CSL1、…维持‘L’电平。
当行地址信号RA0-RAn被行译码器12译码后，行译码器12的输出信号RSL0就变成为‘H’电平，连接到写入字线WWL0上的N沟MOS晶体管(传送门)27变成为ON状态。
这时，由于行译码器12的输出信号RSL1、…变成为‘L’电平，故连接到非被选的写入字线WWL1、…上的N沟MOS晶体管(传送门)27将变成为截止(OFF)状态。此外，由于行译码器12的输出信号RWL0、RWL1、…也将变成为‘L’电平，故存储单元MC内的N沟MOS晶体管22也将变成为OFF状态。
由于控制器17的输出信号为‘L’电平，写入字线驱动信号WWLDRV为‘H’电平(例如，Vdd)，而且，信号VWWLterm已变成为规定的电平(WWLDRV的‘H’和‘L’之间的恒定值)，故在写入字线WWL0上，将流动从WWL驱动器13朝向降压变换器20的电流(把这样的电流的方向定为正方向)。
此外，由于列选信号CSL0为‘H’电平，bRA0为‘H’电平，故连接到位线BL0上的N沟晶体管(传送门)31A、31B将变成为ON状态。
在写入数据DATA为‘1’时，控制器18的输出信号将变成为‘L’。这时，位线驱动信号BLDRV将变成为‘H’电平(例如，Vdd)，此外，位线驱动信号bBLDRV将变成为‘L’电平(例如，Vss)。其结果是，在位线BL0上，将流动从写入电流驱动器30B朝向写入电流驱动器30A的电流(把这样的电流的方向定为正方向)。
另外，在写入数据DATA为‘0’时，控制器18的输出信号将变成为‘H’。这时，位线驱动信号BLDRV将变成为‘L’电平(例如，Vss)，此外，位线驱动信号bBLDRV将变成为‘H’电平(例如，Vdd)。其结果是，在位线BL0上，将流动从写入电流驱动器30A朝向写入电流驱动器30B的电流(把这样的电流的方向定为负方向)。
如上所述，由于在位线BL0上流动的电流的方向相应于写入数据DATA而变化，故借助于在位线BL0上流动的电流IBL0的方向，就可以使由在写入字线WWL0上流动的电流IWWL0和在位线BL0上流动的电流IBL0形成的磁场变化，向位于写入字线WWL0和位线BL0的交点上的存储单元MC写入数据。
之后，当写入字线允许信号WWLEN从‘H’下降到‘L’时，控制器17、18的输出信号将从‘L’变化成‘H’。因此，写入字线驱动信号WWLDRV变成为‘L’电平，在写入字线WWL0上流动的电流(正方向)IWWL0则变成为停止状态。
此外，当控制器18的输出信号变成为‘H’时，位线驱动信号BLDRV、bBLDRV的电平进行反转。为此，在位线BL0上，流动相对于写入时的电流的方向来说为相反方向的电流。
在本例中，如图11的波形图所示，在写入动作时，在位线BL0上，将流动正方向的电流，在写入动作结束后，接着，在位线BL0上流动负方向的电流。
如上所述，在本例中，作成为使得在写入动作中，在对于存储单元MC数据写入结束之后，立即在被选中的位线BL0上流动对于在数据写入的执行时在被选中的位线BL0上流动的电流来说相反方向的电流。
因此，倘采用本实施例，由于在位线BL0上，永远均等地流动方向彼此互逆的电流，而不会仅仅流动同一方向的电流，故可以抑制在位线上的电子徙动的发生，可以提供高可靠性的磁随机存取存储器。
另外，由于对于写入时的电流的方向相反方向的电流，在写入动作结束后，在位线BL0上流动，在写入动作结束后，不会在写入字线WWL0上流动，故在位线BL0上流动相反方向的电流时，已写入到存储单元MC中的数据不会被破坏。
由于在位线BL0上流动相反方向的电流后再经过适当的时间之后，列选信号CSL0的电平将从‘H’下降到‘L’，故连接到位线BL0上的N沟MOS晶体管(传送门)将变成为OFF状态，相反方向的电流停止。
之后，当写入字线允许信号WWLEN再次从‘L’上升为‘H’时，由于写入字线驱动信号WWLDRV已经变成为‘L’状态(WWLDRV相应于WWLEN的下降边进行变化)，这回，在写入字线WWL0上，将流动从降压变换器20朝向WWL驱动器13的电流)把这样的电流的方向定为负方向)。
在这里，图11的例子与图9的例子的不同之处在于：在图9的例子中，在在写入字线WWL0上正在流动着这样的负方向的电流的期间，不进行写入动作，对此，在图11的例子中，在写入字线WWL0上，即便是在正在流动着这样的负方向的电流的期间，也对其次的列(CSL1)的存储单元进行写入动作。
即，在写入数据DATA为‘1’时，控制器18的输出信号将变成为‘L’电平。这时，位线驱动信号BLDRV，将变成为‘H’电平(例如，Vdd)，此外，位线驱动信号bBLDRV将变成为‘L’电平(例如，Vss)。其结果是，在位线BL0上，将流动从写入电流驱动器30B朝向写入电流驱动器30A的电流(把这样的电流的方向定为正方向)。
另外，在写入数据DATA为‘0’时，控制器18的输出信号将变成为‘H’。这时，位线驱动信号BLDRV将变成为‘L’电平(例如，Vss)，此外，位线驱动信号bBLDRV将变成为‘H’电平(例如，Vdd)。其结果是，在位线BL0上，将流动从写入电流驱动器30A朝向写入电流驱动器30B的电流(把这样的电流的方向定为负方向)。
如上所述，由于在位线BL0上流动的电流的方向相应于写入数据DATA而变化，故借助于在位线BL0上流动的电流IBL0的方向，就可以使由在写入字线WWL0上流动的电流IWWL0和在位线BL0上流动的电流IBL0形成的磁场变化，向位于写入字线WWL0和位线BL0的交点上的存储单元MC写入写入数据。
另外，在对列CSL0的存储单元的写入动作和对列CSL1的存储单元的写入动作之间的情况下，结果就变成为在写入字线上流动的电流的方向不同。
但是，就如由图10的星状曲线可以了解的那样，在写入字线上流动的电流的方向，对于使存储单元的磁化来说，完全不成问题。即，在磁化的反转时，由于与易磁化轴垂直的方向的磁场成分不论是正方向或负方向都没有什么关系，故就对于各个列CSL0、CSL1、…的存储单元的写入动作来说，即便是在写入字线上流动的电流的方向不同，也不会有什么问题。
之后，当写入字线允许信号WWLEN从‘H’下降到‘L’时，控制器17、18的输出信号将从‘L’变成为‘H’。  因此，写入字线驱动信号WWLDRV变成为‘H’电平，在写入字线WWL0上流动的电流(负方向)IWWL0则变成为停止状态。
此外，当控制器18的输出信号变成为‘H’时，位线驱动信号BLDRV、bBLDRV的电平进行反转。为此，在位线BL1上，流动相对于写入时的电流的方向来说为相反方向的电流。
在本例中，如图11的波形图所示，在写入动作时，在位线BL1上，将流动正方向的电流，在写入动作结束后，接着，在位线BL1上流动负方向的电流。
由于在位线BL1上流动相反方向的电流后再经过适当的时间之后，列选信号CSL1的电平将从‘H’下降到‘L’，故连接到位线BL1上的N沟MOS晶体管(传送门)将变成为OFF状态，相反方向的电流停止。
之后，写入字线允许信号WWLEN再次从‘L’上升为‘H’。这时，写入字线驱动信号WWLDRV为‘H’状态，故在写入字线WWL0上，将流动从WWL驱动器13朝向降压变换器20的电流(正方向)。
然后，在列CSL2的位线BL2上，流动具有与写入数据DATA对应的方向的电流IBL2，对位于写入字线WWL0和位线BL2的交点上的存储单元MC，执行数据写入。
此外，在对列CSL2的存储单元MC结束写入动作之后，与之同样地，对于列CSL3的存储单元MC执行写入动作。
如上所述，在本例中，例如，在以列CSL0、CSL1、…的顺序进行写入动作的情况下，在进行对列CSL0的存储单元MC的写入动作时，在写入字线WWL0上流动正方向的电流，在进行对列CSL1的存储单元MC的写入动作时，在写入字线WWL0上，流动负方向的电流。
即，在写入动作中，在写入字线WWL0上，永远交互地相等地流动方向彼此互逆的电流，而不会仅仅流动恒定方向的电流。因此，倘采用本实施例，则可以抑制在位线上的电子徙动的发生，可以提供高可靠性的磁随机存取存储器。
另外，例如如图11的波形图所示，借助于降压变换器20把信号VWWLterm的电平(例如，固定值)控制为使得IWWL0的电流值永远变成为恒定而与IWWL0的方向无关。
如上所述，倘采用本实施例，例如，在使时间错开地按照顺序输入用来对列进行选择的列选信号CSLi，每次一列地执行对存储单元的数据写入的情况下，由于每当进行写入动作(每当列改变)时，就使在写入字线上流动的写入电流的方向反转，故可以减少功率的浪费，可以实现线的可靠性的提高。
对那些熟练的本专业的技术人员来说，还可以实现其它的优点和变形。因此，本发明在其更为宽阔的范围内不会受限于在本说明中所提供和讲解的那些特定细节和典型的实施例。因此，在不偏离由所附权利要求及其等效要求所限定的总的发明概念的精神和范围内还可以有种种的变形。

Claims (24)

1.一种磁随机存取存储器，包括：
写入字线；
与上述写入字线交叉的位线；
配置在上述写入字线和上述位线交点上的磁阻器件，通过使磁化方向根据在上述写入字线上流动的电流的方向以及由上述位线上流动的电流所产生的磁场而变化来存储数据；和
电流驱动器，在写入操作时按照存储在上述磁阻器件中的写入数据进行控制，使上述写入字线上流动的电流的方向为第1方向或与所述第一方向相反的第2方向。
2.根据权利要求1所述的磁随机存取存储器，其特征在于：上述电流驱动器以在上述写入字线上流动着朝向上述第2方向的电流的期间中断流向上述位线的电流的方式进行控制。
3.根据权利要求1所述的磁随机存取存储器，其特征在于：在上述写入字线上流动的朝向上述第1方向的电流的电流值，与在上述写入字线上流动的朝向上述第2方向的电流的电流值，彼此相等。
4.根据权利要求1所述的磁随机存取存储器，其特征在于：通过使上述写入字线一端的电位固定、使上述写入字线另一端的电位变化的方式，控制在上述写入字线上流动的电流的方向。
5.一种磁随机存取存储器，包括：
写入字线；
与上述写入字线交叉的位线；
配置在上述写入字线和上述位线交点上的磁阻器件，通过使磁化方向根据在上述写入字线上流动的电流以及由上述位线上流动的电流所产生的磁场而变化来存储数据；和
电流驱动器，对电流进行控制，使得在上述位线上流动朝向第1方向的电流、使数据存储在上述磁阻器件中之后，在上述位线上流动朝向与上述第1方向相反的第2方向的电流。
6.根据权利要求5所述的磁随机存取存储器，其特征在于：在上述位线上流动朝向上述第2方向的电流的期间，中断在上述写入字线上流动的电流。
7.根据权利要求5所述的磁随机存取存储器，其特征在于：在上述位线上流动的朝向上述第1方向的电流的电流值，与在上述位线上流动的朝向上述第2方向的电流的电流值，彼此相等。
8.根据权利要求5所述的磁随机存取存储器，其特征在于：通过使上述位线两端的电位变化，来控制在上述位线上流动的电流的方向。
9.一种磁随机存取存储器，包括：
写入字线；
与上述写入字线交叉的位线；
配置在上述写入字线和上述位线交点上的磁阻器件，通过使磁化方向根据在上述写入字线上流动的电流以及由上述位线上流动的电流所产生的磁场而变化来存储数据；和
电流驱动器，对电流进行控制使得在上述写入字线上流动朝向第1方向的电流、在上述位线上流动朝向第2方向的电流而使数据存储在上述磁阻器件中之后，在上述写入字线上流动朝向与上述第1方向相反的第3方向的电流、在上述位线上流动朝向与上述第2方向相反的第4方向的电流；
其中，在上述写入字线上流动朝向上述第3方向的电流的期间和在上述位线上流动朝向上述第4方向的电流的期间，在时间上完全错开。
10.根据权利要求9所述的磁随机存取存储器，其特征在于：
在上述写入字线上流动的朝向上述第1方向的电流的电流值，与在上述写入字线上流动的朝向上述第3方向的电流的电流值，彼此相等；且在上述位线上流动的朝向上述第2方向的电流的电流值，与在上述位线上流动的朝向上述第4方向的电流的电流值，彼此相等。
11.根据权利要求9所述的磁随机存取存储器，其特征在于：
通过使上述写入字线的2个端部中的至少一个端部的电位变化来确定上述写入字线上流动的电流的方向，以及通过使上述位线的2个端部中的至少一个端部的电位变化来确定上述位线上流动的电流的方向。
12.一种磁随机存取存储器，包括：
写入字线；
与上述写入字线交叉的位线；
磁阻器件，在上述写入字线和上述位线的每个交点上各配置1个，借助于根据在上述写入字线上流动的电流和在上述位线上流动的电流所产生的磁场而变化的磁化方向来存储数据；和
电流驱动器，对电流进行控制，使得在上述写入字线上流动朝向第1方向的电流，在上述位线中被选择的位线上流动朝向第2方向的电流，使数据存储在上述配置在写入字线与被选择的位线的交点上的磁阻器件中，之后，在上述写入字线上流动朝向与上述第1方向相反的第3方向的电流，在上述被选择的位线上流动朝向与上述第2方向相反的第4方向的电流；
其中，在上述写入字线上流动朝向上述第3方向的电流的期间和在上述被选择的位线上流动朝向上述第4方向的电流的期间，在时间上完全错开。
13.根据权利要求12所述的磁随机存取存储器，其特征在于：对于被配置在上述写入字线和上述被选择的位线的交点上的磁阻器件，用一次写入周期使数据写入动作结束，使上述写入字线上流动的电流的方向按各个写入周期进行变化。
14.根据权利要求12所述的磁随机存取存储器，其特征在于：对于被配置在上述写入字线和上述被选择的位线的交点上的磁阻器件，用一次写入周期使数据写入动作结束，使上述被选择的位线上流动的电流的方向在一次写入周期内变化一次。
15.根据权利要求12所述的磁随机存取存储器，其特征在于：向被配置在上述写入字线和上述被选择的位线的交点上的磁阻器件写入的数据，由在上述被选择的位线上流动的电流的方向决定。
16.一种磁随机存取存储器，包括：
写入字线；
与上述写入字线交叉的位线；
磁阻器件，借助于根据在上述写入字线和上述位线上流动的电流所产生的磁场而变化的磁化方向来存储数据；和
电流驱动器，对电流进行控制，使得上述写入字线上流动朝向第1方向的电流，在上述位线中被选择的第1位线上流动电流，使数据存储在上述配置在写入字线与被选择的第1位线的交点上的磁阻器件中，之后，在上述写入字线上流动朝向与上述第1方向相反的第2方向的电流；
其中，在上述写入字线上流动朝向上述第2方向的电流期间内，在与上述被选择的第1位线不同的第2位线上流动电流，使数据存储在被配置在上述写入字线与上述第2位线的交点上的磁阻器件中。
17.根据权利要求16所述的磁随机存取存储器，其特征在于：对于被配置在上述写入字线和上述第1或第2位线的交点上的磁阻器件，用一次写入周期使数据写入动作结束，使上述写入字线上流动的电流的方向按各个写入周期进行变化。
18.根据权利要求16所述的磁随机存取存储器，其特征在于：对于被配置在上述写入字线和上述第1或第2位线的交点上的磁阻器件，用一次写入周期使数据写入动作结束，使上述第1或第2位线上流动的电流的方向在一次写入周期内变化一次。
19.根据权利要求16所述的磁随机存取存储器，其特征在于：向被配置在上述写入字线和上述第1或第2位线的交点上的磁阻器件写入的数据，由在上述第1或第2位线上流动的电流的方向来确定。
20.根据权利要求1所述的磁随机存取存储器，其特征在于：上述磁阻器件具有用2个磁性层把绝缘层夹在中间的构造。
21.根据权利要求5所述的磁随机存取存储器，其特征在于：上述磁阻器件具有用2个磁性层把绝缘层夹在中间的构造。
22.根据权利要求9所述的磁随机存取存储器，其特征在于：上述磁阻器件具有用2个磁性层把绝缘层夹在中间的构造。
23.根据权利要求12所述的磁随机存取存储器，其特征在于：上述磁阻器件具有用2个磁性层把绝缘层夹在中间的构造。
24.根据权利要求16所述的磁随机存取存储器，其特征在于：上述磁阻器件具有用2个磁性层把绝缘层夹在中间的构造。
CNB01144021XA 2000-12-25 2001-12-25 磁随机存取存储器 Expired - Fee Related CN1206656C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP393200/2000 2000-12-25
JP2000393200A JP3920564B2 (ja) 2000-12-25 2000-12-25 磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
CN1361535A CN1361535A (zh) 2002-07-31
CN1206656C true CN1206656C (zh) 2005-06-15

Family

ID=18859053

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01144021XA Expired - Fee Related CN1206656C (zh) 2000-12-25 2001-12-25 磁随机存取存储器

Country Status (7)

Country Link
US (1) US6693822B2 (zh)
EP (1) EP1227494B1 (zh)
JP (1) JP3920564B2 (zh)
KR (1) KR100428596B1 (zh)
CN (1) CN1206656C (zh)
DE (1) DE60136155D1 (zh)
TW (1) TW508827B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123593C2 (de) * 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
JP2003091987A (ja) 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
JP3924461B2 (ja) * 2001-12-17 2007-06-06 Ｎｅｃエレクトロニクス株式会社 不揮発性記憶装置とその動作方法
US7020008B2 (en) * 2001-12-26 2006-03-28 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
JP3778100B2 (ja) * 2002-02-08 2006-05-24 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
JP3808799B2 (ja) 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
JP2004079099A (ja) * 2002-08-20 2004-03-11 Fujitsu Ltd 半導体メモリ
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US6909630B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
KR100506060B1 (ko) * 2002-12-16 2005-08-05 주식회사 하이닉스반도체 낸드형 자기저항 램
US6864551B2 (en) * 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US6940749B2 (en) 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6933550B2 (en) * 2003-03-31 2005-08-23 Applied Spintronics Technology, Inc. Method and system for providing a magnetic memory having a wrapped write line
JP4290494B2 (ja) * 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
WO2005038812A1 (ja) * 2003-09-16 2005-04-28 Nec Corporation 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7099176B2 (en) * 2004-04-19 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Non-orthogonal write line structure in MRAM
US7265053B2 (en) * 2004-04-26 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Trench photolithography rework for removal of photoresist residue
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
KR100568542B1 (ko) * 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
US7269685B2 (en) * 2004-09-02 2007-09-11 Micron Technology, Inc. Apparatus and methods for storing data in a magnetic random access memory (MRAM)
KR100623614B1 (ko) 2004-10-29 2006-09-19 주식회사 하이닉스반도체 반도체 기억 소자에서의 내부전원 발생기
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
KR100915975B1 (ko) * 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8535952B2 (en) 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8363457B2 (en) 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
TWI449040B (zh) * 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
EP2109111B1 (en) * 2008-04-07 2011-12-21 Crocus Technology S.A. System and method for writing data to magnetoresistive random access memory cells
JP5222619B2 (ja) * 2008-05-02 2013-06-26 株式会社日立製作所 半導体装置
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) * 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8378797B2 (en) * 2009-07-17 2013-02-19 Apple Inc. Method and apparatus for localization of haptic feedback
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
TWI665672B (zh) * 2016-09-13 2019-07-11 東芝記憶體股份有限公司 Semiconductor memory device
JP2018163710A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793550A (en) * 1996-04-23 1998-08-11 Read-Rite Corporation Magnetoresistive head using sense currents of opposite polarities
US6178131B1 (en) * 1999-01-11 2001-01-23 Ball Semiconductor, Inc. Magnetic random access memory
US6215707B1 (en) * 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
DE10032278C1 (de) * 2000-07-03 2001-11-29 Infineon Technologies Ag Verfahren zur Verhinderung von Elektromigration in einem MRAM
DE10032271C2 (de) * 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法

Also Published As

Publication number Publication date
EP1227494A3 (en) 2003-03-19
DE60136155D1 (de) 2008-11-27
US20020080643A1 (en) 2002-06-27
KR100428596B1 (ko) 2004-04-28
KR20020071443A (ko) 2002-09-12
US6693822B2 (en) 2004-02-17
CN1361535A (zh) 2002-07-31
JP2002197851A (ja) 2002-07-12
JP3920564B2 (ja) 2007-05-30
EP1227494A2 (en) 2002-07-31
TW508827B (en) 2002-11-01
EP1227494B1 (en) 2008-10-15

Similar Documents

Publication Publication Date Title
CN1206656C (zh) 磁随机存取存储器
CN1280829C (zh) 磁存储装置
CN1215464C (zh) 磁记录装置及其制造方法
KR101869149B1 (ko) 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스
US7668005B2 (en) Magnetic memory
US8508004B2 (en) Magnetic element having reduced current density
CN1283006C (zh) 磁存储装置及其制造方法
CN1612262A (zh) 在未构图的连续磁层中存储数据的系统和方法
CN1244154C (zh) 半导体存储装置
CN1655278A (zh) 包括热量产生层的磁随机存取存储器及相关方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1945740A (zh) 利用磁致电阻效应的相变存储器及其制造和操作方法
CN1489152A (zh) 磁电阻效应元件和磁存储器
CN1379408A (zh) 用于运行中固定的软参考层的包围层读－写导体
CN1819023A (zh) 对带可移位数据列的磁移位寄存器传送数据的系统及方法
CN1758372A (zh) 存储器
CN1379472A (zh) 半导体存储装置
CN105917411A (zh) 用于高密度低功率gshe-stt mram的多电平单元设计
US9230623B2 (en) Magnetic memory devices and methods of operating the same
CN1856836B (zh) 具有分段磁性写入线的mram阵列
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
US6812538B2 (en) MRAM cells having magnetic write lines with a stable magnetic state at the end regions
CN1495793A (zh) 磁随机存取存储器
US7218556B2 (en) Method of writing to MRAM devices
US6909628B2 (en) High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050615

Termination date: 20100125