CN1577614A - 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法 - Google Patents
磁阻效应元件、磁存储单元和磁存储器装置及其制造方法 Download PDFInfo
- Publication number
- CN1577614A CN1577614A CNA2004100545442A CN200410054544A CN1577614A CN 1577614 A CN1577614 A CN 1577614A CN A2004100545442 A CNA2004100545442 A CN A2004100545442A CN 200410054544 A CN200410054544 A CN 200410054544A CN 1577614 A CN1577614 A CN 1577614A
- Authority
- CN
- China
- Prior art keywords
- yoke
- mentioned
- magnetic
- pair
- magneto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
Abstract
提供一种具有紧凑结构、并可进行有效利用了由写入电流形成的磁场的稳定动作,而且高精度形成的磁存储器装置。由于在磁轭4的至少一部分中采用镀膜,因而与由干成膜法来形成的场合相比,可得到足够的厚度及高尺寸精度。因此可有效地形成更稳定的回流磁场34,可确保高可靠性。而且可将相邻存储单元1之间的间隔配置得更窄,适于高集成化及高密度化。
Description
技术领域
本发明涉及包含磁化方向因外部磁场而变化的感磁层的磁阻效应元件及磁存储单元及其制造方法、利用这些磁阻效应元件及磁存储单元中感磁层磁化方向的变化来进行信息记录·读出的磁存储器装置及其制造方法。
背景技术
以往,作为计算机及通信设备等信息处理装置中所用的通用存储器,采用DRAM(Dynamic Random Access Memory)及SRAM(StaticRAM)等易失性存储器。这些易失性存储器中,为保持存储,必须不停地提供电流以进行更新。此外由于切断电源后所有的信息都将消失,因而除了这些易失性存储器之外,作为用于记录信息的单元,还必须设置非易失性存储器,比如采用闪速EEPROM及磁硬盘装置等。
在这些非易失性存储器中,伴随着信息处理的高速化,访问的高速化也是一个重要的课题。随着便携信息设备的急速普及以及高性能化,能随时随地进行信息处理的旨在进行所谓普在计算的信息设备开发正在急速进行中。作为成为这种信息设备开发的中心的关键设备,对应于高速处理的非易失性存储器的开发正在被强烈要求。
作为有效于非易失性存储器的高速化的技术,已知的有一种由沿强磁性层的易磁化轴的磁化方向来存储信息的磁存储器单元被矩阵状配置的磁随机存取存储器(以下称MRAM:Magnetic Random AccessMemory)。在MRAM中,利用2个强磁性体中的磁化方向组合来存储信息。另一方面,通过探测由磁化方向对成为某个基准的方向平行还是反平行而产生的电阻变化(即电流或电压的变化),来进行存储信息的读出。由于按该原理来动作,因而在MRAM中,为进行稳定的写入及读出,电阻变化率应尽量大一些,这一点是重要的。
目前已实现实用化的MRAM利用了巨大磁阻(GMR:GiantMagneto-Resistive)效果。所谓GMR效果,是一种当将2个磁化层配置成各层的易磁化轴方向成为互相平行时,在这些各层的磁化方向沿易磁化轴成为平行的场合下电阻值最小,在反平行的场合下成为最大值的现象。作为利用了得到这种GMR效果的GMR元件的MRAM(以下称GMR-MRAM。),已知的有一种在比如专利文献1中披露的技术。
最近,为进一步提高存储速度及存取速度等,人们舍弃GMR-MRAM,提出了一种具有利用了隧道磁阻效果(TMR:Tunneling Magneto-Resistive)的TMR元件的MRAM(以下称TMR-MRAM。)。TMR效果是一种通过绝缘层来流动的隧道电流由裹夹极薄的绝缘层(隧道阻挡层)的2个强磁性层间磁化方向的相对角度而发生变化的效果。在2个强磁性层中的磁化方向互相平行的场合下电阻值最小,在互相反平行的场合下最大。在TMR-MRAM中,在TMR元件采用比如「CoFe/铝氧化物/CoFe」这种构成的场合下,电阻变化率提高40%,此外由于电阻值也较大,因而易于实现与MOSFET等半导体装置组合了的场合下的匹配。因此与GMR-MRAM相比,易于获得更高的输出,可期待存储容量及存取速度的提高。TMR-MRAM中,由在作为配置到了TMR元件附近的写入线的导线中流动电流而发生电流磁场,利用这一现象来使TMR元件的磁性层的磁化方向按规定方向来变化,从而存储信息。作为读出存储信息的方法,已知的有一种在与隧道阻挡层垂直的方向流动电流,以探测TMR元件的电阻变化的方法。对于这种TMR-MRAM技术,专利文献2或专利文献3中披露的技术已为人知。近来,对磁存储器装置的高密度化要求进一步提高,TMR元件的细微化也随之成为必要。TMR元件的细微化越发展,由基于其两端部磁极的反磁场的影响,存储信息的磁性层(闲置层)中的磁化方向便越不稳定,记录保持变得困难。鉴于这一问题,人们提出了一种在TMR元件附近的导线(写入线)周围,与闲置层一起来形成闭合磁路的构造(比如参照专利文献4。)。根据专利文献4,由于与记录有关的闲置层构成闭合磁路,因而可回避基于反磁场的不良影响,可实现高集成度的磁存储器装置。此外在该场合下,2条写入线双方均从闭合磁路的内侧通过,因而可效率良好地进行磁化反转。
【专利文献1】
美国专利第5343422号说明书
【专利文献2】
美国专利第5629922号说明书
【专利文献3】
特开平9-91949号公报
【专利文献4】
特开2001-273759号公报
发明内容
不过在上述专利文献4中,未披露对具有形成上述闭合磁路的构造的TMR-MRAM的具体制造方法。尤其是对于与TMR元件的闲置层一起来形成闭合磁路的闭合磁路层,为进一步实现细微化及高密度化,有必要在具有高尺寸精度的同时,在与基片面正交的方向具有足够的厚度。此外可以预见到随着今后的普及,具有优秀的批量生产性这一点也是重要的。鉴于这种状况,确定一种能实现高尺寸精度及足够的厚度的制造方法是当务之急。
本发明考虑到了上述问题点,本发明的第1目的是提供一种结构紧凑,可有效地利用由流经导线的电流而形成的磁场来进行稳定的写入而且高精度形成的磁阻效应元件、磁存储单元以及配备了它们的磁存储器装置。第2目的是提供一种用于制造上述磁阻效应元件、磁存储单元及磁存储器装置的方法。
本发明涉及的磁阻效应元件具有:磁轭,其与沿着导线的延伸方向的一部分区域对应配置并包围导线周围的一部分或全部;层叠体,其包含磁化方向因外部磁场而变化的感磁层、与磁轭磁连接并在与层叠面垂直的方向电流流动,磁轭的至少一部分由电镀膜来组成。
本发明涉及的磁阻效应元件的制造方法包括:与沿着导线的延伸方向的一部分区域对应配置并包围导线周围的一部分或全部而来形成磁轭的工序;包含磁化方向因外部磁场而变化的感磁层、与磁轭磁连接并在与层叠面垂直的方向电流流动而来形成层叠体的工序,在形成磁轭的工序中,由电镀生长来形成磁轭的至少一部分。
本发明涉及的磁存储单元包括:一对磁阻效应元件,其分别具有磁轭,其与沿着导线的延长方向的一部分区域对应配置并包围导线周围的一部分或全部;层叠体,其包含磁化方向因外部磁场而变化的感磁层、与磁轭磁连接并在与层叠面垂直的方向电流流动,该一对磁阻效应元件互相共有磁轭的一部分,磁轭的至少一部分由镀膜来组成。
本发明涉及的磁存储单元的制造方法,是具备分别具有磁轭及层叠体的一对磁阻效应元件的磁存储单元的制造方法,包括:形成与沿着导线的延伸方向的一部分区域对应配置、包围导线周围的一部分或全部并互相共有一部分的一对磁轭的工序;包含磁化方向因外部磁场而变化的感磁层、与一对磁轭分别磁连接并在与层叠面垂直的方向电流流动而来形成一对层叠体的工序,在形成一对磁轭的工序中,由电镀生长来形成一对磁轭的至少一部分。
本发明涉及的第1观点的磁存储器装置具有:第1写入线;与该第1写入线交叉并延伸的第2写入线;磁阻效应元件,该磁阻效应元件具有:磁轭,其与第1及第2写入线的交叉区对应配置并包围上述第1及第2写入线周围的一部分或全部;层叠体,其包含磁化方向因外部磁场而变化的感磁层、与磁轭磁连接并在与层叠面垂直的方向电流流动,磁轭的至少一部分由电镀膜来组成。
本发明涉及的第2观点的磁存储器装置具有:第1写入线;与该第1写入线交叉并延长的第2写入线;一对磁阻效应元件,该一对磁阻效应元件分别具有:磁轭,其与第1及第2写入线的交叉区对应配置并包围第1及第2写入线周围的一部分或全部;层叠体,其包含磁化方向因外部磁场而变化的感磁层、与磁轭磁连接并在与层叠面垂直的方向电流流动,一对磁阻效应元件互相共有磁轭的一部分,磁轭的至少一部分由电镀膜来组成。
本发明涉及的第2观点的磁存储器装置的制造方法,是包括第1写入线;与该第1写入线交叉并延伸的第2写入线;分别具有磁轭及层叠体的一对磁阻效应元件的磁存储器装置的制造方法,包括:形成与第1及第2写入线的交叉区对应配置、包围第1及第2写入线周围的一部分或全部并互相共有一部分的一对上述磁轭的工序;包含磁化方向因外部磁场而变化的感磁层、与一对磁轭分别磁连接并在与层叠面垂直的方向电流流动而来形成一对层叠体的工序,在形成一对磁轭的工序中,由电镀膜生长来形成一对磁轭的至少一部分。
根据本发明涉及的磁阻效应元件、磁存储单元、第1及第2观点的磁存储器装置,由于磁轭的至少一部分由镀膜来组成,因而与由干成膜法来形成的场合相比,可获得较大的厚度及高尺寸精度。
根据本发明涉及的磁阻效应元件的制造方法、磁存储单元的制造方法、第2观点的磁存储器装置的制造方法,由于由电镀法来形成磁轭的至少一部分,因而与由干成膜法来形成的场合相比,可获得较大的厚度及高尺寸精度。
本发明涉及的磁阻效应元件及第1观点的磁存储器装置中,磁轭也可以构成为,包含一对柱轭,其互相对置并在电镀膜的生长方向延伸;一个梁轭,其连接该一对柱轭的各一端之间,具有一部分开放的剖面形状。或者也可以构成为,包含一对柱轭,其互相对置并在电镀膜的生长方向延伸;一对梁轭,其连接一对柱轭的各一端之间,具有闭合的剖面形状。导线(第1及第2写入线)也可由电镀膜来组成
本发明涉及的磁存储单元及第2观点的磁存储器装置中,磁轭可以构成为:包含一对柱轭,其分别互相对置并在电镀膜的生长方向延伸;一个梁轭,其连接一对柱轭的各一端之间,具有一部分开放的剖面形状,一对磁阻效应元件至少互相共有一对柱轭中的一方。或者磁轭也可以构成为:包含一对梁轭,其分别连接一对柱轭的各一端之间,具有一部分开放的剖面形状,此外一对磁阻效应元件至少互相共有一对柱轭中的一方。导线(第1及第2写入线)也可由电镀膜来组成。这里,所谓「部分开放的剖面形状」,意味着在与导线的延伸方向正交的剖面上具有开放端的形状。
附图说明
图1是表示本发明的一实施方式涉及的磁存储器装置的整体构成的框图。
图2是表示图1所示的磁存储器装置的写入线构成的平面图。
图3是表示图1所示的磁存储器装置的存储单元组的主要部件构成的部分平面图。
图4是表示图1所示的磁存储器装置的存储单元组的主要部件构成的主要部件斜视图。
图5是表示图3所示的存储单元中沿着V-V线的切剖面构成的剖面图。
图6是表示图1所示的磁存储器装置的存储单元组的主要部件构成的另一部分平面图。
图7是表示图6所示的存储单元中沿着VII-VII线的切剖面构成的剖面图。
图8是表示图1所示的磁存储器装置的电路构成的电路图。
图9是表示图5所示的存储单元的剖面构成中写入电流方向与回流磁场方向(磁化方向)的关系的说明图。
图10是图8所示的电路构成中的部分放大图。
图11是表示图1所示的磁存储器装置制造方法中的一个工序的放大剖面图。
图12是表示接续图11的一个工序的放大剖面图。
图13是表示接续图12的一个工序的放大剖面图。
图14是表示接续图13的一个工序的放大剖面图。
图15是表示接续图14的一个工序的放大剖面图。
图16是表示接续图15的一个工序的放大剖面图。
图17是表示接续图16的一个工序的放大剖面图。
图18是表示接续图17的一个工序的放大剖面图。
图19是表示接续图18的一个工序的放大剖面图。
图20是表示接续图19的一个工序的放大剖面图。
图21是表示接续图20的一个工序的放大剖面图。
图22是表示接续图21的一个工序的放大剖面图。
图23是表示接续图22的一个工序的放大剖面图。
图24是表示接续图23的一个工序的放大剖面图。
图25是表示接续图24的一个工序的放大剖面图。
图26是表示接续图25的一个工序的放大剖面图。
图27是表示接续图26的一个工序的放大剖面图。
图28是用于说明基于图5所示的存储单元的制造方法一部分中采用的火焰喷镀法的被形成图案膜的形状特性的说明图。
图29是表示图5所示的存储单元中柱轭厚度与转换电流之间的关系的特性图。
图30是表示图7所示的存储单元的第1变形例的剖面图。
图31是表示图7所示的存储单元的第2变形例的剖面图。
图32是表示图7所示的存储单元的第3变形例的剖面图。
图33是表示图7所示的存储单元的第4变形例的剖面图。
图34是表示图7所示的存储单元的第5变形例的剖面图。
图35是表示图1所示的磁存储器装置的其它电路构成的电路图。
图36是图35所示的电路构成中的部分放大图。
符号说明
1...存储单元,1a,1b...磁阻效应(TMR)元件,2...第1磁性层,3...隧道阻挡层,4...环状磁性层,5...写入位线,6...写入字线,7...绝缘膜,8...第2磁性层,10...平行部分,14...连接部分,16...回流磁场,S20...层叠体,31...基体,32...读出字线,33...读出位线,34...共有部分,41...下部磁轭,42...柱轭,43...上部磁轭,46...写入字线引出电极,47...写入位线引出电极,48...读出字线引出电极,49...读出位线引出电极。
具体实施方式
以下参照附图,对本发明的实施方式作详细说明。
首先参照图1~图7,对本发明的一种实施方式所涉及的磁存储器装置的构成作以说明。
图1是表示本实施方式中磁存储器装置整体构成的概念图。磁存储器装置具有地址缓冲器51、数据缓冲器52、控制逻辑部53、存储单元组54、第1驱动控制电路部56、第2驱动控制电路部5 8、外部地址输入端子A0~A20、外部数据端子D0~D7。
存储单元组54具有一种具备了一对隧道磁阻效应元件(以下称TMR元件)的存储单元1在互相正交的字线方向(X方向)及位线方向(Y方向)被配置多个的矩阵构造。存储单元1是在磁存储器装置中存储数据的最小单位,是与本发明中的「磁存储单元」对应的一个具体示例。存储单元1的详情后述。
第1驱动控制电路部56具有Y方向地址解码器电路56A、传感放大器电路56B及电流驱动电路56C,第2驱动控制电路部58具有X方向地址解码器电路58A、定电流电路58B及电流驱动电路58C。
地址解码器电路56A、58A选择对应于所输入的地址信号的后述字解码线72(后述)及位解码线71(后述)。传感放大器电路56B及定电流电路58B是在进行读出动作时实施驱动的电路,电流驱动电路56C、58C是在进行写入动作时实施驱动的电路。
传感放大器电路56B与存储单元组54由在读出动作时流动传感电流的多个位解码线71来连接。同样,定电流电路58B与存储单元组54由在读出动作时流动传感电流的多个字解码线72来连接。
Y方向电流驱动电路56C与存储单元组54介于写入动作时所需的写入位线5(后述)来连接。同样,X方向电流驱动电路58C与存储单元组54介于写入动作时所需的写入字线6(后述)来连接。
地址缓冲器51具有外部地址输入端子A0~A20,而且还介于Y方向地址线57、X方向地址线55,与第1驱动控制电路部56内的Y方向地址解码器电路56A、第2驱动控制电路部58内的X方向地址解码器电路58A连接。该地址缓冲器51从外部地址输入端子A0~A20取入来自外部的地址信号,并由在内部配备的缓冲放大器(未图示)来放大到Y方向地址解码器电路56A、X方向地址解码器电路58B中所必需的电压电平。此外地址缓冲器51将该放大了的地址信号分为2个,并介于Y方向地址线57向Y方向地址解码器电路56A输出,同时介于X方向地址线55向X方向地址解码器电路58A输出。
数据缓冲器52由输入缓冲器52A及输出缓冲器52B来构成,具有外部数据端子D0~D7,并与控制逻辑部53连接,由来自控制逻辑部53的输出控制信号53A来动作。输入缓冲器52A介于Y方向及X方向写入用数据总线61、60,分别与第1驱动控制电路部56内的Y方向电流驱动电路56C、第2驱动控制电路部58内的X方向电流驱动电路58C连接,在对存储单元组54进行写入动作时,取入外部数据端子D0~D7的信号电压,在由内部缓冲放大器(未图示)放大至必要的电压电平后,介于X方向写入用数据总线60及Y方向写入用数据总线61,来传送给X方向电流驱动电路58C及Y方向电流驱动电路56C。输出缓冲器52B介于Y方向读出用数据总线62来与传感放大器电路56B连接,在读出存储单元组54中存储的信息信号时,由在内部配备的缓冲放大器(未图示),来放大从传感放大器电路56B输入的信息信号,然后以低阻抗来输出到外部数据端子D0~D7。
控制逻辑部53具有芯片选择端子CS及写入启动端子WE,并与数据缓冲器52连接。该控制逻辑部53取入来自从多个存储单元组54中选择读出及写入对象的芯片选择端子CS的信号电压、以及来自输出写入许可信号的写入启动端子WE的信号电压,并将输出控制信号53A向数据缓冲器52输出。
接下来,对本实施方式的磁存储器装置中的信息写入动作所涉及的构成作以说明。
图2是表示存储单元组54中写入动作所涉及的主要部件平面构成的概念图。如图2所示,本实施方式的磁存储器装置构成为,包含多个写入位线5a,5b、与该多个写入位线5a,5b分别交叉的来延伸的多个写入字线6,并具有在写入位线5a,5b与写入字线6交叉的各区域中,这些写入位线5a,5b与写入字线6互相平行来延伸的平行部分10。具体地说,如图2所示,写入字线6以矩形波状沿X方向来延伸,而写入位线5a及写入位线5b交互并行,以直线状沿Y方向来延伸。写入字线6中矩形波状的上升部分及下降部分与写入位线5a,5b共同来形成多个平行部分10。存储单元1被设置到写入位线5a,5b与写入字线6交叉的各区域,从而分别包含平行部分10的至少一部。这里,在交叉区域中设置存储单元1这一点,也包含在交叉点的相邻处设置存储单元1这一场合。存储单元1由TMR元件1a及TMR元件1b来构成,TMR元件1a被设置到写入位线5a与写入字线6交叉的各区域,而TMR元件1b则被设置到写入位线5b与写入字线6交叉的各区域。这里,TMR元件1a及TMR元件1b是与本发明的「一对磁阻效应元件」对应的一个具体示例。
写入位线5a,5b及写入字线6中,分别流动来自Y方向电流驱动电路56C及X方向电流驱动电路58C的电流。这里,流经写入位线5a的电流及流经写入位线5b的电流必须互相处于反向,比如如图2的箭头所示,在将写入位线5a的电流方向设为+Y方向的场合下,写入位线5b的电流方向便成为-Y方向。因此在该场合下,如果将流经写入字线6的电流方向整体设为+X方向(纸面上从左至右),则流经TMR元件1a内部的写入位线5a及写入字线6的电流方向便成为互相平行。而流经TMR元件1b内部的写入位线5b及写入字线6的电流方向也成为互相平行。以下,在没有特别需要区别电流方向的场合下,以写入位线5来表示写入位线5a,5b。写入字线6是与本发明的「第1写入线」对应的一个具体示例,写入位线5是与本发明的「第2写入线」对应的一个具体示例。
图3更具体地表示存储单元组54的主要部分平面构成。图3所示的写入位线5a,5b、写入字线6及存储单元1(TMR元件1a,1b)与图2对应。TMR元件1a,1b被配置到沿Y方向延伸的写入位线5a,5b与写入字线6的平行部分10。TMR元件1a,1b具有分别包含感磁层的层叠体S20a,S20b及磁轭4a,4b,感磁层的磁化方向由流经平行部分10中的写入位线5及写入字线6双方的电流所产生的磁场(即在磁轭4a,4b中为外部磁场)而变化。在该场合下,平行部分10中的写入位线5与写入字线6被设置到在XY平面几乎一致的位置,但被配置为在Z方向具有一定的间隔,而且互相电绝缘。
在各写入位线5的两端,分别设有写入位线引出电极47。各写入位线引出电极47被连接成一方与Y方向电流驱动电路56C连接,另一方最终接地。同样,在各写入字线6的两端,分别设有写入字线引出电极46。各写入字线引出电极46被连接成一方与X方向电流驱动电路58C连接,另一方最终接地。图3中,为便于观察写入字线6的形状,省略了部分写入位线5来图示。
图4是存储单元1的放大斜视图。如图4所示,写入字线6、写入位线5a,5b及磁轭4a,4b介于绝缘膜7a,7b被互相电绝缘。组成层叠体S20b的一部分的层叠部分20b,在裹夹写入字线6的写入位线5b相反侧的磁轭4b的表面形成。在磁轭4b的形成了层叠部分20b的表面的相反侧表面,读出字线32在X方向延伸来设置。此外组成与写入位线5a及写入字线6对应的层叠体S20a的一部分的层叠部分20a,在与磁轭4b互相共有一部分的磁轭4a的表面上形成,这一点图4未图示。该一对层叠体S20a,S20b与在磁轭4a,4b的相反侧形成的导电层36a,36b连接(只图示了导电层36b)。一对导电层36a,36b构成一对肖特基二极管75a,75b(后述)的一部分,该肖特基二极管75a,75b的另一端与在Y方向延伸的读出位线33a,33b(未图示)连接。
图5(A)表示图3所示的存储单元1的V-V切断线箭头方向的剖面构成。图5(B)将图5(A)所示的存储单元1概念性分解成TMR元件1a及TMR元件1b来图示。
如图5(A),(B)所示,存储单元1中的TMR元件1a与写入位线5a及写入字线6的交叉区对应来配置,具有包围写入位线5a及写入字线6的周围全部来构成的磁轭4a、构成为包含磁化方向因外部磁场而变化的感磁层,并与磁轭4a磁连接,而且在与层叠面垂直的方向电流流动的层叠体S20a。而TMR元件1b与写入位线5b及写入字线6的交叉区对应来配置,具有包围写入位线5b及写入字线6的周围全部来构成的磁轭4b、构成为包含磁化方向因外部磁场而变化的感磁层,并与磁轭4b磁连接,而且在与层叠面垂直的方向电流流动的层叠体S20b。这些TMR元件1a,1b互相共有磁轭4a,4b的一部分即共有部分34。磁轭4的至少一部分以及写入位线5及写入字线6中的一方由镀膜来组成。
感磁层由构成磁轭4a,4b的一部分的连接部分14a,14b、以及后述的第2磁性层8a,8b来构成,连接部分14a,14b与第2磁性层8a,8b互相磁性交换耦合。
层叠体S20a,S20b由层叠部分20a,20b及连接部分14a,14b来构成。层叠部分20a,20b是一种TMR膜,构成为:从磁轭4a,4b(连接部分14a,14b)侧开始,依次包含第2磁性层8a,8b、隧道阻挡层3a,3b、磁化方向被固定的第1磁性层2a,2b,而且在与层叠面垂直的方向电流流动。如上所述,第2磁性层8a,8b与磁轭4a,4b的连接部分14a,14b一起作为感磁层来起作用。此外图5中,为明示层叠体S20a,S20b的构成,将层叠体S20的尺寸相对周围放大来夸张表示。
使一对TMR元件1a,1b的磁化方向互相向反平行方向反转后,在共有部分34中由写入位线5a,5b及写入字线6产生的电流磁场便成为同一方向,磁通密度增大。因此,可以更有效地利用电流磁场,可以进一步减小使磁轭4a,4b的连接部分14a,14b及第2磁性层8a,8b的磁化反转所必需的电流。此外由于共有磁轭4,因而可容易地形成一对TMR元件1a,1b,而且可缩小存储单元1的形成面积,实现存储信息的大容量化。
层叠体S20a,20b中,在第1磁性层2a,2b与第2磁性层8a,8b之间施加与层叠面垂直方向的电压后,比如第1磁性层2a,2b的电子便穿过隧道阻挡层3a,3b向第2磁性层8a,8b移动,隧道电流便开始流动。该隧道电流,由同隧道阻挡层3的界面部分中的第1磁性层2a,2b的自旋与第2磁性层8a,8b的自旋的相对角度而变化。即,在第1磁性层2a,2b的自旋与第2磁性层8a,8b的自旋互相平行的场合下,电阻值最小,而在反平行时则电阻值最大。利用这些电阻值,磁阻变化率(MR比)被按式(1)来定义。
(MR比)=dR/R ...(1)
这里,「dR」是自旋互相平行的场合与反平行场合下的电阻值之差,「R」是自旋互相平行场合下的电阻值。
针对隧道电流的电阻值(以下称隧道电阻Rt。)强烈依存于隧道阻挡层3的膜厚T。隧道电阻Rt在低电压区,如式(2)所示,对隧道阻挡层3的膜厚T以指数函数关系来增加。
Rt∝exp(2χT),χ={8π2m*(φ·Ef)0.5}/h ……(2)
这里,「Φ」表示阻挡层高度,「m*」表示电子的有效质量,「Ef」表示费密能量,h表示基片常数。一般在采用了TMR元件的存储器单元中,为实现与晶体管等半导体装置的匹配,隧道电阻Rt达到数10kΩ·(μm)2是适当的。然而为实现磁存储器装置中的高密度化及动作的高速化,隧道电阻Rt最好为10kΩ·(μm)2以下,如果为1kΩ·(μm)2以下则更好。因此为实现上述隧道电阻Rt,最好使隧道阻挡层3的厚度T处于2nm以下,如果处于1.5nm以下则更好。
通过使隧道阻挡层3a,3b的厚度T变薄,可以降低隧道电阻Rt,然而另一方面,由于发生由第1磁性层2a,2b与第2磁性层8a,8b的接合界面的凹凸而引起的漏电流,因而MR比将下降。为防止这一现象,隧道阻挡层3a,3b的厚度T有必要达到使漏电流不产生流动的厚度,具体地说,最好为0.3nm以上的厚度。
层叠体S20a,S20b最好构成为具有保磁力差型构造,第1磁性层2a,2b的保磁力大于第2磁性层8a,8b的保磁力。具体地说,第1磁性层2的保磁力最好大于(50/4π)×103A/m,尤其希望大于(100/4π)×103A/m。这样,可以防止第1磁性层2a,2b中的磁化方向受到外部紊乱磁场等不需要的磁场的影响。第1磁性层2a,2b由比如5nm厚度的钴铁合金(CoFe)来组成。此外也可以在第1磁性层2a,2b中采用单体钴(Co)、钴白金合金(CoPt)、镍铁钴合金(NiFeCo)等。第2磁性层8a,8b由比如单体钴(Co)、钴铁合金(CoFe)、钴白金合金(CoPt)、镍铁合金(NiFe)或镍铁钴合金(NiFeCo)来构成。由于第1磁性层2a,2b与第2磁性层8a,8b的易磁化轴在第1磁性层2a,2b与第2磁性层8a,8b的磁化方向成为互相平行或反平行的状态达到稳定,因而最好平行。
磁轭4a,4b构成为:环状包围写入位线5及写入字线6中平行部分10的至少一部分来延伸,并由流经该平行部分10的电流而在磁轭4a,4b内部产生回流磁场。更详细地说,如图5(B)所示,磁轭4a构成为,包含互相对置并在电镀膜的生长方向(Z方向)延伸的一对柱轭421,422、作为连接这些柱轭421,422的各一端之间的一对梁轭的下部磁轭41a及上部磁轭43a,并具有闭合的剖面形状。而磁轭4b构成为,包含互相对置并在电镀膜的生长方向(Z方向)延伸的一对柱轭422,423、作为连接这些柱轭422,423的各一端之间的一对梁轭的下部磁轭41b及上部磁轭43b,而且也具有闭合的剖面形状。TMR元件1a及TMR元件1b互相共有各自中的柱轭422、下部磁轭41a及下部磁轭41b的一部分、以及上部磁轭43a与上部磁轭43b的一部分,如图5(A)所示来形成共有部分34。在这种磁轭4a,4b中,各磁化方向由上述回流磁场而反转。在该场合下,磁轭4a,4b的连接部分14a,14b以及与其邻接的第2磁性层8a,8b作为存储信息的存储层来起作用。磁轭4a,4b由比如镍铁合金(NiFe)来组成,它的至少一部分由镀膜来组成。因此,磁轭4a,4b可确保高尺寸精度及足够的厚度。此外最好构成为在(100/4π)×103A/m以下的范围内,连接部分14a,14b的保磁力小于第1磁性层2a,2b的保磁力。这是因为在超过(100/4π)×103A/m的保磁力下,由因写入电流的增大而引起的发热,可能会发生TMR膜即层叠部分20a,20b自身的劣化。此外还因为连接部分14a,14b的保磁力超过第1磁性层2a,2b的保磁力后,写入电流将增大,从而使作为磁化固定层的第1磁性层2a,2b的磁化方向发生变化,并破坏作为存储元件的层叠部分20a,20b。为使基于写入位线5a,5b及写入字线6的电流磁场集中到磁轭4a,4b,磁轭4a,4b的透磁率最好更大一些。具体地说,最好为2000以上,如为6000以上则更好。
写入位线5及写入字线6均具有依次层叠了10nm厚的钛(Ti)、10nm厚的氮化钛(TiN)及500nm厚的铝(Al)的构造,并由绝缘膜7来互相电绝缘。写入位线5及写入字线6也可以由比如铝(Al)、铜(Cu)及钨(W)的至少1种来组成。对针对采用了这些写入位线5及写入字线6的存储单元1的更具体的写入动作在后文记述。
接下来对信息读出动作所涉及的构成作以说明。图6表示存储单元组54的读出动作所涉及的主要部件平面构成,而且与图3对应。
如图6所示,各存储单元1,在XY平面上的多个读出字线32与多个读出位线33的各交叉点各配置1个。这里,处于存储单元1的下面的层叠部分20a,20b介于一对肖特基二极管75a,75b与一对读出位线33a,33b相接,上面(层叠部分20a,20b的相反侧)与读出字线32相接。读出位线33a,33b向各存储单元1中的一对TMR元件1a,1b的每一个提供读出电流,其中的读出字线32,将流经TMR元件1a,1b的每一个的读出电流引向接地线。在各读出位线33的两端,分别设有读出位线引出电极49。而在各读出字线32的两端,则分别设有读出位线引出电极48。
图7表示沿着图6所示的VII-VII切断线的箭头方向的剖面构成。如图7所示,本实施方式的磁存储器装置构成为:在包含存储单元1的区域,在设有用作整流元件的肖特基二极管75(以下简称二极管75。)的基体31上,依次形成一对层叠部分20a,20b及磁轭4a,4b。
一对二极管75a,75b从层叠部分20a,20b侧开始,依次具有导电层36a,36b、外延层37及基片38,在这些导电层36a,36b与外延层37之间形成肖特基壁垒。二极管75a与二极管75b构成为:除了裹夹层叠部分20a,20b来与环状磁性层4连接之外,没有互相电连接的部分。基片38是n型硅片。一般在n型硅片中实施磷(P)杂质扩散,作为基片38,采用由高浓度磷扩散而成为n++型的基片。与此相反,在外延层37中实施低浓度磷扩散而成为n-型。通过使该n-型半导体即外延层37与由金属组成的导电层36a,36b相接触,来产生带隙,并形成肖特基壁垒。此外,一对二极管75a,75b分别介于连接层33T来与读出位线33a,33b连接。
接下来参照图8,对本实施方式的磁存储器装置中的读出动作所涉及的电路构成作以说明。
图8是由存储单元组54及其读出电路组成的电路系统的构成图。该读出电路系统中,存储单元1是由一对TMR元件1a,1b组成的差动放大型单元。这里,将TMR元件1a,1b中分别流动的读出电流(从读出位线33a,33b分别流入TMR元件1a,1b,并向共通的读出字线32流出的电流)的差分值作为输出,来进行各存储单元1的信息的读出。
图8中,存储单元组5 4的各位串的存储单元1、以及包含传感放大器电路56B的读出电路的一部分,构成读出电路的重复单位即单位读出电路80(...,80n,80n+1,...),并与位串方向并行来配置。各单位读出电路80n介于位解码线71(...,71n,71n+1,...),来与Y方向地址解码器电路56A连接,介于Y方向读出用数据总线62,来与输出缓冲器52B连接。
在存储单元组54中,由在X方向排列的读出字线32(...,32m,32m+1,...)、以及在Y方向排列的一对读出位线33a,33b来形成矩阵状配线。各存储单元1被配置到与由一对读出位线33a,33b裹夹的区域中读出字线32的交叉位置。各存储单元1中TMR元件1a,1b各自的一端,介于一对二极管75a,75b来与读出位线33a,33b连接,而各自的另一端则与共通的读出字线32连接。
各读出字线32的一端分别介于读出字线引出电极48,来与各读出开关83(...,83m,83m+1,...)连接,并与共通的定电流电路58B连接。各读出开关83构成为:介于各字线解码线72(...,72m,72m+1,...)来与X方向地址解码器电路58A连接,并在输入了来自X方向地址解码器电路58A的选择信号后导通。定电流电路58B具有使流经读出字线32的电流达到稳定的功能。
各读出位线33的一端,介于读出位线引出电极49分别与传感放大器电路56B连接,另一端最终分别接地。传感放大器电路56B被按单位读出电路80来设置1个,具有在各单位读出电路80中取入一对读出位线33a,33b之间的电位差,并放大该电位差的功能。各传感放大器电路56B分别与输出线82(...,82n,82n+1,...)连接,最终由Y方向读出用数据总线62来与输出缓冲器52B连接。
接下来对本实施方式的磁存储器装置的动作作以说明。
首先参照图2及图9(A)、(B),对存储单元1中的写入动作作以说明。图9(A)、(B)表示图5所示的存储单元1的剖面构成中写入电流方向与回流磁场方向(磁化方向)的关系。图9(A)、(B)中各磁性层中所示的箭头表示该磁性层中的磁化方向。但对磁轭4a,4b,还同时表示在内部形成的磁路的磁场方向。这里,第1磁性层2a,2b中,其磁化被固定到-X方向。图9(A)、(B)表示一种在从存储单元1中通过的互相平行的写入位线5及写入字线6中,写入电流在互相同一的方向流动的场合。图9(A)对应于图2所示的写入电流方向。图9(A)表示一种下列场合:即,在TMR元件1a中,在与纸面垂直的方向,写入电流从前部向后部(向+Y方向)流动,在包围写入位线5a的部分的轭磁4a的内部顺时针旋转的方向发生回流磁场16a,同时在TMR元件1b中,在与纸面垂直的方向,写入电流从后部向前部(向-Y方向)流动,在包围写入位线5b的部分的磁轭4b的内部反时针旋转的方向发生回流磁场16b。在该场合下,连接部分14a及第2磁性层8a的磁化方向成为-X方向,连接部分14b及第2磁性层8b的磁化方向成为+X方向。而图9(B)则对应于流经写入位线5及写入字线6的电流方向成为与图9(A)所示的状态完全相反的电流方向的场合。即图9(B)表示一种下列场合:在TMR元件1a中,在与纸面垂直的方向,写入电流从后部向前部(向-Y方向)流动,在包围写入位线5a的部分的磁轭4a的内部反时针旋转的方向发生回流磁场16a,同时在TMR元件1b中,在与纸面垂直的方向,写入电流从前部向后部(向+Y方向)流动,在包围写入位线5b的部分的磁轭4b的内部顺时针旋转的方向发生回流磁场16b。在该场合下,连接部分14a及第2磁性层8a的磁化方向成为+X方向,连接部分14b及第2磁性层8b的磁化方向成为-X方向。
在图9(A)、(B)的场合下,由于贯通TMR元件1a的写入位线5a及写入字线6的电流方向与贯通TMR元件1b的写入位线5b及写入字线6的电流方向成为互相相反的方向,因而可以使流经与磁轭4a,4b的共有部分34相当的柱轭422(参照图5)的回流磁场16a,16b的方向成为同一方向(在图9(A)中为+Z方向,在图9(B)中为-Z方向)。
从图9(A)、(B)可看出,由于根据由流经贯通磁轭4a,4b的写入位线5及写入字线6双方的电流产生的回流磁场16a,16b的方向,连接部分14a及第2磁性层8a、连接部分1b及第2磁性层8b的磁化方向变为互为相反的方向,因而可利用这一现象在存储单元1中存储信息。
即,在写入位线5a,5b及写入字线6中,电流按同一方向来流动后,第2磁性层8a,8b的磁化方向随着磁轭4a,4b的磁化方向反转而变化,可存储「0」或「1」的2值信息。比如在使图9(A)的状态,即连接部分14a及第2磁性层8a在-X方向磁化,而连接部分14b及第2磁性层8b在+X方向磁化的状态与「0」对应的场合下,可以通过使图9(B)的状态,即连接部分14a及第2磁性层8a在+X方向磁化,而连接部分14b及第2磁性层8b在-X方向磁化的状态与「1」对应来进行存储。
在该场合下,在TMR元件1a,1b中,如果第1磁性层2a,2b与第2磁性层8a,8b的磁化方向平行,便成为流通大隧道电流的低电阻状态,如果反平行,便成为只流通小隧道电流的高电阻状态。即,组成对的TMR元件1a及TMR元件1b必定有一方是低电阻,而另一方是高电阻来存储信息。在写入位线5与写入字线6中互相反向来流动写入电流的场合下,或者在只在某一方中流动写入电流的场合下,各第2磁性层8的磁化方向不反转,不进行数据的改写。
如上所述,根据形成上述构成的本实施方式磁存储器装置中的存储单元1,通过在写入位线5与写入字线6双方中流动同一方向的电流,由写入位线5产生的电流磁场与由写入字线6产生的电流磁场在磁轭4的内部成为同一方向,可形成合成磁场。因此,与不设置磁轭4的场合以及写入位线5与写入字线6正交的场合等相比,可得到大的磁通密度,因而可更有效地利用电流磁场,可进一步减小使磁轭4的连接部分14及第2磁性层8的磁化反转所必需的电流。
此外由于在隧道阻挡层3与磁轭4的连接部分14之间设有第2磁性层8,因而可得到下列长处。即,可形成连接部分14与第2磁性层8的交换耦合,通过作为第2感磁部分的第2磁性层8中的磁化方向更好地相一致,可进行更稳定的写入。此外由于可以将连接部分14的保磁力抑制到更小,因而可通过降低写入动作时的电流值来减小发热量,可充分地发挥作为磁存储器装置的功能。
接下来参照图1及图8,对本实施方式的磁存储器装置的读出动作作以说明。
首先,由第1驱动控制电路部56中的地址解码器电路56A,来选择多个位解码线71中的1个,并向对应的传感放大器电路56B传送控制信号。其结果是,在读出位线33a,33b中流动读出电流,并向TMR元件1a,1b中的层叠体S20a,S20b侧提供正电位。同样,由第2驱动控制电路部58中的X方向地址解码器电路58A,来选择多个字解码线72中的1个,对应位置的读出开关83被驱动。所选择的读出开关83成为通电状态,在对应的读出字线32中流动读出电流,并向层叠体S20a,S20b的相反侧提供负电位。因此可对由Y方向地址解码器电路56A及X方向地址解码器电路58A选择的1个存储单元1,流动读出所需的读出电流。基于该读出电流,可检测一对第2磁性层8a,8b的磁化方向,并读出所存储的信息。
图10(A)、(B)以电路图来表示存储单元1的外围部。白箭头表示层叠体S20a,S20b各自的第1磁性层2a,2b的磁化方向,黑箭头表示第2磁性层8a,8b的磁化方向。第1磁性层2a,2b的磁化方向均被固定到左方向。图10(A)中,在层叠体S20a中,第1磁性层2a与第2磁性层2b成为平行的磁化方向,而在层叠体S20b中,第1磁性层2b与第2磁性层2b则成为反平行的磁化方向。在该场合下,层叠体S20a成为低电阻状态,层叠体S20b成为高电阻状态,比如与「0」对应。而在图10(B)的场合下,与图10(A)的场合相反,层叠体S20a成为高电阻状态,层叠体S20b成为低电阻状态,比如与「1」对应。这样的2值信息可通过利用层叠体S20a与层叠体S20b的电阻值大小来检测分别流动的电流值的差分来进行。
本实施方式的磁存储器装置中,由上述构成,可通过在写入位线5及写入字线6双方中流动电流来形成闭合磁路,可有效地进行TMR元件1a,1b的磁轭4a,4b中的磁化反转,同时可对与成为写入对象的存储单元1邻接的存储单元降低磁影响。这里,由于磁轭4a,4b中的一部分、以及写入位线5a,5b及写入字线6由镀膜来组成,因而这些磁轭4a,4b、写入位线5a,5b及写入字线6可确保高尺寸精度及足够的厚度。因此可在磁轭4的内部形成进行稳定的磁化反转所需的足够的回流磁场,可进行更稳定的写入及读出动作。此外可由基于磁轭4a,4b的屏蔽效果,将在基片上相邻的存储单元之间的间隔配置得更狭窄,有利于作为磁存储器装置的高集成化及高密度化。
接下来,对具有上述构成的本实施方式中磁存储单元的制造方法及磁存储器装置的制造方法作以说明。
本实施方式的磁存储单元及具备了它的磁存储器装置的制造方法中,由电镀生长来形成环状磁性层中的至少一部分。以下参照图11~图27,主要对磁存储器装置中的存储单元1的制造方法作具体说明。图11~图27是与图7对应的剖面图,依序表示了其制造过程。
在第1工序,在基片31上介于层叠部分S20a,S20b,来形成下部磁轭41。这里,首先如图11所示,准备一种在埋设了二极管75a,75b的基片31上,形成了层叠部分S20a,S20b及覆盖其周围的绝缘膜17A的基片。在接续图11的后续图12~图27中,省略了基片31的详细图示。接下来如图12所示,由比如溅射等来全面形成由镍铁合金(NiFe)组成的金属膜41Z,然后如图13所示,在对应于层叠部分S20a,S20b的区域的金属膜41Z上形成具有规定形状的抗蚀图30A,并由铣削等来除去不需要的金属膜41Z,由此获得下部磁轭41(41a,41b)。一般将这种薄膜的图案形成方法称为铣削法。
接着在第2工序,在下部磁轭41上形成3个下部柱轭42B(421B,422B,423B)。这里首先除去抗蚀图30A,如图14所示,由比如溅射等来全面形成由NiFe组成的电镀基底膜42BS。接下来在电镀基底膜42BS上有选择地形成抗蚀图30B。这里,保留形成下部柱轭42B的区域。然后浸渍电镀层,进行将电镀基底膜42BS用作电极的电镀处理,如图15所示,形成由比如NiFe组成的3个下部柱轭42B。形成了下部柱轭42B后,使抗蚀图30剥离,由铣削等来除去所露出的电镀基底膜42BS。一般将这种薄膜的图案形成方法称为火焰喷镀法。
接下来在第3工序,在各下部柱轭42B之间,介于绝缘膜7A来形成写入字线6。这里,首先如图16所示,利用比如CVD装置来形成由Al2O3等组成的绝缘膜7A,以覆盖整体。接着如图17所示,由溅射等来形成由比如铜等组成的电镀基底膜6S,以覆盖绝缘膜7A。此后如图18所示,有选择地形成抗蚀图30C,以保留下部柱轭42B之间的区域,接下来如图19所示,形成金属层6Z,以至少埋入下部柱轭42B之间的区域。这里,通过浸渍电镀层,以进行将电镀基底膜6S用作电极的电镀处理,来形成由铜组成的金属层6Z。此后使抗蚀图30C剥离,并由铣削等来除去所露出的电镀基底膜6S。此外如图20所示,由溅射等来形成由比如Al2O3等组成的绝缘膜17B,以覆盖整体,接着如图21所示,利用比如CMP装置全面进行研磨并使之平坦,以成为规定的厚度。由此来形成写入字线6。
接下来在第4工序,形成绝缘膜7B,从而覆盖写入字线6的上面,并与绝缘膜7A一起来包围写入字线6的周围。具体地说,如图2 2所示,在除了写入字线6、电镀基底膜6S、绝缘膜7A在表面上露出的区域之外的区域,有选择地形成抗蚀图30D,然后将该抗蚀图30D作为掩膜来进行溅射,由此如图23所示,形成由比如Al2O3等组成的绝缘膜7B。接下来除去抗蚀图30D,由此显现出覆盖写入字线6、电镀基底膜6S、绝缘膜7A的绝缘膜7B。这里,在抗蚀图30D的端面下部形成凹陷部后,可易于使其剥离。
接下来在第5工序,在3个下部柱轭42B(421B,422B,423B)上,形成3个上部柱轭42U(421U,422U,423U)。通过重复与图14、图15所示的下部柱轭42B的形成工序同样的操作,可形成上部柱轭42U。接下来在第6工序,在上部柱轭42U之间,介于绝缘膜7C来形成写入位线5(5a,5b)。通过重复与图16~图23所示的写入字线6的形成工序同样的操作,可形成写入位线5。接下来在第7工序,形成绝缘膜7D,从而覆盖写入位线5的上面,并与绝缘膜7C一起来包围写入位线5的周围。以下参照图24,对上述第5~第7工序作具体说明。
在第5工序,首先在上述第4工序形成了绝缘膜7B后,由比如溅射等全面形成由NiFe组成的电镀基底膜42US。接下来,在电镀基底膜42US上有选择地形成抗蚀图(未图示)。这里,保留形成上部柱轭42U的区域,接下来浸渍电镀层,并进行将电镀基底膜42US用作电极的电镀处理,来形成由比如NiFe组成的上部柱轭42U。在形成上部柱轭42U后,使抗蚀图剥离,由铣削等来除去所露出的电镀基底膜42US。接下来在第6工序,利用比如CVD装置来形成由比如Al2O3等组成的绝缘膜7C,以覆盖整体,接着由溅射等,来形成由比如铜组成的电镀基底膜5S,以覆盖该绝缘膜7C。接下来,有选择地形成抗蚀图(未图示),以保留上部柱轭42U之间的区域,并形成写入位线5,以至少埋入上部柱轭42U之间的区域。这里,浸渍电镀层,并进行将电镀基底膜5S用作电极的电镀处理,由此来形成由铜组成的写入位线5。在形成写入位线5后,使抗蚀图剥离,并由铣削等来除去电镀基底膜5S。然后由溅射等来形成由比如Al2O3等组成的绝缘膜17D,以覆盖整体,接着利用比如CMP(Chemical Mechanical Polishing)装置,进行全面研磨并使之平坦,以成为规定的厚度。接下来在第7工序,在除了写入位线5、电镀基底膜5S、绝缘膜7C在表面上露出的区域之外的区域,有选择地形成抗蚀图(未图示),然后将该抗蚀图作为掩膜来进行溅射,由此形成由比如Al2O3等组成的绝缘膜7D。通过除去抗蚀图,来显现出覆盖写入位线5、电镀基底膜5S、绝缘膜7C的绝缘膜7D。
接下来在第8工序,设置上部磁轭43,以覆盖上部柱轭42U及绝缘膜7D,由此结束由下部磁轭41、一对下部及上部柱状磁性层42B,42U、上部磁轭43来组成的磁轭4的形成。具体地说,首先如图25所示,由溅射等来形成电镀基底膜43S,以覆盖全面。接着如图26所示,在电镀基底膜43S上,按照除去下部磁轭41的形成区所对应的区域的原则来有选择地形成抗蚀图30E,然后将其用作掩膜,来实施利用了电镀基底膜43S的电镀处理,由此来形成由比如NiFe组成的上部磁轭43。在形成上部磁轭43后,使抗蚀图30E剥离,由铣削等来除去所露出的电镀基底膜43S。接着,全面形成由比如Al2O3等组成的绝缘膜17F,然后如图27所示,利用比如CMP装置进行全面研磨并使之平坦,以成为规定的厚度。磁轭4的形成由此而结束,存储单元1完成。接着形成具有所希望的幅度的读出字线32,以与上部磁轭43电连接。
此后,在写入字线6的各两个终端形成写入字线引出电极46,在写入位线5的各两个终端形成写入位线引出电极47,在读出字线32的各两个终端形成读出字线引出电极48,在读出位线33的各两个终端形成读出位线引出电极49。
由上述过程,全部结束包含存储单元1的存储单元组54的形成。
通过由溅射装置及CVD装置等来形成氧化硅(SiO2)或Al2O3等保护层的工序、以及研磨该保护膜以露出各引出电极46~49的工序,磁存储器装置的制造由此结束。
如上所述,在本实施方式中,由电镀生长来形成磁轭4中的下部及上部柱轭42、上部磁轭43及写入位线5和写入字线6,然而在由基于溅射等的干成膜法、以及与铣削法及反应性离子蚀刻法等的干态图案形成法组合了的干成膜法来形成上述部件的场合下,会发生以下问题:首先,虽然溅射等干成膜法易于形成比如数nm以下的薄膜,但基于有着数百nm厚度的功能膜的形成需要大量时间等理由,该方法是不理想的。另外如果以抗蚀图作为掩膜,来对被形成图案膜进行干蚀刻,则一般抗蚀图本身也会被蚀刻,不仅在厚度方向,即使在幅度方向(平面方向)也会产生狭细。此外被形成图案膜端面的倾斜也易于趋缓。因此难以得到高的尺寸精度。
作为使被形成图案膜的端面斜度变陡的方法,也考虑一种采用低蚀刻率(难以被蚀刻)的无机掩膜材料的方法。然而在该场合下,由于在被形成图案膜上会残留不需要的无机掩膜材料,因而难以适用于本实施方式中磁存储器装置的制造方法。
与此相反,根据本实施方式的制造方法,由于由电镀生长来形成磁轭4中的下部及上部柱轭42、上部磁轭43及写入位线5和写入字线6,因而与由溅射等干态法来形成的场合相比,易于增大边缘角度,可高精度地形成磁轭4和写入位线5及写入字线6,并具有足够的厚度。因此,在基片上相邻的存储单元之间的间隔可配置得更小,可形成高集成化、高密度化的磁存储器装置。
【实施例】
接下来,对本实施方式的具体实施例作以说明。
首先,对由本实施方式中的火焰喷镀法、以及干成膜法形成的由NiFe组成的被形成图案膜的端面倾斜角度θ进行了比较调查。图28(A)表示其结果。
图28(A)中的横轴表示各被形成图案膜PF的平均厚度Tave.(nm),而纵轴则表示各被形成图案膜PF的端面所形成的倾斜角度θ(deg.)。所谓倾斜角度θ,如图28(B)所示,表示形成了被形成图案膜PF的支持面131S与各被形成图案膜PF的端面所构成的角度,0°意味着与支持面131S平行,90°意味着与支持面131S垂直。「○」表示基于火焰喷镀法的试样的特性值,「▲」表示基于铣削法的试样的特性值,「●」表示基于反应性离子蚀刻(RIE)法的试样的特性值。对各试样分别准备了6种厚度,并测定了边角θ。基于火焰喷镀法的试样是一种由NiFe组成的具有所希望的厚度的电镀膜图案,按以下方法来形成。即通过溅射来形成由NiFe组成的电极膜,然后在它上面有选择地形成248nm用化学放大型抗蚀图,在包含铁离子的镍压浴中浸渍,实施电镀处理,由此来形成镀膜图,接着以镀膜图作为掩膜,由铣削来除去上述电极膜。在该场合下,电极膜的厚度约为30nm。248nm用化学放大型抗蚀图中,所形成的厚度为各镀膜厚+50nm,并形成大约500nm的沟槽幅度。基于铣削法的试样按以下方法来形成。即,在由溅射形成了规定厚度的NiFe膜后,在它上面有选择地形成厚度为300nm、线性幅度为500nm的248nm用化学放大型抗蚀图,并以该抗蚀图作为掩膜,利用氩气,从与支持面垂直的方向对上述NiFe膜进行铣削。铣削条件是,将气压设为2.67×10-2Pa,将束电流设为300mA,将加速电压设为-500V。基于RIE法的试样按以下方法来形成。即,在由溅射形成了规定厚度的NiFe膜后,在它上面有选择地形成厚度为50nm、幅度为500nm的钛(Ti)膜,并将该钛膜用作掩膜,由RIE进行上述NiFe膜的蚀刻。该装置是一种电容耦合型平行平板电极型装置,蚀刻条件是:采用各混合了50mol%的NH3及Co的气体,将气压设为0.75Pa,将频率设为13.26MHz,将高频功率密度设为4×104W/cm2。
如图28(A)所示,在「○」所示的火焰喷镀法中,对于100nm~500nm厚度Tave.的任意一个,均可维持相同高度的倾斜角度θ(近乎90°)。而在「▲」所示的铣削法以及「●」所示的RIE法中,厚度Tave.越增加,倾斜角度θ便越小,即端面趋缓。尤其在「●」所示的RIE法中,倾斜角度θ的降低更为显著,在500nm的厚度Tave.下达到20°。从上述结果可看出,如果由火焰喷镀法来形成由NiFe组成的被形成图案膜,则可使该端面与支持面几乎垂直。因此如果将其用于磁存储器装置的制造方法中,则可实现高集成化及高密度化。
接下来,对具有图5(A)所示剖面构造的本实施方式中磁存储单元的柱轭与转换电流的关系实施了调查。图29表示其结果。
图29是测定了使图5(A)所示的TMR元件1a的感磁层(连接部分14a及第2磁性层8a)与TMR元件1b的感磁层(连接部分14b及第2磁性层8b)中的磁化方向反转所必需的写入电流即转换电流的结果。横轴表示柱轭42的Z方向长度即厚度(nm)。而纵轴表示磁化方向反转所必需的转换电流(mA)。在图29中,「○」所在的曲线是TMR元件1a的感磁层磁化反转所必需的转换电流,「●」所在的曲线是TMR元件1b的感磁层磁化反转所必需的转换电流。在厚度为400nm的场合下,两者均表示出1.2mA的转换电流,但厚度变薄后,两者之差便增大。尤其在200nm的场合下,TMR元件1b的感磁层中的转换电流成为1.0mA,显示出更低的值,但TMR元件1a的感磁层中的转换电流则成为1.9mA,几乎高达TMR元件1b的2倍。
在图5(A)所示的存储单元1中,通过使TMR元件1a的感磁层中的磁化方向与TMR元件1b的感磁层中的磁化方向互相反平行,来进行信息的记录。因此在只有一方感磁层反转的状态下不进行信息记录。如图29所示,在柱轭42的厚度为200nm的场合下,转换电流成为1.0mA后,TMR元件1b的感磁层产生反转,而TMR元件1a的感磁层不反转。因此不能进行信息记录。在该场合下,可通过使转换电流达到1.9mA以上来使TMR元件1a,1b双方的感磁层反转。在柱轭4 2的厚度为300nm的场合下,可通过设置到1.3mA以上的转换电流来使TMR元件1a,1b双方的感磁层反转。在柱轭42的厚度为400nm的场合下,可通过设置到1.2mA以上的转换电流来使TMR元件1a,1b双方的感磁层反转。这是因为通过增大柱轭42的厚度,可易于在磁轭4的内部形成左右偏差较小的均匀磁场。
于是可确认以下事实:即,转换电流依存于柱轭的厚度,通过增大柱轭的厚度,可以缩小TMR元件1a,1b各自感磁层中的转换电流之差,同时即使是更低的转换电流,也可以进行TMR元件1a,1b双方的磁化反转,因而是有效的。
以上列举实施方式及实施例,对本发明作了说明,但本发明不局限于这些实施方式及实施例,可进行各种变更。具体地说,比如在上述实施方式中,对磁存储单元中的一对磁阻效应元件分别具备环状磁轭,并连接该一对环状磁轭的场合作了说明,但不限定于此。比如也可以如图30中的存储单元1A(第1变形例)所示,连接2个其剖面在层叠体的相反侧有开口部的“コ”字形磁轭(具有部分开放的剖面形状的磁轭)。具体地说,图30所示的存储单元1A具有TMR元件1a,其包含下部磁轭41a、连接该下部磁轭41a的两端部,并在与支持面31S的正交方向延伸的一对柱轭421,422;TMR元件1b,其包含下部磁轭41b、连接该下部磁轭41b的两端部,并在与支持面31S的正交方向延伸的一对柱轭422,423,该一对TMR元件1a,1b至少互相共有柱轭422。在这种构成中,通过由电镀法来形成磁轭的至少一部分,也可以确保高尺寸精度及足够的厚度,将其用于磁存储器装置后,也可实现高集成化及高密度化。
在上述实施方式中,对具有一对磁阻效应元件的磁存储单元作了说明,但不限定于此。比如也可以如图31中的存储单元1B(第2变形例)所示,将具有1个磁轭4及1个层叠部分20的单体TMR元件用作磁存储器元件。在这种构成的存储单元1B中同样,通过由电镀法来形成磁轭4的至少一部分,可确保高尺寸精度及足够的厚度。由这种单体TMR元件组成的存储单元中,也可以如图3 2中的存储单元1C(第3变形例)所示,具有不是环状磁轭而是具有部分开放的“コ”字形剖面形状的磁轭。尤其在由单体TMR元件组成的存储单元的场合下,如图33中的存储单元1D(第4变形例)所示,也可以在裹夹磁轭4的基片31的相反侧设置层叠部分20。在该场合下同样,如图34中的存储单元1E(第5变形例)所示,可形成具有一部分开放的剖面形状的磁轭4。
在本实施方式中,作为读出电路中的整流元件,采用1对二极管,但不限定于此,比如也可以如图35及图36所示,采用1对双极晶体管76。在该场合下,各存储单元1中的TMR元件1a,1b各自的一端,介于一对双极晶体管76a,76b来与读出位线33a,33b连接,各自的另一端与共通的读出字线32连接。更详细地说,一对双极晶体管76a,76b中的基极B与字解码线72连接,集电极C介于连接层29来与读出位线33a,33b连接,发射极E则介于连接层27,分别与层叠部分20a,20b连接。在该场合下,来自字解码线72的控制信号到达所选择的一对双极晶体管76a,76b中的基极B后,集电极C与发射极E之间成为导通状态,读出电流将在层叠体S20a,S20b(层叠部分20a,20b)中流动,从而进行信息的读出。
【发明效果】
如上所述,根据本发明的磁阻效应元件、磁存储单元、第1及第2观点的磁存储器装置、磁阻效应元件的制造方法、磁存储单元的制造方法及第2观点的磁存储器装置的制造方法,由于磁轭的至少一部分采用镀膜,因而与由干态成膜法来形成的场合相比,可获得足够的厚度及高尺寸精度。因此,可有效地形成更稳定的回流磁场,可确保高可靠性。尤其是根据本发明的磁存储器装置,可使相邻的磁阻效应元件或磁存储单元之间的间隔更窄,可适于高集成化及高密度化。
Claims (19)
1.一种磁阻效应元件,其特征在于:
具有
磁轭,其与沿着导线的延伸方向的一部分区域对应配置并包围上述导线周围的一部分或全部;
层叠体,其包含磁化方向因外部磁场而变化的感磁层、与上述磁轭磁连接并在与层叠面垂直的方向电流流动,
上述磁轭的至少一部分由电镀膜来组成。
2.权利要求1中记载的磁阻效应元件,其特征在于:
上述磁轭构成为,包含
一对柱轭,其互相对置并在上述电镀膜的生长方向延伸;
一个梁轭,其连接上述一对柱轭的各一端之间,
具有一部分开放的剖面形状。
3.权利要求1中记载的磁阻效应元件,其特征在于:
上述磁轭构成为,包含
一对柱轭,其互相对置并在上述电镀膜的生长方向延伸;
一对梁轭,其连接上述一对柱轭的各一端之间,
具有闭合的剖面形状。
4.权利要求1中记载的磁阻效应元件,其特征在于:
上述导线也由电镀膜来组成。
5.一种磁阻效应元件的制造方法,其特征在于:
包括
与沿着导线的延伸方向的一部分区域对应配置并包围上述导线周围的一部分或全部而来形成磁轭的工序;
包含磁化方向因外部磁场而变化的感磁层、与上述磁轭磁连接并在与层叠面垂直的方向电流流动而来形成层叠体的工序,
在形成上述磁轭的工序中,由电镀生长来形成上述磁轭的至少一部分。
6.一种磁存储单元,其特征在于:
包括一对磁阻效应元件,其分别具有
磁轭,其与沿着导线的延长方向的一部分区域对应配置并包围上述导线周围的一部分或全部;
层叠体,其包含磁化方向因外部磁场而变化的感磁层、与上述磁轭磁连接并在与层叠面垂直的方向电流流动,
上述一对磁阻效应元件互相共有上述磁轭的一部分,
上述磁轭的至少一部分由镀膜来组成。
7.权利要求6中记载的磁存储单元,其特征在于:
上述磁轭包含
一对柱轭,其分别互相对置并在上述电镀膜的生长方向延伸;
一个梁轭,其连接上述一对柱轭的各一端之间,
并且具有一部分开放的剖面形状,
上述一对磁阻效应元件至少互相共有上述一对柱轭中的一方。
8.权利要求6中记载的磁存储单元,其特征在于:
上述磁轭包含
一对柱轭,其分别互相对置并在上述电镀膜的生长方向延伸;
一对梁轭,其连接上述一对柱轭的各一端之间,
并且具有闭合的剖面形状,
上述一对磁阻效应元件,至少互相共有上述一对柱轭中的一方。
9.权利要求6中记载的磁存储单元,其特征在于:
上述导线也由电镀膜来组成。
10.一种磁存储单元的制造方法,是具备分别具有磁轭及层叠体的一对磁阻效应元件的磁存储单元的制造方法,其特征在于:
包括
形成与沿着导线的延伸方向的一部分区域对应配置、包围上述导线周围的一部分或全部并互相共有一部分的一对上述磁轭的工序;
包含磁化方向因外部磁场而变化的感磁层、与上述一对磁轭分别磁连接并在与层叠面垂直的方向电流流动而来形成一对上述层叠体的工序,
在形成上述一对磁轭的工序中,由电镀生长来形成上述一对磁轭的至少一部分。
11.一种磁存储器装置,其特征在于:
具有
第1写入线;
与该第1写入线交叉并延伸的第2写入线;
磁阻效应元件,
上述磁阻效应元件具有
磁轭,其与上述第1及第2写入线的交叉区对应配置并包围上述第1及第2写入线周围的一部分或全部;
层叠体,其包含磁化方向因外部磁场而变化的感磁层、与上述磁轭磁连接并在与层叠面垂直的方向电流流动,
上述磁轭的至少一部分由电镀膜来组成。
12.权利要求11中记载的磁存储器装置,其特征在于:
上述磁轭包含
一对柱轭,其互相对置并在上述电镀膜的生长方向延伸;
一个梁轭,其连接上述一对柱轭的各一端之间,
并且具有一部分开放的剖面形状。
13.权利要求11中记载的磁存储器装置,其特征在于:
上述磁轭包含
一对柱轭,其互相对置并在上述电镀膜的生长方向延伸;
一对梁轭,其连接上述一对柱轭的各一端之间,
并且具有闭合的剖面形状。
14.权利要求11中记载的磁存储器装置,其特征在于:
上述第1及第2导线也由电镀膜来组成。
15.一种磁存储器装置,其特征在于:
具有
第1写入线;
与该第1写入线交叉并延长的第2写入线;
一对磁阻效应元件,
上述一对磁阻效应元件分别具有
磁轭,其与上述第1及第2写入线的交叉区对应配置并包围上述第1及第2写入线周围的一部分或全部;
层叠体,其包含磁化方向因外部磁场而变化的感磁层、与上述磁轭磁连接并在与层叠面垂直的方向电流流动,
上述一对磁阻效应元件互相共有上述磁轭的一部分,
上述磁轭的至少一部分由电镀膜来组成。
16.权利要求15中记载的磁存储器装置,其特征在于:
上述磁轭包含
一对柱轭,其分别互相对置并在上述电镀膜的生长方向延伸;
一个梁轭,其连接上述一对柱轭的各一端之间,
并且具有一部分开放的剖面形状,
上述一对磁阻效应元件,至少互相共有上述一对柱轭中的一方。
17.权利要求15中记载的磁存储器装置,其特征在于:
上述磁轭包含
一对柱轭,其分别互相对置并在上述电镀膜的生长方向延伸;
一对梁轭,其连接上述一对柱轭的各一端之间,
并且具有闭合的剖面形状,
上述一对磁阻效应元件,至少互相共有上述一对柱轭中的一方。
18.权利要求15中记载的磁存储器装置,其特征在于:
上述第1及第2导线也由电镀膜来组成。
19.一种磁存储器装置的制造方法,是包括第1写入线;与该第1写入线交叉并延伸的第2写入线;分别具有磁轭及层叠体的一对磁阻效应元件的磁存储器装置的制造方法,其特征在于:
包括
形成与上述第1及第2写入线的交叉区对应配置、包围上述第1及第2写入线周围的一部分或全部并互相共有一部分的一对上述磁轭的工序;
包含磁化方向因外部磁场而变化的感磁层、与上述一对磁轭分别磁连接并在与层叠面垂直的方向电流流动而来形成一对上述层叠体的工序,
在形成上述一对磁轭的工序中,由电镀膜生长来形成上述一对磁轭的至少一部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003200412A JP2005044847A (ja) | 2003-07-23 | 2003-07-23 | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 |
JP200412/03 | 2003-07-23 | ||
JP200412/2003 | 2003-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1577614A true CN1577614A (zh) | 2005-02-09 |
CN100538875C CN100538875C (zh) | 2009-09-09 |
Family
ID=34074469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100545442A Expired - Fee Related CN100538875C (zh) | 2003-07-23 | 2004-07-23 | 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7026677B2 (zh) |
EP (1) | EP1511041B1 (zh) |
JP (1) | JP2005044847A (zh) |
CN (1) | CN100538875C (zh) |
DE (1) | DE602004010335T2 (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4534441B2 (ja) * | 2003-07-25 | 2010-09-01 | Tdk株式会社 | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
JP4544396B2 (ja) * | 2003-09-05 | 2010-09-15 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
JP2005109266A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 |
US20060022286A1 (en) * | 2004-07-30 | 2006-02-02 | Rainer Leuschner | Ferromagnetic liner for conductive lines of magnetic memory cells |
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
US7911830B2 (en) | 2007-05-17 | 2011-03-22 | Integrated Magnetoelectronics | Scalable nonvolatile memory |
US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
US7974119B2 (en) * | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
JP5556809B2 (ja) * | 2009-03-30 | 2014-07-23 | 日本電気株式会社 | 情報処理システム、情報圧縮装置、情報復元装置、情報処理方法及びそのプログラム |
US8158967B2 (en) * | 2009-11-23 | 2012-04-17 | Micron Technology, Inc. | Integrated memory arrays |
US8897061B2 (en) | 2012-01-30 | 2014-11-25 | Quantumag Consultancy Corp. | MTJ cell for an MRAM device and a manufacturing method thereof |
US20150019147A1 (en) * | 2013-07-11 | 2015-01-15 | Qualcomm Incorporated | Method and device for estimating damage to magnetic tunnel junction (mtj) elements |
US9741923B2 (en) | 2015-09-25 | 2017-08-22 | Integrated Magnetoelectronics Corporation | SpinRAM |
US9842986B2 (en) * | 2015-12-15 | 2017-12-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of forming the same |
JP6699635B2 (ja) * | 2017-08-18 | 2020-05-27 | Tdk株式会社 | 磁気センサ |
US10553783B2 (en) | 2018-06-29 | 2020-02-04 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof |
US10381551B1 (en) * | 2018-06-29 | 2019-08-13 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0269129B1 (en) * | 1986-11-28 | 1993-09-22 | Nec Corporation | Thin film magnetic head |
US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
JPH0817019A (ja) * | 1994-06-28 | 1996-01-19 | Nec Corp | 磁気抵抗効果ヘッド |
US5629922A (en) * | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
JP3333670B2 (ja) | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
DE69835475D1 (de) | 1997-04-28 | 2006-09-21 | Canon Kk | Magnetisches Dünnfilmspeicherelement unter Verwendung des GMR-Effekts und magnetischer Dünnfilmspeicher |
DE19836567C2 (de) * | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
JP2001273759A (ja) | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
US6590803B2 (en) | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP2002353415A (ja) | 2001-05-23 | 2002-12-06 | Internatl Business Mach Corp <Ibm> | 記憶素子、メモリセル及び記憶回路ブロック |
US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
-
2003
- 2003-07-23 JP JP2003200412A patent/JP2005044847A/ja active Pending
-
2004
- 2004-07-20 US US10/893,981 patent/US7026677B2/en not_active Expired - Fee Related
- 2004-07-22 DE DE602004010335T patent/DE602004010335T2/de not_active Expired - Lifetime
- 2004-07-22 EP EP04017356A patent/EP1511041B1/en not_active Expired - Fee Related
- 2004-07-23 CN CNB2004100545442A patent/CN100538875C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050018476A1 (en) | 2005-01-27 |
JP2005044847A (ja) | 2005-02-17 |
EP1511041B1 (en) | 2007-11-28 |
DE602004010335D1 (de) | 2008-01-10 |
DE602004010335T2 (de) | 2008-10-02 |
US7026677B2 (en) | 2006-04-11 |
EP1511041A3 (en) | 2005-06-22 |
EP1511041A2 (en) | 2005-03-02 |
CN100538875C (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1577614A (zh) | 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法 | |
CN1215464C (zh) | 磁记录装置及其制造方法 | |
CN1206656C (zh) | 磁随机存取存储器 | |
CN100350498C (zh) | 磁电阻效应元件和磁存储器 | |
CN100351945C (zh) | 磁阻效应元件和磁存储器 | |
CN1503229A (zh) | 磁阻效应元件、磁存储器以及磁头 | |
CN1758372A (zh) | 存储器 | |
CN1612262A (zh) | 在未构图的连续磁层中存储数据的系统和方法 | |
CN1713400A (zh) | 自旋晶体管、可编程逻辑电路和磁存储器 | |
CN1345091A (zh) | 利用隧道磁阻效应的半导体存储器及其制造方法 | |
CN1497601A (zh) | 磁存储器件、写入磁存储器件的方法和从磁存储器件读出的方法 | |
CN100350496C (zh) | 磁存储装置及其制造方法 | |
CN1495793A (zh) | 磁随机存取存储器 | |
CN1290117C (zh) | 磁存储器 | |
CN1495929A (zh) | 磁阻效应元件、磁存储器及其制造方法 | |
CN1610000A (zh) | 磁阻效应元件、磁存储单元及磁存储器 | |
TWI246182B (en) | Magnetic memory cell and magnetic memory device and the manufacturing method of the same | |
CN1606094A (zh) | 磁阻效应元件、磁存储单元及磁存储器 | |
US7470964B2 (en) | Magnetic memory and manufacturing method thereof | |
CN1873827A (zh) | 磁存储器及其制造方法 | |
CN1967860A (zh) | 包括单字线晶体管的磁性存储元件的系统及其制造方法 | |
JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
CN1604229A (zh) | 磁存储器件和磁存储器件的制造方法 | |
CN1591674A (zh) | 磁阻效应元件、磁性存储单元和磁性存储器件 | |
CN1770313A (zh) | 磁存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090909 Termination date: 20120723 |