CN1873827A - 磁存储器及其制造方法 - Google Patents

磁存储器及其制造方法 Download PDF

Info

Publication number
CN1873827A
CN1873827A CNA2006100850675A CN200610085067A CN1873827A CN 1873827 A CN1873827 A CN 1873827A CN A2006100850675 A CNA2006100850675 A CN A2006100850675A CN 200610085067 A CN200610085067 A CN 200610085067A CN 1873827 A CN1873827 A CN 1873827A
Authority
CN
China
Prior art keywords
distribution
magnetic
magnetosphere
fixed bed
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100850675A
Other languages
English (en)
Inventor
古贺启治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1873827A publication Critical patent/CN1873827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种可靠性高的磁存储器及其制造方法。在磁轭(5)和感磁层(5b)的磁连接部附近，感磁层(5b)内的磁化的方向紊乱。即，如果读出时起作用的感磁层(5b)中的固定层相对区域的磁化的方向不紊乱，则可靠性提高。所以，在本磁存储器中，使固定层(43、44)的面积(S1)比感磁层(5b)的面积(S2)小，在感磁层(5b)的与固定层相对的部分，形成与其周围的区域相比、磁化的方向相对不紊乱的结构，使数据读出时的可靠性提高。

Description

磁存储器及其制造方法
技术领域
本发明涉及磁存储器及其制造方法。
背景技术
近年来，MRAM(Magnetic Random Access Memory：磁性随机存储器)作为在计算机和通讯设备等信息处理装置中使用的存储器件，正在受到关注。MRAM利用磁性来存储数据，所以具有不存在像作为易失存储器的DRAM(Dynamic Random Access Memory：动态随机存储器)和SRAM(Static RAM：静态随机存储器)那样因断电而丢失信息的不利情况的优点。
另外，MRAM与现有的快速电擦除可编程只读存储器(FlashEEPROM)和硬盘装置那样的非易失存储装置相比，存取速度、可靠性、耗电等方面非常优异。因此，存在MRAM可以将DRAM和SRAM等易失存储器的功能、以及快速电擦除可编程只读存储器(FlashEEPROM)和硬盘装置等非易失存储装置的功能全部替代的可能性。
MRAM具有利用TMR(Tunneling Magneto Resistance：隧道磁电阻)效应和GMR(Giant Magneto Resistance：巨磁电阻)效应等的磁阻效应元件。在向MRAM写入数据的情况下，使电流流过配置在磁阻效应元件附近的写入配线，通过因该电流产生的磁场，磁阻效应元件内的感磁层(自由层)的磁化方向改变。在读出MRAM的数据的情况下，根据使电流流过与磁阻效应元件电连接的读出配线的情况下的磁阻效应元件的电阻值，判别出存储的数据。
但是，有时在写入配线的周围产生的磁场，会对相邻元件带来影响，成为误动作的原因。所以，已尝试了在写入配线的周围配置磁轭，来抑制对相邻元件的影响(例如，下述专利文献1)。
【专利文献1】特开2004-128430号公报
但是，上述的磁存储器的可靠性不够。
发明内容
本发明是为了解决这样的课题而做出的，其目的是提供一种可靠性高的磁存储器及其制造方法。
为了解决上述课题，第一方面的磁存储器，具有二维排列的多个存储区域，其特征在于：多个存储区域分别具有将感磁层、非磁性层和固定层叠层形成的磁阻效应元件、包围写入配线的外周并产生赋予感磁层的磁力线的磁轭、和与磁阻效应元件电连接的读出配线，固定层的面积比感磁层的面积小。
使电流流过写入配线时，通过磁轭将磁力线赋予感磁层。由于磁轭包围写入配线的周围，所以具有抑制磁通量向相邻元件的泄漏、并且使感磁层内的磁通密度增加的功能。与没有磁轭的情况相比，流过写入配线的电流可以较小。由于来自磁阻效应元件的电流在读出配线中流过，该电流量(电阻值)依赖于感磁层的磁化方向，所以通过读出配线可以读出存储的数据。
在此，在磁轭和感磁层的磁连接部附近，感磁层内的磁化方向紊乱。即，如果读出时起作用的感磁层中的固定层相对区域的磁化方向不紊乱，则可靠性提高。因此，在本磁传感器中，使固定层的面积比感磁层的面积小，在感磁层的与固定层相对的部分中，形成与其周围的区域相比、磁化方向相对不紊乱的结构，使数据读出时的可靠性提高。
另外，第二方面的磁存储器，其特征在于：在基板上形成感磁层，在感磁层上形成非磁性层，在非磁性层上形成固定层。即，由于感磁层存在于基板一侧，所以可以容易地增大其面积。
另外，第三方面的磁存储器，其特征在于：非磁性层由绝缘体构成。这种情况下，可以使磁阻效应元件作为由感磁层、绝缘体、固定层构成的TMR元件起作用。此外，将非磁性层的厚度设定为产生隧道效应的程度的厚度。
第四方面所述的磁存储器，其特征在于：具有与写入配线电连接的写入开关。接通(ON)写入开关时，可以向写入配线供给写入电流。
第五方面所述的磁存储器，其特征在于：具有与读出配线电连接的读出开关。接通(ON)读出开关时，可以取出读出配线中的来自磁阻效应元件的读出电流。
第六方面所述的磁存储器，其特征在于：写入开关是MOSFET(Metal-Oxide Semiconductor field-effect transistor：金属氧化物半导体场效应晶体管)。这种情况下，通过使赋予MOSFET的栅极电极的电位改变，可以控制MOSFET的ON/OFF。
第七方面所述的磁存储器的制造方法，用于制造具有二维排列的多个存储区域，多个存储区域分别具有将感磁层、非磁性层和固定层叠层形成的磁阻效应元件、包围写入配线的外周并产生赋予感磁层的磁力线的磁轭、和与磁阻效应元件电连接的读出配线的磁存储器，其特征在于，包括：在基板上依次叠层感磁层、非磁性层和固定层的工序；在固定层的部分表面上形成第一光致抗蚀剂的工序；和进行蚀刻，直到非磁性层或感磁层从固定层上的第一光致抗蚀剂上露出，使得固定层的面积比感磁层的面积小的工序。
根据该制造方法，由于可以使用光致抗蚀剂使固定层的面积比感磁层的面积小，所以可以容易地制造可靠性高的磁传感器。
第八方面所述的磁存储器的制造方法，其特征在于：上述蚀刻工序之后，在第一光致抗蚀剂上和露出表面上形成第一绝缘层，然后将第一光致抗蚀剂剥离。
在固定层上的第一光致抗蚀剂上形成的第一绝缘层通过剥离而被除去，但在固定层的周围，第一绝缘层残留，由第一绝缘层保护固定层的周围部分。
第九方面所述的磁存储器的制造方法，其特征在于，具有：以固定层的表面露出的方式在周围的面上形成第二光致抗蚀剂的工序；使配线材料堆积在第二光致抗蚀剂上和固定层上的工序；和保留配线材料，将第二光致抗蚀剂剥离，形成写入配线的工序。
这种情况下，通过剥离可以容易地形成写入配线。
第十方面所述的磁存储器的制造方法，其特征在于，具有：在写入配线上和周围的表面上形成第二绝缘层的工序；在写入配线上形成第三光致抗蚀剂的工序；从写入配线上的第三光致抗蚀剂上，对第二绝缘层进行蚀刻的工序；除去第三光致抗蚀剂的工序；和在残留在写入配线上的第二绝缘层和周围的露出表面上堆积软磁性材料，形成磁轭的工序。
这种情况下，可以使位于写入配线的下部的第一绝缘层、位于侧部和上部的第二绝缘层残留，形成包围写入配线的周围、与感磁层磁结合的磁轭。
第十一方面所述的磁存储器的制造方法，其特征在于：具有在磁轭上形成保护层的工序。这种情况下，磁轭由保护层保护。
本发明的磁存储器，可靠性高、其制造方法简单。
附图说明
图1是本实施方式的磁存储器1的电路图。
图2是图1所示的存储区域3的简要立体图。
图3是图2所示的存储区域3的III-III箭头方向的截面图(YZ平面)。
图4是图2所示的存储区域3的IV-IV箭头方向的截面图(XZ平面)。
图5是TMR元件附近的磁性元件部的截面图(XZ平面)。
图6是表示存储区域中的TMR元件周边的动作的图。
图7是表示存储区域中的TMR元件周边的动作的图。
图8是感磁层的平面图。
图9是图5所示的TMR元件的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
图10是图5所示的TMR元件的其它变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
图11是图5所示的TMR元件的其它变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
图12是图5所示的TMR元件的其它变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
图13是图12所示的TMR元件的其它变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
图14是说明图5所示的元件的TMR元件部的形成工序的图。
图15是说明图5所示的元件的配线部的形成工序的图。
图16是说明图5所示的元件的磁轭部的形成工序的图。
图17是实施方式的磁存储器1的电路图。
图18是图17所示的存储区域3的简要立体图。
符号说明
5        磁轭
5b       感磁层
43、44   固定层
42       非磁性层
31       写入配线
33       读出配线
具体实施方式
下面，参照附图，对本发明的磁存储器及其制造方法的实施方式进行详细说明。此外，在图的说明中，相同的要素采用相同的符号，省略重复的说明。
图1是本实施方式的磁存储器1的电路图，图2是图1所示的存储区域3的简要立体图。
磁存储器1具有存储部2、位选择电路11、字选择电路12、位配线13a和13b、字配线14a和14b。存储部2由多个存储区域3构成。多个存储区域3排列成由m行n列(m、n为2以上的整数)构成的二维形状。多个存储区域3分别具有：TMR元件4、包括写入配线31和读出配线33的磁性元件部9、写入晶体管32、读出晶体管34。
TMR元件4是包括磁化方向随外部磁场改变的感磁层5b的磁阻效应元件。具体地说，TMR元件4构成为包括：作为感磁层的第一磁性层(自由层)5b；磁化方向被固定的第二磁性层(固定层)43、44；和被夹在感磁层5b和固定层43、44之间的非磁性层(绝缘层)42。
TMR元件4沿着写入配线31的一部分配置，使得感磁层5b的磁化方向受到由流过写入配线31的写入电流产生的外部磁场而改变。感磁层5b的磁化方向由于写入电流而改变时，感磁层5b和强磁性层43之间的电阻值，根据感磁层5b的磁化方向和固定层43、44的磁化方向的关系而改变。
磁存储器1具有：包围写入配线31的外周并产生赋予感磁层5b的磁力线的磁轭5(参照图2)、和与磁阻效应元件(TMR元件)4电连接的读出配线33。在此，固定层(43、44的叠层)的面积S1比感磁层的面积S2小。
电流流过写入配线31时，磁力线通过磁轭5被赋予感磁层5b。由于磁轭5包围写入配线31的周围，所以具有抑制向相邻元件的磁通泄漏、并且使感磁层5b内的磁通密度增加的功能。与没有磁轭5的情况相比，流过写入配线31的电流可以较小。在读出配线33中流过来自TMR元件4的电流，该电流量(电阻值)依赖于感磁层5b的磁化方向，所以通过读出配线33可以读出存储的数据。
在此，在磁轭5和感磁层5b的磁连接部附近，感磁层5b内的磁化方向紊乱。即，如果读出时起作用的感磁层5b中的固定层相对区域的磁化方向不紊乱，则可靠性提高。因此，在本磁传感器中，使固定层43、44的面积S1比感磁层5b的面积S2小，在感磁层5b的与固定层相对的部分中，形成与其周围的区域相比、磁化方向相对不紊乱的结构，使数据读出时的可靠性提高。另外，固定层43、44位于包括感磁层5b的重心的位置。此外，S1和S2的比例为1∶2～1∶50。
写入配线31是用于通过写入电流向TMR元件4的感磁层5b提供外部磁场的配线。写入配线31的一端通过电极D2与位配线13a电连接。写入配线31的另一端与写入晶体管32的源极或漏极电连接。写入晶体管32是用于控制写入配线31中的写入电流的导通的半导体写入开关。写入晶体管32的漏极和源极中的一个与写入配线31电连接，另一个与位配线13b电连接。写入晶体管32的栅极与字配线14a电连接。
读出配线33是用于在TMR元件4中流过读出电流的配线。具体地说，读出配线33是通过TMR元件4连接位配线13b和位配线13a的配线。另外，读出晶体管34是用于控制读出配线33中的读出电流的导通的半导体读出开关。读出晶体管34的源极和漏极中的一个与TMR元件4的感磁层5b电连接，源极和漏极中的另一个与位配线13b电连接。另外，读出晶体管34的栅极与字配线14b电连接。为了各自独立地控制写入晶体管32和读出晶体管34的栅极，设置写入用和读出用的字配线，分别进行连接。
位配线13a和13b与存储区域3的各列对应地进行配置。位配线13a和13b是本实施方式中的第一配线。即，位配线13a与对应列的存储区域3各自具有的写入配线31的一端电连接。另外，本实施方式的位配线13a也与对应列的存储区域3各自具有的读出配线33的一端电连接。位配线13b与对应列的存储区域3各自具有的写入晶体管32的漏极或源极电连接。另外，字配线14a、14b是本实施方式的第二配线。即，字配线14a、14b与存储区域3的各行对应地进行配置，与作为对应行的存储区域3各自具有的写入晶体管32、读出晶体管34的控制端子的栅极电连接。
位选择电路11是本实施方式中的写入电流生成装置。即，位选择电路11具有向各存储区域3的写入配线31提供正或负的写入电流的功能。具体地说，位选择电路11构成为包括：根据从磁存储器1的内部或外部写入数据时指定的地址，选择符合该地址的列的地址译码电路；和向与选择的列对应的位配线13a和位配线13b之间供给正或负的写入电流的电流驱动电路。另外，字选择电路12具有根据从磁存储器1的内部或外部写入数据时指定的地址，选择符合该地址的行，向与选择的行对应的字配线14a、14b提供控制电压的功能。
具有以上的构成的磁存储器1，如以下那样动作。
从磁存储器1的内部或外部进行数据写入的地址(i行j列/1≤i≤m、1≤j≤n)被指定时，位选择电路11和字选择电路12分别选择符合的j列和i行。在由字选择电路12选择的i行中包含的存储区域3的写入晶体管32中，控制电压通过字配线14a被施加到栅极上，成为写入电流可以导通的状态。
另外，在由位选择电路11选择的j列中包含的存储区域3中，与数据相应的正或负的电压被施加在位配线13a和位配线13b之间。
在由位选择电路11选择的j列和由字选择电路12选择的i行的双方中包含的存储区域3中，通过写入晶体管32，在写入配线31中产生写入电流，由于由该写入电流产生的磁场，TMR元件4的感磁层5b的磁化方向反转。这样，二进制数据被写入到指定的地址(i行j列)的存储区域3中。
另外，从磁存储器1的内部或外部进行数据读出的地址(k行l列/1≤k≤m，1≤l≤n)被指定时，位选择电路11和字选择电路12分别选择符合的l列和k行。在由字选择电路12选择的k行中包含的存储区域3的读出晶体管34中，控制电压通过字配线14b被施加到栅极上，成为读出电流能够导通的状态。另外，从位选择电路11，向与由位选择电路11选择的l列对应的位配线13a和位配线13b之间，施加用于流过读出电流的电压。
在由位选择电路11选择的l列和由字选择电路12选择的k行的双方中包含的存储区域3中，流过读出配线33的读出电流，通过TMR元件4和读出晶体管34，流向位配线13b。
例如，通过判别出TMR元件4中的位配线13a和位配线13b之间的电压下降量，换句话说，通过判别出TMR元件4的电阻值，读出在指定地址(k行l列)的存储区域3中存储的二进制数据。即，如果电流值小，则TMR元件4的电阻值高；如果电流值大，则电阻值低。
图3是图2所示的存储区域3的III-III箭头方向的截面图(YZ平面)。
构成读出配线33的下部电极，通过在厚度方向上贯穿在半导体基板100上形成的绝缘层200的垂直电极A1，与读出晶体管34的源极电极或漏极电极34a连接。在此，假定为漏极电极34a。读出晶体管34的栅极电极34g构成字配线14b本身或与字配线14b连接。读出晶体管34由漏极电极34a、源极电极34b、栅极电极34g、和在漏极电极34a、源极电极34b正下方形成的漏极区域34a’、源极区域34b’构成，根据栅极电极34g的电位，连接漏极电极34a、源极电极34b。源极电极34b与字配线13b连接。
图4是图2所示的存储区域3的IV-IV箭头方向的截面图(XZ平面)。
在读出晶体管34和写入晶体管32的周围，形成基于LOCOS(local oxidation of silicon：硅的局部氧化)的氧化膜(SiO2)F。写入晶体管32的源极或漏极区域32a，通过垂直配线C1，与电极D1连接。此外，写入晶体管32也具有源极/漏极电极32a、32b和栅极电极32g(参照图2)。
此外，位配线13a、13b和字配线14a、14b被埋设在形成于半导体基板100上的下部绝缘层200内，在下部绝缘层200上形成有上部绝缘层24。另外，在下部绝缘层200内，根据需要、设置多根配线。垂直配线A1、C1是从半导体基板100的表面贯通下部绝缘层200的配线，电极D1形成于下部绝缘层200上。半导体基板100例如由Si构成，在源极区域和漏极区域添加有与半导体基板100不同的导电型杂质。下部绝缘层200由SiO2等构成。
图5是TMR元件附近的磁性元件部的截面图(XZ平面)。
TMR元件4由感磁层5b、非磁性绝缘层42、强磁性层43和反强磁性层44依次叠层而形成。通过来自区域内配线31的外部磁场，感磁层5b的磁化方向改变，可以记录二进制数据。在本实施方式中，感磁层5b由磁轭5的一部分(梁磁轭(beam yoke)5b)构成。作为感磁层5b的材料，可以使用例如Co、CoFe、CoFeB、NiFe、NiFeCo、CoPt等强磁性材料。
另外，强磁性层43利用反强磁性层44将磁化方向固定。即，利用反强磁性层44和强磁性层43的接合面的交替结合，将强磁性层43的磁化方向稳定。强磁性层43的易磁化轴方向被设定为沿着感磁层5b的易磁化轴方向。作为强磁性层43的材料，可以使用例如Co、CoFe、CoFeB、NiFe、NiFeCo、CoPt等强磁性材料。另外，作为反强磁性层44的材料，可以使用IrMn、PtMn、FeMn、PtPdMn、NiO、或它们中的任意组合的材料。
非磁性层42是由非磁性并且绝缘性的材料构成的层。通过将非磁性层42夹在感磁层5b和强磁性层43之间，在感磁层41和强磁性层43之间产生隧道磁电阻效应(TMR)。即，在感磁层41和强磁性层43之间，产生与感磁层41的磁化方向和强磁性层43的磁化方向的相对关系(平行或反向平行)相应的电阻。作为非磁性绝缘层42的材料，适合使用例如Al、Zn、Mg等金属的氧化物或氮化物。
此外，作为使强磁性层43的磁化方向稳定的层，也可以通过非磁性金属层或合成AF(反强磁性)层、设置第三磁性层，来代替反强磁性层44。该第三磁性层通过与强磁性层43形成反强磁性结合，可以使强磁性层43的磁化方向更稳定。另外，由于能够防止强磁性层43对感磁层5b的静磁场的影响，所以可以容易地使感磁层5b的磁化反转。
作为这样的第三磁性层的材料，没有特别的限制，优选单独或复合使用Co、CoFe、CoFeB、NiFe、NiFeCo、CoPt等强磁性材料。另外，作为在强磁性层43和第三磁性层之间设置的非磁性金属层的材料，适合使用Ru、Rh、Ir、Cu、Ag等。此外，为了在强磁性层43和第三磁性层之间得到强的反强磁性结合，非磁性金属层的厚度优选为2nm以下。
磁轭5构成为包括第一梁磁轭5b、一对柱磁轭(pillar yoke)5c和第二梁磁轭5d。其中，第一梁磁轭5b兼作TMR元件4的感磁层，被配置在读出配线33和非磁性绝缘层42之间。第一梁磁轭5b的一端与一对柱磁轭5c的一个连接，第一梁磁轭5b的另一端与一对柱磁轭5c的另一个连接。
另外，第二梁磁轭5d沿区域内配线31的与TMR元件4相反侧的面设置。一对柱磁轭5c沿区域内配线31的侧面设置，将第一梁磁轭5b的两端和第二梁磁轭5d的两端连接。按照以上的结构，第一梁磁轭5b、一对柱磁轭5c和第二梁磁轭5d，在区域内配线31的延伸方向的一部分(TMR元件4上的配线部分31a)中，完全(连续地)包围区域内配线31的外周。另外，TMR元件4的第一磁性层由磁轭5的一部分(第一梁磁轭5b)构成。
作为构成磁轭5的材料，适合使用含有例如Ni、Fe、Co中的至少一种元素的金属。另外，磁轭5优选形成为：其易磁化轴方向沿TMR元件4的感磁层的易磁化轴方向。
此外，作为绝缘区域24的材料，可以使用SiO2。
在此，参照图6和图7，对本实施方式的存储区域3中的TMR元件4周边的动作进行说明。
如图6(a)所示，在区域内配线31中流过负的写入电流Iw1时，在区域内配线31的配线部分31a的周围，在该配线部分31a的圆周方向产生磁场Φ1。磁场Φ1形成在设置在配线部分31a周围的磁轭5的内部环绕的封闭路径。
在配线部分31a的周围产生磁场Φ1时，通过磁轭5的磁场封闭作用，可以有效地将磁场Φ1(外部磁场)提供给TMR元件4的第一磁性层(第一梁磁轭)5b，磁力线进入。由于该磁场Φ1，感磁层5b的磁化方向A朝向与磁场Φ1相同的圆周方向。在此，通过与反强磁性层44的交替结合、强磁性层43的磁化方向B预先朝向与磁场Φ1相同的圆周方向的情况下，感磁层5b的磁化方向A和强磁性层43的磁化方向B成为相互同向、即平行状态。这样，二进制数据的一个(例如0)被写入TMR元件4中。
在将写入TMR元件4的二进制数据读出时，如图6(b)所示，在配线部分31a和读出配线33之间流过读出电流Ir，检测其电流值的变化或配线部分31a与读出配线33之间的电位差的变化。由此，可以判别出TMR元件4是否记录有二进制数据中的任一个(即，感磁层5b的磁化方向A与强磁性层43的磁化方向B平行还是反向平行)。例如，在感磁层5b的磁化方向A与强磁性层43的磁化方向B平行的情况下，由于非磁性绝缘层42的隧道磁电阻效应(TMR)，感磁层5b和强磁性层43之间的电阻值变得比较小。因此，例如在使读出电流Ir一定的情况下，配线部分31a和读出配线33之间的电位差变得比较小，所以可知TMR元件4中写入有二进制数据0。
另外，如图7(a)所示，在区域内配线31中流过正的写入电流Iw2时，在区域内配线31的配线部分31a的周围，产生与磁场Φ1反向环绕的磁场Φ2。磁场Φ2形成在磁轭5的内部环绕的封闭路径。
在配线部分31a的周围产生磁场Φ2时，通过磁轭5的磁场封闭作用，可以有效地将磁场Φ2(外部磁场)提供给TMR元件4的感磁层5b(第一梁磁轭5b)。由于该磁场Φ2，感磁层5b的磁化方向A朝向与磁场Φ2相同的圆周方向。在此，在强磁性层43的磁化方向B朝向与磁场Φ2相反的圆周方向的情况下，感磁层5b的磁化方向A和强磁性层43的磁化方向B成为相互反向、即反向平行状态。这样，二进制数据的另一个(例如1)被写入TMR元件4中。
在感磁层5b的磁化方向A与强磁性层43的磁化方向B反向平行的情况下，由于非磁性绝缘层42的隧道磁电阻效应(TMR)，感磁层5b和强磁性层43之间的电阻值变得比较大。因此，如图7(b)所示，例如使配线部分31a和读出配线33之间流过一定的读出电流Ir时，配线部分31a和读出配线33之间的电位差变得比较大。因此可知，TMR元件4中写入有二进制数据1。
图8是表示感磁层5b内的磁化方向A的感磁层5b的平面图。
固定层43、44位于感磁层5b的中央部位，由于其面积小，所以在磁化的方向A上不产生紊乱。符号5b’是感磁层5b的与磁轭5的柱磁轭5c相对的区域，符号5b”是一对区域5b’之间的区域。在区域5b’中，磁化的方向A卷成漩涡。在感磁层5b的与固定层43、44相对的部分中，磁化的方向A与其周围的区域相比，相对不紊乱，数据读出时的可靠性提高。
图9是图5所示的TMR元件的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
在本例中，与图5相比，非磁性绝缘层42的面积变大，夹在磁轭5的柱磁轭5c和感磁层5b之间。这种情况下，可以防止感磁层5b的磁化紊乱、使磁化的方向稳定、从而提高可靠性。此外，由于可以将柱磁轭5c和第二梁磁轭5d与写入配线31之间的绝缘层省略，所以可以简化工序。另外，由于减少了除去非磁性绝缘层42的工序，所以制造变得容易。
图10是图5所示的TMR元件的其它的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
在本例中，与图5相比，绝缘层Q夹在磁轭5的柱磁轭5c和感磁层5b之间。这种情况下，可以防止感磁层5b的磁化紊乱、使磁化方向稳定、从而提高可靠性。此外，由于可以将柱磁轭5c和第二梁磁轭5d与写入配线31之间的绝缘层省略，所以能够简化工序。另外，由于绝缘层Q的厚度可以与非磁性绝缘层42的厚度独立地控制，所以间隙(gap)控制变得容易。
图11是图5所示的TMR元件的其它的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
在本例中，与图5相比，在写入配线31的下部设置了读出配线33。这样的方式，本发明也可以适用。
图12是图5所示的TMR元件的其它的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
在本例中，磁轭5位于感磁层5b的下面，在磁轭5内设置有写入配线31。在感磁层5b的上面，非磁性绝缘层42、固定层43、44依次叠层，在其上设置有读出电极33。此外，在磁轭5的下部也设置有读出电极33。即，通过检测从上部的读出电极33流向下部的读出电极33的电流，可以进行数据的读出。
图13是图12所示的TMR元件的其它的变形例的TMR元件附近的磁性元件部的截面图(XZ平面)。
在本例中，将图12所示的下部的读出电极33配置成使其与非磁性绝缘层42上的读出电极33邻接并使其在感磁层5b上移动，感磁层5b和磁轭5的电连接由介于它们之间的绝缘层Q隔断。检测从非磁性绝缘层42上的读出电极33通过非磁性绝缘层42流向相邻的读出电极33的电流，可以进行数据的读出。
接下来，对磁存储器的制造方法进行说明。在Si基板上形成上述的MOSFET和垂直配线，然后形成配线33等。形成配线33后，形成TMR元件部。
图14是说明图5所示的元件的TMR元件部的形成工序的图。
首先，在构成配线33的铜的电极上依次形成感磁层5b、非磁性绝缘层42、强磁性层43、反强磁性层44、光致抗蚀剂R1(图14(a))。感磁层5b和非磁性绝缘层42通过依次形成衬底层(Ta)、NiFe层、CoFe层、Al层，然后将Al氧化成为Al2O3的非磁性绝缘层42而形成。强磁性层43为CoFe层，反强磁性层44为IrMn层，根据需要在其上依次形成Ta保护层。此外，利用光致抗蚀剂和干蚀刻(离子蚀刻)，将感磁层5b图案化成与磁轭5向感磁层5b上的投影形状相同的形状(矩形)。
接着，将光致抗蚀剂R1图案化成微小的矩形形状(图14(b))。即，进行曝光和显影处理，结果在固定层43、44的部分表面上形成光致抗蚀剂R1。
接着，进行蚀刻，直到非磁性层42或感磁层5b从固定层43、44上的第一光致抗蚀剂R1上露出，使得固定层43、44的面积比感磁层5b的面积小(图14(c))。该蚀刻是干蚀刻(离子蚀刻)。根据该制造方法，由于可以使用光致抗蚀剂R1使固定层的面积比感磁层的面积小，所以可以容易地制造可靠性高的磁传感器。
接着，在蚀刻工序后，利用溅射法等，在光致抗蚀剂R1上和周围的露出表面上，形成SiO2等的绝缘层I1(图14(d))，然后将光致抗蚀剂R1剥离(图14(e))。在光致抗蚀剂R1上形成的绝缘层I1，其在固定层上的部分通过剥离而被除去，但在固定层43、44的周围，绝缘层I1残留，固定层43、44的周围部分由绝缘层I1保护。
接着，形成配线部。
图15是说明图5所示的元件的配线部的形成工序的图。
首先，以固定层43、44的表面露出的方式在其周围的面上形成光致抗蚀剂R2(图15(a))。
接着，使配线材料31、31’堆积在光致抗蚀剂R2上和固定层43、44上(图15(b))。即，依次叠层Ti层、Cu层、Ta层。保留需要的配线材料31，剥离光致抗蚀剂R2，除去不需要的配线材料31’，形成写入配线31(图15(c))。通过该剥离，可以容易地形成写入配线31。
接着，形成磁轭。
图16是说明图5所示的元件的磁轭部的形成工序的图。
首先，在写入配线31上、侧面和周围的表面上形成SiO2等的绝缘层I2(图16(a))。例如，可以通过使用Si(OC2H5)4的CVD(化学气相沉积)法形成SiO2层。
接着，在写入配线31上和侧面形成光致抗蚀剂R3(图16(b))。
然后，从写入配线31上的光致抗蚀剂R3上，对绝缘层I2进行蚀刻，使绝缘层I2在写入配线31上、写入配线31的侧面、感磁层5b上向与配线31的长度方向垂直的方向突出的区域(突出部I2t)残留。该蚀刻是干蚀刻(反应性离子蚀刻)，使用C4F8作为蚀刻气体。然后，除去光致抗蚀剂R3(图16(c))。
接着，以包围一个存储区域的周围的方式形成光致抗蚀剂R4(图16(d))。于是，在残留在写入配线31上的第二绝缘层I2和周围的露出表面上堆积软磁性材料(NiFe)，形成磁轭5(图16(e))。在形成有突出部I2t的部分，磁轭5构成凹向内侧的凹部，但堆积时的软磁性材料的覆盖率(coverage)良好。此外，在光致抗蚀剂R4上堆积有不需要的软磁性材料5’。接下来，剥离光致抗蚀剂R4，除去不需要的软磁性材料5’(图16(f))。该方法可以使位于写入配线31的下部的绝缘层I1、位于侧部和上部的绝缘层I2残留，形成包围写入配线31的周围、与感磁层5b磁结合的磁轭5。
接着，在磁轭5上形成由SiO2构成的保护层24(图16(g))。SiO2层可以通过使用Si(OC2H5)4的CVD法形成。用保护层24保护磁轭5。
如以上说明的那样，在上述的磁存储器中，首先在基板上形成感磁层5b，在感磁层5b上形成非磁性层42，在非磁性层42上形成固定层43、44。即，由于感磁层5b存在于基板一侧，所以可以容易地增大其面积。
另外，非磁性层42由绝缘体构成，磁阻效应元件作为由感磁层5b、绝缘体(42)、固定层43、44构成的TMR元件起作用。此外，非磁性层42的厚度设定为产生隧道效应的程度的厚度、例如几nm。
另外，上述的磁存储器1具有一部分读出共用的与写入配线31电连接的写入开关(晶体管32)，接通(ON)晶体管32时，可以向写入配线31供给写入电流。
另外，上述的磁存储器1具有与读出配线33电连接的读出开关(晶体管34)，接通(ON)晶体管34时，可以取出读出配线中的来自磁阻效应元件的读出电流。
另外，在上述的磁存储器中，写入开关32为MOSFET，通过使赋予MOSFET的栅极电极32g的电位改变，可以控制MOSFET的ON/OFF。此外，由于写入用的晶体管32通过较大的电流，所以栅极宽度比读出用的晶体管宽，尺寸被设定得较大。在上述的结构中，通过使用磁轭5，写入电流小、而且感磁层的磁化方向的变化明确，所以可以提高读出输出的精度。
另外，在上述的结构和制造方法中，可以将磁性元件和半导体元件的工序分离，所以可以抑制彼此的工序中使用的材料的混入。另外，由于没有复杂的配线，所以可以大幅地简化工序。
上述的感磁层5b与磁轭5连续连接，它们构成环形磁体。因此，可以使由在通过其内侧的配线中流过的电流形成的磁场成为闭磁路，可以有效地进行感磁层5b的磁化反转。
另外，如上所述，在磁阻效应元件中，利用与非磁性层连接的感磁层和固定层的磁化方向的平行、反向平行来记录信息。在它们反向平行的情况下，磁阻效应元件的电阻值最大，在平行的情况下，磁阻效应元件的电阻值最小，最大值和最小值的差为读出输出。感磁层5b的磁化方向有紊乱时，读出输出降低，但在上述的例子中，由于检测流过感磁层5b中磁化方向一致的部位(大面积的中央部位)的电流，所以读出输出提高。
另外，在上述的磁存储器中，每一个磁阻效应元件使用了两个晶体管，但也可以是一个。
图17是实施方式的磁存储器1的电路图，图18是图17所示的存储区域3的简要立体图。
该存储器1从图1所示的存储器中省略了晶体管32，使用一个晶体管34进行数据的读写。为了仅使用晶体管34进行数据的读写，可以使用自旋注入磁化反转。自旋注入磁化反转是在与微小的由强磁性层/非磁性层/强磁性层构成的叠层体的膜面垂直的方向上流过电流时，在强磁性层中产生磁化反转的现象。在强磁性层和非磁性层的接合面中，由于上自旋和下自旋的电子的能量状态不同，所以各自的电子的透射率和反射率不同，流过自旋极化电流。
流入强磁性层的自旋极化电流的自旋极化电子与强磁性层的电子作用，产生转矩，发生磁化反转。这样，产生自旋注入磁化反转的写入，通过与叠层体膜面垂直地流过电流来进行，其电流值为1×107A/cm2以上。即，通过在晶体管34中流过规定值以上的电流来进行写入，通过流过小于规定值的电流来进行读出。这种情况下，由于电路构成变得简单，所以可以高集成化。此外，写入电流值优选为1×107A/cm2以上5×107A/cm2以下，写入电流＞读出电流的关系必须成立。为了不产生误动作，优选写入电流为读出电流的5倍以上，更优选为10倍以上。
以上，对各种方式进行了说明，但在任何情况下，固定层43、44的面积比感磁层5b的面积小，这一点都没有改变。
产业上的可利用性
本发明可以用于磁存储器及其制造方法。

Claims (11)

1.一种磁存储器，具有二维排列的多个存储区域，其特征在于：
所述多个存储区域分别具有：将感磁层、非磁性层和固定层叠层形成的磁阻效应元件；包围写入配线的外周并产生赋予所述感磁层的磁力线的磁轭；和与所述磁阻效应元件电连接的读出配线，
所述固定层的面积比所述感磁层的面积小。
2.如权利要求1所述的磁存储器，其特征在于：
在基板上形成所述感磁层，在所述感磁层上形成所述非磁性层，在所述非磁性层上形成所述固定层。
3.如权利要求1所述的磁存储器，其特征在于：
所述非磁性层由绝缘体构成。
4.如权利要求1所述的磁存储器，其特征在于：
具有与所述写入配线电连接的写入开关。
5.如权利要求4所述的磁存储器，其特征在于：
具有与所述读出配线电连接的读出开关。
6.如权利要求5所述的磁存储器，其特征在于：
所述写入开关是MOSFET。
7.一种磁存储器的制造方法，用于制造具有二维排列的多个存储区域，所述多个存储区域分别具有将感磁层、非磁性层和固定层叠层形成的磁阻效应元件、包围写入配线的外周并产生赋予所述感磁层的磁力线的磁轭、和与所述磁阻效应元件电连接的读出配线的磁存储器，其特征在于，包括：
在基板上依次叠层所述感磁层、所述非磁性层和所述固定层的工序；
在所述固定层的部分表面上形成第一光致抗蚀剂的工序；和
进行蚀刻，直到所述非磁性层或所述感磁层从所述固定层上的所述第一光致抗蚀剂上露出，使得所述固定层的面积比所述感磁层的面积小的工序。
8.如权利要求7所述的磁存储器的制造方法，其特征在于：
所述蚀刻工序之后，在所述第一光致抗蚀剂上和所述露出表面上形成第一绝缘层，然后将所述第一光致抗蚀剂剥离。
9.如权利要求8所述的磁存储器的制造方法，其特征在于，包括：
以所述固定层的表面露出的方式在周围的面上形成第二光致抗蚀剂的工序；
使配线材料堆积在所述第二光致抗蚀剂上和所述固定层上的工序；和
保留所述配线材料，将所述第二光致抗蚀剂剥离，形成所述写入配线的工序。
10.如权利要求9所述的磁存储器的制造方法，其特征在于，包括：
在所述写入配线上和周围的表面上形成第二绝缘层的工序；
在所述写入配线上形成第三光致抗蚀剂的工序；
从所述写入配线上的所述第三光致抗蚀剂上，对所述第二绝缘层进行蚀刻的工序；
除去所述第三光致抗蚀剂的工序；和
在残留在所述写入配线上的所述第二绝缘层和周围的露出表面上堆积软磁性材料，形成所述磁轭的工序。
11.如权利要求10所述的磁存储器的制造方法，其特征在于：
具有在所述磁轭上形成保护层的工序。
CNA2006100850675A 2005-05-31 2006-05-31 磁存储器及其制造方法 Pending CN1873827A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005160145 2005-05-31
JP2005160145A JP2006339286A (ja) 2005-05-31 2005-05-31 磁気メモリ及びその製造方法

Publications (1)

Publication Number Publication Date
CN1873827A true CN1873827A (zh) 2006-12-06

Family

ID=36888996

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100850675A Pending CN1873827A (zh) 2005-05-31 2006-05-31 磁存储器及其制造方法

Country Status (4)

Country Link
US (1) US7683446B2 (zh)
EP (1) EP1729339A2 (zh)
JP (1) JP2006339286A (zh)
CN (1) CN1873827A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096690B2 (ja) * 2006-04-26 2012-12-12 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
JP5502635B2 (ja) * 2010-03-08 2014-05-28 株式会社東芝 半導体記憶装置
US9406720B2 (en) 2014-08-11 2016-08-02 Kabushiki Kaisha Toshiba Semiconductor storage device
KR20160122885A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298145A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 磁気抵抗効果素子および磁気メモリ装置
JP3959335B2 (ja) 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7068530B2 (en) * 2002-12-27 2006-06-27 Tdk Corporation Magnetoresistive effect element and memory device using the same
JP4576791B2 (ja) * 2002-12-27 2010-11-10 Ｔｄｋ株式会社 メモリ装置
JP4419408B2 (ja) * 2003-03-14 2010-02-24 Ｔｄｋ株式会社 磁気抵抗効果素子および磁気メモリデバイス

Also Published As

Publication number Publication date
EP1729339A2 (en) 2006-12-06
US7683446B2 (en) 2010-03-23
US20060266470A1 (en) 2006-11-30
JP2006339286A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US10290337B2 (en) Three terminal SOT memory cell with anomalous hall effect
CN1215464C (zh) 磁记录装置及其制造方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1206656C (zh) 磁随机存取存储器
JP4384196B2 (ja) スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
JP5697271B2 (ja) 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法
CN1254790C (zh) 固体磁性元件以及固体磁性元件阵列
CN1612262A (zh) 在未构图的连续磁层中存储数据的系统和方法
CN1758372A (zh) 存储器
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1379472A (zh) 半导体存储装置
CN1828769A (zh) 多位磁性存储装置及其制造和操作方法
CN1244154C (zh) 半导体存储装置
CN1430292A (zh) 磁开关元件和磁存储器
CN101030443A (zh) 磁阻效应元件和磁存储器
CN1577614A (zh) 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法
CN1290117C (zh) 磁存储器
CN1873827A (zh) 磁存储器及其制造方法
CN1495929A (zh) 磁阻效应元件、磁存储器及其制造方法
EP1632951B1 (en) Magnetic memory and manufacturing method thereof
CN101079315A (zh) 存储器
CN1967860A (zh) 包括单字线晶体管的磁性存储元件的系统及其制造方法
JP2007073638A (ja) 記憶素子及びメモリ
CN1770313A (zh) 磁存储器
CN1604229A (zh) 磁存储器件和磁存储器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061206