CN1610000A - 磁阻效应元件、磁存储单元及磁存储器 - Google Patents
磁阻效应元件、磁存储单元及磁存储器 Download PDFInfo
- Publication number
- CN1610000A CN1610000A CNA2004100877325A CN200410087732A CN1610000A CN 1610000 A CN1610000 A CN 1610000A CN A2004100877325 A CNA2004100877325 A CN A2004100877325A CN 200410087732 A CN200410087732 A CN 200410087732A CN 1610000 A CN1610000 A CN 1610000A
- Authority
- CN
- China
- Prior art keywords
- pair
- yoke
- subtend
- magnetic
- duplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
提供一种能够高效利用由写入线上流动的电流形成的磁场,稳定地进行信息写入,且设计上自由度高的磁存储器件。具有为围住写入字线(6)及写入位线(5)而沿环回方向环状配置的、具有隔着设于环回方向上的一部分的间隙而互相对向的一对开放端(K4)的磁轭(4)以及包含其磁化方向随外部磁场变化而变化的第二磁性层(8)且具有一对端面(K20)的层叠体(S20),层叠体(S20)配置在间隙中,使一对端面(K20)的各端面与一对开放端(K4)的每一端互相对向。从而能够高效地进行第二磁性层(8)的磁化反转,并且与层叠体和磁轭互相连接的情况相比,能够在大的范围内选择构成层叠体(S20)的材料,充分发挥层叠体的磁性能和电性能。
Description
技术领域
本发明涉及含有磁化方向随外部磁场变化而变化的感磁层的磁阻效应元件、磁存储单元以及利用此磁阻效应元件、磁存储单元中的感磁层的磁化方向变化进行信息记录、读出的磁存储器。
背景技术
作为计算机及通信设备等信息处理装置中采用的通用存储器,传统上使用的是DRAM(Dynamic Randomaccess Memory)及SRAM(StaticRAM)等易失性存储器。在这些易失性存储器中,为了保持存储,必须不断地提供电流,进行刷新。并且,一旦电源切断,全部信息将丢失,因此除了这些易失性存储器之外,作为用于记录信息的手段,必须设计非易失性存储器,例如采用刷新式EEPROM及磁硬盘装置等。
在这些非易失性存储器中,伴随信息处理的高速化,存取的高速化成为重要的课题。另外,伴随便携式信息设备的迅速普及和高性能化,正在迅速推进以能够无论何时、无论何地都能进行信息处理的所谓泛在计算(ubiquitous computing)作为目标的信息设备开发。作为这种信息设备开发中心的关键器件,大力寻求开发对应于高速处理的非易失性存储器。
在非易失性存储器的高速化中,作为有效的技术,将按照强磁性层易磁化轴的磁化方向而存储信息的磁存储元件排列成矩阵状的磁随机存取存储器(以下称作MRAM:Magnetic Randomaccess Memory)是公知的技术。在MRAM中能够利用2个强磁性体中磁化方向的组合,记录信息。而通过检测磁化方向对于作为某一基准的方向是平行的情况、还是反平行的情况而产生的电阻变化(即电流或电压的变化),进行存储信息的读出。因为利用这种原理动作,所以为了进行稳定的写入及读出,重要的是在MRAM中电阻变化率要尽量大。
目前实用化的MRAM是利用巨大磁阻(GMR:Giant Magneto-Resistive)效应的MRAM。GMR效应是在使2层磁性层的易磁化轴方向成为互相平行而配置各磁性层时,如果各层的磁化方向沿易磁化轴平行,则电阻值最小,如果反平行,则电阻值最大的现象。作为利用具有这种GMR效应的GMR元件的MRAM(以下记作GMR-MRAM),例如在专利文献1中公开的技术已为人所知。
以进一步提高存储速度及存取速度为目标,最近提出以具有利用隧道磁阻效应(TMR:Tunneling Magneto-Resistive)的TMR元件的MRAM(以下记作TMR-MRAM)代替GMR-MRAM。TMR效应是通过绝缘层而流动的隧道电流根据夹着极薄的绝缘层(隧道势垒层)的2层强磁性层之间的磁化方向的相对角度变化而变化的效应。2层强磁性层中的磁化方向互相平行时,电阻值最小,互相反平行时,电阻值最大。在TMR-MRAM中,如果TMR元件例如是「CoFe/铝氧化物/CoFe」这种结构,则电阻变化率高40%左右,另外,由于电阻值也大,因此如果与MOSFET等半导体器件组合,则易于匹配。所以,与GMR-MRAM相比,容易获得更高的输出,可以期待存储容量及存取速度的提高。在TMR-MRAM中,电流在作为配置于TMR元件附近的写入线的导线上流动,从而使电流磁场变化,利用这一点,能够使TMR元件的磁性层磁化方向变为指定的方向来存储信息。作为读出存储信息的方法,众所周知的有使电流在垂直于隧道势垒层的方向流动、检测TMR元件的电阻变化的方法。关于这种TMR-MRAM技术,已在专利文献2或专利文献3中公开。
另外,最近对于作为磁存储元件的更高密度化的要求正在提高,随之TMR元件的微细化也成为必要。TMR元件越微细化,由于其两端部磁极引起的反磁场影响,为了使存储信息的磁性层(磁自由层)中磁化方向与指定方向一致,就越需要有大的磁场,越有增大写入信息时所需的写入电流的倾向。针对这个问题,提出在TMR元件附近的导线(写入线)的周围,与自由层一起形成闭磁路的结构(例如参照专利文献4)。根据专利文献4,由于与记录有关的自由层形成闭磁路,因此能够避免反磁场引起的不良影响,能够实现集成度高的磁存储器。而且,在这种情况下,由于2根写入线双方都通过闭磁路的内侧,因此能够高效率地进行磁化的反转。
〔专利文献1〕美国专利第5343422号说明书
〔专利文献2〕美国专利第5629922号说明书
〔专利文献3〕特开平9-91949号公报
〔专利文献4〕特开2001-273759号公报
发明内容
但是,在具有上述专利文献4中公开的闭磁路结构的磁存储单元中,由于磁闭路层与磁自由层互相接触,因此在材料选择上会受制于磁耦合状态的考虑等。所以,材料选择上的限制有可能妨碍提高TMR元件中的磁特性。另外,为了适应更进一步的高密度化要求,必须进一步提高写入效率。
本发明鉴于这种问题而提出,其目的在于提供一种能够高效率地利用由导线(写入线)上流动的电流形成的磁场,稳定地进行信息写入,并且在设计上自由度高的磁阻效应元件、磁存储单元以及磁存储器。
本发明的磁阻效应元件具有(1)为了在沿导线的延伸方向的部分区域上围住导线而沿环回方向环状配置、同时包含隔着在环回方向上的一部分设置的间隙而互相对向的一对断开端的磁轭以及(2)包含磁化方向随外部磁场变化而变化的感磁层并具有一对端面的层叠体,层叠体配置在间隙中,使一对端面的各端面与一对断开端的各端互相对向。这里,「互相对向」意味着互相不接触、而且没有电气上连接关系而相对的状态。
本发明的磁存储单元是具有一对磁阻效应元件的磁存储单元,一对磁阻效应元件的每一个都具有(1)为了在沿导线延伸方向的部分区域上围住导线而沿环回方向环状配置、同时具有隔着在环回方向上的一部分设置的间隙而互相对向的一对断开端的磁轭以及(2)包含磁化方向随外部磁场变化而变化的感磁层并具有一对端面的层叠体,层叠体配置在间隙中,使一对端面的各端面与一对断开端的各端互相对向。
本发明的磁存储器中设有(1)第一写入线、(2)与第一写入线交叉而延伸、在对应于与第一写入线的交叉区域的部分上与第一写入线并行而构成的第二写入线以及(3)含有一对磁阻效应元件而构成的磁存储单元,一对磁阻效应元件的每一个都设有(1)在沿第一及第二写入线延伸方向的一部分区域上为围住第一及第二写入线而沿环回方向环状配置、同时具有隔着在环回方向的一部分上设置的间隙而互相对向的一对断开端的磁轭以及(2)包含磁化方向随外部磁场变化而变化的感磁层、并具有一对端面的层叠体,层叠体配置在间隙中,使一对端面的各端面与一对断开端的各端互相对向。
在本发明的磁阻效应元件、磁存储单元及磁存储器中,可以有效地进行感磁层的磁化反转,并且与层叠体和磁轭互相连接的情况相比,扩大了构成层叠体的材料选择范围。
在本发明的磁阻效应元件、磁存储单元及磁存储器中,最好在一对端面的各端面与一对断开端的各端之间设置绝缘层。另外,垂直于磁轭的环回方向的截面面积最好在一对断开端上为最小。
在本发明的磁阻效应元件、磁存储单元及磁存储器中,设有(1)沿分别在离开一对断开端的各端的方向延伸、隔着间隙而互相对向的一对对向磁轭、(2)分别与一对对向磁轭的与断开端相反一侧的一端连接、且互相对向并沿层叠体的层叠方向延伸的一对柱式磁轭以及(3)将一对柱式磁轭的与一对对向磁轭相反一侧的各一端彼此连接的梁式磁轭,能够使一对磁阻效应元件互相共有至少一对柱式磁轭中的一个而构成。另外,这时感磁层最好与一对对向磁轭设置在同一层上。
根据本发明的磁阻效应元件、磁存储单元及磁存储器,具有(1)在沿导线(第一及第二写入线)延伸方向的部分区域上为了围住导线(第一及第二写入线)而沿环回方向环状配置、同时具有隔着在环回方向上的一部分设置的间隙而互相对向的一对断开端的磁轭以及(2)包含磁化方向随外部磁场变化而变化的感磁层且具有一对端面的层叠体,层叠体配置在间隙中,使一对端面的各端面与一对断开端的各端互相对向,因此能够有效地进行感磁层的磁化反转,同时与层叠体和磁轭互相连接的情况相比,能够在更大范围内选择构成层叠体的材料,能够充分发挥层叠体的磁性能和电性能。
附图说明
图1是表示本发明一实施例中磁存储器的整体结构的框图。
图2是表示图1所示的磁存储器写入线结构的平面图。
图3是表示图1所示的磁存储器的存储单元群的主要部分结构的部分平面图。
图4是表示图1所示的磁存储器的存储单元群的主要部分透视结构的透视图。
图5是表示沿图3所示的磁存储单元的V-V线切截的箭头方向上结构的剖面图。
图6是将图5所示的磁存储单元在概念上分解为2个TMR元件加以表示的剖面图。
图7是表示图1所示的磁存储器的存储单元群主要部分结构的另一部分平面图。
图8是表示沿图7所示的磁存储单元的VIII-VIII线的切截面的结构的剖面图。
图9是表示图1所示的磁存储器电路结构的电路图。
图10(A)是表示图5所示的磁存储单元的截面结构中写入电流方向与回流磁场方向(磁化方向)的关系的第一说明图。
图10(B)是表示图5所示的磁存储单元的截面结构中写入电流方向与回流磁场方向(磁化方向)的关系的第二说明图。
图11(A)是表示图9的电路结构中第一部分放大图。
图11(B)是表示图9的电路结构中第二部分放大图。
图12是表示图1所示的磁存储器的制造方法中一工序的放大剖面图。
图13是表示接续图12的一工序的放大剖面图。
图14是表示接续图13的一工序的放大剖面图。
图15是表示接续图14的一工序的放大剖面图。
图16是表示接续图15的一工序的放大剖面图。
图17是表示接续图16的一工序的放大剖面图。
图18是表示接续图17的一工序的放大剖面图。
图19是表示接续图18的一工序的放大剖面图。
图20是表示作为图1所示的磁存储元件中变形例1的主要部分截面结构的剖面图。
图21是表示作为图1所示的磁存储元件中变形例2的主要部分截面结构的剖面图。
图22是表示作为图1所示的磁存储元件中变形例3的主要部分截面结构的剖面图。
【符号说明】
1存储单元;1a、1b磁阻效应(TMR)元件;2第一磁性层;3隧道势垒层;4磁轭;K4a、K4b断开端;5写入位线;6写入字线;6F第一分层部分;6S第二分层部分;7绝缘膜;8第二磁性层;10平行部分;16回流磁场;S20层叠体;31衬底 32读出字线;33读出位线;34共有部分;41对向磁轭;42柱式磁轭;43梁式磁轭;46写入字线引出电极;47写入位线引出电极;48读出字线引出电极;49读出位线引出电极;
具体实施方式
下面参照附图,详细说明本发明的实施例。
首先参照图1~图9,说明本发明实施例之一的磁存储器结构。图1是表示本实施例中磁存储器的整体结构的概念图。本实施例的磁存储器具有地址缓冲器51、数据缓冲器52、控制逻辑部53、存储单元群54、第一驱动控制电路部56、第二驱动控制电路部58、外部地址输入端子A0~A20以及外部数据端子D0~D7。
存储单元群54具有将多个备有1对隧道磁阻效应元件(以下称作TMR元件)的存储单元1排列在互相垂直的字线方向(X方向)及位线方向(Y方向)的矩阵结构。存储单元1是磁存储器中存储数据的最小单位,是对应于本发明中「磁存储单元」的一个具体例。下面将详细说明存储单元1。
第一驱动控制电路部56包括Y方向上地址译码器电路56A、读出放大器电路56B、电流驱动电路56C,第二驱动控制电路部58包括X方向上地址译码器电路58A、恒定电流电路58B、电流驱动电路58C。
地址译码器电路56A、58A选择对应于被输入的地址信号的后述的字译码线72(后述)及位译码线71(后述)。Y方向读出放大器电路56B及X方向恒定电流电路58B是进行读出动作时进行驱动的电路,Y方向及X方向电流驱动电路56C及58C是进行写入动作时进行驱动的电路。
Y方向读出放大器电路56B和存储单元群54通过读出动作时读出电流流过的多根位译码线71连接。同样地,X方向恒定电流电路58B和存储单元群54通过读出动作时读出电流流过的多根字译码线72连接。
Y方向电流驱动电路56C和存储单元群54通过写入动作时需要的写入位线5(后述)连接。同样地,X方向电流驱动电路58C和存储单元群54通过写入动作时需要的写入字线6(后述)连接。
地址缓冲器51具有外部地址输入端子A0~A20,同时通过Y方向地址线57、X方向地址线55,与第一驱动控制电路部56内的Y方向地址译码器电路56A、第二驱动控制电路部58内的X方向地址译码器电路58A连接。地址缓冲器51从外部地址输入端子A0~A20输入来自外部的地址信号,通过内部设置的缓冲放大器(未图示)在Y方向地址译码器电路56A、X方向地址译码器电路58A中放大到成为必要的电压电平。另外,地址缓冲器51具有以下功能:就是使放大后的地址信号分为2个,通过Y方向地址线57,输出到Y方向地址译码器电路56A,同时通过X方向地址线55,输出到X方向地址译码器电路58A。
数据缓冲器52由输入缓冲器52A、输出缓冲器52B构成,具有外部数据端子D0~D7,同时与控制逻辑部53连接,通过来自控制逻辑部53的输出控制信号53A而动作。输入缓冲器52A具有以下功能:即通过Y方向及X方向写入用数据总线61、60,分别与第一驱动控制电路部56内的Y方向电流驱动电路56C、第二驱动控制电路部58内的X方向电流驱动电路58C连接,在存储单元群54中进行写入动作时,输入外部数据端子D0~D7的信号电压,通过内部的缓冲放大器(未图示)放大到必要的电压电平,然后通过X方向写入用数据总线60及Y方向写入用数据总线61,传送到X方向电流驱动电路58C、Y方向电流驱动电路56C。输出缓冲器52B具有以下功能:即通过Y方向读出用数据总线62与Y方向读出放大器电路56B连接,在读出存储单元群54中存储的信息信号时,通过内部设置的缓冲放大器(未图示)将从Y方向读出放大器电路56B输入的信息信号放大,然后以低阻抗输出到外部数据端子D0~D7。
控制逻辑部53具有基片选择端子CS及写入允许端子WE,与数据缓冲器52连接。该控制逻辑部53具有以下功能:取得来自用以从多个存储单元群54之中选择作为读出及写入对象的单元的基片选择端子CS的信号电压和来自用以输出写入许可信号的写入允许端子WE的信号电压,并将输出控制信号53A输出到数据缓冲器52。
下面说明图1所示的磁存储器中有关信息写入动作的结构。
图2是表示存储单元群54中有关写入动作的主要部分平面结构的概念图。如图2所示,本实施例的磁存储器包含多根写入位线5a、5b以及分别与多根写入位线5a、5b交叉而延伸的多根写入字线6,在写入位线5a、5b及写入字线6交叉的各区域上,使写入位线5a、5b及写入字线6具有互相平行延伸的平行部分10a、10b而构成。具体地说,如图2所示,写入字线6以矩形波状沿X方向延伸,而写入位线5a和写入位线5b互相并列,以直线状沿Y方向延伸。写入字线6中矩形波状的上升部分和下降部分与写入位线5a、5b共同形成多个平行部分10a、10b。在写入位线5a、5b与写入字线6交叉的各区域上设置存储单元1,使它包含各自的平行部分10a、10b的至少一部分。存储单元1由TMR元件1a及TMR元件1b构成,TMR元件1a设置在写入位线5a与写入字线6交叉的各区域上,而TMR元件1b设置在写入位线5b与写入字线6交叉的各区域上。这里,TMR元件1a及TMR元件1b是对应于本发明的「1对磁阻效应元件」的1个具体例。
使分别来自Y方向电流驱动电路56C、X方向电流驱动电路58C的电流流向写入位线5a、5b及写入字线6。这里,流过写入位线5a的电流和流过写入位线5b的电流一定为相反的方向,例如,如图2中箭头所示,在写入位线5a的电流方向设为+Y方向的情况下,写入位线5b的电流方向为-Y方向。所以,假定在这种情况下流过写入字线6的电流方向全部为+X方向(在纸面上从左向右),则流过TMR元件1a内部的写入位线5a及写入字线6的电流方向互相平行。流过TMR元件1b内部的写入位线5b及写入字线6的电流方向也互相平行。另外,在下面不必特别区别电流方向的情况下,写入位线5a、5b简单表示为写入位线5。另外,写入字线6是对应于本发明的「第一写入线」的一个具体例,写入位线5是对应于本发明的「第二写入线」的一个具体例。
图3更具体地表示作为图2所示的概念图的存储单元群54的主要部分平面结构。图3所示的写入位线5a、5b、写入字线6及存储单元1(TMR元件1a、1b)与图2对应。TMR元件1a、1b配置在写入位线5a、5b与写入字线6的平行部分10a、10b。TMR元件1a、1b分别具有包含感磁层的层叠体S20a、S20b和磁轭4a、4b,通过流过平行部分10a、10b中写入位线5a、5b及写入字线6两者的电流而产生的磁场(即磁轭4a、4b中的外部磁场),使感磁层的磁化方向变化。写入字线6包含设置在与写入位线5a、5b相同的层内(后述的第一分层内L1)的第一分层部分6F以及在与它不同的第二分层内L2(后述)形成的第二分层部分6S这2个分层部分而构成。第一分层部分6F和第二分层部分6S通过铝(Al)、铜(Cu)等导电材料组成的连接层6T(后述)在电气上连接。由此,写入字线6沿X方向跨过沿Y方向延伸的写入位线5a、5b,整体上作为沿X方向延伸的1根导线而发挥功能。在这种情况下,平行部分10a、10b中写入位线5a、5b和第一分层部分6F设置在第一分层内L1,在电气上互相绝缘。
在各写入位线5的两端分别设置写入位线引出电极47。各写入位线引出电极47的一个电极分别与Y方向电流驱动电路56C连接,另一个电极最终接地而连接。同样地,在各写入字线6的两端分别设置写入字线引出电极46。各写入字线引出电极46的一个电极分别与X方向电流驱动电路58C连接,另一个电极最终接地而连接。
图4是存储单元1的放大透视图。图5表示图3所示的V-V剖切线的箭头方向上的存储单元1的概略截面结构。另外,图6是将图5所示的磁存储单元1在概念上分解为TMR元件1a、TMR元件1b加以表示的图。另外,图5及图6是用于明确细部结构的略图,图4所示的存储单元1的尺寸及形状不一定一致。
如图4~图6所示,存储单元1具有分别包含磁轭4a、4b和层叠体S20a、S20b的一对TMR元件1a、1b。在由磁轭4a、4b围住的区域上在平行于层叠体S20a、S20b的层叠面的第一分层内L1使写入位线5a、5b及写入字线6(第一分层部分6F)互相邻接而排列(图5)。写入字线6(第一分层部分6F)、写入位线5a、5b及磁轭4a、4b通过绝缘膜7a、7b在电气上互相绝缘。层叠体S20a配置在磁轭4a的间隙中,使一对端面K20a(K21、K22)的各端面与一对断开端K4a(K41、K42)的各端互相对向。在一对端面K20a与一对断开端K4a之间分别形成例如由氧化铝(Al2O3)等组成的绝缘层(未图示)。同样地,层叠体S20b配置在磁轭4b的间隙中,使一对端面K20b(K23、K24)的各端面与一对断开端K4b(K43、K44)的各端互相对向。在一对端面K20b与一对断开端K4b之间分别形成例如由Al2O3等组成的绝缘层(未图示)。另外,层叠体S20a、S20b在层叠方向(Z方向)上分别被夹在突出部32T与导电层36a、36b(后述)之间,并与它们在电气上连接。一对导电层36a、36b构成一对肖特基二极管75a、75b(后述)的一部分,肖特基二极管75a、75b的另一端与沿Y方向延伸的读出位线33a、33b(后述)连接。肖特基二极管75a、75b埋设在衬底31(后述)中。另外,层叠体S20a、S20b的与连接一对导电层36a、36b的面相反一侧的面,即由磁轭4a、4b围住的区域一侧的面与沿Y方向延伸的突出部32T连接。突出部32T构成沿X方向延伸的读出字线32的一部分。在图5中突出部32T虽与磁轭4a、4b连接,但也可以通过绝缘层在电气上互相绝缘。另外,写入字线6(第一分层部分6F)及写入位线5a、5b与读出字线32(突出部32T)在电气上互相绝缘。
存储单元1中的TMR元件1a中设有:(1)在沿写入位线5a及写入字线6的延伸方向的部分区域,即写入位线5a及写入字线6平行的区域(平行部分10a)上,为围住写入位线5a及第一分层部分6F的四周而沿环回方向配置的、具有隔着在环回方向上的一部分设置的间隙而互相对向的一对断开端K4a(K41、K42)的磁轭4a;以及(2)包含作为磁化方向随外部磁场变化而变化的感磁层的第二磁性层8a并使电流沿垂直于层叠面的方向流动而构成的层叠体S20a。使一对断开端K4a沿X方向隔着层叠体S20a对向设置。TMR元件1b设有:(1)在沿写入位线5b及写入字线6的延伸方向的部分区域,即写入位线5b及写入字线6平行的区域(平行部分10b)上,为围住写入位线5b及第一分层部分6F的四周而沿环回方向配置的、具有隔着在部分环回方向上设置的间隙而互相对向的一对断开端K4b(K43、K44)的磁轭4b;以及(2)包含作为磁化方向随外部磁场变化而变化的感磁层的第二磁性层8b并使电流沿垂直于层叠面的方向流动而构成的层叠体S20b。使一对断开端K4b沿X方向、隔着层叠体S20b对向而设置。一对TMR元件1a、1b互相共有磁轭4a、4b的一部分,即共有部分34。
如图5及图6所示,层叠体S20a、S20b是从写入位线5及写入字线6一侧起依次包含第二磁性层8a、8b、隧道势垒层3a、3b和磁化方向被固定的第一磁性层2a、2b的TMR膜,具有使电流沿垂直于层叠面的方向流动的结构。为了阐明层叠体S20a、S20b的结构,在图5及图6中将它们的尺寸比周围相对大地夸大加以表示。
在一对TMR元件1a、1b上使第二磁性层8a与第二磁性层8b的磁化方向反转而成为互相反平行时,为通过一对磁轭4a、4b的内部而由写入位线5a、5b和写入字线6形成的回流磁场的方向在共有部分成为同一方向,回流磁场的磁通密度增大。因此,能够更有效地利用回流磁场,能够更加减小使磁轭4a、4b及第二磁性层8a、8b的磁化反转所需要的电流。另外,由于共有磁轭4的一部分,因此能够有效地形成TMR元件1a、1b,同时能缩小存储单元1的形成面积,使存储信息的大容量化成为可能。
如果在第一磁性层2a、2b与第二磁性层8a、8b之间在层叠面上施加垂直的电压,则层叠体S20a、S20b,例如第一磁性层2a、2b的电子能够穿过隧道势垒层3a、3b,向第二磁性层8a、8b移动,隧道电流能够流动。此隧道电流按照与隧道势垒层3的界面部分中第一磁性层2a、2b的自旋与第二磁性层8a、8b的自旋的相对角度而变化。也就是说,在第一磁性层2a、2b的自旋与第二磁性层8a、8b的自旋互相平行时,电阻值最小,在反平行时,电阻值最大。利用这些电阻值,磁阻变化率(MR比)可以按公式(1)定义:(MR比)=dR/R ……(1)
这里,「dR」为自旋互相平行时与反平行时的电阻值之差,「R」为自旋互相平行时的电阻值。
对于隧道电流的电阻值(以下称作隧道电阻Rt)强烈依赖于隧道势垒层3的膜厚T。如公式(2)所示,在低压区域隧道电阻Rt对于隧道势垒层3的膜厚T按指数函数增加。
Rt∝exp(2χT),χ={8л2m*(φ·Ef)0.5}/h ……(2)
这里,「φ」表示势垒层高度,「m*」表示电子的有效质量,「Ef」表示费米能级,h表示普朗克常数。一般地说,在采用TMR元件的存储元件中,为了实现与晶体管等半导体器件的匹配,隧道电阻Rt最好为数10kΩ·(μm)2左右。但是,为了实现磁存储器中高密度化及动作高速度化,要求隧道电阻Rt小于10kΩ·(μm)2,最好小于1kΩ·(μm)2。所以,为了达到上述的隧道电阻Rt,要求隧道势垒层3的厚度T小于2nm,最好小于1.5nm。
通过减薄隧道势垒层3a、3b的厚度T,能够一直降低隧道电阻Rt,但由于与第一磁性层2a、2b及第二磁性层8a、8b的结合界面的凹凸引起的漏电流,MR比会下降。为了防止这一点,隧道势垒层3a、3b的厚度T必须具有达到不流过漏电流的厚度,具体地说,要求厚度大于0.3nm。
层叠体S20a、S20b最好具有顽磁力差型结构,并且使第一磁性层2a、2b的顽磁力大于第二磁性层8a、8b的顽磁力。具体地说,第一磁性层2的顽磁力以大于(50/4π)×103a/m,最好大于(100/4π)×103a/m。因为这样,就能够防止第一磁性层2a、2b中磁化方向受到外部干扰磁场等不必要磁场的影响。第一磁性层2a、2b例如由厚度为5nm的钴铁合金(CoFe)构成,另外,在第一磁性层2a、2b中可以采用单质钴(Co)、钴铂合金(CoPt)、镍铁钴合金(NiFeCo)等。第二磁性层8a、8b可以由单质钴(Co)、钴铁合金(CoFe)、钴铂合金(CoPt)、镍铁合金(NiFe)或镍铁钴合金(NiFeCo)等构成。另外,为了使第一磁性层2a、2b及第二磁性层8a、8b的磁化方向在互相平行或反平行的状态下稳定化,要求第一磁性层2a、2b及第二磁性层8a、8b的易磁化轴平行。
磁轭4a、4b延伸,将写入位线5a、5b及写入字线6中平行部分10a、10b的至少一部分围住,由流过平行部分10a、10b的电流产生通过磁轭4a、4b内部的回流磁场。更详细地说,如图6所示,磁轭4a包含(1)沿分别在离开一对断开端K4a(K41、K42)的各端的方向延伸、隔着间隙而互相对向的一对对向磁轭41a(411、412)、(2)分别与一对对向磁轭41a(411、412)的与断开端K4a(K41、K42)相反一侧的一端连接、互相对向、且沿层叠体S20a的层叠方向(Z方向)延伸的一对柱式磁轭42a(421、422)以及(3)将一对柱式磁轭42a(421、422)的、与一对对向磁轭41a(411、412)相反一侧的各一端彼此连接的梁式磁轭43a而构成。这里,层叠体S20a中第二磁性层8a使一对对向磁轭41a(411、412)成为同一层而构成。而磁轭4b包含:(1)沿分别在离开一对断开端K4b(K43、K44)的各端的方向延伸、隔着间隙而互相对向的一对对向磁轭41b(413、414);(2)分别与一对对向磁轭41b(413、414)的、与断开端K4b(K43、K44)相反一侧的一端连接、互相对向、且沿层叠体S20b的层叠方向(Z方向)延伸的一对柱式磁轭42b(422、423);以及(3)将一对柱式磁轭42b(422、423)的、与一对对向磁轭41b(413、414)相反一侧的各一端彼此连接的梁式磁轭43b而构成。这里,层叠体S20b中第二磁性层8b与一对对向磁轭41b(413、414)成为同一层。TMR元件1a及TMR元件1b互相共有柱式磁轭422,如图5所示,形成共有部分34。梁式磁轭43a、43b设置在与第二分层部分6S相同的第二分层L2内。
这种磁轭4a、4b的各自磁化方向因通过其内部而形成的回流磁场而分别反转。随着此回流磁场引起的磁轭4a、4b的磁化方向反转,第二磁性层8a、8b的磁化方向反转,第二磁性层8a、8b便具有了作为存储信息的存储层的功能。磁轭4a、4b例如由含有镍(Ni)、铁(Fe)及钴(Co)中至少一种金属组成。垂直于磁轭4a、4b的环回方向的截面面积在一对断开端K4a、K4b中成为最小。具体地说,例如,如图5所示,磁轭4a、4b中一对对向磁轭41a、41b沿Y方向的宽度越接近层叠体S20a、S20b越小,在一对断开端K4a、K4b上为最小。按照这种结构,一旦在写入电流流过写入位线5a、5b及写入字线6而形成通过磁轭4a、4b的回流磁场,就能在层叠体S20a、S20b(特别在第二磁性层8a、8b)中获得最高、且稳定的磁通密度。因此,即使是小的写入电流,也能够进行高效率、且稳定的写入。
为了使写入位线5a、5b及写入字线6产生的电流磁场集中在磁轭4a、4b,要求磁轭4a、4b的导磁率更大。具体地说,大于2000,最好大于6000。
写入位线5及第一分层部分6F的任何一个都具有依次层叠例如厚度10nm的钛(Ti)、厚度10nm的氮化钛(TiN)和厚度500nm的铝(Al)的结构。另外,第二分层部分6S及连接层6T由与磁轭4a、4b相同种类的材料例如NiFe组成。写入位线5a、5b及写入字线6并不限于上述组成,例如也可以由铝(Al)、铜(Cu)及钨(Wu)中的至少一种组成。对于采用写入位线5a、5b及写入字线6的存储单元1的写入动作的细节在后面叙述。
总之,本实施例的磁存储器的写入位线5a、5b及写入字线6在由磁轭4a、4b围住的区域上、在平行于层叠体S20a、S20b的层叠面的第一分层内L1互相邻接而排列,因此在层叠方向形成更简单的结构。另外,层叠体S20a配置在磁轭4a的间隙中,使一对端面K20a的各端面与一对断开端K4a的各端互相对向,同样层叠体S20b配置在磁轭4b的间隙中,使一对端面K20b的各端面与一对断开端K4b的各端互相对向,因此与层叠体和磁轭互相连接的情况相比,较难受到磁耦合状态等的限制,能够在大的范围内选择构成层叠体S20b的材料。因此,能够获得具有形成回流磁场通过的闭磁路的磁轭4a、4b、同时充分发挥作为TMR元件1a、1b的磁特性的层叠体S20a、S20b。
下面参照图7及图8,说明图1所示的磁存储器中与信息读出动作有关的结构。图7表示与存储单元群54中读出动作有关的主要部分平面结构,对应于图3的图。图8表示图7所示的XIII-XIII剖切线处箭头方向的截面结构。
如图7所示,在对应于XY平面上多根读出字线32和多根读出位线33a、33b的各交叉点上各配置一个存储单元1。这里,存储单元1中层叠体S20a、S20b的下面通过一对肖特基二极管75a、75b(以下简称为二极管75a、75b),与一对读出位线33a、33b连接,而层叠体S20a、S20b的上面与读出字线32连接。读出位线33a、33b向各存储单元1中一对TMR元件1a、1b的每一个提供读出电流,而读出字线32将流过TMR元件1a、1b的每一个的读出电流导入地线。在各读出位线33的两端分别设置读出位线引出电极49。而在各读出字线32的两端分别设置读出字线引出电极48。
如图8所示,本实施例的磁存储器在包含存储单元1的区域上使一对层叠体S20a、S20b和具有隔着它而对向的一对断开端的磁轭4a、4b形成在设置有作为整流元件的二极管75a、75b的衬底31上而构成。
一对二极管75a、75b从层叠体S20a、S20b一侧起依次含有导电层36a、36b、外延层37和衬底38,在导电层36a、36b与外延层37之间形成肖特基障壁。使导电层36a、36b在与外延层37相反一侧的面的一部分上,与层叠体S20a、S20b连接,其以外的部分由绝缘层31A及绝缘层17围住。二极管75a与二极管75b这样构成,使隔着层叠体S20a、S20b与磁轭4a、4b连接之外,还互相不具有电气上的连接部分。衬底38是n型硅晶片。一般地说,在n型硅晶片上施以磷(P)杂质扩散,作为衬底38,采用通过磷的高浓度扩散而形成n++型的硅晶片。而外延层37通过低浓度扩散磷,成为n-型。通过n-型半导体的外延层37和由金属组成的导电层36a、36b接触,产生能带间隙,形成肖特基障壁。另外,一对二极管75a、75b分别通过连接层33T,与读出位线33a、33b连接。
下面参照图9,说明有关本实施例的磁存储器中读出动作的电路结构。
图9是由存储单元群54及其读出电路组成的电路系统结构图。此读出电路系统的存储单元1是由一对TMR元件1a、1b组成的差动放大型。这里,将分别流过TMR元件1a、1b的读出电流(从读出位线33a、33b分别流入TMR元件1a、1b、再流出到共同的读出字线32的电流)的差分值作为输出而进行各存储单元1的信息读出。
在图9中存储单元群54的每个位列的存储单元1和包含Y方向读出放大器电路56B的部分读出电路构成读出电路重复单位即单位读出电路80(...、80n、80n+1、...),并列配置在位列方向。各个单位读出电路80n通过位译码线71(...、70n、70n+1、...)与Y方向地址译码器电路56A连接,通过Y方向读出用数据总线62与输出缓冲器52B连接。
在存储单元群54上通过排列于X方向的读出字线32(...、32m、32m+1、...)和排列于Y方向的一对读出位线33a、33b,形成矩阵状配线。各存储单元1配置在与由一对读出位线33a、33b夹着的区域中的读出字线32交叉的位置上。各存储单元1中的TMR元件1a、1b的各自一端分别通过一对二极管75a、75b与读出位线33a、33b连接,各自的另一端分别与共同的读出字线32连接。
各读出字线32的一端分别通过读出字线引出电极48与各读出开关83(...、83m、83m+1、...)连接,进而与共同的X方向恒定电流电路58B连接。各读出开关83分别通过字译码线72(...、72m、72m+1、...)与X方向地址译码器电路58A连接,使来自X方向地址译码器电路58A的选择信号一输入即导通。X方向恒定电流电路58B具有使流过读出字线32的电流恒定的功能。
各读出位线33的一端通过读出位线引出电极49分别与Y方向读出放大器电路56B连接,另一端最终分别接地。Y方向读出放大器电路56B按每个单位读出电路80设置1个,它具有在各单位读出电路80中取得一对读出位线33a、33b之间的电位差,并放大此电位差的功能。各Y方向读出放大器电路56B分别与输出线82(...、82n、82n+1、...)连接,最终通过Y方向读出用数据总线62与输出缓冲器52B连接。
下面说明本实施例的磁存储器中的动作。
首先,参照图2、图10(A)及图10(B)说明存储单元1中信息的写入动作。图10(A)、图10(B)表示图5所示的存储单元1的截面结构中写入电流方向与回流磁场方向(磁化方向)的关系。在图10(A)、图10(B)中各磁性层上所示的箭头表示该磁化层中的磁化方向。但是,对于磁轭4a、4b而言,在内部形成的磁路的磁场方向也一起表示。这里,第一磁性层2a、2b的磁化被固定在-X方向。图10(A)、图10(B)表示写入电流沿互相同一的方向在通过存储单元1的互相平行的写入位线5及第一分层部分6F上流动的情况。图10(A)对应于图2所示的写入电流方向。图10(A)表示的是:写入电流在TMR元件1a中沿垂直于纸面的方向由自己面前向里(+Y方向)流动,并按顺时针方向产生回流磁场16a,通过围住写入位线5a及第一分层部分6F的磁轭4a内部,同时写入电流在TMR元件1b中沿垂直于纸面的方向由里向自己面前(-Y方向)流动,并按反时针方向产生回流磁场16b,通过围住写入位线5b及第一分层部分6F的磁轭4b内部。这时,第二磁性层8a的磁化方向为-X方向,第二磁性层8b的磁化方向为+X方向。另一方面,图10(B)对应于流过写入位线5及第一分层部分6F的电流方向取作与图10(A)所示的状态完全相反的电流方向的情况。也就是说,图10(B)表示的是写入电流在TMR元件1a中沿垂直于纸面的方向由里向自己面前(-Y方向)流动,并按反时针方向产生回流磁场16a,通过围住写入位线5a及写入字线6的磁轭4a内部,同时写入电流在TMR元件1b中沿垂直于纸面的方向由自己面前向里(+Y方向)流动,并按顺时针方向产生回流磁场16b,通过围住写入位线5b及第一分层部分6F的磁轭4b内部。这时,第二磁性层8a的磁化方向为+X方向,第二磁性层8b的磁化方向为-X方向。
在图10(A)、图10(B)所示的场合,由于贯通TMR元件1a的写入位线5a及第一分层部分6F的电流方向与贯通TMR元件1b的写入位线5b及第一分层部分6F的电流方向成为相反的方向,因此,可以将流过相当于磁轭4a、4b的共有部分34的柱式磁轭422(参照图6)的回流磁场16a、16b的方向看作同一方向(在图10(A)中是-Z方向,在图10(B)中是+Z方向。)
从图10(A)、图10(B)可知:按照由流过贯通磁轭4a、4b的写入位线5及写入字线6两者的电流所产生的回流磁场16a、16b的方向,使第二磁性层8a与第二磁性层8b的磁化方向成为互为相反,利用这一点能够在存储单元1中存储信息。
也就是说,如果电流沿同一方向在写入位线5及写入字线6流动,则第二磁性层8a、8b的磁化方向随着磁轭4a、4b的磁化方向反转而变化,就能够存储「0」或「1」的双值信息。例如,如果使「0」对应于图10(A)的状态,即其中第二磁性层8a磁化为-X方向、而第二磁性层8b磁化为+X方向的状态,则使「1」对应于图10(B)的状态,即其中第二磁性层8a磁化为+X方向、而第二磁性层8b磁化为-X方向的状态,从而能够进行存储。
在这种情况下,如果在TMR元件1a、1b中第一磁性层2a、2b及第二磁性层8a、8b的磁化方向是平行的,则变为大的隧道电流流动的低电阻状态,如果是反平行的,则变为仅有小的隧道电流流动的高电阻状态。即在成对的TMR元件1a及TMR元件1b中一个一定是低电阻,另一个变为高电阻,就能存储信息。另外,在写入电流沿相反方向在写入位线5a、5b及写入字线6流动的情况下,或者写入电流仅在任何一个流动的情况下,各第二磁性层8a、8b的磁化方向不反转,就不能进行数据的改写。
总之,根据形成上述结构的本实施例的磁存储器中的存储单元1,同一方向的电流在写入位线5a、5b及写入字线6两者中流动,从而在磁轭4a、4b的内部由写入位线5a、5b产生的电流磁场和由写入字线6产生的电流磁场为同一方向,能够形成合成磁场。所以,与不设置磁轭4a、4b的情况和写入位线5a、5b及写入字线6垂直相交的情况等相比,能够获得更大的磁通密度,因此能够更有效地利用电流磁场,能够使反转第二磁性层8a、8b的磁化所需电流再减小。
另外,在本实施例的磁存储器中,使一对断开端K4a分别与一对端面K20a对向,使一对断开端K4b(K41、K42)分别与一对端面K20b对向,因此电流在写入位线5a、5b及写入字线6两者中流动,从而形成通过磁轭4a、4b的内部的闲磁路,在该闭磁路中配置层叠体S20a、S20b。因此,能够更有效地进行TMR元件1a、1b的磁轭4a、4b中的磁化反转,同时对于与设为写入对象的存储单元1相邻的存储单元,能够降低磁影响。另外,能够利用磁轭4a、4b产生的屏蔽效应,使衬底上相邻配置的存储单元彼此的间隔变得更窄,这对于磁存储器的高集成化、高密度化是有利的。特别是,与一对对向磁轭411、412同一层地配置第二磁性层8a,并且与一对对向磁轭413、414同一层地配置第二磁性层8b,因此通过第二磁性层8a、8b的回流磁场的磁通密度进一步提高,能够更有效地进行第二磁性层8a、8b的磁化反转。
下面参照1、图9、图11(A)及图11(B),说明本实施例的磁存储器中的读出动作。
首先,通过第一驱动控制电路部56中的Y方向地址译码器电路56A,从多根位译码线71中选择1根,将控制信号传送到对应的Y方向读出放大器电路56B。结果,读出电流流入读出位线33a、33b,在TMR元件1a、1b中层叠体S20a、S20b一侧上施加正的电位。同样地,通过第二驱动控制电路部58中X方向地址译码器电路58A,从多根字译码线72中选择1根,对应位置的读出开关83被驱动。被选中的读出开关83成为通电状态,读出电流流入对应的读出字线32,在与层叠体S20a、S20b相反的一侧上被施加负的电位。所以,对于由Y方向地址译码器电路56A及X方向地址译码器电路58A选中的1个存储单元1,能够流过读出所需的读出电流。基于该读出电流,能够检测一对第二磁性层8a、8b的磁化方向,读出被存储的信息。
图11(A)、图11(B)用电路图表示存储单元1的外围部。用白色箭头分别表示层叠体S20a、S20b各自的第一磁性层2a、2b的磁化方向,用黑色箭头表示第二磁性层8a、8b的磁化方向。第一磁性层2a、2b的磁化方向都固定在左方向。在图11(A)中在层叠体S20a上第一磁性层2a和第一磁性层2b为平行的磁化方向,而在层叠体S20b上第一磁性层2b和第二磁性层2b为反平行的磁化方向。在这种情况下,层叠体S20a为低电阻状态,层叠体S20b为高电阻状态,例如对应于「0」。而图11(B),与图11(A)的情况相反,层叠体S20a为高电阻状态,层叠体S20b为低电阻状态,例如对应于「1」。通过利用层叠体S20a和层叠体S20b的电阻值大小检测分别在其中流过的电流值的差分,能够进行这种双值信息的获取。
下面说明具有上述结构的本实施例的磁存储器的制造方法。
本实施例的磁存储器的制造方法包括以下工序:(1)在设置一对二极管75a、75b的衬底31上形成一对层叠体S20a、S20b的层叠体形成工序;(2)分别隔着一对层叠体S20a、S20b而对向地形成下部磁轭4B的下部磁轭形成工序;(3)通过读出字线32(突出部32T)和绝缘膜7A在包含平行于层叠体S20a、S20b的层叠面的同一平面的第一分层内L1互相邻接而排列,在下部磁轭4B上同时形成一对第一分层部分6F及写入位线5a、5b的写入线形成工序;以及(4)围住一对写入字线6B及写入位线5a、5b,在一对第一分层部分6F及写入位线5a、5b的周围使绝缘膜7B处于中间,设置上部磁轭4U,从而与下部磁轭4B一起形成沿环回方向配置的、并且互相共有一部分的一对磁轭4a、4b的磁轭形成工序。以下参照附图,详细说明。
下面参照图12~图19,主要具体说明磁存储器中存储单元1的制造方法。另外,图12~图19是沿图3所示的剖切线α′-α的箭头方向的剖面图,按顺序表示其制造过程。另外,在图12~图19中仅图示存储单元1中TMR1a,而未图示TMR1b,本制造方法中TMR1a和TMR1b同时形成。
在下部磁轭形成工序中在衬底31上使分别隔着层叠体S20a、S20b而对向,形成下部磁轭4B(即对向磁轭41a、41b及柱式磁轭421~423的一部分)。这里,如图12所示,首先准备在埋设了二极管75a、75b的衬底31上已形成覆盖层叠体S20a、S20b及其周围的绝缘膜17A的衬底。另外,在接续图12以后的图13~图19中省略衬底31的详细图示。如图13所示,再有选择地形成光刻胶图案30A,然后利用它作为掩膜,通过反应性离子刻蚀(RIE)等方法,向下刻蚀非保护区域的绝缘膜17A,直到成为至少与层叠体S20a、S20b的第二磁性层8a、8b的厚度对应的深度为止。接着,为了埋入已向下刻蚀绝缘膜17A的区域,例如通过溅射等方法,形成隔着层叠体S20a、S20b而对向的下部磁轭4B,直到高度与层叠体S20a、S20b的上面相同为止。
接着在写入线形成工序中,使写入位线5a、5b及第一分层部分6F在第一分层内L1互相邻接、排列而形成。这里,如图14所示,首先除去光刻胶图案30A,然后为了与层叠体S20a、S20b的上面连接,有选择地形成读出字线32(突出部32T)。接着,在整个面上依次形成绝缘膜7A和镀覆底膜56S。具体地说,例如采用CVD装置,形成由氧化铝(Al2O3)等组成的绝缘膜7A,然后,例如通过溅射等方法,形成由铜(Cu)等导电性良好的材料组成的镀覆底膜56S。再如图15所示,在镀覆底膜56S上有选择地形成光刻胶图案30B。这里,不覆盖形成写入位线5a、5b及第一分层部分6F的区域地形成光刻胶图案30B。然后,通过在镀覆槽内浸渍,通过利用以镀覆底膜56S作为电极的镀覆处理,同时形成写入位线5a、5b及第一分层部分6F。如图16所示,在进行镀覆处理之后,除去光刻胶图案30B,再通过研磨等方法除去露出的镀覆底膜56S。这种薄膜图案形成方法一般称为结构式镀覆(frame plating)法。
在接下来的磁轭形成工序中形成上部磁轭4U(即一对柱式磁轭42及第二梁式磁轭43)和第二分层部分6S。首先如图17所示,例如通过溅射等方法在整个面上形成由Al2O3等组成的绝缘膜7B,然后,在绝缘膜7B上有选择地形成光刻胶图案30C。具体地说,以在已形成下部磁轭4B的区域中不覆盖已形成写入位线5a、5b及第一分层部分6F的区域的两旁并在未形成下部磁轭4B的区域中不覆盖对应于第一分层部分6F的一部分的方式,形成光刻胶图案30C。然后用光刻胶图案30C作为掩膜,通过反应性离子刻蚀(RIE)等方法,除去非保护区域的绝缘膜7A、7B。由此,如图18所示,形成穿通孔7H1、7H2,在由绝缘膜7B覆盖的写入位线5a、5b及第一分层部分6F的两旁,出现下部磁轭4B露出的区域,同时出现第一分层部分6F的一部分被露出的区域。然后,如图19所示,通过形成具有指定形状的光刻胶图案30D,进行利用它作为框(frame)的镀覆处理,从而能够在第二分层内L2同时形成上部磁轭4U及第二分层部分6S。通过以上过程,分别结束磁轭4及写入字线6的制作,完成存储单元1。在完成存储单元1之后,为了在电气上与上部磁轭4U连接,形成具有要求宽度的读出字线32。
然后,在写入字线6的各两端形成写入字线引出电极46,在写入位线5的各两端形成写入位线引出电极47,在读出字线32的各两端形成读出字线引出电极48,另外,在读出位线33的各两端形成读出位线引出电极49。
通过以上工序,包含存储单元1的存储单元群54的制作暂且完成。
另外,经过由溅射装置及CVD装置等形成氧化硅(SiO2)或氧化铝(Al2O3)等保护层的工序以及研磨此保护膜、使各引出电极46~49露出的工序,完成磁存储器的制造。
如上所述,根据本实施例的磁存储器的制造方法,由于包含写入位线5a、5b和第一分层部分6F同时形成的工序,因此与写入位线5b及第一分层部分6F单独形成的情况相比,能够以更少的工序形成存储单元1。特别地,由于磁轭形成工序包括在磁轭4a、4b所围住的区域以外的区域与上部磁轭4U同时一起形成第二分层部分6S的工序,因此能够使制造工序更加简单。
以上通过列举实施例,对本发明进行了说明,但本发明并不限于上述实施例,各种变形都是可能的。例如,关于层叠体的结构,并不限于上述实施例中说明的图5所示的层叠体S20a、S20b的结构。例如也可以如图20所示的存储单元121(变形例1)的层叠体S21a、S21b那样,作为感磁层的第二磁性层8a、8b也可以是包含第一自由层181a、181b和顽磁力大于它的第二自由层182a、182b的双层结构。另外,也可以在与层叠体S20a、S20b或层叠体S21a、S21b中的第一磁性层2a、2b的与隧道势垒层3a、3b相反一侧上设置反强磁层(未图示),使第一磁性层2a、2b的磁化稳定。另外,层叠体并不限于构成为使电流沿与层叠体垂直的方向流动,也可构成为使电流在沿层叠面的方向流动。
另外,也能够如作为图21所示的变形例2的磁存储器中存储单元122那样,读出字线32中突出部32T的一部分兼作层叠体的感磁层而构成。也就是说,在TMR元件122a、122b中,构成突出部32T的一部分183、183b也作为层叠体S22a、S22b中的感磁层。因此,可以省去设置在上述实施例中TMR元件1a、1b上的第二磁性层8a、8b,可以作成结构比存储单元1更简单的存储单元122。在变形例2中考虑到导电性及软磁特性,最好采用例如NiFe(坡莫合金)构成突出部32T。
另外,在上述实施例中说明了具有一对磁阻效应元件的磁存储单元,但并不限于此。例如,也可以如作为图22所示的变形例3的磁存储器中TMR元件123那样,采用具有1个磁轭4和1个层叠体S20的单质的TMR元件作为磁存储元件使用。
Claims (16)
1.一种磁阻效应元件,其特征在于:
设有在沿导线的延伸方向的一部分区域上为围住所述导线而沿环回方向环状配置的、具有隔着在所述环回方向的一部分上设置的间隙而互相对向的一对断开端的磁轭,以及
包含其磁化方向因外部磁场而变化的感磁层的、具有一对端面的层叠体;
所述层叠体配置在所述间隙中,使所述一对端面的各端面与所述一对断开端的各端互相对向。
2.如权利要求1所述的磁阻效应元件,其特征在于:
在所述一对端面的各端面与所述一对断开端的各端之间设有绝缘层。
3.如权利要求1或权利要求2所述的磁阻效应元件,其特征在于:
所述磁轭中垂直于所述环回方向的截面的面积在所述一对断开端处为最小。
4.如权利要求1至权利要求3中任一项所述的磁阻效应元件,其特征在于所述磁轭包括如下部分而构成:
分别在离开所述一对断开端的各端的方向延伸、隔着所述间隙而互相对向的一对对向磁轭,
分别与所述一对对向磁轭的所述断开端的相反一侧的一端连接的、互相对向且沿所述层叠体的层叠方向延伸的一对柱式磁轭,以及
将所述一对柱式磁轭的与所述一对对向磁轭相反一侧的各一端彼此连接的梁式磁轭。
5.如权利要求4所述的磁阻效应元件,其特征在于:
所述感磁层与所述一对对向磁轭设于同一层。
6.一种磁存储单元,其特征在于:
它是设有一对磁阻效应元件的磁存储单元;
所述一对磁阻效应元件的每一个包括,
在沿导线延伸方向的一部分区域上为围住所述导线而沿环回方向环状配置的、具有隔着在所述环回方向的一部分上设置的间隙而互相对向的一对断开端的磁轭,以及
包含其磁化方向随外部磁场而变化的感磁层并具有一对端面的层叠体;
所述层叠体配置在所述间隙中,使所述一对端面的各端面与所述一对断开端的各端互相对向。
7.如权利要求6所述的磁存储单元,其特征在于:
在所述一对端面的各端面与所述一对断开端的各端之间设有绝缘层。
8.如权利要求6或权利要求7所述的磁存储单元,其特征在于:
所述磁轭中垂直于所述环回方向的截面的面积在所述一对断开端处为最小。
9.如权利要求6至权利要求8中任一项所述的磁存储单元,其特征在于:
一对所述磁轭分别具有,
分别在离开所述一对断开端的各端的方向延伸、隔着所述间隙而互相对向的一对对向磁轭,
分别与所述一对对向磁轭的所述断开端的相反一侧的一端连接的、互相对向且沿所述层叠体的层叠方向延伸的一对柱式磁轭,以及
将所述一对柱式磁轭的与所述一对对向磁轭相反一侧的各一端彼此连接的梁式磁轭;
所述一对磁阻效应元件至少互相共有所述一对柱式磁轭中的一个。
10.如权利要求9所述的磁存储单元,其特征在于:
所述感磁层与所述一对对向磁轭设于同一层。
11.一种磁存储器件,其特征在于:
设有第一写入线,
与所述第一写入线交叉而延伸、在对应于与所述第一写入线的交叉区域的部分与所述第一写入线并行的第二写入线,以及
包括一对磁阻效应元件而构成的磁存储单元;
所述一对磁阻效应元件的每一个含有;
在沿所述第一与第二写入线延伸方向的一部分区域上为围住所述第一与第二写入线而沿环回方向环状配置的、具有隔着在所述部分环回方向上设置的间隙而互相对向的一对断开端的磁轭,以及
包含其磁化方向随外部磁场而变化的感磁层并具有一对端面的层叠体;
所述层叠体配置在所述间隙中,使所述一对端面的各端面与所述一对断开端的各端互相对向。
1 2.如权利要求11所述的磁存储器件,其特征在于:
在所述一对端面的各端面与所述一对断开端的各端之间设有绝缘层。
13.如权利要求11或权利要求12所述的磁存储器件,其特征在于:
所述磁轭中垂直于所述环回方向的截面的面积在所述一对断开端处为最小。
14.如权利要求11至权利要求13中任一项所述的磁存储器件,其特征在于:
所述一对磁轭分别包括,
分别在离开所述一对断开端的各端的方向上延伸、隔着所述间隙而互相对向的一对对向磁轭,
分别与所述一对对向磁轭的所述断开端的相反一侧的一端连接的、互相对向且沿所述层叠体的层叠方向延伸的一对柱式磁轭,以及
将所述一对柱式磁轭的与所述一对对向磁轭相反一侧的各一端彼此连接的梁式磁轭;
所述一对磁阻效应元件至少互相共有所述一对柱式磁轭中的一个。
15.如权利要求14所述的磁存储器件,其特征在于:
所述感磁层与所述一对对向磁轭设于同一层。
16.如权利要求11至权利要求15中任一项所述的磁存储器件,其特征在于:
在所述第一与第二写入线在由所述磁轭围住的区域中还设有电气上与所述层叠体连接的读出线。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP361050/2003 | 2003-10-21 | ||
JP361050/03 | 2003-10-21 | ||
JP2003361050A JP4438375B2 (ja) | 2003-10-21 | 2003-10-21 | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1610000A true CN1610000A (zh) | 2005-04-27 |
CN1610000B CN1610000B (zh) | 2010-05-26 |
Family
ID=34420078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004100877325A Expired - Fee Related CN1610000B (zh) | 2003-10-21 | 2004-10-21 | 磁阻效应元件、磁存储单元及磁存储器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7002840B2 (zh) |
EP (1) | EP1528569B1 (zh) |
JP (1) | JP4438375B2 (zh) |
CN (1) | CN1610000B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101304038B (zh) * | 2007-05-10 | 2010-09-29 | 旺宏电子股份有限公司 | 磁性存储器、其存储单元及其存储单元的制造方法 |
CN104051608A (zh) * | 2013-03-11 | 2014-09-17 | 三星电子株式会社 | 磁致电阻结构及其制造方法、及磁随机存取存储器件 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109266A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 |
JP2006100423A (ja) * | 2004-09-28 | 2006-04-13 | Tdk Corp | 磁気記憶装置 |
JP2006100424A (ja) * | 2004-09-28 | 2006-04-13 | Tdk Corp | 磁気記憶装置 |
JP2006344653A (ja) | 2005-06-07 | 2006-12-21 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
CN100437817C (zh) * | 2005-12-31 | 2008-11-26 | 中国科学院物理研究所 | 基于环状磁性多层膜的磁性随机存取存储器及其控制方法 |
JP5076373B2 (ja) * | 2006-06-27 | 2012-11-21 | Tdk株式会社 | 磁気記憶装置、磁気記憶方法 |
JP2023037504A (ja) * | 2021-09-03 | 2023-03-15 | キオクシア株式会社 | 磁気メモリ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0293373A (ja) | 1988-09-29 | 1990-04-04 | Nippon Denso Co Ltd | 電流検出器 |
US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US5629922A (en) | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
JP3333670B2 (ja) | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
JP3913971B2 (ja) | 1999-12-16 | 2007-05-09 | 株式会社東芝 | 磁気メモリ装置 |
JP2001273759A (ja) | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
US6590803B2 (en) | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP2003174149A (ja) * | 2001-12-07 | 2003-06-20 | Mitsubishi Electric Corp | 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置 |
JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2003
- 2003-10-21 JP JP2003361050A patent/JP4438375B2/ja not_active Expired - Lifetime
-
2004
- 2004-10-19 US US10/967,297 patent/US7002840B2/en active Active
- 2004-10-20 EP EP04024947A patent/EP1528569B1/en not_active Expired - Fee Related
- 2004-10-21 CN CN2004100877325A patent/CN1610000B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101304038B (zh) * | 2007-05-10 | 2010-09-29 | 旺宏电子股份有限公司 | 磁性存储器、其存储单元及其存储单元的制造方法 |
CN104051608A (zh) * | 2013-03-11 | 2014-09-17 | 三星电子株式会社 | 磁致电阻结构及其制造方法、及磁随机存取存储器件 |
CN104051608B (zh) * | 2013-03-11 | 2018-01-02 | 三星电子株式会社 | 磁致电阻结构及其制造方法、及磁随机存取存储器件 |
Also Published As
Publication number | Publication date |
---|---|
US7002840B2 (en) | 2006-02-21 |
EP1528569A2 (en) | 2005-05-04 |
JP2005129587A (ja) | 2005-05-19 |
EP1528569A3 (en) | 2005-11-09 |
EP1528569B1 (en) | 2011-08-17 |
CN1610000B (zh) | 2010-05-26 |
JP4438375B2 (ja) | 2010-03-24 |
US20050117386A1 (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6304697B2 (ja) | 磁気メモリ素子および磁気メモリ | |
CN1448945A (zh) | 磁阻效应元件和磁存储器 | |
CN100538875C (zh) | 磁阻效应元件、磁存储单元和磁存储器装置及其制造方法 | |
JP5076387B2 (ja) | 磁気記憶装置 | |
CN1610000A (zh) | 磁阻效应元件、磁存储单元及磁存储器 | |
CN100466095C (zh) | 磁阻效应元件、磁存储单元及磁存储器 | |
JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
US7470964B2 (en) | Magnetic memory and manufacturing method thereof | |
JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
CN1604229A (zh) | 磁存储器件和磁存储器件的制造方法 | |
CN1967860A (zh) | 包括单字线晶体管的磁性存储元件的系统及其制造方法 | |
CN1591674B (zh) | 磁阻效应元件、磁性存储单元和磁性存储器件 | |
JP5076373B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JP5092384B2 (ja) | 磁気記憶装置、磁気記憶方法 | |
JP2007214484A (ja) | 磁気記憶装置 | |
JP4556385B2 (ja) | 磁気メモリデバイスの製造方法 | |
CN1770313A (zh) | 磁存储器 | |
JP2006100736A (ja) | 磁気メモリ | |
JP2006128220A (ja) | 磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20131021 |