JP2007214484A - 磁気記憶装置 - Google Patents

Abstract

【課題】外部磁界による誤書込み等を低減させる。
【解決手段】任意の方向に延在する配線５に対して、その一部に磁気抵抗効果素子４を隣接配置し、更に、配線５の一部以外の要因で生じる外部磁界から磁気抵抗効果素子４を保護する外部磁界保護構造２０を備えるようにする。
【選択図】図１０

Description

本発明は、磁気抵抗効果素子に情報を記憶する磁気記憶装置に関するものである。

近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されている。ＭＲＡＭは、磁気によってデータを記憶することから、電気的な手段を用いなくてもその磁化方向が維持することができるので、揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）のように電源断によって情報が失われるといった不都合を回避できる。また、従来のフラッシュＥＥＰＲＯＭやハードディスク装置のような不揮発性記憶手段と比較して、ＭＲＡＭはアクセス速度、信頼性、消費電力等において優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリとしての機能と、フラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能のすべてを代替できると言われている（特許文献１）。

例えば、どこにいても情報処理を可能とするいわゆるユビキタスコンピューティングを目指した情報機器を開発する場合、高速処理に対応可能としながらも消費電力を小さくし、そして、電源断が生じても情報消失を回避できるような記憶装置が求められるが、ＭＲＡＭはこのような要求を同時に満足できる可能性があり、今後、多くの情報機器に採用されることが期待されている。

特に、日常持ち歩くカードや携帯情報端末等については、十分な電源を確保できない場合が多い。従って、厳しい利用環境において大量の情報処理を実行するには、低消費電力とされるＭＲＡＭであっても、情報処理中の電力消費を一層低減させることが求められている。

ＭＲＡＭにおける低消費電力化を進展される技術の一例として、例えば特許文献２又は特許文献３に記載された磁気記憶装置がある。これらの磁気記憶装置は、各記憶領域（メモリセル）毎に、ビット線と、ビット線と直行するように配置されたワード線と、このビット線とワード線の間であって、且つ交差する位置に配置されたトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）素子等を備える。更にこれらの磁気記憶装置では、ビット線又はワード線におけるＴＭＲ素子近傍に、これら配線の周りを取り囲むヨーク（磁界制御層）が配置されている。ヨークは高透磁率の強磁性体によって構成されており、ビット線又はワード線から生じる磁束の漏れを低減させ、ＴＭＲ素子に磁束を集中させる役割を果たす。この結果、ＴＭＲ素子の磁化状態の反転に必要な磁界が、低消費電力でも得ることが出来る。また、磁束をＴＭＲ素子に集中させることができる。

なお、ＴＭＲ素子とは、外部磁界によって磁化方向が変化する第１磁性層（感磁層）と、磁化方向が固定された第２磁性層と、第１磁性層と第２磁性層との間に挟まれた非磁性絶縁層とを備え、第１磁性層の磁化方向が第２磁性層の磁化方向に対して平行または反平行に制御されることにより二値データを記憶する素子である。
特許第３４６６４７０号公報 特開２０００−９０６５８号公報 特開２００４−１２８４３０号公報

磁気記憶装置において、書き込み電流を低減するには、ＴＭＲ素子の第１磁性層（感磁層）の保磁力を可能な限り小さくすることが好ましい。一方、第１磁性層の保磁力を下げてしまうと、外部からの磁界や、隣接する配線等からの磁界によって第１磁性層の磁化状態が誤って反転してしまうという、いわゆる誤書込みが発生してしまう可能性が高くなる。

この誤書込みを回避するために、パッケージとしての磁気記憶装置全体を磁気シールドなどで覆い、外部磁界を遮蔽することが考えられる。しかしながら、この種の磁気シールドを用いた場合、パッケージ外からの磁界を遮蔽できるものの、パッケージ内の隣接配線等による磁界を相互に遮蔽することが困難であった。即ち、集積された複数のＴＭＲ素子間の書込み磁界の影響を個別に遮断することが出来ないという問題があった。

本発明は上記問題点に鑑みてなされたものであり、ＴＭＲ素子毎に外部磁界の影響を抑制できる磁気記憶装置を提供することを目的としている。

上記目的を達成するために、本発明による磁気記憶装置は、任意の方向に延在する配線と、前記配線の一部に隣接配置された磁気抵抗効果素子と、前記配線の一部以外の要因で生じる外部磁界から前記磁気抵抗効果素子を保護する外部磁界保護構造と、を含むことを特徴とするものである。

又上記発明の磁気記憶装置では、前記磁気抵抗効果素子の保磁力をＨｃ、前記外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜が略１となる前記外部磁界Ｈｅｘｔが作用した際に、前記磁気抵抗効果素子の磁化状態が反転不能に設定されていることが好ましい。

更に上記発明では、前記磁気抵抗効果素子の保磁力をＨｃ、前記外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜、前記外部磁界が作用しない場合に前記配線に要求される前記磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈ０］、前記外部磁界を受けた状態で前記配線に要求される磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈｅｘｔ］、正規化書き込み電流を｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜増加時の前記正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−１より大きく且つ零より小さく設定されることが好ましい。

又上記発明では、前記外部磁界保護構造として略環状の強磁性ヨーク構造体を備えており、前記強磁性ヨーク構造体の一部に前記磁気抵抗効果素子が近接配置されていることが好ましい。

更に又上記発明では、強磁性ヨーク構造体が、前記配線の一部の外周を囲むように配設されていることが好ましく、又前記強磁性ヨーク構造体の周方向の一部に空隙が形成されており、前記空隙に前記磁気抵抗効果素子が収容されていることも望ましい。

又更に、更に前記磁気抵抗効果素子の素子平面を基準とした前記強磁性ヨーク構造体の最大高さが、前記磁気抵抗効果素子の素子平面方向最大外寸と比較して小さく設定されているようにする。特に、前記磁気抵抗効果素子の素子平面を基準とした前記強磁性ヨーク構造体の高さが４００ｎｍ以下に設定されていることが好ましい。

上記目的を達成する本発明による磁気記憶装置は、任意方向に延在する配線と、該配線の一部に隣接配置される磁気抵抗効果素子と、前記磁気抵抗効果素子に近接配置される素子側ヨークと、前記磁気抵抗効果素子の素子平面に対して所定の間隔を設けて配置される反素子側ヨークと、前記反素子側ヨークと前記素子側ヨークを連結し、前記反素子側ヨークに生じる内部磁界と反対方向の内部磁界を前記素子側ヨークに生じさせるヨーク接合部と、を備えることを特徴とするものである。

上記発明では、更に前記磁気抵抗効果素子の素子平面を基準とした前記反素子側ヨークの最大高さが、前記磁気抵抗効果素子の素子平面方向最大外寸と比較して小さく設定されていることが好ましい。更に上記発明では、前記反素子側ヨークの厚みが、前記素子側ヨークと比較して大きく設定されていることが好ましい。

又上記発明では、前記反素子側ヨークにおける前記ヨーク接合部近傍が、前記素子側ヨーク側に傾倒されていることが好ましい。

又上記目的を達成する本発明の磁気記憶装置は、任意の方向に延在する配線と、前記配線の一部に隣接配置される磁気抵抗効果素子と、を備え、前記磁気抵抗効果素子の保磁力をＨｃ、前記配線の一部以外の要因で生じる外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜、前記外部磁界が作用しない場合に前記配線に要求される前記磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈ０］、前記外部磁界を受けた状態で前記配線に要求される磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈｅｘｔ］、正規化書き込み電流を｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜増加時の前記正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−０．５より大きく且つ零より小さく設定されることを特徴とするものである。

上記発明において、好ましくは、前記磁気抵抗効果素子の素子平面に対して所定の間隔を設けて配置される反素子側ヨークを更に備え、前記反素子側ヨークの厚みが５０ｎｍ以上に設定されるようにする。

本発明によれば、外部磁界による誤書き込み等の影響を低減させる事ができるという効果を奏し得る。

以下、添付図面を参照しながら本発明による磁気記憶装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の第１の実施形態に係る磁気記憶装置１の全体構成を示す概念図である。磁気記憶装置１は、記憶部２、ビット選択回路１１、ワード選択回路１２、ビット配線１３、１４、並びにワード配線１５、１６を備える。記憶部２には、複数の記憶領域３がｍ行ｎ列（ｍ、ｎは２以上の整数）の二次元状（アレイ状）に配列されている。図２に拡大して示されるように、各記憶領域３は、ＴＭＲ素子４、読み書き兼用配線５、読み書き兼用トランジスタ６、読み出し配線７、強磁性ヨーク構造体２０等を有する。なお、読み書き兼用配線５は、ビット配線１３から引き込まれるように配設されていることから、記憶領域３毎に、読み書き兼用配線５、強磁性ヨーク構造体２０などが独立して配設されるようになっている。

ＴＭＲ（磁気抵抗効果）素子４は、磁化方向を変化させると、それに基づいて自身の抵抗値が変化する機能を有する。この抵抗値の変化状態によって、ＴＭＲ素子４に二値データが書き込まれる。このＴＭＲ素子４の磁化方向を変化させる外部磁界は、読み書き兼用配線５によって発生させる。

読み書き兼用配線５の一端は、読み書き兼用トランジスタ６を介してビット配線１３に電気的に接続されている。読み書き兼用配線５の他端は、ビット配線１４に電気的に接続される。読み書き兼用トランジスタ６は、読み書き兼用配線５における書き込み電流及び読み出し電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースの一方に読み書き兼用配線５が接続され、他方にビット配線１３が接続される。更に、ゲートにはワード配線１５が接続される。これにより、読み書き兼用配線５には、読み書き兼用トランジスタ６によって電流が流され、その電流によって周囲に磁界を生じさせる。

読み出し配線７は、一方がＴＭＲ素子４に接続されると共に、他方がワード配線１６に接続され、両端間にはダイオードが配置されている。ＴＭＲ素子４において、このワード配線１６が接続される側と反対側の面には、読み書き兼用配線５に接続されるので、ＴＭＲ素子４に読み出し電流を供給できるようになる。なお、読み出し配線７のダイオードの存在により、ワード配線１６からＴＭＲ素子４側に流れる回り込み電流を防止することができる。

ビット配線１３、１４は、アレイ状に配置される複数の記憶領域３の列毎に配設されている。ビット配線１３は、対応列に属する全記憶領域３の読み書き兼用トランジスタ６に接続され、この読み書き兼用トランジスタ６を介して読み書き兼用配線５の一端に接続される。また、ビット配線１４は、対応列に属する全記憶領域３の読み書き兼用配線５の他端に接続される。ビット配線１３とビット配線１４間に電位差を付与しつつ、読み書き兼用トランジスタ６によって導通を許可すれば、読み書き兼用配線５に電流が流れるようになる。

ワード配線１５、１６は、記憶領域３の各行に配設される。ワード配線１５は、対応行に属する全記憶領域３において、読み書き兼用トランジスタ６のゲートに接続されている。また、ワード配線１６は、対応行に属する全記憶領域３において、読み出し配線７を介してＴＭＲ素子４に接続される。

図１に戻って、ビット選択回路１１は、各記憶領域３の読み書き兼用配線５に正または負の書き込み電流を提供する機能を備える。具体的にビット選択回路１１は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定列を選択するアドレスデコーダ回路と、この選択した所定列に対応するビット配線１３、１４間に正または負の電位差を付与して、この所定列のビット配線１３、１４間に設置される読み書き兼用配線５に書き込み電流を供給するカレントドライブ回路を含んでいる。

ワード選択回路１２は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定行を選択するアドレスデコーダ回路と、この所定行に対応するワード配線１５、１６に所定の電圧を供給するカレントドライブ回路を含んでいる。従って、ワード選択回路１２を用いて、所定行に相当するワード配線１５に制御電圧を印加すれば、読み書き兼用トランジスタ６を導通状態にすることができる。この導通制御により、上記ビット選択回路１１によって選択されたアドレスの読み書き兼用配線５に対して、書込み電流を流すか流さないかを選択できるようになる。更にワード選択回路１２は、ワード配線１６に所定の電圧を印加する事で、読み出し電流の制御も可能となっている。具体的には、ビット選択回路１１において、内部または外部から指示されたアドレスに対応する列をアドレスデコーダ回路によって選択し、そのビット配線１３に所定電圧を印加する。これと同時に、ワード選択回路１２では、アドレスデコーダ回路によってアドレスに対応する行を選択して、その行に対応するワード配線１６に所定電圧を印加する事で、このビット配線１３とワード配線１６との間に読み出し電流を供給する。この際に、選択された所定行のワード配線１５にも電圧を印加して、読み書き兼用トランジスタ６に基づいて読み出し電流を流すように制御する。

次に、この磁気記憶装置１における記憶領域３の具体的構造について詳細に説明する。図３は、記憶領域３の配線状態等を立体的に示した斜視図である。記憶領域３は、大きくは下側から半導体層、配線層、磁性材料層を備えている。半導体層は特に図示しない半導体基板を含み、記憶領域３全体の機械的強度を維持しながら、読み書き兼用トランジスタ６等の半導体デバイスが形成される。最上位の磁性材料層には、ＴＭＲ素子４、ＴＭＲ素子４に磁界を効率的に与えるための強磁性ヨーク構造体２０といった磁性素材による構成物が形成される。中間に位置する配線層は、ビット配線１３及び１４並びにワード配線１５及び１６、読み書き兼用配線５の一部、読み出し配線７等が形成される。

半導体層における読み書き兼用トランジスタ６は、絶縁領域に取り囲まれるように形成されており、隣接する複数の読み書き兼用トランジスタ６が互いに電気的に分離されている。絶縁領域には例えばＳｉＯ２といった絶縁性材料が用いられ、又、半導体基板は例えばＳｉ基板から構成され、そこにｐ型またはｎ型の不純物がドープされることになる。

図４に拡大して示されるように、読み書き兼用トランジスタ６は、半導体基板３０の反対導電型となるドレイン領域６Ａ、ソース領域６Ｂ、ゲート電極６Ｃ等によって構成されている。従って、ドレイン領域６Ａとソース領域６Ｂの間には半導体基板３０が介在しており、その半導体基板３０上に所定の間隔を空けてゲート電極６Ｃが配置されている。このゲート電極６Ｃはワード配線１５によって構成されており、この構成により、ワード配線１５に電圧が印加されると、読み書き兼用トランジスタ６のドレイン領域６Ａ及びソース領域６Ｃが互いに導通して、ビット配線１３から供給される電流が読み書き兼用配線５に流れるようになっている。

図３に戻って、配線層におけるビット配線１３及び１４、ワード配線１５及び１６等の各配線以外の領域は、すべて絶縁領域によって占められる。この絶縁領域の材料としては、半導体層の絶縁領域と同様にＳｉＯ２といった絶縁性材料を用いる。また、配線の材料としては例えばＷやＡｌを用いることができる。

ＴＭＲ素子４に隣接する読み書き兼用配線５は、記憶領域３のアレイ面（平面）方向に延在しながらも、この平面内でＬ字上に屈曲した形状となっている。更に、読み書き兼用配線５の一端は平面に対して垂直方向に屈曲して垂直配線となり、その下方側においてビット配線１４に接続される。読み書き兼用配線５の他端は、同様に平面に対して垂直方向に屈曲して垂直配線となり、その下端において読み書き兼用トランジスタ６のドレイン領域６Ａとオーミック接合される。

また、ビット配線１３には、各記憶領域３の引き込み線１３Ａが平面方向に分岐形成されており、その先方で垂直方向に屈曲して、読み書き兼用トランジスタ６のソース領域６Ｂにオーミック接合される。読み出し配線７も平面方向に延在しており、その一端はＴＭＲ素子４に電気的に接続され、他端は垂直方向に屈曲して下方側においてワード配線１６に接続される。

行方向に延びるワード配線１５は、その一部がゲート電極６Ｃを兼ねている。このことは、ワード配線１５が読み書き兼用トランジスタ６のゲート電極６Ｃに電気的に接続されることと同義である。

次に、図５等を用いて磁性材料層について説明する。磁性材料層は、ＴＭＲ素子４と、強磁性ヨーク構造体２０と、読み書き兼用配線５の一部と、読み出し配線７の一部等を有する。なお、磁性材料層においては、以下に説明する構成や他の配線以外の領域は、絶縁領域２４によって占められている。

図６に拡大して示されるように、ＴＭＲ素子４は、外部磁界によって磁化方向が変化する第１磁性層（フリー層／感磁層）４Ａと、磁化方向が固定された第２磁性層（ピンド層）４Ｂと、第１磁性層４Ａ及び第２磁性層４Ｂに挟まれた非磁性絶縁層（絶縁体層）４Ｃと、第２磁性層４Ｂの磁化方向を固定（ピン止め）する反強磁性層４Ｄとを備える。このＴＭＲ素子４は、外部磁界を受けて第１磁性層４Ａの磁化方向が変化すると、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が変化するようになっている。この抵抗値の差によって、二値データを記録することができる。なお、第１磁性層４１の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。

第２磁性層４Ｂは、反強磁性層４Ｄによって磁化方向が固定されている。すなわち、反強磁性層４Ｄと第２磁性層４Ｂとの接合面における交換結合によって、第２磁性層４Ｂの磁化方向が一方向に配向された状態で安定化されている。第２磁性層４Ｂの磁化容易軸方向は、第１磁性層４Ａの磁化容易軸方向に沿うように設定される。第２磁性層４Ｂの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。また、反強磁性層４Ｄの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらを任意に組み合わせた材料を用いることができる。

非磁性絶縁層４Ｃは、非磁性且つ絶縁性の材料からなる層であり、第１磁性層４Ａと第２磁性層４Ｂとの間に介在して、トンネル磁気抵抗効果（ＴＭＲ）が生じるようにしている。詳細には、第１磁性層４Ａと第２磁性層４Ｂの磁化方向との相対関係（即ち、平行または反平行）によって、電気抵抗値が異なる特性を有している。非磁性絶縁層４Ｃの材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。

なお、特に図示しないが、第２磁性層４Ｂの磁化方向を安定化させることを目的として、第２磁性層４Ｂを、第２磁性層／非磁性金属層／第３磁性層の３層構造に変えても良い。ここで、第３磁性層が反強磁性層４Ｄと接する事とする。非磁性金属層の厚さを適切に設定すると、第３磁性層が第２磁性層との間の交換相互作用で、第３磁性層と第２磁性層との磁化方向が反平行な状態に保たれ、第２磁性層の磁化方向を安定化させることができる。このような第３磁性層の材料としては特に制限はないが、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第２磁性層と第３磁性層との間に設けられる非磁性金属層の材料としては、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどが好適である。

ＴＭＲ素子４の反強磁性層４Ｄは、金属層１９を介して読み書き兼用配線５と電気的に接続されている。ＴＭＲ素子４の第１磁性層４Ａは読み出し配線７に電気的に接続される。この構成により、読み出し電流を、読み書き兼用配線５からＴＭＲ素子４を介して読み出し配線７へ流すことが可能となり、ＴＭＲ素子４の抵抗値の変化を検出する事が出来るようになる。なお、強磁性ヨーク構造体２０は、読み書き兼用配線５におけるＴＭＲ素子４との隣接領域５Ａ（図３参照）を取り囲むように配置されている。なお、ＴＭＲ素子４の第１磁性層４Ａの磁化容易軸は、読み書き兼用配線５の長手方向と交差する方向（すなわち、書き込み電流の方向と交差する方向）に沿うよう設定される。

図５に戻って、強磁性ヨーク構造体２０はＴＭＲ素子４の外部磁界保護構造として機能するものであり、延在する読み書き兼用配線５におけるＴＭＲ素子４側に近接配置される素子側ヨーク２０Ａと、読み書き兼用配線５におけるＴＭＲ素子４の反対側に近接配置される反素子側ヨーク２０Ｂを備える。又、素子側ヨーク２０Ａの両端と反素子側ヨーク２０Ｂの両端には、両者を連結して略環状とする一対のヨーク接合部２０Ｃ、２０Ｃが構成されている。従って、ＴＭＲ素子４を基準に考えると、素子側ヨーク２０ＡはＴＭＲ素子４に近接しており、反素子側ヨーク２０ＢはＴＭＲ素子４から離れている。又、この強磁性ヨーク構造体２０自体は読み書き兼用配線５の外周を覆っていることになる。反素子側ヨーク２０Ｂは、読み書き兼用配線５の上方に位置するトップ領域２０Ｔと、このトップ領域２０Ｔの両端側、即ちヨーク接合部２０Ｃ、２０Ｃの近傍に位置するする傾斜領域２０Ｓ、２０Ｓとを備えて構成される。

素子側ヨーク２０Ａは、環状方向の中間に空隙２０Ｅが形成されており、その空隙２０ＥにＴＭＲ素子４が介在配置されている。従って、強磁性ヨーク構造体２０を軸視した場合、周方向の一部に空隙２０Ｅによる開放端を備えた略Ｃ字形状となっている。

更にこの強磁性ヨーク構造体２０は、ＴＭＲ素子４の素子平面（ＴＭＲ素子４のヨーク側表面）４Ａを基準とした反素子側ヨーク２０Ｂの最大高さＨがＴＭＲ素子４の素子平面方向最大外寸（ここでは磁化容易軸方向の外寸ＭＸ：図６参照）と比較して小さく設定されている。例えば、ＴＭＲ素子４の外寸ＭＸが３００ｎｍである場合、反素子側ヨーク２０Ｂの最大高さを３００ｎｍ以下に設定する。このようにＴＭＲ素子４側に対する反素子側ヨーク２０Ｂの距離を可能な範囲内で小さくすることで、後述するように、外部磁界に対する応答性を向上させることができる。

傾斜領域２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃは、トップ領域２０Ｔに生じる磁界を素子側ヨーク２０Ａ側（即ちＴＭＲ素子４側）に誘導する。従って、トップ領域２０Ｔに生じた内部磁界は、傾斜領域２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃを介して反転し、素子側ヨーク２０Ａでは反対方向の内部磁界となる。又、反素子側ヨーク２０Ｂにおいては、傾斜領域２０Ｓ、２０Ｓが、素子側ヨーク２０Ａ側に傾倒するようになっている。詳細には、トップ領域２０Ｔと傾斜領域２０Ｓ、２０Ｓの角度Ｐ（図７参照）が鈍角に設定され、一方、ヨーク接合部２０Ｃ、２０Ｃにおける素子側ヨーク２０Ａと傾斜領域２０Ｓ、２０Ｓの連結角度が鋭角に設定される。また、傾斜領域２０Ｓの厚みは、素子側ヨーク２０Ａと比較して大きく設定されている。

図７に示されるように、反素子側ヨーク２０Ｂのトップ領域２０Ｔの厚みＴＺは、素子側ヨーク２０Ａの厚みＢＺと比較して大きく設定されている。具体的に、厚さＴＺは、５０ｎｍ以上、１００ｎｍ以下に設定される。また、反素子側ヨーク２０Ｂよりも薄い素子側ヨーク２０Ａの厚さＢＺは１０ｎｍより大きく且つ３０ｎｍより小さい範囲内に設定されている。また、傾斜領域２０Ｓの厚さＳＺは、平均すると２０ｎｍより大きく且つ１００ｎｍより小さい範囲内に設定されている。

また本実施形態におけるＴＭＲ素子４の素子平面方向の外寸は３００ｎｍ×２００ｎｍであり、厚さは４ｎｍとなっている。従って、素子平面４Ａを基準とした反素子側ヨーク２０Ｂの最大高さＨは３００ｎｍ以下に設定することが好ましい。

次に、本実施形態の磁気記憶装置１におけるＴＭＲ素子４への情報書き込み動作について説明する。

図７の状態において、読み書き兼用配線５に電流が流れていない場合、この読み書き兼用配線５による磁界が生じない。従って、強磁性ヨーク構造体２０の形状効果により、強磁性ヨーク構造体２０の磁化状態Ｘは、読み書き兼用配線５の延在方向と略一致した状態で単磁区化されているか、又は、各種方向の磁区が複数形成されている。従って、強磁性ヨーク構造体２０が、読み書き兼用配線５の周方向に単磁区化することが抑制されている。又、ＴＭＲ素子４における第２磁性層４Ｂの磁化方向Ｂと第１磁性層４Ａの磁化方向Ａが、ここでは互いに一致している。本実施例では、磁化方向Ａ、Ｂが一致している場合、二値データの０が書き込まれていると定義する。

図８に示されるように、読み書き兼用配線５に書き込み電流Ｉ１が流れると、読み書き兼用配線５の周囲に、周方向磁界Ｆ１が発生する。磁界Ｆ１は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回して閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ１に誘導されるようにして、内部磁界の影響力に抗しながら、滑らかに磁化方向を９０度回転させて磁界Ｆ１の方向に一致する。この際、反素子側ヨーク２０Ｂ（特にトップ領域２０Ｔ）が肉厚に設定されているので、磁界Ｆ１の漏れが効果的に抑制され、ＴＭＲ素子４側に誘導できることになる。

この結果、読み書き兼用配線５から生じる磁化状態Ｆ１と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成された強い磁界が、薄肉の素子側ヨーク２０Ａで集中化され、ＴＭＲ素子４における第１磁性層４Ａに作用してその磁化方向Ａを反転させる。この状態で読み書き兼用配線５の電流Ｉ１を止めると、ＴＭＲ素子４の磁化方向Ａは、図８のように反転したまま維持される。磁化方向Ａ、Ｂが反対となったまま維持されることから、ここでは二値データの１が書き込まれた事になる。

次に、図９に示されるように、読み書き兼用配線５において、Ｉ１と反対方向となる書き込み電流Ｉ２が流れると、読み書き兼用配線５の周囲に周方向の磁界Ｆ２が発生する。磁界Ｆ２は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回する閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ２に誘導されるようにして、滑らかに磁化方向を９０度回転させて磁界Ｆ２の方向に一致させる。

この結果、読み書き兼用配線５から生じる磁化状態Ｆ２と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成され、その強い磁界がＴＭＲ素子４における第１磁性層４Ａに作用し、磁化方向Ａが反転して再び第２磁性層４Ｂの磁化方向Ｂと一致する。ＴＭＲ素子４は、磁化方向Ａ、Ｂが一致しているので、ここでは二値データの０が再び書き込まれた事になる。

なお、本実施形態では、反素子側ヨーク２０Ｂを肉厚にすることで、ＴＭＲ素子４の反対側に対する磁束の漏れを効果的に抑制する事ができるようになる。また、傾斜領域２０Ｓとトップ領域２０Ｔを一連のプロセスで一体的に製膜することが可能とになり、製造コストを低減することも可能になる。なお、強磁性ヨーク構造体２０を構成する強磁性材料としては、例えばＮｉ、Ｆｅ、Ｃｏのうち少なくとも一つの元素を含む金属が好適である。

なお、ＴＭＲ素子４に書き込まれた二値データを読み出す際には、読み書き兼用配線５と読み出し配線７との間に読み出し電流を流し、その両配線間の電位差の変化を検出する。これによりＴＭＲ素子４の抵抗値が明らかとなり、二値データのいずれかを記録しているか（すなわち、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと平行か反平行か）を判別する。例えば、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと同方向である場合、非磁性絶縁層４Ｃにおけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的小さくなる。反対に、磁化方向Ａと磁化方向Ｂが対向方向となる場合、トンネル磁気抵抗効果によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的大きくなる。

更に、この読み書き兼用配線５による書込み用電流Ｉ１、Ｉ２以外の要因によって生じる外部磁界の影響について説明する。

図１で示したように、複数の記憶領域３がアレイ状に配置されている場合、特定のＴＭＲ素子４に対する書き込み用の磁界が、隣接するＴＭＲ素子４に作用してしまう状況が生じる。特に記憶領域３を高密度に配置すると互いの距離が近づくので、その影響は顕著になる。

例えば図１０に示されるように、ＴＭＲ素子４に対してその書込み方向（磁化容易軸方向）と一致する外部磁界Ｖが作用した場合、この外部磁界Ｖは、ＴＭＲ素子４の第１磁性層４Ａに対して直接作用して磁化方向Ａを反転させようとする。一方、強磁性ヨーク構造体２０にも外部磁界Ｖが印加されるので、反素子側ヨーク２０Ｂにおけるトップ領域２０Ｔの内部磁界Ｘ１が積極的に回転して外部磁界Ｖと一致するようになる。また、傾斜領域２０Ｓ、２０Ｓの内部磁界Ｘ２についても、トップ領域２０Ｔに対して緩やかに傾倒していることから、トップ領域２０Ｔの内部磁界Ｘ１と連続する方向に向かう。即ち、反素子側ヨーク２０Ｂでは、トップ領域２０Ｔと傾斜領域２０Ｓ、２０Ｓが一体となって外部磁界Ｖに沿った周方向内部磁界（Ｘ１、Ｘ２）を生じさせる。この周方向内部磁界は、ヨーク接合部２０Ｃ、２０Ｃを介して素子側ヨーク２０Ａ側に誘導される。従って、素子側ヨーク２０Ａには、反素子側ヨーク２０Ｂの内部磁界Ｘ１、Ｘ２と反対方向の内部磁界Ｘ３が生じる。素子側ヨーク２０Ａは、この内部磁界Ｘ３をＴＭＲ素子４に付与する。

この結果、外部磁界ＶがＴＭＲ素子４に直接作用して書込みを行おうとすると、強磁性ヨーク構造体２０がその外部磁界Ｖと反対方向の内部磁界Ｘ３を素子側ヨーク２０Ａ内に発生させて、外部磁界Ｖを打ち消すように機能するので、ＴＭＲ素子４に対する誤書込みを抑制することができる。

特に、本実施形態では、反素子側ヨーク２０Ｂの最大高さＨを所定の範囲内に設定しているので、ＴＭＲ素子４近傍の外部磁界Ｖを正確に受けることが出来る。この場合、強磁性ヨーク構造体２０に空隙２０ＥにＴＭＲ素子４を収容すると、ＴＭＲ素子４に対して反素子側ヨーク２０Ｂを一層接近させることができる。

また本実施形態では、反素子側ヨーク２０Ｂにおけるトップ領域２０Ｔの厚みＴＺが大きく設定され、素子側ヨーク２０Ａの厚みＢＺが小さく設定されているので、素子側ヨーク２０Ａ自体は外部磁界Ｖの影響を受け難い。これにより、強磁性ヨーク構造体２０の内部磁界は、実質的に反素子側ヨーク２０Ｂ（トップ領域２０Ｔ及び傾斜領域２０Ｓ、２０Ｓ）の内部磁界Ｘ１、Ｘ２に支配されるようになる。

なおここでは、配線５とＴＭＲ素子４とは金属層１９によって電気的に接続するようにしたが、配線５とＴＭＲ素子４の間は絶縁状態として書込み専用配線としておき、ＴＭＲ素子４の一方の面に読み出し専用電流を導通させるための金属薄膜配線等を別途形成するようにしてもよい。また、強磁性ヨーク構造体２０とその内部の読み書き兼用配線５との間、及び、素子側ヨーク２０ＡとＴＭＲ素子４との間は、絶縁体２２が挿入されており、互いに接触して電気的にショートしないようになっている。

次に、この磁気記憶装置１の特性について説明する。

ＴＭＲ素子４の保磁力をＨｃ、外部磁界Ｖの磁力をＨｅｘｔとし、これらの値から設定される正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜と定義した場合、本磁気記憶装置１では、正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜＝１（実施する際に現実的な程度の１を意味する）となるような外部磁界Ｈｅｘｔが仮に作用した際に、ＴＭＲ素子４の磁化状態Ｘが自然に反転しないように設定されている。具体的には、本実施形態のＴＭＲ素子４の保磁力が８０（Ｏｅ）に設定されているので、この保磁力と同等の外部磁界Ｖが作用しても、磁化状態Ｘの反転が出来ないようにする。このような特性に設計する結果、各記憶領域３が個別に外部磁界からシールドされるようになる。

また、外部磁界Ｖが作用しない場合に読み書き兼用配線５に要求されるＴＭＲ素子４の書き込み電流をＩｓｗ［Ｈ０］、外部磁界Ｖを受けた状態において要求されるＴＭＲ素子４の書き込み電流をＩｓｗ［Ｈｅｘｔ］とし、これらの値から導かれる正規化書き込み電流を｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜と定義した場合、この磁気記憶装置１では、上記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜を増加させた時の正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−１より大きく且つ零より小さくなるように設定されている。このようにすると、外部磁界Ｖの磁力Ｈｅｘｔの増大に対して、必要となる書込み電流Ｉｓｗ［Ｈｅｘｔ］の減少幅が小さくなり、結局、外部磁界Ｖの影響よりも、読み書き兼用配線５の電流に基づく書込み動作が優先されることになる。

図１１（Ａ）には、本実施形態の磁気記憶装置１に対して、読み書き兼用配線５と同方向の外部磁界Ｖ（即ち、ＴＭＲ素子４における磁化容易軸と垂直方向の外部磁界）を作用させた際の、上記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜に対する正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化状態が示されている。なお、比較例として強磁性ヨーク構造体２０が存在しない場合の変化状態も併記している。

図から分かるように、強磁性ヨーク構造体２０が存在しない場合の変化率は約−０．５であるが、強磁性ヨーク構造体２０を備えた本実施形態の磁気記憶装置１では変化率が−０．５より大きくなり、約−０．１程度となっている。つまり、外部磁界Ｖが書き込み電流に与える影響が通常の約５分の１に抑制されることがわかる。

図１１（Ｂ）には、本実施形態の磁気記憶装置１に対して、読み書き兼用配線５と垂直の外部磁界Ｖ（即ち、ＴＭＲ素子４における第１磁性層４Ａの磁化容易軸方向と同方向の外部磁界）を作用させた際の、上記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜に対する正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化状態が示されている。なお、比較例として、強磁性ヨーク構造体２０が存在しない磁気記憶装置１の変化状態も併記している。強磁性ヨーク構造体２０が存在しない場合の変化率は約−１．０であるが、強磁性ヨーク構造体２０を備えた本実施形態の磁気記憶装置１では、変化率が−１．０よりも大きくなり、約−０．５程度となっている。つまり、外部磁界Ｖが書き込み電流に与える影響が通常の約２分の１に抑制されることがわかる。

この結果、本実施形態に係る磁気記憶装置１は、外部磁界保護構造を採用することによって、上記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜が増大した場合であっても、正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の減少幅が小さくなり、外部磁界Ｖが書き込み電流に与える影響が抑制される。

図１２には、本実施形態の磁気記憶装置１において、上記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜に対するＴＭＲ素子４のＭＲ比の変動状態を解析した結果が示されている。ここでは反素子側ヨーク２０Ｂの厚さが５０ｎｍと１００ｎｍとなる２種類の磁気記憶装置１を用い、ＴＭＲ素子４の磁化方向（磁化容易軸方向）と同方向の外部磁界Ｖを印加した状態を解析している。なお、ＭＲ比とは、第１磁性層４Ａの磁化方向Ａと第２磁性層４Ｂの磁化方向Ｂが一致している場合におけるＴＭＲ素子４の抵抗値をＲ（ａ＝ｂ）、第１磁性層４Ａの磁化方向Ａと第２磁性層４Ｂの磁化方向Ｂが反対となる場合のＴＭＲ素子４の抵抗値をＲ（ａ≠ｂ）とした場合に、｛Ｒ（ａ≠ｂ）−Ｒ（ａ＝ｂ）｝／Ｒ（ａ＝ｂ）で示される比率である。

図から分かるとおり、反素子側ヨーク２０Ｂの厚さが５０ｎｍの場合、正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜が２以下のとき、即ち外部磁界Ｖの磁力ＨｅｘｔがＴＭＲ素子４の保磁力Ｈｃの２倍以下の範囲であればＭＲ比が常に安定している。つまり、同磁力Ｈｅｘｔが２倍となるまでは、外部磁界Ｖが作用してもＴＭＲ素子４の読み出し特性が安定することになる。

また、反素子側ヨーク２０Ｂの厚さが１００ｎｍの場合、正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜が３以下のとき、即ち外部磁界Ｖの磁力ＨｅｘｔがＴＭＲ素子４の保磁力Ｈｃの３倍以下の範囲であればＭＲ比が常に安定する。つまり、同磁力Ｈｅｘｔが３倍となるまで、詳細には約４倍となるまでは、外部磁界Ｖが作用しても、ｐＴＭＲ素子４の読み出し特性が安定している。

以上のことから、本磁気記憶装置１では、外部磁界保護構造となる強磁性ヨーク構造体２０の作用によって、ＴＭＲ素子４の特性も安定させることが可能になる。特に、反素子側ヨーク２０Ｂの厚さが大きいほど、外部磁界Ｖに対するシールド効果が増大し、読み取り特性を安定させることができる。このようにＴＭＲ素子４の特性が安定化される理由は、外部磁界Ｖが印加された際に強磁性ヨーク構造体２０によって素子側ヨーク２０Ａに反対方向の内部磁界が生じさせることができるので、この外部磁界Ｖの影響を打ち消し合うからであると考えられる。

図１３は、強磁性ヨーク構造体２０について、ＴＭＲ素子４の素子平面４Ａを基準とした反素子側ヨーク２０Ｂの最大高さを３種類（サンプルＮｏ１：４００ｎｍ、サンプルＮｏ２：３２０ｎｍ、サンプルＮｏ３：２４０ｎｍ）設定し、書き込み電流値Ｉｗ（ｍＡ）をシミュレーションして比較したものである。

反素子側ヨーク２０Ｂの最大高さを４００ｎｍに設定したサンプルＮｏ１の強磁性ヨーク構造体２０では書き込み電流Ｉｗが１２（ｍＡ）となり、反素子側ヨーク２０Ｂの最大高さを３２０ｎｍに設定したサンプルＮｏ２の強磁性ヨーク構造体２０では、書き込み電流Ｉｗが１０（ｍＡ）となり、反素子側ヨーク２０Ｂの最大高さを２４０ｎｍに設定したサンプルＮｏ３の強磁性ヨーク構造体２０では、書き込み電流Ｉｗが６ｍＡとなった。つなり、反素子側ヨーク２０Ｂの最大高さが低いほど、少ない書込み電流ＩｗでＴＭＲ素子４の磁化状態を反転させることができる。これは、反素子側ヨーク２０ＢがＴＭＲ素子４に近いほど、強磁性ヨーク構造体２０の磁界応答性が向上することを意味している。これは外部磁界Ｖに対する影響についても同様であるので、結果として、反素子側ヨーク２０Ｂの高さが低いほど、即ちＴＭＲ素子４と反素子側ヨーク２０Ｂが接近するほど外部磁界Ｖを効果的に取り込み、この外部磁界Ｖに対して反対方向の強い内部磁界をＴＭＲ素子４に付与できることになる。

本実施形態の磁気記憶装置１によれば、外部磁界保護構造を採用することによって、正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜＝１となるような外部磁界Ｈｅｘｔが作用した場合でも、ＴＭＲ素子４の磁化状態Ｘが勝手に反転しないように設定されているので、各記憶領域３の誤書込みを個別に抑制することが可能となっている。特に、正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜を増加させた時の正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−１より大きく且つ零より小さくなるように設定されているので、外部磁界Ｖの磁力Ｈｅｘｔの増大に対して、要求される書込み電流Ｉｓｗ［Ｈｅｘｔ］の減少幅が小さくなり、結局、外部磁界Ｖの影響よりも、読み書き兼用配線５の電流に基づく書込み動作を優先されることができる。

また、外部磁界保護構造として、略環状の強磁性ヨーク構造体２０を採用しているので、外部磁界Ｖの影響を利用して、この外部磁界Ｖと反対の磁界をＴＭＲ素子４に付与することが可能になる。この結果、外部磁界Ｖを打ち消すことが可能となり、各ＴＭＲ素子４に対する誤書込みを個別に防止できる。また、この強磁性ヨーク構造体２０の内部に読み書き兼用配線５が挿入されているので、強磁性ヨーク構造体２０が、配線５から生じる書込み用の磁界の外部への漏れを抑制できるので、書込み動作と無関係な外部磁界Ｖの影響を低減させつつ、書込み磁界自体の有効活用も達成できる。

また、本実施形態では、素子側ヨーク２０Ａの一部に空隙２０Ｅが形成されており、その空隙２０ＥにＴＭＲ素子４が収容されている。従って、外部磁界Ｖと反対方向の内部磁界を、素子側ヨーク２０Ａの開放端面からＴＭＲ素子４に対して直接的に付与することが可能となり、外部磁界Ｖの打ち消し効果を高めることが可能となる。また、空隙２０ＥにＴＭＲ素子４を収容することで、反素子側ヨーク２０ＢをＴＭＲ素子４に接近させることができ、ＴＭＲ素子４の近傍に作用する外部磁界Ｖを的確にシールドすることが可能になる。

更に本実施形態では、素子側ヨーク２０Ａの厚みに対して反素子側ヨーク２０Ｂの厚みを大きく設定することで、トップ領域２０Ｔ及び傾斜領域２０Ｓ、２０Ｓ内に外部磁界Ｖと同方向の内部磁界を効率よく発生させると共に、この内部磁界を素子側ヨーク２０Ａで反転させてＴＭＲ素子４に印加することが可能となる。また、傾斜領域２０Ｓ、２０Ｓを緩やかに傾倒させることで、傾斜領域２０Ｓ、２０Ｓとトップ領域２０Ｔの磁界が互いに打ち消されないようにして、同方向の内部磁界を発生させやすいようにしている。

なお、本実施形態に係る磁気記憶装置１の製造工程では、絶縁体に覆われた読み書き兼用配線５に対して、トップ領域２０Ｔと傾斜領域２０Ｓを同時に形成することができる。従って、傾斜領域２０Ｓを直立させるように個別形成する場合と比較して、反素子側ヨーク２０Ｂにおけるトップ領域２０Ｔの最大高さを低くすることが可能となり、外部磁界Ｖに対するシールド効果を高めることができる。

図１４には、本発明の第２の実施形態に係る磁気記憶装置１０１の全体構成が示されている。なお、磁気記憶装置１０１の説明は、第１実施形態と異なる点を中心に行うものとし、第１実施形態と共通する部分・部材については、図面の符号下２桁を一致させる事で説明を省略する。

図１５に拡大して示されるように、この磁気記憶装置１０１における記憶部１０２の各記憶領域１０３は、ＴＭＲ素子１０４、書込み専用配線１０５Ａ、読み出し専用配線１０５Ｂ、書込み専用トランジスタ１０６Ａ、読み出し専用トランジスタ１０６Ｂ等を有する。従って、読み書き兼用配線を利用した第１実施形態と異なり、第２実施形態の磁気記憶装置１０１では、書込み専用配線１０５Ａと読み出し専用配線１０５Ｂを別々に配置することで、回り込み電流等のノイズ要因を低減できるようになっている。

書込み専用配線１０５Ａの両端は、２本のビット配線１１３、１１４に接続されており、更にこの両端の間に書込み専用トランジスタ１０６Ａが配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、書込み専用トランジスタ１０６ＡをＯＮにすることで、書込み専用配線１０５Ａに電流を流す事が可能となり、近接配置されるＴＭＲ素子１０４の周囲に磁界を発生させる事ができる。また、読み出し専用配線１０５Ｂの両端も２本のビット配線１１３、１１４に接続されており、更に、この両端間に読み出し専用トランジスタ１０６Ｂ及びＴＭＲ素子１０４が配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、読み出し専用トランジスタ１０６ＢをＯＮにすることで、読み出し専用配線１０５Ｂに電流を流す事が可能となり、ＴＭＲ素子１０４の抵抗値の変化を検出する事ができる。なお、書込み専用トランジスタ１０６Ａはワード配線１１５に接続されており、読み出し専用トランジスタ１０６Ｂはワード配線１１６に接続されている。従って、このワード配線１１５、１１６に印加する電圧を利用して、各トランジスタ１０６Ａ、１０６Ｂの導通状態を個別に切り替えるようになっている。この結果、必要に応じてビット配線１１３、１１４からワード配線１１５に対して電流を流すこともできる。

図１６には、強磁性ヨーク構造体１２０が拡大して示されている。この強磁性ヨーク構造体１２０は、外部磁界保護構造となっており、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４側に近接配置される素子側ヨーク１２０Ａと、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４の反対側に近接配置される反素子側ヨーク１２０Ｂと、素子側ヨーク１２０Ａの両端と反素子側ヨーク１２０Ｂの両端を連結して略環状とする一対のヨーク接合部１２０Ｃ、１２０Ｃとを備えて構成される。なお、素子側ヨーク１２０Ａに形成される空隙には、ＴＭＲ素子１０４が配置されている。

このＴＭＲ素子１０４と書込み専用配線１０５Ａは、絶縁体１２２によって相互に絶縁状態となっている。一方、このＴＭＲ素子１０４の上端面及び下端面は読み出し専用配線１０５Ｂに接続されている。なお、上端側の読み出し専用配線１０５Ｂは、断面が下に凸となる薄膜構造となっており、書込み専用配線１０５ＡとＴＭＲ素子１０４を可能な限り接近させるようにしている。なお、強磁性ヨーク構造体１２０の詳細寸法等は第１実施形態と同様である。

この第２実施形態の磁気記憶装置１０１においても、第１実施形態と同様の強磁性ヨーク構造体１２０を備えているので、外部磁界Ｖに対するシールド効果を得ることができる。また、これに加えて書込み専用配線１０５Ａと読み出し専用配線１０５Ｂが独立しているので、書込み動作時には、書込み専用配線１０５Ａのみに電流を流すことができる。一方、読み出し動作時には、読み出し専用配線１０５Ｂのみに電流を流すことができる。この結果、ダイオード等を配置しなくても回り込み電流等を回避することが可能になるので、書き込み及び読み出し動作を更に安定させることができる。

以上、第１及び第２実施形態に係る磁気記憶装置を説明したが、本発明はこれらの実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてＴＭＲ素子を用いているが、巨大磁気抵抗（ＧＭＲ：Ｇｉａｎｔ ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）効果を利用したＧＭＲ素子を用いてもよい。ＧＭＲ効果とは、非磁性層を挟んだ２つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、ＧＭＲ素子においては、２つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、２つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、ＴＭＲ素子やＧＭＲ素子には、２つの強磁性層の保磁力の差を利用して書き込み／読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、ＧＭＲ素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、ＧＭＲ素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。

また、上記実施形態では、書き込み電流及び読み出し電流を制御するためのスイッチ手段としてトランジスタ（読み書き兼用トランジスタ）を用いているが、このスイッチ手段としては、必要に応じて電流を遮断／導通させる機能を有する様々な手段を適用することができる。

なお、本発明でいう「素子側ヨークに形成されている空隙」は、強磁性ヨーク構造体２０の最終的な形状を意味しており、連続的な素子側ヨーク２０Ａを形成した後に、空隙を形成するために分断加工を行う場合に限定されるものではない。例えば、（分断されたような状態となり得る）一対の素子側ヨーク２０Ａを個別に形成するようにして、その間にＴＭＲ素子４を介在させてもよい。

また、本発明の磁気記憶装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

本発明は、磁気抵抗効果素子によって各種情報を記録・保持するような分野で広く利用する事が出来る。

本発明の第１実施形態に係る磁気記憶装置の全体構成を示す概念図 同磁気記憶装置の記憶領域を拡大して示す概念図 同記憶領域の内部構造を立体的に示す拡大斜視図 同記憶領域におけるトランジスタの構造を拡大して示す断面図 同記憶領域における強磁性ヨーク構造体の構造を拡大して示す断面図 同磁性層に配置される磁気抵抗効果素子の積層構造を拡大して示す側面図 同磁性層における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図 同磁性層における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図 同磁性層における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図 同強磁性ヨーク構造体の外部磁界に対する磁気シールド効果を示す部分断面斜視図 同磁気記憶装置における正規化外部磁界と正規化書込み電流の変化状態を示すグラフ 同磁気記憶装置における正規化外部磁界とＭＲ比の変化状態を示すグラフ 同強磁性ヨーク構造体の反素子側ヨークの最大高さを変化させた際の電流変化を示す断面図 本発明の第２実施形態に係る磁気記憶装置の全体構成を示す概念図。 同磁気記憶装置の記憶領域を拡大して示す概念図。 同記憶領域の内部構造を示す拡大断面図。

符号の説明

１、１０１ ・・・磁気記憶装置
４、１０４ ・・・磁気抵抗効果素子
５ ・・・読み書き兼用配線
１３、１４、１１３、１１４・・・ビット配線
１５、１６、１１５、１１６・・・ワード配線
２０、１２０ ・・・強磁性ヨーク構造体
２０Ａ、１２０Ａ ・・・素子側ヨーク
２０Ｂ、１２０Ｂ ・・・反素子側ヨーク
２０Ｃ、１２０Ｃ ・・・ヨーク接合部
２０Ｅ ・・・隙間
２０Ｓ、１２０Ｓ ・・・傾斜領域
２０Ｔ、１２０Ｔ ・・・トップ領域
１０５Ａ ・・・書込み専用配線
１０５Ｂ ・・・読み出し専用配線

Claims (14)

1. 任意の方向に延在する配線と、前記配線の一部に隣接配置された磁気抵抗効果素子と、前記配線の一部以外の要因で生じる外部磁界から前記磁気抵抗効果素子を保護する外部磁界保護構造と、を備えることを特徴とする磁気記憶装置。
2. 前記磁気抵抗効果素子の保磁力をＨｃ、前記外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜が略１となる前記外部磁界Ｈｅｘｔが作用した際に、前記磁気抵抗効果素子の磁化状態が反転不能に設定されていることを特徴とする請求項１記載の磁気記憶装置。
3. 前記磁気抵抗効果素子の保磁力をＨｃ、前記外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜、前記外部磁界が作用しない場合に前記配線に要求される前記磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈ０］、前記外部磁界を受けた状態で前記配線に要求される磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈｅｘｔ］、正規化書き込み電流を｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜増加時の前記正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−１より大きく且つ零より小さく設定されることを特徴とする請求項１又は２記載の磁気記憶装置。
4. 前記外部磁界保護構造として略環状の強磁性ヨーク構造体を備えており、前記強磁性ヨーク構造体の一部に前記磁気抵抗効果素子が近接配置されていることを特徴とする請求項１、２又は３記載の磁気記憶装置。
5. 前記強磁性ヨーク構造体が、前記配線の一部の外周を囲むように配設されていることを特徴とする請求項１乃至４のいずれか記載の磁気記憶装置。
6. 前記強磁性ヨーク構造体の周方向の一部に空隙が形成されており、前記空隙に前記磁気抵抗効果素子が収容されていることを特徴とする請求項１乃至５のいずれか記載の磁気記憶装置。
7. 前記磁気抵抗効果素子の素子平面を基準とした前記強磁性ヨーク構造体の最大高さが、前記磁気抵抗効果素子の素子平面方向最大外寸と比較して小さく設定されていることを特徴とする請求項１乃至６のいずれか記載の磁気記憶装置。
8. 前記磁気抵抗効果素子の素子平面を基準とした前記強磁性ヨーク構造体の高さが４００ｎｍ以下に設定されていることを特徴とする請求項１乃至７のいずれか記載の磁気記憶装置。
9. 任意方向に延在する配線と、
   該配線の一部に隣接配置される磁気抵抗効果素子と、
   前記磁気抵抗効果素子に近接配置される素子側ヨークと、
   前記磁気抵抗効果素子の素子平面に対して所定の間隔を設けて配置される反素子側ヨークと、
   前記反素子側ヨークと前記素子側ヨークを連結し、前記反素子側ヨークに生じる内部磁界と反対方向の内部磁界を前記素子側ヨークに生じさせるヨーク接合部と、
   を備えることを特徴とする磁気記憶装置。
10. 前記磁気抵抗効果素子の素子平面を基準とした前記反素子側ヨークの最大高さが、前記磁気抵抗効果素子の素子平面方向最大外寸と比較して小さく設定されていることを特徴とする請求項９記載の磁気記憶装置。
11. 前記反素子側ヨークの厚みが、前記素子側ヨークと比較して大きく設定されていることを特徴とする請求項９又は１０記載の磁気記憶装置。
12. 前記反素子側ヨークにおける前記ヨーク接合部近傍が、前記素子側ヨーク側に傾倒されていることを特徴とする請求項９、１０又は１１記載の磁気記憶装置。
13. 任意の方向に延在する配線と、前記配線の一部に隣接配置される磁気抵抗効果素子と、を備え、
    前記磁気抵抗効果素子の保磁力をＨｃ、前記配線の一部以外の要因で生じる外部磁界をＨｅｘｔ、正規化外部磁界を｜Ｈｅｘｔ／Ｈｃ｜、前記外部磁界が作用しない場合に前記配線に要求される前記磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈ０］、前記外部磁界を受けた状態で前記配線に要求される磁気抵抗効果素子の書き込み電流をＩｓｗ［Ｈｅｘｔ］、正規化書き込み電流を｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜と定義した場合、前記正規化外部磁界｜Ｈｅｘｔ／Ｈｃ｜増加時の前記正規化書き込み電流｜Ｉｓｗ［Ｈｅｘｔ］／Ｉｓｗ［Ｈ０］｜の変化率が−０．５より大きく且つ零より小さく設定されることを特徴とする磁気記憶装置。
14. 前記磁気抵抗効果素子の素子平面に対して所定の間隔を設けて配置される反素子側ヨークを更に備え、
    前記反素子側ヨークの厚みが５０ｎｍ以上に設定されることを特徴とする請求項１３記載の磁気記憶装置。

Images