JP2004111887A - 磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法 - Google Patents
磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法 Download PDFInfo
- Publication number
- JP2004111887A JP2004111887A JP2002307686A JP2002307686A JP2004111887A JP 2004111887 A JP2004111887 A JP 2004111887A JP 2002307686 A JP2002307686 A JP 2002307686A JP 2002307686 A JP2002307686 A JP 2002307686A JP 2004111887 A JP2004111887 A JP 2004111887A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic layer
- magnetic
- write
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】より強力な磁界を効率よく利用し、安定した書込が可能な磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供する。さらに、そのような磁気メモリデバイスを容易に製造するための方法を提供する。
【解決手段】外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。
【選択図】 図６
【解決手段】外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、外部磁界によって磁化方向が変化する強磁性体を含む磁気抵抗効果素子ならびにその磁化方向の変化を利用して情報を記憶する磁気メモリデバイスおよびその製造方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータや通信機器等の情報処理装置に用いられる汎用メモリとして、ＤＲＡＭやＳＲＡＭなどの揮発性メモリが使用されている。これらの揮発性メモリにおいては、記憶を保持するために絶えず電流を供給し、リフレッシュを行う必要がある。また、電源を切るとすべての情報が失われるので、これら揮発性メモリの他に情報を記録するための手段として不揮発性のメモリを設ける必要があり、例えば、フラッシュＥＥＰＲＯＭや磁気ハードディスク装置などが用いられる。
【０００３】
これら不揮発性メモリにおいては、情報処理の高速化に伴って、アクセスの高速化が重要な課題となっている。さらに、携帯情報機器の急速な普及および高性能化に伴い、いつでもどこでも情報処理が行える、いわゆる、ユビキタスコンピューティングを目指した情報機器開発がが急速に進められている。このような情報機器開発の中心となるキーデバイスとして、高速処理に対応した不揮発性メモリの開発が強く求められている。
【０００４】
不揮発性メモリの高速化に有効な技術としては、強磁性層の磁化容易軸に沿った磁化方向によって情報を記憶する磁気メモリ素子がマトリックス状に配列された磁気ランダムアクセスメモリ（以下、ＭＲＡＭ；Ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙという。）が知られている。ＭＲＡＭでは、２つの強磁性体における磁化方向の組み合わせを利用して情報を記憶するようになっている。一方、記憶情報の読み出しは、ある基準となる方向に対し、磁化方向が平行である場合と反平行である場合とによって生じる抵抗変化（すなわち、電流あるいは電圧の変化）を検知することによって行う。
【０００５】
現在実用化されているＭＲＡＭは、巨大磁気抵抗（ＧＭＲ；Ｇｉａｎｔ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）効果を利用したものである。ＧＭＲ効果が得られるＧＭＲ素子を利用したＭＲＡＭとしては、米国特許第５３４３４２２号に記載されたものが知られている。ＧＭＲ効果とは、磁化容易軸方向に沿った平行な２つの磁性層における磁化方向が、互いに平行である場合に抵抗値が最小値となり、反平行の場合に最大値となる現象である。ＧＭＲ素子を用いたＭＲＡＭには、保磁力差型（擬似スピンバルブ型；Ｐｓｅｕｄｏ ｓｐｉｎ ｖａｌｖｅ型）と、交換バイアス型（スピンバルブ；ｓｐｉｎ ｖａｌｖｅ型）とがある。保磁力差型のＭＲＡＭは、ＧＭＲ素子が２つの強磁性層とそれらの間に挟まれた非磁性層とを有し、２つの強磁性体の保磁力差を利用して情報の書込および読出を行うものである。ここで、ＧＭＲ素子が、例えば「ニッケル鉄合金（ＮｉＦｅ）／銅（Ｃｕ）／コバルト（Ｃｏ）」の構成を有する場合の抵抗変化率は、６〜８％程度の小さな値である。一方、交換バイアス型のＭＲＡＭは、ＧＭＲ素子が、反強磁性層との反強磁性結合により磁化方向が固定された固定層と、外部磁界により磁化方向が変化するフリー層と、それらの間に挟まれた非磁性層とを有し、固定層とフリー層との磁化方向の違いを利用して情報の書込および読出を行うものである。例えば、ＧＭＲ素子の構成を「白金マンガン（ＰｔＭｎ）／コバルト鉄（ＣｏＦｅ）／銅（Ｃｕ）／ＣｏＦｅ」とした場合の抵抗変化率は１０％程度であり保磁力差型よりも大きな値を示すが、さらなる記憶速度向上やアクセス速度向上を達成するには不十分であった。
【０００６】
これらの点を解決するために、トンネル磁気抵抗効果（以下、ＴＭＲ効果という。）を利用したＴＭＲ素子を有するＭＲＡＭが提案されている。ＴＭＲ効果は、極薄の絶縁層（トンネルバリア層）を挟んだ２つの強磁性層間における磁化方向の相対角度により絶縁層を通過して流れるトンネル電流が変化するという効果である。２つの強磁性層における磁化方向が、互いに平行な場合に抵抗値が最小となり、互いに反平行の場合に最大となる。ＴＭＲ効果を利用したＭＲＡＭでは、ＴＭＲ素子が、例えば「ＣｏＦｅ／アルミニウム酸化物／ＣｏＦｅ」という構成の場合、抵抗変化率が４０％程度と高く、また、抵抗値も大きいためＭＯＳＦＥＴ等の半導体デバイスと組み合わせた場合のマッチングが取りやすい。このため、ＧＭＲ素子を有するＭＲＡＭと比較して、より高い出力が容易に得られ、記憶容量やアクセス速度の向上が期待されている。ＴＭＲ効果を利用したＭＲＡＭでは、導線に電流を流すことにより発生する電流磁界により、ＴＭＲ素子の磁性膜の磁化方向を所定の方向に変化させることにより情報を記憶する方法が知られている。記憶情報の読み出す方法としては、トンネルバリア層に垂直な方向に電流を流し、ＴＭＲ素子の抵抗変化を検出する方法が知られている。なお、ＴＭＲ効果を用いたＭＲＡＭに関しては、米国特許第５６２９９２２号あるいは、特開平９−９１９４９号公報などに記載がある。
【０００７】
【特許文献１】
米国特許第５３４３４２２号明細書
【特許文献２】
米国特許第５６２９９２２号明細書
【特許文献３】
特開平９−９１９４９号公報
【０００８】
【発明が解決しようとする課題】
上記したように、ＴＭＲ効果を利用したＭＲＡＭでは、ＧＭＲ効果を利用したＭＲＡＭよりも高出力化を達成することができる。しかしながら、上記のような４０％程度の抵抗変化率を示すＴＭＲ素子を用いたＭＲＡＭであっても、出力電圧は数十ｍＶ程度であるので、より高密度な磁気メモリデバイスを実現するには不十分である。
【０００９】
図３２は、従来のＴＭＲ効果を利用した磁気メモリデバイスにおける構成を説明する平面図であり、図３３は、図３２に対応する従来の磁気メモリデバイスの要部断面構成を示すものである。読出および書込ワード線１１２，１０６とビット線１０５とが互いに直交しており、その直交部分に挟まれるように第１磁性層１０２、トンネルバリア層１０３および第２磁性層１０４からなるＴＭＲ素子１２０が配設されている。このような、書込ビット線１０５と書込ワード線１０６とが直交するタイプのＭＲＡＭでは、フリー層である第２磁性層１０４における磁化方向を十分に揃えることができず、十分に安定した書込をおこなうことは困難であった。
【００１０】
また、ＴＭＲ効果を利用したＭＲＡＭでは、直交配置された導線を流れる電流による誘導磁界、すなわち電流磁界によって磁性膜の磁化方向を変えることにより、各々の記憶セルに情報の記憶を行うようになっているが、この電流磁界はオープンな（磁気的に特定の領域に閉じ込められていない）磁界であるので、低効率であると共に、隣接した記憶セルへの悪影響も懸念される。
【００１１】
さらに、メモリセルをより高集積化して磁気メモリデバイスのさらなる高密度化を図る場合、ＴＭＲ素子の微小化が必須となるが、次のような問題が懸念される。すなわち、ＴＭＲ素子における各磁性層のアスペクト比（厚み／積層面内方向の幅）が大きくなることにより反磁界が増大し、フリー層の磁化方向を変えるための磁界強度が増大してしまい、大きな書込電流を必要とすると考えられる。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、本発明の第１の目的は、より強力な磁界を効率よく利用し、安定した書込が可能な磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供することにある。第２の目的は、隣接した記憶セルに悪影響を及ぼすことが少ない磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供することにある。さらに、第３の目的は、そのような磁気メモリデバイスを容易に製造するための方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたものである。本発明における「環状」とは、磁気的かつ電気的に連続であると共に、閉じている状態を示す。したがって、環状磁性層は、電流が流れないような絶縁体は含まないものの、製造工程において発生する程度の酸化膜は含んでもよい。
【００１４】
本発明の磁気抵抗効果素子では、上記構成により、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層の磁化反転を効率的に行うことができる。
【００１５】
本発明の磁気メモリデバイスは、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線と、外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子は、積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に第１の書込線および第２の書込線によって貫かれるように構成された環状磁性層、を含むようにしたものである。
【００１６】
本発明の磁気メモリデバイスでは、上記した構成により、第１および第２の書込線の双方に電流を流すことによって閉じた磁路を形成することができ、磁気抵抗効果素子の感磁層における磁化反転を効率的に行うことができる。
【００１７】
本発明の磁気メモリデバイスの製造方法は、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線とを含む書込線群と、外部磁界によって磁化方向が変化する感磁層を含む積層体を有する磁気抵抗効果素子とを備えた磁気メモリデバイスを製造するための方法であり、第１の絶縁層の上に第１の書込線を形成する工程と、第１の書込線の一部とその周囲とを覆うように第２の絶縁層を形成する工程と、この第２の絶縁層の上に第２の書込線を形成する工程と、この第２の書込線をマスクとして第２の絶縁層および第１の書込線を選択的にエッチングして除去することにより、第１および第２の書込線が絶縁層を挟んで互いに平行に延在する積層構造を自己整合的に形成する工程とを含むようにしたものである。ここで、積層構造において第１の書込線と第２の書込線とによって挟まれた絶縁層は、第２の絶縁層に対応する。さらに、本発明における平行とは、製造上の誤差範囲±１０°を含むものである。
【００１８】
本発明の磁気メモリデバイスの製造方法では、平行に延在する積層構造を自己整合的に形成する工程を含むようにしたので、アライメント精度の高い加工が可能となり、さらに、製造工程全体として簡略化を図ることができる。また、積層体が、環状磁性層と電気的に接続されていることが望ましい。
【００１９】
本発明の磁気抵抗効果素子では、複数の導線が、環状磁性層を貫く領域において互いに平行に延びるように構成されることが望ましい。こうすることにより、複数の導線に電流を流すことによって生じる合成磁界を、複数の書込線が互いに交差する場合よりも大きくすることができ、感磁層における磁化反転をより効率的に行うことができる。
【００２０】
本発明の磁気抵抗効果素子では、環状磁性層の一部が感磁層を兼ねるように構成してもよい。あるいは、感磁層が、環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。
【００２１】
さらに、本発明の磁気抵抗効果素子では、積層体が、非磁性層と、この非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、非磁性層の第１の磁性層と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する第２の磁性層とを含み、積層体の積層面に垂直な方向に流れる電流に基づいて情報が検出されるようにしてもよい。この場合、非磁性層が、トンネル効果を生じさせ得る絶縁層からなるようにしてもよい。
【００２２】
また、本発明の磁気抵抗効果素子では、感磁層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、感磁層の磁化方向がより安定化する。また、第１の磁性層の非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されるようにしてもよい。また、第１の磁性層と非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されるようにしてもよい。この場合、第１の磁性層と第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための第２の非磁性導電層が配設されるようにしてもよい。
【００２３】
本発明の磁気メモリデバイスでは、第１の書込線と第２の書込線とが、環状磁性層を貫く領域において互いに平行に延びているように構成されることが望ましい。こうすることにより、第１および第２の導線に電流を流すことによって生じる合成磁界を、第１および第２の書込線が互いに交差する場合よりも大きくすることができ、磁気抵抗効果素子の感磁層における磁化反転をより効率的に行うことができる。
【００２４】
本発明の磁気メモリデバイスでは、環状磁性層の一部が感磁層を兼ねるように構成してもよい。あるいは、感磁層が環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。
【００２５】
本発明の磁気メモリデバイスでは、積層体が、非磁性層と、この非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、非磁性層の第１の磁性層と反対側に積層されて感磁層として機能する第２の磁性層とを含み、積層体の積層面に垂直な方向に流れる電流に基づいて第２の磁性層の磁化方向が検出されるようにしてもよい。この場合、第２の磁性層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、第２の磁性層の磁化方向がより安定化するからである。さらに、この場合、第１の磁性層が第２の磁性層よりも大きな保磁力を有することが望ましい。これは、第１の磁性層における磁化方向が一定方向に維持されるからである。
【００２６】
本発明の磁気メモリデバイスでは、上記の場合、さらに第１の磁性層の非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されるようにすると共に、第１の磁性層と非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されるようにしてもよい。さらに、第１の磁性層と第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための非磁性層導電層が配設されるようにしてもよい。
【００２７】
また、本発明の磁気メモリデバイスでは、非磁性層が、トンネル効果を生じさせ得る絶縁層からなるように構成してもよい。
【００２８】
さらにまた、本発明の磁気メモリデバイスでは、第１および第２の書込線における互いに平行に延びている平行部分が、第１および第２の書込線の少なくとも一方を屈曲させることにより形成されていてもよい。その場合、第１および第２の書込線のうちの一方が矩形波状に延在すると共に、他方が直線状に延在し、矩形波状の立ち上がり部分および立ち下がり部分が平行部分に対応するようにすることができる。この場合、屈曲した第１または第２の書込線が、導電材料からなる層間接続層を介して互いに接続された２つの階層部分を含んで構成されていてもよい。
【００２９】
さらに、本発明の磁気メモリデバイスでは、各磁気抵抗効果素子における積層体の積層面に垂直な方向に読出電流を流すための複数の読出線を備え、積層体に流れる電流に基づいて感磁層の磁化方向が検出されて情報が読み出されるようにしてもよい。
【００３０】
本発明の磁気メモリデバイスの製造方法では、第１の書込線を形成する工程が、第１の書込線のうち、第２の書込線と非平行な部分を形成する工程と、第１の書込線のうちの第２の書込線と非平行な部分およびその周囲を覆うように第３の絶縁層を形成する工程と、第３の絶縁層に、第１の書込線のうち第２の書込線と非平行な部分の端部に接続するビアホールを形成したのち、このビアホールに導電材料を埋め込むことにより、層間導通層を形成する工程と、第３の絶縁層の上に、第１の書込線のうちの、その端部が層間導通層の上部に接続されるように形成する工程とを含み、第１の書込線のうち第２の書込線と非平行な部分と平行部分との間を層間導通層によって接続することにより、第１の書込線を、膜面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。
【００３１】
本発明の磁気メモリデバイスの製造方法では、さらに、磁気メモリデバイスが、第１の書込線と第２の書込線とが平行な部分の少なくとも一部を環状に取り囲む環状磁性層をさらに備える場合において、第３の絶縁層の上方の、第１および第２の書込線における互いに平行な部分の少なくとも一部に対応する領域に、第１の環状磁性層部分を選択的に形成する工程と、第１および第２の書込線の平行な部分における積層構造を形成したのち、この積層構造の側面および上面を覆うように第４の絶縁層を形成する工程と、第４の絶縁層の側面および上面を選択的に覆うと共に第１の環状磁性層部分に連結するように第２の環状磁性層部分を形成することにより、第１および第２の環状磁性層部分からなる環状磁性層を形成する工程とを含むようにしてもよい。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３３】
［第１の実施の形態］
まず、図１ないし図７を参照して第１の実施の形態に係る磁気メモリデバイスの構成について説明する。
【００３４】
図１は、本実施の形態における磁気メモリデバイスの全体構成を表すものである。磁気メモリデバイスは、アドレスバッファ５１と、データバッファ５２と、制御ロジック５３と、記憶セル群５４と、第１の駆動制御回路部５６と、第２の駆動制御回路部５８と、外部アドレス入力端子Ａ０〜Ａ２０と、外部データ端子Ｄ０〜Ｄ７とを備えている。
【００３５】
記憶セル群５４は、トンネル磁気抵抗効果素子（以下、ＴＭＲ素子という。）を備えた記憶セル１が、互いに直交するワード線方向（Ｘ方向）およびビット線方向（Ｙ方向）に多数、配列されたマトリックス構造を有している。記憶セル１は、磁気メモリデバイスにおいてデータを記憶する最小単位であるが、これについては後に詳述する。
【００３６】
アドレスバッファ５１は、外部からのアドレス信号を外部アドレス入力端子Ａ０〜Ａ２０から取り込み、内部に備えたバッファ増幅器により第１および第２の駆動制御回路部５６，５８内のアドレスデコーダ回路５６Ａ，５８Ｂにおいて必要となる電圧レベルまで増幅するものである。さらに、アドレスバッファ５１は、その増幅したアドレス信号を２つに分け、Ｘ方向アドレス線５５を介して第１の駆動制御回路部５６に出力すると共に、Ｙ方向アドレス線５７を介して第２の駆動制御回路部５８に出力するように機能する。
【００３７】
データバッファ５２は、記憶セル群５４に記憶された情報信号を読み出す際に記録された情報信号を内部に備えたバッファ増幅器によって増幅したのち、外部データ端子Ｄ０〜Ｄ７に低インピーダンスで出力するものである。さらに、記憶セル群５４への書込動作を行う際には、外部データ端子Ｄ０〜Ｄ７の信号電圧を取り込んで、内部バッファ増幅器によって第１および第２の駆動制御回路部５６，５８内のカレントドライブ回路５６Ｃ，５８Ｃにおいて必要となる電圧レベルまで増幅したのち、Ｘ方向書込用データバス６０およびＹ方向書込用データバス６１を介してカレントドライブ回路５６Ｃ，５８Ｃに伝達するように機能する。
【００３８】
制御ロジック部５３は、複数の記憶セル群５４のなかから読出および書込対象とするものを選択するチップセレクト端子ＣＳからの信号電圧と、書込許可信号を出力するように機能するライトイネーブル端子ＷＥからの信号電圧とを取り込み、データバッファ５２に向けて出力制御信号５３Ａを出力するように機能する。
【００３９】
第１の駆動制御回路部５６は、Ｙ方向におけるアドレスデコーダ回路５６Ａ、センスアンプ回路５６Ｂおよびカレントドライブ回路５６Ｃを有し、第２の駆動制御回路部５８は、Ｘ方向におけるアドレスデコーダ回路５８Ａ、定電流回路５８Ｂおよびカレントドライブ回路５８Ｃを有するものである。
【００４０】
アドレスデコーダ回路５６Ａ，５８Ａは、入力されたアドレス信号に応じた後出のワードデコード線７１Ｘおよびビットデコード線７１Ｙを選択するものである。センスアンプ回路５６Ｂおよび定電流回路５８Ｂは読出動作を行う際に駆動する回路であり、カレントドライブ回路５６Ｃ，５８Ｃは書込動作を行う際に駆動する回路である。
【００４１】
センスアンプ回路５６Ｂと記憶セル群５４とは、読出動作の際にセンス電流が流れる複数のビットデコード線７１Ｙによって接続されている。同様に、定電流回路５８Ｂと、記憶セル群５４とは、読出動作の際にセンス電流が流れる後出の複数のワードデコード線７１Ｘによって接続されている。
【００４２】
カレントドライブ回路５６Ｃと記憶セル群５４とは、書込動作の際に必要となる後出の書込ビット線５を介して接続されている。同様に、カレントドライブ回路５８Ｃと記憶セル群５４とは、書込動作の際に必要となる後出の書込ワード線６を介して接続されている。
【００４３】
Ｙ方向読出用データバス６２は、Ｙ方向のセンスアンプ回路５６Ｂからの出力をデータバッファ５２の出力バッファ５２Ｂに伝達するように機能するものである。
【００４４】
図２は、記憶セル群５４における複数の書込ビット線５、書込ワード線６および記憶セル１の位置関係を概念的に表したものである。図２に示したように、一方の書込ワード線６が矩形波状に延在すると共に、他方の書込ビット線５が直線状に延在している。書込ワード線６における矩形波状の立ち上がり部分および立ち下がり部分は、書込ビット線５と共に複数の平行部分１０を形成している。記憶セル１は、それぞれの平行部分１０の少なくとも一部を囲むように、書込ビット線５と書込ワード線６との交差する領域に設けられている。ここで、交差する領域に記憶セル１が設けられているということは、交差点の隣に記憶セル１が設けられている場合も含んでいる。書込ビット線５および書込ワード線６には、それぞれカレントドライブ回路５６Ｃ，５８Ｃからの電流が流れるようになっている。これら書込ビット線５および書込ワード線６を用いた記憶セル１に対する書込動作については後述する。
【００４５】
次に、図３を参照して、本実施の形態の磁気メモリデバイスにおける読出動作に係わる回路構成について説明する。
【００４６】
図３は、読出動作に係わる部分の要部回路構成を示すものである。記憶セル群５４では、Ｘ方向に延び、Ｙ方向に等間隔に並んだ複数の読出ワード線１２と、Ｙ方向に延び、Ｘ方向に等間隔に並んだ複数の読出ビット線１３とが直交して格子状に配置されている。読出ワード線１２と読出ビット線１３とが直交したそれぞれの領域に、複数の記憶セル１が等間隔で配置されている。各々の記憶セル１は、その一端が読出ワード線１２にそれぞれ接続されると共に他端が読出ビット線１３にそれぞれ接続されている。
【００４７】
各々の記憶セル１には、ＴＭＲ素子２０が形成されている。ＴＭＲ素子２０は、内部の２つの強磁性層における磁化方向によって、高抵抗状態または低抵抗状態のいずれかの状態が選択されるようになっている。記憶セル１の詳細については、後述する。
【００４８】
読出ワード線１２の一端は、それぞれワード線選択スイッチ７４が接続されている。このワード線選択スイッチ７４は、ワードデコード線７１Ｘと接続されるとともに、電流制限抵抗７６とも接続されており、いずれかを選択するようになっている。電流制限抵抗７６は、読出電流の大きさを調整する機能を有しており、ワード線選択スイッチ７４とは反対側の端部は、接地されている。読出ビット線１３の一端は、それぞれビット線選択スイッチ７３に接続され、他端はそれぞれ接地されている。ビット線選択スイッチ７３は、ビットデコード線７１Ｙと接続されるとともに、電流電圧変換抵抗７２とも接続されており、いずれかを選択するようになっている。この電流電圧変換抵抗７２は、読出電流を電圧変化として取り出すように機能する。
【００４９】
このような回路構成を有する磁気メモリデバイスでは、各ＴＭＲ素子２０における第１磁性層２と環状磁性層４の一部として構成された感磁層とトンネルバリア層３とを含む積層体の積層面に垂直な方向に読出電流を流し、この読出電流に基づいて環状磁性層４の磁化方向が検出されて情報が読み出される。この環状磁性層４は、後出の図７に示すように環状磁性層４単体に注目した場合の開孔方向、すなわち環状磁性層４の軸方向が、積層体であるＴＭＲ素子２０の積層面に沿った方向となるように構成されている。このような環状磁性層４の構成は、後述する他の実施の形態、変形例および実施例においても同様である。具体的な読出動作については後述する。
【００５０】
続いて、図４ないし図７（Ａ）を参照して磁気メモリデバイスの詳細な構成について説明する。
【００５１】
図４および図５は、記憶セル群５４の要部平面構成を表すものである。図４に示した書込ビット線５，書込ワード線６および記憶セル１は、図２と対応するものである。図６は、記憶セル１の拡大斜視図である。図７（Ａ）は、図４に示した記憶セル１のＡ−Ａ線に沿った切断面の構成を示す断面図である。
【００５２】
図４に示したように、本実施の形態の磁気メモリデバイスは、複数の書込ビット線５と、この複数の書込ビット線５とそれぞれ交差するように延びる複数の書込ワード線６とを含んでいる。磁気メモリデバイスは、書込ビット線５および書込ワード線６の交差する領域に、これら書込ビット線５および書込ワード線６が互いに平行に延在する平行部分１０を有するように構成されている。さらに、ＴＭＲ素子２０が平行部分１０に配置され、これらの平行部分１０における書込ビット線５および書込ワード線６の双方を流れる電流により生ずる磁界（すなわち、環状磁性層４においては外部磁界）によってＴＭＲ素子２０の一部をなす環状磁性層４の磁化方向が変化して情報が記憶されるようになっている。
【００５３】
具体的には、図４に示したように、Ｙ方向に延びる直線状の複数の書込ビット線５がＸ方向に等間隔に並んでおり、この複数の書込ビット線５とそれぞれ交差するように、ＸＹ平面内において矩形波状に延在した書込ワード線６が形成されている。書込ワード線６の、矩形波状の立ち上がり部分および立ち下がり部分が、書込ビット線と平行部分１０を形成している。平行部分１０では、書込ビット線５と書込ワード線６とはＸＹ平面においてほぼ一致した位置に形成されているが、書込ビット線５と書込ワード線６とはＺ軸方向に一定の間隔を有するように構成されている。なお、図４においては、書込ワード線６の形状を見易くするため、一部の書込ビット線５を省略して図示している。
【００５４】
さらに、図６に示したように、書込ワード線６は、Ｚ方向において異なる面に形成された２つの階層部分、すなわち、上部書込ワード線６Ｕと下部書込ビット線６Ｂとを有し、それぞれが、例えばアルミニウム（Ａｌ）などの導電材料からなる層間接続層１７を介して互いに接続されている。この層間接続層１７が、本発明における「層間導通層」の一具体例である。なお、図６では、読出ワード線１３の図示は省略している。
【００５５】
複数の書込ビット線５の両端には、それぞれ書込ビット線引出電極４２が設けられている。書込ビット線引出電極４２は、それぞれ一方がカレントドライブ回路５６Ｃに接続され、他方が最終的に接地されるように接続されている。同様に、複数の書込ワード線６の両端には、それぞれ書込ワード線引出電極４１が設けられている。書込ワード線引出電極４１は、それぞれ一方がカレントドライブ回路５８Ｃに接続され、他方が最終的に接地されるように接続されている。
【００５６】
図４に示したように配置された記憶セル１は、図５に示したように、ＸＹ平面における複数の読出ワード線１２と複数の読出ビット線１３との各交差点に配設されている。ここで、記憶セル１の上面（ＴＭＲ素子２０側）が読出ビット線１３と接し、下面（ＴＭＲ素子２０とは反対側）が読出ワード線１２と接している。
【００５７】
図７（Ａ）は、図４および図６に示した記憶セル１の、Ａ−Ａ切断線における断面構成を表すものである。
【００５８】
図７（Ａ）に示したように、記憶セル１は、ＴＭＲ素子２０と書込ビット線５と書込ワード線６と絶縁膜７とを有し、読出ワード線１２と読出ビット線１３との間に挟まれるように形成されている。ＴＭＲ素子２０は、環状に形成され、複数の導線によって貫かれるように構成された環状磁性層４と、この環状磁性層４の一部として構成された感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体とを備えている。具体的には、ＴＭＲ素子２０は、積層体が、トンネルバリア層３と、このトンネルバリア層３の一方側に積層され磁化方向の固定された第１磁性層２と、トンネルバリア層３の第１磁性層２と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する環状磁性層４の一部とを含み、この積層体の積層面に垂直な方向に流れる電流に基づいて感磁層としての環状磁性層４の磁化方向が検出される。
【００５９】
ＴＭＲ素子２０は、第１磁性層２と環状磁性層（感磁層）４との間に、積層面に垂直方向に電圧を印加すると、例えば第１磁性層２の電子がトンネルバリア層３を突き抜けて環状磁性層（感磁層）４に移動してトンネル電流が流れるようになっている。このトンネル電流は、トンネルバリア層３との界面部分における第１磁性層２のスピンと環状磁性層（感磁層）４のスピンとの相対的な角度によって変化する。すなわち、第１磁性層２のスピンと環状磁性層（感磁層）４のスピンとが互いに平行な場合に抵抗値が最小となり、反平行のときに抵抗値が最大となる。これらの抵抗値を用いて、磁気抵抗変化率（ＭＲ比）が、式（１）のように定義される。
【００６０】
（ＭＲ比）＝ｄＲ／Ｒ ……（１）
【００６１】
ここで、「ｄＲ」が、スピンが互いに平行である場合と反平行である場合との抵抗値の差であり、「Ｒ」が、スピンが互いに反平行である場合における抵抗値である。
【００６２】
トンネル電流に対する抵抗値（以下、トンネル抵抗Ｒｔという。）は、トンネルバリア層３の膜厚Ｔに強く依存する。トンネル抵抗Ｒｔは、低電圧領域では、式（２）に示したように、トンネルバリア層３の膜厚Ｔに対して指数関数的に増加する。
【００６３】
Ｒｔ∝ｅｘｐ（２χＴ），χ＝｛８π２ｍ＊（φ・Ｅｆ）０．５｝／ｈ……（２）
【００６４】
ここで、「φ」はバリア高さ、「ｍ＊」は電子の有効質量、「Ｅｆ」はフェルミエネルギー、ｈはプランク定数を表す。一般的に、ＴＭＲ素子を用いたメモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗Ｒｔは、数１０ｋΩ・（μｍ）２程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗Ｒｔは、１０ｋΩ・（μｍ）２以下、さらに好ましくは１ｋΩ・（μｍ）２以下とすることが好ましい。したがって、上記のトンネル抵抗Ｒｔを実現するために、トンネルバリア層３の厚みＴを２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。
【００６５】
トンネルバリア層３の厚みＴを薄くすることにより、トンネル抵抗Ｒｔを低減することができる一方で、第１磁性層２および環状磁性層（感磁層）４との接合界面の凹凸に起因するリーク電流が生じるのでＭＲ比が低下してしまう。これを防止するため、トンネルバリア層３の厚みＴは、リーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００６６】
図７（Ａ）に示したＴＭＲ素子２０は、保磁力差型構造を有し、第１磁性層２の保磁力のほうが、環状磁性層（感磁層）４の保磁力よりも大きくなるように構成されていることが望ましい。具体的には、第１磁性層２の保磁力は、（５０／４π）×１０３Ａ／ｍよりも大きいことが望ましく、特に（１００／４π）×１０３Ａ／ｍ以上であることが望ましい。こうすることにより、第１磁性層２における磁化方向が外部憂乱磁界等の不要な磁界の影響を受けるのを防止することができる。第１磁性層２は、例えば、５ｎｍの厚みのコバルト鉄合金（ＣｏＦｅ）からなる。他に、単体のコバルト（Ｃｏ）や、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）等を第１磁性層２に適用することが可能である。また、第１磁性層２および環状磁性層（感磁層）４の磁化容易軸は、第１磁性層２と環状磁性層（感磁層）４との磁化方向が互いに平行または反平行となる状態で安定化するようにするため、平行であることが望ましい。
【００６７】
環状磁性層（感磁層）４は、書込ビット線５および書込ワード線６における平行部分１０、すなわち、環状磁性層（感磁層）４を貫く領域の少なくとも一部を環状に取り囲むように延在しており、この平行部分１０を流れる電流によって環状磁性層４内部に還流磁界が生ずるように構成されている。この環状磁性層４は、情報を記憶する記憶層であり、上記還流磁界によって環状磁性層４の磁化方向が反転され、情報の記憶がなされる。環状磁性層４は、例えば、ニッケル鉄合金（ＮｉＦｅ）からなり、ＴＭＲ素子２０の一部をなす感磁層としての部分における断面方向の厚みが２０ｎｍである。さらに環状磁性層４の保磁力は、（５０／４π）×１０３Ａ／ｍ以上（１００／４π）×１０３Ａ／ｍ以下の範囲であり、第１磁性層２の保磁力よりも小さくなるように構成されていることが望ましい。（５０／４π）×１０３Ａ／ｍ未満の保磁力では、環状磁性層４における磁化方向が外部憂乱磁界等の不要な磁界により乱されることがあるからである。一方、（１００／４π）×１０３Ａ／ｍを越えるような保磁力では、書込電流の増大に起因する発熱により、ＴＭＲ素子２０自体の劣化が生じてしまう可能性があるからである。また、書込ビット線５および書込ワード線６による電流磁界を環状磁性層４に集中させるために、環状磁性層４の透磁率はより大きい方が好ましい。具体的には、２０００以上であり、より好ましくは６０００以上である。
【００６８】
書込ビット線５および書込ワード線６は、いずれも、１０ｎｍ厚のチタン（Ｔｉ）と、１０ｎｍ厚の窒化チタン（ＴｉＮ）と５００ｎｍ厚のアルミニウム（Ａｌ）とが順に積層された構造を有し、絶縁膜７によって、互いに電気的に絶縁されている。書込ビット線５および書込ワード線６は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）およびタングステン（Ｗ）のうちの少なくとも１種からなるようにしてもよい。
【００６９】
次に、本実施の形態の磁気メモリデバイスにおける動作について説明する。
【００７０】
まず、図２および図７（Ｂ），（Ｃ）を参照して、記憶セル１における書込動作について説明する。図７（Ｂ），（Ｃ）は、図４および図６に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【００７１】
図７（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示し、図２における記憶セル１Ａの状態に対応する。図７（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。一方、図７（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層（感磁層）４の内部を反時計回り方向に還流磁界が発生している。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、環状磁性層４の磁化方向は反転し、０または１を記録する。例えば、図７（Ｂ）の状態を０とした場合、図７（Ｃ）の状態を１として識別する。ここで、図２に示した記憶セル１Ｂの状態のように互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には環状磁性層４の磁化方向は反転せず、データの書き換えは行われないようになっている。
【００７２】
次に、図１および図３を参照して、磁気メモリデバイスにおける読出動作について説明する。まず、第１の駆動制御回路部５６におけるアドレスデコーダ回路５６Ａにより、複数のビットデコード線７１Ｙのうちの１つが選択され、対応する箇所のビット線選択スイッチ７３が駆動される。選択されたビット線選択スイッチ７３は通電状態となり、読出ビット線１３に読出電流が流れ、記憶セル１のＴＭＲ素子２０の側に正の電位が与えられる。同様に第２の駆動制御回路部５８におけるアドレスデコーダ回路５８Ａにより、複数のワードデコード線７１Ｘのうちの１つが選択され、対応する箇所のワード線選択スイッチ７４が駆動される。選択されたワード線選択スイッチ７４は通電状態となり、読出ワード線１２に読出電流が流れ、記憶セル１のＴＭＲ素子２０とは反対側に負の電位が与えられる。したがって、アドレスデコーダ回路５６Ａおよびアドレスデコーダ回路５８Ａによって選択された１つの記憶セル１に対し、読出に必要な読出電流を流すことができる。この読出電流に基づいて、環状磁性層（感磁層）４の磁化方向を検出し、記憶された情報を読み出すことができる。
【００７３】
本実施の形態の磁気メモリデバイスでは、上記の構成により、環状に形成され、書込ビット線５および書込ワード線６によって貫かれるように構成された環状磁性層（感磁層）４を含み、積層面に垂直な方向に電流が流れるように構成された積層体とを備えるようにしたので、書込ビット線５および書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２０の環状磁性層（感磁層）４における磁化反転を効率的に行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。さらに、書込ビット線５と書込ワード線６とが、環状磁性層（感磁層）４を貫く領域において互いに平行に延びるように構成したので、書込ビット線５および書込ワード線６に電流を流すことによって環状磁性層（感磁層）４に生じる合成磁界を、これらの書込線が互いに交差する場合よりも大きくすることができ、環状磁性層（感磁層）４における磁化反転をより効率的に行うことができる。
【００７４】
次に、上記のような構成を有する本実施の形態の磁気メモリデバイスの製造方法について説明する。
【００７５】
本実施の形態の磁気メモリデバイスの製造方法は、絶縁膜７Ｂの上に上部書込ワード線６Ｕを形成する工程と、この上部書込ワード線６Ｕのうちの平行部分１０に対応する領域とその周囲とを覆うように絶縁膜７Ｃを形成したのち、その表面を平坦化する工程と、平坦化された絶縁膜７Ｃの上に書込ビット線５を形成する工程と、この書込ビット線５をマスクとして絶縁膜７Ｃを選択的にエッチングして除去することにより、書込ビット線５および上部書込ワード線６Ｕの平行部分１０における積層構造１９を自己整合的に形成する工程とを含むものである。以下、具体的に説明する。
【００７６】
図８ないし図２３を参照して、磁気メモリデバイスのうちの、主に、記憶セル１の形成方法について、詳細に説明する。なお、図８（Ａ）ないし図２３（Ａ）は、図４に示したＡ−Ａ切断線に沿った断面構成を表し、図８（Ｂ）ないし図２３（Ｂ）は、図４に示したＢ−Ｂ切断線に沿った断面構成を表す。
【００７７】
まず、図８に示したように、シリコン（Ｓｉ）からなる基板１１を用意し、この基板１１の上に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）を順に、スパッタ装置等を用いて積層し、多層膜１６Ｂを形成する。次に、所定のレジストを全面に亘って塗布したのち、ｉ線リダクションステッパー等を使用し、所定形状のレジストパターン３１を形成する。このレジストパターン３１をマスクとし、例えば、反応性ガスとして三塩化ホウ素（ＢＣｌ３）ガスを用いて選択的に反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）を行う。これにより、図９に示したように、所定形状の下部書込ワード線６Ｂが形成される。この場合、Ｘ方向に沿った幅が、例えば７００ｎｍとなるように形成する。
【００７８】
次に、図１０に示したように、例えばＴＥＯＳ（正珪酸四エチル；Ｓｉ（ＯＣ２Ｈ５）４）を用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置により全体を覆うように、例えば、酸化シリコン（ＳｉＯ２）からなる絶縁膜７Ａを形成する。こののち、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、絶縁膜７Ａの表面の平坦化をおこなう。
【００７９】
こののち、図１１に示したように、平坦化された絶縁膜７Ａの上の、書込ビット線５および書込ワード線６の平行部分１０の少なくとも一部に対応する領域に、選択的に読出ワード線１２と底部環状磁性層４Ｂとを順に形成する。ここで、底部環状磁性層４Ｂが、本発明の「第１の環状磁性層部分」に対応する一具体例である。具体的には、まず、絶縁膜７Ａの上に、スパッタ装置等によってチタン（Ｔｉ）、ＴｉＮおよびアルミニウム（Ａｌ）を順に成膜し、のちに読出ワード線１２となる多層膜（図示せず）を形成する。こののち、全体を覆うようにレジストを塗布し、ｉ線ステッパを用いてレジストパターン（図示せず）を形成する。このレジストパターンを利用して、ＲＩＥ処理等を行い、上記の多層膜をパターニングすることにより、読出ワード線１２を形成する。次いで、ｉ線ステッパを用いてレジストパターン（図示せず）を形成し、例えば、硫酸鉄（ＦｅＳＯ４）および硫酸ニッケル（ＮｉＳＯ４）のめっき槽に浸漬し、通電することによりニッケル鉄合金（原子比；Ｎｉ：Ｆｅ＝８０：２０）からなるめっき膜（図示せず）を形成する。こののち、めっき膜（図示せず）をパターニングすることにより、底部環状磁性層４Ｂを形成する。
【００８０】
読出ワード線１２および底部環状磁性層４Ｂを形成したのち、図１２（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｂを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｂの表面の平坦化をおこなう。さらに、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを接続するためのビアホール７Ｈを形成する（図１２（Ｂ）参照）。この場合、絶縁膜７Ｂの上にレジスト塗布を行い、例えばｉ線ステッパによりレジストパターンを形成したのち、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥによりビアホール７Ｈを形成する。
【００８１】
続いて、ＬＴＳ（Ｌｏｎｇ Ｔｈｒｏｗ Ｓｐｕｔｔｅｒｉｎｇ）装置等を用いて、ビアホール７Ｈに例えば、アルミニウム（Ａｌ）等の導電材料を埋め込むことにより、図１３（Ｂ）に示したように層間接続層１７を形成する。この層間接続層１７は、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを電気的に接続するように機能する。層間接続層１７を形成したのち、やはりＬＴＳ装置を用い、図１３（Ａ），（Ｂ）に示したように全面に亘って、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）からなる金属多層膜１６Ｕを形成する。
【００８２】
ｉ線ステッパーにより、金属多層膜１６Ｕの上に全面に亘ってレジストパターン（図示せず）を形成したのち、これをマスクとして利用し、ＲＩＥ処理を行うことにより金属多層膜１６Ｕをパターニングする。こうすることで、図１４（Ａ），（Ｂ）に示したように、平行部分１０に対応する領域の上部書込ワード線６Ｕが形成される。この場合、その端部が層間接続層１７の上部に接続されるように形成されると共に、後工程にて形成される書込ビット線５のＸ方向の幅よりも少し広くなるように形成することが重要である。
【００８３】
上部書込ワード線６Ｕを形成したのち、図１５（Ａ），（Ｂ）に示したようにＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｃを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｃの表面の平坦化をおこなう。平坦化を行った絶縁膜７Ｃの上に、スパッタ装置等を用いて、チタン（Ｔｉ）、ＴｉＮおよびアルミニウム（Ａｌ）を順に成膜し、のちに書込ビット線５となる多層膜５Ａを形成する。さらに、多層膜５Ａの上にレジストを塗布したのち、ｉ線ステッパーにより選択的にレジストパターン３２を形成する。
【００８４】
このレジストパターン３２をマスクとして利用し、例えば、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより多層膜５Ａをパターニングする。こうすることで、書込ビット線５を形成する。
【００８５】
次に、図１７（Ａ），（Ｂ）に示したように、この書込ビット線５をマスクとして、自己整合的に積層構造１９を形成する。具体的には、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥおよびイオンミリングにより、書込ビット線５によって保護されていない領域の絶縁膜７Ｃの全てと、絶縁膜７Ｂおよび上部書込ワード線６Ｕにおける厚み方向の一部とを除去することにより積層構造１９を形成する。ここで、底部環状磁性層４Ｂが露出するまで絶縁膜７Ｂを除去することが重要である。これにより、下部書込ワード線６Ｂと上部書込ワード線６Ｕとが層間接続層１７によって接続された書込ワード線６が、一応完成する。ここで、書込ワード線６のうちの非平行部分と平行部分１０との間を層間接続層１７によって接続することにより、書込ワード線６を、膜面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。こうすることにより、記憶セル１を、より小さな領域のＸＹ平面に形成することが可能になる。
【００８６】
このように、書込ビット線５をマスクとして、自己整合的に積層構造１９を形成することにより、書込ビット線５と同じ幅を有する上部書込ワード線６Ｕを高精度に形成することができる。さらに、レジストパターンの形成工程およびその除去工程等を省略することができ、製造工程の簡略化を図ることができる。
【００８７】
書込ビット線５および書込ワード線６の平行部分１０における積層構造１９を形成したのち、図１８（Ａ），（Ｂ）に示したように、この積層構造１９の側面および上面を覆うように、例えばＳｉＯ２からなる絶縁膜７Ｄを形成する。具体的には、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも積層構造１９を除く領域に選択的にレジストパターン３３を形成したのち、ＴＥＯＳを用いてＣＶＤ装置等により全面に絶縁膜７Ｄを形成する。
【００８８】
次いで、絶縁膜７Ｄの側面および上面を選択的に覆うと共に底部環状磁性層４Ｂに連結するように上部環状磁性層４Ｕを形成することにより、底部環状磁性層４Ｂおよび上部環状磁性層４Ｕからなる環状磁性層４の形成を完了する。ここで、上部環状磁性層４Ｕが本発明の「第１の環状磁性層部分」に対応する一具体例であり、さらに、底部環状磁性層４Ｂが本発明の「第２の環状磁性層部分」に対応する一具体例である。
【００８９】
具体的には、図１９（Ａ），（Ｂ）に示したように、レジストパターン３３をリフトオフにより除去したのち、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも絶縁膜７Ｄを除く領域に選択的にレジストパターン３４を形成する。さらに、例えばスパッタリング装置を用い、このレジストパターン３４を利用して底部環状磁性層４Ｂと同じ材料（例えばＮｉＦｅ）からなる上部環状磁性層４Ｕを形成する。
【００９０】
次いで、図２０（Ａ），（Ｂ）に示したように、レジストパターン３４をリフトオフにより除去することにより、上部環状磁性層４Ｕが露出する。
【００９１】
続いて、図２１（Ａ），（Ｂ）に示したように、ＣＶＤ装置等により絶縁膜７Ｅを全面に亘って形成したのち、ＣＭＰ装置等による絶縁膜７Ｅ表面の研磨をおこない、平坦化を図ると共に、上部環状磁性層４Ｕの上面を露出させ、さらに上部環状磁性層４Ｕを所定の厚みに加工する。
【００９２】
さらに、図２２（Ａ），（Ｂ）に示したように、上部環状磁性層４Ｕの上に、ＴＭＲ素子２０の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２０を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、アルミニウム（Ａｌ）層を形成する。このアルミニウム層を酸化処理することでトンネルバリア層３を得る。続いて、例えばＣｏＦｅ層からなる第１磁性層２を形成し、保護膜等を形成したのち、レジストパターン３５を除去することによってＴＭＲ素子２０の形成が完了する。なお、図２２（Ａ），（Ｂ）では、簡略化のため、ＴＭＲ素子２０を構成する各層については図示を省略する。
【００９３】
ＴＭＲ素子２０を形成したのち、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｆを全面に亘って形成したのち、ＣＭＰ装置による絶縁膜７Ｆ表面の研磨をおこない、平坦化を図ると共に、ＴＭＲ素子２０の最上面を露出させる。
【００９４】
最後に、図２３（Ａ），（Ｂ）に示したように、読出ビット線１３を形成する。具体的には、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）を順にマグネトロンスパッタリング装置を用いて積層し、多層膜１３Ａを形成する。次に、所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばＲＩＥを行うことにより未保護部分の多層膜１３Ａを除去する。これにより、所定形状の読出ビット線１３が形成される。
【００９５】
こののち、書込ワード線６の各両端末に書込ワード線引出電極４１を形成し、書込ビット線５の各両端末に書込ビット線引出電極４２を形成し、読出ワード線１２の各両端末に読出ワード線引出電極４３を形成し、さらに読出ビット線１３の各両端末に読出ビット線引出電極４４を形成する。
【００９６】
以上により、記憶セル１を含む記憶セル群５４の形成が一応完了する。
【００９７】
こののち、さらに、スパッタ装置やＣＶＤ装置等によりＳｉＯ２またはＡｌ２Ｏ３等の保護層を形成する工程と、その保護膜を研磨して各引出電極４１〜４４を露出させる工程とを経ることにより、磁気メモリデバイスの製造が完了する。
【００９８】
以上のように、本実施の形態によれば、ＴＭＲ素子２０が、環状に形成され、書込ビット線５と書込ワード線６とによって貫かれるように構成されると共に感磁層として機能する環状磁性層４と、積層面に垂直な方向に電流が流れるように構成された積層体とを含むようにしたので、書込ビット線５と書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２０の環状磁性層（感磁層）４における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セル１に隣接した記憶セルに対して、磁気的な影響を低減することができる。
【００９９】
さらに、本実施の形態によれば、書込ビット線５および書込ワード線６が、環状磁性層４を貫く領域において互いに平行部分１０を形成するようにしたので、書込ビット線５および書込ワード線６に電流を流すことによって環状磁性層（感磁層）４に生じる合成磁界を、これらの書込線が互いに交差する場合よりも大きくすることができ、環状磁性層（感磁層）４における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。
【０１００】
加えて、本実施の形態によれば、書込ビット線５をマスクとして、自己整合的に積層構造１９を形成するようにしたので、高精度な加工ができると共に、レジストパターンの形成工程およびその除去工程等を省略することができ、全体として製造工程の簡略化を図ることができる。
【０１０１】
［第２の実施の形態］
次に、図２４（Ａ）〜（Ｃ）を参照して、本発明の第２の実施の形態の磁気メモリデバイスについて説明する。
【０１０２】
図２４（Ａ）は、本実施の形態の磁気メモリデバイスにおける記憶セル１の断面構成を表すものであり、図７（Ａ）に対応している。図２４（Ａ）では、図７（Ａ）に示した構成要素と実質的に同一の部分には同一の符号を付している。
【０１０３】
なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法について、主に、上記第１の実施の形態と異なる点について説明し、他の説明は適宜省略する。
【０１０４】
上記第１の実施の形態の磁気メモリデバイスは、ＴＭＲ素子２０における環状磁性層４の一部が感磁層を兼ねるように構成したものである。これに対し本実施の形態の磁気メモリデバイスは、図２４に示したように、感磁層として機能する第２磁性層８が、環状磁性層４とは別体に設けられ、第２磁性層８と環状磁性層４とが磁気的に交換結合しているＴＭＲ素子２１を備えるようにしたものである。
【０１０５】
第２磁性層８は、トンネルバリア層３と環状磁性層４との間に設けられ、外部磁界によって磁化方向が変化するようになっている。第２磁性層８は、例えば、単体のコバルト（Ｃｏ）、コバルト鉄合金（ＣｏＦｅ）、コバルト白金合金（ＣｏＰｔ）あるいはニッケル鉄コバルト合金（ＮｉＦｅＣｏ）からなる。
【０１０６】
環状磁性層４とは別体に設けることにより、第２磁性層８における磁化方向をより安定化させることができる。この場合、環状磁性層４の保磁力を、第２磁性層８を設けずに環状磁性層４が感磁層としても機能する場合よりも小さく、例えば、（５０／４π）×１０３Ａ／ｍ未満とすることが可能である。
【０１０７】
続いて、図２４（Ｂ），（Ｃ）を参照して、本実施の形態の磁気メモリデバイスにおける書込動作について説明する。図２４（Ｂ），（Ｃ）は、図４に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【０１０８】
図２４（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。図２４（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。この場合は、第２磁性層８における磁化方向が、環状磁性層４の磁化方向に沿った方向、すなわちＸ方向となる。一方、図２４（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を反時計回り方向に還流磁界が発生している。この場合も、第２磁性層８における磁化方向が環状磁性層４の磁化方向に沿った方向となり、−Ｘ方向となる。本実施の形態においては、第２磁性層８における外部磁界とは、書込ビット線５および書込ワード線６に流れる書込電流によって生ずる磁界、または、環状磁性層４に生じる還流磁界を指す。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、第２磁性層８の磁化方向は反転し、０または１を記録する。例えば、図２４（Ｂ）の状態を０とした場合、図２４（Ｃ）の状態を１として識別する。ここで、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には第２磁性層８の磁化方向は反転せず、データの書き換えは行われないようになっている。
【０１０９】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した手順により上部環状磁性層４Ｕを形成したのち、この上部環状磁性層４Ｕの上に、以下の要領でＴＭＲ素子２１の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２１を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、スパッタ装置等により、例えば、コバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、アルミニウム（Ａｌ）層とを順に形成する。次いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア層３を得る。さらにスパッタ装置等により、例えばＣｏＦｅ層からなる第１磁性層２およびタンタル（Ｔａ）等からなる保護膜を順に形成したのち、レジストパターン３５を除去する。こうすることによって、第１磁性層２，トンネルバリア層３および第２磁性層８を有するＴＭＲ素子２１の形成が完了する。こののち、第１の実施の形態と同様の所定の工程を経て磁気メモリデバイスの製造が完了する。
【０１１０】
以上のように、本実施の形態の磁気メモリデバイスによれば、上記第１の実施の形態における構成に加え、トンネルバリア層３と環状磁性層４との間に第２磁性層８を設けるようにした。このため、環状磁性層４と第２磁性層８とが交換結合を形成することができる。よって、感磁層としての第２磁性層８における磁化方向がより良好に揃うことにより、より安定した書込が可能となる。さらに、環状磁性層４の保磁力をより小さく抑えることができるので、書込動作時における電流値を低減することにより発熱量を低減でき、磁気メモリデバイスとしての機能を十分に発揮できる。
【０１１１】
［第３の実施の形態］
次に、図２５を参照して、本発明の第３の実施の形態の磁気メモリデバイスについて説明する。
【０１１２】
図２５（Ａ）は、本実施の形態の磁気メモリデバイスにおける記憶セルの断面構成を表すものであり、図７（Ａ）および図２４（Ａ）に対応している。図２５（Ａ）では、図７（Ａ）および図２４（Ａ）に示した構成要素と実質的に同一の部分には同一の符号を付している。
【０１１３】
なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法について、主に、上記第１および第２の実施の形態と異なる点について説明し、他の説明は適宜省略する。
【０１１４】
上記第１の実施の形態の磁気メモリデバイスは、ＴＭＲ素子２０における環状磁性層４の一部が感磁層を兼ねるように構成したものである。上記第２の実施の形態の磁気メモリデバイスは、さらに、図２４に示したように、感磁層として機能する第２磁性層８が、環状磁性層４とは別体に設けられ、第２磁性層８と環状磁性層４とが磁気的に交換結合しているＴＭＲ素子２１を備えるようにしたものである。
【０１１５】
これに対し、本実施の形態の磁気メモリデバイスは、図２５（Ａ）に示したように、さらに、第２磁性層８と前記環状磁性層との間に、これら第２磁性層８と環状磁性層４とを反強磁性結合させるための非磁性導電層９を設けるようにしたものである。この非磁性導電層９は、環状磁性層４と第２磁性層８とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ）や銅（Ｃｕ）などにより構成される。
【０１１６】
本実施の形態の磁気メモリデバイスでは、環状磁性層４と第２磁性層８とが反強磁性結合することにより、環状磁性層４の保磁力が（５０／４π）×１０３Ａ／ｍ未満であっても問題が生じなくなり、例えば、鉄（Ｆｅ）、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏおよびコバルト（Ｃｏ）等により環状磁性層４を構成することができる。
【０１１７】
第２磁性層８は、記録を保持する部分となり、反強磁性結合による異方性磁界により安定化される。第２磁性層８の保磁力は、（１００／４π）×１０３Ａ／ｍ以下の範囲であり、第１磁性層２の保磁力よりも小さくなるように構成されていることが望ましい。
【０１１８】
続いて、図２５（Ｂ），（Ｃ）を参照して、本実施の形態の磁気メモリデバイスにおける書込動作について説明する。図２５（Ｂ），（Ｃ）は、図４に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【０１１９】
図２５（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。図２５（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。この場合は、第２磁性層８における磁化方向が、環状磁性層４の磁化方向とは逆の方向、すなわち−Ｘ方向となる。一方、図２５（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を反時計回り方向に還流磁界が発生している。この場合も、第２磁性層８における磁化方向が環状磁性層４の磁化方向とは逆の方向となり、Ｘ方向となる。本実施の形態においては、第２磁性層８における外部磁界とは、書込ビット線５および書込ワード線６に流れる書込電流によって生ずる磁界、または、環状磁性層４に生じる還流磁界を指す。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、第２磁性層８の磁化方向は反転し、０または１を記録する。例えば、図２５（Ｂ）の状態を０とした場合、図２５（Ｃ）の状態を１として識別する。ここで、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には第２磁性層８の磁化方向は反転せず、データの書き換えは行われないようになっている。
【０１２０】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した手順により上部環状磁性層４Ｕを形成したのち、この上部環状磁性層４Ｕの上に、以下の要領で非磁性導電層９を備えたＴＭＲ素子２２の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２２を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、例えばスパッタ装置により、ルテニウム（Ｒｕ）からなる非磁性導電層９と、コバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、アルミニウム（Ａｌ）層とを順に形成する。次いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア層３を得る。さらにスパッタ装置等により、例えばＣｏＦｅ層からなる第１磁性層２およびタンタル（Ｔａ）等からなる保護膜を順に形成したのち、レジストパターン３５を除去する。こうすることによって、第１磁性層２，トンネルバリア層３、第２磁性層８および非磁性導電層９を有するＴＭＲ素子２２の形成が完了する。こののち、第１の実施の形態と同様の所定の工程を経て磁気メモリデバイスの製造が完了する。
【０１２１】
このように、本実施の形態における磁気メモリデバイスによれば、上記第２の実施の形態の構成に加え、さらに、環状磁性層４と第２磁性層８との間に非磁性導電層９を設けるようにした。こうすることにより、環状磁性層４と第２磁性層８とが強力な反強磁性結合を形成することができるので、外部憂乱磁界等による不要な磁界によりフリー層としての第２磁性層８の磁化方向が乱されることなくより安定する。これに加え、上記構成により環状磁性層４の保磁力をより小さく抑えることができる。したがって、書込動作時において電流値を小さくすることによって発熱量を低減することが可能なうえ、非磁性導電層９により、金属元素等が第２磁性層８へ拡散して移動するのを遮蔽することができるので、熱的安定性が向上する。これらの結果、より安定した書込が可能となる。
【０１２２】
＜変形例＞
次に、図２６を参照して、本実施の形態における変形例について以下に説明する。
【０１２３】
＜＜第１の変形例＞＞
本実施の形態におけるＴＭＲ素子２２は、第２磁性層８よりも大きな保磁力を有する第１磁性層２を備えた保磁力差型とよばれる構造である。これに対し、図２６（Ａ）に示したＴＭＲ素子２２Ｂは、交換結合により第１磁性層２の磁化方向を固定する交換バイアス型とよばれる構造を呈している。
【０１２４】
具体的には、ＴＭＲ素子２２Ｂは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第１磁性層２と、第３磁性層１５とを有している。第３磁性層１５は、反強磁性を有しており、第１磁性層２と交換相互作用により第１磁性層２の磁化方向を固定するように機能し、例えば、白金マンガン合金（ＰｔＭｎ）、イリジウムマンガン合金（ＩｒＭｎ）、鉄マンガン（ＦｅＭｎ）、ニッケルマンガン（ＮｉＭｎ）またはルテニウムマンガン（ＲｕＭｎ）等の反強磁性材料により構成される。
【０１２５】
図２６（Ａ）に示した交換バイアス型の構造を有するＴＭＲ素子２２Ｂの場合は、第３磁性層１５により第１磁性層２の磁化方向を安定して固定できるので、第１磁性層２の保磁力を（５０／４π）×１０３Ａ／ｍ未満としてもよい。
【０１２６】
＜＜第２の変形例＞＞
図２６（Ｂ）は、本実施の形態のＴＭＲ素子２２の構成において、第１磁性層２とトンネルバリア層３との間に、さらに、非磁性導電層３５と第４磁性層１８とを設けるようにしたＴＭＲ素子２２Ｃの構成を示すものである。
【０１２７】
具体的には、ＴＭＲ素子２２Ｃは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第４磁性層１８と、非磁性導電層３５と、第１磁性層２とを有している。第４磁性層１８は、非磁性導電層３５を介して第１磁性層２と反強磁性結合を形成しており、第１磁性層２と第４磁性層１８との磁化方向は互いに反平行となっている。第４磁性層１８は、例えば、鉄（Ｆｅ）、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏまたはコバルト（Ｃｏ）等により構成される。
【０１２８】
本変形例では、上記構成により、第１磁性層２と第４磁性層１８とにおける静磁界が閉磁路を形成するので外部磁界による影響を受けにくく安定化すると共に、第２磁性層８への磁界の回り込みを抑制することができる。このため、フリー層としての第２磁性層８における磁化方向反転を行う際の書込電流磁界を低減することができる。
【０１２９】
＜＜第３の変形例＞＞
図２６（Ｃ）は、上記第２の変形例のＴＭＲ素子２２Ｃの構成に加え、さらに、第３磁性層１５を設けるようにした変形例であるＴＭＲ素子２２Ｄを示す。具体的には、ＴＭＲ素子２２Ｄは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第４磁性層１８と、非磁性導電層３５と、第１磁性層２と、第３磁性層１５とを有している。
【０１３０】
このＴＭＲ素子２２Ｄの場合、第３磁性層１５により第１磁性層２の磁化方向を安定して固定できるので、第１磁性層２の保磁力を（５０／４π）×１０３Ａ／ｍ未満とすることができる。
【０１３１】
【実施例】
さらに、本実施の形態における具体的な実施例について説明する。
【０１３２】
本実施例では、上記した製造方法に基づき、以下の要領で磁気メモリデバイスを形成した。図８ないし図２３を参照して詳細を説明する。
【０１３３】
まず、図８に示したように、シリコン（Ｓｉ）からなる基板１１を用意し、この基板１１の上に、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）を順に、マグネトロンスパッタリング装置を用いて積層し、多層膜１６Ｂを形成した。次に、所定のレジストを全面に亘って塗布したのち、ｉ線リダクションステッパーを使用し、所定形状のレジストパターン３１を形成した。このレジストパターン３１をマスクとし、反応性ガスとして三塩化ホウ素（ＢＣｌ３）ガスを用いて選択的に反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行った。これにより、図９に示したように、所定形状の下部書込ワード線６Ｂが形成された。この場合、Ｘ方向に沿った幅が、７００ｎｍとなるように形成した。
【０１３４】
次に、図１０に示したように、ＴＥＯＳ（正珪酸四エチル；Ｓｉ（ＯＣ２Ｈ５）４）を用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置により全体を覆うように、酸化シリコン（ＳｉＯ２）からなる絶縁膜７Ａを形成した。こののち、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、絶縁膜７Ａの表面の平坦化をおこなった。この際、下部書込ワード線６Ｂの上に形成された絶縁膜７Ａの厚みが、５００ｎｍとなるように絶縁膜７Ａを研磨した。
【０１３５】
こののち、図１１に示したように、平坦化された絶縁膜７Ａの上の、書込ビット線５および書込ワード線６の平行部分１０の少なくとも一部に対応する領域に、選択的に読出ワード線１２と底部環状磁性層４Ｂとを順に形成した。具体的には、まず、絶縁膜７Ａの上に、マグネトロンスパッタ装置によって厚み１０ｎｍのチタン（Ｔｉ）、厚み１０ｎｍのＴｉＮおよび厚み５００ｎｍのアルミニウム（Ａｌ）を順に成膜し、のちに読出ワード線１２となる多層膜（図示せず）を形成した。こののち、全体を覆うようにレジストを塗布し、ｉ線ステッパを用いてレジストパターン（図示せず）を形成した。このレジストパターンを利用して、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行い、上記の多層膜をパターニングすることにより、読出ワード線１２を形成した。次いで、ｉ線ステッパを用いてレジストパターン（図示せず）を形成し、ＦｅＳＯ４およびＮｉＳＯ４のめっき槽に浸漬し、通電することによりニッケル鉄合金（原子比；Ｎｉ：Ｆｅ＝８０：２０）からなるめっき膜（図示せず）を形成した。こののち、このめっき膜をパターニングすることにより、底部環状磁性層４Ｂを形成した。パターン形成した読出ワード線１２および底部環状磁性層４Ｂのサイズは、１１００ｎｍ（Ｘ方向）×３５０ｎｍ（Ｙ方向）とした。
【０１３６】
読出ワード線１２および底部環状磁性層４Ｂをパターン形成したのち、図１２（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｂを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｂの表面の平坦化をおこなった。この際、底部環状磁性層４Ｂ上の絶縁膜７Ｂの厚みは、１５０ｎｍとした。さらに、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを接続するためのビアホール７Ｈを形成した（図１２（Ｂ）参照）。この場合、絶縁膜７Ｂの上にレジスト塗布を行い、ｉ線ステッパによりレジストパターンを形成したのち、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥによりビアホール７Ｈを形成した。
【０１３７】
続いて、ＬＴＳ（Ｌｏｎｇ Ｔｈｒｏｗ Ｓｐｕｔｔｅｒｉｎｇ）装置を用いて、ビアホール７Ｈにアルミニウム（Ａｌ）を埋め込むことにより、図１３（Ｂ）に示したように層間接続層１７を形成した。こののち、やはりＬＴＳ装置を用い、図１３（Ａ），（Ｂ）に示したように全面に亘って、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）からなる金属多層膜１６Ｕを形成した。
【０１３８】
ｉ線ステッパーにより、金属多層膜１６Ｕの上に全面に亘ってレジストパターン（図示せず）を形成したのち、これをマスクとして利用し、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより金属多層膜１６Ｕをパターニングした。こうすることで、図１４（Ａ），（Ｂ）に示したように上部書込ワード線６Ｕが形成された。この上部書込ワード線６ＵのＸ方向に沿った幅は７００ｎｍとした。
【０１３９】
上部書込ワード線６Ｕを形成したのち、図１５（Ａ），（Ｂ）に示したようにＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｃを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｃの表面の平坦化をおこなった。平坦化を行った絶縁膜７Ｃの上に、マグネトロンスパッタ装置を用いて、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚のＴｉＮおよび５００ｎｍ厚のアルミニウム（Ａｌ）を順に成膜し、のちに書込ビット線５となる多層膜５Ａを形成した。さらに、多層膜５Ａの上にレジストを塗布したのち、図１６（Ａ），（Ｂ）に示したように、ｉ線ステッパーにより選択的にレジストパターン３２を形成した。
【０１４０】
このレジストパターン３２をマスクとして利用し、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより多層膜５Ａをパターニングした。これにより、Ｘ方向に沿った幅が７００ｎｍの書込ビット線５が形成された。
【０１４１】
次に、図１７（Ａ），（Ｂ）に示したように、この書込ビット線５をマスクとして、自己整合的に積層構造１９を形成した。具体的には、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥおよびイオンミリングにより、書込ビット線５によって保護されていない領域の絶縁膜７Ｃの全てと、絶縁膜７Ｂおよび上部書込ワード線６Ｕにおける厚み方向の一部とを除去することにより積層構造１９を形成した。
【０１４２】
書込ビット線５および書込ワード線６の平行部分１０における積層構造１９を形成したのち、図１８（Ａ），（Ｂ）に示したように、この積層構造１９の側面および上面を覆うように、ＳｉＯ２からなる絶縁膜７Ｄを形成する。具体的には、ｉ線ステッパにより、Ａ−Ａ線に沿った切断面において少なくとも積層構造１９を除く領域に選択的にレジストパターン３３を形成したのち、ＴＥＯＳを用いてＣＶＤ装置等により全面に絶縁膜７Ｄを形成した。
【０１４３】
次いで、絶縁膜７Ｄの側面および上面を選択的に覆うと共に底部環状磁性層４Ｂに連結するように上部環状磁性層４Ｕを形成することにより、底部環状磁性層４Ｂおよび上部環状磁性層４Ｕからなる環状磁性層４の形成を完了した。環状磁性層４は、Ｙ方向に沿って３５０ｎｍの長さに亘り、書込ビット線５および書込ワード線６の平行部分１０の一部を取り囲むように形成した。
【０１４４】
具体的には、図１９（Ａ），（Ｂ）に示したように、レジストパターン３３をリフトオフにより除去したのち、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも絶縁膜７Ｄを除く領域に選択的にレジストパターン３４を形成した。さらに、スパッタリング装置を用い、このレジストパターン３４を利用して底部環状磁性層４Ｂと同じ材料（ＮｉＦｅ）からなる上部環状磁性層４Ｕを形成した。
【０１４５】
次いで、図２０（Ａ），（Ｂ）に示したように、レジストパターン３４をリフトオフにより除去することにより、上部環状磁性層４Ｕを露出させた。
【０１４６】
続いて、図２１（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｅを全面に亘って形成したのち、ＣＭＰ装置による絶縁膜７Ｅ表面の研磨をおこない、平坦化を図り、上部環状磁性層４Ｕの上面を露出させた。さらに上部環状磁性層４Ｕの厚みが５０ｎｍとなるまで研磨加工を行った。
【０１４７】
ここで、図２２（Ａ），（Ｂ）に示したように、上部環状磁性層４Ｕの上に、ＴＭＲ素子２０の形成をおこなった。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２０を形成する領域以外の領域を覆うように、選択的にレジストパターン（図示せず）を形成した。次に、全面に亘って、高真空直流スパッタ装置により、厚み０．７ｎｍのルテニウム（Ｒｕ）からなる非磁性導電層９と、５ｎｍ厚のコバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、１ｎｍ厚のアルミニウム（Ａｌ）層とを順に形成した。このアルミニウム層を、１３．３３Ｐａの圧力下で酸化プラズマにより酸化処理を行い、トンネルバリア層３を得た。さらに、厚み５ｎｍのＣｏＦｅからなる第１磁性層２と、厚み５０ｎｍのＩｒＭｎからなる第３磁性層１５と、厚み５ｎｍのタンタル（Ｔａ）からなる保護膜（図示せず）を形成したのち、レジストパターンを除去することによって図２６（Ａ）のＴＭＲ素子２２Ｂの形成を完了した。
【０１４８】
ＴＭＲ素子２２Ｂを形成したのち、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｆを全面に亘って形成し、ＣＭＰ装置による絶縁膜７Ｆ表面の研磨をおこない、平坦化を図ると共に、ＴＭＲ素子２２Ｂの最上面を露出させた。
【０１４９】
最後に、図２３（Ａ），（Ｂ）に示したように、読出ビット線１３を形成した。具体的には、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）を順にマグネトロンスパッタリング装置を用いて積層し、多層膜１３Ａを形成した。次に、所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＲＩＥを行うことにより未保護部分の多層膜１３Ａを除去した。こうすることにより、所定形状の読出ビット線１３を形成した。
【０１５０】
こののち、ｉ線ステッパーを用いてレジストパターンを形成したのち、マグネトロンスパッタ装置によりアルミニウム層を４５μｍとなるように形成した。こうすることにより、書込ワード線６の各両端末に書込ワード線引出電極４１を形成し、書込ビット線５の各両端末に書込ビット線引出電極４２を形成し、読出ワード線１２の各両端末に読出ワード線引出電極４３を形成し、さらに読出ビット線１３の各両端末に読出ビット線引出電極４４を形成した。続いて、マグネトロンスパッタ装置を用いて、全体を覆うように酸化アルミニウム（Ａｌ２Ｏ３）を保護膜として形成したのち、研磨することで各引出電極４１〜４４を露出させた。こののち、所定の工程を経て、縦に４素子、横に４素子ずつマトリックス状に並べた磁気メモリデバイスの形成を完了した（図４参照）。
【０１５１】
上記の要領によって製造した磁気メモリデバイスについて、ＭＲ比、トンネル抵抗Ｒｔ、スイッチング電流および隣接セル反転電流について測定を行った。この結果を、実施例として表１に示す。ここで数値の比較を行うため、図２７，２８に示した、連続した環状磁性層を持たない構造の記憶セルを有する磁気メモリデバイスについても同様の測定をおこなったので、比較例１，２として表１に併記する。なお、測定時の印加磁場は（５００／４π）×１０３Ａ／ｍとした。図２７に示した比較例１としての記憶セル１０１は、絶縁膜７に埋設されて互いに平行に延びる書込ビット線１０５および書込ワード線１０６と、その近傍に設けられたＴＭＲ素子２０Ｂとを備えているが、書込ビット線１０５および書込ワード線１０６を囲うような環状磁性層は全く備えていない。一方の図２８に示した比較例２としての記憶セル２０１は、絶縁膜７に埋設されて互いに平行に延びる書込ビット線５および書込ワード線６の周囲の大部分を、断面が「コ」の字形状をなす環状磁性層２０４と、ＴＭＲ素子２０Ｃの第２磁性層８とによって囲むように構成されたものである。但し、「コ」の字形状の環状磁性層２０４は、第２磁性層８と接触した部分を有しない。
【０１５２】
【表１】
【０１５３】
表１に示したように、本実施例と比較例１，２とでは、ＭＲ比およびトンネル抵抗Ｒｔにおいては大差が見られなかったものの、スイッチング電流および隣接セル反転電流について、明らかな有意差が確認できた。
【０１５４】
スイッチング電流とは、書込対象の記憶セルにおける磁化方向の反転をおこなうために必要な最小限の電流値である。このスイッチング電流については、本実施例が、比較例１のほぼ４分の１という小さな値を示した。これは、効率よく感磁層の磁化反転を行うことができたので、小さな電流であっても書き込み操作が可能となったことを示す。
【０１５５】
隣接セル反転電流とは、書込対象の記憶セルと隣接した記憶セルに印加された電流によって、本来、書込がなされるべきでない記憶セルの磁化方向が反転してしまう電流値を表す。表１に示したように、本実施例では、従来例よりも大きな書込電流を印加しても、隣接する記憶セルにおける磁化方向は反転しないことがわかった。これは、閉じた磁路を形成し、隣接する記憶セルに悪影響を及ぼす磁界の発生を抑制することができたことを示す。
【０１５６】
以上説明したように、本実施例によれば、ＴＭＲ素子２２Ｂが、環状に形成され、書込ビット線５と書込ワード線６とによって貫かれるように構成されると共に感磁層として機能する環状磁性層４と、積層面に垂直な方向に電流が流れるように構成された積層体とを含むようにしたので、書込ビット線５と書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２２Ｂの環状磁性層４における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。
【０１５７】
以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明は、これらの実施の形態および変形例に限定されず、種々変形可能である。
例えば、本実施の形態では、書込ワード線６を屈曲させ、矩形波状に延在するようにしたが、図２９（Ａ）に示したように、書込ワード線６を鋸歯状（三角波状）の形状となるように屈曲させてもよい。その場合には、図３０に示したような記憶セル１の配設となる。また、本実施の形態では、書込ワード線６のみ屈曲させ、ビアホール７Ｈに埋め込まれた層間接続層１７を介して互いに接続するようにしたが、書込ビット線５のみ屈曲させるようにしてもよいし、あるいは、図２９（Ｂ），（Ｃ）に示したように書込ワード線６および書込ビット線５を両方とも屈曲させるようにしてもよい。図２９（Ｂ）は、「く」の字形状に屈曲し、全体として一方向に延在するパターンを有する書込ビット線５と、やはり「く」の字形状に屈曲し、全体として書込ビット線５とは異なる一方向に延在するパターンを有する書込ワード線６とが、互いに、「く」の字形状の一部が平行となるように交差して構成されたものである。図２９（Ｃ）は、隣接する書込ビット線５どうしが、互いの間隔を所定範囲内で変化させながら全体として一定方向に延在するようにすると共に、隣接する書込ワード線６どうしが、互いの間隔を所定範囲内で変化させながら全体として書込ビット線５とは異なる一定方向に延在するようにしたパターンを有し、これら書込ビット線５と書込ワード線６との一部が平行になるように構成されたものである。すなわち、進行方向に沿った下層直線に互いに対称な形状を保ちながら、接近する部分と遠ざかる部分とを交互になすように繰り返して延在するように構成されたものである。ここで、接近する部分と遠ざかる部分とは、台形の輪郭の一部をなしている。
【０１５８】
また、書込ビット線５を、その両端がカレントドライブ回路５６Ｃに接続されたループ形状となるように構成してもよい。同様に、書込ワード線６が、その両端がカレントドライブ回路５８Ｃに接続されたループ形状となるように構成してもよい。
【０１５９】
また、図３１に示したように、各記憶セル１とワードデコード線７１Ｘとの間に整流素子７５を配置することによって、より安定した電流の流れを確保するようにすることも可能である。
【０１６０】
また、本実施の形態では、書込ビット線５と書込ワード線６とが互いに平行部分１０をなす場合について説明したが、これに限定されず、互いに非平行であってもよい。ただし、平行部分１０を取り囲むように環状磁性層４を形成する場合に、感磁層の磁化反転がより効率的に行われるのでより好ましい。
【０１６１】
【発明の効果】
以上説明したように、請求項１ないし請求項１３のいずれか１項に記載の磁気抵抗効果素子によれば、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。
【０１６２】
請求項１４ないし請求項３０のいずれか１項に記載の磁気メモリデバイスによれば、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線と、外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子が、積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に第１の書込線および第２の書込線によって貫かれるように構成された環状磁性層、を含むようにしたので、第１の書込線と第２の書込線の双方に電流を流すことによって閉じた磁路を形成することができ、環状磁性層における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。
【０１６３】
特に、請求項３に記載の磁気抵抗効果素子または請求項１６に記載の磁気メモリデバイスによれば、複数の書込線が、環状磁性層を貫く領域において互いに平行に延びるように構成するようにしたので、複数の導線に電流を流すことによって感磁層に生じる合成磁界を、これらの導線が互いに交差する場合よりも大きくすることができ、環状磁性層における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。さらに、感磁層における複数の磁区の磁化方向をより良好に揃えることができるので、より高い信頼性が得られる。
【０１６４】
請求項３１ないし請求項３３のいずれか１項に記載の磁気メモリデバイスの製造方法によれば、第２の書込線をマスクとして、第１の書込線と、第１および第２の書込線によって挟まれた第２の絶縁層とを選択的にエッチングして除去することにより、第１および第２の書込線が互いに平行に延在する平行部分における積層構造を自己整合的に形成する工程を含むようにしたので、高精度な加工ができると共に、製造工程の簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの書込線の構成を示す平面図である。
【図３】図１に示した磁気メモリデバイスの回路構成を示す回路図である。
【図４】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す部分平面図である。
【図５】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す他の部分平面図である。
【図６】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す要部斜視図である。
【図７】図４に示した記憶セルのＡ−Ａ線に沿った切断面の構成を示す断面図である。
【図８】図１に示した磁気メモリデバイスの製造方法における一工程を表す拡大断面図である。
【図９】図８に続く一工程を表す拡大断面図である。
【図１０】図９に続く一工程を表す拡大断面図である。
【図１１】図１０に続く一工程を表す拡大断面図である。
【図１２】図１１に続く一工程を表す拡大断面図である。
【図１３】図１２に続く一工程を表す拡大断面図である。
【図１４】図１３に続く一工程を表す拡大断面図である。
【図１５】図１４に続く一工程を表す拡大断面図である。
【図１６】図１５に続く一工程を表す拡大断面図である。
【図１７】図１６に続く一工程を表す拡大断面図である。
【図１８】図１７に続く一工程を表す拡大断面図である。
【図１９】図１８に続く一工程を表す拡大断面図である。
【図２０】図１９に続く一工程を表す拡大断面図である。
【図２１】図２０に続く一工程を表す拡大断面図である。
【図２２】図２１に続く一工程を表す拡大断面図である。
【図２３】図２２に続く一工程を表す拡大断面図である。
【図２４】本発明の第２の実施の形態に係る磁気メモリデバイスにおける要部構成を表す断面図である。
【図２５】本発明の第３の実施の形態に係る磁気メモリデバイスにおける要部構成を表す断面図である。
【図２６】図２５に示した磁気メモリデバイスの第１〜第３の変形例における要部構成を表す断面図である。
【図２７】図１に示した磁気メモリデバイスにおける第１の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図２８】図１に示した磁気メモリデバイスにおける第２の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図２９】図１に示した磁気メモリデバイスの書込線の構成における変形例を表す平面図である。
【図３０】図２９に示した変形例の要部構成を示す部分平面図である。
【図３１】図１に示した磁気メモリデバイスの回路構成における変形例を表す平面図である。
【図３２】従来例としての磁気メモリデバイスの構成を説明するための平面図である。
【図３３】従来例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【符号の説明】
１…記憶セル、２…第１磁性層、３…トンネルバリア層、４…環状磁性層、４Ｂ…底部第２磁性層、４Ｕ…上部第２磁性層、５…書込ビット線、５Ａ…多層膜、６…書込ワード線、６Ｂ…下部書込ワード線、６Ｕ…上部書込ワード線、７…絶縁膜、７Ｈ…ビアホール、８…第２磁性層、９…非磁性導電層、１０…平行部分、１１…基板、１２…読出ワード線、１２Ａ…多層膜、１３…読出ビット線、１４Ｕ…合金層、１５…第３磁性層、１６Ｂ…多層膜、１６Ｕ…金属膜、１７…層間接続層、１８…第４磁性層、１９…積層体、２０，２１，２２…ＴＭＲ素子、３５…非磁性導電層、４１…書込ワード線引出電極、４２…書込ビット線引出電極、４３…読出ワード線引出電極、４４…読出ビット線引出電極。
【発明の属する技術分野】
本発明は、外部磁界によって磁化方向が変化する強磁性体を含む磁気抵抗効果素子ならびにその磁化方向の変化を利用して情報を記憶する磁気メモリデバイスおよびその製造方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータや通信機器等の情報処理装置に用いられる汎用メモリとして、ＤＲＡＭやＳＲＡＭなどの揮発性メモリが使用されている。これらの揮発性メモリにおいては、記憶を保持するために絶えず電流を供給し、リフレッシュを行う必要がある。また、電源を切るとすべての情報が失われるので、これら揮発性メモリの他に情報を記録するための手段として不揮発性のメモリを設ける必要があり、例えば、フラッシュＥＥＰＲＯＭや磁気ハードディスク装置などが用いられる。
【０００３】
これら不揮発性メモリにおいては、情報処理の高速化に伴って、アクセスの高速化が重要な課題となっている。さらに、携帯情報機器の急速な普及および高性能化に伴い、いつでもどこでも情報処理が行える、いわゆる、ユビキタスコンピューティングを目指した情報機器開発がが急速に進められている。このような情報機器開発の中心となるキーデバイスとして、高速処理に対応した不揮発性メモリの開発が強く求められている。
【０００４】
不揮発性メモリの高速化に有効な技術としては、強磁性層の磁化容易軸に沿った磁化方向によって情報を記憶する磁気メモリ素子がマトリックス状に配列された磁気ランダムアクセスメモリ（以下、ＭＲＡＭ；Ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙという。）が知られている。ＭＲＡＭでは、２つの強磁性体における磁化方向の組み合わせを利用して情報を記憶するようになっている。一方、記憶情報の読み出しは、ある基準となる方向に対し、磁化方向が平行である場合と反平行である場合とによって生じる抵抗変化（すなわち、電流あるいは電圧の変化）を検知することによって行う。
【０００５】
現在実用化されているＭＲＡＭは、巨大磁気抵抗（ＧＭＲ；Ｇｉａｎｔ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）効果を利用したものである。ＧＭＲ効果が得られるＧＭＲ素子を利用したＭＲＡＭとしては、米国特許第５３４３４２２号に記載されたものが知られている。ＧＭＲ効果とは、磁化容易軸方向に沿った平行な２つの磁性層における磁化方向が、互いに平行である場合に抵抗値が最小値となり、反平行の場合に最大値となる現象である。ＧＭＲ素子を用いたＭＲＡＭには、保磁力差型（擬似スピンバルブ型；Ｐｓｅｕｄｏ ｓｐｉｎ ｖａｌｖｅ型）と、交換バイアス型（スピンバルブ；ｓｐｉｎ ｖａｌｖｅ型）とがある。保磁力差型のＭＲＡＭは、ＧＭＲ素子が２つの強磁性層とそれらの間に挟まれた非磁性層とを有し、２つの強磁性体の保磁力差を利用して情報の書込および読出を行うものである。ここで、ＧＭＲ素子が、例えば「ニッケル鉄合金（ＮｉＦｅ）／銅（Ｃｕ）／コバルト（Ｃｏ）」の構成を有する場合の抵抗変化率は、６〜８％程度の小さな値である。一方、交換バイアス型のＭＲＡＭは、ＧＭＲ素子が、反強磁性層との反強磁性結合により磁化方向が固定された固定層と、外部磁界により磁化方向が変化するフリー層と、それらの間に挟まれた非磁性層とを有し、固定層とフリー層との磁化方向の違いを利用して情報の書込および読出を行うものである。例えば、ＧＭＲ素子の構成を「白金マンガン（ＰｔＭｎ）／コバルト鉄（ＣｏＦｅ）／銅（Ｃｕ）／ＣｏＦｅ」とした場合の抵抗変化率は１０％程度であり保磁力差型よりも大きな値を示すが、さらなる記憶速度向上やアクセス速度向上を達成するには不十分であった。
【０００６】
これらの点を解決するために、トンネル磁気抵抗効果（以下、ＴＭＲ効果という。）を利用したＴＭＲ素子を有するＭＲＡＭが提案されている。ＴＭＲ効果は、極薄の絶縁層（トンネルバリア層）を挟んだ２つの強磁性層間における磁化方向の相対角度により絶縁層を通過して流れるトンネル電流が変化するという効果である。２つの強磁性層における磁化方向が、互いに平行な場合に抵抗値が最小となり、互いに反平行の場合に最大となる。ＴＭＲ効果を利用したＭＲＡＭでは、ＴＭＲ素子が、例えば「ＣｏＦｅ／アルミニウム酸化物／ＣｏＦｅ」という構成の場合、抵抗変化率が４０％程度と高く、また、抵抗値も大きいためＭＯＳＦＥＴ等の半導体デバイスと組み合わせた場合のマッチングが取りやすい。このため、ＧＭＲ素子を有するＭＲＡＭと比較して、より高い出力が容易に得られ、記憶容量やアクセス速度の向上が期待されている。ＴＭＲ効果を利用したＭＲＡＭでは、導線に電流を流すことにより発生する電流磁界により、ＴＭＲ素子の磁性膜の磁化方向を所定の方向に変化させることにより情報を記憶する方法が知られている。記憶情報の読み出す方法としては、トンネルバリア層に垂直な方向に電流を流し、ＴＭＲ素子の抵抗変化を検出する方法が知られている。なお、ＴＭＲ効果を用いたＭＲＡＭに関しては、米国特許第５６２９９２２号あるいは、特開平９−９１９４９号公報などに記載がある。
【０００７】
【特許文献１】
米国特許第５３４３４２２号明細書
【特許文献２】
米国特許第５６２９９２２号明細書
【特許文献３】
特開平９−９１９４９号公報
【０００８】
【発明が解決しようとする課題】
上記したように、ＴＭＲ効果を利用したＭＲＡＭでは、ＧＭＲ効果を利用したＭＲＡＭよりも高出力化を達成することができる。しかしながら、上記のような４０％程度の抵抗変化率を示すＴＭＲ素子を用いたＭＲＡＭであっても、出力電圧は数十ｍＶ程度であるので、より高密度な磁気メモリデバイスを実現するには不十分である。
【０００９】
図３２は、従来のＴＭＲ効果を利用した磁気メモリデバイスにおける構成を説明する平面図であり、図３３は、図３２に対応する従来の磁気メモリデバイスの要部断面構成を示すものである。読出および書込ワード線１１２，１０６とビット線１０５とが互いに直交しており、その直交部分に挟まれるように第１磁性層１０２、トンネルバリア層１０３および第２磁性層１０４からなるＴＭＲ素子１２０が配設されている。このような、書込ビット線１０５と書込ワード線１０６とが直交するタイプのＭＲＡＭでは、フリー層である第２磁性層１０４における磁化方向を十分に揃えることができず、十分に安定した書込をおこなうことは困難であった。
【００１０】
また、ＴＭＲ効果を利用したＭＲＡＭでは、直交配置された導線を流れる電流による誘導磁界、すなわち電流磁界によって磁性膜の磁化方向を変えることにより、各々の記憶セルに情報の記憶を行うようになっているが、この電流磁界はオープンな（磁気的に特定の領域に閉じ込められていない）磁界であるので、低効率であると共に、隣接した記憶セルへの悪影響も懸念される。
【００１１】
さらに、メモリセルをより高集積化して磁気メモリデバイスのさらなる高密度化を図る場合、ＴＭＲ素子の微小化が必須となるが、次のような問題が懸念される。すなわち、ＴＭＲ素子における各磁性層のアスペクト比（厚み／積層面内方向の幅）が大きくなることにより反磁界が増大し、フリー層の磁化方向を変えるための磁界強度が増大してしまい、大きな書込電流を必要とすると考えられる。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、本発明の第１の目的は、より強力な磁界を効率よく利用し、安定した書込が可能な磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供することにある。第２の目的は、隣接した記憶セルに悪影響を及ぼすことが少ない磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供することにある。さらに、第３の目的は、そのような磁気メモリデバイスを容易に製造するための方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたものである。本発明における「環状」とは、磁気的かつ電気的に連続であると共に、閉じている状態を示す。したがって、環状磁性層は、電流が流れないような絶縁体は含まないものの、製造工程において発生する程度の酸化膜は含んでもよい。
【００１４】
本発明の磁気抵抗効果素子では、上記構成により、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層の磁化反転を効率的に行うことができる。
【００１５】
本発明の磁気メモリデバイスは、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線と、外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子は、積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に第１の書込線および第２の書込線によって貫かれるように構成された環状磁性層、を含むようにしたものである。
【００１６】
本発明の磁気メモリデバイスでは、上記した構成により、第１および第２の書込線の双方に電流を流すことによって閉じた磁路を形成することができ、磁気抵抗効果素子の感磁層における磁化反転を効率的に行うことができる。
【００１７】
本発明の磁気メモリデバイスの製造方法は、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線とを含む書込線群と、外部磁界によって磁化方向が変化する感磁層を含む積層体を有する磁気抵抗効果素子とを備えた磁気メモリデバイスを製造するための方法であり、第１の絶縁層の上に第１の書込線を形成する工程と、第１の書込線の一部とその周囲とを覆うように第２の絶縁層を形成する工程と、この第２の絶縁層の上に第２の書込線を形成する工程と、この第２の書込線をマスクとして第２の絶縁層および第１の書込線を選択的にエッチングして除去することにより、第１および第２の書込線が絶縁層を挟んで互いに平行に延在する積層構造を自己整合的に形成する工程とを含むようにしたものである。ここで、積層構造において第１の書込線と第２の書込線とによって挟まれた絶縁層は、第２の絶縁層に対応する。さらに、本発明における平行とは、製造上の誤差範囲±１０°を含むものである。
【００１８】
本発明の磁気メモリデバイスの製造方法では、平行に延在する積層構造を自己整合的に形成する工程を含むようにしたので、アライメント精度の高い加工が可能となり、さらに、製造工程全体として簡略化を図ることができる。また、積層体が、環状磁性層と電気的に接続されていることが望ましい。
【００１９】
本発明の磁気抵抗効果素子では、複数の導線が、環状磁性層を貫く領域において互いに平行に延びるように構成されることが望ましい。こうすることにより、複数の導線に電流を流すことによって生じる合成磁界を、複数の書込線が互いに交差する場合よりも大きくすることができ、感磁層における磁化反転をより効率的に行うことができる。
【００２０】
本発明の磁気抵抗効果素子では、環状磁性層の一部が感磁層を兼ねるように構成してもよい。あるいは、感磁層が、環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。
【００２１】
さらに、本発明の磁気抵抗効果素子では、積層体が、非磁性層と、この非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、非磁性層の第１の磁性層と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する第２の磁性層とを含み、積層体の積層面に垂直な方向に流れる電流に基づいて情報が検出されるようにしてもよい。この場合、非磁性層が、トンネル効果を生じさせ得る絶縁層からなるようにしてもよい。
【００２２】
また、本発明の磁気抵抗効果素子では、感磁層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、感磁層の磁化方向がより安定化する。また、第１の磁性層の非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されるようにしてもよい。また、第１の磁性層と非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されるようにしてもよい。この場合、第１の磁性層と第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための第２の非磁性導電層が配設されるようにしてもよい。
【００２３】
本発明の磁気メモリデバイスでは、第１の書込線と第２の書込線とが、環状磁性層を貫く領域において互いに平行に延びているように構成されることが望ましい。こうすることにより、第１および第２の導線に電流を流すことによって生じる合成磁界を、第１および第２の書込線が互いに交差する場合よりも大きくすることができ、磁気抵抗効果素子の感磁層における磁化反転をより効率的に行うことができる。
【００２４】
本発明の磁気メモリデバイスでは、環状磁性層の一部が感磁層を兼ねるように構成してもよい。あるいは、感磁層が環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。
【００２５】
本発明の磁気メモリデバイスでは、積層体が、非磁性層と、この非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、非磁性層の第１の磁性層と反対側に積層されて感磁層として機能する第２の磁性層とを含み、積層体の積層面に垂直な方向に流れる電流に基づいて第２の磁性層の磁化方向が検出されるようにしてもよい。この場合、第２の磁性層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、第２の磁性層の磁化方向がより安定化するからである。さらに、この場合、第１の磁性層が第２の磁性層よりも大きな保磁力を有することが望ましい。これは、第１の磁性層における磁化方向が一定方向に維持されるからである。
【００２６】
本発明の磁気メモリデバイスでは、上記の場合、さらに第１の磁性層の非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されるようにすると共に、第１の磁性層と非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されるようにしてもよい。さらに、第１の磁性層と第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための非磁性層導電層が配設されるようにしてもよい。
【００２７】
また、本発明の磁気メモリデバイスでは、非磁性層が、トンネル効果を生じさせ得る絶縁層からなるように構成してもよい。
【００２８】
さらにまた、本発明の磁気メモリデバイスでは、第１および第２の書込線における互いに平行に延びている平行部分が、第１および第２の書込線の少なくとも一方を屈曲させることにより形成されていてもよい。その場合、第１および第２の書込線のうちの一方が矩形波状に延在すると共に、他方が直線状に延在し、矩形波状の立ち上がり部分および立ち下がり部分が平行部分に対応するようにすることができる。この場合、屈曲した第１または第２の書込線が、導電材料からなる層間接続層を介して互いに接続された２つの階層部分を含んで構成されていてもよい。
【００２９】
さらに、本発明の磁気メモリデバイスでは、各磁気抵抗効果素子における積層体の積層面に垂直な方向に読出電流を流すための複数の読出線を備え、積層体に流れる電流に基づいて感磁層の磁化方向が検出されて情報が読み出されるようにしてもよい。
【００３０】
本発明の磁気メモリデバイスの製造方法では、第１の書込線を形成する工程が、第１の書込線のうち、第２の書込線と非平行な部分を形成する工程と、第１の書込線のうちの第２の書込線と非平行な部分およびその周囲を覆うように第３の絶縁層を形成する工程と、第３の絶縁層に、第１の書込線のうち第２の書込線と非平行な部分の端部に接続するビアホールを形成したのち、このビアホールに導電材料を埋め込むことにより、層間導通層を形成する工程と、第３の絶縁層の上に、第１の書込線のうちの、その端部が層間導通層の上部に接続されるように形成する工程とを含み、第１の書込線のうち第２の書込線と非平行な部分と平行部分との間を層間導通層によって接続することにより、第１の書込線を、膜面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。
【００３１】
本発明の磁気メモリデバイスの製造方法では、さらに、磁気メモリデバイスが、第１の書込線と第２の書込線とが平行な部分の少なくとも一部を環状に取り囲む環状磁性層をさらに備える場合において、第３の絶縁層の上方の、第１および第２の書込線における互いに平行な部分の少なくとも一部に対応する領域に、第１の環状磁性層部分を選択的に形成する工程と、第１および第２の書込線の平行な部分における積層構造を形成したのち、この積層構造の側面および上面を覆うように第４の絶縁層を形成する工程と、第４の絶縁層の側面および上面を選択的に覆うと共に第１の環状磁性層部分に連結するように第２の環状磁性層部分を形成することにより、第１および第２の環状磁性層部分からなる環状磁性層を形成する工程とを含むようにしてもよい。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３３】
［第１の実施の形態］
まず、図１ないし図７を参照して第１の実施の形態に係る磁気メモリデバイスの構成について説明する。
【００３４】
図１は、本実施の形態における磁気メモリデバイスの全体構成を表すものである。磁気メモリデバイスは、アドレスバッファ５１と、データバッファ５２と、制御ロジック５３と、記憶セル群５４と、第１の駆動制御回路部５６と、第２の駆動制御回路部５８と、外部アドレス入力端子Ａ０〜Ａ２０と、外部データ端子Ｄ０〜Ｄ７とを備えている。
【００３５】
記憶セル群５４は、トンネル磁気抵抗効果素子（以下、ＴＭＲ素子という。）を備えた記憶セル１が、互いに直交するワード線方向（Ｘ方向）およびビット線方向（Ｙ方向）に多数、配列されたマトリックス構造を有している。記憶セル１は、磁気メモリデバイスにおいてデータを記憶する最小単位であるが、これについては後に詳述する。
【００３６】
アドレスバッファ５１は、外部からのアドレス信号を外部アドレス入力端子Ａ０〜Ａ２０から取り込み、内部に備えたバッファ増幅器により第１および第２の駆動制御回路部５６，５８内のアドレスデコーダ回路５６Ａ，５８Ｂにおいて必要となる電圧レベルまで増幅するものである。さらに、アドレスバッファ５１は、その増幅したアドレス信号を２つに分け、Ｘ方向アドレス線５５を介して第１の駆動制御回路部５６に出力すると共に、Ｙ方向アドレス線５７を介して第２の駆動制御回路部５８に出力するように機能する。
【００３７】
データバッファ５２は、記憶セル群５４に記憶された情報信号を読み出す際に記録された情報信号を内部に備えたバッファ増幅器によって増幅したのち、外部データ端子Ｄ０〜Ｄ７に低インピーダンスで出力するものである。さらに、記憶セル群５４への書込動作を行う際には、外部データ端子Ｄ０〜Ｄ７の信号電圧を取り込んで、内部バッファ増幅器によって第１および第２の駆動制御回路部５６，５８内のカレントドライブ回路５６Ｃ，５８Ｃにおいて必要となる電圧レベルまで増幅したのち、Ｘ方向書込用データバス６０およびＹ方向書込用データバス６１を介してカレントドライブ回路５６Ｃ，５８Ｃに伝達するように機能する。
【００３８】
制御ロジック部５３は、複数の記憶セル群５４のなかから読出および書込対象とするものを選択するチップセレクト端子ＣＳからの信号電圧と、書込許可信号を出力するように機能するライトイネーブル端子ＷＥからの信号電圧とを取り込み、データバッファ５２に向けて出力制御信号５３Ａを出力するように機能する。
【００３９】
第１の駆動制御回路部５６は、Ｙ方向におけるアドレスデコーダ回路５６Ａ、センスアンプ回路５６Ｂおよびカレントドライブ回路５６Ｃを有し、第２の駆動制御回路部５８は、Ｘ方向におけるアドレスデコーダ回路５８Ａ、定電流回路５８Ｂおよびカレントドライブ回路５８Ｃを有するものである。
【００４０】
アドレスデコーダ回路５６Ａ，５８Ａは、入力されたアドレス信号に応じた後出のワードデコード線７１Ｘおよびビットデコード線７１Ｙを選択するものである。センスアンプ回路５６Ｂおよび定電流回路５８Ｂは読出動作を行う際に駆動する回路であり、カレントドライブ回路５６Ｃ，５８Ｃは書込動作を行う際に駆動する回路である。
【００４１】
センスアンプ回路５６Ｂと記憶セル群５４とは、読出動作の際にセンス電流が流れる複数のビットデコード線７１Ｙによって接続されている。同様に、定電流回路５８Ｂと、記憶セル群５４とは、読出動作の際にセンス電流が流れる後出の複数のワードデコード線７１Ｘによって接続されている。
【００４２】
カレントドライブ回路５６Ｃと記憶セル群５４とは、書込動作の際に必要となる後出の書込ビット線５を介して接続されている。同様に、カレントドライブ回路５８Ｃと記憶セル群５４とは、書込動作の際に必要となる後出の書込ワード線６を介して接続されている。
【００４３】
Ｙ方向読出用データバス６２は、Ｙ方向のセンスアンプ回路５６Ｂからの出力をデータバッファ５２の出力バッファ５２Ｂに伝達するように機能するものである。
【００４４】
図２は、記憶セル群５４における複数の書込ビット線５、書込ワード線６および記憶セル１の位置関係を概念的に表したものである。図２に示したように、一方の書込ワード線６が矩形波状に延在すると共に、他方の書込ビット線５が直線状に延在している。書込ワード線６における矩形波状の立ち上がり部分および立ち下がり部分は、書込ビット線５と共に複数の平行部分１０を形成している。記憶セル１は、それぞれの平行部分１０の少なくとも一部を囲むように、書込ビット線５と書込ワード線６との交差する領域に設けられている。ここで、交差する領域に記憶セル１が設けられているということは、交差点の隣に記憶セル１が設けられている場合も含んでいる。書込ビット線５および書込ワード線６には、それぞれカレントドライブ回路５６Ｃ，５８Ｃからの電流が流れるようになっている。これら書込ビット線５および書込ワード線６を用いた記憶セル１に対する書込動作については後述する。
【００４５】
次に、図３を参照して、本実施の形態の磁気メモリデバイスにおける読出動作に係わる回路構成について説明する。
【００４６】
図３は、読出動作に係わる部分の要部回路構成を示すものである。記憶セル群５４では、Ｘ方向に延び、Ｙ方向に等間隔に並んだ複数の読出ワード線１２と、Ｙ方向に延び、Ｘ方向に等間隔に並んだ複数の読出ビット線１３とが直交して格子状に配置されている。読出ワード線１２と読出ビット線１３とが直交したそれぞれの領域に、複数の記憶セル１が等間隔で配置されている。各々の記憶セル１は、その一端が読出ワード線１２にそれぞれ接続されると共に他端が読出ビット線１３にそれぞれ接続されている。
【００４７】
各々の記憶セル１には、ＴＭＲ素子２０が形成されている。ＴＭＲ素子２０は、内部の２つの強磁性層における磁化方向によって、高抵抗状態または低抵抗状態のいずれかの状態が選択されるようになっている。記憶セル１の詳細については、後述する。
【００４８】
読出ワード線１２の一端は、それぞれワード線選択スイッチ７４が接続されている。このワード線選択スイッチ７４は、ワードデコード線７１Ｘと接続されるとともに、電流制限抵抗７６とも接続されており、いずれかを選択するようになっている。電流制限抵抗７６は、読出電流の大きさを調整する機能を有しており、ワード線選択スイッチ７４とは反対側の端部は、接地されている。読出ビット線１３の一端は、それぞれビット線選択スイッチ７３に接続され、他端はそれぞれ接地されている。ビット線選択スイッチ７３は、ビットデコード線７１Ｙと接続されるとともに、電流電圧変換抵抗７２とも接続されており、いずれかを選択するようになっている。この電流電圧変換抵抗７２は、読出電流を電圧変化として取り出すように機能する。
【００４９】
このような回路構成を有する磁気メモリデバイスでは、各ＴＭＲ素子２０における第１磁性層２と環状磁性層４の一部として構成された感磁層とトンネルバリア層３とを含む積層体の積層面に垂直な方向に読出電流を流し、この読出電流に基づいて環状磁性層４の磁化方向が検出されて情報が読み出される。この環状磁性層４は、後出の図７に示すように環状磁性層４単体に注目した場合の開孔方向、すなわち環状磁性層４の軸方向が、積層体であるＴＭＲ素子２０の積層面に沿った方向となるように構成されている。このような環状磁性層４の構成は、後述する他の実施の形態、変形例および実施例においても同様である。具体的な読出動作については後述する。
【００５０】
続いて、図４ないし図７（Ａ）を参照して磁気メモリデバイスの詳細な構成について説明する。
【００５１】
図４および図５は、記憶セル群５４の要部平面構成を表すものである。図４に示した書込ビット線５，書込ワード線６および記憶セル１は、図２と対応するものである。図６は、記憶セル１の拡大斜視図である。図７（Ａ）は、図４に示した記憶セル１のＡ−Ａ線に沿った切断面の構成を示す断面図である。
【００５２】
図４に示したように、本実施の形態の磁気メモリデバイスは、複数の書込ビット線５と、この複数の書込ビット線５とそれぞれ交差するように延びる複数の書込ワード線６とを含んでいる。磁気メモリデバイスは、書込ビット線５および書込ワード線６の交差する領域に、これら書込ビット線５および書込ワード線６が互いに平行に延在する平行部分１０を有するように構成されている。さらに、ＴＭＲ素子２０が平行部分１０に配置され、これらの平行部分１０における書込ビット線５および書込ワード線６の双方を流れる電流により生ずる磁界（すなわち、環状磁性層４においては外部磁界）によってＴＭＲ素子２０の一部をなす環状磁性層４の磁化方向が変化して情報が記憶されるようになっている。
【００５３】
具体的には、図４に示したように、Ｙ方向に延びる直線状の複数の書込ビット線５がＸ方向に等間隔に並んでおり、この複数の書込ビット線５とそれぞれ交差するように、ＸＹ平面内において矩形波状に延在した書込ワード線６が形成されている。書込ワード線６の、矩形波状の立ち上がり部分および立ち下がり部分が、書込ビット線と平行部分１０を形成している。平行部分１０では、書込ビット線５と書込ワード線６とはＸＹ平面においてほぼ一致した位置に形成されているが、書込ビット線５と書込ワード線６とはＺ軸方向に一定の間隔を有するように構成されている。なお、図４においては、書込ワード線６の形状を見易くするため、一部の書込ビット線５を省略して図示している。
【００５４】
さらに、図６に示したように、書込ワード線６は、Ｚ方向において異なる面に形成された２つの階層部分、すなわち、上部書込ワード線６Ｕと下部書込ビット線６Ｂとを有し、それぞれが、例えばアルミニウム（Ａｌ）などの導電材料からなる層間接続層１７を介して互いに接続されている。この層間接続層１７が、本発明における「層間導通層」の一具体例である。なお、図６では、読出ワード線１３の図示は省略している。
【００５５】
複数の書込ビット線５の両端には、それぞれ書込ビット線引出電極４２が設けられている。書込ビット線引出電極４２は、それぞれ一方がカレントドライブ回路５６Ｃに接続され、他方が最終的に接地されるように接続されている。同様に、複数の書込ワード線６の両端には、それぞれ書込ワード線引出電極４１が設けられている。書込ワード線引出電極４１は、それぞれ一方がカレントドライブ回路５８Ｃに接続され、他方が最終的に接地されるように接続されている。
【００５６】
図４に示したように配置された記憶セル１は、図５に示したように、ＸＹ平面における複数の読出ワード線１２と複数の読出ビット線１３との各交差点に配設されている。ここで、記憶セル１の上面（ＴＭＲ素子２０側）が読出ビット線１３と接し、下面（ＴＭＲ素子２０とは反対側）が読出ワード線１２と接している。
【００５７】
図７（Ａ）は、図４および図６に示した記憶セル１の、Ａ−Ａ切断線における断面構成を表すものである。
【００５８】
図７（Ａ）に示したように、記憶セル１は、ＴＭＲ素子２０と書込ビット線５と書込ワード線６と絶縁膜７とを有し、読出ワード線１２と読出ビット線１３との間に挟まれるように形成されている。ＴＭＲ素子２０は、環状に形成され、複数の導線によって貫かれるように構成された環状磁性層４と、この環状磁性層４の一部として構成された感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体とを備えている。具体的には、ＴＭＲ素子２０は、積層体が、トンネルバリア層３と、このトンネルバリア層３の一方側に積層され磁化方向の固定された第１磁性層２と、トンネルバリア層３の第１磁性層２と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する環状磁性層４の一部とを含み、この積層体の積層面に垂直な方向に流れる電流に基づいて感磁層としての環状磁性層４の磁化方向が検出される。
【００５９】
ＴＭＲ素子２０は、第１磁性層２と環状磁性層（感磁層）４との間に、積層面に垂直方向に電圧を印加すると、例えば第１磁性層２の電子がトンネルバリア層３を突き抜けて環状磁性層（感磁層）４に移動してトンネル電流が流れるようになっている。このトンネル電流は、トンネルバリア層３との界面部分における第１磁性層２のスピンと環状磁性層（感磁層）４のスピンとの相対的な角度によって変化する。すなわち、第１磁性層２のスピンと環状磁性層（感磁層）４のスピンとが互いに平行な場合に抵抗値が最小となり、反平行のときに抵抗値が最大となる。これらの抵抗値を用いて、磁気抵抗変化率（ＭＲ比）が、式（１）のように定義される。
【００６０】
（ＭＲ比）＝ｄＲ／Ｒ ……（１）
【００６１】
ここで、「ｄＲ」が、スピンが互いに平行である場合と反平行である場合との抵抗値の差であり、「Ｒ」が、スピンが互いに反平行である場合における抵抗値である。
【００６２】
トンネル電流に対する抵抗値（以下、トンネル抵抗Ｒｔという。）は、トンネルバリア層３の膜厚Ｔに強く依存する。トンネル抵抗Ｒｔは、低電圧領域では、式（２）に示したように、トンネルバリア層３の膜厚Ｔに対して指数関数的に増加する。
【００６３】
Ｒｔ∝ｅｘｐ（２χＴ），χ＝｛８π２ｍ＊（φ・Ｅｆ）０．５｝／ｈ……（２）
【００６４】
ここで、「φ」はバリア高さ、「ｍ＊」は電子の有効質量、「Ｅｆ」はフェルミエネルギー、ｈはプランク定数を表す。一般的に、ＴＭＲ素子を用いたメモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗Ｒｔは、数１０ｋΩ・（μｍ）２程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗Ｒｔは、１０ｋΩ・（μｍ）２以下、さらに好ましくは１ｋΩ・（μｍ）２以下とすることが好ましい。したがって、上記のトンネル抵抗Ｒｔを実現するために、トンネルバリア層３の厚みＴを２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。
【００６５】
トンネルバリア層３の厚みＴを薄くすることにより、トンネル抵抗Ｒｔを低減することができる一方で、第１磁性層２および環状磁性層（感磁層）４との接合界面の凹凸に起因するリーク電流が生じるのでＭＲ比が低下してしまう。これを防止するため、トンネルバリア層３の厚みＴは、リーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００６６】
図７（Ａ）に示したＴＭＲ素子２０は、保磁力差型構造を有し、第１磁性層２の保磁力のほうが、環状磁性層（感磁層）４の保磁力よりも大きくなるように構成されていることが望ましい。具体的には、第１磁性層２の保磁力は、（５０／４π）×１０３Ａ／ｍよりも大きいことが望ましく、特に（１００／４π）×１０３Ａ／ｍ以上であることが望ましい。こうすることにより、第１磁性層２における磁化方向が外部憂乱磁界等の不要な磁界の影響を受けるのを防止することができる。第１磁性層２は、例えば、５ｎｍの厚みのコバルト鉄合金（ＣｏＦｅ）からなる。他に、単体のコバルト（Ｃｏ）や、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）等を第１磁性層２に適用することが可能である。また、第１磁性層２および環状磁性層（感磁層）４の磁化容易軸は、第１磁性層２と環状磁性層（感磁層）４との磁化方向が互いに平行または反平行となる状態で安定化するようにするため、平行であることが望ましい。
【００６７】
環状磁性層（感磁層）４は、書込ビット線５および書込ワード線６における平行部分１０、すなわち、環状磁性層（感磁層）４を貫く領域の少なくとも一部を環状に取り囲むように延在しており、この平行部分１０を流れる電流によって環状磁性層４内部に還流磁界が生ずるように構成されている。この環状磁性層４は、情報を記憶する記憶層であり、上記還流磁界によって環状磁性層４の磁化方向が反転され、情報の記憶がなされる。環状磁性層４は、例えば、ニッケル鉄合金（ＮｉＦｅ）からなり、ＴＭＲ素子２０の一部をなす感磁層としての部分における断面方向の厚みが２０ｎｍである。さらに環状磁性層４の保磁力は、（５０／４π）×１０３Ａ／ｍ以上（１００／４π）×１０３Ａ／ｍ以下の範囲であり、第１磁性層２の保磁力よりも小さくなるように構成されていることが望ましい。（５０／４π）×１０３Ａ／ｍ未満の保磁力では、環状磁性層４における磁化方向が外部憂乱磁界等の不要な磁界により乱されることがあるからである。一方、（１００／４π）×１０３Ａ／ｍを越えるような保磁力では、書込電流の増大に起因する発熱により、ＴＭＲ素子２０自体の劣化が生じてしまう可能性があるからである。また、書込ビット線５および書込ワード線６による電流磁界を環状磁性層４に集中させるために、環状磁性層４の透磁率はより大きい方が好ましい。具体的には、２０００以上であり、より好ましくは６０００以上である。
【００６８】
書込ビット線５および書込ワード線６は、いずれも、１０ｎｍ厚のチタン（Ｔｉ）と、１０ｎｍ厚の窒化チタン（ＴｉＮ）と５００ｎｍ厚のアルミニウム（Ａｌ）とが順に積層された構造を有し、絶縁膜７によって、互いに電気的に絶縁されている。書込ビット線５および書込ワード線６は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）およびタングステン（Ｗ）のうちの少なくとも１種からなるようにしてもよい。
【００６９】
次に、本実施の形態の磁気メモリデバイスにおける動作について説明する。
【００７０】
まず、図２および図７（Ｂ），（Ｃ）を参照して、記憶セル１における書込動作について説明する。図７（Ｂ），（Ｃ）は、図４および図６に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【００７１】
図７（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示し、図２における記憶セル１Ａの状態に対応する。図７（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。一方、図７（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層（感磁層）４の内部を反時計回り方向に還流磁界が発生している。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、環状磁性層４の磁化方向は反転し、０または１を記録する。例えば、図７（Ｂ）の状態を０とした場合、図７（Ｃ）の状態を１として識別する。ここで、図２に示した記憶セル１Ｂの状態のように互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には環状磁性層４の磁化方向は反転せず、データの書き換えは行われないようになっている。
【００７２】
次に、図１および図３を参照して、磁気メモリデバイスにおける読出動作について説明する。まず、第１の駆動制御回路部５６におけるアドレスデコーダ回路５６Ａにより、複数のビットデコード線７１Ｙのうちの１つが選択され、対応する箇所のビット線選択スイッチ７３が駆動される。選択されたビット線選択スイッチ７３は通電状態となり、読出ビット線１３に読出電流が流れ、記憶セル１のＴＭＲ素子２０の側に正の電位が与えられる。同様に第２の駆動制御回路部５８におけるアドレスデコーダ回路５８Ａにより、複数のワードデコード線７１Ｘのうちの１つが選択され、対応する箇所のワード線選択スイッチ７４が駆動される。選択されたワード線選択スイッチ７４は通電状態となり、読出ワード線１２に読出電流が流れ、記憶セル１のＴＭＲ素子２０とは反対側に負の電位が与えられる。したがって、アドレスデコーダ回路５６Ａおよびアドレスデコーダ回路５８Ａによって選択された１つの記憶セル１に対し、読出に必要な読出電流を流すことができる。この読出電流に基づいて、環状磁性層（感磁層）４の磁化方向を検出し、記憶された情報を読み出すことができる。
【００７３】
本実施の形態の磁気メモリデバイスでは、上記の構成により、環状に形成され、書込ビット線５および書込ワード線６によって貫かれるように構成された環状磁性層（感磁層）４を含み、積層面に垂直な方向に電流が流れるように構成された積層体とを備えるようにしたので、書込ビット線５および書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２０の環状磁性層（感磁層）４における磁化反転を効率的に行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。さらに、書込ビット線５と書込ワード線６とが、環状磁性層（感磁層）４を貫く領域において互いに平行に延びるように構成したので、書込ビット線５および書込ワード線６に電流を流すことによって環状磁性層（感磁層）４に生じる合成磁界を、これらの書込線が互いに交差する場合よりも大きくすることができ、環状磁性層（感磁層）４における磁化反転をより効率的に行うことができる。
【００７４】
次に、上記のような構成を有する本実施の形態の磁気メモリデバイスの製造方法について説明する。
【００７５】
本実施の形態の磁気メモリデバイスの製造方法は、絶縁膜７Ｂの上に上部書込ワード線６Ｕを形成する工程と、この上部書込ワード線６Ｕのうちの平行部分１０に対応する領域とその周囲とを覆うように絶縁膜７Ｃを形成したのち、その表面を平坦化する工程と、平坦化された絶縁膜７Ｃの上に書込ビット線５を形成する工程と、この書込ビット線５をマスクとして絶縁膜７Ｃを選択的にエッチングして除去することにより、書込ビット線５および上部書込ワード線６Ｕの平行部分１０における積層構造１９を自己整合的に形成する工程とを含むものである。以下、具体的に説明する。
【００７６】
図８ないし図２３を参照して、磁気メモリデバイスのうちの、主に、記憶セル１の形成方法について、詳細に説明する。なお、図８（Ａ）ないし図２３（Ａ）は、図４に示したＡ−Ａ切断線に沿った断面構成を表し、図８（Ｂ）ないし図２３（Ｂ）は、図４に示したＢ−Ｂ切断線に沿った断面構成を表す。
【００７７】
まず、図８に示したように、シリコン（Ｓｉ）からなる基板１１を用意し、この基板１１の上に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）を順に、スパッタ装置等を用いて積層し、多層膜１６Ｂを形成する。次に、所定のレジストを全面に亘って塗布したのち、ｉ線リダクションステッパー等を使用し、所定形状のレジストパターン３１を形成する。このレジストパターン３１をマスクとし、例えば、反応性ガスとして三塩化ホウ素（ＢＣｌ３）ガスを用いて選択的に反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）を行う。これにより、図９に示したように、所定形状の下部書込ワード線６Ｂが形成される。この場合、Ｘ方向に沿った幅が、例えば７００ｎｍとなるように形成する。
【００７８】
次に、図１０に示したように、例えばＴＥＯＳ（正珪酸四エチル；Ｓｉ（ＯＣ２Ｈ５）４）を用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置により全体を覆うように、例えば、酸化シリコン（ＳｉＯ２）からなる絶縁膜７Ａを形成する。こののち、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、絶縁膜７Ａの表面の平坦化をおこなう。
【００７９】
こののち、図１１に示したように、平坦化された絶縁膜７Ａの上の、書込ビット線５および書込ワード線６の平行部分１０の少なくとも一部に対応する領域に、選択的に読出ワード線１２と底部環状磁性層４Ｂとを順に形成する。ここで、底部環状磁性層４Ｂが、本発明の「第１の環状磁性層部分」に対応する一具体例である。具体的には、まず、絶縁膜７Ａの上に、スパッタ装置等によってチタン（Ｔｉ）、ＴｉＮおよびアルミニウム（Ａｌ）を順に成膜し、のちに読出ワード線１２となる多層膜（図示せず）を形成する。こののち、全体を覆うようにレジストを塗布し、ｉ線ステッパを用いてレジストパターン（図示せず）を形成する。このレジストパターンを利用して、ＲＩＥ処理等を行い、上記の多層膜をパターニングすることにより、読出ワード線１２を形成する。次いで、ｉ線ステッパを用いてレジストパターン（図示せず）を形成し、例えば、硫酸鉄（ＦｅＳＯ４）および硫酸ニッケル（ＮｉＳＯ４）のめっき槽に浸漬し、通電することによりニッケル鉄合金（原子比；Ｎｉ：Ｆｅ＝８０：２０）からなるめっき膜（図示せず）を形成する。こののち、めっき膜（図示せず）をパターニングすることにより、底部環状磁性層４Ｂを形成する。
【００８０】
読出ワード線１２および底部環状磁性層４Ｂを形成したのち、図１２（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｂを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｂの表面の平坦化をおこなう。さらに、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを接続するためのビアホール７Ｈを形成する（図１２（Ｂ）参照）。この場合、絶縁膜７Ｂの上にレジスト塗布を行い、例えばｉ線ステッパによりレジストパターンを形成したのち、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥによりビアホール７Ｈを形成する。
【００８１】
続いて、ＬＴＳ（Ｌｏｎｇ Ｔｈｒｏｗ Ｓｐｕｔｔｅｒｉｎｇ）装置等を用いて、ビアホール７Ｈに例えば、アルミニウム（Ａｌ）等の導電材料を埋め込むことにより、図１３（Ｂ）に示したように層間接続層１７を形成する。この層間接続層１７は、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを電気的に接続するように機能する。層間接続層１７を形成したのち、やはりＬＴＳ装置を用い、図１３（Ａ），（Ｂ）に示したように全面に亘って、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）からなる金属多層膜１６Ｕを形成する。
【００８２】
ｉ線ステッパーにより、金属多層膜１６Ｕの上に全面に亘ってレジストパターン（図示せず）を形成したのち、これをマスクとして利用し、ＲＩＥ処理を行うことにより金属多層膜１６Ｕをパターニングする。こうすることで、図１４（Ａ），（Ｂ）に示したように、平行部分１０に対応する領域の上部書込ワード線６Ｕが形成される。この場合、その端部が層間接続層１７の上部に接続されるように形成されると共に、後工程にて形成される書込ビット線５のＸ方向の幅よりも少し広くなるように形成することが重要である。
【００８３】
上部書込ワード線６Ｕを形成したのち、図１５（Ａ），（Ｂ）に示したようにＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｃを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｃの表面の平坦化をおこなう。平坦化を行った絶縁膜７Ｃの上に、スパッタ装置等を用いて、チタン（Ｔｉ）、ＴｉＮおよびアルミニウム（Ａｌ）を順に成膜し、のちに書込ビット線５となる多層膜５Ａを形成する。さらに、多層膜５Ａの上にレジストを塗布したのち、ｉ線ステッパーにより選択的にレジストパターン３２を形成する。
【００８４】
このレジストパターン３２をマスクとして利用し、例えば、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより多層膜５Ａをパターニングする。こうすることで、書込ビット線５を形成する。
【００８５】
次に、図１７（Ａ），（Ｂ）に示したように、この書込ビット線５をマスクとして、自己整合的に積層構造１９を形成する。具体的には、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥおよびイオンミリングにより、書込ビット線５によって保護されていない領域の絶縁膜７Ｃの全てと、絶縁膜７Ｂおよび上部書込ワード線６Ｕにおける厚み方向の一部とを除去することにより積層構造１９を形成する。ここで、底部環状磁性層４Ｂが露出するまで絶縁膜７Ｂを除去することが重要である。これにより、下部書込ワード線６Ｂと上部書込ワード線６Ｕとが層間接続層１７によって接続された書込ワード線６が、一応完成する。ここで、書込ワード線６のうちの非平行部分と平行部分１０との間を層間接続層１７によって接続することにより、書込ワード線６を、膜面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。こうすることにより、記憶セル１を、より小さな領域のＸＹ平面に形成することが可能になる。
【００８６】
このように、書込ビット線５をマスクとして、自己整合的に積層構造１９を形成することにより、書込ビット線５と同じ幅を有する上部書込ワード線６Ｕを高精度に形成することができる。さらに、レジストパターンの形成工程およびその除去工程等を省略することができ、製造工程の簡略化を図ることができる。
【００８７】
書込ビット線５および書込ワード線６の平行部分１０における積層構造１９を形成したのち、図１８（Ａ），（Ｂ）に示したように、この積層構造１９の側面および上面を覆うように、例えばＳｉＯ２からなる絶縁膜７Ｄを形成する。具体的には、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも積層構造１９を除く領域に選択的にレジストパターン３３を形成したのち、ＴＥＯＳを用いてＣＶＤ装置等により全面に絶縁膜７Ｄを形成する。
【００８８】
次いで、絶縁膜７Ｄの側面および上面を選択的に覆うと共に底部環状磁性層４Ｂに連結するように上部環状磁性層４Ｕを形成することにより、底部環状磁性層４Ｂおよび上部環状磁性層４Ｕからなる環状磁性層４の形成を完了する。ここで、上部環状磁性層４Ｕが本発明の「第１の環状磁性層部分」に対応する一具体例であり、さらに、底部環状磁性層４Ｂが本発明の「第２の環状磁性層部分」に対応する一具体例である。
【００８９】
具体的には、図１９（Ａ），（Ｂ）に示したように、レジストパターン３３をリフトオフにより除去したのち、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも絶縁膜７Ｄを除く領域に選択的にレジストパターン３４を形成する。さらに、例えばスパッタリング装置を用い、このレジストパターン３４を利用して底部環状磁性層４Ｂと同じ材料（例えばＮｉＦｅ）からなる上部環状磁性層４Ｕを形成する。
【００９０】
次いで、図２０（Ａ），（Ｂ）に示したように、レジストパターン３４をリフトオフにより除去することにより、上部環状磁性層４Ｕが露出する。
【００９１】
続いて、図２１（Ａ），（Ｂ）に示したように、ＣＶＤ装置等により絶縁膜７Ｅを全面に亘って形成したのち、ＣＭＰ装置等による絶縁膜７Ｅ表面の研磨をおこない、平坦化を図ると共に、上部環状磁性層４Ｕの上面を露出させ、さらに上部環状磁性層４Ｕを所定の厚みに加工する。
【００９２】
さらに、図２２（Ａ），（Ｂ）に示したように、上部環状磁性層４Ｕの上に、ＴＭＲ素子２０の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２０を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、アルミニウム（Ａｌ）層を形成する。このアルミニウム層を酸化処理することでトンネルバリア層３を得る。続いて、例えばＣｏＦｅ層からなる第１磁性層２を形成し、保護膜等を形成したのち、レジストパターン３５を除去することによってＴＭＲ素子２０の形成が完了する。なお、図２２（Ａ），（Ｂ）では、簡略化のため、ＴＭＲ素子２０を構成する各層については図示を省略する。
【００９３】
ＴＭＲ素子２０を形成したのち、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｆを全面に亘って形成したのち、ＣＭＰ装置による絶縁膜７Ｆ表面の研磨をおこない、平坦化を図ると共に、ＴＭＲ素子２０の最上面を露出させる。
【００９４】
最後に、図２３（Ａ），（Ｂ）に示したように、読出ビット線１３を形成する。具体的には、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびアルミニウム（Ａｌ）を順にマグネトロンスパッタリング装置を用いて積層し、多層膜１３Ａを形成する。次に、所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばＲＩＥを行うことにより未保護部分の多層膜１３Ａを除去する。これにより、所定形状の読出ビット線１３が形成される。
【００９５】
こののち、書込ワード線６の各両端末に書込ワード線引出電極４１を形成し、書込ビット線５の各両端末に書込ビット線引出電極４２を形成し、読出ワード線１２の各両端末に読出ワード線引出電極４３を形成し、さらに読出ビット線１３の各両端末に読出ビット線引出電極４４を形成する。
【００９６】
以上により、記憶セル１を含む記憶セル群５４の形成が一応完了する。
【００９７】
こののち、さらに、スパッタ装置やＣＶＤ装置等によりＳｉＯ２またはＡｌ２Ｏ３等の保護層を形成する工程と、その保護膜を研磨して各引出電極４１〜４４を露出させる工程とを経ることにより、磁気メモリデバイスの製造が完了する。
【００９８】
以上のように、本実施の形態によれば、ＴＭＲ素子２０が、環状に形成され、書込ビット線５と書込ワード線６とによって貫かれるように構成されると共に感磁層として機能する環状磁性層４と、積層面に垂直な方向に電流が流れるように構成された積層体とを含むようにしたので、書込ビット線５と書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２０の環状磁性層（感磁層）４における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セル１に隣接した記憶セルに対して、磁気的な影響を低減することができる。
【００９９】
さらに、本実施の形態によれば、書込ビット線５および書込ワード線６が、環状磁性層４を貫く領域において互いに平行部分１０を形成するようにしたので、書込ビット線５および書込ワード線６に電流を流すことによって環状磁性層（感磁層）４に生じる合成磁界を、これらの書込線が互いに交差する場合よりも大きくすることができ、環状磁性層（感磁層）４における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。
【０１００】
加えて、本実施の形態によれば、書込ビット線５をマスクとして、自己整合的に積層構造１９を形成するようにしたので、高精度な加工ができると共に、レジストパターンの形成工程およびその除去工程等を省略することができ、全体として製造工程の簡略化を図ることができる。
【０１０１】
［第２の実施の形態］
次に、図２４（Ａ）〜（Ｃ）を参照して、本発明の第２の実施の形態の磁気メモリデバイスについて説明する。
【０１０２】
図２４（Ａ）は、本実施の形態の磁気メモリデバイスにおける記憶セル１の断面構成を表すものであり、図７（Ａ）に対応している。図２４（Ａ）では、図７（Ａ）に示した構成要素と実質的に同一の部分には同一の符号を付している。
【０１０３】
なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法について、主に、上記第１の実施の形態と異なる点について説明し、他の説明は適宜省略する。
【０１０４】
上記第１の実施の形態の磁気メモリデバイスは、ＴＭＲ素子２０における環状磁性層４の一部が感磁層を兼ねるように構成したものである。これに対し本実施の形態の磁気メモリデバイスは、図２４に示したように、感磁層として機能する第２磁性層８が、環状磁性層４とは別体に設けられ、第２磁性層８と環状磁性層４とが磁気的に交換結合しているＴＭＲ素子２１を備えるようにしたものである。
【０１０５】
第２磁性層８は、トンネルバリア層３と環状磁性層４との間に設けられ、外部磁界によって磁化方向が変化するようになっている。第２磁性層８は、例えば、単体のコバルト（Ｃｏ）、コバルト鉄合金（ＣｏＦｅ）、コバルト白金合金（ＣｏＰｔ）あるいはニッケル鉄コバルト合金（ＮｉＦｅＣｏ）からなる。
【０１０６】
環状磁性層４とは別体に設けることにより、第２磁性層８における磁化方向をより安定化させることができる。この場合、環状磁性層４の保磁力を、第２磁性層８を設けずに環状磁性層４が感磁層としても機能する場合よりも小さく、例えば、（５０／４π）×１０３Ａ／ｍ未満とすることが可能である。
【０１０７】
続いて、図２４（Ｂ），（Ｃ）を参照して、本実施の形態の磁気メモリデバイスにおける書込動作について説明する。図２４（Ｂ），（Ｃ）は、図４に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【０１０８】
図２４（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。図２４（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。この場合は、第２磁性層８における磁化方向が、環状磁性層４の磁化方向に沿った方向、すなわちＸ方向となる。一方、図２４（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を反時計回り方向に還流磁界が発生している。この場合も、第２磁性層８における磁化方向が環状磁性層４の磁化方向に沿った方向となり、−Ｘ方向となる。本実施の形態においては、第２磁性層８における外部磁界とは、書込ビット線５および書込ワード線６に流れる書込電流によって生ずる磁界、または、環状磁性層４に生じる還流磁界を指す。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、第２磁性層８の磁化方向は反転し、０または１を記録する。例えば、図２４（Ｂ）の状態を０とした場合、図２４（Ｃ）の状態を１として識別する。ここで、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には第２磁性層８の磁化方向は反転せず、データの書き換えは行われないようになっている。
【０１０９】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した手順により上部環状磁性層４Ｕを形成したのち、この上部環状磁性層４Ｕの上に、以下の要領でＴＭＲ素子２１の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２１を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、スパッタ装置等により、例えば、コバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、アルミニウム（Ａｌ）層とを順に形成する。次いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア層３を得る。さらにスパッタ装置等により、例えばＣｏＦｅ層からなる第１磁性層２およびタンタル（Ｔａ）等からなる保護膜を順に形成したのち、レジストパターン３５を除去する。こうすることによって、第１磁性層２，トンネルバリア層３および第２磁性層８を有するＴＭＲ素子２１の形成が完了する。こののち、第１の実施の形態と同様の所定の工程を経て磁気メモリデバイスの製造が完了する。
【０１１０】
以上のように、本実施の形態の磁気メモリデバイスによれば、上記第１の実施の形態における構成に加え、トンネルバリア層３と環状磁性層４との間に第２磁性層８を設けるようにした。このため、環状磁性層４と第２磁性層８とが交換結合を形成することができる。よって、感磁層としての第２磁性層８における磁化方向がより良好に揃うことにより、より安定した書込が可能となる。さらに、環状磁性層４の保磁力をより小さく抑えることができるので、書込動作時における電流値を低減することにより発熱量を低減でき、磁気メモリデバイスとしての機能を十分に発揮できる。
【０１１１】
［第３の実施の形態］
次に、図２５を参照して、本発明の第３の実施の形態の磁気メモリデバイスについて説明する。
【０１１２】
図２５（Ａ）は、本実施の形態の磁気メモリデバイスにおける記憶セルの断面構成を表すものであり、図７（Ａ）および図２４（Ａ）に対応している。図２５（Ａ）では、図７（Ａ）および図２４（Ａ）に示した構成要素と実質的に同一の部分には同一の符号を付している。
【０１１３】
なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法について、主に、上記第１および第２の実施の形態と異なる点について説明し、他の説明は適宜省略する。
【０１１４】
上記第１の実施の形態の磁気メモリデバイスは、ＴＭＲ素子２０における環状磁性層４の一部が感磁層を兼ねるように構成したものである。上記第２の実施の形態の磁気メモリデバイスは、さらに、図２４に示したように、感磁層として機能する第２磁性層８が、環状磁性層４とは別体に設けられ、第２磁性層８と環状磁性層４とが磁気的に交換結合しているＴＭＲ素子２１を備えるようにしたものである。
【０１１５】
これに対し、本実施の形態の磁気メモリデバイスは、図２５（Ａ）に示したように、さらに、第２磁性層８と前記環状磁性層との間に、これら第２磁性層８と環状磁性層４とを反強磁性結合させるための非磁性導電層９を設けるようにしたものである。この非磁性導電層９は、環状磁性層４と第２磁性層８とを反強磁性結合させるように機能するものであり、例えば、ルテニウム（Ｒｕ）や銅（Ｃｕ）などにより構成される。
【０１１６】
本実施の形態の磁気メモリデバイスでは、環状磁性層４と第２磁性層８とが反強磁性結合することにより、環状磁性層４の保磁力が（５０／４π）×１０３Ａ／ｍ未満であっても問題が生じなくなり、例えば、鉄（Ｆｅ）、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏおよびコバルト（Ｃｏ）等により環状磁性層４を構成することができる。
【０１１７】
第２磁性層８は、記録を保持する部分となり、反強磁性結合による異方性磁界により安定化される。第２磁性層８の保磁力は、（１００／４π）×１０３Ａ／ｍ以下の範囲であり、第１磁性層２の保磁力よりも小さくなるように構成されていることが望ましい。
【０１１８】
続いて、図２５（Ｂ），（Ｃ）を参照して、本実施の形態の磁気メモリデバイスにおける書込動作について説明する。図２５（Ｂ），（Ｃ）は、図４に示した記憶セル１の、Ａ−Ａ切断線における断面であって、電流方向と磁化方向との関係を表すものである。
【０１１９】
図２５（Ｂ），（Ｃ）は、記憶セル１を通過する互いに平行な書込ビット線５および書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。図２５（Ｂ）は、紙面に垂直な方向に手前から奥へ向かって（Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を時計回り方向に還流磁界が発生している。この場合は、第２磁性層８における磁化方向が、環状磁性層４の磁化方向とは逆の方向、すなわち−Ｘ方向となる。一方、図２５（Ｃ）は、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れる場合を示し、環状磁性層４の内部を反時計回り方向に還流磁界が発生している。この場合も、第２磁性層８における磁化方向が環状磁性層４の磁化方向とは逆の方向となり、Ｘ方向となる。本実施の形態においては、第２磁性層８における外部磁界とは、書込ビット線５および書込ワード線６に流れる書込電流によって生ずる磁界、または、環状磁性層４に生じる還流磁界を指す。このように書込ビット線５および書込ワード線６に、同一方向に電流が流れると、第２磁性層８の磁化方向は反転し、０または１を記録する。例えば、図２５（Ｂ）の状態を０とした場合、図２５（Ｃ）の状態を１として識別する。ここで、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には第２磁性層８の磁化方向は反転せず、データの書き換えは行われないようになっている。
【０１２０】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した手順により上部環状磁性層４Ｕを形成したのち、この上部環状磁性層４Ｕの上に、以下の要領で非磁性導電層９を備えたＴＭＲ素子２２の形成をおこなう。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２２を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、例えばスパッタ装置により、ルテニウム（Ｒｕ）からなる非磁性導電層９と、コバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、アルミニウム（Ａｌ）層とを順に形成する。次いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア層３を得る。さらにスパッタ装置等により、例えばＣｏＦｅ層からなる第１磁性層２およびタンタル（Ｔａ）等からなる保護膜を順に形成したのち、レジストパターン３５を除去する。こうすることによって、第１磁性層２，トンネルバリア層３、第２磁性層８および非磁性導電層９を有するＴＭＲ素子２２の形成が完了する。こののち、第１の実施の形態と同様の所定の工程を経て磁気メモリデバイスの製造が完了する。
【０１２１】
このように、本実施の形態における磁気メモリデバイスによれば、上記第２の実施の形態の構成に加え、さらに、環状磁性層４と第２磁性層８との間に非磁性導電層９を設けるようにした。こうすることにより、環状磁性層４と第２磁性層８とが強力な反強磁性結合を形成することができるので、外部憂乱磁界等による不要な磁界によりフリー層としての第２磁性層８の磁化方向が乱されることなくより安定する。これに加え、上記構成により環状磁性層４の保磁力をより小さく抑えることができる。したがって、書込動作時において電流値を小さくすることによって発熱量を低減することが可能なうえ、非磁性導電層９により、金属元素等が第２磁性層８へ拡散して移動するのを遮蔽することができるので、熱的安定性が向上する。これらの結果、より安定した書込が可能となる。
【０１２２】
＜変形例＞
次に、図２６を参照して、本実施の形態における変形例について以下に説明する。
【０１２３】
＜＜第１の変形例＞＞
本実施の形態におけるＴＭＲ素子２２は、第２磁性層８よりも大きな保磁力を有する第１磁性層２を備えた保磁力差型とよばれる構造である。これに対し、図２６（Ａ）に示したＴＭＲ素子２２Ｂは、交換結合により第１磁性層２の磁化方向を固定する交換バイアス型とよばれる構造を呈している。
【０１２４】
具体的には、ＴＭＲ素子２２Ｂは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第１磁性層２と、第３磁性層１５とを有している。第３磁性層１５は、反強磁性を有しており、第１磁性層２と交換相互作用により第１磁性層２の磁化方向を固定するように機能し、例えば、白金マンガン合金（ＰｔＭｎ）、イリジウムマンガン合金（ＩｒＭｎ）、鉄マンガン（ＦｅＭｎ）、ニッケルマンガン（ＮｉＭｎ）またはルテニウムマンガン（ＲｕＭｎ）等の反強磁性材料により構成される。
【０１２５】
図２６（Ａ）に示した交換バイアス型の構造を有するＴＭＲ素子２２Ｂの場合は、第３磁性層１５により第１磁性層２の磁化方向を安定して固定できるので、第１磁性層２の保磁力を（５０／４π）×１０３Ａ／ｍ未満としてもよい。
【０１２６】
＜＜第２の変形例＞＞
図２６（Ｂ）は、本実施の形態のＴＭＲ素子２２の構成において、第１磁性層２とトンネルバリア層３との間に、さらに、非磁性導電層３５と第４磁性層１８とを設けるようにしたＴＭＲ素子２２Ｃの構成を示すものである。
【０１２７】
具体的には、ＴＭＲ素子２２Ｃは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第４磁性層１８と、非磁性導電層３５と、第１磁性層２とを有している。第４磁性層１８は、非磁性導電層３５を介して第１磁性層２と反強磁性結合を形成しており、第１磁性層２と第４磁性層１８との磁化方向は互いに反平行となっている。第４磁性層１８は、例えば、鉄（Ｆｅ）、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏまたはコバルト（Ｃｏ）等により構成される。
【０１２８】
本変形例では、上記構成により、第１磁性層２と第４磁性層１８とにおける静磁界が閉磁路を形成するので外部磁界による影響を受けにくく安定化すると共に、第２磁性層８への磁界の回り込みを抑制することができる。このため、フリー層としての第２磁性層８における磁化方向反転を行う際の書込電流磁界を低減することができる。
【０１２９】
＜＜第３の変形例＞＞
図２６（Ｃ）は、上記第２の変形例のＴＭＲ素子２２Ｃの構成に加え、さらに、第３磁性層１５を設けるようにした変形例であるＴＭＲ素子２２Ｄを示す。具体的には、ＴＭＲ素子２２Ｄは、環状磁性層４の側から順に非磁性導電層９と、第２磁性層８と、トンネルバリア層３と、第４磁性層１８と、非磁性導電層３５と、第１磁性層２と、第３磁性層１５とを有している。
【０１３０】
このＴＭＲ素子２２Ｄの場合、第３磁性層１５により第１磁性層２の磁化方向を安定して固定できるので、第１磁性層２の保磁力を（５０／４π）×１０３Ａ／ｍ未満とすることができる。
【０１３１】
【実施例】
さらに、本実施の形態における具体的な実施例について説明する。
【０１３２】
本実施例では、上記した製造方法に基づき、以下の要領で磁気メモリデバイスを形成した。図８ないし図２３を参照して詳細を説明する。
【０１３３】
まず、図８に示したように、シリコン（Ｓｉ）からなる基板１１を用意し、この基板１１の上に、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）を順に、マグネトロンスパッタリング装置を用いて積層し、多層膜１６Ｂを形成した。次に、所定のレジストを全面に亘って塗布したのち、ｉ線リダクションステッパーを使用し、所定形状のレジストパターン３１を形成した。このレジストパターン３１をマスクとし、反応性ガスとして三塩化ホウ素（ＢＣｌ３）ガスを用いて選択的に反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行った。これにより、図９に示したように、所定形状の下部書込ワード線６Ｂが形成された。この場合、Ｘ方向に沿った幅が、７００ｎｍとなるように形成した。
【０１３４】
次に、図１０に示したように、ＴＥＯＳ（正珪酸四エチル；Ｓｉ（ＯＣ２Ｈ５）４）を用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置により全体を覆うように、酸化シリコン（ＳｉＯ２）からなる絶縁膜７Ａを形成した。こののち、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、絶縁膜７Ａの表面の平坦化をおこなった。この際、下部書込ワード線６Ｂの上に形成された絶縁膜７Ａの厚みが、５００ｎｍとなるように絶縁膜７Ａを研磨した。
【０１３５】
こののち、図１１に示したように、平坦化された絶縁膜７Ａの上の、書込ビット線５および書込ワード線６の平行部分１０の少なくとも一部に対応する領域に、選択的に読出ワード線１２と底部環状磁性層４Ｂとを順に形成した。具体的には、まず、絶縁膜７Ａの上に、マグネトロンスパッタ装置によって厚み１０ｎｍのチタン（Ｔｉ）、厚み１０ｎｍのＴｉＮおよび厚み５００ｎｍのアルミニウム（Ａｌ）を順に成膜し、のちに読出ワード線１２となる多層膜（図示せず）を形成した。こののち、全体を覆うようにレジストを塗布し、ｉ線ステッパを用いてレジストパターン（図示せず）を形成した。このレジストパターンを利用して、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行い、上記の多層膜をパターニングすることにより、読出ワード線１２を形成した。次いで、ｉ線ステッパを用いてレジストパターン（図示せず）を形成し、ＦｅＳＯ４およびＮｉＳＯ４のめっき槽に浸漬し、通電することによりニッケル鉄合金（原子比；Ｎｉ：Ｆｅ＝８０：２０）からなるめっき膜（図示せず）を形成した。こののち、このめっき膜をパターニングすることにより、底部環状磁性層４Ｂを形成した。パターン形成した読出ワード線１２および底部環状磁性層４Ｂのサイズは、１１００ｎｍ（Ｘ方向）×３５０ｎｍ（Ｙ方向）とした。
【０１３６】
読出ワード線１２および底部環状磁性層４Ｂをパターン形成したのち、図１２（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｂを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｂの表面の平坦化をおこなった。この際、底部環状磁性層４Ｂ上の絶縁膜７Ｂの厚みは、１５０ｎｍとした。さらに、上部書込ワード線６Ｕと下部書込ワード線６Ｂとを接続するためのビアホール７Ｈを形成した（図１２（Ｂ）参照）。この場合、絶縁膜７Ｂの上にレジスト塗布を行い、ｉ線ステッパによりレジストパターンを形成したのち、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥによりビアホール７Ｈを形成した。
【０１３７】
続いて、ＬＴＳ（Ｌｏｎｇ Ｔｈｒｏｗ Ｓｐｕｔｔｅｒｉｎｇ）装置を用いて、ビアホール７Ｈにアルミニウム（Ａｌ）を埋め込むことにより、図１３（Ｂ）に示したように層間接続層１７を形成した。こののち、やはりＬＴＳ装置を用い、図１３（Ａ），（Ｂ）に示したように全面に亘って、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）からなる金属多層膜１６Ｕを形成した。
【０１３８】
ｉ線ステッパーにより、金属多層膜１６Ｕの上に全面に亘ってレジストパターン（図示せず）を形成したのち、これをマスクとして利用し、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより金属多層膜１６Ｕをパターニングした。こうすることで、図１４（Ａ），（Ｂ）に示したように上部書込ワード線６Ｕが形成された。この上部書込ワード線６ＵのＸ方向に沿った幅は７００ｎｍとした。
【０１３９】
上部書込ワード線６Ｕを形成したのち、図１５（Ａ），（Ｂ）に示したようにＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｃを全面に亘って形成し、ＣＭＰ装置により、絶縁膜７Ｃの表面の平坦化をおこなった。平坦化を行った絶縁膜７Ｃの上に、マグネトロンスパッタ装置を用いて、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚のＴｉＮおよび５００ｎｍ厚のアルミニウム（Ａｌ）を順に成膜し、のちに書込ビット線５となる多層膜５Ａを形成した。さらに、多層膜５Ａの上にレジストを塗布したのち、図１６（Ａ），（Ｂ）に示したように、ｉ線ステッパーにより選択的にレジストパターン３２を形成した。
【０１４０】
このレジストパターン３２をマスクとして利用し、反応性ガスとしてＢＣｌ３ガスを用いたＲＩＥ処理を行うことにより多層膜５Ａをパターニングした。これにより、Ｘ方向に沿った幅が７００ｎｍの書込ビット線５が形成された。
【０１４１】
次に、図１７（Ａ），（Ｂ）に示したように、この書込ビット線５をマスクとして、自己整合的に積層構造１９を形成した。具体的には、反応性ガスとしてＣ４Ｆ８を用いたＲＩＥおよびイオンミリングにより、書込ビット線５によって保護されていない領域の絶縁膜７Ｃの全てと、絶縁膜７Ｂおよび上部書込ワード線６Ｕにおける厚み方向の一部とを除去することにより積層構造１９を形成した。
【０１４２】
書込ビット線５および書込ワード線６の平行部分１０における積層構造１９を形成したのち、図１８（Ａ），（Ｂ）に示したように、この積層構造１９の側面および上面を覆うように、ＳｉＯ２からなる絶縁膜７Ｄを形成する。具体的には、ｉ線ステッパにより、Ａ−Ａ線に沿った切断面において少なくとも積層構造１９を除く領域に選択的にレジストパターン３３を形成したのち、ＴＥＯＳを用いてＣＶＤ装置等により全面に絶縁膜７Ｄを形成した。
【０１４３】
次いで、絶縁膜７Ｄの側面および上面を選択的に覆うと共に底部環状磁性層４Ｂに連結するように上部環状磁性層４Ｕを形成することにより、底部環状磁性層４Ｂおよび上部環状磁性層４Ｕからなる環状磁性層４の形成を完了した。環状磁性層４は、Ｙ方向に沿って３５０ｎｍの長さに亘り、書込ビット線５および書込ワード線６の平行部分１０の一部を取り囲むように形成した。
【０１４４】
具体的には、図１９（Ａ），（Ｂ）に示したように、レジストパターン３３をリフトオフにより除去したのち、ｉ線ステッパ等により、Ａ−Ａ線に沿った切断面において少なくとも絶縁膜７Ｄを除く領域に選択的にレジストパターン３４を形成した。さらに、スパッタリング装置を用い、このレジストパターン３４を利用して底部環状磁性層４Ｂと同じ材料（ＮｉＦｅ）からなる上部環状磁性層４Ｕを形成した。
【０１４５】
次いで、図２０（Ａ），（Ｂ）に示したように、レジストパターン３４をリフトオフにより除去することにより、上部環状磁性層４Ｕを露出させた。
【０１４６】
続いて、図２１（Ａ），（Ｂ）に示したように、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｅを全面に亘って形成したのち、ＣＭＰ装置による絶縁膜７Ｅ表面の研磨をおこない、平坦化を図り、上部環状磁性層４Ｕの上面を露出させた。さらに上部環状磁性層４Ｕの厚みが５０ｎｍとなるまで研磨加工を行った。
【０１４７】
ここで、図２２（Ａ），（Ｂ）に示したように、上部環状磁性層４Ｕの上に、ＴＭＲ素子２０の形成をおこなった。具体的には、まず、ｉ線ステッパ等により、ＴＭＲ素子２０を形成する領域以外の領域を覆うように、選択的にレジストパターン（図示せず）を形成した。次に、全面に亘って、高真空直流スパッタ装置により、厚み０．７ｎｍのルテニウム（Ｒｕ）からなる非磁性導電層９と、５ｎｍ厚のコバルト鉄合金（ＣｏＦｅ）からなる第２磁性層８と、１ｎｍ厚のアルミニウム（Ａｌ）層とを順に形成した。このアルミニウム層を、１３．３３Ｐａの圧力下で酸化プラズマにより酸化処理を行い、トンネルバリア層３を得た。さらに、厚み５ｎｍのＣｏＦｅからなる第１磁性層２と、厚み５０ｎｍのＩｒＭｎからなる第３磁性層１５と、厚み５ｎｍのタンタル（Ｔａ）からなる保護膜（図示せず）を形成したのち、レジストパターンを除去することによって図２６（Ａ）のＴＭＲ素子２２Ｂの形成を完了した。
【０１４８】
ＴＭＲ素子２２Ｂを形成したのち、ＴＥＯＳを用い、ＣＶＤ装置により絶縁膜７Ｆを全面に亘って形成し、ＣＭＰ装置による絶縁膜７Ｆ表面の研磨をおこない、平坦化を図ると共に、ＴＭＲ素子２２Ｂの最上面を露出させた。
【０１４９】
最後に、図２３（Ａ），（Ｂ）に示したように、読出ビット線１３を形成した。具体的には、１０ｎｍ厚のチタン（Ｔｉ）、１０ｎｍ厚の窒化チタン（ＴｉＮ）および５００ｎｍ厚のアルミニウム（Ａｌ）を順にマグネトロンスパッタリング装置を用いて積層し、多層膜１３Ａを形成した。次に、所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＲＩＥを行うことにより未保護部分の多層膜１３Ａを除去した。こうすることにより、所定形状の読出ビット線１３を形成した。
【０１５０】
こののち、ｉ線ステッパーを用いてレジストパターンを形成したのち、マグネトロンスパッタ装置によりアルミニウム層を４５μｍとなるように形成した。こうすることにより、書込ワード線６の各両端末に書込ワード線引出電極４１を形成し、書込ビット線５の各両端末に書込ビット線引出電極４２を形成し、読出ワード線１２の各両端末に読出ワード線引出電極４３を形成し、さらに読出ビット線１３の各両端末に読出ビット線引出電極４４を形成した。続いて、マグネトロンスパッタ装置を用いて、全体を覆うように酸化アルミニウム（Ａｌ２Ｏ３）を保護膜として形成したのち、研磨することで各引出電極４１〜４４を露出させた。こののち、所定の工程を経て、縦に４素子、横に４素子ずつマトリックス状に並べた磁気メモリデバイスの形成を完了した（図４参照）。
【０１５１】
上記の要領によって製造した磁気メモリデバイスについて、ＭＲ比、トンネル抵抗Ｒｔ、スイッチング電流および隣接セル反転電流について測定を行った。この結果を、実施例として表１に示す。ここで数値の比較を行うため、図２７，２８に示した、連続した環状磁性層を持たない構造の記憶セルを有する磁気メモリデバイスについても同様の測定をおこなったので、比較例１，２として表１に併記する。なお、測定時の印加磁場は（５００／４π）×１０３Ａ／ｍとした。図２７に示した比較例１としての記憶セル１０１は、絶縁膜７に埋設されて互いに平行に延びる書込ビット線１０５および書込ワード線１０６と、その近傍に設けられたＴＭＲ素子２０Ｂとを備えているが、書込ビット線１０５および書込ワード線１０６を囲うような環状磁性層は全く備えていない。一方の図２８に示した比較例２としての記憶セル２０１は、絶縁膜７に埋設されて互いに平行に延びる書込ビット線５および書込ワード線６の周囲の大部分を、断面が「コ」の字形状をなす環状磁性層２０４と、ＴＭＲ素子２０Ｃの第２磁性層８とによって囲むように構成されたものである。但し、「コ」の字形状の環状磁性層２０４は、第２磁性層８と接触した部分を有しない。
【０１５２】
【表１】
表１に示したように、本実施例と比較例１，２とでは、ＭＲ比およびトンネル抵抗Ｒｔにおいては大差が見られなかったものの、スイッチング電流および隣接セル反転電流について、明らかな有意差が確認できた。
【０１５４】
スイッチング電流とは、書込対象の記憶セルにおける磁化方向の反転をおこなうために必要な最小限の電流値である。このスイッチング電流については、本実施例が、比較例１のほぼ４分の１という小さな値を示した。これは、効率よく感磁層の磁化反転を行うことができたので、小さな電流であっても書き込み操作が可能となったことを示す。
【０１５５】
隣接セル反転電流とは、書込対象の記憶セルと隣接した記憶セルに印加された電流によって、本来、書込がなされるべきでない記憶セルの磁化方向が反転してしまう電流値を表す。表１に示したように、本実施例では、従来例よりも大きな書込電流を印加しても、隣接する記憶セルにおける磁化方向は反転しないことがわかった。これは、閉じた磁路を形成し、隣接する記憶セルに悪影響を及ぼす磁界の発生を抑制することができたことを示す。
【０１５６】
以上説明したように、本実施例によれば、ＴＭＲ素子２２Ｂが、環状に形成され、書込ビット線５と書込ワード線６とによって貫かれるように構成されると共に感磁層として機能する環状磁性層４と、積層面に垂直な方向に電流が流れるように構成された積層体とを含むようにしたので、書込ビット線５と書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子２２Ｂの環状磁性層４における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。
【０１５７】
以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明は、これらの実施の形態および変形例に限定されず、種々変形可能である。
例えば、本実施の形態では、書込ワード線６を屈曲させ、矩形波状に延在するようにしたが、図２９（Ａ）に示したように、書込ワード線６を鋸歯状（三角波状）の形状となるように屈曲させてもよい。その場合には、図３０に示したような記憶セル１の配設となる。また、本実施の形態では、書込ワード線６のみ屈曲させ、ビアホール７Ｈに埋め込まれた層間接続層１７を介して互いに接続するようにしたが、書込ビット線５のみ屈曲させるようにしてもよいし、あるいは、図２９（Ｂ），（Ｃ）に示したように書込ワード線６および書込ビット線５を両方とも屈曲させるようにしてもよい。図２９（Ｂ）は、「く」の字形状に屈曲し、全体として一方向に延在するパターンを有する書込ビット線５と、やはり「く」の字形状に屈曲し、全体として書込ビット線５とは異なる一方向に延在するパターンを有する書込ワード線６とが、互いに、「く」の字形状の一部が平行となるように交差して構成されたものである。図２９（Ｃ）は、隣接する書込ビット線５どうしが、互いの間隔を所定範囲内で変化させながら全体として一定方向に延在するようにすると共に、隣接する書込ワード線６どうしが、互いの間隔を所定範囲内で変化させながら全体として書込ビット線５とは異なる一定方向に延在するようにしたパターンを有し、これら書込ビット線５と書込ワード線６との一部が平行になるように構成されたものである。すなわち、進行方向に沿った下層直線に互いに対称な形状を保ちながら、接近する部分と遠ざかる部分とを交互になすように繰り返して延在するように構成されたものである。ここで、接近する部分と遠ざかる部分とは、台形の輪郭の一部をなしている。
【０１５８】
また、書込ビット線５を、その両端がカレントドライブ回路５６Ｃに接続されたループ形状となるように構成してもよい。同様に、書込ワード線６が、その両端がカレントドライブ回路５８Ｃに接続されたループ形状となるように構成してもよい。
【０１５９】
また、図３１に示したように、各記憶セル１とワードデコード線７１Ｘとの間に整流素子７５を配置することによって、より安定した電流の流れを確保するようにすることも可能である。
【０１６０】
また、本実施の形態では、書込ビット線５と書込ワード線６とが互いに平行部分１０をなす場合について説明したが、これに限定されず、互いに非平行であってもよい。ただし、平行部分１０を取り囲むように環状磁性層４を形成する場合に、感磁層の磁化反転がより効率的に行われるのでより好ましい。
【０１６１】
【発明の効果】
以上説明したように、請求項１ないし請求項１３のいずれか１項に記載の磁気抵抗効果素子によれば、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。
【０１６２】
請求項１４ないし請求項３０のいずれか１項に記載の磁気メモリデバイスによれば、複数の第１の書込線と、これら複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線と、外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子が、積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に第１の書込線および第２の書込線によって貫かれるように構成された環状磁性層、を含むようにしたので、第１の書込線と第２の書込線の双方に電流を流すことによって閉じた磁路を形成することができ、環状磁性層における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。
【０１６３】
特に、請求項３に記載の磁気抵抗効果素子または請求項１６に記載の磁気メモリデバイスによれば、複数の書込線が、環状磁性層を貫く領域において互いに平行に延びるように構成するようにしたので、複数の導線に電流を流すことによって感磁層に生じる合成磁界を、これらの導線が互いに交差する場合よりも大きくすることができ、環状磁性層における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。さらに、感磁層における複数の磁区の磁化方向をより良好に揃えることができるので、より高い信頼性が得られる。
【０１６４】
請求項３１ないし請求項３３のいずれか１項に記載の磁気メモリデバイスの製造方法によれば、第２の書込線をマスクとして、第１の書込線と、第１および第２の書込線によって挟まれた第２の絶縁層とを選択的にエッチングして除去することにより、第１および第２の書込線が互いに平行に延在する平行部分における積層構造を自己整合的に形成する工程を含むようにしたので、高精度な加工ができると共に、製造工程の簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの書込線の構成を示す平面図である。
【図３】図１に示した磁気メモリデバイスの回路構成を示す回路図である。
【図４】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す部分平面図である。
【図５】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す他の部分平面図である。
【図６】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す要部斜視図である。
【図７】図４に示した記憶セルのＡ−Ａ線に沿った切断面の構成を示す断面図である。
【図８】図１に示した磁気メモリデバイスの製造方法における一工程を表す拡大断面図である。
【図９】図８に続く一工程を表す拡大断面図である。
【図１０】図９に続く一工程を表す拡大断面図である。
【図１１】図１０に続く一工程を表す拡大断面図である。
【図１２】図１１に続く一工程を表す拡大断面図である。
【図１３】図１２に続く一工程を表す拡大断面図である。
【図１４】図１３に続く一工程を表す拡大断面図である。
【図１５】図１４に続く一工程を表す拡大断面図である。
【図１６】図１５に続く一工程を表す拡大断面図である。
【図１７】図１６に続く一工程を表す拡大断面図である。
【図１８】図１７に続く一工程を表す拡大断面図である。
【図１９】図１８に続く一工程を表す拡大断面図である。
【図２０】図１９に続く一工程を表す拡大断面図である。
【図２１】図２０に続く一工程を表す拡大断面図である。
【図２２】図２１に続く一工程を表す拡大断面図である。
【図２３】図２２に続く一工程を表す拡大断面図である。
【図２４】本発明の第２の実施の形態に係る磁気メモリデバイスにおける要部構成を表す断面図である。
【図２５】本発明の第３の実施の形態に係る磁気メモリデバイスにおける要部構成を表す断面図である。
【図２６】図２５に示した磁気メモリデバイスの第１〜第３の変形例における要部構成を表す断面図である。
【図２７】図１に示した磁気メモリデバイスにおける第１の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図２８】図１に示した磁気メモリデバイスにおける第２の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図２９】図１に示した磁気メモリデバイスの書込線の構成における変形例を表す平面図である。
【図３０】図２９に示した変形例の要部構成を示す部分平面図である。
【図３１】図１に示した磁気メモリデバイスの回路構成における変形例を表す平面図である。
【図３２】従来例としての磁気メモリデバイスの構成を説明するための平面図である。
【図３３】従来例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【符号の説明】
１…記憶セル、２…第１磁性層、３…トンネルバリア層、４…環状磁性層、４Ｂ…底部第２磁性層、４Ｕ…上部第２磁性層、５…書込ビット線、５Ａ…多層膜、６…書込ワード線、６Ｂ…下部書込ワード線、６Ｕ…上部書込ワード線、７…絶縁膜、７Ｈ…ビアホール、８…第２磁性層、９…非磁性導電層、１０…平行部分、１１…基板、１２…読出ワード線、１２Ａ…多層膜、１３…読出ビット線、１４Ｕ…合金層、１５…第３磁性層、１６Ｂ…多層膜、１６Ｕ…金属膜、１７…層間接続層、１８…第４磁性層、１９…積層体、２０，２１，２２…ＴＭＲ素子、３５…非磁性導電層、４１…書込ワード線引出電極、４２…書込ビット線引出電極、４３…読出ワード線引出電極、４４…読出ビット線引出電極。
Claims (33)
- 外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、
前記積層体の一方の面側に、前記積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層と
を備えたことを特徴とする磁気抵抗効果素子。 - 前記積層体が、前記環状磁性層と電気的に接続されていることを特徴とする請求項１に記載の磁気抵抗効果素子。
- 前記複数の導線は、前記環状磁性層を貫く領域において互いに平行に延びている
ことを特徴とする請求項１または請求項２に記載の磁気抵抗効果素子。 - 前記環状磁性層の一部が前記感磁層を兼ねている
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の磁気抵抗効果素子。 - 前記感磁層は、前記環状磁性層とは別体に設けられ、
前記感磁層と前記環状磁性層とが磁気的に交換結合している
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の磁気抵抗効果素子。 - 前記感磁層と前記環状磁性層との間に、前記感磁層と前記環状磁性層とを反強磁性結合させるための非磁性導電層が配設されている
ことを特徴とする請求項５に記載の磁気抵抗効果素子。 - 前記感磁層が前記環状磁性層よりも大きな保磁力を有する
ことを特徴とする請求項１ないし請求項３のいずれか１項、または請求項５もしくは請求項６に記載の磁気抵抗効果素子。 - 前記積層体は、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層され、前記感磁層として機能する第２の磁性層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項１ないし請求項７のいずれか１項に記載の磁気抵抗効果素子。 - 前記第１の磁性層が前記第２の磁性層よりも大きな保磁力を有する
ことを特徴とする請求項８に記載の磁気抵抗効果素子。 - 前記第１の磁性層の前記非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されている
ことを特徴とする請求項８または請求項９に記載の磁気抵抗効果素子。 - 前記第１の磁性層と前記非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されている
ことを特徴とする請求項８ないし請求項１０のいずれか１項に記載の磁気抵抗効果素子。 - 前記第１の磁性層と前記第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための第２の非磁性導電層が配設されている
ことを特徴とする請求項１１に記載の磁気抵抗効果素子。 - 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項８ないし請求項１２のいずれか１項に記載の磁気抵抗効果素子。 - 複数の第１の書込線と、
前記複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線と、
外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子と
を備え、
前記磁気抵抗効果素子は、前記積層体の一方の面側に前記積層面に沿った方向を軸方向とするように配設されると共に第１の書込線および第２の書込線によって貫かれるように構成された環状磁性層、を含むことを特徴とする磁気メモリデバイス。 - 前記積層体が、前記環状磁性層と電気的に接続されていることを特徴とする請求項１４に記載の磁気メモリデバイス。
- 前記第１の書込線と第２の書込線とは、前記環状磁性層を貫く領域において互いに平行に延びている
ことを特徴とする請求項１４または請求項１５に記載の磁気メモリデバイス。 - 前記環状磁性層の一部が前記感磁層を兼ねている
ことを特徴とする請求項１４ないし請求項１６のいずれか１項に記載の磁気メモリデバイス。 - 前記感磁層が前記環状磁性層とは別体に設けられ、
前記感磁層と前記環状磁性層とが磁気的に交換結合している
ことを特徴とする請求項１４または請求項１６のいずれか１項に記載の磁気メモリデバイス。 - 前記感磁層と前記環状磁性層との間に、前記感磁層と前記環状磁性層とを反強磁性結合させるための非磁性導電層が配設されている
ことを特徴とする請求項１８に記載の磁気メモリデバイス。 - 前記積層体は、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層されて前記感磁層として機能する第２の磁性層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項１４ないし請求項１９のいずれか１項に記載の磁気メモリデバイス。 - 前記第２の磁性層が前記環状磁性層よりも大きな保磁力を有する
ことを特徴とする請求項２０に記載の磁気メモリデバイス。 - 前記第１の磁性層が前記第２の磁性層よりも大きな保磁力を有する
ことを特徴とする請求項２０または請求項２１に記載の磁気メモリデバイス。 - 前記第１の磁性層の前記非磁性層とは反対側に、第１の磁性層と交換結合した反強磁性の第３の磁性層が配設されている
ことを特徴とする請求項２０ないし請求項２２のいずれか１項に記載の磁気メモリデバイス。 - 前記第１の磁性層と前記非磁性層との間に、第１の磁性層と交換結合した第４の磁性層が配設されている
ことを特徴とする請求項２０ないし請求項２３に記載の磁気メモリデバイス。 - 前記第１の磁性層と前記第４の磁性層との間に、第１の磁性層と第４の磁性層とを反強磁性結合させるための第２の非磁性導電層が配設されている
ことを特徴とする請求項２４に記載の磁気メモリデバイス。 - 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項２０ないし請求項２５のいずれか１項に記載の磁気メモリデバイス。 - 前記第１および第２の書込線における互いに平行に延びている平行部分は、第１および第２の書込線の少なくとも一方を屈曲させることにより形成されている
ことを特徴とする請求項１６に記載の磁気メモリデバイス。 - 前記第１および第２の書込線のうちの一方が矩形波状に延在すると共に、他方が直線状に延在し、
前記矩形波状の立ち上がり部分および立ち下がり部分が、前記平行部分に対応している
ことを特徴とする請求項２７に記載の磁気メモリデバイス。 - 前記屈曲した第１または第２の書込線は、導電材料からなる層間接続層を介して互いに接続された２つの階層部分を含んで構成されていることを特徴とする請求項２７または請求項２８に記載の磁気メモリデバイス。
- 各磁気抵抗効果素子における前記積層体の積層面に垂直な方向に読出電流を流すための複数の読出線を備え、
前記積層体に流れる電流に基づいて情報が読み出される
ことを特徴とする請求項１４ないし請求項２５のいずれか１項に記載の磁気メモリデバイス。 - 複数の第１の書込線と、前記複数の第１の書込線とそれぞれ交差するように延びる複数の第２の書込線とを含む書込線群と、
外部磁界によって磁化方向が変化する感磁層を含む積層体を有する磁気抵抗効果素子と
を備えた磁気メモリデバイスを製造するための方法であって、
第１の絶縁層の上に前記第１の書込線を形成する工程と、
前記第１の書込線の一部とその周囲とを覆うように第２の絶縁層を形成する工程と、
前記第２の絶縁層の上に前記第２の書込線を形成する工程と、
前記第２の書込線をマスクとして前記第２の絶縁層および前記第１の書込線を選択的にエッチングして除去することにより、前記第１および第２の書込線が絶縁層を挟んで互いに平行に延在する積層構造を自己整合的に形成する工程と
を含むことを特徴とする磁気メモリデバイスの製造方法。 - 前記第１の書込線を形成する工程が、
前記第１の書込線のうち、前記第２の書込線と非平行な部分を形成する工程と、
前記第１の書込線のうちの前記第２の書込線と非平行な部分およびその周囲を覆うように第３の絶縁層を形成する工程と、
前記第３の絶縁層に、前記第１の書込線のうちの前記第２の書込線と非平行な部分の端部に接続するビアホールを形成したのち、このビアホールに導電材料を埋め込むことにより、層間導通層を形成する工程と、
前記第３の絶縁層の上に、前記第１の書込線のうちの、前記積層構造に含まれる、前記第２の書込線と平行な部分を、その端部が前記層間導通層の上部に接続されるように形成する工程と
を含み、
前記第１の書込線のうち前記第２の書込線と非平行な部分と平行な部分との間を前記層間導通層によって接続することにより、前記第１の書込線を積層方向に屈曲させて形成する
ことを特徴とする請求項３１に記載の磁気メモリデバイスの製造方法。 - 前記磁気メモリデバイスが、前記第１の書込線と第２の書込線とが平行な部分の少なくとも一部を環状に取り囲む環状磁性層をさらに備える場合において、
前記第３の絶縁層の上方の、前記第１および第２の書込線における互いに平行な部分の少なくとも一部に対応する領域に、第１の環状磁性層部分を選択的に形成する工程と、
前記第１および第２の書込線の平行な部分における前記積層構造を形成したのち、この積層構造の側面および上面を覆うように第４の絶縁層を形成する工程と、
前記第４の絶縁層の側面および上面を選択的に覆うと共に前記第１の環状磁性層部分に連結するように第２の環状磁性層部分を形成することにより、前記第１および第２の環状磁性層部分からなる環状磁性層を形成する工程と
を含むことを特徴とする請求項３２に記載の磁気メモリデバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307686A JP4596230B2 (ja) | 2002-09-13 | 2002-09-13 | 磁気メモリデバイスおよびその製造方法 |
| EP03020793A EP1398790A3 (en) | 2002-09-13 | 2003-09-12 | Magnetoresistive effect element, magnetic memory device and method of fabricating the same |
| US10/660,605 US7016221B2 (en) | 2002-09-13 | 2003-09-12 | Magnetoresistive effect element, magnetic memory device and method of fabricating the same |
| CNA03125540XA CN1495929A (zh) | 2002-09-13 | 2003-09-13 | 磁阻效应元件、磁存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002307686A JP4596230B2 (ja) | 2002-09-13 | 2002-09-13 | 磁気メモリデバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111887A true JP2004111887A (ja) | 2004-04-08 |
| JP4596230B2 JP4596230B2 (ja) | 2010-12-08 |
Family
ID=31884830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002307686A Expired - Fee Related JP4596230B2 (ja) | 2002-09-13 | 2002-09-13 | 磁気メモリデバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7016221B2 (ja) |
| EP (1) | EP1398790A3 (ja) |
| JP (1) | JP4596230B2 (ja) |
| CN (1) | CN1495929A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066387A1 (ja) * | 2003-01-24 | 2004-08-05 | Tdk Corporation | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
| WO2004082026A1 (ja) * | 2003-03-14 | 2004-09-23 | Tdk Corporation | 磁気抵抗効果素子および磁気メモリデバイス |
| WO2004088752A1 (ja) * | 2003-03-28 | 2004-10-14 | Tdk Corporation | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| US6956765B2 (en) | 2002-11-22 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element, magnetic memory and magnetic head |
| JP2006165185A (ja) * | 2004-12-06 | 2006-06-22 | Tdk Corp | 磁気メモリ |
| JP2007103692A (ja) * | 2005-10-05 | 2007-04-19 | Nec Corp | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544396B2 (ja) * | 2003-09-05 | 2010-09-15 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| US7088612B2 (en) * | 2004-08-20 | 2006-08-08 | Infineon Technologies Ag | MRAM with vertical storage element in two layer-arrangement and field sensor |
| CN100346492C (zh) * | 2005-05-20 | 2007-10-31 | 中国科学院合肥物质科学研究院 | 磁敏传感器阵列及其制造方法 |
| JP4779608B2 (ja) * | 2005-11-30 | 2011-09-28 | Ｔｄｋ株式会社 | 磁気メモリ |
| WO2008146610A1 (ja) * | 2007-05-28 | 2008-12-04 | Nec Corporation | 磁性体記憶装置 |
| CN102938446A (zh) | 2012-11-02 | 2013-02-20 | 上海华力微电子有限公司 | 一种磁阻存储器环状存储结构的形成方法 |
| JP6280610B1 (ja) | 2016-10-03 | 2018-02-14 | Tdk株式会社 | 磁気抵抗効果素子及びその製造方法、並びに位置検出装置 |
| JP7005452B2 (ja) * | 2018-07-30 | 2022-01-21 | 株式会社東芝 | 磁気記憶装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237470A (ja) * | 2000-02-23 | 2001-08-31 | Sharp Corp | 磁気トンネル接合素子及びそれを用いた磁気メモリ |
| JP2001273759A (ja) * | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
| JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
| JP2003007985A (ja) * | 2001-04-02 | 2003-01-10 | Hewlett Packard Co <Hp> | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し−書込み導体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
| US5629922A (en) | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
| JP3333670B2 (ja) | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
| EP1107329B1 (en) | 1999-12-10 | 2011-07-06 | Sharp Kabushiki Kaisha | Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same |
| JP3738165B2 (ja) | 2000-03-10 | 2006-01-25 | シャープ株式会社 | 磁気メモリセル |
| JP4544396B2 (ja) * | 2003-09-05 | 2010-09-15 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
-
2002
- 2002-09-13 JP JP2002307686A patent/JP4596230B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-12 EP EP03020793A patent/EP1398790A3/en not_active Withdrawn
- 2003-09-12 US US10/660,605 patent/US7016221B2/en not_active Expired - Fee Related
- 2003-09-13 CN CNA03125540XA patent/CN1495929A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237470A (ja) * | 2000-02-23 | 2001-08-31 | Sharp Corp | 磁気トンネル接合素子及びそれを用いた磁気メモリ |
| JP2001273759A (ja) * | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
| JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
| JP2003007985A (ja) * | 2001-04-02 | 2003-01-10 | Hewlett Packard Co <Hp> | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し−書込み導体 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956765B2 (en) | 2002-11-22 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element, magnetic memory and magnetic head |
| US7483291B2 (en) * | 2002-11-22 | 2009-01-27 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element, magnetic memory and magnetic head |
| WO2004066387A1 (ja) * | 2003-01-24 | 2004-08-05 | Tdk Corporation | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
| US7522450B2 (en) | 2003-01-24 | 2009-04-21 | Tdk Corporation | Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method |
| WO2004082026A1 (ja) * | 2003-03-14 | 2004-09-23 | Tdk Corporation | 磁気抵抗効果素子および磁気メモリデバイス |
| US7227771B2 (en) | 2003-03-14 | 2007-06-05 | Tdk Corporation | Magnetoresistive effect element and magnetic memory device |
| WO2004088752A1 (ja) * | 2003-03-28 | 2004-10-14 | Tdk Corporation | 磁気メモリデバイスおよび磁気メモリデバイスの書込方法 |
| US7230843B2 (en) | 2003-03-28 | 2007-06-12 | Tdk Corporation | Magnetic memory device and writing method of the same |
| JP2006165185A (ja) * | 2004-12-06 | 2006-06-22 | Tdk Corp | 磁気メモリ |
| JP2007103692A (ja) * | 2005-10-05 | 2007-04-19 | Nec Corp | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1398790A3 (en) | 2005-01-12 |
| US7016221B2 (en) | 2006-03-21 |
| JP4596230B2 (ja) | 2010-12-08 |
| EP1398790A2 (en) | 2004-03-17 |
| US20040114275A1 (en) | 2004-06-17 |
| CN1495929A (zh) | 2004-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4568152B2 (ja) | 磁気記録素子及びそれを用いた磁気記録装置 | |
| US6845038B1 (en) | Magnetic tunnel junction memory device | |
| JP5179711B2 (ja) | 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法 | |
| US8039885B2 (en) | MRAM with storage layer and super-paramagnetic sensing layer | |
| TWI622158B (zh) | 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭 | |
| JP4997789B2 (ja) | 磁気メモリ | |
| JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
| JP6495980B2 (ja) | 磁気メモリ | |
| JP2007103471A (ja) | 記憶素子及びメモリ | |
| JP2000090658A (ja) | 磁気メモリ素子 | |
| JP2004153070A (ja) | 磁気ランダムアクセスメモリ，及びその製造方法 | |
| JP2011210830A (ja) | 磁気記憶素子および磁気記憶装置 | |
| JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
| JP2011003617A (ja) | 記憶素子及びメモリ | |
| JP2003197875A (ja) | 磁気記憶装置 | |
| JP2000156531A (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2007329222A (ja) | 磁気記憶装置、磁気記憶装置の製造方法 | |
| JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP2007059865A (ja) | 磁気記憶装置 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP2006049436A (ja) | 記憶素子及びメモリ | |
| JP2006108316A (ja) | 記憶素子及びメモリ | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |