TWI622158B - 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭 - Google Patents

儲存元件，儲存裝置，製造儲存元件之方法，及磁頭 Download PDF

Info

Publication number
TWI622158B
TWI622158B TW103117218A TW103117218A TWI622158B TW I622158 B TWI622158 B TW I622158B TW 103117218 A TW103117218 A TW 103117218A TW 103117218 A TW103117218 A TW 103117218A TW I622158 B TWI622158 B TW I622158B
Authority
TW
Taiwan
Prior art keywords
layer
storage
barrier layer
electrode layer
spin barrier
Prior art date
Application number
TW103117218A
Other languages
English (en)
Other versions
TW201507106A (zh
Inventor
大森廣之
細見政功
別所和宏
肥後豊
山根一陽
內田裕行
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201507106A publication Critical patent/TW201507106A/zh
Application granted granted Critical
Publication of TWI622158B publication Critical patent/TWI622158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

本發明提供一種儲存元件，其包含一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成。一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由憑藉在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存。

Description

儲存元件，儲存裝置，製造儲存元件之方法，及磁頭 [相關申請案之交叉參考]
本申請案主張2013年6月17日申請之日本優先權專利申請案JP 2013-126388之權利，該案之全部內容係以引用之方式併入本文。
本技術係關於一種包含複數個磁性層且使用自旋轉矩磁化反轉執行記錄之儲存元件、一種包含儲存元件之儲存裝置、一種儲存元件之製造方法，且進一步言之關於一種包含儲存元件之磁頭。
雖然在資訊裝置(諸如電腦)中廣泛使用高速操作之一高密度動態隨機存取記憶體(DRAM)作為隨機存取記憶體，但是仍強烈需要一種非揮發性記憶體作為取代DRAM(其係一揮發性記憶體)之一記憶體或作為搭配DRAM使用之一記憶體等等。使用一磁性材料之磁化記錄資訊之磁性隨機存取記憶體(MRAM)作為一候選非揮發性記憶體而受到關注且正在進行開發。
MRAM記錄方法包含藉由一電磁場反轉磁化之一方法及藉由將自旋極化電子直接植入至儲存層中引起磁化反轉之一方法；然而，能夠降低記錄電流及元件大小之自旋植入磁化反轉已受到關注。
此外，正在研究使用其中磁性材料之磁化方向面向一垂直方向之一垂直磁化膜之方法以使元件小型化。
為形成一垂直磁化膜，使用利用在Fe或Co與氧化物層之間操作 之介面磁化各向異性獲得一垂直磁化膜之一方法。
例如，在日本未審查專利申請公開案第2012-59906中揭示一種用於獲得強垂直磁各向異性之方法。即，揭示不僅獲得在一穿隧障壁層與一儲存層之間操作之介面磁化各向異性而且藉由在儲存層與穿隧障壁層相對之側上形成另一氧化物層(自旋障壁層)獲得更強的介面磁化各向異性。
然而，穿隧障壁層及自旋障壁層之兩層充當一磁性儲存元件中之一電阻。因此，藉由提供一自旋障壁層增大元件之電阻，且儲存操作在操作電壓之範圍中變得難以進行。此外，因為自旋障壁層不具有磁阻，所以在讀出降低元件之磁阻比率之資訊時存在障礙。
可期望提供一種具有一穿隧障壁層及一自旋障壁層之兩個氧化物膜之儲存元件，其降低元件電阻且獲得一低寫入電壓及磁化電阻之大的變化，同時抑制保存特性的降低且增大記錄電流。
根據本技術之一實施例，提供一種儲存元件，其包含一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成。一低電阻區域形成於經形成具有一預定設定膜厚度值該自旋障壁層之之一部分中，且藉由憑藉在該層結構之堆疊方向上流動之電流改變該儲存層之磁化方向而執行該儲存層上之資訊儲存。
藉此，一自旋障壁層經形成具有該設定膜厚度值之一近似足夠厚度，且該自旋障壁層之一部分之電阻值藉由在其之一部分中形成一低電阻區域而降低，同時獲得介面磁化各向異性能量。
在儲存元件中，較佳的是，自旋障壁層藉由經形成使得一部分膜厚度值係低於該設定膜厚度值之一值(包含一膜厚度零)而設定為低電阻區域。
即，在薄於該設定膜厚度值之一膜厚度或一膜厚度零(即，經移除)之情況下，自旋障壁層之一部分係形成為具有一低電阻值之一區域。
在儲存元件中，較佳的是，在該自旋障壁層與接觸該儲存層之表面相對之表面側上提供一電極層，且該電極層之一部分經形成以在膜厚度方向上相對於該自旋障壁層進入，且經形成使得該自旋障壁層之進入部分之膜厚度值係低於該設定膜厚度值之一值。藉由以此方式形成儲存元件，將該自旋障壁層之一部分製成薄於該設定膜厚度值。
在儲存元件中，較佳的是，該電極層係由複數個層形成，包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層，且該第二電極層之一部分經形成以在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上相對於該自旋障壁層進入。
可藉由在移除第一電極層之一部分且進一步薄化自旋障壁層之一部分之後堆疊第二電極層之一方法獲得其中電極層進入自旋障壁層中之一分層結構。
在儲存元件中，較佳的是，在該自旋障壁層與接觸該儲存層之表面相對之表面側上提供一電極層，且該電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層，且經形成使得該自旋障壁層之穿過部分之膜厚度值係低於該設定膜厚度值之一值。即，該電極層之一部分經形成以藉由移除自旋障壁層之一部分而接觸儲存層(膜厚度零)。
在儲存元件中，較佳的是，該電極層係由複數個層形成，包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層，且該第 二電極層之一部分經形成以藉由在膜厚度方向上行進穿過該第一電極層之後在膜厚度方向上行進穿過自旋障壁層來接觸儲存層。
可藉由在移除第一電極層之一部分且進一步移除自旋障壁層之一部分之後堆疊第二電極層之一方法獲得其中電極層藉由行進穿過自旋障壁層而接觸儲存層之一層結構。
在儲存元件中，較佳的是，自旋障壁層藉由經形成使得在一膜表面之一中心區域及一周邊區域之一者或二者中膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域。
藉由(例如)來自一傾斜方向之蝕刻或類似物容易地薄化該膜表面之中心區域或周邊區域。
在儲存元件中，較佳的是，藉由在自旋障壁層之一部分區域中還原氧化物而形成低電阻區域。
可藉由還原組態自旋障壁層之氧化物之一部分產生具有一低電阻值之一區域。
在儲存元件中，較佳的是，在自旋障壁層與接觸儲存層之表面相對之表面側上提供一電極層，該電極層由包含一第一電極層及一第二電極層之複數個層組成，其中自該自旋障壁層側依序堆疊不同材料，該第二電極層係由與該第一電極層相比具有對氧化物之更高反應性之一材料製成，且藉由憑藉在該膜厚度方向上行進穿過或進入該第一電極層而接觸或靠近該自旋障壁層之第二電極層之一部分還原該自旋障壁層中之一部分區域中之氧化物來形成該低電阻區域。
若第二電極層由具有一高離子化傾向或類似物之一材料及具有與氧化物之反應性之一材料製成且經設定以接觸或靠近自旋障壁層之一部分，則可將自旋障壁層之一部分區域製成其中還原氧化物之一低電阻區域。
在儲存元件中，較佳的是，該第一電極層係使用Ru、Cu、W、 Pt、Pd、Cr、TiN、TaN、TiC及ITO之至少一者形成，且該第二電極層係使用Ti、Ta、Nb、Zr、Hf及Y之至少一者形成。
透過此等材料，難以在接觸第一電極層之自旋障壁層之部分中還原氧化物；同時，可在接觸或靠近第二電極層之部分中還原氧化物。
在儲存元件中，較佳的是，使用MgO、Al2O3及SiO2之至少一者形成自旋障壁層。
藉由使用此等材料形成自旋障壁層獲得作用於儲存層之介面磁化各向異性係有利的。
在儲存元件中，較佳的是，該設定膜厚度值係0.6nm或更大及0.7nm或更小。
保全介面磁化各向異性能量且藉由將自旋障壁層之膜厚度設定為0.6nm至0.7nm而在儲存層上有利地設定一矯頑力。
在儲存元件中，較佳的是，使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi及MnAl之至少一者形成該儲存層。
此等材料適用於儲存層之垂直磁化。
根據本技術之另一實施例，提供一種儲存裝置，其包含：上文描述之儲存元件，其根據一磁性材料之磁化狀態保存資訊；及兩種類型的佈線，其等彼此交叉。該儲存元件配置在該兩種類型的佈線之間，且一電流透過該兩種類型的佈線在堆疊方向上流動至該儲存元件。
根據本技術之又另一實施例，提供一種包含上文描述之儲存元件之磁頭。
根據本技術之又另一實施例，提供一種製造一儲存元件之方法，該方法包含：依序堆疊該磁化固定層、該穿隧障壁層、該儲存層及該自旋障壁層之一第一步驟；在該自旋障壁層上堆疊一第一電極層 之一第二步驟；在歸因於該堆疊之一結構體之周邊中填充一絕緣材料且將該第一電極層及該絕緣材料之上表面加工成實質上平坦或將該絕緣材料之上表面加工成比該第一電極層之上表面更突出之一第三步驟；移除或薄化該第一電極層之一部分之一第四步驟；及在其中移除或薄化一部分之第一電極層上堆疊一第二電極層之一第五步驟。
可藉由在第四步驟中加工第一電極層之一部分之後在第五步驟中堆疊一第二電極層而相對容易地製造具有上文描述之結構之一儲存元件。
在製造方法中，較佳的是，自旋障壁層經形成使得低電阻區域係藉由憑藉在第四步驟中移除該第一電極層之一部分之後薄化或移除該自旋障壁層之一部分而將其之一部分之膜厚度值設定為低於該設定膜厚度值之一值加以形成。
如此一來，可獲得其中電極層進入至自旋障壁層中之一層結構。
在製造方法中，較佳的是，在該第二電極層中使用對氧化物之反應性高於該第一電極層之一材料，且藉由憑藉在膜厚度方向上行進穿過或進入該第一電極層(在第四步驟中移除或薄化其之一部分)而接觸或靠近該自旋障壁層之第二電極層(在第五步驟中堆疊)之一部分還原該自旋障壁層中之一部分區域中之氧化物來形成該低電阻區域。
如此一來，可產生具有一低電阻值之一區域作為自旋障壁層之一部分。
根據本技術之實施例，可降低元件中之電阻，同時歸因於在一儲存層之兩個表面側上具有一穿隧障壁層及自旋障壁層之兩個氧化物膜之一儲存元件中之自旋障壁層而引起介面磁化各向異性有效地發揮作用，且實現具有優越儲存特性且能夠以低功率操作之一儲存元件。
1‧‧‧閘極電極
2‧‧‧元件隔離層
3‧‧‧儲存元件
3P‧‧‧儲存元件
4‧‧‧垂直接觸層
6‧‧‧位元線
7‧‧‧源極區域
8‧‧‧汲極區域
9‧‧‧佈線
10‧‧‧半導體基板
14‧‧‧底層
15‧‧‧磁性層/磁性固定層
16‧‧‧穿隧障壁層
17‧‧‧儲存層/磁性層
18‧‧‧自旋障壁層
19‧‧‧電極/電極層
19A‧‧‧第一電極層
19B‧‧‧第二電極層
20‧‧‧絕緣材料
21‧‧‧硬遮罩
22‧‧‧光罩
23‧‧‧第一輔助遮罩層
24‧‧‧第二輔助遮罩層
30‧‧‧低電阻區域
31‧‧‧低電阻區域
32‧‧‧低電阻區域
100‧‧‧磁頭
101‧‧‧磁阻效應元件
122‧‧‧基板
123‧‧‧絕緣層
125‧‧‧第一磁性屏蔽罩
127‧‧‧第二磁性屏蔽/第二磁性屏蔽層
128‧‧‧偏壓層
129‧‧‧偏壓層
130‧‧‧連接端子
131‧‧‧連接端子
132‧‧‧上層核心
133‧‧‧薄膜線圈
g‧‧‧預定間隙
M15‧‧‧磁化
M17‧‧‧磁化
圖1係本技術之一實施例之一儲存裝置之一說明圖；圖2係該實施例之一儲存裝置及一儲存元件之一說明圖；圖3A及圖3B係作為一第一實施例之一儲存元件之說明圖；圖4A及圖4B係作為第二實施例及第三實施例之儲存元件之說明圖；圖5A及圖5B係作為第四實施例及第五實施例之儲存元件之說明圖；圖6A至圖6D係作為第六實施例、第七實施例、第八實施例及第九實施例之儲存元件之說明圖；圖7A至圖7C係作為第十實施例、第十一實施例及第十二實施例之儲存元件之說明圖；圖8A至圖8F係作為第十三實施例之一製造方法之說明圖；圖9A至圖9F係作為第十四實施例之一製造方法之說明圖；圖10A至圖10C係作為第十四實施例之一製造方法之說明圖；圖11A至圖11C係作為第十五實施例之一製造方法之說明圖；圖12A至圖12D係作為第十六實施例之一製造方法之說明圖；圖13A至圖13D係作為第十七實施例之一製造方法之說明圖；圖14A至圖14C係作為第十七實施例之一製造方法之說明圖；圖15A至圖15C係一測試樣本之結構之說明圖；圖16A至圖16C係一測試樣本之量測結果之說明圖；圖17係一加工樣本之結構之一說明圖；圖18係該實施例之一電極材料之一實例之一說明圖；及圖19A及圖19B係一磁頭之一實施例之說明圖。
下文將按以下順序描述實施例。
1.儲存裝置之組態及實施例之儲存元件之概述
2.實施例(第一實施例至第十二實施例)之儲存元件
3.實施例(第十三實施例至第十七實施例)之製造方法
4.測試
5.總結
6.修改實例
1.儲存裝置之組態及實施例之儲存元件之概述
首先，將描述儲存裝置之組態(其係本發明之一實施例)。
圖1及圖2係該實施例之儲存裝置之示意圖。圖1係一透視圖，且圖2係一示意截面圖。
如圖1中所示，藉由將根據一磁性隨機存取記憶體(MRAM)(其能夠使用磁化狀態儲存資訊)之一儲存元件3配置在彼此交叉之兩種類型的位址佈線(例如，一字線及一位元線)之交叉點附近而組態該實施例之儲存裝置。
即，在由一半導體基板10(諸如一矽基板)之一元件隔離層2隔離之部分上分別形成組態用於選擇各儲存裝置之一選擇電晶體之一汲極區域8、一源極區域7及一閘極電極1。其中，閘極電極1用作在圖式中的前後方向上延伸之一位址佈線(字線)。
形成與圖1中之左及右選擇電晶體一樣之汲極區域8，且佈線9連接至汲極區域8。
具有透過自旋轉矩磁化反轉使磁化方向反轉之一儲存層之儲存元件3配置在源極區域7與一位元線6之間，該位元線6配置在源極區域7上方而在圖1中的左右方向上延伸。例如，儲存元件3係由一磁性穿隧接面元件(MTJ元件)組態。
如圖2中所示，儲存元件3具有兩個磁性層15及17。隨後將描述儲存元件3之層結構之細節。
在該兩個磁性層15及17之中，一磁性層係設定為其中磁化M15之 方向固定之磁性固定層15，且另一磁性層係設定為一磁化自由層，即，其中磁化M17之方向改變之儲存層17。
儲存元件3經由各自垂直接觸層4連接至位元線6及源極區域7。
如此一來，一電流可透過兩個位址佈線1及6在垂直方向上流動於儲存元件3中，且藉由自旋轉矩磁化反轉使儲存層17之磁化M17之方向反轉。
藉由儲存層17之磁化M17及磁化固定層15之磁化M15之相對角度調節資訊之「0」及「1」。
在此一儲存裝置中，必須使用選擇電晶體之飽和電流或更低之電流執行寫入，且為了使儲存裝置小型化，藉由改良自旋轉移之效率降低在儲存元件3中流動之電流係合適的，這係因為電晶體之飽和電流隨著小型化而降低。
為增加讀出信號，必須確保大的磁阻變化率，因此應用如上文描述之MTJ結構，即，組態其中一穿隧絕緣層(穿隧障壁層)形成為該兩個磁性層15與17之間之一中間層之儲存元件3係有效的。
在其中穿隧障壁層用作此一中間層之一情況中，在儲存元件3中流動之電流量發生一限制以防止穿隧障壁層之絕緣崩潰。換言之，就確保相對於儲存元件3之重複寫入之可靠性的觀點而言，較佳的是可控制自旋轉矩磁化反轉之必要電流。自旋轉矩磁化反轉之必要電流可稱為反相電流、儲存電流或類似物。
因為儲存裝置係一非揮發性記憶體裝置，所以必須根據電流穩定地儲存寫入資訊。即，必須保全相對於儲存層17之磁化之溫度變動之穩定性(熱穩定性)。
當未保全儲存層17之熱穩定性時，存在以下情況：已反轉磁化方向歸因於熱(操作環境中之溫度)再次反轉，藉此導致一寫入錯誤。
雖然儲存裝置中之儲存元件3具有按比例調整之一優點，即，與 相關技術之一MRAM相比能夠降低體積，但是降低體積傾向於降低熱穩定性，所有其他特性相等。
在其中MRAM之容量繼續增加之一情況中，因為儲存元件3之體積顯著降低，所以保全熱穩定性變成重要的問題。
因此，在一ST-MRAM中之一儲存元件3中，熱穩定性係一極為重要的特性，且必須設計一儲存元件使得即使體積降低亦確保熱穩定性。
接著，將描述該實施例之儲存元件3之一概述。
該實施例之儲存元件3透過上文描述之自旋轉矩磁化反轉使儲存層17之磁化方向反轉，藉此記錄資訊。
儲存層17係由包含一鐵磁性層之一磁性材料組態，且根據磁性材料之磁化狀態(磁化方向)儲存資訊。
雖然在圖3A及圖4A至圖10C(第一實施例至第十二實施例)中不同地描述該實施例之儲存元件3之層結構，但是考慮到便於理解，首先在圖3B中展示層結構(其係該實施例之一基礎)，且藉此將描述該實施例中呈現之儲存元件3之概述。下文參考圖3B中之層結構之模型描述之事物應被解譯為第一實施例至第十二實施例之儲存元件3中所共有的事物。
儲存元件3包含儲存層17及磁化固定層15之至少兩者作為鐵磁性層，且額外包含一穿隧障壁層16作為介於該兩個鐵磁性層之間之一中間層，其形成為圖3B中所示之層結構。
磁化固定層15在底層14上分層。
在儲存層17與穿隧障壁層16相對之表面側上提供一自旋障壁層18，且在自旋障壁層18之上表面上進一步提供一電極19。
儲存層17具有垂直於膜表面之磁化，且對應於資訊改變磁化方向。
磁化固定層15具有變成儲存在儲存層17上之資訊之一參考之垂直於膜表面之磁化。
穿隧障壁層16係一非磁性材料且提供於儲存層17與磁化固定層15之間。
藉由在具有儲存層17、穿隧障壁層16及磁化固定層15之層結構之堆疊方向上植入自旋極化電子改變儲存層17之磁化方向，藉此將資訊記錄在儲存層17上。
此處將簡單地描述自旋轉矩磁化反轉。
電子具有兩種類型的自旋角動量。例如，此等被定義為向上及向下。在非磁性材料內部，存在相同數目的兩種角動量，且鐵電材料內部中的兩種角動量的數目存在差異。在磁化固定層15及儲存層17(其等係組態ST-MRAM之兩層鐵磁體)中，將考慮其中當磁矩方向在彼此相反之方向上時電子自磁化固定層15移動至儲存層17之一情況。
磁化固定層15係其中磁矩方向針對一高矯頑力而固定之一固定磁性層。
電子在行進穿過磁化固定層15時發生一自旋極化，即向上及向下之數目存在差異。當穿隧障壁層16(其係一非磁性層)之厚度經組態為足夠薄時，電子藉由歸因於行進穿過磁化固定層15鬆弛自旋極化而在正常非磁性材料中達到一未極化條件(向上及向下數目相同)之前到達其他磁體(即儲存層17)。
在儲存層17中，藉由反轉自旋極化之程度之編碼，反轉電子之一部分，即，改變自旋角動量之方向以降低系統能量。此時，因為系統之總角動量守恆，所以歸因於方向改變之電子之角動量及等效作用的總變化亦應用於儲存層17之磁矩。
在其中電流(即，在一單位時間中行進穿過之電子數目)為低之一情況中，雖然儲存層17之磁矩之角動量的變化由於方向改變之電子總 數目小而為小，但是亦可在增加電流時之一單位時間內提供角動量之大變化。
角動量之時間變化係轉矩，且當轉矩超過一給定臨限值時儲存層17之磁矩開始進動，且歸因於儲存層17之單軸各向異性在旋轉180度時變得穩定。即，發生自一反轉方向狀態至相同方向狀態之反轉。
若當磁化處在相同方向狀態中時電流在電子自儲存層17饋送至磁化固定層15之一方向上以相反方式流動，則當自旋反轉電子在由磁化固定層15反射時接著進入儲存層17時施加轉矩，且磁矩可反轉至反轉方向狀態。然而，在此情況中，引起反轉所必需的電流量變得大於自反轉方向狀態反轉至相同方向狀態之一情況。
雖然難以直觀理解磁矩自相同方向狀態反轉至反轉方向狀態，但是可認為反轉儲存層17以使整個系統之角動量守恆而不反轉固定的磁化固定層15之磁矩。以此方式，藉由使一給定臨限值或更高之一電流在儲存層17之方向上或在對應於各自極性之反轉方向上自磁化固定層15流動來執行0/1之記錄。
類似於相關技術之一MRAM，使用磁阻效應執行資訊之讀出。即，類似於上文描述之記錄之情況，一電流在垂直於膜表面之一方向上流動。利用以下現象：根據儲存層17之磁矩是否在相對於磁化固定層15之磁矩之相同方向或反轉方向上來改變由元件展現的電阻。
雖然用作磁化固定層15與儲存層17之間之穿隧障壁層16之材料可為一金屬或一絕緣體，但是其中使用一絕緣體作為穿隧障壁層16之情況可獲得一較高讀出信號(電阻變化率)且使用較低電流進行記錄。此時，元件稱為一鐵磁性穿隧接面(MTJ)。
當使用自旋轉矩磁化反轉來反轉磁性層之磁化方向時，所必需的電流之臨限值Ic根據磁性層之易磁化軸是否為平面內方向或垂直方向而不同。
雖然該實施例之儲存元件3係一垂直磁化類型，但是在相關技術的平面內磁化儲存元件之情況中反轉磁性層之磁化方向之反轉電流被設定為Ic_para。
自相同方向反轉至反轉方向之一情況變成Ic_para=(A．α．Ms．V/g(0)/P)(Hk+2πMs)且自反轉方向反轉至相同方向之一情況變成Ic_para=(A．α．Ms．V/g(π)/P)(Hk+2πMs)。
此處，相同方向及反轉方向係儲存層17之磁化方向，其中磁化固定層15之磁化方向被視為一參考。這亦可稱為平行及反平行。
同時，當如該實施例中之垂直磁化儲存元件3之一反轉電流係Ic_perp時，自相同方向反轉至反轉方向之一情況變成Ic_perp=(A．α．Ms．V/g(0)/P)(Hk-4πMs)且自反轉方向反轉至相同方向之一情況變成Ic_perp=(A．α．Ms．V/g(π)/P)(Hk-4πMs)。
此處，A係一常數，α係一阻尼常數，Ms係飽和磁化，V係元件體積，P係自旋極化性，g(0)及g(π)分別係對應於自旋轉矩在相同方向及反轉方向上時傳遞至其他磁性層的效率之係數，且Hk係磁各向異性。
在上述公式之各者中，當比較一垂直磁化類型之一情況中之(Hk-4πMs)與一平面內磁化類型之一情況中之(Hk+2π Ms)時，可瞭解歸因於降低的儲存電流，垂直磁化類型係合適的。
反轉電流Ic0係由表示與熱穩定性之指數△之關係之以下(方程式1)表示。
此處，e係電子電荷，η係自旋植入效率，h-bar係簡化的普朗克常數，α係一阻尼常數，kB係波茲曼常數，且T係溫度。
為成為一記憶體裝置，該裝置必須能夠保存已寫入的資訊。保存資訊之能力之一指數係由熱穩定性之指數△(=KV/kBT)之值判定。此△係由(方程式2)表示。
此處，Hk係有效各向異性場，kB係波茲曼常數，T係溫度，Ms係飽和磁化量，V係儲存層之體積，且K係各向異性能量。
磁形各向異性、所引發的磁各向異性、晶體磁各向異性等等之效應併入有效各向異性場Hk中，且此變得等效於假定一單域同時旋轉模型之一情況中之矯頑力。
熱穩定性之指數△及電流之臨限值Ic通常具有一權衡關係。因此，為維持記憶體特性，建立其二者通常變成一問題。
在其中儲存層17之厚度係2nm且平面圖案之直徑係100nm之一圓形穿隧磁阻(TMR)元件中，改變儲存層之磁化狀態之電流之臨限值實務上係(例如)近似一百至幾百μA。
相比之下，在由電流磁場執行磁化反轉之一普通MRAM中，寫入電流必須為幾mA或更高。
因此，在該實施例之一自旋轉矩磁化反轉MRAM之情況中，應瞭解一積體電路之功率消耗有效地減小，這係因為上文描述之寫入電流之臨限值充分減小。
因為用於產生在一普通MRAM中必需之一電流磁場之寫入變得沒有必要，所以與普通的MRAM相比，存在整合程度之一優點。
在執行自旋轉矩磁化反轉之一情況中，因為資訊之寫入(記錄)係 由直接流動至儲存元件之一電流執行，所以藉由將儲存元件連接至一選擇電晶體以選擇欲執行寫入之記憶體胞而組態記憶體胞。
在此情況中，藉由選擇電晶體根據能夠流動之電流(選擇電晶體之飽和電流)之量值控制流動至儲存元件之電流。
為減小記錄電流，較佳的是，採用上文描述之垂直磁化。
因為垂直磁化膜可大體上具有高於平面內磁化膜之磁各向異性，所以較佳地的是，亦可將上文描述之△維持為大。
在具有垂直各向異性之磁性材料中，雖然存在若干變動(諸如稀土過渡金屬合金(諸如TbCoFe)、金屬多層膜(諸如Co/Pd多層膜)、有序合金(諸如FePt)及在氧化物與一磁性金屬(諸如Co/MgO)之間使用介面各向異性)，但是較佳的是，稀土過渡金屬合金由於在歸因於加熱擴散及結晶時損耗垂直磁各向異性而不能被用作該實施例之MRAM材料。
已知金屬多層膜亦藉由加熱而擴散，藉此降低垂直磁各向異性且進一步因為表達垂直磁各向異性係一面心立方之(111)對準之一情況，所以變得難以實現MgO或相鄰配置之一高自旋極化性層(諸如Fe、CoFe及CoFeB)中所要求之(001)對準。因為L10有序合金在高溫下穩定且表達(001)對準期間的垂直磁各向異性，所以雖然未發生上文描述之問題，但是必須藉由在製造期間將原子加熱至500℃或更高之一足夠高的溫度或在製造之後在500℃或高於500℃之一高溫下執行熱處理來調節並對準原子，且存在一分層膜(諸如一穿隧障壁)之其他部分中之非所要擴散或介面粗糙度增加之可能性。
相比之下，在其中作為儲存層17之一基於Co或基於Fe之材料堆疊在使用介面磁化各向異性之一材料(即，MgO(其係穿隧障壁層16))上之結構中難以發生上述問題之任一者，且因此該結構看似有希望作為一儲存層材料。
該實施例之儲存元件3藉由使用在基於Co或基於Fe之材料與氧化物層之間操作之介面各向異性獲得一垂直磁化膜。
為獲得強垂直磁各向異性，在儲存層17與穿隧障壁層16側相對之側上不僅形成在穿隧障壁層16與儲存層17之間操作之介面磁化各向異性，而且形成另一氧化物層(例如，由MgO製成之自旋障壁層18)。
即，由基於Co或基於Fe之材料製成之儲存層17經組態以在其兩側接觸氧化物膜。
例如，在儲存層17中使用FeCoB。當儲存層17之FeCoB接觸MgO膜且FeCoB膜之膜厚度係在一給定固定範圍內時，FeCoB膜變成一垂直磁化膜。
垂直磁各向異性之起源係產生於FeCoB膜及MgO膜之介面中之介面磁化各向異性能量。若設定使得儲存層17之CoFeB膜在上表面及下表面二者上接觸MgO膜，且在上表面及下表面二者中獲得介面磁化各向異性能量，則儲存層17之垂直磁各向異性可加倍。
另一方面，在磁化固定層15中使用具有介面磁化各向異性之垂直磁化磁性材料展現出希望。特定言之，為提供一大的讀取信號，堆疊在穿隧障壁層16(例如，MgO層)下方包含Co或Fe之磁性材料展現出希望。
雖然磁化固定層15之結構(即使在一單層中)可使用由兩個或兩個以上鐵磁性層及非磁性層形成之一堆疊鐵釘紮結構，但是通常亦使用由一鐵磁性層及一非磁性層(Ru)之兩個層形成之一堆疊鐵釘紮結構。
將磁化固定層15製成一堆疊鐵釘紮結構之指標之實例係能夠容易取消相對於資訊寫入方向之熱穩定性之不對稱性，且能夠改良相對於自旋轉矩的穩定性。
在該實施例中，考慮到選擇電晶體之飽和電流值，使用介於儲存層17與磁性固定層15之間之一非磁性絕緣體之穿隧障壁層16組態一 磁性穿隧接面(MTJ)元件。
與使用一非磁性導電層組態一巨磁阻效應(GMR)元件之一情況相比，藉由使用穿隧絕緣層組態磁性穿隧接面(MTJ)元件可增加磁阻變化率(MR比率)，且因此可增加讀出信號強度。
特定言之，可藉由使用氧化鎂(MgO)作為穿隧絕緣層16之材料而增加磁阻變化率(MR比率)。
自旋轉移之效率大體上取決於MR比率且自旋轉移之效率隨著MR比率增加而增加，藉此可降低磁化反轉電流密度。
因此，藉由使用氧化鎂作為穿隧絕緣層之材料且同時使用FeCoB或類似物之儲存層17，可歸因於自旋轉矩磁化反轉減小寫入臨限電流且可使用一低電流執行資訊之寫入(記錄)。可增加讀出信號之強度。
如此一來，確保MR比率(TMR比率)且可歸因於自旋轉矩磁化反轉減小寫入臨限電流且可使用一低電流執行資訊之寫入(記錄)。可增加讀信號之強度。
在以此方式使用氧化鎂(MgO)膜形成穿隧絕緣層之一情況中，更期望使MgO膜結晶且將晶體定向維持在001方向上。
在該實施例中，儲存層17可使用一單一材料形成，諸如FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi及MnAl，或其等可經組合以形成儲存層17。此外，諸如Ta、V、Nb,Cr、W、Mo、Ti、Zr及Hf之非磁性材料可與其組合以形成儲存層17。
使用其中磁化歸因於耦合在一反鐵磁體(諸如PtMn、RhMn及IrMn)與一鐵磁體之間之磁交換而面向一方向之一磁體(諸如CoFe)或具有一高矯頑力之一磁體(諸如CoPt、FePt、TbFeCo、SmCo及MnAl)作為磁性固定層15使得磁化難以移動係適合的。此等可藉由與具有歸因於經由一非磁體(諸如Ru、Re及Rh)操作之磁性耦合而反平行之一強磁阻效應之CoFe、FeCoB、CoMnSi及CrMnSi或類似物磁性耦合而使 用。
穿隧障壁層16及自旋障壁層18可使用MgO、Al2O3、SiO2或類似物。
就獲得必要電流密度使得儲存層17之磁化方向藉由自旋轉矩磁化反轉而反轉之觀點而言，可期望將穿隧障壁層16之面積電阻值控制為近似幾十Ωμm2或更小。在由(例如)MgO膜形成之穿隧障壁層16中，可期望將MgO膜之膜厚度設定為1.5nm或更小以將面積電阻值設定為上文描述之範圍。
電極層19可使用Ta、Ru、W、TiN、Cu或類似物。
底層148可使用各種金屬(諸如Ta、Ti、W及Ru)及導電氮化物，諸如TiN。底層14可為一單層，或可堆疊複數個不同材料層。
較佳的是，在平面內磁化之情況中，元件之形狀係橢圓形，在諸如本實例之垂直磁化之情況中，一圓形形狀係較佳的。
可期望減小儲存元件使得儲存層17之磁化方向容易在一低電流之情況下反轉。因此，較佳的是，儲存元件之面積係0.01μm2或更小。
離子研磨可用作用於形成元件之蝕刻方法，或可由反應性離子蝕刻形成元件，或可組合此等方法。在形成如上文描述之儲存元件3之後，將諸如Al2O3、SiO2及AlN之一絕緣體嵌入儲存元件3之周邊，藉此形成一上佈線，且藉由在元件之垂直方向上流動之一電流執行寫入及讀出。
2.實施例(第一實施例至第十二實施例)之儲存元件
接著，將描述該實施例之儲存元件3之一特定組態作為第一實施例至第十二實施例。
類似於圖3B中所示之層結構，第一實施例至第十二實施例之儲存元件3基本上包含一底層14、一磁化固定層15、一穿隧障壁層16、 一儲存層17、一自旋障壁層18及一電極層19。特定言之，藉由在儲存層17之兩側上配置穿隧障壁層16及自旋障壁層18作為氧化物層，該組態獲得強的介面磁化各向異性。
自旋障壁層18具有其中藉由改良儲存層17之矯頑力改良資訊之儲存特性之一效應及其中改良自旋轉矩之效率之一效應。因此，自旋障壁層18係有效的以在一高密度下製備具有低功率消耗之一磁性記憶體。
順便提及，在其中一電流流動至如上述般形成之儲存元件3之一情況中，穿隧障壁層16及自旋障壁層18之兩個層促成電阻，藉此增加電阻。因為自旋障壁層18不具有磁阻，所以發生磁阻之降低。
即，儲存元件3之電阻增大且在操作電壓之範圍中難以進行記錄，且進一步言之，儲存元件3之磁阻率降低，藉此在讀出資訊時引起障礙。
此處，基於圖3B中之基本層結構之概念，第一實施例至第十二實施例之儲存元件3能夠抑制元件電阻歸因於自旋障壁層18之增大，同時獲得歸因於自旋障壁層18之一介面磁化各向異性效應。更具體言之，自旋障壁層18之一部分之電阻降低，電阻降低同時維持一定程度的自旋障壁效應，且增加磁阻率。
為降低自旋障壁層18之一部分之電阻，採用其中薄化自旋障壁層18之一部分或減小自旋障壁層18之一部分之一方法。
第一實施例、第二實施例及第三實施例之儲存元件
圖3A展示第一實施例之儲存元件3之層結構。如圖式中描繪，包含底層14、磁化固定層15、穿隧障壁層16、儲存層17、自旋障壁層18及電極層19。例如，憑藉由不同材料製成之一第一電極層19A及第二電極層19B組態電極層19。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度 值(例如，0.6nm或更大及0.7nm或更小之一膜厚度值)，但是在自旋障壁層18之一部分(膜表面之周邊區域)中形成一低電阻區域30。
在此情況中，低電阻區域30係其中自旋障壁層18之一部分(中心區域)之膜厚度值低於設定膜厚度值之一值之一區域，且更具體言之係其中薄化膜厚度之一區域。
在作為低電阻區域30之薄膜區域中，電極層19之一部分達到在膜厚度方向上進入自旋障壁層18中之一狀態，如圖式中所示。更具體言之，各層經形成使得第二電極層19B之一部分在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上進入自旋障壁層18之膜表面之中心部分中，且自旋障壁層18之中心部分變成薄膜之低電阻區域30。
圖4A展示第二實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度值(例如，0.6nm或更大及0.7nm或更小之一膜厚度值)，但是在自旋障壁層18之一部分(膜表面之中心區域)中形成一低電阻區域30。類似於第一實施例，低電阻區域30係自旋障壁層18之一部分，其係膜厚度值係小於設定膜厚度值之一值之薄膜區域。
在作為低電阻區域30之薄膜區域中，電極層19之一部分經形成以在膜厚度方向上進入自旋障壁層18中，如圖式中所示。更具體言之，各層經形成使得第二電極層19B之一部分(周邊區域)在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上進入自旋障壁層18之膜表面之周邊區域中。如此一來，自旋障壁層18之周邊區域變成低電阻區域30。
圖4B展示第三實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有預定設定膜厚度值，但是形成其中自旋障壁層18之一部分(例如，膜表面之中心區域 及周邊區域)被薄化大於設定膜厚度值之低電阻區域30。
在作為低電阻區域30之薄膜區域中，電極層19之一部分經形成以在膜厚度方向上進入自旋障壁層18中，如圖式中所示。即，各層經形成使得第二電極層19B之一部分(中心區域及周邊區域)在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上進入自旋障壁層18之膜表面之中心區域及周邊區域中。如此一來，自旋障壁層18之周邊區域及中心區域變成低電阻區域30。
在上述第一實施例、第二實施例及第三實施例之情況中，可藉由將自旋障壁層18之一部分設定為薄化之低電阻區域30而減小自旋障壁層18之電阻值，同時獲得歸因於自旋障壁層18之一介面磁化各向異性效應。
上述第一實施例、第二實施例及第三實施例係其中薄化自旋障壁層18之一部分之實例。假定低電阻區域30之位置及數目可不同於實例中。
第四實施例及第五實施例之儲存元件
圖5A展示第四實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度值(例如，0.6nm或更大至0.7nm或更小之一膜厚度值)，但是在自旋障壁層18之一部分(膜表面之中心區域)中形成一低電阻區域31。
在此情況中，低電阻區域31係其中自旋障壁層18之一部分(中心區域)之膜厚度值係小於設定膜厚度值之一值之一區域，且更具體言之係其中膜厚度為零之一區域。
如圖式中所示，電極層19之一部分藉由在膜厚度方向上行進穿過自旋障壁層18而接觸儲存層17。更具體言之，第二電極層19B之一部分(中心區域)藉由在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上行進穿過自旋障壁層18之膜表面之中心區域而接觸儲存 層17。即，藉由移除自旋障壁層18之中心區域形成低電阻區域31。
圖5B展示第五實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度值，但是在自旋障壁層18之一部分(膜表面之周邊區域)中形成低電阻區域31。
在此情況中，低電阻區域31係其中自旋障壁層18之一部分(周邊區域)之膜厚度值係低於設定膜厚度值之一值(膜厚度值為零)之一區域。
如圖式中所示，電極層19之一部分藉由在膜厚度方向上行進穿過自旋障壁層18而接觸儲存層17。更具體言之，第二電極層19B之一部分(中心區域)藉由在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上行進穿過自旋障壁層18之膜表面之中心區域而接觸儲存層17。即，藉由移除自旋障壁層18之中心區域形成低電阻區域31。
在上述第四實施例及第五實施例之情況中，藉由設定其中移除自旋障壁層18之一部分之低電阻區域31，可減小自旋障壁層18之電阻值，同時在未移除之一部分中獲得歸因於自旋障壁層18之一介面磁化各向異性效應。
雖然如上述第四實施例及第五實施例中之實例將自旋障壁層18之一部分之膜厚度值設定為零，但是假定低電阻區域31之位置及數目可不同於實例中。
第六實施例、第七實施例、第八實施例及第九實施例之儲存元件
圖6A展示第六實施例之儲存元件3之層結構。雖然給定類似於上文描述之第二實施例般在自旋障壁層18之周邊區域中形成薄膜之低電阻區域30之實例，但是在該實例中給定具有相同材料之一電極層19而不區分電極層19A及19B。
圖6B展示第七實施例之儲存元件3之層結構。雖然給定類似於上文描述之第一實施例般在自旋障壁層18之中心區域中形成薄膜之低電阻區域30之實例，但是在該實例中給定具有相同材料之一電極層19而不區分電極層19A及19B。
圖6C展示第八實施例之儲存元件3之層結構。雖然給定類似於上文描述之第四實施例般在自旋障壁層18之中心區域中形成膜厚度為零之低電阻區域31之實例，但是在該實例中給定具有相同材料之一電極層19而不區分電極層19A及19B。
圖6D展示第九實施例之儲存元件3之層結構。雖然給定類似於上文描述之第一實施例般在自旋障壁層18之周邊區域中形成膜厚度為零之低電阻區域31之實例，但是在該實例中給定具有相同材料之一電極層19而不區分電極層19A及19B。
如在第六實施例至第九實施例中，無須在電極層19中提供由不同材料製成之第一電極層19A及第二電極層19B。
換言之，在其中提供低電阻區域30及31(其中自旋障壁層18之一部分具有低於設定膜厚度值之一膜厚度值)之一組態之情況中，如第一實施例至第六實施例中可使用不同材料形成第一電極層19A及第二電極層19B或如第六實施例至第九實施例中可使用相同材料將第一電極層19A及第二電極層19B形成為一電極層19。
在如第一實施例至第五實施例中形成第一電極層19A及第二電極層19B之情況中，第一電極層19A中無需導電率且可使用一導體或一絕緣體。
第十實施例、第十一實施例及第十二實施例之儲存元件
第十實施例、第十一實施例及第十二實施例之儲存元件係其中藉由還原自旋障壁層18之一部分(其係氧化物層，諸如MgO)降低自旋障壁層18之一部分之電阻之一實例。此處，還原自旋障壁層18之一部 分可被視作在自旋障壁層18之一部分處薄化有效膜厚度。
圖7A展示第十實施例之儲存元件3之層結構。
自旋障壁層18經形成具有一預定設定膜厚度值(例如，0.6nm或更大至0.7nm或更小之一膜厚度值)。在自旋障壁層18中之一部分(膜表面之中心區域)處形成低電阻區域32。
低電阻區域32係其中藉由還原自旋障壁層18之一部分(中心區域)中之氧化物降低電阻值之一區域。
如圖式中所示，第二電極層19B之一部分(中心區域)藉由在膜厚度方向上行進穿過第一電極層19A而接觸自旋障壁層18。
在此情況中，在第一電極層19A中使用具有對氧化物之低反應性之一材料，且在第二電極層19B中使用具有對氧化物之高反應性之一材料。藉由使用此等材料，可藉由透過在熱處理之後的第二電極層19B之材料與自旋障壁層18之氧化物之反應變換(還原)自旋障壁層18之一部分而獲得一低電阻區域32。
如上文所述，在自旋障壁層18中使用諸如MgO、Al2O3及SiO2之氧化物材料。對此氧化物材料之反應性之差異主要係歸因於材料之離子化傾向之差異。在第一電極層19A中使用具有一低離子化傾向之一材料(諸如Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC及ITO)或一穩定氧化物或氮化物(諸如Si3N4、TiO2、MgO及Al2O3)。同時，在第二電極層19B中可使用具有一強離子化傾向之一材料(諸如Ta、Nb、Zr、Hf及Y)。如此一來，可如圖7A中所示般在自旋障壁層18中還原接觸第二電極層19B之中心部分中之氧化物，藉此形成低電阻區域32。
圖7B展示第十一實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度值，但是形成其中藉由還原自旋障壁層18之一部分(膜表面之周邊區 域)中之氧化物降低電阻值之低電阻區域32。
如圖式中所示，第二電極層19B之一部分(周邊區域)在膜厚度方向上行進穿過第一電極層19A之後接觸自旋障壁層18之膜表面之周邊區域。藉由第一電極層19A及第二電極層19B(其等係上文描述之材料)形成低電阻區域32。
圖7C展示第十二實施例之儲存元件3之層結構。
在此情況中，雖然自旋障壁層18經形成具有一預定設定膜厚度值，但是形成其中藉由還原自旋障壁層18之一部分(膜表面之中心區域及周邊區域)中之氧化物降低電阻值之低電阻區域32。
如圖式中所示，第二電極層19B之一部分(中心區域及周邊區域)在膜厚度方向上行進穿過第一電極層19A之後接觸自旋障壁層18之膜表面之中心區域及周邊區域。藉由第一電極層19A及第二電極層19B(其等係上文描述之材料)形成低電阻區域32。
在上述第十實施例、第十一實施例及第十二實施例之情況中，可藉由將還原之自旋障壁層18之氧化物之一部分設定為薄化之低電阻區域32而減小自旋障壁層18之電阻值，同時獲得歸因於自旋障壁層18之一介面磁化各向異性效應。
雖然上述第十實施例、第十一實施例及第十二實施例展示其中第二電極層19B之一部分接觸自旋障壁層18之一部分之一層結構，但是若形成其中第二電極層19B藉由薄化第一電極層19A接近自旋障壁層18之一區域，則即使第二電極層19B及自旋障壁層18未直接接觸，亦可透過在此部分中之原子擴散而類似地形成低電阻區域32。即，可藉由憑藉在膜厚度方向上進入(未行進穿過)第一電極層19A且接近自旋障壁層18之第二電極層19B之一部分還原自旋障壁層18中之一部分區域中之氧化物而形成一低電阻區域32。
因為在儲存元件3中流動之電流自第二電極層19B通過自旋障壁 層18之一部分(低電阻區域32)且流動至儲存層17，所以在第一電極層19A中無需導電率且可使用一導體或一絕緣體。
就此而言，雖然藉由薄化或移除自旋障壁層18之一部分形成低電阻區域30及31之實例被描述為第一實施例至第九實施例，且藉由還原自旋障壁層18之一部分形成低電阻區域32之實例被描述為第十實施例至第十二實施例，但是亦可組合並應用此等實例。
例如，在如圖3A、圖4A、圖4B、圖5A及圖5B中般藉由薄化或移除自旋障壁層18之一部分形成低電阻區域30及31之情況中，若在第一電極層19A中使用具有對氧化物之低反應性之一材料且在第二電極層19B中使用具有對氧化物之高反應性之一材料，則可藉由獲得以下兩者之組合作用形成低電阻區域：歸因於薄化或移除之降低電阻；及歸因於還原之降低電阻。
3.實施例(第十三實施例至第十七實施例)之製造方法
接著，將描述製造具有如上文之一分層結構之一儲存元件3之方法作為第十三實施例至第十八實施例。
雖然在描述中使用圖8A至圖14C，但是圖式中未描繪底層14。
第十三實施例之製造方法
圖8A至圖8F展示第十三實施例之製造方法之程序。
圖8A展示在依序堆疊底層14(未展示)、磁化固定層15、穿隧障壁層16、儲存層17及自旋障壁層18且對第一電極層19A進一步分層(膜形成)之後形成儲存元件3之形狀之一狀態。圖8A至圖14C展示儲存元件3之截面，且儲存元件3具有(例如)一圓柱形形狀。此等儲存元件3大量排列成一儲存裝置。在圖式中，儲存元件3在製造過程中被給定參考符號「3P」。
在形成相當於圖8A中之狀態之膜之後，如圖8B中所示，在儲存元件3P之間的空間中填充用於埋藏之一絕緣材料20。形成絕緣材料使 得藉由諸如一濺鍍方法之一膜形成方法充分埋藏儲存元件3P。
接著，如圖8C中所示，藉由拋光消除此等階差使得曝露第一電極層19A。
接著，如圖8D中所示，使用一離子束輻照該裝置以自一傾斜方向進行蝕刻。可期望蝕刻方法使用容易蝕刻第一電極層19A且不容易蝕刻絕緣材料20之一方法。因此，雖然可使用具有材料選擇性之反應性離子蝕刻，但是若第一電極層19A係具有一高蝕刻速率之一材料(諸如Cu及Al)，則可使用諸如離子研磨之一物理蝕刻方法。
在基板旋轉時對第一電極層19A執行蝕刻。以此方式，在具有一低蝕刻速率之絕緣材料20之屏蔽效應之情況下，不容易蝕刻第一電極層19A之周邊區域，且中心區域變得容易蝕刻。因此，如圖式中所示，中心區域被加工成一中空形狀。
可執行蝕刻直至移除第一電極層19A之中心區域或直至自旋障壁層18之一部分中空或第一電極層19A保留為一薄膜。可執行蝕刻直至移除自旋障壁層18之一部分。
例如，在形成上文描述之第一實施例(圖3A)之儲存元件3之情況中，蝕刻自旋障壁層18之中心部分直至中空。
在形成上文描述之第四實施例(圖5A)之儲存元件3之情況中，蝕刻自旋障壁層18之中心部分直至移除。
在形成上文描述之第十實施例(圖7A)之儲存元件3之情況中，蝕刻第一電極層19A之中心部分直至移除或保留一薄膜之程度。
接著，如圖8E中所示，堆疊第二電極層19B之材料以埋藏藉由蝕刻而中空之第一電極層19A。
如圖8F中所示般拋光表面並將其製成平坦。如此一來，形成具有相當於第二電極層19B之層結構之儲存元件3(例如，圖3A中之層結構)。
此後，視需要藉由額外加工或形成佈線製備儲存裝置。透過上文，可製造如圖3A、圖5A及圖7A中之儲存元件3。
在上述步驟中，當加工第一電極層19A時離子束之入射角取決於儲存元件3(3P)之直徑及第一電極層19A之厚度。隨著第一電極層19A之厚度增加、儲存元件3之直徑降低且離子束之入射角接近垂直於膜表面，製造變得更加容易。
然而，加工時間歸因於在第一電極層19A之厚度變厚時蝕刻而增加，且難以控制元件之中心區域之蝕刻狀態。
作為解決此情況之一方法，在第一電極層19A上形成一電極保護層之後，藉此達成圖8C中之狀態，其中透過選擇性蝕刻移除電極保護層且執行加工以曝露下方之第一電極層之一方法係有效的。
諸如Ti、Ta及W之一金屬膜可用作電極保護層，且亦可使用TiN、Si3N4、C或類似物，且用於元件蝕刻之硬遮罩可用作一電極保護膜。
下文將使用一硬遮罩之方法描述為第十四實施例。
第十四實施例之製造方法
將使用圖9A至圖10C描述其中使用硬遮罩21薄化第一電極層19A之中心區域之第十四實施例之製造方法。
圖9A展示在依序堆疊底層14(未展示)、磁化固定層15、穿隧障壁層16、儲存層17及自旋障壁層18且對第一電極層19A進一步分層(膜形成)之後形成硬遮罩21之一狀態。
此後，如圖9B中所示，使用光處理製備用於形成儲存元件3之形狀之一光罩22。
接著，如圖9C中般選擇性地蝕刻硬遮罩21，藉此形成一硬遮罩圖案。如此一來，保留硬遮罩21之一圓形區域(其係儲存元件3)。
接著，移除光罩22，且根據硬遮罩圖案形成如圖9D中之儲存之 形狀。
接著，使用絕緣材料20填充並如圖9E中平坦化根據硬遮罩圖案蝕刻之部分。
接著，如圖9F中藉由選擇性蝕刻移除硬遮罩21。
在圖9F中之狀態中，與其中未使用圖8A至圖8F中描述之硬遮罩之一方法相比，可在一更深位置處形成第一電極層19A。因此，執行蝕刻之離子束之角度可接近垂直。
使用如上文圖10A至圖10C中之傾斜離子束輻照執行蝕刻，且將第一電極層19加工成中心區域中空之一形狀。可執行蝕刻直至移除第一電極層19A之中心區域或直至自旋障壁層18之一部分中空或直至移除一部分，或可執行蝕刻至第一電極層19A保留為一薄膜之一程度。
此後，如圖10B中所示，堆疊第二電極層19B之材料以埋藏藉由蝕刻而中空之第一電極層19A。
如圖10C中所示般拋光表面並將其製成平坦。如此一來，形成具有相當於第二電極層19B之層結構之儲存元件3(例如，圖3A中之層結構或類似物)。
此後，視需要藉由額外加工或形成佈線製備儲存裝置。
透過上文，可製造如圖3A、圖5A及圖7A中之儲存元件3。
在第十三實施例及第十四實施例之製造方法中，若第一電極層19A及第二電極層19B之材料相同，則可製造如圖6A及圖6C中之儲存元件3。
第十五實施例之製造方法
將製造如圖4A、圖5B及圖7B中之儲存元件3之方法描述為第十五實施例。
因為作為第十四實施例展示於圖9A至圖9F中之步驟相同，所以將不會描述。
在進入圖9中之狀態之後，如圖11A中般藉由離子束輻照執行蝕刻。在此情況中，將離子束之入射角設定為比圖10A之情況更接近平行於基板表面之一角度。藉此，因為遮蔽第一電極層19A之中心區域，所以蝕刻難以進行且更大幅蝕刻周邊區域。藉此，將第一電極之周邊區域加工為薄。
可執行蝕刻直至移除第一電極層19A之周邊區域，或直至自旋障壁層18之一部分中空，或第一電極層19A保留為一薄膜。可執行蝕刻直至移除自旋障壁層18之一部分。例如，在形成上文描述之第二實施例(圖4A)之儲存元件3之情況中，蝕刻自旋障壁層18之周邊部分直至中空。
在形成上文描述之第五實施例(圖5B)之儲存元件3之情況中，蝕刻自旋障壁層18之周邊部分直至移除。
在形成上文描述之第十一實施例(圖7B)之儲存元件3之情況中，蝕刻第一電極層19A之周邊部分直至移除，或蝕刻至保留一薄膜之程度。
此後，如圖11B中所示，堆疊第二電極層19B之材料以埋藏藉由蝕刻而中空之第一電極層19A。
如圖11C中所示般拋光表面並將其製成平坦。如此一來，形成具有相當於第二電極層19B之層結構之儲存元件3(例如，圖4A中之層結構)。
此後，視需要藉由額外加工或形成佈線製備儲存裝置。
透過上文，可製造如圖4A、圖5B及圖7B中之儲存元件3。在第十五實施例之製造方法中，若第一電極層19A及第二電極層19B之材料相同，則可製造如圖6B及圖6D中之儲存元件3。
因為在圖11A中之步驟進行中改變蝕刻角度，所以將周邊區域及中心區域二者蝕刻成中空亦係可能的。因此，可製造如圖4B及圖7C 中之儲存元件3。
第十六實施例之製造方法
接著，將使用圖12描述在蝕刻第一電極層19A之後藉由蝕刻形成自旋障壁層18之第十六實施例之製造方法。
因為作為第十四實施例展示於圖9A至圖9F中之步驟相同，所以將不會進行描述。
在進入圖9F中之狀態之後，藉由來自如圖12A中之一傾斜方向之離子束輻照執行蝕刻。
此時，若選擇蝕刻方法、氣體類型及條件及類似物以選擇性地蝕刻第一電極層19A之材料，則可移除第一電極層19A之端部而不過度移除自旋障壁層18，且藉此可曝露自旋障壁層18。
接著，如圖12B中般藉由自上方離子束輻照執行蝕刻。在此情況中，第一電極層19A之蝕刻速率為低且在自旋障壁層18之一大的蝕刻速率之條件下執行蝕刻，第一電極層19A變成一遮罩且蝕刻自旋障壁層18之端部。
接著，如圖12C中所示般嵌入第二電極層19B之材料，且直接由周邊區域或經由薄的自旋障壁層18將第二電極層19B連接至儲存層17。此後，如圖12D中般拋光表面並將其製成平坦。
此後，視需要藉由額外加工或形成佈線製備儲存裝置。
透過上文，可製造如圖4A、圖5B及圖7B中之儲存元件3。若第一電極層19A及第二電極層19B之材料相同，則可製造如圖6B及圖6D中之儲存元件3。
雖然已就蝕刻自旋障壁層18之周邊區域之一實例描述第十六實施例，但是若圖12A中之蝕刻角度適當，則可對自旋障壁層18之中心區域執行蝕刻。
第十七實施例之製造方法
上文係必需自一傾斜方向蝕刻之一製造方法；然而，接著，將使用圖13A至圖14C描述其中無需自一傾斜方向蝕刻之第十七實施例之一製造方法。
因為作為第十四實施例展示於圖9A至圖9F中之步驟相同，所以將不會進行描述。然而，圖9F中在移除硬遮罩之後的中空深度可淺於第十四實施例之情況中。
在進入圖9F中之狀態之後，如圖13A中般形成一第一輔助遮罩層23及一第二輔助遮罩層24。較佳的是，該兩個輔助遮罩層23及24之蝕刻速率極為不同，且較佳的是，第一輔助遮罩層23之蝕刻速率高於第二輔助遮罩層24之蝕刻速率。第一輔助遮罩層23及第二輔助遮罩層24之材料可為一金屬、一陶瓷或一有機物質。
接著，如圖13B中般拋光表面。可執行拋光直至曝露絕緣材料20；然而，至少可曝露第一輔助遮罩層23之一部分。
在完成拋光之一狀態中，第二輔助遮罩層24之高度可與絕緣材料20之高度相同，或第二輔助遮罩層24可為中空。
接著，如圖13A至圖13D中般對第一輔助遮罩層23執行蝕刻。
此處，可在其中第一輔助遮罩層23之蝕刻速率大於第二輔助遮罩層24之蝕刻速率之條件下執行蝕刻。蝕刻方法可為離子研磨，可為反應性離子蝕刻，或可為一化學方法。此外，可組合此等方法。較佳的是，用於蝕刻之離子束輻照之角度接近垂直於膜表面使得蝕刻粒子充分進入精細凹槽。
如圖13D中般繼續進行離子束輻照，且繼續對第一電極層19A執行蝕刻。若第一電極層19A及第一輔助遮罩層23可為相同材料或在相同蝕刻條件下蝕刻，則可同時執行圖13C中之步驟及圖13D中之步驟。
接著，如圖14A中般對自旋障壁層18執行蝕刻。
對於第一輔助遮罩層23及第一電極層19A，蝕刻條件可相同，或條件可為：自旋障壁層18之蝕刻速率較高。當蝕刻自旋障壁層18時，可蝕刻第一輔助遮罩層23、第二輔助遮罩層24及第一電極層19A。換言之，可保留周邊區域外部的自旋障壁層18充分作用之一厚度。
在圖14A中，雖然展示其中僅移除第二輔助遮罩層24以及自旋障壁層18之周邊區域之一狀態，但是可進一步移除第一輔助遮罩層23或甚至第一電極層19A。替代地，亦可保留第一輔助遮罩層23及第二輔助遮罩層24。
可蝕刻自旋障壁層18之周邊區域直至移除(在形成圖5B中之儲存元件3之情況中)或可保留在一薄膜狀態中(在形成圖4A中之儲存元件3之情況中)。不一定根據第二電極層19B之材料對自旋障壁層18執行蝕刻(在如圖7B中藉由還原形成低電阻區域32之情況中)。
接著，如圖14B中般形成第二電極層19B。雖然可使用一濺鍍方法或類似物形成第二電極層19B，但是一化學氣相沈積方法或類似物係適合的以在精細凹槽中執行充分填充。此後，如圖14C中般拋光表面並將其製成平坦。此後，視需要藉由額外加工或形成佈線製備儲存裝置。
透過上文，可在不執行自一傾斜角蝕刻之情況下製造如圖4A、圖5B及圖7B中之儲存元件3。
4.測試
下文將描述實施例之儲存元件3之測試結果。
在測試中，使用作為一比較實例之樣本1、對應於第十實施例之樣本2及對應於第十一實施例之樣本3。在圖15A、圖15B及圖15C中展示樣本1、2及3之層結構。
樣本1、2及3所共有的層結構如下。括號()中之值係膜厚度。
底層14：Ta(5nm)
磁化固定層15：Ru(3nm)/CoPt(2nm)/Ru(0.7nm)/FeCoB(1nm)之一堆疊鐵釘紮結構
穿隧障壁層16：MgO(0.7nm)
儲存層17：FeCoB(1.2nm)/Ta(0.2nm)/FeCoB(1.2nm)之3層結構
自旋障壁層18：MgO(0.6nm)
第一電極層19A：Ru(3nm)
在具有50nm之一直徑之一圓盤形狀中形成各樣本之元件形狀。
在形成元件之方法中，使用一膜，其中一10nm TiN膜形成為上述層結構中之硬遮罩。將其中如在藉由離子研磨由TiN形成一元件作為硬遮罩且嵌入並平坦化SiO2作為一絕緣材料20之後形成一上佈線之樣本1用作一比較實例。第二電極層19B係由TiN製成。
在對應於實施例之樣本2及3中，在嵌入並平坦化絕緣材料20之後藉由反應性離子蝕刻(RIE)移除TiN，且曝露元件表面(第一電極層19A)之Ru。
進一步執行蝕刻直至藉由自與膜表面所成之30度及10度之角度離子研磨移除第一電極層19A之Ru之一部分。30度蝕刻角度係其中薄化第一電極層19A之中心區域之條件，且10度係其中薄化第一電極層19A之周邊區域之條件。以30度形成樣本2且以10度形成樣本3。
由Ta埋藏且平坦化藉由蝕刻形成之一中空，藉此形成一上佈線。第二電極層19B係由Ta形成。
圖16C展示樣本1、2及3之儲存元件之電阻值、矯頑力、反轉電壓及磁阻比率(MR比率)。
在對應於實施例之樣本2及3之情況中，因為歸因於自旋障壁層18之電阻增加係小的，所以與比較實例(樣本1)相比，電阻值為低。
因為樣本1、2及3中之矯頑力不存在顯著差異，所以歸因於自旋 障壁層18，在該等實施例中維持矯頑力增強效應。
與比較實例(樣本1)相比，樣本2及3之儲存元件之任一者中之元件電阻有所降低，且反轉電流變低。
樣本2及3之MR比率亦相對於樣本1增加。
圖16A及圖16B展示矯頑力Hc及表面電阻RA相對於樣本1(比較實例)及樣本3(實施例)之自旋障壁層厚度之變化。
如圖16A中，在自旋障壁層之厚度在比較實例中為薄之一情況中，矯頑力Hc低，且在自旋障壁層之厚度為厚之一情況中，表面電阻RA為高。即，難以尋找其中矯頑力Hc為高且表面電阻RA為低之一最佳自旋障壁層厚度之最佳條件。
另一方面，如圖16B中所示，在實施例之樣本3中，表面電阻RA並非完全取決於自旋障壁層厚度。因此，容易設定具有一足夠大的矯頑力Hc之自旋障壁層厚度。更具體言之，0.6nm至0.7nm之範圍適合於自旋障壁層厚度。
接著，假定第十實施例、第十一實施例及第十二實施例，即，假定其中藉由還原自旋障壁層18之一部分降低自旋障壁層18之一部分之電阻之一組態，檢查在各種元件或化合物材料配置於自旋障壁層上之一情況中對自旋障壁層之元件電阻之影響。
如圖17中所示，使用具有Cu(10nm)/Ta(5nm)/FeCoB(1.2nm)/MgO(0.7nm)/X(5nm)/Ru(3nm)之層結構之複數種類型的樣本4。該複數種類型的樣本4包含在圖式中描繪為X層之各種元件或化合物材料。MgO層對應於自旋障壁層18。
圖18展示由一12端子CIPT方法獲得之穿隧障壁之電阻(RA)及由針對該複數種類型的樣本4之各者之磁化量測獲得之垂直矯頑力(Hc)。
表面電阻RA為高且垂直矯頑力亦為高之材料未與MgO層(穿隧障 壁層)反應，且未具有穿隧障壁層之劣化。因此，該材料適用於實施例之第一電極層19A。
同時，因為表面電阻RA為低且垂直矯頑力為低或經平面內磁化之一材料與MgO層反應，且薄化MgO之有效膜厚度，所以該材料適用於第二電極層19B。
自圖18，適用於第一電極層19A之材料係Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC及ITO，且適用於第二電極層19B之材料係Ti、Ta、Nb、Zr、Hf及Y。
雖然為絕緣體，但是因為穩定氧化物或氮化物(諸如Si3N4、TiO2、MgO及Al2O3)未使MgO穿隧障壁層劣化，所以可使用穩定氧化物或氮化物作為第一電極層19A。
5.總結
雖然上文已描述實施例，但是可根據儲存元件、儲存裝置及製造實施例之儲存元件之方法獲得以下效應。
第一實施例至第十二實施例之儲存元件3包含：儲存層17，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；及磁化固定層15，其具有變為儲存於該儲存層17上之資訊之一參考之垂直於膜表面之磁化。該等儲存元件亦包含：一穿隧障壁層16，其由提供於該儲存層17與該磁化固定層15之間之氧化物製成；及一自旋障壁層18，其由經提供接觸該儲存層17與接觸該穿隧障壁層16之表面相對之側之一表面之氧化物製成。換言之，該結構係其中氧化物層(穿隧障壁層16及自旋障壁層18)接觸儲存層17之兩個表面側之一層結構。藉由在此一層結構之堆疊方向上流動之一電流改變該儲存層17之磁化方向而將資訊儲存於儲存層17中。一低電阻區域(30、31、32)形成於經形成具有一預定設定膜厚度值之自旋障壁層18之一部分中。
換言之，一自旋障壁層18經形成具有一給定程度之一足夠厚度 作為設定膜厚度值，且藉由在自旋障壁層18之一部分中形成一低電阻區域(30、31及32)降低自旋障壁層18之電阻值，同時獲得介面磁化各向異性能量。因此，可實現具有優越矯頑特性之一非揮發性記憶體，且能夠以一低電壓及低電流操作。
對於實施例之儲存元件3，因為儲存層17係一垂直磁化膜，所以可降低反轉儲存層17之磁化M17之方向所必需之寫入電流量。
因為可保全足夠的熱穩定性(其係資訊保存能力)，所以可組態具有優越特性平衡之一儲存元件3。
如此一來，可消除操作錯誤並在儲存元件3中獲得足夠的操作裕度，且可穩定地操作儲存元件3。
因此，可實現穩定地操作且可靠性高之一記憶體。
對於第一實施例至第九實施例之儲存元件3，藉由將自旋障壁層18之一部分之膜厚度值設定為小於該設定膜厚度值之一值(包含一膜厚度零)形成一低電阻區域30(或31)。即，藉由使自旋障壁層18之一部分具有薄於該設定膜厚度值之一膜厚度或一膜厚度零(即，移除)，可實際上實現低電阻區域30及31。
形成第一實施例至第三實施例、第六實施例及第七實施例之儲存元件使得進入部分之膜厚度值係由於電極層19之一部分經形成以在膜厚度方向上相對於自旋障壁層18進入而小於該設定膜厚度值之一值。如此一來，由電極層19可見，可形成自旋障壁層之一部分作為薄膜低電阻區域。
形成第一實施例至第三實施例之儲存元件3使得第二電極層19B之一部分在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上相對於自旋障壁層18進入。在此情況中，可容易實現一層結構，其中電極層19使用藉由蝕刻移除第一電極層19A之一部分且在薄化自旋障壁層18之一部分之後進一步填充第二電極層之一方法進入自旋障壁 層18。
藉由形成第四實施例、第五實施例、第八實施例及第九實施例之儲存元件3使得電極層19之一部分藉由在膜厚度方向上行進穿過自旋障壁層18接觸儲存層17，從而產生一低電阻區域31，其中通過部分之膜厚度值低於設定膜厚度值。
即，藉由形成電極層19之一部分以憑藉行進穿過自旋障壁層18接觸儲存層，可移除自旋障壁層18之一部分且將歸因於自旋障壁層18之電阻製成極小。
形成第四實施例及第五實施例之儲存元件3使得第二電極層19B之一部分藉由在膜厚度方向上行進穿過第一電極層19A之後在膜厚度方向上行進穿過自旋障壁層18接觸儲存層17。在此情況中，可容易實現一層結構，其中電極層19藉由使用憑藉蝕刻移除第一電極層19A之一部分且在移除自旋障壁層18之一部分之後進一步填充第二電極層19B之一方法行進穿過自旋障壁層18而接觸儲存層17。
在第一實施例至第九實施例之儲存元件3中，藉由形成自旋障壁層18使得在膜表面之一中心區域及一周邊區域之一者或二者中膜厚度值係小於設定膜厚度值之一值而產生一低電阻區域30(或31)。
膜表面之中心區域或周邊區域之薄化容易透過自(例如)一傾斜方向蝕刻或類似物而實現，且適用於製造包含低電阻區域30及31之儲存元件3。
對於第十實施例至第十二實施例之儲存元件3，藉由還原自旋障壁層18之一部分區域中之氧化物形成低電阻區域32。可藉由還原組態自旋障壁層18之氧化物之一部分產生具有一低電阻值之一區域，且可以不使用物理薄化之一方法形成低電阻區域32。
對於第十實施例至第十二實施例之儲存元件3，第二電極層19B係由與第一電極層19A相比具有對氧化物之一更高反應性之一材料製 成，且藉由憑藉在膜厚度方向上行進穿過或進入第一電極層19A接觸或靠近該自旋障壁層18之第二電極層19B之一部分還原該自旋障壁層18中之一部分區域中之氧化物來形成低電阻區域32。
若第二電極層19B係由具有對氧化物之高反應性之一材料(諸如具有一高離子化傾向之一材料)製成且接觸或靠近自旋障壁層18之一部分，則可產生其中還原自旋障壁層18之一部分區域之氧化物之一低電阻區域32，且該材料適用於製造具有一低電阻區域32之一儲存元件3。
在第十實施例至第十二實施例之儲存元件3中，第一電極層19A係使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC及ITO之至少一者形成，且第二電極層19B係使用Ti、Ta、Nb、Zr、Hf及Y之至少一者形成。根據此等材料，自旋障壁層18中接觸第一電極層19A之一部分中之氧化物不易還原，且可藉由還原接觸或靠近第二電極層19B之部分中之氧化物形成低電阻區域32。
對於第一實施例至第十二實施例之儲存元件3，自旋障壁層18係使用MgO、Al2O3及SiO2之至少一者形成。如此一來，可在儲存層17與自旋障壁層18之間獲得有利的介面磁化各向異性。
對於第一實施例至第十二實施例之儲存元件3，自旋障壁層18之設定膜厚度值係0.6nm或更大及0.7nm或更小。因此，可實現具有低表面電阻及一有利矯頑力之一儲存元件3。
在第一實施例至第十二實施例之儲存元件3中，儲存層17係使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi及MnAl之至少一者形成。此等材料適用於儲存層17之垂直磁化。
該實施例之儲存裝置包含根據一磁體之磁化狀態保存資訊之上文描述之儲存元件3及彼此交叉之兩種類型的佈線(1及6)。儲存元件3配置於該兩種類型的佈線(1及6)之間，且儲存裝置經組態使得一電流 透過該兩種類型的佈線(1及6)在堆疊方向上流動至儲存元件3。
產生能夠操作為一低電壓及一低電流之一非揮發性記憶體，其中儲存元件3具有如上文描述之優越矯頑力特性。因此，該實施例之儲存裝置能夠減小寫入電流並減小在執行至儲存元件3之寫入時所消耗的功率。一記憶體胞係由儲存元件3組態，且可減小記憶體總體功率消耗。
可實現具有優越資訊保存特性且在低功率消耗下穩定操作之一高度可靠儲存裝置。
具有圖1中所示之組態且包含描述為第一實施例至第十二實施例之儲存元件3之儲存裝置具有能夠藉由應用一般半導體MOS形成程序製造之優點。該實施例之儲存裝置適用於作為一通用記憶體之應用。
第十三實施例至第十七實施例之製造方法包含以下步驟。
依序堆疊磁化固定層15、穿隧障壁層16、儲存層17及自旋障壁層18(圖8A及圖9A)之一第一步驟。
在自旋障壁層18上堆疊第一電極層19A(圖8A及圖9A)之一第二步驟。
在上述層結構化體之周邊中填充一絕緣材料20，將第一電極層19A及絕緣材料20之上表面加工成實質上平坦之一狀態或將絕緣材料20之上表面加工成比第一電極層19A之上表面更突出之一狀態(圖8B及圖8C以及圖9E及圖9F)之一第三步驟。
移除或薄化第一電極層19A之一部分(圖8D、圖10A、圖11A、圖12A及圖13D)之一第四步驟。
在移除或薄化一部分之第一電極層19A上堆疊第二電極層19B(圖8E及圖8F、圖10B及圖10C、圖11B及圖11C、圖12C及圖12D以及圖14B及圖14C)之一第五步驟。
在此情況中，可藉由在第四步驟中加工第一電極層19A之一部分 之後在第五步驟中堆疊第二電極層19B而相對容易地製造第一實施例至第十二實施例之儲存元件3之結構。
在第四步驟中，藉由在移除第一電極層19A之一部分之後薄化自旋障壁層18之一部分，藉由形成具有低於設定膜厚度值之一膜厚度值之自旋障壁層18之一部分形成一低電阻區域30(或31)。如此一來，可獲得其中電極層19進入自旋障壁層18之一層結構，且(例如)該結構適用於製造第一實施例至第九實施例之儲存元件3。
在第二電極層19B中使用對氧化物之反應性比第一電極層19A高之一材料，在第五步驟中堆疊之第二電極層19B之一部分藉由在膜厚度方向上行進穿過或進入第一電極層19A(在第四步驟中移除或薄化其之一部分)而接觸或靠近自旋障壁層18，且藉此可藉由還原自旋障壁層18中之一部分區域中之氧化物形成低電阻區域32。如此一來，可產生具有一低電阻值之一區域作為自旋障壁層18之一部分，且該區域適用於製造第十實施例至第十二實施例之儲存元件3。
6.修改實例
雖然上文已描述該等實施例，但是本發明之技術不限於上述實施例中描述之儲存元件3之層結構，且可採用各種層結構。
例如，可使用具有由三層或更多層不同材料製成之電極層19之一組態。
儲存層17及磁化固定層15可為由一鐵磁體(諸如FeCoB)製成之一單層，或可具有如圖15中之樣本中之多層結構。
底層14可具有一單一材料或具有複數種材料之一堆疊結構。
雖然本發明之儲存元件3之結構係一磁阻效應元件(諸如一穿隧磁阻(TMR)元件)之一組態，但是如TMR元件之磁阻效應元件能夠不僅應用於上文描述之儲存裝置，而且應用於一磁頭及安裝有磁頭之一硬碟機、一積體電路晶片及進一步各種電子裝置以及電裝置(諸如一個 人電腦、一行動終端機、一行動電話及一磁性感測器裝置)。
圖19A及圖19B展示其中具有儲存元件3之結構之磁阻效應元件101應用於一複雜磁頭100之一實例。圖19A係展示其中一部分呈凹口使得可瞭解其之內部結構之一複合磁頭100之一透視圖，圖19B係複合磁頭100之一截面圖。
複合磁頭100係一硬碟裝置或類似物中使用之一磁頭，其中應用本發明之技術之磁阻效應磁頭形成於一基板122上且一電感式磁頭堆疊並形成在磁阻效應磁頭上。磁阻效應磁頭操作為一重現頭，且電感式磁頭操作為一記錄頭。換言之，複合磁頭100係組態為一重現頭與一記錄頭之一複合物。
安裝至複合磁頭100之磁阻效應磁頭係一所謂的屏蔽MR磁頭，且包含經由一絕緣層123形成於一基板122上之一第一磁性屏蔽125、經由一絕緣層123形成於第一磁性屏蔽125上之一磁阻效應元件101及經由一絕緣層123形成於磁阻效應元件101上之一第二磁性屏蔽127。絕緣層123係由諸如Al2O3或SiO2之一絕緣材料形成。
第一磁性屏蔽125係用於磁性地屏蔽磁阻效應元件101之下層側，且係由諸如Ni-Fe之一軟磁性材料形成。一磁阻效應元件101經由絕緣層123形成於第一磁性屏蔽125上。
磁阻效應元件101用作偵測來自磁阻效應磁頭中之一磁性記錄媒體之磁性信號之一磁性敏感元件。磁阻效應元件101具有與上文描述之儲存元件3相同之膜組態。
磁阻效應元件101形成為一實質上矩形形狀，且經形成使得其之一側表面曝露於一磁性記錄媒體之相對表面。偏壓層128及129配置在磁阻效應元件101之兩端上。形成連接至偏壓層128及129之連接端子130及131。一感測電流經由連接端子130及131供應給磁阻效應元件101。
經由絕緣層123在偏壓層128及129之上部上提供一第二磁性屏蔽層127。
堆疊且形成於如上文之磁阻效應磁頭上之電感式磁頭包含：一磁性核心，其由第二磁性屏蔽127及一上層核心132組態；及一薄膜線圈133，其經形成以纏繞磁性核心。
上層核心132與第二磁性屏蔽122形成一閉合磁性電路，係一電感式磁頭之磁性核心，且係由諸如Ni-Fe之一軟磁性材料形成。第二磁性屏蔽127及上層核心132使其等前端部分曝露於磁性記錄媒體之相對表面，且經形成使得第二磁性屏蔽127及上層核心132在其等後端部分處彼此接觸。第二磁性屏蔽127及上層核心132之前端部分經形成使得第二磁性屏蔽127及上層核心132在一磁性記錄媒體之相對表面中分離達一預定間隙g。
換言之，在複合磁頭100中，第二磁性屏蔽127不僅磁性地屏蔽磁阻效應元件126之上層側，而且用作電感式磁頭之一磁性核心，且電感式磁頭之磁性核心係由第二磁性屏蔽127及上層核心132組態。間隙g係電感式磁頭之一記錄磁性間隙。
在第二磁性屏蔽127上形成嵌入在絕緣層123中之一薄膜線圈133。薄膜線圈133經形成以纏繞由第二磁性屏蔽127及上層核心132形成之一磁性核心。雖然圖式中未展示，但是薄膜線圈133之兩個端部經形成以曝露於外部，且形成於薄膜線圈133之兩端處之端子係用於電感式磁頭之外部連接之端子。換言之，在將一磁性信號記錄至磁性記錄媒體期間，將一記錄電流自用於外部連接之端子供應至薄膜線圈133。
雖然如上文之複合磁頭100具有安裝為重現頭之磁阻效應磁頭，但是磁阻效應磁頭亦包含應用本發明之技術之磁阻效應元件101作為偵測來自一磁性記錄媒體之磁性信號之磁性敏感元件。因為應用本發 明之技術之磁阻效應元件101展示如上文描述之極優越特性，所以磁阻效應磁頭能夠回應於磁性記錄中之進一步增加的高記錄密度。
此處，本技術亦可採用以下組態。
(1)一種儲存元件，其包含一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成；其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存。
(2)根據(1)之儲存元件，其中該自旋障壁層藉由經形成使得一部分膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域。
(3)根據(2)之儲存元件，其中在該自旋障壁層與接觸該儲存層之該表面相對之表面側上提供一電極層，且其中該電極層之一部分經形成以在膜厚度方向上相對於該自旋障壁層進入，且經形成使得該自旋障壁層之進入部分之膜厚度值係低於該設定膜厚度值之一值。
(4)根據(3)之儲存元件，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，且其中該第二電極層之一部分經形成以在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上相對於該自旋障壁層進入。
(5)根據(2)之儲存元件，其中在該自旋障壁層與接觸該儲存層之該表面相對之該表面側上提供一電極層，且其中該電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層，且經形成使得該自旋障壁層之通過部分之膜厚度值係低於該設定 膜厚度值之一值。
(6)根據(5)之儲存元件，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，且其中該第二電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上行進穿過自旋障壁層來接觸該儲存層。
(7)根據(2)至(6)之儲存元件，其中該自旋障壁層藉由經形成使得在一膜表面之一中心區域及一周邊區域之一者或二者中該膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域。
(8)根據(1)之儲存元件，其中藉由在該自旋障壁層之一部分區域中還原氧化物形成該低電阻區域。
(9)根據(8)之儲存元件，其中在該自旋障壁層與接觸該儲存層之該表面相對之該表面側上提供一電極層，該電極層經組態以具有其中自該自旋障壁層側依序堆疊不同材料之複數個層，包含一第一電極層及一第二電極層，其中該第二電極層係由與該第一電極層相比具有對氧化物之一更高反應性之一材料製成，且其中藉由憑藉在該膜厚度方向上行進穿過或進入該第一電極層而接觸或靠近該自旋障壁層之該第二電極層之一部分還原該自旋障壁層中之一部分區域中之氧化物形成該低電阻區域。
(10)根據(9)之儲存元件，其中該第一電極層係使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC及ITO之至少一者形成，且其中該第二電極層係使用Ti、Ta、Nb、Zr、Hf及Y之至少一者形成。
(11)根據(1)至(10)之儲存元件，其中該自旋障壁層係使用MgO、Al2O3及SiO2之至少一者形成。
(12)根據(1)至(11)之儲存元件，其中該設定膜厚度值係0.6nm或更大及0.7nm或更小。
(13)根據(1)至(12)之儲存元件，其中該儲存層係使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi及MnAl之至少一者形成。
(14)一種儲存裝置，其包含：一儲存元件，其透過一磁性材料之磁化狀態保存資訊；及兩種類型的佈線，其等彼此交叉，其中該儲存元件包含一層結構，該層結構包含：一儲存層，其包含平行於一膜表面之磁化，其中對應於該資訊改變一磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，且其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由憑藉在該層結構之堆疊方向上流動之一電流改變該儲存層之該磁化方向來執行該儲存層上之資訊儲存，其中該儲存元件配置在該兩種類型的佈線之間，且其中一電流透過該兩種類型的佈線在該堆疊方向上流動至該儲存元件。
(15)一種製造包含一層結構之一儲存元件之方法，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，且其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由憑藉在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存，該方法包含：依序堆疊該磁化固定層、該穿隧障壁層、該儲存層及該自旋障壁 層之一第一步驟；在該自旋障壁層上堆疊一第一電極層之一第二步驟；在歸因於該堆疊之一結構體之周邊中填充一絕緣材料且將該第一電極層及該絕緣材料之上表面加工成實質上平坦或將該絕緣材料之該上表面加工成比該第一電極層之該上表面更突出之一第三步驟；移除或薄化該第一電極層之一部分之一第四步驟；及在其中移除或薄化一部分之該第一電極層上堆疊一第二電極層之一第五步驟。
(16)根據(15)之製造一儲存元件之方法，其中該自旋障壁層經形成使得該低電阻區域係藉由憑藉在該第四步驟中移除該第一電極層之一部分之後薄化或移除該自旋障壁層之一部分而將其之一部分之膜厚度值設定為低於該設定膜厚度值之一值加以形成。
(17)根據(15)之製造一儲存元件之方法，其中在該第二電極層中使用對氧化物之反應性高於該第一電極層之一材料，且其中藉由在該第五步驟中堆疊之憑藉在膜厚度方向上行進穿過或進入在該第四步驟中移除或薄化其之一部分之該第一電極層而接觸或靠近該自旋障壁層之該第二電極層之一部分還原該自旋障壁層中之一部分區域中之氧化物來形成該低電阻區域。
(18)一種包含一儲存元件之磁頭，其中該儲存元件包含一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，且其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中。
熟習此項技術者應瞭解可取決於設計需求及其他因數發生各種修改、組合、子組合及變更，只要該等修改、組合、子組合及變更係 在隨附申請專利範圍或其等效物之範疇內。

Claims (14)

  1. 一種儲存元件，其包括一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存，其中該自旋障壁層藉由經形成使得一部分膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域，其中在該自旋障壁層與接觸該儲存層之該表面相對之表面側上提供一電極層，其中該電極層之一部分經形成以在膜厚度方向上相對於該自旋障壁層進入，且經形成使得該自旋障壁層之進入部分之膜厚度值係低於該設定膜厚度值之一值，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，及其中該第二電極層之一部分經形成以在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上相對於該自旋障壁層進入。
  2. 如請求項1之儲存元件，其中在該自旋障壁層與接觸該儲存層之該表面相對之該表面側上提供一電極層，及其中該電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層，且經形成使得該自旋障壁層之通過部分之膜厚度值係低於該設定膜厚度值之一值。
  3. 如請求項2之儲存元件，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，及其中該第二電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層。
  4. 如請求項1之儲存元件，其中該自旋障壁層藉由經形成使得在一膜表面之一中心區域及一周邊區域之一者或二者中該膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域。
  5. 如請求項1之儲存元件，其中藉由在該自旋障壁層之一部分區域中還原氧化物形成該低電阻區域。
  6. 如請求項5之儲存元件，其中在該自旋障壁層與接觸該儲存層之該表面相對之該表面側上提供一電極層，該電極層經組態以具有其中自該自旋障壁層側依序堆疊不同材料之複數個層，包含一第一電極層及一第二電極層，其中該第二電極層係由與該第一電極層相比具有對氧化物之一更高反應性之一材料製成，及 其中藉由憑藉在該膜厚度方向上行進穿過或進入該第一電極層而接觸或靠近該自旋障壁層之該第二電極層之一部分還原該自旋障壁層中之一部分區域中之氧化物形成該低電阻區域。
  7. 如請求項6之儲存元件，其中該第一電極層係使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC及ITO之至少一者形成，及其中該第二電極層係使用Ti、Ta、Nb、Zr、Hf及Y之至少一者形成。
  8. 如請求項1之儲存元件，其中該自旋障壁層係使用MgO、Al2O3及SiO2之至少一者形成。
  9. 如請求項1之儲存元件，其中該設定膜厚度值係0.6nm或更大及0.7nm或更小。
  10. 如請求項1之儲存元件，其中該儲存層係使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi及MnAl之至少一者形成。
  11. 一種儲存裝置，其包括：一儲存元件，其透過一磁性材料之磁化狀態保存資訊；及兩種類型的佈線，其等彼此交叉，其中該儲存元件包含一層結構，該層結構包含一儲存層，其包含平行於一膜表面之磁化，其中對應於該資訊改變一磁化方向，一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化，一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成，及 一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，及其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由憑藉在該層結構之堆疊方向上流動之一電流改變該儲存層之該磁化方向來執行該儲存層上之資訊儲存，其中該自旋障壁層藉由經形成使得一部分膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域，其中在該自旋障壁層與接觸該儲存層之該表面相對之表面側上提供一電極層，其中該電極層之一部分經形成以在膜厚度方向上相對於該自旋障壁層進入，且經形成使得該自旋障壁層之進入部分之膜厚度值係低於該設定膜厚度值之一值，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，其中該第二電極層之一部分經形成以在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上相對於該自旋障壁層進入，其中該儲存元件配置在該兩種類型的佈線之間，及其中一電流透過該兩種類型的佈線在該堆疊方向上流動至該儲存元件。
  12. 一種包括一儲存元件之磁頭，其中該儲存元件包含一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參 考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，及其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中其中該自旋障壁層藉由經形成使得一部分膜厚度值係低於該設定膜厚度值之一值而設定為該低電阻區域，其中在該自旋障壁層與接觸該儲存層之該表面相對之表面側上提供一電極層，其中該電極層之一部分經形成以在膜厚度方向上相對於該自旋障壁層進入，且經形成使得該自旋障壁層之進入部分之膜厚度值係低於該設定膜厚度值之一值，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，其中該第二電極層之一部分經形成以在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上相對於該自旋障壁層進入。
  13. 一種儲存元件，其包括一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及 一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，其中一低電阻區域形成於經形成具有一預定設定膜厚度值之該自旋障壁層之一部分中，且藉由在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存，其中在該自旋障壁層與接觸該儲存層之該表面相對之表面側上提供一電極層，其中該電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層，且經形成使得該自旋障壁層之通過部分之膜厚度值係低於該設定膜厚度值之一值，其中該電極層係由包含自該自旋障壁層側依序堆疊之一第一電極層及一第二電極層之複數個層形成，及其中在該第二電極層之一部分經形成以藉由在該膜厚度方向上行進穿過該第一電極層之後在該膜厚度方向上行進穿過該自旋障壁層來接觸該儲存層。
  14. 一種儲存元件，其包括一層結構，該層結構包含：一儲存層，其包含垂直於膜表面之磁化，其中對應於資訊改變磁化方向；一磁化固定層，其包含變成儲存於該儲存層上之資訊之一參考之垂直於該膜表面之磁化；一穿隧障壁層，其由提供於該儲存層與該磁化固定層之間之氧化物製成；及一自旋障壁層，其由經提供接觸該儲存層與接觸該穿隧障壁層之表面相對之側之表面之氧化物製成，其中一低電阻區域形成於經形成具有一預定設定膜厚度值之 該自旋障壁層之一部分中，且藉由在該層結構之堆疊方向上流動之電流改變該儲存層之該磁化方向而執行該儲存層上之資訊儲存，其中藉由在該自旋障壁層之一部分區域中還原氧化物形成該低電阻區域，其中在該自旋障壁層與接觸該儲存層之該表面相對之該表面側上提供一電極層，該電極層經組態以具有其中自該自旋障壁層側依序堆疊不同材料之複數個層，包含一第一電極層及一第二電極層，其中該第二電極層係由與該第一電極層相比具有對氧化物之一更高反應性之一材料製成，及其中藉由憑藉在該膜厚度方向上行進穿過或進入該第一電極層而接觸或靠近該自旋障壁層之該第二電極層之一部分還原該自旋障壁層中之一部分區域中之氧化物形成該低電阻區域。
TW103117218A 2013-06-17 2014-05-15 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭 TWI622158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013126388A JP6182993B2 (ja) 2013-06-17 2013-06-17 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP2013-126388 2013-06-17

Publications (2)

Publication Number Publication Date
TW201507106A TW201507106A (zh) 2015-02-16
TWI622158B true TWI622158B (zh) 2018-04-21

Family

ID=52018520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117218A TWI622158B (zh) 2013-06-17 2014-05-15 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭

Country Status (4)

Country Link
US (1) US9397288B2 (zh)
JP (1) JP6182993B2 (zh)
CN (1) CN104241286B (zh)
TW (1) TWI622158B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040105B2 (ja) 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP6498968B2 (ja) 2015-03-11 2019-04-10 株式会社東芝 磁気抵抗素子および磁気メモリ
US10050192B2 (en) 2015-12-11 2018-08-14 Imec Vzw Magnetic memory device having buffer layer
JP6540786B1 (ja) * 2017-12-28 2019-07-10 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US11276649B2 (en) * 2019-06-28 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods having magnetic shielding layer
CN112289922B (zh) * 2019-07-22 2023-05-30 中电海康集团有限公司 磁传感器及其制作方法
CN112310273B (zh) * 2019-07-29 2023-04-07 中电海康集团有限公司 磁性隧道结及其制备方法
US11177225B2 (en) * 2020-02-04 2021-11-16 International Business Machines Corporation Semiconductor device including physical unclonable function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US20120023386A1 (en) * 2010-07-26 2012-01-26 Samsung Electronics Co., Ltd. Magnetic Memory Devices, Electronic Systems And Memory Cards Including The Same, Methods Of Manufacturing The Same, And Methods Of Controlling A Magnetization Direction Of A Magnetic Pattern
US8493695B1 (en) * 2011-06-28 2013-07-23 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having an improved signal to noise ratio

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
JP5039006B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
JP2012059906A (ja) 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US20120023386A1 (en) * 2010-07-26 2012-01-26 Samsung Electronics Co., Ltd. Magnetic Memory Devices, Electronic Systems And Memory Cards Including The Same, Methods Of Manufacturing The Same, And Methods Of Controlling A Magnetization Direction Of A Magnetic Pattern
US8493695B1 (en) * 2011-06-28 2013-07-23 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having an improved signal to noise ratio

Also Published As

Publication number Publication date
TW201507106A (zh) 2015-02-16
US9397288B2 (en) 2016-07-19
JP2015002281A (ja) 2015-01-05
JP6182993B2 (ja) 2017-08-23
CN104241286A (zh) 2014-12-24
CN104241286B (zh) 2018-09-21
US20140367814A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
TWI622158B (zh) 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
US20180226113A1 (en) Memory element and memory apparatus
CN106887247B (zh) 信息存储元件和存储装置
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TWI509603B (zh) Memory elements and memory devices
TWI514637B (zh) Memory elements and memory devices
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TWI473088B (zh) Memory elements and memory devices
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
US20190279698A1 (en) Storage device, manufacturing method therefor, and storage apparatus
JP2013115412A (ja) 記憶素子、記憶装置
JP4187021B2 (ja) 記憶素子及びメモリ
TW201222546A (en) Memory element and memory device
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
KR20120126014A (ko) 기억 소자, 기억 장치
JP2008198875A (ja) スピン注入磁化反転素子および磁気ランダムアクセスメモリ装置
JP2004055754A (ja) 磁気抵抗効果素子及び磁気メモリ装置