CN103946974A - 存储元件、存储装置 - Google Patents

存储元件、存储装置 Download PDF

Info

Publication number
CN103946974A
CN103946974A CN201280057904.7A CN201280057904A CN103946974A CN 103946974 A CN103946974 A CN 103946974A CN 201280057904 A CN201280057904 A CN 201280057904A CN 103946974 A CN103946974 A CN 103946974A
Authority
CN
China
Prior art keywords
layer
accumulation layer
memory element
magnetization
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280057904.7A
Other languages
English (en)
Inventor
内田裕行
细见政功
大森广之
别所和宏
肥后丰
浅山徹哉
山根一阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103946974A publication Critical patent/CN103946974A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

为了获得提供一种具有优良的均衡性能并同时确保热稳定性的存储元件。存储元件设置有分层结构体，所述分层结构体包括存储层、磁化固定层和中间层。所述存储层具有与膜面垂直的磁化，其中所述磁化的方向根据信息而改变。所述磁化固定层具有成为存储在所述存储层中的信息的基准的、与所述膜面垂直的磁化。所述中间层由非磁性材料形成并设置在所述存储层与所述磁化固定层之间。所述存储层包括多层结构层，非磁性材料和氧化物层压在所述多层结构层中，所述存储层的磁化的方向通过在所述分层结构体的层压方向上施加电流来改变，从而将信息记录在所述存储层中。

Description

存储元件、存储装置
技术领域
本发明涉及具有多个磁性层并使用自旋扭矩磁化反转做出记录的一种存储元件和一种存储装置。
背景技术
随着从移动终端到大容量服务器的各种信息装置的快速发展，在诸如构成这些装置的存储器和逻辑等的元件中不断追求更高的性能提高，诸如，更高的集成度、更快的速度和更低的功耗。具体地，半导体非易失性存储器已取得显著进步，作为大容量文件存储器，闪存普及的速率使得硬盘驱动器被闪存所取代。同时，已进行了将FeRAM(铁电随机存取存储器)、MRAM(磁随机存取存储器)、PCRAM(相变随机存取存储器)等开发成为当前通用的或非门(NOR)闪存、DRAM等的替代物，从而将它们用于代码存储或用作工作存储器。这些中的一部分已经投入实际运用。
在这些存储器当中，MRAM利用磁性材料的磁化方向执行数据存储以使得可进行高速地、几乎无限制次数(1015次以上)的重写，因此，其已经被用在诸如工业自动化和航空器之类的领域中。由于高速操作和可靠性，在不久的将来期望将MRAM用于代码存储或工作存储器。然而，其存在与降低功耗、增加容量相关的挑战。这是由MRAM的记录原理(即，利用从互连件生成的电流磁场来对磁化进行反转的方法)导致的基本问题。
作为解决该问题的一种方法，不使用电流磁场的记录方法，即，磁化反转方法，正在审查中。具体地，已对自旋扭矩磁化反转进行了积极研究(例如，参见专利文献1，2和3，以及非专利文献1和2)。
类似于MRAM，使用自旋扭矩磁化反转的存储元件通常包括MTJ(磁性隧道结)元件和TMR(隧道型磁阻)元件。
该配置利用这样的现象：其中，当经过被固定在任意方向上的磁性层的自旋极化电子进入另一自由(方向未被固定)磁性层时，扭矩(其也被称为自旋转移扭矩)被施加给磁性层，并且当具有预定阈值以上的电流流动时该自由磁性层被反转。0/1的重写是通过改变电流的极性来执行的。
在具有大约0.1μm的尺寸的元件的情况下，用于反转的电流的绝对值为1mA以下。另外，由于该电流值与该元件的体积成比例地下降，因此可以进行缩放。另外，由于不需要MRAM中生成记录电流磁场所必要的字线，因此优点在于单元结构变得简单。
在下文中，将利用自旋扭矩磁化反转的MRAM称为自旋扭矩磁随机存取存储器(ST-MRAM)。自旋扭矩磁化反转也被称为自旋注入磁化反转。对作为非易失性存储器的ST-MRAM寄予厚望：该非易失性存储器能够实现更低功耗和更大容量，同时维持MRAM的可执行高速、几乎无限制的重写的优点。
引用列表
专利文献
专利文献1：日本未经审查的专利申请公报No.2003-17782
专利文献2：美国专利No.6,256,223
专利文献3：日本未经审查的专利申请公报No.2008-227388
非专利文献
非专利文献1：Physical Review B,54,9353(1996)
非专利文献2：Journal of Magnetism and Magnetic Materials,159,L1(1996)
非专利文献3：Nature Materials.,5,210(2006)
发明内容
本发明要解决的问题
虽然各种材料被视为用于ST-MRAM的存储元件的铁磁性材料，但是具有垂直磁各向异性的材料与具有面内磁各向异性的材料相比通常被视为适用于更低的功耗和更大的容量。这是因为垂直磁化具有在自旋扭矩磁化反转期间应被超过的更低阈值并且垂直磁化膜具有有利于保持存储元件的通过容量增加而小型化的热稳定性的高磁各向异性。
同时，为了实现高密度的存储元件，在低电流下稳定地保持记录是必要的。然而，具有垂直磁各向异性的存储元件通常被认为具有有助于记录电流的较高阻尼常数，因此不利于减小记录电流。
鉴于以上情况，本发明的目的是提出了一种提高磁性能并减小记录电流的相对容易的方法，并提供了一种能够在低电流下稳定进行记录的存储元件作为ST-MRAM。
解决问题的手段
本发明的存储元件包括分层结构体，其包括：具有与膜面垂直的磁化的存储层，其中，所述磁化的方向根据信息而改变；具有与所述膜面垂直的磁化的磁化固定层，所述磁化成为存储在所述存储层中的信息的基础；以及由非磁性材料形成并设置在所述存储层与所述磁化固定层之间的中间层。然后，所述存储层包括多层结构层，非磁性材料和氧化物层压在所述多层结构层中，所述存储层的磁化的方向通过在所述分层结构体的层压方向上施加电流来改变以将信息记录在所述存储层中。
此外，本发明的存储装置包括基于磁性材料的磁化状态保持信息的存储元件，所述存储元件包括分层结构体，所述分层结构体包括：具有与膜面垂直的磁化的存储层，其中，所述磁化的方向根据信息而改变，所述存储层的磁化的方向通过在所述分层结构体的层压方向上施加电流来改变以将信息记录在所述存储层中，所述存储层包括多层结构层，非磁性材料和氧化物层压在所述多层结构层中；具有与所述膜面垂直的磁化的磁化固定层，所述磁化成为存储在所述存储层中的信息的基础；以及由非磁性材料形成并设置在所述存储层与所述磁化固定层之间的中间层；以及所述存储元件还包括彼此互连的两种互连件。然后，所述存储元件设置在两种互连件之间，层压方向上的电流通过两种互连件施加至存储元件。
根据本发明的存储元件，因为其包括基于磁性材料的磁化状态保持信息的存储层，所以磁化固定层经由中间层设置在存储层上，并且该信息通过使用利用在层压方向上流动的电流生成的自旋扭矩磁化反转而记录在存储层中以便反转存储层的磁化，可以通过在层压方向上施加电流来记录信息。此时，由于存储层包括其中层压有非磁性材料和氧化物的多层结构层，因此可以减小对反转存储层的磁化方向所必需的电流值。
另一方面，由于垂直磁化膜的较强的磁各向异性能量，可以足以保持存储层的热稳定性。
从减小反向电流并确保热稳定性的观点出发，注意到使用垂直磁化膜作为存储层的结构。例如，根据非专利文献3，指出了通过使用垂直磁化膜(诸如Co/Ni多层膜)作为存储层减小反向电流并确保热稳定性的可能性。
具有垂直磁各向异性的磁性材料的实例包括稀土过渡金属合金(TbCoFe或类似物)、金属多层膜(Co/Pd多层膜或类似物)、有序合金(FePt或类似物)、及使用氧化物与磁性金属(Co/MgO或类似物)之间的界面各向异性的材料。
然而，使用界面磁各向异性的材料，即，包括Co或Fe的磁性材料层压在MgO(其是隧道势垒)上的材料鉴于隧道结结构的采用是有前景的，从而实现高磁阻变化率，其在ST-MRAM中提供大型读出信号，考虑了制造时的热阻力或容易性。
然而，由界面磁各向异性引起的垂直磁各向异性的各向异性能小于晶体磁各向异性、单离子各向异性或类似物的各向异性能，并随磁性层的厚度增加而减小。
鉴于以上情况，在本发明中，存储层的铁磁材料为Co-Fe-B层，并且存储层形成为包括层压结构体，该层压结构体包括氧化物和非磁性层。因此，增强了存储层中的各向异性。
此外，根据本发明的存储装置的配置，层压方向上的电流通过两种互连件施加至存储元件并且发生自旋转移。因此，通过在存储元件的层压方向上通过两种互连件施加电流可以使用自旋扭矩磁化反转来记录信息。
此外，因为可以足以维持存储层的热稳定性，可以稳定地保持存储在存储元件中的信息，并且可以实现存储装置的小型化，提高可靠性，并减小功耗。
本发明的效果
根据本发明，因为获得了具有较高垂直磁各向异性的存储元件，所以可以配置具有均衡良好性能并同时足以确保充当信息保持容量的热稳定性的存储元件。
因此，可以消除操作错误并且可以充分获得存储元件的操作裕量。因此，可以实现高可靠性的、稳定操作的存储器。
而且，可以减小写入电流并且当在存储元件上执行写入时可以减小功耗。
因此，可以减小整个存储装置的功耗。
附图说明
图1是本发明实施例的存储装置的结构图。
图2是实施例的存储装置的剖面图。
图3是示出了实施例的相应存储元件的分层结构体的示图。
图4是示出了用于实施例的存储元件的实验的相应样本的层压结构体的图。
图5是示出了实施例的存储元件的不同层压结构体(样本1至5)中的磁各向异性的温度变化的实验结果的示图。
图6是示出了实施例的存储元件的不同层压结构体(样本3，6和7)中的磁各向异性的温度变化的实验结果的示图。
图7是实施例的应用磁头的实例的说明图。
具体实施方式
在下文中，将按以下顺序描述本发明的实施例。
<1、实施例的存储装置的配置>
<2、实施例的存储元件的概述>
<3、实施例的具体配置>
<4、实验>
<5、修改例>
<1、实施例的存储装置的配置>
首先，将描述充当本发明实施例的存储装置的配置。
图1和图2中示出了实施例的存储装置示意图。图1是透视图，图2是剖面图。
如图1所示，实施例的存储装置包括例如存储元件3，其设置在彼此垂直的两种地址互连件(例如，字线和位线)的交点附近，充当ST-MRAM并且能够基于磁化状态保持信息。
也就是说，漏极区域8、源极区域7和栅电极1构成用于选择各个存储装置的选择晶体管，并被形成在诸如硅衬底的半导体衬底10中被元件隔离层2隔离开的部分上。其中，栅电极1也用作在图中的前后方向上延伸的一个地址互连件(字线)。
漏极区域8与图1中的用于选择的左右晶体管共同被形成，并且互连件9被连接到漏极区域8。
然后，具有储存层的存储元件3被布置在源极区域7和位线6之间，该存储层通过自旋扭矩磁化反转来反转磁化方向，该位线6被布置在上侧并在图1的左右方向上延伸。存储元件3例如由磁性隧道结元件(MTJ元件)构成。
如图2所示，存储元件3具有两个磁性层15和17。在这两个磁性层15和17中，一个磁性层被设为磁化固定层15(其中，磁化M15的方向被固定)，并且另一磁性层被设为磁化自由层(其中，磁化M17的方向是变化的)，即，存储层17。
另外，存储元件3分别通过上下接触层4被连接到位线6和源极区域7。
因此，当垂直方向上的电流通过两种类型的地址互连件1和6被施加给存储元件3时，存储层17的磁化M17的方向可以通过自旋扭矩磁化反转被反转。
在这样的存储装置中，需要以等于或小于选择晶体管的饱和电流的电流来执行写入，并且已知晶体管的饱和电流随着小型化而减小。因此，为了使该存储装置小型化，提高自旋传输效率并减小流入存储元件3的电流是有利的。
此外，需要确保高的磁阻改变率以放大读出信号。为了实现它，有效的是采用上述MTJ结构，即以如下方式来配置存储元件3：将中间层用作两个磁性层15和17之间的隧道绝缘层(隧道势垒层)。
在隧道绝缘层被用作中间层的情况下，流入存储元件3的电流量被限制以防止发生隧道绝缘层的绝缘击穿。即，从确保存储元件3的重复写入的可靠性的角度来说，限制自旋扭矩磁化反转所需的电流是有利的。应该注意，在一些情况下，自旋扭矩磁化反转所需的电流也被称为反转电流、存储电流等。
此外，由于该存储装置是非易失性存储装置，因此需要稳定地存储通过电流写入的信息。即，需要确保相对于存储层的磁化中的热波动的稳定性(热稳定性)。
在存储层的热稳定性未得到确保的情况下，经反转的磁化方向可能由于热(操作环境中的温度)而再次被反转，从而导致写入错误。
与现有技术中的MRAM相比，该存储装置中的存储元件3(ST-MRAM)在规模方面是有利的，即，有利之处在于存储层的体积可以较小。然而，由于体积较小，在其它特性相同的情况下，热稳定性可能恶化。
随着ST-MRAM的容量增大，存储元件3的体积变得更小，使得确保热稳定性变得重要。
因此，在ST-MRAM的存储元件3中，热稳定性是非常重要的特性，并且需要按照即使当体积减小时也确保其热稳定性的方式来设计存储元件。
<2、实施例的存储元件的概述>
接下来，将描述本发明实施例的存储元件的概述。
本发明实施例通过借助于上面提到的自旋扭矩磁化反转来反转存储层的磁化方向，来记录信息。
存储层由包括铁磁层的磁性材料构成，并且基于磁性材料的磁化状态(磁方向)保持信息。
图3示出了存储元件3和20的相应分层结构体的实例。
存储元件3具有例如如图3A所示的分层结构体，并且包括作为至少两个铁磁层的存储层17和磁化固定层15、以及被布置在这两个磁性层之间的中间层16。
存储层17具有与膜面垂直的磁化，在该膜面中磁化方向与该信息相对应地变化。
磁化固定层15具有与膜面垂直的磁化，其成为存储在存储层17中的信息的基础。
中间层16由非磁性材料形成并被设置在存储层17与磁化固定层15之间。
然后，通过在具有存储层17、中间层16和磁化固定层15的分层结构体的层压方向上注入自旋极化电子，存储层17的磁化方向被改变，从而将信息存储在存储层17中。
这里，将简要描述自旋扭矩磁化反转。
电子具有两种类型的自旋角动量。自旋的状态暂时被定义为向上和向下。向上自旋电子和向下自旋电子的数目在非磁性材料中是相同的。但是，向上自旋电子和向下自旋电子的数目在铁磁性材料中不同。在构成ST-MRAM的两个铁磁层中，即，磁化固定层15和存储层17中，将描述每层的磁矩的方向处于反方向上并且电子从磁化固定层15移动到存储层17的情况。
磁化固定层15是通过高的矫顽力使磁矩的方向固定的固定磁性层。
通过磁化固定层15的电子被自旋极化，即，向上自旋电子和向下自旋电子的数目不同。当作为非磁性层的中间层16的厚度被制作得充分薄时，在由于通过磁化固定层15而减弱自旋极化并且电子在非极化材料中变成共同的非极化状态(向上自旋电子和向下自旋电子的数目相同)之前，电子抵达另一磁性材料，即，存储层17。
存储层17中的自旋极化的符号被逆转以使得电子的一部分被反转用于降低系统能量，即，自旋角动量的方向被改变。此时，因为需要保持系统的整体角动量，所以与方向改变了的电子引起的总角动量变化相当的反作用也被施加给存储层17的磁矩。
在电流(即，每单位时间通过的电子数目)较小的情况下，方向改变了的电子的总数变小，从而使得存储层17的磁矩中发生的角动量的变化变小，但是当电流增大时，能够在单位时间内对角动量进行大的改变。
角动量随时间的变化就是扭矩，并且当扭矩超过阈值时，存储层17的磁矩开始进动，并且由于其单轴各向异性而旋转180度使得稳定。即，发生从反方向向同方向的反转。
当磁化方向为相同方向并且使得电子反向地从存储层17流向磁化固定层15时，电子然后在磁化固定层15被反射。当被反射并且被自旋反转的电子进入存储层17时，扭矩被施加并且磁矩被反转为反方向。然而，此时，引起反转所需的电流量大于从反方向反转为同方向的情况。
磁矩从相同方向向相反方向的反转难以从直观上来理解，但是可以认为磁化固定层15是固定的以使得磁矩不被反转，并且存储层17被反转以用于保持整个系统的角动量。因此，通过从磁化固定层15向存储层17或者在其反方向上施加与每个极性相对应的、具有预定阈值以上的电流来执行0/1的记录。
通过利用与现有技术中的MRAM类似地磁阻效应来执行信息的读取。即，与上述记录的情况一样，在与膜面垂直的方向上施加电流。然后，利用这样的现象：该元件所示出的电阻取决于存储层17的磁矩是与磁化固定层15的磁矩同向还是反向而变化。
用于磁化固定层15与存储层17之间的中间层16的材料可以是金属材料或绝缘材料，但是，可将绝缘材料用于中间层以获得相对高的读出信号(电阻改变率)并且通过相对低的电流来实现记录。此时的元件被称为强磁性隧道结(磁性隧道结：MTJ)元件。
取决于磁性层的易磁化轴是平面内方向还是垂直方向，通过自旋扭矩磁化反转来逆转磁性层的磁化方向所需要的电流的阈值Ic是不同的。
虽然本实施例的存储元件3和20是垂直磁化类似的，但是在现有技术的面内磁化的存储元件中，用于反转磁性层的磁化方向的反转电流用Ic_para表示。
当该方向从同向被反转为反向时，下式成立：
Ic_para＝(A.α.Ms.V/g(0)/P)(Hk+2πMs)。
当该方向从反向被反转为同向时，下式成立：
Ic_para＝-(A.α.Ms.V/g(π)/P)(Hk+2πMs)。
应该注意，同向和反向表示以磁化固定层的磁化方向为基准的存储层的磁化方向，并且也分别被称为平行方向和非平行方向。
另一方面，在根据该实例的垂直磁化类型存储元件中，反转电流用Ic_perp表示。当方向从同向被反转为反向时，下式成立：
Ic_perp＝(A.α.Ms.V/g(0)/P)(Hk-4πMs)。
当方向从反向被反转为同向时，下式成立：
Ic_perp＝-(A.α.Ms.V/g(π)/P)(Hk-4πMs)。
应该注意，A表示常数，α表示阻尼系数，Ms表示饱和磁化量，V表示元件体积，P表示自旋极化度，g(0)和g(π)分别表示与在同方向和反方向中传送到另一磁性层的自旋扭矩的效率相对应的系数，并且Hk表示磁各向异性。
在各个方程式中，当将垂直磁化类型中的项(Hk-4πMs)与面内磁化类型中的项(Hk+2πMs)相比较时，可以明白，垂直磁化类型适合于减小记录电流。
这里，反转电流Ic0和热稳定性指数Δ之间的关系用下面的(式1)来表示。
【式1】
应该注意，e表示电子电荷，η表示自旋注入效率，带杠的h表示减小的普朗克常量，α表示阻尼系数，kB表示玻尔兹曼常量，并且T表示温度。
在本实施例中，存储元件包括能够基于磁化状态保持信息的磁性层(存储层17)和磁化方向被固定的磁化固定层15。
其必须保持所写入信息以便起到存储器的作用。保持信息的能力的指数是热稳定性指数Δ(＝KV/kBT)。Δ用(式2)来表示。
【式2】
&Delta; = KV k B T = M S VH K 2 k B T
这里，Hk表示有效的各向异性磁场，kB表示玻尔兹曼常量，T表示温度，Ms表示饱和磁化量，V表示存储层的体积，并且K表示各向异性能量。
有效的各向异性磁场Hk受形状磁各向异性、所感应的磁各向异性、晶体磁各向异性等的影响。假设单个域连贯旋转模型的场合，则Hk将等于矫顽力。
热稳定性指数Δ和电流的阈值Ic通常具有折中的关系。因此，为了维持存储器特性，折中经常成为问题。
在实际中，在例如具有2nm厚度的存储层17以及100nm直径的平面图案的圆形TMR元件中，用以改变存储层的磁化状态的电流的值约为一百至数百μA。
相比之下，在现有技术的用于使用电流磁场反转磁化的MRAM中，写入电流超过几mA。
因此，在ST-MRAM的情况下，写入电流的阈值变得充分低，如上所述。因此，可以有效地降低集成电路的功耗。
另外，由于不再需要现有技术中的用于生成一般在MRAM中使用的电流磁场的互连件，因此在集成度方面，ST-MRAM相比于现有技术的MRAM是有利的。
然后，当自旋扭矩磁化反转被执行时，电流被直接施加到存储元件中以写入(记录)信息。因此，为了选择进行写入的存储单元，存储元件被连接到选择晶体管以构成存储单元。
在此情况下，流入存储元件的电流受到能够流入选择晶体管的电流量的限制，即，受到选择晶体管的饱和电流的限制。
为了减小记录电流，最好使用垂直磁化类型，如上所述。此外，垂直磁化膜一般能够提供比面内磁化膜更高的磁各向异性，并且因此，在使Δ保持更大方面是更可取的。
具有垂直各向异性的磁性材料的实例包括稀土过渡金属合金(TbCoFe或类似物)、金属多层膜(Co/Pd多层膜或类似物)、有序合金(FePt或类似物)、及在氧化物与磁性金属(Co/MgO或类似物)之间使用界面磁各向异性的材料。当稀土过渡金属合金通过加热而扩散并且结晶时，垂直磁各向异性消失，并且因此，稀土过渡金属合金作为ST-MRAM材料是不可取的。
已知金属多层膜在被加热时也会扩散，并且垂直磁各向异性劣化。由于在金属多层膜具有面心立方朝向(111)时会显现出垂直磁各向异性，因此可能难以实现高极化度层所需的朝向(001)，高极化度层包括MgO，以及与MgO相邻布置的Fe，CoFe和CoFeB。L10有序合金即使在高温时也是稳定的并且在朝向(001)上表现出垂直磁各向异性。因此，不会引起上面提到的问题。然而，L10有序合金在生产期间必须以500℃以上的十分高的温度被加热，或者在生产之后应当通过以500℃以上的高温被加热来规则地排列原子。其可能在诸如隧道势垒之类的层压薄膜的其它部分中引起不希望的扩散或界面粗糙度的增加。
相比之下，利用界面磁各向异性的材料，即，包括作为隧道势垒的MgO以及层压在其上的Co和Fe材料的材料几乎不会引起任何上述问题，并且因此非常有望作为ST-MRAM的存储层材料。
然而，为了增加微小元件的密度，需要进一步降低整个存储装置的功耗，尤其是减小写入电流，与其他材料类似。
为了解决这个问题，本发明的作者创建了一种结构，其中存储层17形成为包括其中层压有非磁性材料和氧化物的多层结构层，如图3B所示。
因此，可以获得具有高垂直磁各向异性的存储元件20，可以充分确保热稳定性(其是信息保持容量)，并且可以配置具有十分均衡性能的存储元件20。
此外，可以消除操作错误，并且可以充分获得存储元件20的操作裕量。因此，可以实现高可靠性的、稳定操作的存储器。
此外，当执行写入到存储元件20中时，可以减小写入电流并降低功耗。
结果，可以降低整个存储装置的功耗。
此外，考虑到选择晶体管的饱和电流值，作为存储层17与磁化固定层15之间的非磁性中间层16，使用包括绝缘材料的隧道绝缘层配置磁性隧道结(MTJ)元件。
这是因为利用隧道绝缘层配置磁性隧道结(MTJ)元件，所以与利用非磁导电层配置巨大磁阻效应(GMR)元件的情况相比使得能够具有高的磁阻变化率(MR率)，并且因此能够增加读出信号强度。
然后，具体地，通过使用氧化镁(MgO)作为充当隧道绝缘层的中间层16的材料，能够使磁阻变化率(MR率)较高。
此外，一般地，自旋转移效率取决于MR率，并且由于MR率较高，因此自旋转移效率被提高，因此能够减小磁化反转电流密度。
因此，当氧化镁被用作隧道绝缘层材料并且存储层17被使用时，能够通过自旋扭矩磁化反转来减小写阈值电流，并且因此能够以小的电流执行信息的写入(记录)。另外，能够增加读出信号强度。
因此，能够通过确保MR率(TMR率)来经由自旋扭矩磁化反转减小写阈值电流，并且能够以小的电流执行信息的写入(记录)。另外，能够增加读出信号强度。
如上所述，在隧道绝缘层由氧化镁(MgO)膜形成的情况下，希望将MgO膜晶体化并且使晶体朝向维持在(001)方向。
应该理解，在本实施例中，除了由氧化镁构成的配置，例如还可以利用各种绝缘材料、介电材料和半导体(诸如氧化铝，氮化铝，SiO2，Bi2O3，MgF2，CaF，SrTiO2，AlLaO3和A1-N-O)来构成布置在存储层17与磁化固定层15之间的中间层16(隧道绝缘层)。
从获得通过自旋扭矩磁化反转来反转存储层17的磁化方向所需的电流密度的角度来看，必须将隧道绝缘层的面积电阻值控制为数十Ωμm2以下。
然后，在由MgO膜形成的隧道绝缘层中，MgO膜的厚度必须被设为1.5nm以下以使得面积电阻值在上述范围内。
此外，在本发明的实施例中，覆盖层18与存储层17相邻地被布置，并且覆盖层可以形成氧化层。
作为覆盖层18的氧化物，例如可以使用MgO，氧化铝，TiO2，SiO2，Bi2O3，SrTiO2，AlLaO3和Al-N-O。
此外，希望使存储元件3的大小较小以便容易以小的电流来反转存储层17的磁化方向。
因此，存储元件3的面积希望被设为0.01μm2以下。
希望磁化固定层15和存储层17的每个的膜厚度为0.5nm至30nm。
存储元件的其它配置可以与现有技术中通过自旋扭矩磁化反转来记录信息的存储元件的配置相同。
可以以如下方式来配置磁化固定层15：仅通过铁磁层或者通过使用反铁磁层和铁磁层的反强磁耦合来固定磁化方向。
此外，磁化固定层15可以具有单一铁磁层，或多个铁磁层经由非磁性层层压在其中的层压铁钉合结构的配置。
作为构成具有层压铁钉合结构的磁化固定层15的铁磁层材料，可以使用Co，CoFe，CoFeB等。此外，作为非磁性层的材料，可以使用Ru，Re，Ir，Os等。
作为反铁磁层的材料，可以以诸如FeMn合金，PtMn合金，PtCrMn合金，NiMn合金，IrMn合金，NiO和Fe2O3之类的磁性材料为例。
此外，可以通过向这些磁性材料添加诸如Ag，Cu，Au，Al，Si，Bi，Ta，B，C，O，N，Pd，Pt，Zr，Ta，Hf，Ir，W，Mo和Nb之类的非磁元素来调节磁特性，或者除此之外，还可以调节结晶结构或者诸如结晶性质和物质稳定性之类的各种物理性质。
此外，与存储元件3的膜配置有关地，如果存储层17可被布置在磁化固定层15的下侧则不会出现问题。在这种情况下，上述导电氧化物覆盖层的作用由导电氧化物底层发挥。
<3、实施例的具体配置>
接下来，将描述本实施例的具体配置。
该存储装置包括存储元件3，存储元件3可以基于磁化状态保持信息，被布置在彼此垂直的两种地址互连件1和6(例如，字线和位线)的交点附近，如图1和图2所示。
然后，当垂直方向上的电流通过两种类型的地址互连件1和6被施加给存储元件3时，可以通过自旋扭矩磁化反转来反转存储层17的磁化方向。
图3A和图3B各自示出了本实施例的存储元件(ST-MRAM)的分层结构体的实例。
如上所述，在图3A中所示的存储元件3中，底层14、磁化固定层15、中间层16、存储层17和覆盖层18从下层侧起按所陈述的顺序被层压在一起。
在此情况下，磁化固定层15被布置在存储层17之下，其中磁化M17的方向通过自旋注入被反转。
在自旋注入存储器中，“0”和“1”的信息是通过存储层17的磁化M17与磁化固定层15的磁化M15之间的相对角度来定义的。
充当隧道势垒层(隧道绝缘层)的中间层16被设置在存储层17与磁化固定层15之间，并且MTJ元件由存储层17和磁化固定层15构成。此外，底层14设置在磁化固定层15下方。
存储层17由具有如下磁矩的强磁性材料组成：在该磁矩中，磁化M17的方向在与膜面垂直的方向上自由地改变。磁化固定层15由具有如下磁矩的强磁性材料组成：在该磁矩中，磁化M15的方向在与膜面垂直的方向上固定。
通过具有单轴各向异性的存储层17的磁化方向来存储信息。通过在与膜面垂直的方向上施加电流并且包括自旋扭矩磁化反转来进行写入。因此，磁化固定层15被布置在其中磁化方向通过自旋注入被反转的存储层17之下，并且充当存储层17中的所存储信息(磁化方向)的基础。
由于磁化固定层15是信息的基础，因此磁化方向不应当因记录或读出而被改变。然而，磁化固定层15不必被固定为具体方向，并且与存储层17相比，仅需要通过增加矫顽力、膜厚度或磁阻尼系数而变得难以移动。
中间层16例如由氧化镁(MgO)层形成。在此情况下，能够使磁阻变化率(MR率)较高。
当如此使得MR率较高时，自旋注入效率得到提高，因此能够减小反转存储层17的磁化M17的方向所需的电流密度。
应该注意，可以利用诸如氧化铝，氮化铝，SiO2，Bi2O3，MgF2，CaF，SrTiO2，AlLaO3和Al-N-O以及氧化镁之类的各种绝缘材料、介电材料和半导体来构成中间层16。
作为底层14和覆盖层18，可以使用诸如Ta，Ti，W和Ru之类的多种金属以及诸如TiN之类的导电氮化物。此外，底层14和覆盖层18可以包括单层或者层压有不同材料的多层。
图3B中所示的存储元件20的结构不同于存储层17的结构中的存储元件3的结构。存储元件20的存储元件17包括其中层压有氧化层22和非磁性层21的多层结构层。
氧化层22和非磁性层21的此多层结构层不局限于如图3B中所示的一个层，并且可以由两个或更多层形成。
作为氧化物22，可以选择氧化硅、氧化镁、氧化钽、氧化铝、氧化钴、氧化锆、氧化钛和氧化铬中的至少一种。
作为非磁性材料，可以选择Cu、Ag、Au、V、Ta、Zr、Nb、Hf、W、Mo及Cr中的至少一种。
存储层17包括由非磁性层21和氧化层22形成的多层结构层，其表示设置有与给定的环境温度相比存储层17的温升增加的加热机构。
因此，在上文提及的具有高热导率的加热机构提供相同的温度温升的情况下，根据本实施例的的存储元件20的存储层17的磁化的反转被增强并且可以减小记录电流。此外，在热稳定性的角度，磁各向异性增加并且保持性能(保持信息的容量)被提高。
根据图3A和图3B中所示的上述实施例，具体地，存储元件的存储层17的构成以如下方式调整：存储层17接收的有效反磁性场的大小小于存储层17的饱和磁化量Ms。
换句话说，通过选择存储层17的强磁性材料Co-Fe-B构成，来将存储层17接收的有效反磁性场降低为小于存储层17的饱和磁化量Ms。
可以通过在真空装置中连续形成底层14至覆盖层18并且然后通过借助于诸如蚀刻之类的工艺形成存储元件3的图案来制造本实施例的存储元件3和20。
根据该实施例，因为存储元件3和20的存储层17是垂直磁化膜，所以可以减小反转存储层17的磁化M17的方向所需的写入电流的量。
如上所述，因为可以充分确保热稳定性(其是信息保持容量)，所以可以配置具有十分均衡性能的存储元件3和20。
因此，可以消除操作错误，并且可以充分获得操作裕量。因此，可以使其稳定操作。
因此，可以实现高可靠性的、稳定操作的存储器。
此外，当执行写入时，还可以减小写入电流并且可以降低功耗。
具体地，在包括层压有氧化层22和非磁性层21的多层结构层的存储层20中，因为多层结构层充当加热机构，所以磁化的反转被增强并且记录电流被减小。此外，在热稳定性的管道，磁各向异性增加并且保持性能(保持信息的容量)被提高。
因此，可以降低包括该实施例的存储元件3和20的整个存储装置的功耗。
此外，包括图3中所示的存储元件3和20并且具有图1中所示的配置的存储装置具有这样的优点：当制造该存储装置时可以应用一般的半导体MOS成形工艺。因此，可以使本实施例的存储装置适于作为通用存储器。
<4、关于实施例的实验>
这里，关于图3A和图3B中所示的本实施例的存储元件3和20的配置，制备了样本并且然后对其特性进行了检查。
所进行的实验为实验1和实验2。进行实验1以获得垂直各向异性的温度范围。进行实验2以通过磁阻曲线的测量来计算热稳定性指数的值并测量反向电流的值。
在实际存储装置中，如图1所示，除了存储元件3和20，还存在用于切换的半导体电路等，但是在这里，对只形成有存储元件的晶片进行检查以便检查邻近覆盖层18的存储层17的磁化反转性能。
作为用于实验的存储元件的样本，如图4所示，具有下列通用层：
底层14：10nm膜厚的Ta膜和10nm膜厚的Ru膜的层压膜；
磁化固定层15：CoPt:2nm/Ru:0.7nm/[Co20Fe80]70B30:1.2nm的层压膜；
中间层(隧道绝缘层)16：1.0nm膜厚的MgO膜；以及
覆盖层18：/Ta:5nm膜/，
存储层17具有以下分层结构体，并制备7种类型的样本。
如图4A-4G所示，
样本1(图4A)存储层17：2.2nm膜厚的[Co20Fe80]70B30
样本2(图4B)存储层17：1.1nm膜厚的[Co20Fe80]70B30/0.2nm膜厚的Ta/1.1nm膜厚的[Co20Fe80]70B30
样本3(图4C)存储层17：1.1nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的氧化镁和0.1nm膜厚的Ta的分层结构体/1.1nm膜厚的[Co20Fe80]80B20
样本4(图4D)存储层17：1.1nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的氧化铝和0.1nm膜厚的Ta/1.1nm膜厚的[Co20Fe80]80B20
样本5(图4E)存储层17：1.1nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的MgO和0.1nm膜厚的Cr膜/1.1nm膜厚的[Co20Fe80]80B20
样本6(图4F)存储层17：0.8nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的MgO和0.1nm膜厚的Ta/0.7nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的MgO和0.1nm膜厚的Ta/0.7nm膜厚的[Co20Fe80]80B20
样本7(图4G)存储层17：0.8nm膜厚的[Co20Fe80]80B20/0.1nm膜厚的MgO和0.1nm膜厚的Ta/0.7nm膜厚的Co20Fe80B30/0.1nm膜厚的Ta和0.1nm膜厚的MgO/0.7nm膜厚的[Co20Fe80]80B20(通过MgO层从上和下夹持的结构)
300nm厚的热氧化膜形成在0.725mm厚的硅衬底上，并且其中形成有具有上述配置的存储元件的每个样本。此外，未被示出的100nm膜厚的Cu膜(为字线)设置在底层与硅衬底之间。
除绝缘层之外的每个层使用DC磁控溅射法来形成。在金属层使用RF磁控溅射法或DC磁控溅射法来形成之后，使用氧化物的绝缘层在氧化腔室中被氧化。在形成存储元件的每个层之后，热处理在300℃下在磁场热处理炉中执行1小时。
[实验1]
进行该实验以获得上述每个样本的垂直各向异性的温度变化。
存储元件的磁化曲线通过磁克尔效应测量和振动样本磁力计来测量以获得垂直各向异性的温度变化。对于该测量，不使用进行微小处理之后的元件，而是使用专门设置在用于磁化曲线评估的晶片上的尺寸大约为8mm×8mm的块膜。此外，在与膜面垂直的方向上施加测量磁场。
图5示出了样本1至5相对于环境温度的垂直磁各向异性的获得变化。样本2和样本3至5的磁各向异性的温度变化大于样本1的温度变化。然而，甚至在这种情况下，因为样本2和样本3至5的垂直磁各向异性充分大于样本1的垂直磁各向异性，所以不存在问题。
此外，当样本2与样本3至5比较时，获得在该实例中磁各向异性在大约60℃的环境温度下大于样本2的磁各向异性，在大约100℃的环境温度下小于样本2的磁各向异性的行为。
这提供了一种想法，存储层17中的非磁性层和氧化层的多层结构层具有与给定的环境温度相比增加存储层17的温升的加热机构(下文中，加热器层)的功能。
较大的温升的原因可以考虑如下。正常情况下，具有存储层17中的加热器层的功能的非磁性层以均匀层形式分布。这里，据估计，如果超浅膜同时形成在存储层17中，则加热器层通过凹凸性相对较大的氧化层来分布并且与存储层17中的磁性材料接触的其表面积增加，由此提高作为加热器层的效果。
STT-MRAM的原理基于自旋扭矩注入进行的磁化反转。然而，据估计，在实际元件中，存储层17的温度通过在反转期间的电流流动而增加100℃以上。在引入高热导率的加热器层的样本3至5被给出与正常元件的温升相同的温升的情况下，因为磁各向异性明显改变而增强了磁化反转。因此，被认为可以减小记录电流。
此外，在热稳定性的观点，引入高热导率的加热器层的样本3至5在大约60℃下具有明显不同的磁各向异性。因为氧化层的界面各向异性有助于Co-Fe-B合金等中的垂直磁化，所以这进一步增加了保持温度范围中的垂直磁各向异性。由此，可以说引入高热导率的加热器层的样本的优点同样在于保持性能。
此外，多个多层结构层可以形成在存储层中作为增强加热器层的效果的方法。图6示出了样本3和样本6和7的垂直磁各向异性的温度变化。在具有非磁性层和氧化层的多个多层结构层的样本6和7中，相对于加热温度的垂直磁各向异性的减小较大并且期望记录电流低于具有一个多层结构层的样本。
另外，在样本7中，垂直磁各向异性的减小大于样本6中的减小。这是因为在实例7中，要成为加热器层的非磁性层(Ta)相对于存储层的中心对称设置并且夹在加热器层之间的存储层中的磁性材料有效被多个加热器层影响。人们认为，结果，整个存储层的垂直磁各向异性的变化增加。
由于各种研究，如果形成非磁性层和氧化层的多层结构层，则加热器层的效果可以被有效发挥。
非磁性层的材料可以选自Cu、Ag、Au、V、Ta、Zr、Nb、Hf、W、Mo及Cr中的至少种，并且另一方面，氧化层可以选自氧化硅、氧化镁、氧化钽、氧化铝、氧化钴、氧化锆、氧化钛及氧化铬中的至少一种。此外，在实验中，从TMR值或耐热性的角度，CO-Fe-B的构成可以从大约20％变为40％。
[实验2]
在该实验中，为了评估存储元件的写入性能，通过测量磁阻曲线并测量反向电流值计算热稳定性指数的值在上述每个样本中执行。
脉冲宽度为10μs至100ms的电流被施加给存储元件，并且测量存储元件的后续电阻值。此外，改变施加给存储元件的电流量，并获得电流值，存储元件的存储层的磁化方向以该电流值被反转。
此外，通过多次测量存储元件的磁阻曲线获得的矫顽力的分布对应于存储元件的保持特性(热稳定性)的指数(Δ)。因为矫顽力的测量分布较小，获得较高的Δ值。然后，为了考虑存储元件之间的可变性，制备20个具有相同配置的存储元件，并执行上文提及的测量。因此，获得反向电流值和热稳定性的指数Δ的平均值。
[表1]
热稳定性的指数(Δ) 反向电流(MA/cm2)
样本1 28 4.2
样本2 45 4.1
样本6 48 3.7
样本7 45 3.5
在表1中，收集在通过样本1，2，6和7中的电流进行的写入中对磁化反转性能的评估。热稳定性的差异在样本1和2之间通过反映由于非磁性层的存在或不存在的磁性能的调整而导致。
在样本6和7中，反转电流密度减小大约10％，同时维持热稳定性，其举例说明了实验1的结果。尤其在样本7中，人们认为因为通过层压添加层而夹在加热器层之间的存储层中的磁性材料被集中加热，所以该部分的各向异性的温度依存性进一步增加并且此后优先被反转。
此外，反转的层在整个存储层上经由磁性耦合传输反转，由此进一步减小反转电流密度。
非磁性层和氧化层的额外层压结构体不局限于样本6和7中的层压结构体并且可以在实验1中所示的有效范围内改变。
此外，底层14或覆盖层18可以包括单种材料或可以具有多种材料的层压结构体。
此外，磁化固定层15可以是单一层或可以具有包括两个铁磁层和非磁性层的层压铁钉合结构。此外，其可以具有通过向层压铁钉合结构膜添加反铁磁膜而获得的结构。
<5、修改例>
本发明的存储元件3或存储元件20具有诸如TMR元件之类的磁阻效应元件的配置。作为TMR元件的磁阻效应元件可被应用于包括磁头、配备有磁头的硬盘驱动器、集成电路芯片、个人计算机、便携终端、移动电话和磁传感器设备以及上述存储装置在内的多种电子装置、电子装备等。
作为一个实例，图7A和图7B各自示出了将具有上述存储元件3和20的结构的磁阻效应元件101应用于复合磁头100。图7A是通过切开复合磁头100的一些部分而示出的透视图，以用于分辨内部配置。图7B是复合磁头100的剖面图。
复合磁头100是用于硬盘装置等的磁头，并通过形成磁阻效应磁头来获得，本发明的计算在衬底上122应用于该磁头。在该磁阻效应磁头上，层压感应磁头，因此形成了复合磁头100。这里，磁阻效应磁头用作再现头，并且感应磁头用作记录头。也就是说，复合磁头100是通过组合再现头与记录头而构成的。
安装在复合磁头100上的磁阻效应磁头是所谓的屏蔽型MR头，并且包括经由绝缘层123被形成在衬底122上的第一磁屏蔽125、经由绝缘层123被形成在第一磁屏蔽125上的磁阻效应元件101、以及经由绝缘层123被形成在磁阻效应元件101上的第二磁屏蔽127。绝缘层123包括诸如Al2O3和SiO2之类的绝缘材料。
第一磁屏蔽125用于磁屏蔽蔽磁阻效应元件101的下侧，并且包括诸如Ni-Fe之类的软磁性材料。在第一磁屏蔽125上，经由绝缘层123形成磁阻效应元件101。
磁阻效应元件101用作从磁阻效应磁头中的磁记录介质检测磁信号的磁敏元件。然后，磁阻效应元件101可以具有与上述存储元件3或存储元件20类似的膜配置。
磁阻效应元件101以几乎矩形的形状被形成，并且其一侧朝向磁记录介质的相对面。然后，在磁阻效应元件101的两端，布置了偏置层128和129。此外，形成有连接到偏置层128和129的连接端子130和131。传感电流经由连接端子130和131被提供给磁阻效应元件101。
此外，在偏置层128和129之上，经由绝缘层123布置有第二磁屏蔽127。
被层压并形成在上述磁阻效应磁头上的感应磁头包括含有第二磁屏蔽127和上核心132的磁心，并且薄膜线圈133形成以便围绕着该磁心。
上核心132与第二磁屏蔽122一起形成闭合磁路，将成为感应磁头的磁心，并且包括诸如Ni-Fe之类的软磁性材料。这里，第二磁屏蔽127和上核心132被形成为使得其前端部分朝向磁记录介质的相对面，并且第二磁屏蔽127和上核心132在其后端部分彼此相接触。这里，第二磁屏蔽127和上核心132的前端部分被形成在磁记录介质的相对面处，以使得第二磁屏蔽127和上核心132被间隔开预定间隙g。
也就是说，在复合磁头100中，第二磁屏蔽127不仅磁屏蔽蔽磁阻效应元件101的上层侧，而且用作感应磁头的磁心。第二磁屏蔽127和上核心132构成感应磁头的磁心。然后，间隙g是感应磁头的记录磁间隙。
另外，在第二磁屏蔽127之上，形成有埋藏在绝缘层123中的薄膜线圈133。这里，薄膜线圈133被形成为绕在包括第二磁屏蔽127和上核心132的磁心周围。虽然未示出，但是薄膜线圈133的两端暴露在外面，并且形成在薄膜线圈133两端上的端子将成为感应磁头的连接端子。也就是说，当磁信号被记录在磁记录介质上时，将从外部连接端子向薄膜线圈132提供记录电流。
如上所述的复合磁头121被配备有作为再现头的磁阻效应磁头。该磁阻效应磁头被配置有作为从磁记录介质检测磁信号的磁敏元件的、应用了本发明的技术的磁阻效应元件101。然后，由于如上所述应用了本发明的技术的磁阻效应元件101表现出优异的性质，因此磁阻效应磁头可以获得更高记录密度的磁记录。
应该注意，本发明还可以具有以下配置。
(1)一种存储元件，包括：
分层结构体，其包括：
具有与膜面垂直的磁化的存储层，其中所述磁化的方向根据信息而改变，所述存储层包括多层结构层，非磁性材料和氧化物层压在所述多层结构层中，所述存储层的磁化的方向通过在所述分层结构体的层压方向上施加电流来改变以将信息记录在所述存储层中，
具有与所述膜面垂直的磁化的磁化固定层，所述磁化成为存储在所述存储层中的信息的基础，以及
由非磁性材料形成并设置在所述存储层与所述磁化固定层之间的中间层。
(2)根据上述(1)所述的存储元件，其中
所述非磁性材料包括Cu、Ag、Au、V、Ta、Zr、Nb、Hf、W、Mo及Cr中的至少一种。
(3)根据上述(1)或(2)所述的存储元件，其中
所述氧化物包括氧化硅、氧化镁、氧化钽、氧化铝、氧化钴、氧化锆、氧化钛及氧化铬中的至少一种。
(4)根据上述(1)至(3)中任一项所述的存储元件，其中
包括非磁性材料和氧化物的至少两个多层结构层形成在存储层中。
(5)根据上述(1)至(4)中任一项所述的存储元件，其中
形成存储层的铁磁性材料为Co-Fe-B。
参考编号的描述
1          栅极电极
2          源极隔离层
3          存储元件
4          接触层
6          位线
7          源极区域
8          漏极区域
9          互连件
10         半导体衬底
14         底层
15         磁化固定层
16         中间层
17         存储层
18         覆盖层
21         氧化层
22         非磁性层
100        复合磁头
122        衬底
123        绝缘层
125        第一磁屏蔽
127        第二磁屏蔽
128129     偏置层
130131     连接端子
132        上核心
133        薄膜线圈

Claims (6)

1.一种存储元件，包括：
分层结构体，所述分层结构体包括：
存储层，具有与膜面垂直的磁化，其中，所述磁化的方向根据信息而改变，所述存储层包括多层结构层，其中，非磁性材料和氧化物被层压，所述存储层的所述磁化的方向通过在所述分层结构体的层压方向上施加电流来改变以将所述信息记录在所述存储层中，
磁化固定层，具有成为存储在所述存储层中的所述信息的基准的、与所述膜面垂直的磁化，以及
中间层，由非磁性材料形成并设置在所述存储层与所述磁化固定层之间。
2.根据权利要求1所述的存储元件，其中，
所述非磁性材料包括Cu、Ag、Au、V、Ta、Zr、Nb、Hf、W、Mo及Cr中的至少一种。
3.根据权利要求1所述的存储元件，其中，
所述氧化物包括氧化硅、氧化镁、氧化钽、氧化铝、氧化钴、氧化锆、氧化钛及氧化铬中的至少一种。
4.根据权利要求1所述的存储元件，其中，
包括所述非磁性材料和所述氧化物的至少两个所述多层结构层形成在所述存储层中。
5.根据权利要求1所述的存储元件，其中，
形成所述存储层的铁磁性材料为Co-Fe-B。
6.一种存储装置，包括：
存储元件，基于磁性材料的磁化状态保持信息，所述存储元件包括分层结构体，所述分层结构体包括：
存储层，具有与膜面垂直的磁化，其中，所述磁化的方向根据信息而改变，所述存储层的所述磁化的方向通过在所述分层结构体的层压方向上施加电流来改变以将所述信息记录在所述存储层中，所述存储层包括多层结构层，其中，非磁性材料和氧化物被层压，
磁化固定层，具有成为存储在所述存储层中的所述信息的基准的、与所述膜面垂直的磁化，以及
中间层，由非磁性材料形成并设置在所述存储层与所述磁化固定层之间；以及
彼此交叉的两种互连件，所述存储元件被设置在所述两种互连件之间，所述层压方向上的电流通过所述两种互连件被施加至所述存储元件。
CN201280057904.7A 2011-11-30 2012-10-31 存储元件、存储装置 Pending CN103946974A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-261854 2011-11-30
JP2011261854A JP2013115319A (ja) 2011-11-30 2011-11-30 記憶素子、記憶装置
PCT/JP2012/006976 WO2013080436A1 (ja) 2011-11-30 2012-10-31 記憶素子、記憶装置

Publications (1)

Publication Number Publication Date
CN103946974A true CN103946974A (zh) 2014-07-23

Family

ID=48534940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057904.7A Pending CN103946974A (zh) 2011-11-30 2012-10-31 存储元件、存储装置

Country Status (4)

Country Link
US (3) US9553255B2 (zh)
JP (1) JP2013115319A (zh)
CN (1) CN103946974A (zh)
WO (1) WO2013080436A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780781A (zh) * 2016-03-30 2018-11-09 索尼公司 磁阻元件、存储元件和电子装置
CN112951993A (zh) * 2021-02-23 2021-06-11 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9960346B2 (en) * 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) * 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
JP2018133474A (ja) * 2017-02-16 2018-08-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気抵抗メモリ
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10651370B2 (en) * 2017-12-29 2020-05-12 Spin Memory, Inc. Perpendicular magnetic tunnel junction retention and endurance improvement
JP7497877B2 (ja) * 2018-08-30 2024-06-11 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
CN102024903A (zh) * 2009-09-11 2011-04-20 三星电子株式会社 磁存储器件
US20120063218A1 (en) * 2010-09-14 2012-03-15 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20120218805A1 (en) * 2011-02-25 2012-08-30 Qualcomm Incorporated Configurable Memory Array

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8623452B2 (en) * 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8072800B2 (en) * 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US8565010B2 (en) * 2011-02-16 2013-10-22 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
KR20140037111A (ko) * 2011-05-19 2014-03-26 더 리전트 오브 더 유니버시티 오브 캘리포니아 전압 제어 자기 이방성 스위치 및 자기 전기 메모리
US8772845B2 (en) * 2011-09-22 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Technique for smoothing an interface between layers of a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
CN102024903A (zh) * 2009-09-11 2011-04-20 三星电子株式会社 磁存储器件
US20120063218A1 (en) * 2010-09-14 2012-03-15 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20120218805A1 (en) * 2011-02-25 2012-08-30 Qualcomm Incorporated Configurable Memory Array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780781A (zh) * 2016-03-30 2018-11-09 索尼公司 磁阻元件、存储元件和电子装置
CN112951993A (zh) * 2021-02-23 2021-06-11 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其制备方法

Also Published As

Publication number Publication date
WO2013080436A1 (ja) 2013-06-06
JP2013115319A (ja) 2013-06-10
US20140319521A1 (en) 2014-10-30
US20170084823A1 (en) 2017-03-23
USRE49364E1 (en) 2023-01-10
US9553255B2 (en) 2017-01-24
US9917248B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
US10217501B2 (en) Memory element and memory apparatus
USRE49364E1 (en) Memory element, memory apparatus
CN103151454A (zh) 存储元件和存储设备
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
CN102790171B (zh) 存储元件和存储装置
US9343657B2 (en) Storage element, storage apparatus, and magnetic head
CN103137855B (zh) 存储元件和存储设备
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN102916126A (zh) 存储元件和存储装置
CN102779939A (zh) 存储元件和存储装置
CN103137853A (zh) 存储元件和存储设备
JP6483403B2 (ja) 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
US20130163315A1 (en) Memory element and memory apparatus
CN102385923A (zh) 存储元件和存储设备
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140723

WD01 Invention patent application deemed withdrawn after publication