CN108780781A - 磁阻元件、存储元件和电子装置 - Google Patents

磁阻元件、存储元件和电子装置 Download PDF

Info

Publication number
CN108780781A
CN108780781A CN201780019006.5A CN201780019006A CN108780781A CN 108780781 A CN108780781 A CN 108780781A CN 201780019006 A CN201780019006 A CN 201780019006A CN 108780781 A CN108780781 A CN 108780781A
Authority
CN
China
Prior art keywords
layer
magnetization
magnetic material
accumulation
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780019006.5A
Other languages
English (en)
Inventor
内田裕行
细见政功
大森广之
别所和宏
肥后丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108780781A publication Critical patent/CN108780781A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

为了使得能够在不恶化作为元件的可靠性的情况下进一步改善磁阻变化率。提供一种磁阻元件，所述磁阻元件具备：其中磁化方向对应于信息地变化的存储层；第一磁化固定层，第一磁体固定层被设置在存储层之下，具有与薄膜表面，即存储在存储层中的信息的基准垂直的磁化方向；第二磁化固定层，第二磁体固定层被设置在存储层之上，具有与薄膜表面，即存储在存储层中的信息的基准垂直的磁化方向，所述磁化方向与第一磁化固定层的磁化方向相反；设置在第一磁化固定层和存储层之间的第一中间层；和设置在第二磁化固定层和存储层之间的第二中间层。存储层是通过按顺序层叠第一磁性材料层、非磁性材料层和第二磁性材料层构成的，并且第一磁性材料层或第二磁性材料层具有与薄膜表面平行的磁化方向。

Description

磁阻元件、存储元件和电子装置
技术领域
本公开涉及磁阻元件、存储元件和电子装置。
背景技术
随着近年来的信息社会的进展，利用各种电子装置处理的信息的数量一直在爆炸性增长。从而，要求在这些电子装置中使用的存储设备具有进一步改善的性能。
在设备之中，作为诸如目前通常使用的NOR闪存或DRAM之类的存储设备的替代，磁随机存取存储器(MRAM)，尤其是使用自旋转矩磁化反转(也被称为自旋注入磁化反转)的磁随机存取存储器(MRAM)(或者自旋转矩-磁随机存取存储器(ST-MRAM))已引起关注。ST-MRAM被认为在保持MRAM的运转速度高并且重写操作的次数基本上无穷大的优点的同时，能够实现低电力消耗和大容量。
尽管ST-MRAM是其中排列多个存储单元地构成的，每个存储单元包括充当存储1/0的信息的存储元件的磁阻元件，不过，一直使用具有磁隧道结(MTJ)结构的元件作为磁阻元件。MTJ结构是其中在两个磁性材料层(磁化固定层和存储层)之间夹着非磁性材料层(隧道势垒层)的结构。下面，具有MTJ结构的磁阻元件也被称为MTJ元件。在MTJ元件中，通过利用使电流在MTJ结构中流动而产生的存储层中的自旋转矩磁化反转，记录1/0的信息。
这里，已经提出了其间插入隧道势垒层的、在存储层上下两侧分别布置磁化固定层的MTJ元件的双MTJ结构。按照双MTJ结构，自旋转矩由两个磁化固定层从存储层的上下两侧供给，从而预期降低磁阻元件中的自旋转矩磁化反转所必需的电流(反转电流)的效果。即，通过利用这种具有双MTJ结构的磁阻元件来构成ST-MRAM，能够实现较低的电力消耗。
作为具有双MTJ结构的磁阻元件，例如，已经提出了在专利文献1中公开的磁阻元件。具体地，专利文献1提出一种具有双MTJ结构的磁阻元件，其中两个隧道势垒层之中的布置在下侧的隧道势垒层的薄膜厚度大于布置在上侧的隧道势垒层的薄膜厚度。按照在专利文献1中公开的磁阻元件，通过如上所述构成两个隧道势垒层的薄膜厚度，能够增大磁阻变化率(MR率)。
引文列表
专利文献
专利文献1：JP 2014-49766A
发明内容
技术问题
然而，在专利文献1中公开的技术中，上层的隧道势垒层形成为具有相对薄的薄膜厚度。当隧道势垒层的薄膜厚度较薄时，磁阻元件的耐受电压降低，从而存在元件的可靠性显著受损的可能性。
考虑到上述情况，需要一种能够进一步增大磁阻元件的磁阻变化率而不损害其可靠性的技术。于是，本公开提出一种能够进一步增大磁阻变化率而不损害可靠性的新的改进的磁阻元件、存储元件和电子装置。
问题的解决方案
按照本公开，提供一种磁阻元件，包括：存储层，存储层的磁化方向被配置成按照信息而变化；第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向；第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向；第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间；和第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间。存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
另外，按照本公开，提供一种存储元件，包括：多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息；和配线，配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流。各个磁阻元件包括存储层，存储层的磁化方向被配置成按照信息而变化，第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间，和第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间，存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
另外，按照本公开，提供一种电子装置，包括：配置成存储信息的存储元件。存储元件包括多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息，和配线，配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流，各个磁阻元件包括存储层，存储层的磁化方向被配置成按照信息而变化，第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间，和第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间，存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
按照本公开，在具有双MTJ结构的所谓的垂直磁化型磁阻元件中，通过层叠第一磁性材料层、非磁性材料层和第二磁性材料层，构成存储层。另外，第一磁性材料层和第二磁性材料层至少之一的磁化方向被设定成面内方向。因而，能够减小与其磁化方向沿面内方向取向的磁性材料层接触的隧道势垒层的TMR效应。从而，能够改善整个元件的磁阻变化率。此时，在不使隧道势垒层的薄膜厚度变薄的情况下，能够减小TMR效应，于是也能够确保元件的可靠性。
发明的有益效果
按照上面所述的本公开，在不损害可靠性的情况下，能够进一步增大磁阻变化率。注意，上面说明的效果未必是限制性的。连同上述效果一起或者代替上述效果，可以实现记载在本说明书中的任意效果或者根据本说明书可把握的其他效果。
附图说明
图1是示意图解说明一般的垂直磁化型磁阻元件的截面的示图。
图2是说明图1中图解所示的一般磁阻元件的隧道磁阻效应的示图。
图3是示意图解说明具有一般双MTJ结构的磁阻元件的截面的示图。
图4是说明具有一般双MTJ结构的磁阻元件321的TMR效应的示图。
图5是图解说明按照本公开的实施例的存储设备的示意构造的透视图。
图6是图解说明按照图5中例示的本实施例的磁阻元件的示意构成的剖视图。
图7是图解说明从按照图6中例示的本实施例的磁阻元件中提取的放大的下部隧道势垒层、存储层和上部隧道势垒层的剖视图。
图8是图解说明样本1的存储层的磁化曲线的测量结果的曲线图。
图9是图解说明样本2的存储层的磁化曲线的测量结果的曲线图。
图10是图解说明样本3的存储层的磁化曲线的测量结果的曲线图。
具体实施方式
下面参考附图，详细说明本公开的优选实施例。注意在本说明书和附图中，功能和结构实质相同的构成元件用相同的附图标记表示，这些构成元件的重复说明被省略。
注意，将按照以下顺序进行说明。
1.本公开的背景
2.存储设备的构成
3.磁阻元件的结构
4.补充
另外，当在本说明书中说明磁化方向或磁各向异性时，为了方便起见，使用了诸如“垂直方向”(垂直于薄膜表面的方向)、“面内方向”(平行于薄膜表面的方向)之类的术语。然而，这些术语未必意味着磁化的确切方向。例如，诸如“磁化方向是垂直方向”、“具有垂直磁各向异性”之类的用语意味与面内方向的磁化相比，垂直方向的磁化处于优势状态。同样地，例如，诸如“磁化方向是面内方向”、“具有面内磁各向异性”之类的术语意味与垂直方向的磁化相比，面内方向的磁化处于优势状态。
(1.本公开的背景)
在说明本公开的优选实施例之前，将说明本发明人实现的本公开的背景，以进一步阐明本发明的效果。
随着从大容量服务器到移动终端的各种信息装置的快速发展，对于诸如构成所述装置的存储器之类的存储设备，一直在追求更高的性能，包括高集成、高速、低电力消耗等等。特别地，半导体非易失性存储器的进步显著，闪存以驱逐硬盘驱动器的势头，作为集中大容量文件存储器变得普及。同时，鉴于到代码存储用存储器的扩展，以及进一步到工作存储器的扩展，作为可替换现在一般使用的NOR闪存、DRAM等的存储设备，铁电随机存取存储器(FeRAMs)、MRAM、相变随机存取存储器(PCRAM)的研发正在进行中，并且一些这样的存储器已投入实际使用。
其中，MRAM利用磁性材料的磁化方向存储信息，从而能够高速地进行基本上无限次(1015或更大)重写操作，于是已用在工业自动化、航空等领域中。由于其高速操作和可靠性，预期未来MRAM会扩展到代码存储装置和工作存储器中；然而在现实中，MRAM具有低电力消耗和大容量的问题。这些是可归因于MRAM的记录原理(即，利用从配线产生的电流磁场来反转磁化的方法)的根本性问题。作为解决这些问题的一种方法，已经研究了不依赖于电流磁场的记录方法，即，磁化反转方法，在这些方法中，正在积极地研究和开发自旋转矩磁化反转。
在利用自旋转矩磁化反转的MRAM(ST-MRAM)中，作为具有MTJ结构的MTJ元件地构造起存储1/0的信息的存储元件作用的磁阻元件。MTJ结构具有其中在其磁化方向沿某个方向被固定的磁性材料层(磁化固定层)和其磁化方向自由(磁化方向未被固定)的另一个磁性材料层(存储层)之间夹着隧道势垒层的构造。对于MTJ结构，已知通过使电流在MTJ结构中流动，当通过磁化固定层的自旋极化电子进入存储层时向存储层给予转矩，随后发生存储层的磁化方向的反转的现象。MTJ元件利用该现象，通过使值等于或高于特定阈值的电流在其中流动以反转存储层的磁化方向，进行信息的记录。另外，此时，通过改变电流的极性，进行1/0的重写。
在MTJ元件中，对于尺寸约0.1um的元件，为存储层的磁化方向的反转所必需的电流(反转电流)的绝对值等于或小于1mA，并且由于电流值与元件体积成比例地减小，因此按比例缩放是可能的。此外，由于用于产生在不利用自旋转矩磁化反转的常规MRAM中必需的记录电流磁场的字线是不必要的，因此ST-MRAM具有简单单元结构的优点。由于这些原因，作为在保持MRAM的包括高速和重写操作的次数基本上无穷大优点的同时，能够实现低电力消耗和大容量的非易失性存储器，ST-MRAM备受期待。
尽管作为在构成ST-MRAM的磁阻元件中使用的磁性材料已经检验了各种材料，不过，具有垂直磁各向异性的材料而不是具有面内磁各向异性的材料通常被认为适合于低电力消耗和大容量。其原因在于垂直磁化在自旋转矩磁化反转期间要克服的能量势垒较低，并且垂直磁化薄膜的较高磁各向异性有利于通过增大容量保持微型化存储载体的热稳定性。
下面将参考图1，说明由具有垂直磁各向异性的磁性材料构成的一般的磁阻元件(垂直磁化型磁阻元件)的结构。图1是示意图解说明一般的垂直磁化型磁阻元件的截面的示图。
如图所示，按MTJ结构构成垂直磁化型磁阻元件301，在所述MTJ结构中，在底层303上，层叠磁化固定层305(磁化固定层305是具有垂直磁各向异性、归因于强矫顽力其磁化方向被固定在一个方向的磁性材料层)、包括非磁性材料的隧道势垒层307、和存储层309(存储层309是具有垂直磁各向异性、其磁化方向自由的磁性材料层)。另外，在存储层309上层叠盖层311。
通过反转具有单轴各向异性的存储层309的磁化方向，进行磁阻元件301中的信息记录(写入)。具体地，当写入信息时，沿薄膜表面垂直方向施加电流，以在存储层309中引起自旋转矩磁化反转。
这里，将简要说明自旋转矩磁化反转。电子具有两种类型的自旋角动量。这两种类型被定义为向上和向下动量。两种类型的电子的数目在非磁性材料中相同，但在磁性材料中是不同的。将考虑其中图1中图解说明的磁阻元件301的两个磁性材料层(即，磁化固定层305和存储层309)的磁化方向相反(反平行状态)，电子从作为下部磁性材料层的磁化固定层305向作为上部磁性材料层的存储层309移动的情况。在这种情况下，在通过磁化固定层305的电子中发生自旋极化，即，在具有向上自旋角动量的电子的数目和具有向下自旋角动量的电子的数目之间产生差异。
当这种状态下的电子通过非磁性材料时，通常在非磁性材料中极化被缓和，这导致非极化状态(其中具有向上自旋角动量的电子的数目和具有向下自旋角动量的电子的数目相同的状态)。然而，在其中像磁阻元件301中一样，作为非磁性材料层的隧道势垒层307的厚度足够薄的情况下，在极化被缓和并且导致非极化状态之前，电子到达另一个磁性材料，即，存储层309。在这种情况下，自旋极化度的符号被反转，这降低系统能量，从而一些电子被反转，即，导致一些电子改变自旋角动量的方向。
此时，由于系统的总角动量应被保持，因此对存储层309的磁性的磁矩也施加与由于改变方向的电子的角动量的总变化相当的反作用。在其中电流，即，单位时间内通过的电子的数目较小的情况下，改变自旋角动量的方向的电子的总数也减小，从而在存储层309的磁矩中产生的角动量的变化也较小，不过如果电流增大，那么在单位时间内会产生角动量的更大变化。角动量的时间变化是转矩，当转矩超过特定阈值时，存储层309的磁矩开始反转，归因于其单轴各向异性产生180度旋转，随后存储层变得稳定。因而，在磁阻元件301中，发生从反平行状态到平行状态(即，磁化固定层305和存储层309的磁化方向相同的状态)的反转。
如果在平行状态下，使电流沿相反方向(即，从存储层309向磁化固定层305发送电子的方向)流动，那么归因于当在磁化固定层305中被反射的自旋反转电子进入存储层309时给予的转矩，存储层309的磁化方向被反转，这会把磁阻元件301的状态反转成反平行状态。然而，在此时，与其中从反平行状态到平行状态进行反转的情况相比，引起反转所需的电流量更大。尽管从平行状态到反平行状态的反转难以直观理解，不过可以认为由于在磁化固定层305中磁化方向被固定，因此不可能反转磁化方向，并且在存储层309中磁化方向被反转，以保持整个系统的角动量。
图2是说明图1中例示的一般的磁阻元件301的隧道磁阻(TMR)效应的示图。图2中，只图解说明了图1中例示的磁阻元件301的磁化固定层305、隧道势垒层307和存储层309，并且磁化固定层305和存储层309的磁化方向通过在各层旁边的向上和向下的箭头模拟指示。如图所示，在磁阻元件301中，与在磁化固定层305和存储层309的磁化方向不同的反平行状态下相比，在磁化固定层305和存储层309的磁化方向相同的平行状态下，隧道势垒层307的电阻增大，从而整个元件的电阻增大。
在磁阻元件301中，利用电阻的这种差异，存储1/0的信息。即，在磁阻元件301中，通过使值等于或大于与各层的极性对应的特定阈值的电流沿从磁化固定层305到存储层309的方向或者相反方向流动，进行1/0的信息的记录。
这里，就垂直磁化型磁阻元件301来说，当从平行状态反转到反平行状态的反转电流被假定为Ic-perp1，而从反平行状态反转到平行状态的反转电流被假定为Ic-perp2时，Ic-perp1和Ic-perp2分别用下面的式(1)和式(2)表示。
[数学式1]
同时，就面内磁化型磁阻元件(由具有面内磁各向异性的磁性材料构成的磁阻元件)来说，当从平行状态反转到反平行状态的反转电流被假定为Ic-para1而从反平行状态反转到平行状态的反转电流被假定为Ic-para2时，Ic-para1和Ic-para2分别用下面的式(3)和式(4)表示。
[数学式2]
这里，A表示常数，α表示阻尼常数，Ms表示饱和磁化，V表示元件体积，g(0)P和g(π)P分别表示与在平行状态和反平行状态下把自旋转矩传送到另一个磁性材料层的效率对应的系数，Hk表示磁各向异性(上述式(1)-(4)的更多细节参见例如“S.Mangin等，NatureMaterials,Vol.5,March 2006,p.210”)。
在上面的式(1)-(4)中，当比较在垂直磁化型的情况下出现的项(Hk－4πMs)和在面内磁化型的情况下出现的项(Hk+2πMs)时，可以确定与面内磁化型磁阻元件相比，垂直磁化型磁阻元件301能够以较小的反转电流记录信息，即，前者更适合于低记录电流。因此，正在积极进行关于使用垂直磁化型磁阻元件作为ST-MRAM的存储器的研究和开发。
就使用这类垂直磁化型磁阻元件的ST-MRAM来说，为了实现存储元件的高密度化，必须降低反转电流和进一步减小存储元件的面积。从而，作为在MTJ元件中降低反转电流的结构，已经提出了双MTJ结构，在双MTJ结构中其间插入隧道势垒层地在存储层上下两侧布置磁化固定层。
将参考图3，说明具有一般的双MTJ结构的磁阻元件的结构。图3是示意图解说明具有一般的双MTJ结构的磁阻元件的截面的示图。
如图所示，具有双MTJ结构的磁阻元件321是按双MTJ结构构成的，其中在底层323上层叠下部磁化固定层325(下部磁化固定层325是具有垂直磁各向异性，其磁化方向被固定在一个方向的磁性材料层)、包括非磁性材料的下部隧道势垒层327、存储层329(存储层329是具有垂直磁各向异性，其磁化方向自由的磁性材料层)、包括非磁性材料的上部隧道势垒层331、和上部磁化固定层333(上部磁化固定层333是具有垂直磁各向异性，其磁化方向被固定在与下部磁化固定层325的方向相反的方向的磁性材料层)。另外，在上部磁化固定层333上层叠盖层335。
在磁阻元件321中，和图1中图解所示的磁阻元件301中一样，通过向磁阻元件321施加电流，存储层329的磁化方向被反转，从而信息被记录。此时，按照双MTJ结构，通过两个磁化固定层325和333从存储层329的上下两侧供给自旋转矩，从而可预期反转电流的降低和磁阻元件321中的极性不对称性的消除。
然而，由于在具有双MTJ结构的磁阻元件321中存在两个隧道势垒层327和331，因此隧道势垒层327和331的TMR效应被抵消，从而存在整个元件的电阻变化减小，即，磁阻变化率降低的担心。
图4是说明具有一般的双MTJ结构的磁阻元件321的TMR效应的示图。图4中，只图解说明了图3中例示的磁阻元件321的与双MTJ结构对应的部分(下部磁化固定层325、下部隧道势垒层327、存储层329、上部隧道势垒层331和上部磁化固定层333)，下部磁化固定层325、存储层329和上部磁化固定层333的磁化方向通过在各层旁边的向上和向下的箭头模拟指示。
如图所示，在磁阻元件321中，下部磁化固定层325和上部磁化固定层333具有彼此相反的磁化方向。从而，当下部磁化固定层325和存储层329处于平行状态时，上部磁化固定层333和存储层329处于反平行状态(图中的“布置(1)”)。此时，下部隧道势垒层327的电阻较低，而上部隧道势垒层331的电阻较高，从而电阻相互抵消。
另一方面，当下部磁化固定层325和存储层329处于反平行状态时，上部磁化固定层333和存储层329处于平行状态(图中的“布置(2)”)。此时，下部隧道势垒层327的电阻较高，而上部隧道势垒层331的电阻较低，从而电阻相互抵消。结果，在磁阻元件321中，作为分别指示“1”或“0”的状态的“布置(1)”和“布置(2)”之间的电阻的变化较小。
作为解决具有双MTJ结构的磁阻元件321的这种问题的技术，已经提出了在专利文献1中公开的技术。具体地，专利文献1公开一种具有双MTJ结构的磁阻元件，其中两个隧道势垒层之中的布置在下侧的隧道势垒层的薄膜厚度被配置成比布置在上侧的隧道势垒层的薄膜厚度更厚。在专利文献1中，例如，隧道势垒层是利用MgO形成的，布置在下侧的隧道势垒层的薄膜厚度被设定成0.8nm至1.5nm，布置在上侧的隧道势垒层的薄膜厚度被设定成0.5nm至1.0nm。按照这种构成，变薄的隧道势垒层的TMR效应降低，从而认为整个元件的磁阻变化率增大。
然而，当隧道势垒层变薄时，由所述变薄导致在隧道势垒层中出现诸如针孔之类的缺陷，从而存在电介质击穿电压显著降低的担心。即，当使隧道势垒层变薄时，存在元件的耐受电压变低并且元件的可靠性显著受损的担心。于是，就可靠性来说，使隧道势垒层变薄并不可取。
上面已经说明了本发明人对一般的现有MTJ元件的检查结果。在一般的现有MTJ元件，尤其是具有双MTJ结构的磁阻元件中，一直需要如上所述在维持隧道势垒层的薄膜厚度的同时能够增大整个元件的磁阻变化率的技术。如果在维持隧道势垒层的薄膜厚度的同时能够增大整个元件的磁阻变化率，那么能够实现高可靠性和高性能的具有双MTJ结构的磁阻元件。另外，如果利用这样的磁阻元件构成ST-MRAM，那么能够实现更低电力消耗更低和更大容量的存储设备(存储元件)。
考虑到以上情况，作为对其中在维持隧道势垒层的薄膜厚度的同时能够增大整个元件的磁阻变化率的具有双MTJ结构的磁阻元件的技术的深入研究的结果，本发明人构想了本公开。下面将说明本发明人构想的本公开的优选实施例。
(2.存储设备的构造)
图5是图解说明按照本公开的实施例的存储设备的示意构造的透视图。图5中，只提取和示意例示了按照本实施例的存储设备的一部分。
如图5中图解所示，按照本实施例的存储设备1被构造使得起可取决于磁化状态保持信息的存储元件作用的磁阻元件10被布置在相互正交的两种地址配线(例如，字线和位线)的交点附近。
具体地，在存储设备1中，在通过元件分离层203分离的诸如硅基板之类的半导体基板201的部分中均形成构成用于选择各个磁阻元件10的选择晶体管205的栅电极207、漏区209和源区211。在图解说明的例子中，一个存储单元由一个磁阻元件10和用于选择该磁阻元件10的一个选择晶体管205构成。如上所述，存储设备1是通过布置多个存储单元构成的存储元件。在图5中，提取并例示了存储设备1的与4个存储单元对应的部分。
栅电极207沿着图中的深度方向延伸，还充当一个地址配线(字线)。配线213连接到漏区209，漏区209被配置成能够经由配线213适当地变更其电位。注意，在图解说明的例子中，漏区209是由彼此相邻布置的选择晶体管205共享地形成的。
磁阻元件10被布置在源区211之上。此外，作为另一个地址配线的位线215沿着垂直于字线(即，栅电极207)的方向在磁阻元件10上延伸。接触层217设置在源区211和磁阻元件10之间，并且设置在磁阻元件10和位线215之间，从而相互电连接。
磁阻元件10具有双MTJ结构，通过利用自旋转矩磁化反转来反转磁阻元件10的存储层的磁化方向，1/0的信息可被记录在磁阻元件10中。即，按照本实施例的存储设备1是ST-MRAM。注意，磁阻元件10的具体结构将在下面说明。
具体地，在存储设备1中，设置可向栅电极207、配线213和位线215施加期望的电压的电源电路(未图示)。在信息写入之时，电源电路向与期望写入的期望磁阻元件10对应的地址配线(即，栅电极207和位线215)施加电流，从而使电流流入磁阻元件10。此时，适当调整地址配线和连接到漏区209的配线213的电位，以致在磁阻元件10中流动的电流大于反转电流。因而，磁阻元件10的存储层的磁化方向被反转，从而在磁阻元件10中可以写入信息。注意，在此时，通过经由配线213适当调整漏区209的电位，能够控制在磁阻元件10中流动的电流的方向，从而能够控制磁阻元件10的存储层的磁化方向要被变更的方向。即，能够控制“1”和“0”中的哪个信息将被写入。
同时，在信息读取之时，电源电路向与期望读取的期望磁阻元件10对应的栅电极207施加电流，检测从位线215通过磁阻元件10、随后流向选择晶体管205的电流，并与参考单元的电流值比较。由于归因于TMR效应，磁阻元件10的电阻按照磁阻元件10的存储层的磁化方向变化，因此根据检测的电流值的大小，能够读取1/0的信息。此时，由于读取时的电流远远小于写入时流动的电流，因此读取时的磁阻元件10的存储层的磁化方向不变化。即，在磁阻元件10中，非破坏式的信息读取是可能的。
上面已经说明了按照本实施例的存储设备1的示意构成。注意，按照本实施例的存储设备1的构成不限于上述构成。如下所述，按照本实施例的存储设备1在磁阻元件10的结构方面具有特有的构成。即，在本实施例中，可如将在下面说明的图6和图7中图解所示地构成磁阻元件10，并且存储设备1的其他构成可以是任意的。例如，作为除磁阻元件10以外的存储设备1的构成，可以应用在一般的ST-MRAMS中使用的任意各种公知构成。
另外，存储设备1可以安装在其中安装有存储设备的各种电子装置中。例如，存储设备1可被安装在各种移动装置(智能电话、平板个人计算机(PC)等)、各种电子装置(比如笔记本PC、可穿戴式设备、游戏装置、音乐装置、视频装置或数字相机)任何一个中，作为临时存储用存储器或者作为存储装置。
(3.磁阻元件的结构)
图6是图解说明按照图5中例示的本实施例的磁阻元件10的示意构成的剖视图。图7是图解说明从按照图6中例示的本实施例的磁阻元件10中提取的放大的下部隧道势垒层、存储层和上部隧道势垒层的剖视图。注意，在图6和图7中，为了便于说明，用箭头模拟地指示包括磁性材料的各层的磁化方向。
参见图6，按双MJT结构构成按照本实施例的磁阻元件10，其中在底层101上，层叠下部磁化固定层103(下部磁化固定层103是具有垂直磁各向异性、其磁化方向被固定在一个方向的磁性材料层)、包括非磁性材料的下部隧道势垒层105、存储层107(存储层107包括由于电流的施加、其磁化方向被反转的磁性材料层，其中通过利用磁化方向的反转来记录信息)、包括非磁性材料的上部隧道势垒层109，和上部磁化固定层111(上部磁化固定层111是具有垂直磁各向异性、其磁化方向被固定在与下部磁化固定层103相反的方向的磁性材料层)。另外，在上部磁化固定层111上层叠盖层113。
底层101起促进在上面形成的各层的光滑均匀的粒状结构的作用。另外，底层101还起固定与底层101接触的下部磁化固定层103的磁化方向的作用。为了具有固定下部磁化固定层103的磁化方向的功能，在本实施例中，利用反铁磁材料(例如，PtMn、IrMn)等形成底层101。通过设置与下部磁化固定层103接触的反铁磁材料，能够有效地固定下部磁化固定层103的磁化方向。
注意，本实施例不限于该例子，并且作为底层101，可以使用适用于安装在一般ST-MRAM中的具有双MTJ结构的磁阻元件的任意所有材料和构成。
下部磁化固定层103和上部磁化固定层111是充当磁阻元件10中的磁化方向的参考的层。即，磁阻元件10被构造使得只有存储层107的磁化方向通过电流的施加(即，自旋注入)被反转，下部磁化固定层103和上部磁化固定层111的磁化方向不被反转，从而在磁阻元件10中，通过存储层107的磁化方向与下部磁化固定层103和上部磁化固定层111的磁化方向的相对角度，定义“1”或“0”的信息。即，由于存储层107的磁化方向的反转，记录1/0的信息。
在本实施例中，作为构成下部磁化固定层103和上部磁化固定层111的磁性材料，使用Co-Fe-B合金。另外，由于如上所述，下部磁化固定层103和上部磁化固定层111充当磁化方向的参考，因此它们的磁化方向被配置成不因信息写入或读取而变化。然而，不必把下部磁化固定层103和上部磁化固定层111的磁化方向完全固定到特定方向，更好的是使得与存储层107的磁化方向相比更难以反转下部磁化固定层103和上部磁化固定层111的磁化方向。为了使得与存储层107的磁化方向相比更难以反转下部磁化固定层103和上部磁化固定层111的磁化方向，例如，可以采用构造下部磁化固定层103和上部磁化固定层111以与存储层107相比，具有更大的矫顽力、具有更大的薄膜厚度或者具有更大的磁阻尼常数等等的方法。替代地，可按其中层叠至少两个磁性材料层和Ru等的非磁性材料层的层叠亚铁结构(也被称为层叠亚铁钉扎结构)，构成下部磁化固定层103。通过在磁化固定层中采用层叠亚铁结构，能够消除相对于信息写入方向的热稳定性的不对称性，能够改善对于自旋转矩的稳定性。替代地，可通过组合反铁磁材料和层叠亚铁结构，构成下部磁化固定层103。因而，可以更有效地固定磁化方向。替代地，如上所述，通过适当地选择底层101的材料和构成，可以固定下部磁化固定层103的磁化方向。如下所述，通过类似于底层101地构成与上部磁化固定层111接触的盖层113，可以同样地固定上部磁化固定层111的磁化方向。
另外，下部磁化固定层103和上部磁化固定层111被构成为具有垂直磁各向异性，并且以致它们的磁化方向彼此相反。通过将下部磁化固定层103和上部磁化固定层111构造为具有垂直磁各向异性地，与如上所述其中使用具有面内磁各向异性的磁化固定层的情况相比，能够获得进一步降低反转电流的效果。
注意，本实施例不限于上述例子。下部磁化固定层103和上部磁化固定层111可具有垂直磁各向异性，并在相对于磁阻元件10的信息写入和读取之时起参考层作用，其材料和构成可以是任意的。例如，作为下部磁化固定层103和上部磁化固定层111，可以使用适用于安装在一般ST-MRAM中的具有双MTJ结构的磁阻元件的任意所有材料和构成。
下部隧道势垒层105和上部隧道势垒层109包括非磁性材料，并在相对于磁阻元件10的信息写入和读取之时起隧道势垒作用。在本实施例中，使用MgO作为构成下部隧道势垒层105和上部隧道势垒层109的磁性材料。通过使用MgO，归因于相干隧穿现象的效应，能够增大整个元件的磁阻变化率。另外，一般已知自旋注入的效率取决于磁阻变化率，随着磁阻变化率变高，自旋注入的效率进一步提高，从而能够降低磁化反转电流密度。于是，通过形成MgO的下部隧道势垒层105和上部隧道势垒层109，能够降低反转电流，即，能够在较低电流下写入信息。另外，能够增大读取信号强度。
另外，下部隧道势垒层105和上部隧道势垒层109的薄膜厚度被调整，以致可充分确保耐受电压特性。例如在利用MgO形成各层的情况下，下部隧道势垒层105和上部隧道势垒层109的薄膜厚度可约为0.6nm至1.5nm。
然而，本实施例不限于上述例子，作为下部隧道势垒层105和上部隧道势垒层109的材料，可以使用各种材料。例如，下部隧道势垒层105和上部隧道势垒层109可以包括诸如氧化铝、氮化铝、SiO2、Bi2O3,、MgF2、CaF、SrTiO2、AlLaO3或者Al-N-O合金之类的绝缘体、电介质或半导体任意之一。另外，作为下部隧道势垒层105和上部隧道势垒层109，可以使用适用于安装在一般ST-MRAM中的具有双MTJ结构的磁阻元件的任意所有材料和构成。
盖层113例如由诸如Ru之类的非磁性材料构成，具有防止上部磁化固定层111的氧化并实现与在其上形成的上部电极(未图示)的优良导通的功能。替代地，可考虑到固定上部磁化固定层111的磁化方向，类似于底层101地构成盖层113。
然而，本实施例不限于上述例子，作为盖层113，可以使用适用于安装在一般ST-MRAM中的具有双MTJ结构的磁阻元件的任意所有材料和构成。
下面将参考图7详细说明存储层107的构成。参见图7，按顺序层叠第一磁性材料层121、非磁性材料层123和第二磁性材料层125地构成存储层107。在本实施例中，和下部磁化固定层103及上部磁化固定层111一样，第一磁性材料层121和第二磁性材料层125包括Co-Fe-B合金。另外，非磁性材料层123包括Ta。
然而，本实施例不限于上述例子，第一磁性材料层121、非磁性材料层123和第二磁性材料层125的材料和构成可以是任意的，只要各层具有下面说明的特性即可。例如，第一磁性材料层121和第二磁性材料层125可以利用包含Co、Fe、Ni或B的金属材料形成。替代地，例如，第一磁性材料层121和第二磁性材料层125可以利用包含Co、Fe、Ni和B至少之一的合金形成。替代地，例如，第一磁性材料层121和第二磁性材料层125可以通过向Co-Fe-B合金添加异种元素而获得的材料形成。因而，能够获得由于扩散的防止而产生的耐热性的提高、磁阻效应的增大、由平坦化引起的绝缘耐受电压的增大等的效果。作为这种情况的添加元素的材料，可以使用B、C、N、O、F、Li、Mg、Si、P、Ti、V、Cr、Mn、Ni、Cu、Ge、Nb、Ru、Rh、Pd、Ag、Ta、Ir、Pt、Au、Zr、Hf、W、Mo、Re、Os、其合金或者其氧化物。另外，作为非磁性材料层123的材料，除了Ta之外，还可以使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Pd、Pt、Zr、Hf、W、Mo、Nb、V、或者其合金。
在本实施例中，构造使得在第一磁性材料层121和第二磁性材料层125之中，第一磁性材料层121具有垂直磁各向异性，而第二磁性材料层125具有面内磁各向异性。在信息写入之时，第一磁性材料层121的磁化方向在垂直方向被反转，而第二磁性材料层125的磁化方向在面内方向被反转。
通过调整构成第一磁性材料层121和第二磁性材料层125的材料的组成和/或第一磁性材料层121和第二磁性材料层125的薄膜厚度，可控制这样的磁各向异性。例如，调整第一磁性材料层121的组成，以致第一磁性材料层121接收的有效反磁场的大小小于饱和磁化量Ms。因而，第一磁性材料层121的磁化方向可被设定成在垂直方向上。另外，例如，通过按预定组成把第二磁性材料层125的薄膜厚度设定为0.8nm，第二磁性材料层125的磁化方向可被设定成在面内方向上(另外参见下面将说明的例1)。
上面已经说明了按照本实施例的磁阻元件10的结构。注意，通过在真空设备中连续层叠底层101到盖层113，随后通过诸如蚀刻之类的处理适当地使各层图案化，可以制造上述磁阻元件10。作为各层的沉积方法和图案化方法，可以使用在一般的半导体工艺中使用的那些方法，从而省略其详细说明。
按照上述磁阻元件10，存储层107被构造使得按顺序层叠第一磁性材料层121、非磁性材料层123和第二磁性材料层125，第一磁性材料层121具有垂直磁各向异性，而第二磁性材料层125具有面内磁各向异性。因而，例如，与其中和图3中例示的一般磁阻元件321中一样存储层329具有垂直磁各向异性的情况相比，能够进一步减小置于第二磁性材料层125和上部磁化固定层111之间的上部隧道势垒层109的TMR效应。另外，在此时，不同于在专利文献1中公开的技术，在不使上部隧道势垒层109的薄膜厚度变薄的情况下(例如，在维持在专利文献1中公开的磁阻元件中的具有较大薄膜厚度的隧道势垒层的薄膜厚度的同时)，能够获得减小TMR效应的效果。于是，按照磁阻元件10，在不损害可靠性的情况下，与具有常规双MTJ结构的一般磁阻元件相比，能够更加增大整个元件的磁阻变化率。
另外，按照磁阻元件10，为了使第一磁性材料层121具有垂直磁各向异性，第一磁性材料层121接收的有效反磁场的大小被配置成小于第一磁性材料层121的饱和磁化量Ms。因而，存储层107接收的有效反磁场的大小被减小，从而能够降低存储层107中的反转电流的大小。这里，由于磁阻元件10具有双MTJ结构，因此与无双MJT结构的磁阻元件相比，存储层107能够更多地降低反转电流，因为存储层更高效地从下部隧道势垒层105和上部隧道势垒层109接收自旋注入。即，按照本实施例，除了通过采用双MTJ结构引起的反转电流减小的效果之外，还能够获得通过如上所述构成存储层107而引起的反转电流减小的效果。从而，与具有常规双MTJ结构的一般磁阻元件相比，能够进一步减小反转电流。于是，能够降低由磁阻元件10构成的存储设备1的电力消耗量。
同时，按照磁阻元件10，由于即使在不降低存储层107的饱和磁化量Ms的情况下也能够减小反转电流，因此存储层107可具有足够的饱和磁化量Ms，从而能够确保存储层107的热稳定性。此外，在磁阻元件10中，两个磁化固定层，即，下部磁化固定层103和上部磁化固定层111可构成层叠的亚铁钉扎结构。因而，可以使下部磁化固定层103和上部磁化固定层111相对于外部磁场钝化，从而能够阻挡由下部磁化固定层103和上部磁化固定层111引起的漏磁场。另外，能够实现由多个磁性材料层的层间耦合造成的下部磁化固定层103和上部磁化固定层111的垂直磁各向异性的增强。如上所述，按照磁阻元件10，能够充分确保热稳定性，即，能够充分确保信息保持能力，从而能够构成特性平衡方面优异的磁阻元件10。
注意，尽管在上述构成例子中，位于存储层107的下侧的第一磁性材料层121被设定成具有垂直磁各向异性，而位于存储层107的上侧的第二磁性材料层125被设定成具有面内磁各向异性，然而，本实施例不限于此。在本实施例中，构成存储层107的两个磁性材料层(第一磁性材料层121和第二磁性材料层125)之一可具有面内磁各向异性，另一个可具有垂直磁各向异性，它们的组合可以是任意的。例如，与上述构成例子相反，可以使位于下侧的第一磁性材料层121具有面内磁各向异性，而使位于上侧的第二磁性材料层125具有垂直磁各向异性。另外在该构成中，能够获得相似的效果。
另外，在本实施例中，构成存储层107的两个磁性材料性(第一磁性材料层121和第二磁性材料层125)之一可具有面内磁各向异性，另一个可具有从垂直方向倾斜可能保持垂直磁化占优势的状态的预定角度(即，倾斜到面内磁化未达到占优势的状态的程度)的磁各向异性。按照这种构成，与具有完全垂直方向的磁各向异性的情况相比，虽然反转电流减小效果会被降低，不过也能够同样地获得上述其他效果(即，磁阻变化率的提高和热稳定性的确保)。
[例1]
为了评估按照上述本实施例的磁阻元件10的存储层107的磁各向异性，进行了以下实验。在该实验中，创建了具有与图6和图7中图解所示的构成类似的构成的3种磁阻元件样本，测量了样本1-3的各个磁化曲线。样本1-3只在构成存储层的第二磁性材料层的薄膜厚度方面不同，样本1-3的其他构成相同。
具体地，样本1-3的除存储层外的构成如下。
底层：薄膜厚度10nm的Ta薄膜和薄膜厚度10nm的Ru薄膜的层叠薄膜。
下部磁化固定层：薄膜厚度2nm的Co-Pt薄膜、薄膜厚度0.7nm的Ru薄膜和薄膜厚度1.2nm的[Co20Fe80]80B30薄膜的层叠薄膜。
下部隧道势垒层：薄膜厚度1nm的氧化镁薄膜。
上部隧道势垒层：薄膜厚度1nm的氧化镁薄膜。
上部磁化固定层：薄膜厚度1.3nm的[Co20Fe80]80B30薄膜、薄膜厚度0.6nm的Ru薄膜和薄膜厚度2nm的Co-Pt薄膜的层叠薄膜。
盖层：薄膜厚度5nm的Ta薄膜。
另外，对于样本1-3的存储层，沉积薄膜厚度1.3nm的[Co20Fe80]80B30薄膜作为第一磁性材料层，并且沉积薄膜厚度0.2nm的钽作为非磁性材料层。
存储层的第二磁性材料层的构成如下。
样本1：薄膜厚度0.6nm的[Co20Fe80]80B30薄膜。
样本2：薄膜厚度0.8nm的[Co20Fe80]80B30薄膜。
样本3：薄膜厚度1.0nm的[Co20Fe80]80B30薄膜。
样本1-3都是通过在厚度0.725mm的硅基板上形成厚度300nm的热氧化膜，从而在其上形成具有上述构成的磁阻元件产生的。另外，尽管将省略详细说明，不过在硅基板上也适当地形成为测量所需的配线等。
除绝缘层之外的各层是利用DC磁控溅射方法沉积的。使用氧化物的绝缘层是通过利用RF磁控溅射方法或DC磁控溅射方法沉积金属薄膜，随后在磁场中在热处理炉中对其进行350℃热处理形成的。
通过克尔磁效应测量，测量如上所述产生的样本1-3的磁化曲线。此时，对于所述测量，使用在硅基板上为评估磁化曲线而特别设置的约8mm×8mm的大块薄膜部分，而不是微细加工的元件。另外，沿薄膜表面的垂直方向施加测量磁场。
图8-图10是分别图解说明样本1-3的存储层的磁化曲线的测量结果的曲线图。在图8-图10中，水平轴表示施加的测量磁场，垂直轴表示指示克尔磁效应的大小的信号值，并且绘制了两个因素的关系。
参见图8，可确定在存储层的第二磁性材料层的薄膜厚度为0.6nm的样本1中获得方正度高的磁化曲线。这被认为归因于在样本1中，存储层的第一磁性材料层和第二磁性材料层一起沿垂直方向被磁化的事实。
同时，参见图9和图10，在存储层的第二磁性材料层的薄膜厚度分别为0.8nm和1.0nm的样本2和3中，发现磁化曲线的方正度的变化。所述变化被认为是由在样本2和3中，随着第二磁性材料层的薄膜厚度变大反磁场增大，从而第二磁性材料层的磁化方向从垂直方向变成面内方向的事实引起的。注意，认为虽然存储层的第二磁性材料层的磁化方向是朝面内方向定向的，不过第一铁磁性材料层的磁化方向是垂直方向，从而图9和图10中图解所示的磁化曲线被认为是作为第一磁性材料层的磁性经由存储层内的非磁性材料与第二磁性材料层的磁性磁耦合的结果出现的。
以上的实验结果指出通过调整构成存储层的第二磁性材料层的薄膜厚度，能够在垂直方向上或者在面内方向上控制第二磁性材料层的磁化方向。另外，实验结果指出在通过把薄膜厚度设定为0.8nm或更大利用[Co20Fe80]80B30薄膜构成第二铁磁性材料层的情况下，磁化方向可被设定为面内方向。尽管在实验中评估了第二磁性材料层的薄膜厚度和磁化方向之间的关系，不过认为对于第一磁性材料层也可获得类似的结果。
[例2]
为了确认按照上述本实施例的磁阻元件10的磁阻变化率的提高的效果，进行了以下实验。在该实验中，创建了具有与图6和图7中图解所示的构成类似的构成的3种磁阻元件样本，测量了样本1-3的磁阻曲线，并且根据磁阻曲线计算了磁阻变化率。
作为样本1-3，使用与上述例1类似的样本。即，样本1-3只在构成存储层的第二磁性材料层的薄膜厚度方面不同，而样本1-3的其他构成相同。根据例1的结果，认为在样本1中第一磁性材料层和第二磁性材料层的磁化方向同时是垂直方向，而在样本2和3中第一磁性材料层的磁化方向是垂直方向，而第二磁性材料层的磁化方向是面内方向。
磁阻变化率的测量是利用12端子CIPT测量设备评估的。此时，对于所述测量，使用在硅基板上为评估磁阻变化率而特别设置的约2平方厘米的大块薄膜部分，而不是微细加工的元件。另外，沿薄膜表面的垂直方向施加测量磁场。磁阻变化率的测量结果示于下表1中。
[表1]
如表1中所示，可以确认样本2和3的磁阻变化率大于样本1的磁阻变化率。该实验结果的原因被认为是通过增大第二磁性材料层的薄膜厚度，第二磁性材料层的磁化方向被改变成面内方向，上部隧道势垒层的TMR效应减小，从而整个元件的磁阻变化率增大。即，该实验结果指出利用按照本实施例的磁阻元件10可确实获得TMR效应的减小和磁阻变化率提高的效果。
(4.补充)
上面已经参考附图说明了本公开的一个或多个优选实施例，然而，本公开不限于以上例子。在附加权利要求书的范围内本领域的技术人员可得出各种变更和修改，并且应明白所述各种变更和修改将自然在本公开的技术范围内。
例如，尽管在上述实施例中，作为利用TMR效应的MTJ元件构成了磁阻元件10，不过本技术不限于此。例如，磁阻元件10的与下部隧道势垒层105和上部隧道势垒层109对应的各层(下面也将被称为第一中间层和第二中间层)可利用金属材料形成，并且可利用巨磁阻(GMR)效应进行自旋注入。这种情况下，作为第一中间层和第二中间层的材料，可以使用表现出GMR效应的金属材料，例如，包含Cu、Ag或Cr的金属材料、包含Cu、Ag和Cr至少之一的合金，等等。替代地，第一中间层和第二中间层之一可由表现出TMR效应的非磁性材料构成，而另一个可以利用可能表现出GMR效应的金属材料形成。
另外，尽管在上述实施例中，例如磁阻元件10被用作存储设备的存储元件，不过本技术不限于此。按照本实施例的磁阻元件10可适用于磁阻元件通常可应用于的其他各种设备，例如，硬盘驱动器(HDD)的磁头，等等。
此外，记载在本说明书中的效果仅仅是说明性或例证性效果，而不是限制性的。即，连同上述效果一起或者代替上述效果，按照本公开的技术可获得根据本说明书的记载，对本领域的技术人员来说明显的其他效果。
另外，也可如下构成本技术。
(1)一种磁阻元件，包括：
存储层，存储层的磁化方向被配置成按照信息而变化；
第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向；
第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向；
第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间；以及
第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间，
其中存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
(2)按照(1)所述的磁阻元件，
其中在第一磁性材料层和第二磁性材料层之中，磁化方向平行于薄膜表面的磁性材料层的薄膜厚度大于或等于0.8nm。
(3)按照(1)或(2)所述的磁阻元件，
其中第一磁性材料层和第二磁性材料层是包含Co、Fe、Ni或B的金属材料，或者包括Co、Fe、Ni和B至少之一的合金。
(4)按照(2)所述的磁阻元件，
其中在第一磁性材料层和第二磁性材料层之中，至少磁化方向平行于薄膜表面的磁性材料层是包含Co、Fe、Ni或B的金属材料，或者包括Co、Fe、Ni和B至少之一的合金。
(5)按照(1)-(4)任意之一所述的磁阻元件，
其中第一中间层和第二中间层至少之一是氧化镁。
(6)按照(1)-(4)任意之一所述的磁阻元件，
其中第一中间层和第二中间层至少之一是包含Cu、Ag或Cr的金属材料，或者包括Cu、Ag和Cr至少之一的合金。
(7)按照(1)-(6)任意之一所述的磁阻元件，
其中第一中间层和第二中间层的薄膜厚度为0.6nm至1.5nm。
(8)一种存储元件，包括：
多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息；以及
配线，配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流，
其中各个磁阻元件包括
存储层，存储层的磁化方向被配置成按照信息而变化，
第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，
第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，
第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间，以及
第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间，
存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
(9)一种电子装置，包括：
配置成存储信息的存储元件，
其中存储元件包括
多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息，以及
配线，配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流，
各个磁阻元件包括
存储层，存储层的磁化方向被配置成按照信息而变化，
第一磁化固定层，第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，
第二磁化固定层，第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，
第一中间层，第一中间层被配置成设置在第一磁化固定层和存储层之间，以及
第二中间层，第二中间层被配置成设置在第二磁化固定层和存储层之间，
存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
附图标记列表
1 存储设备(存储元件)
10,301,321 磁阻元件
101,303,323 底层
103,325 下部磁化固定层
105,327 下部隧道势垒层
107,309,329 存储层
109,331 上部隧道势垒层
111,333 上部磁化固定层
113,311,335 盖层
121 第一磁性材料层
123 非磁性材料层
125 第二磁性材料层
201 半导体基板
203 元件分离层
205 选择晶体管
207 栅电极
209 漏区
211 源区
213 配线
215 位线
217 接触层
305 磁化固定层
307 隧道势垒层

Claims (9)

1.一种磁阻元件，包括：
存储层，所述存储层的磁化方向被配置成按照信息而变化；
第一磁化固定层，所述第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向；
第二磁化固定层，所述第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向；
第一中间层，所述第一中间层被配置成设置在第一磁化固定层和存储层之间；以及
第二中间层，所述第二中间层被配置成设置在第二磁化固定层和存储层之间，
其中所述存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，并且
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
2.按照权利要求1所述的磁阻元件，
其中，在第一磁性材料层和第二磁性材料层之中，具有平行于薄膜表面的磁化方向的磁性材料层的薄膜厚度大于或等于0.8nm。
3.按照权利要求2所述的磁阻元件，
其中，第一磁性材料层和第二磁性材料层是包含Co、Fe、Ni或B的金属材料，或者包括Co、Fe、Ni和B至少之一的合金。
4.按照权利要求2所述的磁阻元件，
其中，在第一磁性材料层和第二磁性材料层之中，至少具有平行于薄膜表面的磁化方向的磁性材料层是包含Co、Fe、Ni或B的金属材料，或者包括Co、Fe、Ni和B至少之一的合金。
5.按照权利要求1所述的磁阻元件，
其中，第一中间层和第二中间层至少之一是氧化镁。
6.按照权利要求1所述的磁阻元件，
其中，第一中间层和第二中间层至少之一是包含Cu、Ag或Cr的金属材料，或者包括Cu、Ag和Cr至少之一的合金。
7.按照权利要求5所述的磁阻元件，
其中，第一中间层和第二中间层的薄膜厚度为0.6nm至1.5nm。
8.一种存储元件，包括：
多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息；以及
配线，所述配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流，
其中各个磁阻元件包括
存储层，所述存储层的磁化方向被配置成按照信息而变化，
第一磁化固定层，所述第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，
第二磁化固定层，所述第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，
第一中间层，所述第一中间层被配置成设置在第一磁化固定层和存储层之间，以及
第二中间层，所述第二中间层被配置成设置在第二磁化固定层和存储层之间，
存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
9.一种电子装置，包括：
存储元件，所述存储元件被配置成存储信息，
其中存储元件包括
多个磁阻元件，所述多个磁阻元件被配置成按照磁性材料的磁化状态来保持信息，以及
配线，所述配线被配置成沿层叠方向向多个磁阻元件中的每一个施加电流，或者检测沿层叠方向在多个磁阻元件中的每一个中流动的电流，
各个磁阻元件包括
存储层，所述存储层的磁化方向被配置成按照信息而变化，
第一磁化固定层，所述第一磁体固定层被配置成设置在存储层之下，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直的磁化方向，
第二磁化固定层，所述第二磁体固定层被配置成设置在存储层之上，并且具有与充当存储在存储层中的信息的基准的薄膜表面垂直、并与第一磁化固定层的磁化方向相反的磁化方向，
第一中间层，所述第一中间层被配置成设置在第一磁化固定层和存储层之间，以及
第二中间层，所述第二中间层被配置成设置在第二磁化固定层和存储层之间，
存储层包括按顺序层叠的第一磁性材料层、非磁性材料层和第二磁性材料层，并且
第一磁性材料层和第二磁性材料层之一具有与薄膜表面平行的磁化方向。
CN201780019006.5A 2016-03-30 2017-02-21 磁阻元件、存储元件和电子装置 Pending CN108780781A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-067324 2016-03-30
JP2016067324 2016-03-30
PCT/JP2017/006260 WO2017169291A1 (ja) 2016-03-30 2017-02-21 磁気抵抗素子、メモリ素子及び電子機器

Publications (1)

Publication Number Publication Date
CN108780781A true CN108780781A (zh) 2018-11-09

Family

ID=59963073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780019006.5A Pending CN108780781A (zh) 2016-03-30 2017-02-21 磁阻元件、存储元件和电子装置

Country Status (5)

Country Link
US (1) US20190109276A1 (zh)
JP (1) JPWO2017169291A1 (zh)
CN (1) CN108780781A (zh)
DE (1) DE112017001776T5 (zh)
WO (1) WO2017169291A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021018258A1 (zh) * 2019-07-31 2021-02-04 浙江驰拓科技有限公司 磁隧道结的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2588151B (en) * 2019-10-09 2022-05-04 Huo Suguo Hybrid perpendicular and in-plane STT-MRAM

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064184A (zh) * 2006-04-28 2007-10-31 台湾积体电路制造股份有限公司 磁性随机存取存储单元、其写入方法及其制造方法
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
US20120068281A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Magnetic recording element and nonvolatile memory device
JP2012064625A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US20120294079A1 (en) * 2011-05-19 2012-11-22 Sony Corporation Memory element and memory device
US20140159175A1 (en) * 2011-05-12 2014-06-12 Korea University Research And Business Foundation Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
CN103946974A (zh) * 2011-11-30 2014-07-23 索尼公司 存储元件、存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064184A (zh) * 2006-04-28 2007-10-31 台湾积体电路制造股份有限公司 磁性随机存取存储单元、其写入方法及其制造方法
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
JP2012064625A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US20120068281A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Magnetic recording element and nonvolatile memory device
US20140159175A1 (en) * 2011-05-12 2014-06-12 Korea University Research And Business Foundation Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
US20120294079A1 (en) * 2011-05-19 2012-11-22 Sony Corporation Memory element and memory device
CN103946974A (zh) * 2011-11-30 2014-07-23 索尼公司 存储元件、存储装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021018258A1 (zh) * 2019-07-31 2021-02-04 浙江驰拓科技有限公司 磁隧道结的制备方法

Also Published As

Publication number Publication date
JPWO2017169291A1 (ja) 2019-02-07
WO2017169291A1 (ja) 2017-10-05
US20190109276A1 (en) 2019-04-11
DE112017001776T5 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
US9324940B2 (en) Storage element, memory and electronic apparatus
US10374146B2 (en) Memory element and memory device
CN104813472B (zh) 具有增强稳定性的垂直自旋转移扭矩存储器(sttm)器件以及其形成方法
US8436438B2 (en) Memory element and memory device
CN103151455B (zh) 存储元件和存储装置
CN102916126B (zh) 存储元件和存储装置
US9196333B2 (en) Magnetic memory element and magnetic memory device
CN102592658B (zh) 存储元件和存储装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
CN104662686A (zh) 存储元件、存储装置和磁头
CN102610270A (zh) 存储元件和存储器装置
CN103137855A (zh) 存储元件和存储设备
CN103137853A (zh) 存储元件和存储设备
US11049538B2 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
CN107103918A (zh) 存储元件
US8445980B2 (en) Memory element and memory device
CN102385923A (zh) 存储元件和存储设备
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
CN108780781A (zh) 磁阻元件、存储元件和电子装置
CN110335940B (zh) 巨磁致电阻器件和磁性隧道结结构及包括其的电子设备
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181109