CN102592658B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102592658B
CN102592658B CN201110461334.5A CN201110461334A CN102592658B CN 102592658 B CN102592658 B CN 102592658B CN 201110461334 A CN201110461334 A CN 201110461334A CN 102592658 B CN102592658 B CN 102592658B
Authority
CN
China
Prior art keywords
layer
magnetization
memory element
accumulation layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110461334.5A
Other languages
English (en)
Other versions
CN102592658A (zh
Inventor
别所和宏
细见政功
大森广之
肥后丰
山根阳
山根一阳
内田裕行
浅山彻哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102592658A publication Critical patent/CN102592658A/zh
Application granted granted Critical
Publication of CN102592658B publication Critical patent/CN102592658B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及存储元件和存储装置。存储元件包括:存储层,其具有与膜表面垂直的磁化,该存储层的磁化的方向根据信息而改变;磁化固定层,其具有与用作存储在存储层中的信息的基准的膜表面垂直的磁化;和非磁性物质的绝缘层,绝缘层设置在存储层和磁化固定层之间。在上述存储元件中,使用自旋转矩磁化反转来反转存储层的磁化以存储信息,通过层结构的层叠方向上流动的电流来产生自旋转矩磁化反转,该层结构包括存储层、绝缘层和磁化固定层,存储层在与绝缘层相反一侧上直接具有层,并且该层包括导电氧化物。

Description

存储元件和存储装置
技术领域
本发明涉及具有多个磁性层并使用自旋转矩磁化反转(spin torquemagnetization reversal)来执行记录的存储元件、并涉及存储装置。
背景技术
伴随从移动终端到大规模服务器的各种类型信息装置的显著发展,在形成上述装置的元件(例如,存储和逻辑元件)中,一直追求性能方面(例如,集成度增加、操作速度增加和功耗减少)的进一步提高。具体地,半导体非易失性存储器的发展是显著的,各自用作大规模文件存储器的快闪存储器日益发展,以至于将硬盘驱动器逐出市场。
此外,为了取代通常使用的NOR型快闪存储器、DRAM等,已经执行铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等的开发,以用于代码存储应用和工作存储器的其他应用。上述这些存储器中的一些已经开始用于实践。
具体的,因为MRAM使用磁性物质的磁化方向来执行数据存储,所以重写可以高速执行近似无限次数(1015或更多),并且MRAM已经用于例如工业自动化和飞机领域。
由于高速操作和可靠性,期望MRAM还用于代码存储和工作存储器应用;但是,实际上,功耗减少和容量增加是待克服的问题。这是由MRAM的记录原理产生的(即,由通过每个线产生的电流磁场来反转磁化的方法产生的)这些实质问题。
作为克服这些问题的一种方法,已经研究了不依赖于电流磁场的记录,即,磁化反转方法。具体地,积极地对自旋转矩磁化反转进行了研究(例如,参见日本专利未审查申请公开No.2003-17782和2008-227388、美国专利No.US 6,256,223、Phys.Rev.B,54,9353(1996)和J.Magn.Mat.,159,L1(1996))。
与MRAM的情况一样,自旋转矩磁化反转的存储元件经常形成为具有磁性隧道结(MTJ)结构。
在这种结构中,使用这样的现象,即,当穿过将磁化固定在一定方向上的磁性层的自旋极化电子进入另一自由磁性层(磁化的方向不固定)时,自由磁性层产生转矩(这称作“自旋转移矩”),并且当提供等于或大于一定阈值的电流时,自由磁性层的磁化被反转。通过改变电流的极性来执行“0”和“1”之间的重写。
对于具有约0.1μm规模的元件,用于这种反转的电流的绝对值是1mA或更小。此外,因为该电流与元件体积成比例地降低,所以可以进行调节(scaling)。此外,因为不需要产生用于记录的电流磁场所需要的MRAM的字线,所以可以有利地简化单元结构。
在下文中,使用自旋转矩磁化反转的MRAM称作自旋转矩磁性随机存取存储器(ST-MRAM)。此外,在某些情况下,自旋转矩磁性反转也可以称作自旋注入磁性反转。
作为能够实现功耗减少和容量增加并同时保持MRAM的优点(即,高操作速度和近似无限次数重写)的非易失性存储器,对ST-MRAM寄托了极大的期望。
图7和8中示出ST-MRAM的示意图。图7是透视图,图8是截面图。
在半导体基体60(例如,硅衬底)的由元件隔离层52所隔离的一部分中形成漏极区58、源极区57和栅电极51,漏极区58、源极区57和栅电极51形成用于选择每个存储单元的选择晶体管。在上述这些当中,栅电极51还用作垂直于图8的平面延伸的字线。
漏极区58形成为由位于图7中右侧和左侧的选择晶体管共用,线59连接到该漏极区58。
此外,具有存储层的存储元件53布置在源极区57和位线56之间,在所述存储层中磁化方向被自旋转矩磁化反转所反转,所述位线56布置在存储元件53上方以在图8中从右到左方向上延伸。
例如,存储元件53由磁性隧道结元件(MTJ元件)形成。存储元件53具有两个磁性层61和62。在两个磁性层61和62当中,一个磁性层用作磁化方向固定的磁化固定层,另一个磁性层用作磁化方向变化的磁化自由层(即,存储层)。
此外,存储元件53用顶部和底部接触层54来连接到位线56和源极区57,顶部和底部接触层分别设置在存储元件53、与位线56和源极区57之间。因此,当使电流流入存储元件53时,存储层的磁化方向可以被旋转注入所反转。
发明内容
此外,对于MRAM,除了存储元件之外还提供写入线(字线和位线),通过在使电流流过写入线时产生的电流磁场来写入(记录)信息。因此,可以将写入所需要的电流提供至写入线。
另一方面,在ST-MRAM中,需要通过使用在存储元件中流动的电流来执行自旋转矩磁化反转,以使存储层的磁化方向反转。此外,因为如上所述通过直接提供至存储单元的电流来执行信息的写入(记录),所以为了选择执行写入的存储单元,存储元件连接选择晶体管以形成存储单元。结果,在存储元件中流动的电流限制为能在选择晶体管中流动的电流(选择晶体管的饱和电流)。
具体地,ST-MRAM中的写入电流限制为选择晶体管的饱和电流或更小。
因为众所周知随着小型化的发展,晶体管的饱和电流降低,所以为了使整个ST-MRAM小型化,需要通过提高自旋转移的效率来减小在存储元件中流动的电流。
此外,为了增加读出信号的强度,需要保证磁电阻的高变化率,为此目的,可以有效地使用上述MTJ结构,即,可以有效地使用中间层形成为隧道绝缘层(隧道势垒层)的存储元件,所述中间层与两个磁性层接触。
但是,当如上所述隧道绝缘层用作中间层时,为了防止隧道绝缘层的介质击穿,对提供至存储元件的电流进行限制。即,为了保证存储元件针对重复写入的可靠性,还必需减小自旋转矩磁化反转所需要的电流。
在某些情况下,自旋转矩磁化反转所需要的电流可以称作反转电流、记录电流等。
另一方面,因为ST-MRAM是非易失性存储器,期望通过电流写入的信息能稳定地存储在ST-MRAM中。即,需要保证存储层的磁化抗热波动的稳定性(热稳定性)。
这是因为如果不能保证存储层的热稳定性,则在某些情况下,反转的磁化方向会由于热量(操作环境中的温度)而再次反转,从而会产生写入错误。
如上所述,与现有MRAM的存储元件相比,ST-MRAM的存储元件在缩放方面是有利的,即,考虑到记录电流值,ST-MRAM的存储层的体积可以有利地减小。但是,当体积减小时,如果不改变其他特性,则热稳定性可能降低。
因为在ST-MRAM的容量增大时存储元件的体积进一步减小,所以保证热稳定性是很重要的。
考虑到这个问题,热稳定性对于ST-MRAM的存储元件是非常重要的特性,因此得出ST-MRAM需要设计为即使体积减小也能保证该热稳定性。
因此,为了使用ST-MRAM作为有效的非易失性存储器,需要将用于自旋转矩磁化反转的反转电流减小到晶体管的饱和电流或更小、并减小到小于破坏隧道势垒的电流,并且还需要保证热稳定性以保留写入的信息。
为了同时减小反转电流并保证热稳定性,使用垂直磁各向异性膜用于存储层的结构引起关注。
例如,根据Nature Materials.,5,210(2006),通过使用垂直磁各向异性膜(例如,Co/Ni多层膜)用于存储层,提出了同时减小反转电流并保证热稳定性的可能性。
例如,提到多种类型的具有垂直磁各向异性的磁性材料,例如,稀土过渡金属合金(TbCoFe等)、金属多层膜(Co/Pd多层膜等)、有序合金(FePt等)和各自使用氧化物和磁性金属之间的界面磁各向异性的复合材料(Co/MgO等)。但是,当考虑为实现磁电阻的高变化率而使用隧道结结构以在ST-MRAM中获得大读出信号时、并且当还考虑热阻和容易的制造工艺时,作为隧道势垒的、由使用界面磁各向异性的复合材料形成的结构(例如,通过将包含Co或Fe的磁性材料层叠在MgO上而形成的叠层板)是有前途的。
但是,与晶体磁各向异性、单离子各向异性等相比,基于界面磁各向异性的垂直磁各向异性的各向异性能低,并且还不利地易于随着磁性层的厚度增大而降低。
为了解决上述问题,本发明人研究了氧化物布置在磁性金属的两侧以增加界面数量的结构。形成该结构,以使用通过氧(O)和Co或Fe之间的键合来产生界面磁各向异性的现象。
即,当存储层位于隧道势垒层上方时通过增加氧化物覆盖层和当存储层位于隧道势垒层下方时通过增加氧化物底层,可以增加基于界面磁各向异性的磁各向异性能。
但是,因为在这种情况下使用的MgO等的氧化物覆盖层通常是具有高电阻的绝缘物质并且用作串联电阻,所述串联电阻与通过磁化固定层和存储层之间产生的隧道磁电阻效应而获得的磁电阻的变化重叠,通道势垒层设置在磁化固定层和存储层之间,结果,在某些情况下存储元件的电阻的变化率有可能降低。
因为由于电阻变化率的降低而引起读出信号的强度降低,所以会产生问题,例如,使电路变复杂以克服上述降低,或读出速度不利地可能降低。
因此,在本说明书中,决定形成如下存储元件。
即,根据本发明的实施例的存储元件具有存储层,该存储层具有与膜表面垂直的磁化,并且其中磁化的方向根据信息而改变。
此外,上述存储元件还具有磁化固定层,该磁化固定层具有与用作存储在存储层中的信息的基准的膜表面垂直的磁化。
存储元件还具有非磁性物质的绝缘层,该绝缘层设置在存储层和磁化固定层之间。
此外,通过使用自旋转矩磁化反转来反转所述存储层的磁化以存储信息,通过在层结构的层叠方向上流动的电流来产生自旋转矩磁化反转,层结构包括存储层、绝缘层和磁化固定层。
此外,在该存储元件中,在与上述存储层接触的各层当中,设置在与绝缘层相反一侧上的层由导电氧化物形成。
此外,根据本发明的实施例的存储装置包括根据本发明的实施例的存储元件和彼此交叉的两种类型的线,存储元件布置在两种类型的线之间,电流能够通过两种类型的线、沿着层叠方向在存储元件中流动。
根据本发明的实施例的存储元件,磁化固定层设置在存储层上,绝缘层(隧道势垒层)设置在磁化固定层和存储层之间,因为通过使用自旋转矩磁化反转使存储层的磁化反转来执行信息记录,通过沿着层叠方向流动的电流来产生自旋转矩磁化反转,所以通过使电流沿着层叠方向流动可以记录信息。在这种情况下,因为存储层是垂直磁各向异性膜,所以可以减小使存储层的磁化方向反转所需要的写入电流。
此外,通过垂直磁各向异性膜的高磁各向异性能,可以充分保持存储层的热稳定性。
此外,在根据本发明的实施例的存储元件中,因为除了铁磁隧道结之外的部分(除了绝缘层之外的部分)不包括由绝缘物质形成的层,从所述铁磁隧道结获得读出信号,所以减小了对隧道磁电阻效应没有帮助的串联电阻分量,因此,可以有效地抑制读出信号的强度减小。
此外,根据本发明的实施例的存储装置的结构,因为电流通过两种类型的线沿着层叠方向在存储元件中流动,以引起自旋转移,所以当电流能够通过两种类型的线沿着存储元件的层叠方向流动时,通过自旋转矩磁化反转可以记录信息。
此外,因为可以充分保持存储层的热稳定性,所以可以稳定地保留记录在存储元件中的信息,并且可以实现存储装置的小型化、可靠性提高和功耗减小。
根据本发明,因为可以容易地获得具有垂直磁各向异性的存储元件,同时充分保证作为信息保留能力的热稳定性,所以可以形成在性能平衡方面优异的存储元件。
因此,可以避免操作错误,并可以充分获得存储元件的操作裕度。因此,可以实现稳定操作的高可靠性的存储器。
此外,可以减小写入电流,并且在存储元件中写入信息所需要的功耗也可以减小。因此,可以减小整个存储装置的功耗。
此外,因为可以减小对隧道磁电阻效应没有帮助的串联电阻分量,并且从而可以抑制读出信号的强度减小,所以还可以避免复杂的电路和读出速度减小。
附图说明
图1是根据实施例的存储装置(存储设备)的示意性结构示图(透视图);
图2是根据实施例的存储元件的截面图;
图3是存储层布置在磁化固定层的下侧上的存储元件的截面图;
图4A是示出通过使用磁光克尔效应进行研究而获得的、使用绝缘氧化物(MgO)作为覆盖层的试样的磁特性的结果的曲线图;
图4B是示出通过使用磁光克尔效应进行研究而获得的、使用导电氧化物(CoTiO)作为覆盖层的试样的磁特性的结果的曲线图;
图5是示出用于对当导电氧化物用作覆盖层时获得更高的磁电阻效应进行讨论的、圆柱隧道结元件的一个示例的示图;
图6是每种都满足覆盖层所需的电阻率调解的材料的表;
图7是使用通过自旋注入的磁化反转的存储装置的示意性结构的透视图;和
图8是图7中所示的存储装置的截面图。
具体实施方式
在下文中,将描述本发明的实施方式(在下文中称作“实施例”)。
将以下列顺序进行描述。
<1.根据实施例的存储元件的概述>
<2.根据实施例的结构>
<3.试验>
<4.修改形式>
<1.根据实施例的存储元件的概述>
首先,将描述根据本发明的实施例的存储元件的概述。
根据本发明的实施例,通过上述自旋转矩磁化反转,使存储元件的存储层的磁化方向反转以记录信息。
存储层是由磁性物质形成的铁磁层,并且通过磁性物质的磁化状态(磁化方向)来保存信息。
尽管之后将详细描述,但是根据实施例的存储元件具有例如图2中所示的层结构并具有至少两个铁磁层,即,存储层17和磁化固定层15,并且该存储元件还具有绝缘层16作为设置在上述两个铁磁层之间的中间层。
存储层17具有垂直于膜表面的磁化,磁化方向根据信息变化。
磁化固定层15具有垂直于膜表面的磁化,该膜表面用作存储在存储层17中的信息的基准。
绝缘层16包含非磁性物质,并且设置在存储层17和磁化固定层15之间。
当将自旋极化电子注入到沿着层叠方向具有存储层17、绝缘层16和磁化固定层15的层结构中时,存储层17的磁化方向改变,信息被记录在存储层17中。
在下文中,将简要描述自旋转矩磁化反转。
电子具有两种类型的自旋角动量。这些动量临时定义为向上动量和向下动量。在非磁性物质中,各自具有向上动量的电子的数量与各自具有向下动量的电子的数量相同,在铁磁物质中,上述数量彼此不同。在形成自旋转矩磁性随机存取存储器(ST-MRAM)的两个铁磁层(磁化固定成15和存储层17)中,当两个层的磁矩的方向彼此相反时(在下文中称作“相反方向状态”),将讨论电子从磁化固定层15移动到存储层17的情况。
磁化固定层15是通过高矫顽力来固定磁矩的方向的固定磁化层。
穿过磁化固定层15的电子是自旋极化的,即,向上电子的数量与向下电子的数量不同。当作为非磁性层的绝缘层16形成为具有足够小的厚度时,在由穿过磁化固定层15的电子引起的自旋极化减少并且在通常的非磁性物质中被置于非极化状态(向上电子的数量等于向下电子的数量的状态)之前,电子到达存储层17。
因为存储层17的自旋极化度的符号与磁化固定层15的自旋极化度的符号相反,所以为了减少系统能量,一些电子反转,即,一些电子的自旋角动量的方向改变。在这种情况下,因为系统的总角动量理论上守恒,所以存储层17的磁矩也产生与由方向改变的电子引起的角动量变化的总和等价的反作用。
当电流(即,每单位时间流过的电子的数量)小时,方向改变的电子的总数也小,并且存储层17的磁矩产生的角动量的变化也小;但是,当电流增大时,每单位时间产生大的角动量变化。
角动量的时间变化表示转矩,并且当转矩超过一定阈值时,存储层17的磁矩开始旋进运动、并且当旋转180°时通过其单轴各向异性来保持稳定。即,产生从相反方向状态反转到相同方向状态(磁矩的方向在相同方向上的状态)。
如果磁化处于相同方向状态,并且相反地提供电流以在从存储层17到磁化固定层15的方向上发送电子,则当在磁化固定层15处通过反射而自旋反转的电子进入存储层17时产生转矩,并且磁矩可以反转到相反方向状态。但是,在这种情况下,引起反转所需要的电流大于在相反方向状态反转到相同方向状态的情况下的电流。
尽管很难直观地理解磁矩从相同方向状态反转到相反方向状态,但是可以以这样的方式来理解,即因为磁化固定层15的磁化是固定的,所以在磁化固定层15中磁矩不反转,并且为了使整个系统的角动量守恒,在存储层17中磁矩被反转。如上所述,通过根据相应的极性在从磁化固定层15到存储层17的方向上或与此相反的方向上、提供一定阈值或更大的电流,来执行“0”和“1”的记录。
与现有MRAM的情况一样,通过使用磁电阻效应来执行信息的读出。即,与上述记录的情况一样,在垂直于膜表面的方向上提供电流。此外,使用这样的现象,即,根据存储层17的磁矩与磁化固定层15的磁矩处于相同方向还是处于相反方向,来改变元件的电阻。
在本实施例中,在磁化固定层15和存储层17之间提供绝缘层16,该绝缘层16是非磁性的绝缘物质。
因为如上所述绝缘层16设置在磁化固定层15和存储层17之间,所以与例如提供金属膜的情况相比,获得了更大的读出信号(电阻变化率),并且可以以较小的电流来执行记录。
绝缘层16设置在磁化固定层15和存储层17之间的结构称作铁磁隧道结(磁性隧道结:MTJ)。
无论磁性层的易磁化轴是与表面平行的面内方向还是与表面垂直的方向,在通过自旋转矩磁化反转来使磁性层的磁化方向反转时所需要的电流阈值Ic都改变。
具体地,当面内磁化型ST-MRAM的反转电流由Ic_para表示时,磁化的反转方向与反转电流Ic_para之间的关系表示如下。
相同方向状态到相反方向状态…Ic_para={A·α·Ms·V/(g(0)*P)}(Hk+2πMs)
相反方向状态到相同方向状态…Ic_para=-{A·α·Ms·V/(g(π)*P)}(Hk+2πMs)
在上述方程式中,A表示常数,α表示阻尼系数,Ms表示饱和磁化,V表示元件体积,g(0)P和g(π)P分别表示与在相同方向状态下和在相反方向状态下自旋转矩转移到面对的磁化层的效率相对应的系数,Hk表示磁各向异性(参见Nature Materials.,5,210(2006))。
另一方面,当垂直磁化型ST-MRAM的反转电流由Ic_perp表示时,获得下列关系式。
相同方向状态到相反方向状态…Ic_perp={A·α·Ms·V/(g(0)*P)}(Hk-4πMs)
相反方向状态到相同方向状态…Ic_perp=-{A·α·Ms·V/(g(π)*P)}(Hk-4πMs)
在上述方程式中,当将垂直磁化型的(Hk-4πMs)与面内磁化型的(Hk+2πMs)进行对比时,可以理解垂直磁化型更适合于减小记录电流。
此外,作为有效的存储器,ST-MRAM需要保留存储的信息。作为保留信息的能力的指标,例如,可以提及热稳定性的指标Δ(=KV/kBT)。Δ由下列方程式1表示。
Δ=KV/kBT=Ms·V·HK·(1/2kBT)...[方程式1]
在上述方程式中,Hk表示有效各向异性场,kB表示波尔兹曼常数,T表示温度,Ms表示饱和磁化量,V表示存储层的体积。
形状磁各向异性、感应磁各向异性、晶体磁各向异性等的影响结合在有效各向异性场Hk中,并且当假设单畴中的相干转动模式时,该有效各向异性场Hk等于矫顽力。
在很多情况下热稳定性的指标Δ和电流阈值Ic具有权衡关系。因此,为了维持存储器特性,在很多情况下,需要同时满足这两个参数。
在例如存储层17的厚度是2nm并且平面图案具有100nm×150nm的大致椭圆形的TMR元件中,改变存储层17的磁化状态的电流阈值实际上如下所述。+侧阈值+Ic是+0.5mA,-侧阈值-Ic是-0.3mA,并且这种情况下的电流强度约为3.5×106A/cm2。这些与上述方程式1基本一致。
另一方面,在通过电流磁场来执行磁化反转的通常MRAM中,需要数安培的写入电流。
因此,发现对于ST-MRAM,因为如上所述写入电流的阈值充分减小,所以ST-MRAM对于减小集成电路的功耗是有效的。
此外,因为对于ST-MRAM不需要通常的MRAM所用的磁场产生线,所以与通常的MRAM相比,ST-MRAM在集成度方面也是有优势的。
因为对于执行自旋转矩磁化反转的ST-MRAM,电流被直接提供至存储元件中以用于信息写入(记录),所以为了选择呢执行写入的存储单元,存储元件连接到选择晶体管以形成存储单元。
在这种情况下,存储元件中流动的电流受到选择晶体管中允许流动的电流(选择晶体管的饱和电流)的限制。
为了减小记录电流,如上所述优选使用垂直磁化型。此外,因为垂直磁各向异性膜通常能够比面内磁各向异性膜具有更高的磁各向异性,所以上述Δ更好地保持较大。
作为具有垂直各向异性的磁性材料,例如,可以提及多种类型的材料,例如,稀土过渡金属合金(TbCoFe等)、金属多层膜(Co/Pd多层膜等)、有序合金(FePt等)和各自使用氧化物和磁性金属之间的界面磁各向异性的复合材料(Co/MgO等)。在上述这些材料当中,因为稀土过渡金属合金在通过加热进行扩散和结晶化时失去垂直磁各向异性,所以这种材料并不优选作为ST-MRAM的材料。此外,众所周知金属多层膜通过加热而扩散,从而其垂直磁各向异性降低。此外,因为只在面心立方晶体的(111)方向上获得垂直磁各向异性,所以很难实现MgO及布置在MgO附近的由例如Fe、CoFe或CoFeB形成的高极性层所需的(001)方向。
此外,因为L10有序合金在高温下稳定并且在(001)方向上表现出垂直磁各向异性,所以不会产生上述问题。但是,因为对于常规排列的原子需要在制造中在500℃或更高的高温下执行加热或需要在制造之后在500℃或更高的高温下执行热处理,所以在某些情况下会产生在层叠膜的另外部分(例如,绝缘层16(隧道势垒层))中的不利扩散和/或增加界面粗糙度。
另一方面,由使用界面磁各向异性的复合材料(即,由层叠在隧道势垒层(例如,MgO)上的Co基或Fe基材料),不会产生上述任意问题,因此,预期这种复合材料很有前途成为ST-MRAM存储层材料。
尽管相信当氧化物中包含的氧在界面处键合到Co或Fe时产生基于界面磁各向异性的垂直磁各向异性,但是与有序合金的晶体磁各向异性和稀土元素的单离子各向异性相比,所述垂直磁各向异性自身的各向异性能较低,并且还随着磁性层厚度增大而不利地减小。
为了解决上述问题,本发明人提出了将氧化物布置在磁性金属的两侧的结构以增加界面的数量(日本专利申请No.2010-201526)。具体地,例如,该结构如下所述。
衬底/底层/磁化固定层/MgO(隧道势垒层)/存储层/氧化物覆盖层
通过上述结构,因为界面有助于界面磁各向异性,除了存储层/MgO(隧道势垒层)之间的界面之外,还额外获得了存储层/氧化物覆盖层之间的一个界面,因此存储层的各向异性可以有效地增大。
但是,因为用于这种结构的氧化物覆盖层(例如MgO)通常由绝缘物质形成,所以其电阻高,并且该电阻与通过磁化固定层和存储层之间的隧道磁电阻效应而获得的磁电阻的变化重叠,以使得在某些情况下电阻的变化率可以减小。
因此,本发明人发现与存储层接触的、设置在与绝缘层(隧道势垒层)相反一侧上的一个层由导电氧化物形成的结构。具体地,在使用图2中所示的结构示例的情况下,覆盖层18由具有高导电率的氧化物形成。
通过上述结构,可以减少串联电阻元件,该串联电阻元件对隧道磁电阻效应没有帮助、并且与产生隧道磁电阻效应的隧道势垒部分(绝缘层16)的电阻重叠,并且可以有效地抑制隧道磁电阻效应的降低。
此外,读出信号的强度反映出磁电阻效应。因为如上所述可以抑制磁电阻效应的降低,所以可以避免为防止信号强度降低而使电路变复杂的情况和/或读出速度降低的情况。
在本实施例中,存储层17是包括合金区域的垂直磁各向异性膜,所述合金区域包含Co和Fe中的至少一种。
此外,考虑到选择晶体管的饱和电流值,由绝缘物质形成的绝缘层16被设置在存储层17和磁化固定层15之间作为非磁性层,以形成磁性隧道结(MTJ)元件。
通过使用隧道绝缘层来形成磁性隧道结(MTJ)元件,与使用非磁性导电层来形成巨磁电阻效应(GMR)元件的情况相比,可以减小磁电阻的变化率(在下文中在某些情况下称作“MR率”),并且可以减小读出信号的强度。
此外,具体地,通过使用氧化镁(MgO)作为绝缘层16的材料,该绝缘层16用作隧道绝缘层,可以减小磁电阻的变化率(MR率)。
通常,自旋转移的效率依赖于MR率并且随着MR率的增大而提高,可以减小磁化反转电流强度。因此,当氧化镁用作绝缘层16的材料、并且还一起使用上述存储层17时,自旋转矩磁化反转的写入电流阈值可以减小,通过可以由小电流来写入(记录)信息。此外,读出信号的强度也可以减小。
如上所述,在保证MR率(TMR率)的同时,自旋转矩磁化反转的写入阈值可以减小,并且可以由小电流来写入(记录)信息。此外,读出信号的强度也可以减小。
当绝缘层16由氧化镁膜形成时,更优选地,氧化镁膜是结晶化的,并且氧化镁膜的晶体取向保持在(001)方向上。
在本实施例中,除了由氧化镁形成的结构之外,例如,可以使用各种类型的绝缘物质(例如,氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3和Al-N-O)、电介质和半导体来形成用作隧道势垒层的绝缘层16。
此外,为了获得用以通过自旋转矩磁化反转来使存储层17的磁化方向反转的电流密度,绝缘层16的面电阻必需控制成约数十Ω·μm2或更小。
为了将由MgO膜形成的绝缘层16的面电阻控制在上述范围,绝缘层16的厚度必需设置成1.5nm或更小。
对于上述实施例,覆盖层18布置成与存储层17相邻,导电氧化物用于该覆盖层18。
对于导电氧化物,例如,可以使用ReO3、RuO2、SnO2、TiO2、LiTi2O4、LiV2O4和Fe3O4,此外,在通常条件下具有绝缘特性的氧化物当通过形成氧缺陷或掺杂不同的元素而产生导电率时也可以使用。
此外,为了通过小电流容易地使存储层17的磁化方向反转,优选减小存储元件的尺寸。
存储元件的面积优选设置成0.01μm2或更小。
在本实施例中,除了Co和Fe之外的元素也可以添加到存储层17。
通过加入不同类型的元素,可以获得有益效果,例如,通过防止扩散来提高耐热性、提高磁电阻效应和通过平坦化引起增大耐受电压。对于这种情况下的附加元素的材料,例如,可以使用B、C、N、O、F、Mg、Si、P、Ti、V、Cr、Mn、Ni、Cu、Ge、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Ir、Pt、Au、Zr、Hf、Re、Os或其合金。
还可以通过直接层叠具有不同成分的其他铁磁层来形成根据本发明的实施例的存储层17。此外,铁磁层和软磁层可以彼此层叠,或者可以层叠多个铁磁层且软磁层和非磁性层当中的至少一个设置在铁磁层之间。
具体地,当层叠多个铁磁层且至少一个非磁性层设置在铁磁层之间时,因为可以调节铁磁层之间的相互作用,所以即使存储元件的尺寸减小到亚微米量级或更小,也可以获得抑制磁化反转电流增大的效果。对于这种情况下的非磁性层的材料,例如,可以使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或其合金。
仅通过铁磁层或通过使用反铁磁层与铁磁层之间的反铁磁耦合,磁化固定层15可以形成为使得磁化的方向被固定。
此外,磁化固定层15可以由单一铁磁层或层叠含铁压制(ferri-pinned)结构形成,在所述层叠含铁压制结构中铁磁层层叠且非磁性层设置在铁磁层之间。
对于形成具有层叠含铁压制结构的磁化固定层15的铁磁层的材料,例如,可以使用Co、CoFe和CoFeB。此外,对于非磁性层的材料,例如,可以使用Ru、Re、Ir和Os。
对于反铁磁层的材料,例如,可以涉及诸如PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO和Fe2O3的磁性物质。
通过将非磁性元素(Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo和Nb)增加到上述这些磁性物质,可以调节磁特性,和/或还可以调节各种其他物理特性,例如晶体结构、结晶度和物质的稳定性。
磁化固定层15的厚度和存储层17的厚度各自优选在0.5nm到30nm的范围内。
存储元件3的剩余结构可以形成为类似于通过自旋转矩磁化反转来记录信息的存储元件的通常结构。
<2.根据实施例的结构>
然后,将描述根据实施例的存储元件和存储装置的具体结构。
图1示出作为根据本发明的一个实施例的存储装置的存储设备的示意性结构示图(透视图)。
在该存储设备中,在彼此正交交叉的两种类型的地址线(例如,字线和位线)的交叉点附近,布置存储元件3,该存储元件3可以通过磁化的状态来保留信息。
即,漏极区8、源极区7和栅电极1形成用于选择每个存储单元的选择晶体管,并且形成在由半导体基体10(例如,硅衬底)的元件隔离层2所隔离的部分中。在上述这些当中,栅电极1也用作垂直于图的平面延伸的地址线(例如,字线)。
漏极区8形成为由位于图中的右侧和左侧的选择晶体管共用,线9连接到该漏极区8。
此外,存储元件3布置在源极区7和其他线(例如,位线)6之间,该其他线6布置在源极区7上方以在图中从右到左的方向上延伸。
该存储元件3布置在两种类型的地址线1和6之间的交叉点附近。
此外,存储元件3分别通过顶部和底部接触层4连接到位线6和源极区7。
从而,通过两种类型的地址线1和6,电流能够沿着从上到下的方向在存储元件3中流动,以使得通过自旋转矩磁化反转可以使存储层的磁化方向反转。
图2是根据本实施例的存储元件3的截面图。
如图2所示,该存储元件3由存储层17和磁化固定层15形成,在该存储层17中通过自旋转矩磁化反转来使磁化M17的方向反转,该磁化固定层15设置在存储层17下方。
在ST-MRAM中,存储层17的磁化M17与磁化固定层15的磁化M15之间的相对角度规定了信息“0”或“1”。
在存储层17和磁化固定层15之间,形成将用作隧道势垒层(隧道绝缘层)的绝缘层16,通过存储层17和磁化固定层15来形成MTJ元件。
此外,底层14形成于磁化固定层15的下侧,覆盖层18形成于存储层17的上侧。
在本实施例中,如上所述,存储层17是包括合金区域的垂直磁各向异性膜,该合金区域包含Co和Fe当中的至少一种。
此外,在本实施例中,布置成与存储层17相邻的覆盖层18由导电氧化物形成。
此外,在本实施例中,绝缘层16由氧化镁层形成,以增大磁电阻的变化率(MR率)。
当如上所述MR率增大时,自旋注入的效率可以提高,使存储层17的磁化M17的方向反转所需要的电流密度可以减小。
通过在真空装置中连续形成从底层14到覆盖层18的各层、然后通过蚀刻等形成存储元件3的图案的步骤,可以制造根据本实施例的存储元件3。
因为存储层17是垂直磁各向异性膜,所以根据本实施例的存储元件3可以减小使存储层17的磁化M17的方向反转所需要的写入电流。
此外,因为层叠在存储层17上的覆盖层18虽然是氧化物、但也是导电物质,所以可以有效地抑制磁电阻效应的降低。
如上所述,因为可以有效地保证作为信息保留能力的热稳定性,所以可以实现在特性平衡方面优异的存储元件。
因此,可以避免操作错误,并且可以有效地获得存储元件3的动作裕度,以使得可以稳定地操作存储元件3。因此,实现了可以稳定操作的高可靠性的存储器。
此外,可以减小写入电流,并且还可以减小在存储元件3中进行写入所需要的功耗。因此,可以减小整个存储装置的功耗。
此外,根据本实施例,因为覆盖层18由具有高导电率的氧化物形成,所以可以减小串联电阻,该串联电阻元件对磁电阻效应没有帮助、并且与产生隧道磁电阻效应的隧道势垒部分的电阻重叠,并且可以抑制隧道磁电阻效应的降低。
因为读出信号的强度反映出磁电阻效应,所以当抑制磁电阻效应的降低时,可以避免通过降低信号强度而使电路变复杂的情况和/或读出速度降低的情况。
此外,通过使用通常的半导体MOS形成工艺,可以有利地制造包括图2中所示的存储元件3的图1中所示的结构的存储装置。
因此,根据本实施例的存储装置可以用作通用存储器。
尽管上面举例描述了从上层一侧按照如下顺序布置覆盖层18、存储层17、绝缘层16、磁化固定层15和底层14的结构,作为存储元件的结构,但是对于根据本发明的实施例的存储元件,如图3所示,也可以形成存储层17布置在磁化固定层15的下侧的结构。
具体地,结构形成为使得从上层一侧按照如下顺序布置覆盖层18、磁化固定层15、绝缘层16、存储层17和底层14。
在这种情况下,通过底层14(严格来讲,通过存储层17和底层14之间的界面)来执行对存储层17的垂直磁各向异性的增强。因此,在这种情况下,底层14由上述导电氧化物形成。
<3.试验>
在参考图2所述的存储元件3的结构中,通过具体选择形成覆盖层18的材料,形成存储元件3的试样,并研究该试样的特性。
尽管如图1所示,除了存储元件3之外,开关半导体电路等安装在实际存储装置上,但是在本试验中,为了研究放置成与覆盖层18相邻的存储层17的磁化反转特性,使用只形成存储元件部分的晶片进行研究。
具有300nm厚度的热氧化物膜形成于具有0.725mm厚度的硅衬底上,图2中所示结构的存储元件3形成于热氧化物膜上。
具体地,在图2中所示的结构的存储元件3中,如下选择各个层的材料和厚度。
·底层14….具有10nm厚度的Ta膜与具有25nm厚度的Ru膜的层叠膜
·磁化固定层15….具有2.5nm厚度的CoFeB膜
·绝缘层16….具有0.9nm厚度的氧化镁膜
·存储层17….CoFeB/Ta/CoFeB层叠膜
·覆盖层18….MgO(存储元件3A)或CoTiO(存储元件3B)
在本试验中,存储元件3A和存储元件3B分别由“试样3A”和“试样3B”表示。
此外,在上述膜结构中,存储层17的铁磁层是CoFeB:0.9nm/Ta:0.3nm/CoFeB:0.9nm,CoFeB的成分是Co 16%-Fe 64%-B 20%。
通过使用射频(RF)磁控溅射方法来获得由氧化镁(MgO)膜形成的绝缘层16和由MgO或CoTiO形成的覆盖层18,通过使用直流(DC)磁控溅射方法来获得其他膜。
此外,在每个试样3A和3B中,在形成各层之后,在磁场热处理炉中在350℃下执行热处理持续2小时。
在试样3A中,MgO是绝缘物质,在试样3B中,CoTiO是在室温下具有约0.1Ω·cm的电阻率的导体(半导体)。
图4A和4B中示出通过使用磁光克尔效应进行研究而获得的试样3A和3B的磁特性的结果。
图4A示出试样3A的结果,图4B示出试样3B的结果。
在图4A和4B的每一个中,水平轴表示在与膜表面垂直的方向上施加的磁场,垂直轴表示克尔旋转角。因为限制磁场(矫顽力)越高,则垂直磁各向异性增大,在该限制磁场中,即使在与膜表面垂直的方向上的磁场从正值减小到0时也可以保持正克尔旋转角,并且即使进一步施加负磁场时也可以保持克尔旋转角。
根据图4A和4B,发现试样3B具有优于试样3A的垂直磁各向异性。即,发现即使覆盖层18由导电氧化物形成,也获得了垂直磁各向异性,并且在某些情况下,如此获得的垂直磁各向异性会优于当覆盖层18由绝缘材料形成时获得的垂直磁各向异性。
当使用试样3A和3B来形成存储元件时,在两种情况下都可以获得对于ST-MRAM足够低的记录电流和足够高的热稳定性,具体地,因为试样3B的覆盖层18具有导电性,与试样3A的覆盖层18相比,获得高磁电阻效应。
下面将描述这种情况的原因。
首先,将讨论具有50nm直径的圆柱隧道结元件形成为存储元件的情况。如图5所示,上述元件的层结构从上层一侧按照下列顺序由保护层20、覆盖层18、存储层17、绝缘层16和磁化固定层15形成。
因为磁化固定层15、存储层17和保护层20各自都有金属形成,并且绝缘层16和覆盖层18各自都有氧化物形成,所以由绝缘层16的电阻和覆盖层18的电阻来确定存储元件的电阻。
对于绝缘层16的电阻和覆盖层18的电阻,因为绝缘层16和覆盖层18的厚度非常小以使得隧道电流流过,所以引入面电阻(RA)的概念是便利的。该面电阻由电阻乘以面积来表示,对于面电阻的单位,使用[Ω·μm2]。
通过绝缘层16和覆盖层18的厚度和由绝缘层16和覆盖层18的材料得到的值来确定绝缘层16的面电阻和覆盖层18的面电阻,随着面积增大,实际电阻减小,而随着面积减小,实际电阻增大。
当TMR率高时,即,在存储层17的磁化方向与磁化固定层15的磁化方向在相同方向上的情况和存储层17的磁化方向与磁化固定层15的磁化方向在相反方向上的情况之间(即,在“0”状态和“1”状态之间)当电阻的变化率高时,ST-MRAM的读出信号增大。当存储元件的电阻主要由绝缘层16的电阻来确定时,在“0”状态和“1”状态之间电阻的变化由绝缘层16、磁化固定层15和存储层17的材料来确定,并且由下列方程式来表示。
TMR(%)=100·(RAH-RAL)/RAL
在上述方程式中,相同方向状态的面电阻由RAL来表示,相反方向状态的面电阻由RAH来表示。但是,如在本说明书中所描述的,在将氧化物用于覆盖层18以产生垂直磁各向异性的情况下,当氧化物具有绝缘特性时,串联地增加了对电阻率的变化没有帮助的电阻RAcap。结果,电阻的变化率由下列方程式表示。
TMR(%)=100·(RAH-RAL)/(RAL+RAcap)
即,电阻的变化率随着RAcap增大而减小。
此外,对试样3C、3D和3E彼此进行对比。在这些试样3C、3D和3E中的每一个中,将形成绝缘层16的MgO的厚度设置成0.9nm。对于覆盖层18的材料,将各自具有0.9nm厚度的Ta(金属)、MgO(绝缘物质)和CoTiO(半导电的导体)分别用于试样3C、3D和3E。此外,在上述每一个试样中,将具有5nm厚度的Ru用于保护层20。这些试样的剩余结构与示例3A和3B的剩余结构相同。
当对试样3C的RA和TMR变化率进行测量时,RAL是20Ω·μm2,RAH是40Ω·μm2,TMR是100%。在试样3C中,电阻主要由形成绝缘层16的MgO来确定,RAL由作为绝缘层16的、具有0.9nm厚度的MgO来确定。在这种情况下,RAcap可以认为是零。
在试样3D中,因为覆盖层18由具有0.9nm厚度的MgO来形成,所以覆盖层18也具有相等的RA。即,RAcap是20Ω·μm2,因此TMR减小到50%。
另一方面,用于试样3E的CoTiO显示出半导电特性,并且在室温下具有0.1Ω·cm的电阻率,该电阻率是介于用作绝缘物质的MgO与用作金属的Ta之间的值。但是,因为膜厚度小(例如,0.9nm),所以通过简单计算发现CoTiO的RAcap是0.9Ω·μm2。在这种情况下,TMR是95%。
与试样3C对比可以发现,将MgO用于覆盖层18的试样3D的TMR率减小了一半,另一方面,将CoTiO用于覆盖层18的试样3E的TMR率几乎没有减小。根据本发明,尽管需要将氧化物用于覆盖层18,但是因为将CoTiO用于覆盖层18,CoTiO是具有低电阻率的氧化物,所以可以抑制TMR率的减小。
当然,尽管例如通过读出电路的性能来确定电路构造所需要的TMR率的具体值,但是因为通过使用CoTiO可以保证高TMR率,所以很明显可以有利地使电路设计更容易。
此外,尽管提到了通过减小由MgO形成的覆盖层18的厚度来减小RAcap、以抑制TMR率的减小的方法,但是从制造的角度来说限制氧化物厚度的减小,并且如果厚度过度减小,则由此会产生电阻的变化。即,通过使用具有约0.9mm的可控厚度的导电氧化物(例如,CoTiO)可以获得效果的结构很明显也是有利的。
对于形成覆盖层18的导电氧化物,如上所述使用CoTiO;但是,当然,导电氧化物不限于此。导电氧化物的重点在于:为了引入垂直各向异性,包含氧原子,并且为了不显著地减小存储元件的TMR率,电阻率等于或小于一定值。
通过与绝缘层16的RA结合来确定覆盖层18所需要的电阻率的范围。
尽管根据装置的发展通过元件的面积和晶体管的电阻来进行优化,但是绝缘层16的RA最大为20Ω·μm2。尽管根据电路构造,覆盖层18的容许串联电阻是绝缘层16的约10%,因此,RAcap需要是2Ω·μm2或更小。当想要为了制造稳定性而通过0.5nm或更大的膜厚度来实现上述值时,通过简单计算,覆盖层18的电阻率可以设置成约0.4Ω·cm或更小。
在本试验中,对于满足上述电阻率的条件的材料,例如,可以提及图6中所示的氧化物,通过适当的制造方法来形成图6中所示的每种氧化物。
但是,即使当将通常认为是绝缘物质的材料用作基体材料时,如果通过掺杂、扩散式混合等而产生电阻率,则也可以满足上述电阻率的条件。例如,当使用通过MgO和Ta之间的相互扩散进行制备、以使得电阻减小到具有0.4Ω·cm或更小的电阻率的化合物时,可以充分获得本发明的优点。
<4.修改形式>
以上,尽管描述了本发明的实施例,但是本发明不限于上述存储元件3的膜结构,还可以使用各种膜结构。即,在不脱离本发明的范围的情况下,可以形成各种结构。
例如,尽管描述了这样的情况,即,代替使用单层结构,磁化固定层15可以形成为具有非磁性层和两个铁磁层的层叠含铁压制结构,但是在这种情况下,还可以通过将反铁磁膜进一步增加到层压含铁压制结构膜来形成结构。
本申请包含与2011年1月7日递交于日本特许厅的日本在先专利申请JP 2011-001920中公开的内容相关的主题,该专利申请的全部内容通过引用结合于此。
本领域技术人员应当理解,只要在权利要求书或等价的范围内,根据设计需求和其他因素,可以产生各种修改、组合、变形和替换。

Claims (9)

1.一种存储元件,其包括:
存储层,其具有与膜表面垂直的磁化,所述存储层的磁化的方向根据信息而改变;
磁化固定层,其具有与用作存储在所述存储层中的信息的基准的膜表面垂直的磁化;和
由非磁性物质构成的绝缘层,其设置在所述存储层和所述磁化固定层之间,
其中,使用自旋转矩磁化反转来反转所述存储层的磁化以存储信息,通过在层结构的层叠方向上流动的电流来产生所述自旋转矩磁化反转,所述层结构包括所述存储层、所述绝缘层和所述磁化固定层,
所述存储层在与所述绝缘层相反一侧上直接设置有层,并且
所述层包括导电氧化物。
2.根据权利要求1所述的存储元件,
其中,所述存储层包括合金区域,所述合金区域包含Fe和Co中的至少一种。
3.根据权利要求2所述的存储元件,
其中,所述导电氧化物具有0.4Ω·cm或更小的电阻率。
4.根据权利要求3所述的存储元件,
其中,所述导电氧化物包括ReO3、RuO2、SnO2、TiO2、CoTiO、LiTi2O4、LiV2O4和Fe3O4当中的一种。
5.根据权利要求4所述的存储元件,
其中,所述绝缘层包括氧化物。
6.根据权利要求5所述的存储元件,
其中,所述绝缘层包括MgO。
7.根据权利要求6所述的存储元件,
还包括底层和覆盖层,
其中,所述底层、所述磁化固定层、所述绝缘层、所述存储层和所述覆盖层按照这样的顺序层叠,并且
所述覆盖层包括所述导电性氧化层。
8.根据权利要求6所述的存储元件,
还包括底层和覆盖层,
其中,所述底层、所述存储层、所述绝缘层、所述磁化固定层和所述覆盖层按照这样的顺序层叠,并且
所述底层包括所述导电性氧化层。
9.一种存储装置,其包括:
存储元件,其通过磁性物质的磁化状态来保留信息;和
彼此交叉的两种类型的线,
其中,所述存储元件包括:
存储层,其具有与膜表面垂直的磁化,所述存储层的磁化的方向根据信息而改变;
磁化固定层,其具有与用作存储在所述存储层中的信息的基准的膜表面垂直的磁化;和
由非磁性物质构成的绝缘层,其设置在所述存储层和所述磁化固定层之间,
其中,使用自旋转矩磁化反转来反转所述存储层的磁化以存储信息,通过在层结构的层叠方向上流动的电流来产生所述自旋转矩磁化反转,所述层结构包括所述存储层、所述绝缘层和所述磁化固定层,
所述存储层在与所述绝缘层相反一侧上直接设置有层,所述层包括导电氧化物,
所述存储元件布置在所述两种类型的线之间,并且
通过所述两种类型的线,所述在层叠方向上的电流在所述存储元件中流动。
CN201110461334.5A 2011-01-07 2011-12-30 存储元件和存储装置 Expired - Fee Related CN102592658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011001920A JP5782715B2 (ja) 2011-01-07 2011-01-07 記憶素子及び記憶装置
JP2011-001920 2011-01-07

Publications (2)

Publication Number Publication Date
CN102592658A CN102592658A (zh) 2012-07-18
CN102592658B true CN102592658B (zh) 2016-08-24

Family

ID=46454620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110461334.5A Expired - Fee Related CN102592658B (zh) 2011-01-07 2011-12-30 存储元件和存储装置

Country Status (5)

Country Link
US (1) US8692341B2 (zh)
JP (1) JP5782715B2 (zh)
KR (1) KR101943651B1 (zh)
CN (1) CN102592658B (zh)
TW (1) TWI487155B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
US8796796B2 (en) * 2012-12-20 2014-08-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US8796797B2 (en) * 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US9385307B2 (en) 2014-10-01 2016-07-05 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
CN112864309B (zh) * 2019-11-12 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112864315B (zh) * 2019-11-27 2022-09-20 浙江驰拓科技有限公司 Mtj器件的制作方法
US10950267B1 (en) * 2020-02-28 2021-03-16 Western Digital Technologies, Inc. HAMR media to assist optically transparent build-up on NFT to improve reliability
JP2023059471A (ja) * 2021-10-15 2023-04-27 ソニーセミコンダクタソリューションズ株式会社 記憶素子及び記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173597A (ja) * 2005-12-22 2007-07-05 Tdk Corp 磁気メモリ
CN101150169A (zh) * 2006-09-21 2008-03-26 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6846582B2 (en) * 2001-11-16 2005-01-25 Hitachi Maxell, Ltd. Magnetic recording medium, method for producing the same, and magnetic storage apparatus
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US20030189234A1 (en) * 2002-04-09 2003-10-09 Johnson Mark B. Hall effect device
US6689622B1 (en) * 2002-04-26 2004-02-10 Micron Technology, Inc. Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
US7304360B2 (en) * 2005-07-12 2007-12-04 Magic Technologies, Inc. Method of forming super-paramagnetic cladding material on conductive lines of MRAM devices
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
JP2010232374A (ja) * 2009-03-26 2010-10-14 Nippon Hoso Kyokai <Nhk> 磁気抵抗素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP2010278074A (ja) * 2009-05-26 2010-12-09 Fujitsu Semiconductor Ltd 電子装置およびその製造方法
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US8508006B2 (en) * 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP2013012681A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 磁気抵抗効果素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173597A (ja) * 2005-12-22 2007-07-05 Tdk Corp 磁気メモリ
CN101150169A (zh) * 2006-09-21 2008-03-26 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器

Also Published As

Publication number Publication date
KR101943651B1 (ko) 2019-01-29
TWI487155B (zh) 2015-06-01
CN102592658A (zh) 2012-07-18
US8692341B2 (en) 2014-04-08
JP2012146726A (ja) 2012-08-02
JP5782715B2 (ja) 2015-09-24
KR20120080531A (ko) 2012-07-17
US20120175716A1 (en) 2012-07-12
TW201232858A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102592658B (zh) 存储元件和存储装置
US11527261B2 (en) Storage element
TWI530945B (zh) Memory elements and memory devices
CN107039583B (zh) 分层结构和存储装置
US8565013B2 (en) Storage element and storage device
CN102916126B (zh) 存储元件和存储装置
CN103137855B (zh) 存储元件和存储设备
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TW201532040A (zh) 儲存元件、儲存裝置及磁頭
CN102779939A (zh) 存储元件和存储装置
CN103137853A (zh) 存储元件和存储设备
CN103137854A (zh) 存储元件和存储装置
JP2012054439A (ja) 記憶素子及び記憶装置
CN108780781A (zh) 磁阻元件、存储元件和电子装置
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20211230