KR101266791B1 - 면내 전류와 전기장을 이용한 자기메모리 소자 - Google Patents

면내 전류와 전기장을 이용한 자기메모리 소자 Download PDF

Info

Publication number
KR101266791B1
KR101266791B1 KR1020120105355A KR20120105355A KR101266791B1 KR 101266791 B1 KR101266791 B1 KR 101266791B1 KR 1020120105355 A KR1020120105355 A KR 1020120105355A KR 20120105355 A KR20120105355 A KR 20120105355A KR 101266791 B1 KR101266791 B1 KR 101266791B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetic layer
mixtures
memory cell
Prior art date
Application number
KR1020120105355A
Other languages
English (en)
Inventor
이경진
이서원
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020120105355A priority Critical patent/KR101266791B1/ko
Priority to US14/428,947 priority patent/US20150236071A1/en
Priority to JP2015532940A priority patent/JP6219395B2/ja
Priority to PCT/KR2013/003367 priority patent/WO2014046361A1/ko
Application granted granted Critical
Publication of KR101266791B1 publication Critical patent/KR101266791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 수직 자기이방성을 갖는 자유 자성층에 인접한 도선에 면내 전류를 인가하여 자유 자성층의 자화 반전을 유도하고, 이와 동시에 자기터널접합 셀마다 선택적으로 전압을 인가하여 특정 셀마다 선택적으로 자유 자성층의 자화를 반전시킬 수 있는 자기 메모리 소자에 관한 것으로서, 본 발명에 따른 자기 메모리 소자는 자화반전을 일으키는 스핀 홀 스핀토크가 도선과 자유 자성층의 계면에서 일어나기 때문에 부피를 줄여 소자의 고집적화를 구현할 수 있고, 자성층의 수직 자기이방성을 높여 열적 안정성을 확보함과 동시에 스핀전류의 양을 증가시켜 임계전류밀도를 감소시키는 것이 가능하다. 또한, 두꺼운 절연체로 터널자기저항을 높여 메모리의 읽는 속도를 증가시키면서도 임계전류밀도에 영향을 미치지 않는 메모리 소자이다.

Description

면내 전류와 전기장을 이용한 자기메모리 소자{Magnetic random access memory using in-plane current and electric field}
본 발명은 자기터널접합을 이용한 자기 메모리 소자에 관한 것으로서, 더욱 상세하게는 수직 자기이방성을 갖는 자유 자성층에 인접한 도선에 면내 전류를 인가하여 자유 자성층의 자화 반전을 유도하고, 이와 동시에 자기터널접합 셀마다 선택적으로 전압을 인가하여 특정 셀마다 선택적으로 자유 자성층의 자화를 반전시킬 수 있는 자기 메모리 소자에 관한 것이다.
강자성체는 외부에서 강한 자기장을 인가하지 않더라도 자발적으로 자화가 되어 있는 물질을 말한다. 두 강자성체 사이에 절연체를 삽입한 자기터널접합 구조(제1 자성체/절연체/제2 자성체)에서 두 자성층의 상대적인 자화 방향에 따라 전기 저항이 달라지는 터널 자기저항 효과가 발생하며, 이는 자기터널접합 구조에서 업스핀과 다운스핀의 전자가 절연체를 터널링해 흐르는 정도가 다르기 때문에 발생한다. 이러한 터널 자기저항은 두 강자성체 사이에 절연체가 아닌 비자성체를 삽입한 스핀밸브 구조(제1 자성체/비자성체/제2 자성체)에서 발생하는 거대 자기저항보다 그 값이 커서 하드디스크에 기록된 정보를 빠른 속도로 읽기 위한 센서 및 정보저장용 자기메모리 소자의 핵심기술로 널리 이용되고 있다.
터널 자기저항 효과로 인하여 두 자성층의 상대적인 자화방향이 전류의 흐름을 제어하는 현상을 가져오게 된다. 한편, 뉴턴의 제3 법칙인 작용-반작용 법칙에 따라, 자화방향이 전류의 흐름을 제어할 수 있다면, 그 반작용으로 전류를 인가하여 자성층의 자화방향을 제어하는 것 역시 가능하다. 자기터널접합 구조에 수직(두께) 방향으로 전류를 인가하면, 제1 자성체(고정 자성층)에 의해 스핀 분극된 전류가 제2 자성체(자유 자성층)를 통과하면서 자신의 스핀 각운동량을 전달하게 된다. 이러한 스핀 각운동량의 전달에 의해 자화가 느끼는 토크를 스핀전달토크(Spin-transfer-torque)라고 하며, 스핀전달토크를 이용하여 자유 자성층의 자화를 반전시키거나 지속적으로 회전시키는 소자의 제작이 가능하다.
막 면에 수직인 자화를 갖는 자성체로 구성된 자기터널접합 구조를 응용한 종래의 자기 메모리 소자는 기본적으로 하기 도 1과 같은 구조를 가진다. 전극/제1 자성체(고정 자성층, 101)/절연체(102)/전류에 의해 자화의 방향이 변하는 제2 자성체(자유 자성층, 103)/전극의 구조를 갖는다. 여기서, 제2 자성체는 전극에 연결되어 막면에 수직으로 인가되는 전류에 의해 자화반전이 유도된다. 이때 고정 자성층과 자유 자성층 자화의 상대적인 방향에 따라 높은 저항과 낮은 저항의 두 가지 전기적 신호가 구현되는데, 이를 "0" 또는 "1"의 정보로 기록하는 자기 메모리 소자의 응용이 가능하다.
만일 자유 자성층의 자화를 제어하기 위해 전류가 아닌 외부 자기장을 이용할 경우, 소자의 크기가 작아질수록 반-선택 셀(half-selected cell)문제가 발생하여 소자의 고집적화에 제약이 따른다. 반면, 소자에 전류를 인가하여 발생하는 스핀전달토크를 이용할 경우에는, 소자의 크기에 무관하게 선택적인 셀의 자화반전이 용이하다. 상기 기술한 스핀전달토크의 물리적 기구에 따르면, 자유 자성층에 발생하는 스핀전달토크의 크기는 인가된 전류밀도의 양에 의해 결정되며, 따라서 자유 자성층의 자화반전을 위한 임계전류밀도가 존재한다. 고정 자성층과 자유 자성층이 모두 수직 자기이방성을 갖는 물질로 구성된 경우, 임계전류밀도 J c 는 다음 [수학식 1]과 같다.
[수학식 1]
Figure 112012076937054-pat00001
상기 [수학식 1]에서, α는 Gilbert 감쇠상수이며,
Figure 112012076937054-pat00002
(=1.05×10-34 J·C)는 Planck 상수를 2π로 나눈 값이고, e(=1.6×10-19 C)는 전자의 전하량, η는 물질 및 전체 구조에 의해 결정되는 스핀분극효율 상수로 0과 1 사이의 값을 가지며, M S 는 자성체의 포화자화양, d는 자유 자성층의 두께, HK ⊥=(2K⊥/M S )는 자유 자성층의 수직 자기이방성 자계이며, K⊥는 자유 자성층의 수직 자기이방성 에너지밀도이며, 자유 자성층의 수직방향의 유효이방성자계 H K , eff 는 H K , eff = (H K ⊥ - N d M S )로 정의되며, N d 는 수직방향의 유효 감자계 상수로 CGS 단위로 기술하였을 때, 자유자성층의 모양에 따라 0과 4π 사이의 값을 갖는다.
고집적 메모리 소자를 위해 셀의 크기를 줄이게 되면 상온에서의 열에너지에 의해 기록된 자화방향이 임의적으로 바뀌는 초상자성 한계가 발생한다. 이는 기록된 자기정보가 원하지 않게 지워지는 문제를 야기한다. 열에너지에 저항하여 평균적으로 자화방향이 유지되는 시간(τ)은 하기 [수학식 2]와 같다.
[수학식 2]
Figure 112012076937054-pat00003
상기 [수학식 2]에서, τ는 시도주파수의 역수로 1 ns 정도이며, K eff 는 자유 자성층의 유효 자기이방성 에너지 밀도(=H K , eff M S /2), V는 소자의 부피, k B 는 볼쯔만 상수(=1.381×10-16 erg/K), T는 캘빈 온도이다.
여기서, K eff V/k B T가 자기 메모리 소자의 열적 안정성(Δ)으로 정의된다. 비휘발성 메모리로서의 상용화를 위해서는 일반적으로 Δ > 50의 조건이 만족되어야 한다. 소자의 고집적화를 위해 자유 자성층의 부피(V)를 줄이게 되면, Δ > 50의 조건을 만족시키기 위해 K eff 를 키워야 하며, 그 결과 J c 가 증가하게 되는 것을 알 수 있다.
이와 같이 하기 도 1에서 나타낸 기존 구조에서 스핀전달토크를 이용해 자화반전을 유도하는 경우 와 J c 가 모두 K eff 에 비례하기 때문에, 상용화가 가능할 정도로 충분히 높은 와 충분히 낮은 J c 를 동시에 만족시키기는 매우 어렵다.
뿐만 아니라, 일반적으로 자기터널접합에 전류를 인가하는 소자에서 제공할 수 있는 전류의 양은 전류를 인가하는 소자의 크기에 비례하는데 이는 J c 이상의 전류밀도를 인가하기 위해서는 적정 값 이상의 소자 크기를 유지해야 한다는 것을 의미한다. 따라서 J c 이상의 전류를 인가하기 위한 전류 공급 소자의 크기가 자기 메모리 소자의 고집적화에 있어 한계점이 될 수 있다.
또한, 기존구조에서 전류가 자기터널접합을 통해 흐를 때 절연체의 두께가 두꺼워지면 터널링하는 업스핀과 다운스핀의 차이는 더 커져 터널 자기저항이 증가한다. 하지만 이 경우 동일한 전압을 인가하였을 때, 터널링하는 전류 자체의 양이 감소해 자화반전을 위한 스핀전달토크를 자유 자성층에 효과적으로 주는 것이 매우 어려워진다. 즉, 절연체의 두께가 두꺼워지면 터널 자기저항 값이 커져 매우 빠른 속도로 자화 상태를 읽을 수 있고 이는 구조의 상용화에 있어 필수적인 요소지만 동시에 전류밀도가 감소해 두 요소를 동시에 만족시키는 소자를 구현시키기가 매우 어려워진다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는,
종래 자기터널접합 구조를 수직방향으로 흐르는 전류에 의한 스핀전달토크로 자유 자성층의 자화 반전을 유도하는 구조에서 존재하였던 두 가지 문제점, 즉 (i) 임계전류밀도와 열적 안정성이 동일한 물질 변수인 K eff (자유 자성층의 유효 자기이방성 에너지 밀도)에 비례하기 때문에 상용화에 필요한 충분히 낮은 임계전류밀도와 충분히 높은 열적 안정성을 동시에 만족시키기 어렵다는 문제와, (ⅱ) 자기터널접합 구조의 절연체를 두껍게 하면 터널 자기저항이 커져서 자화 상태를 보다 빠르게 읽을 수 있지만 동시에 전류밀도가 낮아져서 자화 상태를 변경하는 것이 어렵다는 문제를 동시에 해결할 뿐만 아니라 소자의 고집적화를 구현시키기 위하여, 자유 자성층에 인접한 도선에 흐르는 면내 전류에 의한 스핀 홀 스핀토크에 의해서 자유 자성층의 자화반전을 유도하고, 각각의 자기터널접합 메모리 셀마다 선택적으로 인가되는 전압을 이용하여 각 셀의 선택적인 자화반전이 가능한 자기 메모리 소자를 제공하는 것이다.
본 발명은 상기 기술적 과제를 해결하기 위하여,
고정 자성층, 절연층 및 자유 자성층을 포함하는 자기 메모리 셀;을 복수 개로 구비하고,
상기 자유 자성층에 인접하여 상기 자기 메모리 셀에 면내 전류를 인가하는 도선; 상기 자기 메모리 셀에 제공되는 자기장; 및 상기 자기 메모리 셀 각각에 독립적으로 전압을 공급하는 소자;를 포함하고,
상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이고, 상기 자유 자성층은 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며,
상기 인가되는 면내 전류와 상기 자기 메모리 셀에 제공되는 자기장 및 각각의 자기 메모리 셀에 공급되는 전압에 의해서 각각의 자기 메모리 셀의 자화 방향을 선택적으로 변화시킬 수 있는 것을 특징으로 하는 자기 메모리 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조일 수 있으며, 상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 제1 자성층; 비자성층 및 제2 자성층으로 이루어진 반자성체 구조일 수 있으며, 상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어지고, 상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조일 수 있으며, 상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 반강자성층; 제1 자성층; 비자성층; 및 제2 자성층;으로 이루어진 교환바이어스된 반자성체구조일 수 있으며, 상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 선택되는 물질로 이루어지고, 상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어지며, 상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n1)의 다층박막 구조일 수 있으며, 상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 자유 자성층은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조일 수 있으며, 상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 절연층은 AlOx, MgO, TaOx, ZrOx및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 면내 전류를 인가하는 도선은 Cu, Ta, Pt, W, Gd, Bi, Ir 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 자기 메모리 셀 외부에 인접하는 도선을 더 포함하고, 상기 도선에 전류가 인가될 때 형성되는 외르스테드(Oersted) 자기장을 상기 자기 메모리 셀에 제공되는 자기장으로 사용할 수 있다.
본 발명의 일 실시예에 의하면, 상기 자기 메모리 셀은 고정 자성층, 절연층 및 자유 자성층이 적층된 구조 외부에 수평 자기이방성을 갖는 자성층을 더 포함할 수 있으며, 상기 수평 자기이방성을 갖는 자성층으로부터 발생하는 누설자기장을 상기 자기 메모리 셀에 제공되는 자기장으로 사용할 수 있다.
본 발명의 일 실시예에 의하면, 상기 수평 자기이방성을 갖는 자성층은 Fe, Co, Ni, B, Si, Zr 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 상기 수평 자기이방성을 갖는 자성층에 인접하는 반강자성층을 더 포함할 수 있으며, 상기 반강자성층으로 인하여 상기 수평 자기이방성을 갖는 자성층은 자화가 고정된 것일 수 있다.
본 발명의 일 실시예에 의하면, 상기 수평 자기이방성을 갖는 자성층에 인접한 반강자성층은 IrMn, FeMn, PtMn 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명에 따른 자기 메모리 소자는 자유 자성층에 인접한 도선을 따라 전류가 흐를 때 자유 자성층에 발생하는 스핀 홀 스핀토크와 외부 자기장에 의해서 자유 자성층의 자화를 반전시키고, 각 자기 메모리 셀마다 인가되는 전압에 의해 각 셀이 포함한 자성층의 자기이방성을 변화시켜 그 특정 셀을 선택적으로 자화반전시킬 수 있는 것으로서, 스핀 홀 스핀토크에 의한 자화반전에 있어서 임계전류밀도는 기존 구조에서와 마찬가지로 자성층의 수직 자기이방성과 부피에도 비례하지만 스핀 홀 효과에 의해 발생되는 인가 전류에 대한 스핀전류의 양에도 비례한다.
따라서, 소자의 고집적화를 위해 소자의 부피를 감소시킬 때, 수직 자기이방성을 증가시켜 열적 안정성을 확보하고 발생되는 스핀전류의 양을 효과적으로 증가시켜 이를 통해 임계전류밀도를 감소시킬 수 있다. 즉, 소자의 열적 안정성 확보와 임계전류밀도를 동시에 만족시키는 메모리 소자이다.
또한, 스핀 홀 스핀토크를 발생시켜 자화를 반전시키는 전류가 소자를 통해 수직 방향으로 흐르는 것이 아니라 도선의 면내로 흐르기 때문에 이를 공급하기 위한 소자가 자기터널접합 구조의 자기 메모리 셀 배열 밖에 배치될 수 있고, 이로 인하여 자기터널접합 구조의 크기에 관계 없이 전류를 공급하는 소자의 크기를 비교적 자유롭게 조절할 수 있게 되고 따라서 스핀 홀 스핀토크를 발생시켜 자화반전을 가능하게 하는 임계전류밀도 이상의 큰 전류를 쉽게 인가해줄 수 있다는 장점이 있다.
또한, 종래 구조에서 전자가 자기터널접합 구조 내 절연체를 터널링해 스핀토크를 전달해주는 것과는 달리 스핀 홀 스핀토크는 도선과 인접한 자유 자성층 계면에서 발생하기 때문에 전류가 자기터널접합 구조 내 절연체를 터널링해 흐를 필요가 없다. 따라서 절연체의 두께를 증가시켜 터널 자기저항을 충분히 증가시키더라도 임계전류밀도에는 영향을 주지 않을 수 있다. 즉, 임계전류밀도와는 관계없이 터널 자기저항을 높여 자화 상태를 읽는 속도를 크게 높이는 것이 가능한 메모리 소자이다.
도 1은 종래의 스핀전달토크를 이용한 자기 메모리 소자의 구조를 나타낸 단면도이다.
도 2는 본 발명에 따른 자기터널접합 구조의 자기 메모리 셀이 도선에 접합되어 있는 자기 메모리 소자의 구조를 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 복수 개의 자기터널접합 구조의 자기 메모리 셀이 도선에 접합되어 있는 자기 메모리 소자의 구조를 나타낸 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 전기장이 가해지지 않은, 즉 선택되지 않은 셀에 대한 인가된 전류 및 자기장에 따른 자유 자성층의 자화반전 여부를 나타낸 그래프이다.
도 4b는 본 발명의 일 실시예에 따른 전기장이 가해져 자유 자성층의 수직 자기이방성이 30% 감소한 (즉, ΔK⊥(V)=0.3K⊥) 선택된 셀에 대한 인가된 전류 및 자기장에 따른 자유 자성층의 자화반전 여부를 나타낸 그래프이다.
도 4c는 본 발명의 일 실시예에 따른 전기장의 유무로 인해 선택이 된 셀과 선택이 되지 않은 셀에 따라 달라지는 전류 및 자기장에 관한 자화반전 가능 구역을 나타낸 그래프이다.
이하, 본 발명을 보다 상세하게 설명한다.
본 발명에 따른 자기 메모리 소자는 종래의 자기터널접합 구조를 수직방향으로 흐르는 전류에 의한 스핀전달토크로 자유 자성층의 자화반전을 유도하는 것이 아니라, 자유 자성층에 인접한 도선에 흐르는 면내 전류에 의한 스핀 홀 스핀토크로 자유 자성층의 자화반전을 유도하는 것을 특징으로 한다. 또한, 본 발명에 따른 자기 메모리 소자는 복수 개의 자기터널접합 구조의 자기 메모리 셀마다 인가되는 전압을 통하여 각 셀을 선택적으로 자화반전시키는 것을 특징으로 한다.
이에 의해서, 종래 구조가 갖고 있었던 낮은 임계전류밀도와 높은 열적안정성을 동시에 만족시킬 수 없었던 문제점을 해결함과 동시에 자기터널접합 구조의 절연체를 두껍게 하면 터널 자기저항이 커져서 자화 상태를 보다 빠르게 읽을 수 있지만 동시에 전류밀도가 낮아져서 자화 상태를 변경하는 것이 어렵다는 문제를 동시에 해결할 수 있다. 또한, 소자의 고집적화를 구현시킬 수 있다. 즉, 본 발명은 자기 메모리 소자에 있어서, 소자의 크기를 줄여 고집적화를 구현하는 동시에 열적 안정성을 유지하고 임계전류밀도를 낮추면서 터널 자기저항을 높여 메모리의 읽는 속도를 높인 것을 특징으로 한다.
본 발명에 따른 자기 메모리 소자는 자유 자성층에 인접한 도선 내에 흐르는 전류에 의해 발생한 스핀 홀 스핀토크와 외부 자기장을 이용해 자유 자성층의 자화반전을 유도함으로써 구조상으로 자화반전을 위한 임계전류밀도가 열적 안정성 및 터널 자기저항을 결정하는 절연체 두께와도 독립적으로 분리된 구조이다. 또한, 셀 선택을 위해 선택 셀에 전압을 가해 자기장을 형성시키고 이로 인해 발생되는 자기이방성의 변화를 이용하는 구조이다.
본 발명에 따른 자기 메모리 소자는 고정 자성층, 절연층, 자유 자성층 및 도선을 포함하고, 상기 고정 자성층은 고정 자화 방향을 갖고 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 자유 자성층은 인접 도선을 통해 인가되는 전류와 외부 자기장 및 전기장에 의해서 선택적으로 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막인 것을 특징으로 한다.
자유 자성층에 인접한 도선을 통해 면내 전류가 흐를 때 스핀 홀 효과에 의해 자유 자성층에 스핀 홀 스핀토크가 발생하고 외부 자기장이 주어질 때 자유 자성층의 자화는 반전된다. 이때 셀을 선택적으로 자화반전 시키기 위하여 선택하고자 하는 셀에 전압을 인가한다. 전압이 인가된 셀은 인가된 전압으로 인해 전기장이 형성되고 이로 인해 자성층의 자기이방성이 변한다. 따라서 전압을 인가해 선택한 셀만을 자화반전시킬 수 있게 된다.
도선에 인가되는 전류는 도선에 연결되어 전류를 인가하는 소자로부터 제공되고, 각 셀에 인가되는 전압은 각 셀에 연결되어 전압을 인가하는 소자로부터 제공된다. 이러한 전류 혹은 전압을 제공하는 소자는 트랜지스터 혹은 다이오드 일 수 있다.
외부 자기장을 가해주는 방법으로는 자기터널접합 셀들로 이루어진 배열 내 또는 밖에 강자성체를 배치해 이로부터 발생하는 누설자기장을 사용하는 방법, 소자의 근방에 추가적인 도선을 배치해 그 도선에 전류가 흐를 때 형성되는 외르스테드(Oersted) 자기장을 사용하는 방법, 고정 자성층, 절연층 및 자유 자성층으로 적층된 구조의 바깥쪽에에 수평 자기이방성을 갖는 자성층을 포함하여 이로부터 발생하는 누설자기장을 사용하는 방법 등이 있다.
하기 도 2는 본 발명에 따른 자기터널접합 구조의 자기 메모리 셀이 도선에 접합되어 있는 자기 메모리 소자의 구조를 나타낸 단면도이다.
본 발명에 따른 소자는 기본적으로 전극, 수직방향의 자화를 갖는 고정 자성층(201), 절연층(202), 수직 자기이방성을 갖고 도선(204)에 흐르는 면내 전류와 외부 자기장 및 전기장에 의해 선택적으로 자화의 방향이 변하는 자유 자성층(203) 및 도선(204)을 포함하는 구조를 갖는다.
선택적인 자기터널접합 셀의 자화반전을 위해 선택하고자 하는 셀에 전압을 가하면 그 셀의 자유자성층의 자기이방성이 달라진다. 이 상태에서 도선(204)를 통해 적정 값의 면내전류를 인가하고 외부 자기장을 가해주게 되면 자유 자성층은 스핀 홀 스핀토크를 전달받아 자화반전을 하게 된다.
하기 도 2를 참조하면, 전극/고정 자성층(201)/절연층(202)/자유 자성층(203)/도선(204)을 포함하고, 자유 자성층의 자화반전을 위해 전류는 도선(204)에 면내 방향으로 흐른다.
도선 내 흐르는 업스핀과 다운스핀의 전자는 스핀-궤도 상호작용에 의해 각기 다른 방향으로 편향되는 스핀 홀 효과가 발생하고, 이로 인해 전류방향에 수직인 모든 방향으로 스핀전류가 발생한다. 이때 각 방향으로 발생한 스핀전류는 그 방향에 수직으로 편향된 스핀성분을 가지고 있다. 도 2에 표시된 좌표계에 의거하여, 도선(204) 내의 면내 전류가 x 방향으로 흐르는 경우, 발생한 스핀전류 중 -z 방향 성분으로 흐르는, 즉 자유 자성층(203)에 입사하는 스핀전류는 y 방향 또는 -y 방향의 스핀성분을 가지며 자유 자성층(203)로 흘러 들어간다.
이렇게 흘러 들어간 스핀전류에 의해 자유 자성층(203)은 스핀토크를 받게 되고 이때 받는 스핀토크를 스핀 홀 스핀토크(spin Hall spin-torque)라고 한다. 외부에서 인가되는 자기장(미도시)과 함께 스핀토크를 받은 자유 자성층(203)의 자화는 자화반전이 되는데, 여기서 외부 자기장은 스핀 홀 스핀토크에 대한 자화 반응의 균형을 깨뜨려 인가되는 전류의 방향에 따라 +z 축에서 -z 축으로, 또는 -z 축에서 +z 축으로 자화반전을 가능하게 한다.
또한, 본 발명은 복수 개의 자기터널접합 구조의 자기 메모리 셀에서 특정 자기터널접합 셀을 선택적으로 자화 반전시키기 위하여 특정 셀에 전압, 즉 전기장을 가하는 방식을 포함하는 것을 특징으로 한다.
자기터널접합에 수직방향으로 전압, 즉 전기장을 가하면 자성층의 수직 자기이방성 에너지밀도 K⊥가 변하게 된다. 즉, 자기터널접합에 전압이 가해지면 전기장이 형성되고 형성된 전기장으로 인해 자성체의 수직 자기이방성 에너지 밀도가 변화된다. 예를 들어, 전압 V를 인가하였을 때 줄어드는 수직 자기이방성 에너지 밀도를 ΔK⊥(V)로 정의하면, 자유 자성층의 수직방향의 유효이방성자계 H K , eff 는 H K , eff = 2(K⊥-K⊥(V)/(M S -N d M S )로 치환된다. 따라서, 전압을 인가하였을 때 H K , eff 가 감소하게 된다. H K , eff 는 자유 자성층의 자화가 수직방향으로 얼마나 강하게 유지되는가를 나타내는 척도이므로, 전압을 인가하여 H K , eff 를 감소시키는 것으로 인하여, 자유 자성층의 자화를 반전시키는 것이 보다 용이해진다.
셀 선택의 구체적 원리를 하기 도 3을 통해 보다 구체적으로 설명한다. 하기 도 3은 본 발명의 일 실시예에 따른 복수 개의 자기터널접합 구조의 자기 메모리 셀이 도선에 접합되어 있는 자기 메모리 소자의 구조를 나타낸 단면도로서, 스핀 홀 스핀토크와 자기장 및 전기장을 통해 선택적으로 자화반전이 가능한 여러 개의 자기터널접합 구조(301)가 도선(204)에 접합되어 있는 자기 메모리 소자의 구조를 나타낸 단면도이다.
도선(204)에 연결되어 전류를 인가하는 소자를 통해 도선 면내로 전류가 흘러 도선(204)에 접합되어있는 모든 셀에 스핀 홀 스핀토크를 유발하고 각 셀마다 연결되어 전압을 인가하는 소자를 통해 특정 셀에만 전압이 가해져 전기장을 형성하며 그 특정 셀의 선택적인 자화반전을 가능하게 한다.
하기 도 3에서 복수 개의 자기터널접합 구조의 자기 메모리 셀(301)이 도선(204)에 접해 있을 때, 도선(204)을 통해 전류가 인가되고 외부 자기장(미도시)이 가해지면 상기 설명한 원리로 인해 각 셀의 자유 자성층이 자화 반전될 수 있다. 도선(204)에 흐르는 전류는 도선(204)의 끝단에 연결되어 전류를 인가하는 소자로부터 제공된다. 이러한 전류 인가 소자는 트랜지스터 혹은 다이오드 일 수 있다.
이때, 인가된 전류 및 자기장의 크기가 자유 자성층의 수직 자기이방성을 극복하기에 충분히 큰 값이면 도선에 연결되어있는 모든 셀의 자유 자성층이 자화반전된다. 하지만, 그 값에 못 미치는 전류 및 자기장을 인가한 상태에서 선택하고자 하는 셀에만 독립적으로 전압을 인가하면 선택한 셀이 포함하는 자유 자성층의 수직 자기이방성이 감소하여 선택적으로 그 셀만이 자화반전을 일으킬 수 있다. 각 셀에 인가되는 전압은 각 셀에 독립적으로 연결되어 전압을 인가하는 소자로부터 제공된다. 이러한 전압 인가 소자는 트랜지스터 혹은 다이오드 일 수 있다.
이때 선택되지 않은 셀에는 도선(204)을 통해 선택된 셀에서와 같은 전류는 인가되지만 그 값이 수직 자기이방성을 극복하기에 충분히 큰 값이 아니기 때문에 자화반전이 일어나지 않는다.
상기에서 설명한 바와 같이 전압 인가를 통해 선택된 셀과 그렇지 않은 선택되지 않은 셀에는 자기이방성의 차이가 존재한다. 전압을 걸어 전기장을 형성시킨 셀의 자기이방성이 전기장이 형성되지 않은 셀에 비해 감소하면 더 작은 스핀 홀 스핀토크 및 자기장으로도 자화반전을 일으킬 수 있다. 즉, 적정한 값의 전류를 도선(204)에 인가하고 외부 자기장을 가해준 상태에서 선택하고자 하는 셀에만 전압을 가해주면 선택한 셀만을 자화반전시킬 수 있다. 이 경우, 스핀 홀 스핀토크를 발생시키는 전류는 도선(204)에만 면내 방향으로 흐르므로 소자의 열적 안정성 및 터널자기저항과 독립적일 수 있고 따라서 열적 안정성의 확보, 터널자기저항의 증가를 동시에 만족시키는 자기메모리 소자를 구현시킬 수 있다.
본 발명에 따른 자기 메모리 소자에서는 높은 전류밀도를 얻기 위하여, 패터닝 기술을 이용하여 가능한 한 작은 크기의 구조로 구현함이 바람직하다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 실험 조건, 물질 종류 등에 의하여 본 발명이 제한되거나 한정되지는 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
<실시예>
본 발명에 따른 자기 메모리 소자의 효과를 자화의 운동방정식을 이용한 미소자기모델링을 통해서 확인하였다.
자화의 운동방정식은 하기 [수학식 3]과 같다.
[수학식 3]
Figure 112012076937054-pat00004
상기 [수학식 3]에서, m은 자유 자성층(203)의 단위 자화벡터, γ는 자기회전상수, H eff 는 자유 자성층(203)의 모든 유효 자기장벡터, α는 Gilbert 감쇠상수이며, θ SH 는 스핀 홀 효과에 의해 형성되는 인가 전류에 대한 스핀전류의 비율이고,
Figure 112012076937054-pat00005
(=1.05×10-34 J·C)는 Planck 상수를 2π로 나눈 값이고, J는 인가된 전류밀도, e(=1.6×10-19C)는 전자의 전하량, M S 는 자유 자성층의 포화자화양, d는 자유 자성층(205)의 두께를 나타낸다. 상기 수학식의 좌표 방향(x, y, z)은 하기 도 2에 명시되어 있다.
실험예1. 본 발명에 따른 소자에 대해 인가된 전류 및 자기장에 따른 자유 자성층의 자화반전 여부
(1) 하기 도 2와 같이 본 발명의 일 실시예에 따른 자기 메모리 소자에 대해 각 셀마다 전압으로 셀을 선택하거나 선택하지 않은 경우, 도선(204)에 인가한 다양한 값의 면내 전류 및 외부에서 인가한 자기장에 따른 자유 자성층의 자화반전 여부가 결정된다.
(2) 소자의 구조와 물성 값은 다음과 같다.
전체 구조의 단면적 = 400 nm2
자유 자성층(203) : "두께(t) = 2 nm, 수직 자기이방성 상수(K⊥) = 8×106 erg/cm3, 포화자화값(M S ) = 1000 emu/cm3, Gilbert 감쇠상수(α)=0.1, 스핀 홀 각도(θ SH )= 0.3"
(3) 하기 도 4a는 셀에 선택적으로 가해지는 전압이 인가되지 않아 자유 자성층의 자기이방성의 변화가 없을 때, 인가된 전류 및 자기장에 따라 자화반전 여부를 도시한 그래프이다. 흰 바탕의 '자화반전 불가능' 영역에서는 자유 자성층의 자화반전이 일어나지 않고 검은 바탕의 '자화반전 가능' 영역에서는 자화반전이 일어난다.
하기 도 4b는 셀에 선택적으로 가해지는 전압이 인가되어 자유 자성층의 수직 자기이방성의 크기가 30% 감소했을 때 인가된 전류 및 자기장에 따라 자화반전 여부를 도시한 그래프이다. 흰 바탕의 '자화반전 불가능' 영역에서는 자유 자성층의 자화반전이 일어나지 않고 검은 바탕의 '자화반전 가능' 영역에서는 자화반전이 일어난다.
하기 도 4b를 참조하면, 전압이 인가되어 선택된 셀은 하기 도 4a의 선택되지 않은 셀에 비해 더 낮은 전류 및 자기장 영역에서 자유 자성층의 자화반전이 가능한 것을 볼 수 있다.
하기 도 4c는 각 셀마다 선택적으로 가해지는 전압이 인가되지 않은 경우와 인가된 경우 즉, 선택되지 않은 셀과 선택된 셀의 경우 전류 및 자기장에 따른 자화반전 여부를 함께 나타낸 그래프이다.
하기 도 4c를 참조하면, 구역 1에서는 선택된 셀과 선택되지 않은 셀 모두 자화반전이 일어나지 않고, 구역 2에서는 선택된 셀의 경우에만 자화반전이 일어나며, 구역3에서는 선택된 셀과 선택되지 않은 셀 모두 자화반전이 일어난다. 따라서 구역 2에 해당하는 전류 및 자기장을 인가하면 전압 인가에 의해 선택된 셀만을 선택적으로 자화 반전시키는 것이 가능하다.
100 : 종래 자기 메모리 소자의 구조
101 : 고정 자성층
102 : 절연층
103 : 자유 자성층
200 : 본 발명에 따른 자기 메모리 소자의 구조
201 : 고정 자성층
202 : 절연층
203 : 자유 자성층
204 : 도선
300 : 본 발명에 따른 복수 개의 자기터널접합 구조의 자기 메모리 셀이 도선에 접합되어 있는 자기 메모리 소자의 구조
301 : 도선에 인접한 복수 개의 자기터널접합 구조의 자기 메모리 셀

Claims (16)

  1. 고정 자성층, 절연층 및 자유 자성층을 포함하는 자기 메모리 셀;을 복수 개로 구비하고,
    상기 자유 자성층에 인접하여 상기 자기 메모리 셀에 면내 전류를 인가하는 도선; 상기 자기 메모리 셀에 제공되는 자기장; 및 상기 자기 메모리 셀 각각에 독립적으로 전압을 공급하는 소자;를 포함하고,
    상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이고,
    상기 자유 자성층은 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며,
    상기 인가되는 면내 전류와 상기 자기 메모리 셀에 제공되는 자기장 및 각각의 자기 메모리 셀에 공급되는 전압에 의해서 각각의 자기 메모리 셀의 자화 방향을 선택적으로 변화시킬 수 있는 것을 특징으로 하는 자기 메모리 소자.
  2. 제1항에 있어서,
    상기 고정 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  3. 제2항에 있어서,
    상기 고정 자성층은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조이고,
    상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  4. 제1항에 있어서,
    상기 고정 자성층은 제1 자성층; 비자성층 및 제2 자성층으로 이루어진 반자성체 구조로서,
    상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어지고,
    상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  5. 제4항에 있어서,
    상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조이고,
    상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  6. 제1항에 있어서,
    상기 고정 자성층은 반강자성층; 제1 자성층; 비자성층; 및 제2 자성층;으로 이루어진 교환바이어스된 반자성체구조로서,
    상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 선택되는 물질로 이루어지고,
    상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어지며,
    상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  7. 제6항에 있어서,
    상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조이고,
    상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  8. 제1항에 있어서,
    상기 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  9. 제8항에 있어서,
    상기 자유 자성층은 X층 및 Y층으로 이루어진 2중층이 n개 적층되어 이루어진 다층박막((X/Y)n, n≥1)의 다층박막 구조이고,
    상기 X층 및 Y층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 이들의 혼합물 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  10. 제1항에 있어서,
    상기 절연층은 AlOx, MgO, TaOx, ZrOx및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  11. 제1항에 있어서,
    상기 면내 전류를 인가하는 도선은 Cu, Ta, Pt, W, Gd, Bi, Ir 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  12. 제1항에 있어서,
    상기 자기 메모리 셀 외부에 인접하는 도선을 더 포함하고, 상기 도선에 전류가 인가될 때 형성되는 외르스테드(Oersted) 자기장을 상기 자기 메모리 셀에 제공되는 자기장으로 사용하는 것을 특징으로 하는 자기 메모리 소자.
  13. 제1항에 있어서,
    상기 자기 메모리 셀은 고정 자성층, 절연층 및 자유 자성층이 적층된 구조 외부에 수평 자기이방성을 갖는 자성층을 더 포함하고,
    상기 수평 자기이방성을 갖는 자성층으로부터 발생하는 누설자기장을 상기 자기 메모리 셀에 제공되는 자기장으로 사용하는 것을 특징으로 하는 자기 메모리 소자.
  14. 제13항에 있어서,
    상기 수평 자기이방성을 갖는 자성층은 Fe, Co, Ni, B, Si, Zr 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  15. 제13항에 있어서,
    상기 수평 자기이방성을 갖는 자성층에 인접하는 반강자성층을 더 포함하고,
    상기 반강자성층으로 인하여 상기 수평 자기이방성을 갖는 자성층은 자화가 고정된 것을 특징으로 하는 자기 메모리 소자.
  16. 제15항에 있어서,
    상기 수평 자기이방성을 갖는 자성층에 인접한 반강자성층은 IrMn, FeMn, PtMn 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
KR1020120105355A 2012-09-21 2012-09-21 면내 전류와 전기장을 이용한 자기메모리 소자 KR101266791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120105355A KR101266791B1 (ko) 2012-09-21 2012-09-21 면내 전류와 전기장을 이용한 자기메모리 소자
US14/428,947 US20150236071A1 (en) 2012-09-21 2013-04-22 Magnetic memory device using in-plane current and electric field
JP2015532940A JP6219395B2 (ja) 2012-09-21 2013-04-22 面内電流と電場を利用した磁気メモリ素子
PCT/KR2013/003367 WO2014046361A1 (ko) 2012-09-21 2013-04-22 면내 전류와 전기장을 이용한 자기메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120105355A KR101266791B1 (ko) 2012-09-21 2012-09-21 면내 전류와 전기장을 이용한 자기메모리 소자

Publications (1)

Publication Number Publication Date
KR101266791B1 true KR101266791B1 (ko) 2013-05-27

Family

ID=48666708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120105355A KR101266791B1 (ko) 2012-09-21 2012-09-21 면내 전류와 전기장을 이용한 자기메모리 소자

Country Status (4)

Country Link
US (1) US20150236071A1 (ko)
JP (1) JP6219395B2 (ko)
KR (1) KR101266791B1 (ko)
WO (1) WO2014046361A1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016182354A1 (ko) * 2015-05-13 2016-11-17 고려대학교 산학협력단 자기 메모리 소자
KR20160134598A (ko) * 2016-09-29 2016-11-23 고려대학교 산학협력단 자기 메모리 소자
WO2018074724A1 (ko) * 2016-10-21 2018-04-26 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR20180044456A (ko) * 2016-10-21 2018-05-03 한국과학기술원 반도체 소자
KR101906708B1 (ko) 2017-01-23 2018-10-10 고려대학교 산학협력단 비대칭 자기 소자
KR20190017092A (ko) 2017-08-09 2019-02-20 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR20190030795A (ko) 2017-09-14 2019-03-25 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
US10276780B2 (en) 2017-01-13 2019-04-30 Korea Advanced Institute Of Science And Technology Semiconductor device, semiconductor device control method and optical switch
KR20190045114A (ko) * 2019-04-22 2019-05-02 한국과학기술원 반도체 소자
KR20230049265A (ko) 2021-10-06 2023-04-13 재단법인대구경북과학기술원 누설 자기장을 이용하는 스핀궤도토크 기반의 스위칭 소자 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6374404B2 (ja) * 2013-12-27 2018-08-15 国立大学法人東北大学 磁気抵抗効果素子の制御方法および磁気抵抗効果素子の制御装置
JP6462425B2 (ja) * 2015-03-04 2019-01-30 株式会社東芝 パターン照合器
JP6270934B2 (ja) * 2015-12-14 2018-01-31 株式会社東芝 磁気メモリ
JP6178451B1 (ja) * 2016-03-16 2017-08-09 株式会社東芝 メモリセルおよび磁気メモリ
JP6297104B2 (ja) 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
KR101738829B1 (ko) 2016-12-14 2017-05-22 고려대학교 산학협력단 수직자기이방성을 갖는 다층 박막
KR101738828B1 (ko) * 2016-12-14 2017-05-22 고려대학교 산학협력단 수직자기이방성을 갖는 합금 박막
JP6280195B1 (ja) 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
JP6954089B2 (ja) * 2017-03-01 2021-10-27 Tdk株式会社 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ
JP6509971B2 (ja) * 2017-08-08 2019-05-08 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP6495980B2 (ja) * 2017-08-08 2019-04-03 株式会社東芝 磁気メモリ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080733A (ja) 2008-09-26 2010-04-08 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3667244B2 (ja) * 2001-03-19 2005-07-06 キヤノン株式会社 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
TWI333208B (en) * 2007-03-26 2010-11-11 Ind Tech Res Inst Magnetic memory and method for manufacturing the same
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
JP5023395B2 (ja) * 2007-12-18 2012-09-12 株式会社東芝 磁気ランダムアクセスメモリ及びその書き込み方法
EP2375465A1 (en) * 2008-12-10 2011-10-12 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US8406041B2 (en) * 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP2011108991A (ja) * 2009-11-20 2011-06-02 Sony Corp 磁性体の磁化反転方法、メモリ
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
KR102130054B1 (ko) * 2012-06-07 2020-07-06 삼성전자주식회사 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080733A (ja) 2008-09-26 2010-04-08 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133821A (ko) * 2015-05-13 2016-11-23 고려대학교 산학협력단 자기 메모리 소자
KR101683440B1 (ko) * 2015-05-13 2016-12-07 고려대학교 산학협력단 자기 메모리 소자
US10127956B2 (en) 2015-05-13 2018-11-13 Korea University Research And Business Foundation Spin orbit torque magnetic memory device
WO2016182354A1 (ko) * 2015-05-13 2016-11-17 고려대학교 산학협력단 자기 메모리 소자
KR20160134598A (ko) * 2016-09-29 2016-11-23 고려대학교 산학협력단 자기 메모리 소자
KR102179913B1 (ko) * 2016-09-29 2020-11-17 삼성전자주식회사 자기 메모리 소자
KR101998268B1 (ko) * 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
WO2018074724A1 (ko) * 2016-10-21 2018-04-26 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR20180044456A (ko) * 2016-10-21 2018-05-03 한국과학기술원 반도체 소자
US11205466B2 (en) 2016-10-21 2021-12-21 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US10861526B2 (en) 2016-10-21 2020-12-08 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US10360963B2 (en) 2016-10-21 2019-07-23 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US10276780B2 (en) 2017-01-13 2019-04-30 Korea Advanced Institute Of Science And Technology Semiconductor device, semiconductor device control method and optical switch
KR101906708B1 (ko) 2017-01-23 2018-10-10 고려대학교 산학협력단 비대칭 자기 소자
KR20190017092A (ko) 2017-08-09 2019-02-20 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR102458889B1 (ko) * 2017-08-09 2022-10-27 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR102024876B1 (ko) * 2017-09-14 2019-11-05 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
KR20190030795A (ko) 2017-09-14 2019-03-25 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
KR20190045114A (ko) * 2019-04-22 2019-05-02 한국과학기술원 반도체 소자
KR102108399B1 (ko) * 2019-04-22 2020-05-11 한국과학기술원 반도체 소자
KR20230049265A (ko) 2021-10-06 2023-04-13 재단법인대구경북과학기술원 누설 자기장을 이용하는 스핀궤도토크 기반의 스위칭 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20150236071A1 (en) 2015-08-20
JP6219395B2 (ja) 2017-10-25
JP2015534272A (ja) 2015-11-26
WO2014046361A1 (ko) 2014-03-27

Similar Documents

Publication Publication Date Title
KR101266791B1 (ko) 면내 전류와 전기장을 이용한 자기메모리 소자
KR101683440B1 (ko) 자기 메모리 소자
KR102179913B1 (ko) 자기 메모리 소자
US9343658B2 (en) Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
CN107689415B (zh) 垂直磁化自旋轨道磁性元件
JP5486731B2 (ja) 磁気メモリ
KR101195041B1 (ko) 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US7633796B2 (en) Storage element and memory
US7872906B2 (en) Unidirectional-current magnetization-reversal magnetoresistance element and magnetic recording apparatus
JP5544547B2 (ja) 磁化反転装置、記憶素子、及び磁界発生装置
US20190189908A1 (en) Heterostructures for Electric Field Controlled Magnetic Tunnel Junctions
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
US10037789B2 (en) Magnetic memory and method for writing data into magnetic memory element
KR101266792B1 (ko) 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
US7466585B2 (en) Magnetic random access memory
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
KR101375871B1 (ko) 자기 공명과 이중 스핀필터 효과를 이용한 스핀전달토크 자기 메모리 소자
JP2007027197A (ja) 記憶素子
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자
JP2007027196A (ja) 記憶素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6