JP2015534272A - 面内電流と電場を利用した磁気メモリ素子 - Google Patents

面内電流と電場を利用した磁気メモリ素子 Download PDF

Info

Publication number
JP2015534272A
JP2015534272A JP2015532940A JP2015532940A JP2015534272A JP 2015534272 A JP2015534272 A JP 2015534272A JP 2015532940 A JP2015532940 A JP 2015532940A JP 2015532940 A JP2015532940 A JP 2015532940A JP 2015534272 A JP2015534272 A JP 2015534272A
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetic layer
magnetic memory
mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015532940A
Other languages
English (en)
Other versions
JP6219395B2 (ja
Inventor
リ,ギョンジン
リ,ソウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of JP2015534272A publication Critical patent/JP2015534272A/ja
Application granted granted Critical
Publication of JP6219395B2 publication Critical patent/JP6219395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本発明は、垂直磁気異方性を有する自由磁性層に隣接した導線に面内電流を印加して、自由磁性層の磁化反転を誘導し、それと同時に磁気トンネル接合セルごとに選択的に電圧を印加して、特定セルごとに選択的に自由磁性層の磁化を反転させる磁気メモリ素子に関するものであって、本発明による磁気メモリ素子は、磁化反転を起こすスピンホールスピントルクが導線と自由磁性層の界面で起こるために、体積を減らして素子の高集積化を具現し、磁性層の垂直磁気異方性を高めて熱的安定性を確保すると共に、スピン電流の量を増加させて臨界電流密度を減少させることが可能である。また、厚い絶縁体でトンネル磁気抵抗を高めてメモリの読み取り速度を増加させながらも、臨界電流密度に影響を及ぼさないメモリ素子である。【選択図】図3

Description

本発明は、磁気トンネル接合を利用した磁気メモリ素子に係り、より詳細には、垂直磁気異方性を有する自由磁性層に隣接した導線に面内電流を印加して、自由磁性層の磁化反転を誘導し、それと同時に磁気トンネル接合セルごとに選択的に電圧を印加して、特定セルごとに選択的に自由磁性層の磁化を反転させる磁気メモリ素子に関する。
強磁性体は、外部から強い磁場を印加しなくても、自発的に磁化されている物質をいう。2つの強磁性体間に絶縁体を挿入した磁気トンネル接合構造(第1磁性体/絶縁体/第2磁性体)で2つの磁性層の相対的な磁化方向によって電気抵抗が変わるトンネル磁気抵抗効果が発生し、これは、磁気トンネル接合構造でアップスピンとダウンスピンとの電子が絶縁体をトンネリングして流れる程度が異なるために発生する。このようなトンネル磁気抵抗は、2つの強磁性体間に絶縁体ではない非磁性体を挿入したスピンバルブ構造(第1磁性体/非磁性体/第2磁性体)から発生する巨大磁気抵抗よりもその値が大きくて、ハードディスクに記録された情報を迅速に読み取るためのセンサー及び情報保存用磁気メモリ素子の核心技術として広く利用されている。
トンネル磁気抵抗効果によって、2つの磁性層の相対的な磁化方向が電流の流れを制御する現象をもたらす。一方、ニュトーンの第3法則である作用・反作用の法則によって、磁化方向が電流の流れを制御することができるならば、その反作用によって電流を印加して磁性層の磁化方向を制御することも可能である。磁気トンネル接合構造に垂直(厚さ)方向に電流を印加すれば、第1磁性体(固定磁性層)によってスピン分極された電流が第2磁性体(自由磁性層)を通過しながら、自体のスピン角運動量を伝達する。このようなスピン角運動量の伝達によって、磁化が感じるトルクをスピン伝達トルク(Spin−transfer−torque)といい、スピン伝達トルクを用いて自由磁性層の磁化を反転させるか、持続的に回転させる素子の製作が可能である。
膜面に垂直である磁化を有する磁性体で構成された磁気トンネル接合構造を応用した従来の磁気メモリ素子は、基本的に下記の図1のような構造を有する。電極/第1磁性体(固定磁性層)101/絶縁体102/電流によって磁化の方向が変わる第2磁性体(自由磁性層)103/電極の構造を有する。ここで、第2磁性体は、電極に連結されて膜面に垂直に印加される電流によって磁化反転が誘導される。この際、固定磁性層と自由磁性層の磁化の相対的な方向によって高い抵抗と低い抵抗との2つの電気的信号が具現されるが、これを“0”または“1”の情報として記録する磁気メモリ素子の応用が可能である。
もし、自由磁性層の磁化を制御するために電流ではない外部磁場を利用する場合、素子のサイズが小さくなるほど半選択セル(half−selected cell)問題が発生して、素子の高集積化に制約が伴う。一方、素子に電流を印加して発生するスピン伝達トルクを利用する場合には、素子のサイズに無関係に選択的なセルの磁化反転が容易である。前記記述したスピン伝達トルクの物理的機構によれば、自由磁性層に発生するスピン伝達トルクの大きさは、印加された電流密度の量によって決定され、したがって、自由磁性層の磁化反転のための臨界電流密度が存在する。固定磁性層と自由磁性層とがいずれも垂直磁気異方性を有する物質で構成された場合、臨界電流密度Jは、次の[数式1]の通りである。
前記[数式1]で、αは、ギルバート(Gilbert)減衰定数であり、h(=1.05×10−34J・s)は、プランク(Planck)定数を2πで割った値であり、e(=1.6×10−19C)は、電子の電荷量、ηは、物質及び全体構造によって決定されるスピン分極効率定数であって、0と1との間の値を有し、Mは、磁性体の飽和磁化量、dは、自由磁性層の厚さ、HKt=(2Kt/M)は、自由磁性層の垂直磁気異方性磁界であり、Ktは、自由磁性層の垂直磁気異方性エネルギー密度であり、自由磁性層の垂直方向の有効異方性磁界HK,effは、HK,eff=(HKt−N)と定義され、Nは、垂直方向の有効減磁界定数であって、CGS単位で記述したとき、自由磁性層の形状によって0と4πとの間の値を有する。
高集積メモリ素子のためにセルのサイズを減らせば、常温での熱エネルギーによって記録された磁化方向が任意的に変わる超常磁性限界が発生する。これは、記録された磁気情報が所望せずに消される問題を引き起こす。熱エネルギーに抵抗して平均的に磁化方向が保持される時間(τ)は、下記[数式2]の通りである。
前記[数式2]で、tは、試み周波数の逆数であって、1ns程度であり、Keffは、自由磁性層の有効磁気異方性エネルギー密度(=HK,eff/2)、Vは、素子の体積、kは、ボルツマン定数(=1.381×10−16erg/K)、Tは、カルビン温度である。
ここで、KeffV/kTが、磁気メモリ素子の熱的安定性(Δ)と定義される。不揮発性メモリとしての商用化のためには、一般的にΔ>50の条件が満足せねばならない。素子の高集積化のために自由磁性層の体積(V)を減らせば、Δ>50の条件を満足させるためにKeffを大きくしなければならず、その結果、Jが増加することが分かる。
このように、下記の図1で示す既存の構造において、スピン伝達トルクを用いて磁化反転を誘導する場合とJとがいずれもKeffに比例するために、商用化が可能な程度で十分に高いΔと、十分に低いJcとを同時に満足させることは非常に難しい。
それだけでなく、一般的に磁気トンネル接合に電流を印加する素子で提供することができる電流の量は、電流を印加する素子のサイズに比例するが、これは、J以上の電流密度を印加するためには、適正値以上の素子サイズを保持しなければならないということを意味する。したがって、J以上の電流を印加するための電流供給素子のサイズが磁気メモリ素子の高集積化において限界点になりうる。
また、既存の構造で電流が磁気トンネル接合を通じて流れるとき、絶縁体の厚さが厚くなれば、トンネリングするアップスピンとダウンスピンとの差はさらに大きくなって、トンネル磁気抵抗が増加する。しかし、この場合、同じ電圧を印加したとき、トンネリングする電流自体の量が減少して、磁化反転のためのスピン伝達トルクを自由磁性層に効果的に与えることが非常に難しくなる。すなわち、絶縁体の厚さが厚くなれば、トンネル磁気抵抗値が大きくなって、非常に迅速に磁化状態を読み取り、これは、構造の商用化において必須的な要素であるが、同時に電流密度が減少して、2つの要素を同時に満足させる素子を具現させることが非常に難しくなる。
本発明が解決しようとする技術的課題は、従来の磁気トンネル接合構造を垂直方向に流れる電流によるスピン伝達トルクで自由磁性層の磁化反転を誘導する構造で存在した2つの問題点、すなわち、(i)臨界電流密度と熱的安定性とが同じ物質変数であるKeff(自由磁性層の有効磁気異方性エネルギー密度)に比例するために、商用化に必要な十分に低い臨界電流密度と十分に高い熱的安定性とを同時に満足させにくいという問題と、(ii)磁気トンネル接合構造の絶縁体を厚くすれば、トンネル磁気抵抗が大きくなって、磁化状態のより迅速な読み取りは可能となるが、電流密度が低くなって、磁化状態を変更し難いという問題と、を同時に解決するだけではなく、素子の高集積化を具現させるために、自由磁性層に隣接した導線に流れる面内電流によるスピンホールスピントルクによって自由磁性層の磁化反転を誘導し、それぞれの磁気トンネル接合メモリセルごとに選択的に印加される電圧を用いて、各セルの選択的な磁化反転が可能な磁気メモリ素子を提供するところにある。
本発明は、前記技術的課題を解決するために、固定磁性層、絶縁層及び自由磁性層を含む磁気メモリセルを複数個備え、前記自由磁性層に隣接して、前記磁気メモリセルに面内電流を印加する導線;前記磁気メモリセルに提供される磁場;及び前記磁気メモリセルのそれぞれに独立して電圧を供給する素子;を含み、前記固定磁性層は、固定磁化方向を有し、膜面に対して垂直方向に磁化される物質からなる薄膜であり、前記自由磁性層は、磁化方向が変わり、膜面に対して垂直方向に磁化される物質からなる薄膜であり、前記印加される面内電流と前記磁気メモリセルに提供される磁場、及びそれぞれの磁気メモリセルに供給される電圧によって、それぞれの磁気メモリセルの磁化方向を選択的に変化させることを特徴とする磁気メモリ素子を提供する。
本発明の一実施例によれば、前記固定磁性層は、Fe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記固定磁性層は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されうる。
本発明の一実施例によれば、前記固定磁性層は、第1磁性層、非磁性層及び第2磁性層からなる反磁性体構造であり、前記第1磁性層及び第2磁性層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなり、前記非磁性層は、Ru、Cu、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記第1磁性層及び第2磁性層のうち少なくとも1つ以上は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されうる。
本発明の一実施例によれば、前記固定磁性層は、反強磁性層;第1磁性層;非磁性層;及び第2磁性層;からなる交換バイアスされた反磁性体構造であり、前記反強磁性層は、Ir、Pt、Mn、及びこれらの混合物のうちから選択される物質からなり、前記第1磁性層及び第2磁性層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなり、前記非磁性層は、Ru、Cu、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記第1磁性層及び第2磁性層のうち少なくとも1つ以上は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されうる。
本発明の一実施例によれば、前記自由磁性層は、Fe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記自由磁性層は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されうる。
本発明の一実施例によれば、前記絶縁層は、AlO、MgO、TaO、ZrO、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記面内電流を印加する導線は、Cu、Ta、Pt、W、Gd、Bi、Ir、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の一実施例によれば、前記磁気メモリセル外部に隣接する導線をさらに含み、前記導線に電流が印加されるとき、形成されるエルステッド(Oersted)磁場を、前記磁気メモリセルに提供される磁場として使うことができる。
本発明の一実施例によれば、前記磁気メモリセルは、固定磁性層、絶縁層及び自由磁性層が積層された構造外部に水平磁気異方性を有する磁性層をさらに含み、前記水平磁気異方性を有する磁性層から発生する漏れ磁場を、前記磁気メモリセルに提供される磁場として使うことができる。
本発明の一実施例によれば、前記水平磁気異方性を有する磁性層は、Fe、Co、Ni、B、Si、Zr、及びこれらの混合物のうちから選択される物質からなりうる。
本発明の前記水平磁気異方性を有する磁性層に隣接する反強磁性層をさらに含み、前記反強磁性層によって、前記水平磁気異方性を有する磁性層は磁化が固定されたものである。
本発明の一実施例によれば、前記水平磁気異方性を有する磁性層に隣接した反強磁性層は、IrMn、FeMn、PtMn、及びこれらの混合物のうちから選択される物質からなりうる。
本発明による磁気メモリ素子は、自由磁性層に隣接した導線に沿って電流が流れるとき、自由磁性層に発生するスピンホールスピントルクと外部磁場によって自由磁性層の磁化を反転させ、各磁気メモリセルごとに印加される電圧によって、各セルが含んだ磁性層の磁気異方性を変化させて、その特定セルを選択的に磁化反転させるものであって、スピンホールスピントルクによる磁化反転において、臨界電流密度は、既存の構造と同様に磁性層の垂直磁気異方性と体積にも比例するが、スピンホール効果によって発生する印加電流に対するスピン電流の量にも比例する。
したがって、素子の高集積化のために素子の体積を減少させるとき、垂直磁気異方性を増加させて熱的安定性を確保し、発生するスピン電流の量を効果的に増加させて、これを通じて臨界電流密度を減少させることができる。すなわち、素子の熱的安定性の確保と臨界電流密度とを同時に満足させるメモリ素子である。
また、スピンホールスピントルクを発生させて磁化を反転させる電流が素子を通じて垂直方向に流れるものではなく、導線の面内に流れるために、これを供給するための素子が磁気トンネル接合構造の磁気メモリセル配列外に配され、これにより、磁気トンネル接合構造の大きさに関係なく電流を供給する素子のサイズを比較的自在に調節することができ、したがって、スピンホールスピントルクを発生させて磁化反転を可能にする臨界電流密度以上の大きな電流を容易に印加することができるという長所がある。
また、従来の構造で電子が磁気トンネル接合構造内絶縁体をトンネリングしてスピントルクを伝達するものとは異なって、スピンホールスピントルクは、導線と隣接した自由磁性層界面から発生するために、電流が磁気トンネル接合構造内絶縁体をトンネリングして流れる必要がない。したがって、絶縁体の厚さを増加させてトンネル磁気抵抗を十分に増加させても、臨界電流密度には影響を与えない。すなわち、臨界電流密度とは関係なく、トンネル磁気抵抗を高めて、磁化状態を読み取る速度を大きく高めることが可能なメモリ素子である。
従来のスピン伝達トルクを利用した磁気メモリ素子の構造を示す断面図である。 本発明による磁気トンネル接合構造の磁気メモリセルが導線に接合されている磁気メモリ素子の構造を示す断面図である。 本発明の一実施例による複数個の磁気トンネル接合構造の磁気メモリセルが導線に接合されている磁気メモリ素子の構造を示す断面図である。 本発明の一実施例による電場が加えられていない、すなわち、選択されていないセルに対する印加された電流及び磁場による自由磁性層の磁化反転の有無を示すグラフである。 本発明の一実施例による電場が加えられて自由磁性層の垂直磁気異方性が30%減少した(すなわち、ΔKt(V)=0.3Kt)選択されたセルに対する印加された電流及び磁場による自由磁性層の磁化反転の有無を示すグラフである。 本発明の一実施例による電場の有無によって選択されたセルと選択されていないセルとによって変わる電流及び磁場に関する磁化反転可能区域を示すグラフである。
以下、本発明をより詳細に説明する。
本発明による磁気メモリ素子は、従来の磁気トンネル接合構造を垂直方向に流れる電流によるスピン伝達トルクで自由磁性層の磁化反転を誘導するものではなく、自由磁性層に隣接した導線に流れる面内電流によるスピンホールスピントルクで自由磁性層の磁化反転を誘導することを特徴とする。また、本発明による磁気メモリ素子は、複数個の磁気トンネル接合構造の磁気メモリセルごとに印加される電圧を通じて、各セルを選択的に磁化反転させることを特徴とする。
これにより、従来の構造が有していた低い臨界電流密度と高い熱的安定性とを同時に満足させることができなかった問題点を解決すると共に、磁気トンネル接合構造の絶縁体を厚くすれば、トンネル磁気抵抗が大きくなって、磁化状態のより迅速な読み取りは可能となるが、電流密度が低くなって、磁化状態を変更し難いという問題を同時に解決することができる。また、素子の高集積化を具現させることができる。すなわち、本発明は、磁気メモリ素子において、素子のサイズを減らして高集積化を具現すると同時に、熱的安定性を保持し、臨界電流密度を低めながらトンネル磁気抵抗を高めて、メモリの読み取り速度を高めたことを特徴とする。
本発明による磁気メモリ素子は、自由磁性層に隣接した導線内に流れる電流によって発生したスピンホールスピントルクと外部磁場を用いて自由磁性層の磁化反転を誘導することによって、構造上に磁化反転のための臨界電流密度が熱的安定性及びトンネル磁気抵抗を決定する絶縁体厚さとも独立して分離された構造である。また、セル選択のために選択セルに電圧を加えて磁場を形成させ、これにより、発生する磁気異方性の変化を利用する構造である。
本発明による磁気メモリ素子は、固定磁性層、絶縁層、自由磁性層及び導線を含み、前記固定磁性層は、固定磁化方向を有し、膜面に対して垂直方向に磁化される物質からなる薄膜であり、前記自由磁性層は、隣接導線を通じて印加される電流と外部磁場及び電場によって選択的に磁化方向が変わり、膜面に対して垂直方向に磁化される物質からなる薄膜であることを特徴とする。
自由磁性層に隣接した導線を通じて面内電流が流れるとき、スピンホール効果によって自由磁性層にスピンホールスピントルクが発生し、外部磁場が与えられるとき、自由磁性層の磁化は反転される。この際、セルを選択的に磁化反転させるために、選択しようとするセルに電圧を印加する。電圧が印加されたセルは、印加された電圧によって電場が形成され、これにより、磁性層の磁気異方性が変わる。したがって、電圧を印加して選択したセルのみを磁化反転させうる。
導線に印加される電流は、導線に連結されて電流を印加する素子から提供され、各セルに印加される電圧は、各セルに連結されて電圧を印加する素子から提供される。このような電流あるいは電圧を提供する素子は、トランジスタあるいはダイオードであり得る。
外部磁場を加える方法としては、磁気トンネル接合セルからなる配列内または外に強磁性体を配置して、これより発生する漏れ磁場を使う方法、素子の近所に追加的な導線を配置して、その導線に電流が流れるとき、形成されるエルステッド磁場を使う方法、固定磁性層、絶縁層及び自由磁性層に積層された構造の外側に水平磁気異方性を有する磁性層を含み、これより発生する漏れ磁場を使う方法などがある。
下記の図2は、本発明による磁気トンネル接合構造の磁気メモリセルが導線に接合されている磁気メモリ素子の構造を示す断面図である。
本発明による素子は、基本的に電極、垂直方向の磁化を有する固定磁性層201、絶縁層202、垂直磁気異方性を有し、導線204に流れる面内電流と外部磁場及び電場によって選択的に磁化の方向が変わる自由磁性層203及び導線204を含む構造を有する。
選択的な磁気トンネル接合セルの磁化反転のために選択しようとするセルに電圧を加えられると、そのセルの自由磁性層の磁気異方性が変わる。この状態で、導線204を通じて適正値の面内電流を印加し、外部磁場を加えるようになれば、自由磁性層は、スピンホールスピントルクを伝達されて磁化反転を行う。
下記の図2を参照すれば、電極/固定磁性層201/絶縁層202/自由磁性層203/導線204を含み、自由磁性層の磁化反転のために、電流は導線204に面内方向に流れる。
導線内に流れるアップスピンとダウンスピンの電子は、スピン軌道相互作用によって、それぞれ他の方向に偏向されるスピンホール効果が発生し、これにより、電流方向に垂直であるあらゆる方向にスピン電流が発生する。この際、各方向に発生したスピン電流は、その方向に垂直に偏向されたスピン成分を有している。図2に表示された座標系に基づいて、導線204内の面内電流がx方向に流れる場合、発生したスピン電流のうち、−z方向成分で流れる、すなわち、自由磁性層203に入射するスピン電流は、y方向または−y方向のスピン成分を有し、自由磁性層203に流入される。
このように流入されたスピン電流によって自由磁性層203はスピントルクを受け、この際、受けるスピントルクをスピンホールスピントルク(spin Hall spin−torque)と言う。外部から印加される磁場(図示せず)と共にスピントルクを受けた自由磁性層203の磁化は、磁化反転になるが、ここで、外部磁場は、スピンホールスピントルクに対する磁化反応の均衡を壊して、印加される電流の方向によって+z軸から−z軸に、または−z軸から+z軸に磁化反転を可能にする。
また、本発明は、複数個の磁気トンネル接合構造の磁気メモリセルで特定磁気トンネル接合セルを選択的に磁化反転させるために、特定セルに電圧、すなわち、電場を加える方式を含むことを特徴とする。
磁気トンネル接合に垂直方向に電圧、すなわち、電場を加えれば、磁性層の垂直磁気異方性エネルギー密度Ktが変わる。すなわち、磁気トンネル接合に電圧が加えられると、電場が形成され、該形成された電場によって磁性体の垂直磁気異方性エネルギー密度が変化される。例えば、電圧Vを印加したとき、減る垂直磁気異方性エネルギー密度をΔKt(V)と定義すれば、自由磁性層の垂直方向の有効異方性磁界HK,effは、HK,eff=2(Kt−Kt(V)/(M−N)に置き換えられる。したがって、電圧を印加したとき、HK,effが減少する。HK,effは、自由磁性層の磁化が垂直方向にどれほど強く保持されるかを表わす尺度なので、電圧を印加してHK,effを減少させることによって、自由磁性層の磁化を反転させることがより容易になる。
セル選択の具体的原理を下記の図3を通じてより具体的に説明する。下記の図3は、本発明の一実施例による複数個の磁気トンネル接合構造の磁気メモリセルが導線に接合されている磁気メモリ素子の構造を示す断面図であって、スピンホールスピントルクと磁場及び電場を通じて選択的に磁化反転が可能な複数個の磁気トンネル接合構造301が導線204に接合されている磁気メモリ素子の構造を示す断面図である。
導線204に連結されて電流を印加する素子を通じて導線面内に電流が流れて導線204に接合されているあらゆるセルにスピンホールスピントルクを誘発し、各セルごとに連結されて電圧を印加する素子を通じて特定セルにのみ電圧が加えられて電場を形成し、その特定セルの選択的な磁化反転を可能にする。
下記の図3で、複数個の磁気トンネル接合構造の磁気メモリセル301が導線204に接しているとき、導線204を通じて電流が印加され、外部磁場(図示せず)が加えられると、前記説明した原理によって、各セルの自由磁性層が磁化反転されうる。導線204に流れる電流は、導線204の先端に連結されて電流を印加する素子から提供される。このような電流印加素子は、トランジスタあるいはダイオードであり得る。
この際、印加された電流及び磁場の大きさが、自由磁性層の垂直磁気異方性を克服するほどの十分に大きな値であれば、導線に連結されているあらゆるセルの自由磁性層が磁化反転される。しかし、その値に及ばない電流及び磁場を印加した状態で選択しようとするセルにのみ独立して電圧を印加すれば、選択したセルが含む自由磁性層の垂直磁気異方性が減少して、選択的にそのセルのみが磁化反転を起こしうる。各セルに印加される電圧は、各セルに独立して連結されて電圧を印加する素子から提供される。このような電圧印加素子は、トランジスタあるいはダイオードであり得る。
この際、選択されていないセルには、導線204を通じて選択されたセルでのような電流は印加されるが、その値が垂直磁気異方性を克服するほどの十分に大きな値ではないために、磁化反転が起こらない。
前述したように、電圧印加を通じて選択されたセルとそうではない選択されていないセルには、磁気異方性の差が存在する。電圧をかけて電場を形成させたセルの磁気異方性が電場が形成されていないセルに比べて減少すれば、さらに小さなスピンホールスピントルク及び磁場にも磁化反転を起こしうる。すなわち、適正な値の電流を導線204に印加し、外部磁場を加えた状態で選択しようとするセルにのみ電圧を加えれば、選択したセルのみを磁化反転させることができる。この場合、スピンホールスピントルクを発生させる電流は、導線204にのみ面内方向に流れるので、素子の熱的安定性及びトンネル磁気抵抗と独立し、したがって、熱的安定性の確保、トンネル磁気抵抗の増加を同時に満足させる磁気メモリ素子を具現させることができる。
本発明による磁気メモリ素子では、高い電流密度を得るために、パターニング技術を用いて可能な限り小さなサイズの構造で具現することが望ましい。
以下、望ましい実施例を挙げて本発明をさらに詳細に説明する。しかし、これら実施例は、本発明をより具体的に説明するためのものであって、実験条件、物質種類などによって、本発明が制限されるか、限定されないということは、当業者に自明である。
<実施例>
本発明による磁気メモリ素子の効果を磁化の運動方程式を利用した微小磁気モデリングを通じて確認した。
磁化の運動方程式は、下記[数式3]の通りである。
前記[数式3]で、mは、自由磁性層203の単位磁化ベクトル、γは、磁気回転定数、Heffは、自由磁性層203のあらゆる有効磁場ベクトル、αは、ギルバート減衰定数であり、θSHは、スピンホール効果によって形成される印加電流に対するスピン電流の比率であり、h(=1.05×10−34J・s)は、プランク定数を2πで割った値であり、Jは、印加された電流密度、e(=1.6×0−19C)は、電子の電荷量、Mは、自由磁性層の飽和磁化量、dは、自由磁性層205の厚さを表わす。前記数式の座標方向(x、y、z)は、下記の図2に明示されている。
[実験例1.本発明による素子に対して印加された電流及び磁場による自由磁性層の磁化反転の有無]
(1)下記の図2のように、本発明の一実施例による磁気メモリ素子に対して各セルごとに電圧でセルを選択するか、選択していない場合、導線204に印加した多様な値の面内電流及び外部で印加した磁場による自由磁性層の磁化反転の有無が決定される。
(2)素子の構造と物性値は、次の通りである。
全体構造の断面積=400nm
自由磁性層203:厚さ(t)=2nm、垂直磁気異方性定数(Kt)=8×10erg/cm、飽和磁化値(M)=1000emu/cm、ギルバート減衰定数(α)=0.1、スピンホール角度(θSH)=0.3"
(3)下記の図4Aは、セルに選択的に加えられる電圧が印加されず、自由磁性層の磁気異方性の変化がないときの、印加された電流及び磁場によって磁化反転の有無を図示したグラフである。白地の‘磁化反転不可能’領域では、自由磁性層の磁化反転が起こらず、黒地の‘磁化反転可能’領域では、磁化反転が起こる。
下記の図4Bは、セルに選択的に加えられる電圧が印加されて自由磁性層の垂直磁気異方性の大きさが30%減少したときの、印加された電流及び磁場によって磁化反転の有無を図示したグラフである。白地の‘磁化反転不可能’領域では、自由磁性層の磁化反転が起こらず、黒地の‘磁化反転可能’領域では、磁化反転が起こる。
下記の図4Bを参照すれば、電圧が印加されて選択されたセルは、下記の図4Aの選択されていないセルに比べてさらに低い電流及び磁場領域で自由磁性層の磁化反転が可能であることが見られる。
下記の図4Cは、各セルごとに選択的に加えられる電圧が印加されていない場合と印加された場合、すなわち、選択されていないセルと選択されたセルの場合、電流及び磁場による磁化反転の有無を共に示すグラフである。
下記の図4Cを参照すれば、区域1では、選択されたセルと選択されていないセルとでいずれも磁化反転が起こらず、区域2では、選択されたセルの場合にのみ磁化反転が起こり、区域3では、選択されたセルと選択されていないセルとでいずれも磁化反転が起こる。したがって、区域2に該当する電流及び磁場を印加すれば、電圧印加によって選択されたセルのみを選択的に磁化反転させることが可能である。
以下、下記の図面に記載の図面符号の簡単な説明は、下記の通りである。
100:従来の磁気メモリ素子の構造
101:固定磁性層
102:絶縁層
103:自由磁性層
200:本発明による磁気メモリ素子の構造
201:固定磁性層
202:絶縁層
203:自由磁性層
204:導線
300:本発明による複数個の磁気トンネル接合構造の磁気メモリセルが導線に接合されている磁気メモリ素子の構造
301:導線に隣接した複数個の磁気トンネル接合構造の磁気メモリセル
本発明による磁気メモリ素子は、磁化反転を起こすスピンホールスピントルクが導線と自由磁性層の界面で起こるために、体積を減らして素子の高集積化を具現し、磁性層の垂直磁気異方性を高めて熱的安定性を確保すると共に、スピン電流の量を増加させて臨界電流密度を減少させることが可能である。また、厚い絶縁体でトンネル磁気抵抗を高めてメモリの読み取り速度を増加させながらも、臨界電流密度に影響を及ぼさないメモリ素子である。

Claims (16)

  1. 固定磁性層、絶縁層及び自由磁性層を含む磁気メモリセルを複数個備え、
    前記自由磁性層に隣接して、前記磁気メモリセルに面内電流を印加する導線;前記磁気メモリセルに提供される磁場;及び前記磁気メモリセルのそれぞれに独立して電圧を供給する素子;を含み、
    前記固定磁性層は、固定磁化方向を有し、膜面に対して垂直方向に磁化される物質からなる薄膜であり、
    前記自由磁性層は、磁化方向が変わり、膜面に対して垂直方向に磁化される物質からなる薄膜であり、
    前記印加される面内電流と前記磁気メモリセルに提供される磁場、及びそれぞれの磁気メモリセルに供給される電圧によって、それぞれの磁気メモリセルの磁化方向を選択的に変化させることを特徴とする磁気メモリ素子。
  2. 前記固定磁性層は、Fe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  3. 前記固定磁性層は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、
    前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されることを特徴とする請求項2に記載の磁気メモリ素子。
  4. 前記固定磁性層は、第1磁性層、非磁性層及び第2磁性層からなる反磁性体構造であって、
    前記第1磁性層及び第2磁性層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなり、
    前記非磁性層は、Ru、Cu、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  5. 前記第1磁性層及び第2磁性層のうち少なくとも1つ以上は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、
    前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されることを特徴とする請求項4に記載の磁気メモリ素子。
  6. 前記固定磁性層は、反強磁性層;第1磁性層;非磁性層;及び第2磁性層;からなる交換バイアスされた反磁性体構造であって、
    前記反強磁性層は、Ir、Pt、Mn、及びこれらの混合物のうちから選択される物質からなり、
    前記第1磁性層及び第2磁性層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなり、
    前記非磁性層は、Ru、Cu、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  7. 前記第1磁性層及び第2磁性層のうち少なくとも1つ以上は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、
    前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されることを特徴とする請求項6に記載の磁気メモリ素子。
  8. 前記自由磁性層は、Fe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  9. 前記自由磁性層は、X層及びY層からなる2重層がn個積層されてなる多層薄膜((X/Y)、n≧1)の多層薄膜構造であり、
    前記X層及びY層は、それぞれ独立してFe、Co、Ni、B、Si、Zr、Pt、Tb、Pd、Cu、W、Ta、及びこれらの混合物のうちから選択されることを特徴とする請求項8に記載の磁気メモリ素子。
  10. 前記絶縁層は、AlO、MgO、TaO、ZrO、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  11. 前記面内電流を印加する導線は、Cu、Ta、Pt、W、Gd、Bi、Ir、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項1に記載の磁気メモリ素子。
  12. 前記磁気メモリセルの外部に隣接する導線をさらに含み、前記導線に電流が印加されるとき、形成されるエルステッド磁場を、前記磁気メモリセルに提供される磁場として使うことを特徴とする請求項1に記載の磁気メモリ素子。
  13. 前記磁気メモリセルは、固定磁性層、絶縁層及び自由磁性層が積層された構造外部に水平磁気異方性を有する磁性層をさらに含み、
    前記水平磁気異方性を有する磁性層から発生する漏れ磁場を、前記磁気メモリセルに提供される磁場として使うことを特徴とする請求項1に記載の磁気メモリ素子。
  14. 前記水平磁気異方性を有する磁性層は、Fe、Co、Ni、B、Si、Zr、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項13に記載の磁気メモリ素子。
  15. 前記水平磁気異方性を有する磁性層に隣接する反強磁性層をさらに含み、前記反強磁性層によって、前記水平磁気異方性を有する磁性層は磁化が固定されたことを特徴とする請求項13に記載の磁気メモリ素子。
  16. 前記水平磁気異方性を有する磁性層に隣接した反強磁性層は、IrMn、FeMn、PtMn、及びこれらの混合物のうちから選択される物質からなることを特徴とする請求項15に記載の磁気メモリ素子。
JP2015532940A 2012-09-21 2013-04-22 面内電流と電場を利用した磁気メモリ素子 Active JP6219395B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0105355 2012-09-21
KR1020120105355A KR101266791B1 (ko) 2012-09-21 2012-09-21 면내 전류와 전기장을 이용한 자기메모리 소자
PCT/KR2013/003367 WO2014046361A1 (ko) 2012-09-21 2013-04-22 면내 전류와 전기장을 이용한 자기메모리 소자

Publications (2)

Publication Number Publication Date
JP2015534272A true JP2015534272A (ja) 2015-11-26
JP6219395B2 JP6219395B2 (ja) 2017-10-25

Family

ID=48666708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015532940A Active JP6219395B2 (ja) 2012-09-21 2013-04-22 面内電流と電場を利用した磁気メモリ素子

Country Status (4)

Country Link
US (1) US20150236071A1 (ja)
JP (1) JP6219395B2 (ja)
KR (1) KR101266791B1 (ja)
WO (1) WO2014046361A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112351A (ja) * 2015-12-14 2017-06-22 株式会社東芝 磁気メモリ
JP2017168658A (ja) * 2016-03-16 2017-09-21 株式会社東芝 メモリセルおよび磁気メモリ
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
JP6280195B1 (ja) * 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
JP2018067713A (ja) * 2016-10-21 2018-04-26 コリア アドヴァンスド インスティテュート オブ サイエンス アンド テクノロジー 半導体素子及び半導体論理素子
JP2018098481A (ja) * 2016-12-14 2018-06-21 コリア ユニバーシティ リサーチ アンド ビジネス ファウンデーションKorea University Research And Business Foundation 垂直磁気異方性を有する合金薄膜
JP2018147466A (ja) * 2017-03-01 2018-09-20 Tdk株式会社 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ
JP2019033166A (ja) * 2017-08-08 2019-02-28 株式会社東芝 磁気メモリ
JP2019033185A (ja) * 2017-08-08 2019-02-28 株式会社東芝 磁気記憶素子及び磁気記憶装置
US10858730B2 (en) 2016-12-14 2020-12-08 Korea University Research And Business Foundation Multilayer thin films exhibiting perpendicular magnetic anisotropy

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127957B2 (en) * 2013-12-27 2018-11-13 Tohoku University Control method for magnetoresistance effect element and control device for magnetoresistance effect element
JP6462425B2 (ja) * 2015-03-04 2019-01-30 株式会社東芝 パターン照合器
KR101683440B1 (ko) * 2015-05-13 2016-12-07 고려대학교 산학협력단 자기 메모리 소자
KR102179913B1 (ko) * 2016-09-29 2020-11-17 삼성전자주식회사 자기 메모리 소자
KR102458889B1 (ko) 2017-08-09 2022-10-27 한국과학기술원 반도체 소자 및 반도체 로직 소자
CN109891613B (zh) * 2016-10-21 2023-09-19 韩国科学技术院 半导体器件和半导体逻辑器件
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US10276780B2 (en) 2017-01-13 2019-04-30 Korea Advanced Institute Of Science And Technology Semiconductor device, semiconductor device control method and optical switch
KR101906708B1 (ko) 2017-01-23 2018-10-10 고려대학교 산학협력단 비대칭 자기 소자
KR102024876B1 (ko) 2017-09-14 2019-11-05 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
KR102108399B1 (ko) * 2019-04-22 2020-05-11 한국과학기술원 반도체 소자
KR20230049265A (ko) 2021-10-06 2023-04-13 재단법인대구경북과학기술원 누설 자기장을 이용하는 스핀궤도토크 기반의 스위칭 소자 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009151835A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
WO2010126854A1 (en) * 2009-04-28 2010-11-04 Seagate Technology Llc Magnetic stack with spin torque switching having a layer assisting said switching
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP2011108991A (ja) * 2009-11-20 2011-06-02 Sony Corp 磁性体の磁化反転方法、メモリ
US20120155153A1 (en) * 2009-07-08 2012-06-21 Alexander Mikhailovich Shukh Scalable Magnetic Memory Cell With Reduced Write Current
JP2013254957A (ja) * 2012-06-07 2013-12-19 Samsung Electronics Co Ltd 磁気トンネリング接合シード膜、キャッピング膜、及びスペーサー膜物質

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390977B1 (ko) * 2000-12-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3667244B2 (ja) * 2001-03-19 2005-07-06 キヤノン株式会社 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
TWI333208B (en) * 2007-03-26 2010-11-11 Ind Tech Res Inst Magnetic memory and method for manufacturing the same
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンram
JP5010565B2 (ja) 2008-09-26 2012-08-29 株式会社東芝 磁気抵抗素子及び磁気メモリ
CN102246327B (zh) * 2008-12-10 2013-11-27 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009151835A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
WO2010126854A1 (en) * 2009-04-28 2010-11-04 Seagate Technology Llc Magnetic stack with spin torque switching having a layer assisting said switching
US20120155153A1 (en) * 2009-07-08 2012-06-21 Alexander Mikhailovich Shukh Scalable Magnetic Memory Cell With Reduced Write Current
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP2011108991A (ja) * 2009-11-20 2011-06-02 Sony Corp 磁性体の磁化反転方法、メモリ
JP2013254957A (ja) * 2012-06-07 2013-12-19 Samsung Electronics Co Ltd 磁気トンネリング接合シード膜、キャッピング膜、及びスペーサー膜物質

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112351A (ja) * 2015-12-14 2017-06-22 株式会社東芝 磁気メモリ
JP2017168658A (ja) * 2016-03-16 2017-09-21 株式会社東芝 メモリセルおよび磁気メモリ
US9830968B2 (en) 2016-03-16 2017-11-28 Kabushiki Kaisha Toshiba Spin orbit torque (SOT) magnetic memory cell and array
US10504574B2 (en) 2016-08-04 2019-12-10 Kabushiki Kaisha Toshiba Magnetic memory device
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
US9966122B2 (en) 2016-08-04 2018-05-08 Kabushiki Kaisha Toshiba Magnetic memory device
JP2018067713A (ja) * 2016-10-21 2018-04-26 コリア アドヴァンスド インスティテュート オブ サイエンス アンド テクノロジー 半導体素子及び半導体論理素子
JP7084121B2 (ja) 2016-10-21 2022-06-14 コリア アドヴァンスド インスティテュート オブ サイエンス アンド テクノロジー 半導体素子及び半導体論理素子
US11205466B2 (en) 2016-10-21 2021-12-21 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
JP2018098481A (ja) * 2016-12-14 2018-06-21 コリア ユニバーシティ リサーチ アンド ビジネス ファウンデーションKorea University Research And Business Foundation 垂直磁気異方性を有する合金薄膜
US10903416B2 (en) 2016-12-14 2021-01-26 Korea University Research And Business Foundation Alloy thin films exhibiting perpendicular magnetic anisotropy
US10858730B2 (en) 2016-12-14 2020-12-08 Korea University Research And Business Foundation Multilayer thin films exhibiting perpendicular magnetic anisotropy
JP6280195B1 (ja) * 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
US10643682B2 (en) 2016-12-16 2020-05-05 Kabushiki Kaisha Toshiba Magnetic memory
US10147473B2 (en) 2016-12-16 2018-12-04 Kabushiki Kaisha Toshiba Magnetic memory
JP2018098468A (ja) * 2016-12-16 2018-06-21 株式会社東芝 磁気メモリ
JP2018147466A (ja) * 2017-03-01 2018-09-20 Tdk株式会社 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ
JP2019033185A (ja) * 2017-08-08 2019-02-28 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP2019033166A (ja) * 2017-08-08 2019-02-28 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
WO2014046361A1 (ko) 2014-03-27
US20150236071A1 (en) 2015-08-20
JP6219395B2 (ja) 2017-10-25
KR101266791B1 (ko) 2013-05-27

Similar Documents

Publication Publication Date Title
JP6219395B2 (ja) 面内電流と電場を利用した磁気メモリ素子
JP6572513B2 (ja) 磁気メモリ素子
TWI633542B (zh) Magnetic memory
US10672446B2 (en) Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
KR102179913B1 (ko) 자기 메모리 소자
JP6733822B2 (ja) スピン流磁気抵抗効果素子及び磁気メモリ
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US20190189908A1 (en) Heterostructures for Electric Field Controlled Magnetic Tunnel Junctions
JP2018067701A (ja) 磁気トンネル接合素子及び磁気メモリ素子
JP6462960B1 (ja) データの書き込み方法及び磁気メモリ
US10454023B2 (en) Spin current magnetization rotational element
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
CN108123028B (zh) 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
JP2019149446A (ja) スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2016063448A1 (ja) 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
JP6483403B2 (ja) 磁気抵抗素子、及びstt−mram
TW201214429A (en) Memory element and memory device
JPWO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
KR101266792B1 (ko) 면내 전류와 전기장을 이용한 수평형 자기메모리 소자
CN109755383B (zh) 基于磁子阀和磁子结的磁子磁电阻和自旋霍尔磁电阻器件
JP6758617B2 (ja) 積層磁性薄膜、積層磁性薄膜の製造方法、および磁気メモリ装置
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
KR101906708B1 (ko) 비대칭 자기 소자
TW201222546A (en) Memory element and memory device
JP6485588B1 (ja) データの書き込み方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250