CN104241286A

CN104241286A - 存储元件、存储装置、制造存储元件的方法及磁头

Info

Publication number: CN104241286A
Application number: CN201410256897.4A
Authority: CN
Inventors: 大森广之; 细见政功; 别所和宏; 肥后丰; 山根一阳; 内田裕行
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2013-06-17
Filing date: 2014-06-10
Publication date: 2014-12-24
Anticipated expiration: 2034-06-10
Also published as: JP6182993B2; US20140367814A1; JP2015002281A; CN104241286B; US9397288B2; TWI622158B; TW201507106A

Abstract

本发明公开了存储元件、存储装置、制造存储元件的方法及磁头。存储元件包括层结构，该层结构包括：存储层，包括垂直于膜表面的磁化，其中，磁化方向对应于信息而改变；磁化固定层，包括垂直于膜表面的磁化，所述磁化成为对于存储在存储层上的信息的基准；隧道势垒层，由氧化物制成，被设置在存储层与磁化固定层之间；以及自旋势垒层，由氧化物制成，设置为与存储层的接触隧道势垒层的表面相反侧的表面接触。低电阻区域形成在形成具有预定的设定膜厚度值的自旋势垒层的一部分中，并且通过在层结构的堆叠方向上流动的电流改变存储层的磁化方向来执行在存储层上的信息的存储。

Description

存储元件、存储装置、制造存储元件的方法及磁头

相关申请的交叉引用

本申请要求于2013年6月17日提交的日本优先权专利申请JP2013-126388的权益，将其全部内容通过引用结合于本文中。

技术领域

本技术涉及包括多个磁性层并利用自旋转矩磁化反转执行记录的存储元件、包括该存储元件的存储装置、该存储元件的制造方法以及包括该存储元件的磁头。

背景技术

虽然以高速运行的高密度动态随机存取存储器(DRAM)作为随机存取存储器被广泛用于诸如计算机的信息装置中，但是非易失性存储器作为取代作为易失性存储器的DRAM存储器或作为与DRAM等一起使用的存储器存在强烈需求。作为候选非易失性存储器，利用磁性材料的磁化来记录信息的磁性随机存取存储器(MRAM)已经引起关注并且正在开发中。

MRAM记录方法包括其中通过电磁场反转磁化的方法及通过将自旋极化电子直接注入至存储层中引起磁化反转的方法；然而，自旋注入磁化反转已经引起关注，所述自旋注入磁化反转可随着减小元件尺寸而减少记录电流。

此外，正在研究利用其中磁性材料的磁化方向面向垂直方向的垂直磁化膜的方法，以使元件小型化。

为了形成垂直磁化膜，利用在Fe或Co与氧化物层之间操作的界面磁异向性来获得垂直磁化膜的方法。

例如，在日本未经审查专利申请公开第2012-59906号中，公开了用于获得强垂直磁异向性的方法。即，通过在与隧道势垒层(tunnel barrierlayer)相反侧的存储层与上形成另一个氧化物层(自旋势垒层(spin barrierlayer))，不仅获得在隧道势垒层与存储层之间操作的界面磁异向性，而且获得强的界面磁异向性。

发明内容

然而，隧道势垒层和自旋势垒层的两个层充当磁性存储元件中的电阻。因此，通过设置自旋势垒层，元件的电阻升高，并且存储操作在操作电压范围内变得困难。此外，因为自旋势垒层不具有磁阻，故当读出元件的磁阻率降低的信息时有阻碍。

期望提供一种存储元件，该存储元件具有隧道势垒层和自旋势垒层的两个氧化物膜，自旋势垒层降低元件电阻并获得低写入电压及大磁化电阻变化，同时抑制保持特性降低和记录电流升高。

根据本技术实施方式，提供了一种包括层结构的存储元件，所述层结构包括：存储层，包括垂直于膜表面的磁化，其中磁化方向对应于信息而改变；磁化固定层，包括垂直于膜表面的磁化，该磁化成为对于存储在存储层上的信息的基准；隧道势垒层，由氧化物制成，设置在存储层与磁化固定层之间；以及自旋势垒层，由氧化物制成，设置为与存储层的接触隧道势垒层的表面的相反侧的表面接触。低电阻区域形成在以预定的设定膜厚度值形成的自旋势垒层的一部分中，并且通过在层结构的堆叠方向上流动的电流改变存储层的磁化方向来执行存储层上的信息存储。

由此，自旋势垒层形成具有设定膜厚度值的近似足够的厚度，并且通过在自旋势垒层的一部分中形成低电阻区域降低自旋势垒层的一部分的电阻值，同时获得界面磁异向性能量。

在存储元件中，通过被形成为使得部分膜厚度值为比设定膜厚度值更低的值(包括膜厚度0)，自旋势垒层优选设置为低电阻区域。

即，自旋势垒层的一部分形成为具有低电阻值的区域，所述区域具有比设定膜厚度值更低的膜厚度或膜厚度0(即，移除)。

在存储元件中，电极层优选地被设置在自旋势垒层的与接触存储层的表面相反的表面侧上，并且形成电极层的一部分以相对于自旋势垒层在膜厚度方向上进入，并且形成使得自旋势垒层的进入部分的膜厚度值为比设定膜厚度值更低的值。通过以此方式形成存储元件，自旋势垒层的一部分被制成为比设定厚度值更薄。

在存储元件中，电极层优选通过多个层形成，所述多个层包括从自旋势垒层侧按顺序堆叠的第一电极层和第二电极层，并且形成第二电极层的一部分以在膜厚度方向上穿过第一电极层之后相对于自旋势垒层在膜厚度方向上进入。

通过在移除第一电极层的一部分之后堆叠第二电极层并进一步薄膜化自旋势垒层的一部分的方法可以获得层状结构，其中，电极层进入自旋势垒层。

在存储元件中，电极层优选地被设置在自旋势垒层的与接触存储层的表面相反的表面侧上，并且电极层的一部分形成使得通过在膜厚度方向上穿过自旋势垒层来接触存储层，并且形成电极层的一部分使得自旋势垒层的通道部分的膜厚度值为比设定膜厚度值更低的值。即，形成电极层的一部分使得通过移除自旋势垒层的一部分(膜厚度0)来接触存储层。

在存储元件中，电极层优选地由包括从自旋势垒层侧按顺序堆叠的第一电极层和第二电极层的多个层形成，并且第二电极层的一部分形成为使得在膜厚度方向上穿过第一电极层之后通过在膜厚度方向上穿过自旋势垒层接触存储层。

通过在移除第一电极层的一部分之后堆叠第二电极层并进一步移除自旋势垒层的一部分的方法可以获得层结构，其中，电极层通过穿过自旋势垒层来接触存储层。

在存储元件中，优选地，通过形成为使得在膜表面的中央区域和周边区域中一个或者两个中膜厚度值为比设定膜厚度值低的值，自旋势垒层被设定为低电阻区域。

通过从例如倾斜方向蚀刻等容易使膜表面的中央区域或周边区域变薄。

在存储元件中，优选地通过在自旋势垒层的部分区域中还原氧化物来形成低电阻区域。

可通过还原构成自旋势垒层的氧化物的一部分产生具有低电阻值的区域。

在存储元件中，优选地，由多个层组成的电极层被设置在与接触存储层的表面的相反的自旋势垒层的表面侧上，所述多个层包括从自旋势垒层侧按顺序堆叠不同材料的第一电极层和第二电极层，第二电极层由具有对氧化物的反应性高于所述第一电极层的材料制成，并且通过在膜厚度方向上穿过或进入第一电极层，第二电极层的一部分接触或接近自旋势垒层，还原在自旋势垒层中的部分区域中的氧化物形成低电阻区域。

如果第二电极层由具有高电离倾向等的材料及具有高的对氧化物反应性的材料制成并被设置为接触或接近自旋势垒层的一部分，则可以将自旋势垒层的部分区域制造为其中氧化物被还原的低电阻区域。

在存储元件中，优选地使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO中至少一个形成第一电极层，使用Ti、Ta、Nb、Zr、Hf和Y中至少一个形成第二电极层。

通过这些材料，在接触第一电极层的自旋势垒层的部分中难以还原氧化物；同时，在接触或接近第二电极层的部分中可还原氧化物。

在存储元件中，优选地使用MgO、Al₂O₃和SiO₂中至少一个形成自旋势垒层。

通过利用这些材料形成自旋势垒层，有利地获得对存储层起作用的界面磁异向性。

在存储元件中，优选地，设定膜厚度值为0.6nm或更大及0.7nm或更小。

通过设定自旋势垒层的膜厚度为0.6nm至0.7nm确保界面磁异向性能量，并且矫顽力有利地设定在存储层上。

在存储元件中，优选地，使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi和MnAl中至少一个形成存储层。

这些材料适合于存储层的垂直磁化。

根据本技术另一个实施方式，提供了一种存储装置，所述存储装置包括：上述存储元件，根据磁性材料的磁化状态来保存信息；以及彼此相交的两种配线。存储元件被布置在两种配线之间，并且电流通过两种配线在堆叠方向上流至存储元件。

根据本技术又一个实施方式，提供了一种磁头，所述磁头包括上述存储元件。

根据本技术又一个实施方式，提供了制造存储元件的方法，所述方法包括以下步骤：第一步骤，按顺序堆叠磁化固定层、隧道势垒层、存储层和自旋势垒层；第二步骤，将第一电极层堆叠在自旋势垒层上；第三步骤，在堆叠形成的结构体周边填充绝缘材料，并且进行加工以使第一电极层和绝缘材料的上表面为基本上平坦的或绝缘材料的上表面比第一电极层的上表面更加突出；第四步骤，移除或薄膜化第一电极层的一部分；以及第五步骤，堆叠第二电极层于移除或薄膜化一部分的第一电极层上。

在第四步骤中加工第一电极层的一部分之后，通过在第五步骤中堆叠第二电极层可以相对容易地制造具有上述结构的存储元件。

在制造方法中，优选地，通过在第四步骤中移除第一电极层的一部分之后，通过薄膜化或移除自旋势垒层的一部分，自旋势垒层的一部分的膜厚度值被设定为比设定膜厚度值低的值，自旋势垒层形成使得形成低电阻区域。

这样，可以获得层结构，其中，电极层进入自旋势垒层。

在制造方法中，优选地，将具有对氧化物的反应性高于所述第一电极层的材料用在第二电极层中，并且通过在膜厚度方向上穿过或进入在第四步骤中移除或薄膜化一部分的第一电极层，通过在第五步骤中堆叠的第二电极层的一部分接触或接近自旋势垒层，通过还原自旋势垒层中的部分区域中的氧化物来形成低电阻区域。

这样，可以产生作为自旋势垒层的一部分具有低电阻值的区域。

根据本技术实施方式，可以降低元件中的电阻，同时使界面磁异向性有效地发挥作用，归因于在存储元件中的自旋势垒层，所述存储元件具有在存储层的两个表面侧上的隧道势垒层和自旋势垒层的两个氧化物膜，并且实现具有优异存储特性且可在低功率下操作的存储元件。

附图说明

图1是本技术实施方式的存储装置的说明图；

图2是实施方式的存储装置和存储元件的说明图；

图3A和图3B是作为第一实施方式的存储元件的说明图；

图4A和图4B是作为第二实施方式和第三实施方式的存储元件的说明图；

图5A和图5B是作为第四实施方式和第五实施方式的存储元件的说明图；

图6A至图6D是作为第六实施方式、第七实施方式、第八实施方式和第九实施方式的存储元件的说明图；

图7A至图7C是作为第十实施方式、第十一实施方式和第十二实施方式的存储元件的说明图；

图8A至图8F是作为第十三实施方式的制造方法的说明图；

图9A至图9F是作为第十四实施方式的制造方法的说明图；

图10A至图10C是作为第十四实施方式的制造方法的说明图；

图11A至图11C是作为第十五实施方式的制造方法的说明图；

图12A至图12D是作为第十六实施方式的制造方法的说明图；

图13A至图13D是作为第十七实施方式的制造方法的说明图；

图14A至图14C是作为第十七实施方式的制造方法的说明图；

图15A至图15C是测试样品的结构的说明图；

图16A至图16C是测试样品的测量结果的说明图；

图17是测试样品的结构的说明图；

图18是实施方式的电极材料实例的说明图；及

图19A和图19B是磁头的实施方式的说明图。

具体实施方式

下文中，将以以下顺序描述本实施方式。

1.实施方式的存储装置的构造及存储元件的概述

2.实施方式(第一实施方式至第十二实施方式)的存储元件

3.实施方式(第十三实施方式至第十七实施方式)的制造方法

4.测试

5.总结

6.变形例

1.实施方式的存储装置的构造及存储元件的概述

首先，将对作为本发明实施方式的存储装置的结构进行描述。

图1和图2是实施方式的存储装置的示意图。图1为透视图，并且图2为示意性横截面图。

如图1中所示，通过根据磁性随机存取存储器(MRAM)在彼此交叉的两种地址配线(例如，字线和位线)的交叉点附近布置存储元件3来构成实施方式的存储装置，该磁性随机存取存储器(MRAM)可利用磁化状态来存储信息。

即，构成用于选择每个存储装置的选择晶体管的漏极区域8、源极区域7和栅极电极1分别形成于通过半导体基板10(诸如硅基板)的元件隔离层2所隔离的部分上。其中，栅极电极1用作在图中前至后的方向上延伸的一个地址配线(字线)。

漏极区域8与图1中左边的选择晶体管和右边的选择晶体管共同形成，并且配线9连接至漏极区域8。

具有存储层的存储元件3被布置在源极区域7与位线6之间，该位线6沿图1中左至右的方向上延伸并被布置在源极区域7之上，所述存储层通过自旋转矩磁化反转使磁化方向反转。例如，存储元件3由磁性隧道结元件(MTJ元件)构成。

如图2中所示，存储元件3具有两个磁性层15和17。存储元件3的层结构的细节将在下文中进行描述。

在两个磁性层15和17中，一个磁性层被设定为磁化固定层15，其中磁化M15的方向是固定的，另一个磁性层被设定为磁化自由层，即存储层17，其中磁化M17的方向是变化的。

存储元件3经由相应的垂直接触层4连接至位线6和源极区域7。

这样，电流可以通过两个地址配线1和6在存储元件3中的垂直方向上流动，并且存储层17的磁化M17的方向可以通过自旋转矩磁化反转而进行反转。

通过存储层17的磁化M17与磁化固定层15的磁化M15的相对角度来调节信息“0”和“1”。

在这样的存储装置中，需要利用选择晶体管的饱和电流或更低的电流进行写入，并且通过提高自旋转移效率适当降低在存储元件3中流动的电流，以使存储装置小型化，因为晶体管的饱和电流随着小型化而降低。

为了增加读出信号，有必要确保大的磁阻变化率，因此，应用如上所述的MTJ结构，即，构成存储元件3是有效的，在存储元件3中隧道绝缘层(隧道势垒层)形成为介于两个磁性层15和17之间的中间层。

在其中隧道势垒层被用作这种中间层的情况下，对在存储元件3中流动的电流量进行限制，以防止隧道势垒层的绝缘击穿。换言之，从确保相对于存储元件3的重复写入的可靠性的角度来看，优选地控制自旋转矩磁化反转所需的电流。自旋转矩磁化反转的所需电流可被称为反向电流、存储电流等。

因为存储装置为非易失性存储装置，故有必要根据电流稳定地存储写入信息。即，有必要确保针对存储层17的磁化中的温度变化的稳定性(热稳定性)。

当未确保存储层17的热稳定性时，存在其中磁化的反转方向由于热(操作环境温度)而被再次反转的情况，由此导致写入错误。

虽然存储装置中的存储元件3具有调节的优点，即，与现有技术MRAM相比可减小体积，但是减小体积具有降低热稳定性的倾向，其它特性是等同的。

在其中MRAM容量不断增加的情况下，因为存储元件3的体积显著减小，故确保热稳定性成为重要的问题。

因此，在ST-MRAM中的存储元件3中，热稳定性为非常重要的特性，并且有必要设计存储元件，使得即使体积减小仍确保热稳定性。

接下来，将描述实施方式的存储元件3的概要。

实施方式的存储元件3通过上述自旋转矩磁化反转使存储层17的磁化方向反转，由此记录信息。

存储层17由包括铁磁层的磁性材料构成，并且根据磁性材料的磁化状态(磁化方向)来存储信息。

虽然如图3A和图4A至图10C(第一实施方式至第十二实施方式)中对实施方式的存储元件3的层结构进行了不同的描述，但是考虑到易于理解，首先，在图3B中示出了基于实施方式的层结构，由此，将描述在实施方式中假设的存储元件3的概要。下文中，参考图3B中的层结构模型所述的问题应当被解释为在第一实施方式至第十二实施方式的存储元件3中共同的问题。

存储元件3包括至少两个作为铁磁层的存储层17和磁化固定层15，并且另外包括作为介于两个铁磁层之间的中间层的隧道势垒层16，形成为图3B中所示的层结构。

磁化固定层15堆叠在底层14上。

自旋势垒层18被设置在与隧道势垒层16相反的存储层17的表面侧上，并且电极19进一步被设置在自旋势垒层18的上表面上。

存储层17具有垂直于膜表面的磁化，并且磁化的方向对应于信息而改变。

磁化固定层15具有垂直于膜表面的磁化，该磁化成为用于存储在存储层17上的信息的基准。

隧道势垒层16为非磁性材料，并且被设置在存储层17与磁化固定层15之间。

通过在具有存储层17、隧道势垒层16和磁化固定层15的层结构的堆叠方向上注入自旋极化电子来改变存储层17的磁化方向，从而信息被记录在存储层17上。

这里，将简要描述自旋转矩磁化反转。

电子具有两种自旋角动量。例如，这些定义为向上和向下。在非磁性材料的内部，两者存在相同数目，在铁电材料的内部两者的数目有差异。在磁化固定层15和存储层17中，磁化固定层15和存储层17为铁磁体中构成ST-MRAM的两个层，将考虑一种情况，其中当磁矩的方向为在彼此相反的方向上时，电子自磁化固定层15移动至存储层17。

磁化固定层15为固定磁性层，其中对于高矫顽力，磁矩方向为固定的。

在穿过磁化固定层15的电子中发生自旋极化，即，向上和向下的数目差异。当作为非磁性层的隧道势垒层16的厚度构成为足够薄时，在正常非磁性材料中实现非极化条件(相同数目的向上和向下)之前，通过由于穿过磁化固定层15而松弛自旋极化，故电子到达另一个磁体，即，存储层17。

在存储层17中，通过使自旋极化度的编码反转，电子的一部分进行反转，即，自旋角动量的方向变化，以降低系统能量。此时，因为系统的总角动量守恒，故角动量总变化及归因于方向变化的电子的等效反应也被施加于存储层17的磁矩。

在其中电流(即，单位时间内穿过的电子数目)低的情况下，虽然在存储层17的磁矩中角动量变化小，因为其中方向变化的电子总数小，故当电流增加时，在单位时间内可以提供大的角动量变化。

角动量时间变化为转矩，并且当转矩超过给定阈值时，存储层17的磁矩运动开始，并且由于其单轴异向性而在旋转180度处变得稳定。即，从相反方向状态发生反转至相同方向状态。

如果当磁化处于相同方向状态时，电流在其中电子从存储层17馈送至磁化固定层15的方向上相反地流动，则当由磁化固定层15反射时，当自旋反转电子接着进入存储层17时，施加转矩，并且磁矩可以反转为相反方向状态。然而，在这种情况下，引起反转所需的电流量变得比在自相反方向状态反转至相同方向状态的情况下大。

虽然难以直观地理解自相同方向状态至相反方向状态的磁矩反转，但是可以认为，存储层17进行反转以使整个系统的角动量守恒，而无需反转用于被固定的磁化固定层15的磁矩。以这种方式，通过在存储层17的方向上或在相反方向上(与相应的极性相对应)从磁化固定层15流动的给定阈值或更高阈值的电流来执行0/1的记录。

类似于现有技术的MRAM，利用磁阻效应执行信息的读取。即，类似于上述记录的情况，电流在垂直于膜表面的方向上流动。利用一种现象，其中根据存储层17的磁矩相对于磁化固定层15的磁矩在相同方向上或相反方向上通过元件改变所呈现的电气电阻。

虽然用作磁化固定层15与存储层17之间隧道势垒层16的材料可以是金属或绝缘体，但是其中绝缘体被用作隧道势垒层16的情况获得更高的读出信号(电阻变化率)并可以利用低电流进行记录。此时元件被称为铁磁隧道结(MTJ)。

当利用自旋转矩磁化反转使磁性层的磁化方向反转时，所需电流的阈值Ic根据磁性层的易磁化轴处于面内方向或垂直方向上而有所不同。

虽然实施方式的存储元件3为垂直磁化型，但是其中在现有技术的面内磁化存储元件的情况下，磁性层的磁化的方向反转的反转电流被设定为Ic_para。

从相同方向反转至相反方向的情况变为：

Ic_para＝(A·α·M_S·V/g(0)/P)(H_K+2πM_S)

并且从相反方向反转至相同方向的情况变为：

Ic_para＝(A·α·M_S·V/g(π)/P)(H_K+2πM_S)

这里，以磁化固定层15的磁化方向为基准，相同方向和相反方向为存储层17的磁化方向。这也可被称为平行和反平行。

同时，当如在实施方式中垂直磁化存储元件3的反转电流为Ic_perp时，从相同方向反转至相反方向的情况变为：

Ic_perp＝(A·α·M_S·V/g(0)/P)(H_K-4πM_S)

并且从相反方向反转至相同方向的情况变为：

Ic_perp＝(A·α·M_S·V/g(π)/P)(H_K-4πM_S)

这里，A为常数，α为阻尼常数，M_S为饱和磁化，V为元件体积，P为自旋极化率，g(0)和g(π)为与当分别在相同方向和相反方向上时自旋转矩传递至另一个磁性层的效率相对应的系数，H_K为磁性异向性。

在以上各个公式中，可以理解，当将在垂直磁化型情况下的(H_K-4πM_S)与在面内磁化型情况下的(H_K+2πM_S)进行比较时，由于存储电流减少，故垂直磁化型是合适的。

反转电流I_C0由以下(等式1)表示，等式1表示与热稳定性指数Δ的关系。

等式1

这里，e为电子电荷，η为自旋注入效率，带横杠的h为约化普朗克常数，α为阻尼常数，k_B为玻尔兹曼常数，T为温度。

为了成为存储器装置，所述装置必须能够保持写入信息。保存信息的能力指数通过热稳定性指数Δ(＝KV/k_BT)值判定。这个Δ由(等式2)表示。

等式2

Δ = \frac{KV}{k_{B} T} = \frac{M_{S} V H_{K}}{{2 k}_{B} T}

这里，H_K为有效异向性场，k_B为玻尔兹曼常数，T为温度，M_S为饱和磁化量，V为存储层体积，K为异向性能量。

磁形状异向性、感应磁异向性、晶体磁异向性等效果并入有效异向性场H_K中，并且在假设单域同步旋转模型的情况下，这变得等同于矫顽力。

热稳定性指数Δ和电流阈值I_C通常具有权衡关系。因此，建立两者往往成为维持存储器特性的问题。

其中存储层的磁化状态变化的电流阈值在圆形隧道磁阻(TMR)元件中实际上例如约为一百至几百μA，其中存储层17的厚度为2nm，平面图案的直径为100nm。

相比之下，在通过电流磁场执行磁化反转的通常的MRAM中需要的写入电流为几mA或更高。

因此，在实施方式的自旋转矩磁化反转MRAM的情况下，应当理解，因为上述写入电流的阈值显著地减少，故集成电路的功耗有效地减少。

因为在通常的MRAM中所需的用于产生电流磁场的配线变得不必要，故与通常的MRAM相比在集成度上有优势。

在执行自旋转矩磁化反转的情况下，因为通过直接流至存储元件的电流执行信息写入(记录)，故通过将存储元件连接至选择晶体管来构成存储器单元，以选择执行写入的存储器单元。

在这种情况下，根据通过选择晶体管可流动的电流(选择晶体管的饱和电流)的大小来控制流至存储元件的电流。

为了减少记录电流，优选地采用上述垂直磁化。

因为垂直磁化膜总体上可以具有比面内磁化膜更高的磁异向性，优选地，上述Δ也保持为大。

在具有垂直异向性的磁性材料中，虽然存在几种变形，诸如稀土过渡金属合金(诸如TbCoFe)、金属多层膜(诸如Co/Pd多层膜)、有序合金(诸如FePt)，并且使用氧化物与磁性金属之间界面异向性(诸如Co/MgO)，但是当由于加热而扩散且结晶时，由于垂直磁异向性的损耗，稀土过渡金属合金并不优选地用作实施方式的MRAM材料。

众所周知，金属多层膜也通过加热而扩散，从而降低垂直磁异向性，此外，因为表示的是垂直磁异向性为面心立方体的(111)配向的情况，故在在MgO或与MgO相邻布置的高自旋极化层(诸如Fe、CoFe和CoFeB)中难以实现(001)配向需求。因为L10规则合金在高温下是稳定的，并且表示在(001)配向期间的垂直磁异向性，故虽然上述问题不会发生，但是有必要通过在制造期间加热至足够高的温度(500℃或更高)或在制造之后在500℃或500℃以上高温下进行热加工来调节和配列原子，并且在分层膜的其它部分(诸如隧道势垒)中的界面粗糙度中可能增加不需要的扩散。

相比之下，很难发生以上问题中任何一个，其中Co基或Fe基材料作为存储层17而被堆叠在其中使用界面磁化异向性的材料上，即，作为隧道势垒层16的MgO，并且因此该结构看起来很有希望作为存储层材料。

实施方式的存储元件3通过使用在Co基或Fe基材料与氧化物层之间操作的界面异向性来获得垂直磁化膜。

为了获得强垂直磁异向性，不仅在隧道势垒层16与存储层17之间操作的界面磁化异向性，而且另一个氧化物层(例如，由MgO制成的自旋势垒层18)形成在与隧道势垒层16侧相反的存储层17的一侧上。

即，由Co基或Fe基材料制成的存储层17被配置为接触存储层17的氧化物膜的两侧。

例如，FeCoB被用在存储层17中。当存储层17的FeCoB接触MgO膜且FeCoB膜的膜厚度在给定的固定范围内时，FeCoB膜变为垂直磁化膜。

垂直磁异向性的起源为在FeCoB膜与MgO膜的界面中产生的界面磁化异向性能量。如果设置使得存储层17的CoFeB膜在上表面和下表面两者上接触MgO膜，并且在上表面和下表面两者上获得界面磁化异向性能量，则存储层17的垂直磁异向性可以加倍。

另一方面，有望在磁化固定层15中利用具有界面磁化异向性的垂直磁化磁性材料。具体地，为了提供大的读取信号，有望利用堆叠于隧道势垒层16(例如，MgO层)下的且包括Co或Fe的磁性材料。

虽然即使在单层中，磁化固定层15的结构也可使用由两个或多个铁磁层和非磁性层形成的堆叠的铁磁钉扎结构(ferri-pinned structure)，但是通常往往使用由铁磁层和非磁性层(Ru)两层形成的堆叠的铁磁钉扎结构。

使磁化固定层15为堆叠铁磁钉扎结构的优点的实例在于可容易取消相对于信息写入方向的热稳定性的不对称性，并且可相对于自旋转矩提高稳定性。

在实施方式中，考虑到选择晶体管的饱和电流值，使用存储层17与磁化固定层15之间非磁性绝缘体的隧道势垒层16来构造磁性隧道结(MTJ)元件。

通过使用隧道绝缘层构造磁性隧道结(MTJ)元件与使用非磁性导电层构造巨磁阻效应(GMR)元件的情况相比，可以增加磁阻变化率(MR比率)，因此可以增加读出信号强度。

具体地，可以通过使用氧化镁(MgO)作为隧道绝缘层16的材料来增加磁阻变化率(MR比率)。

自旋转移效率通常取决于MR比率，并且自旋转移的效率随着MR比率增加而增加，从而可以降低磁化反转电流密度。

因此，通过使用氧化镁作为隧道绝缘层的材料，并且同时使用FeCoB等的存储层17，由于自旋转矩磁化反转，故可以减少写入阈值电流，并且可以利用低的电流执行信息写入(记录)。可以增加读出信号的强度。

这样，确保了MR比率(TMR比率)，并且由于自旋转矩磁化反转，可以减少写入阈值电流，并且可以利用低的电流执行信息写入(记录)。可以增加读出信号强度。

在以此方式使用氧化镁(MgO)膜形成隧道绝缘层的情况下，更加期望的是MgO膜结晶，并且晶体配向保持在001方向上。

在实施方式中，存储层17可利用单一材料形成，诸如FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi和MnAl，或者它们可组合形成存储层17。此外，非磁性材料(诸如Ta、V、Nb、Cr、W、Mo、Ti、Zr和Hf)可与其相组合以形成存储层17。

使用其中由于反铁磁体(诸如PtMn、RhMn和IrMn)与铁磁体之间的磁交换耦合使磁化面向一个方向的磁体(诸如CoFe)，或者使用高矫顽力的磁性体(诸如CoPt、FePt、TbFeCo、SmCo和MnAl)作为磁化固定层15，使得磁化难以移动是合适的。这些可通过与具有强磁阻效应的CoFe、FeCoB、CoMnSi和CrMnSi等磁耦合来使用以成为反平行，这归因于经由诸如Ru、Re和Rh的非磁体操作的磁耦合。

隧道势垒层16和自旋势垒层18可使用MgO、Al₂O₃、SiO₂等。

从获得所需电流密度的角度来看，隧道势垒层16的面积电阻值期望被控制为约几十Ωμm²或更小，以使存储层17的磁化方向通过自旋转矩磁化反转而反转。在由例如从MgO膜形成的隧道势垒层16中，期望的是MgO膜的膜厚度被设定为1.5nm或更小，以使得将面积电阻值设定为上述范围。

电极层19可使用Ta、Ru、W、TiN、Cu等。

底层14可使用各种金属(诸如Ta、Ti、W和Ru)及导电性氮化物(诸如TiN)。底层14可以是单层，或者可以是堆叠不同材料的多个层。

在面内磁化的情况下，元件形状优选为椭圆形，在垂直磁化的情况下(诸如本实例)，优选为圆形形状。

期望的是减少存储元件，使得利用低电流容易地反转存储层17的磁化方向。因此，优选的是存储元件的面积为0.01μm²或更小。

离子铣削可用作用于形成元件的蚀刻方法，或者元件可通过反应离子蚀刻形成，或者这些可进行组合。在如上所述形成存储元件3之后，存储元件3的周边嵌有绝缘体(诸如Al₂O₃、SiO₂和AlN)，从而形成上部配线，并且通过在元件垂直方向上流动的电流执行写入和读出。

2.实施方式(第一实施方式至第十二实施方式)的存储元件

接着，将描述作为第一实施方式至第十二实施方式的实施方式的存储元件3的特定构造。

与图3B中所示的层结构相似，第一实施方式至第十二实施方式的存储元件3基本上包括底层14、磁化固定层15、隧道势垒层16、存储层17、自旋势垒层18和电极层19。具体地，通过布置隧道势垒层16和自旋势垒层18作为存储层17两侧上的氧化物层，该构造获得强的界面磁化异向性。

自旋势垒层18具有其中通过提高存储层17的矫顽力来提高信息存储特性的效果以及其中提高自旋转矩效率的效果。因此，自旋势垒层18是有效的，以制备具有低功耗高密度的磁性存储器。

顺便提及，在其中电流流至如上形成的存储元件3的情况下，隧道势垒层16和自旋势垒层18的两个层对电气电阻有贡献，从而增加电阻。因为自旋势垒层18不具有磁阻，故磁阻发生下降。

即，存储元件3的电阻上升并且在操作电压的范围内难以记录，此外，存储元件3的磁阻率降低，从而在读出信息时造成阻碍。

这里，基于图3B中的基本的层结构的概念，由于自旋势垒层18，第一实施方式至第十二实施方式的存储元件3可以抑制元件电阻的上升，同时由于自旋势垒层18获得界面磁化异向性效应。更具体地，自旋势垒层18的一部分的电阻降低，在某种程度上保持自旋势垒效应的同时降低电阻，并且磁阻率增加。

为了降低自旋势垒层18的一部分的电阻，采用一种方法，其中自旋势垒层18的一部分被薄膜化，或者自旋势垒层18的一部分被还原。

第一实施方式、第二实施方式和第三实施方式的存储元件

图3A示出第一实施方式的存储元件3的层结构。如图所示，包括底层14、磁化固定层15、隧道势垒层16、存储层17、自旋势垒层18和电极层19。例如，电极层19通过由不同材料制成的第一电极层19A和第二电极层19B构成。

在这种情况下，虽然自旋势垒层18以预定的设定膜厚度值(例如，膜厚度值0.6nm或更大及0.7nm或更小)形成，但是低电阻区域30形成于自旋势垒层18的一部分(膜表面的周边区域)中。

在这种情况下，低电阻区域30为其中自旋势垒层18的一部分(中央区域)的膜厚度值为比设定膜厚度值低的值的区域，更具体地，是其中膜厚度变薄的区域。

在作为低电阻区域30的薄膜区域中，电极层19的一部分达到在膜厚度方向上进入自旋势垒层18的状态，如图中所示。更具体地，每个层形成为使得在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分在膜厚度方向上进入自旋势垒层18的膜表面的中央部分，并且自旋势垒层18的中央部分变为薄膜的低电阻区域30。

图4A示出了第二实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值(例如，膜厚度值0.6nm或更大及0.7nm或更小)，但低电阻区域30形成在自旋势垒层18的一部分(膜表面的中央区域)中。与第一实施方式相似，低电阻区域30为自旋势垒层18的一部分，即，其中膜厚度值是低于设定膜厚度值的值的薄膜区域。

在作为低电阻区域30的薄膜区域中，形成电极层19的一部分，以在膜厚度方向上进入自旋势垒层18，如图所示。更具体地，形成每个层使得在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分(周边区域)在膜厚度方向上进入自旋势垒层18的膜表面的周边区域。这样，自旋势垒层18的周边区域变为低电阻区域30。

图4B示出第三实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值，但形成其中自旋势垒层18的一部分(例如，膜表面的中央区域和周边区域)比设定膜厚度值薄很多的低电阻区域30。

在作为低电阻区域30的薄膜区域中，形成电极层19的一部分，以在膜厚度方向上进入自旋势垒层18，如图中所示。即，形成每个层使得在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分(中央区域和周边区域)在膜厚度方向上进入自旋势垒层18的膜表面的中央区域和周边区域。这样，自旋势垒层18的中央区域和周边区域变为低电阻区域30。

在以上第一实施方式、第二实施方式和第三实施方式的情况下，可以减少自旋势垒层18的电阻值，同时通过自旋势垒层18的一部分被设定为薄的低电阻区域30，获得由于自旋势垒层18的界面磁化异向性效应。

以上第一实施方式、第二实施方式和第三实施方式为其中自旋势垒层18的一部分变薄的实例。假设低电阻区域30的位置和数目可不同于实例中的那些。

第四实施方式和第五实施方式的存储元件

图5A示出第四实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值(例如膜厚度值0.6nm或更大及0.7nm或更小)，但是低电阻区域31形成在自旋势垒层18的一部分(膜表面的中央区域)中。

在这种情况下，低电阻区域31为其中自旋势垒层18的一部分(中央区域)的膜厚度值为比设定膜厚度值低的值的区域，更具体地，是其中膜厚度为零的区域。

如图中所示，通过在膜厚度方向上穿过自旋势垒层18，电极层19的一部分接触存储层17。更具体地，在膜厚度方向上穿过第一电极层19A之后，通过在膜厚度方向上穿过自旋势垒层18的膜表面的中央区域，第二电极层19B的一部分(中央区域)接触存储层17。即，通过移除自旋势垒层18的中央区域来形成低电阻区域31。

图5B示出了第五实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值，但是低电阻区域31形成在自旋势垒层18的一部分(膜表面的周边区域)中。

在这种情况下，低电阻区域31是其中自旋势垒层18的一部分(周边区域)的膜厚度值为比设定膜厚度值低的值(膜厚度值为零)的区域。

如图中所示，通过在膜厚度方向上穿过自旋势垒层18，电极层19的一部分接触存储层17。更具体地，在膜厚度方向上穿过第一电极层19A之后，通过在膜厚度方向上穿过自旋势垒层18的膜表面的中央区域，第二电极层19B的一部分(中央区域)接触存储层17。即，通过移除自旋势垒层18的中央区域形成低电阻区域31。

在以上第四实施方式和第五实施方式的情况下，通过设定其中移除了自旋势垒层18的一部分的低电阻区域31，可以减少自旋势垒层18的电阻值，同时由于自旋势垒层18在未被移除的一部分中获得界面磁化异向性效应。

虽然如在以上第四实施方式和第五实施方式中实例中设定自旋势垒层18的一部分的膜厚度值为零，但假设低电阻区域31的位置和数目可以不同于实例中的这些。

第六实施方式、第七实施方式、第八实施方式和第九实施方式的存储元件

图6A示出了第六实施方式的存储元件3的层结构。虽然与上述第二实施方式相似，给出了其中薄膜的低电阻区域30形成在自旋势垒层18的周边区域中的实例，但是在实例中给出了具有相同材料的一个电极层19，而没有区分电极层19A和19B。

图6B示出了第七实施方式的存储元件3的层结构。虽然与上述第一实施方式相似，给出了其中薄膜的低电阻区域30形成在自旋势垒层18的中央区域中的实例，但是在实例中给出了具有相同材料的一个电极层19，而没有区分电极层19A和19B。

图6C示出了第八实施方式的存储元件3的层结构。虽然与上述第四实施方式相似，给出了其中膜厚度为零的低电阻区域31形成在自旋势垒层18的中央区域中的实例，但是在实例中给出了具有相同材料的一个电极层19，而没有区分电极层19A和19B。

图6D示出了第九实施方式的存储元件3的层结构。虽然与上述第一实施方式相似，给出了其中膜厚度为零的低电阻区域31形成在自旋势垒层18的周边区域中的实例，但是在实例中给出了具有相同材料的一个电极层19，而没有区分电极层19A和19B。

如在第六实施方式至第九实施方式中，在电极层19中无需设置由不同材料制成的第一电极层19A和第二电极层19B。

换言之，在其中设置了低电阻区域30和31的结构的情况下，在低电阻区域30和31中，自旋势垒层18的一部分具有比设定膜厚度值低的膜厚度值，如在第一实施方式至第五实施方式中，第一电极层19A和第二电极层19B可利用不同的材料形成，或可利用如在第六实施方式至第九实施方式中的相同材料形成为一个电极层19。

在如在第一实施方式至第五实施方式中形成第一电极层19A和第二电极层19B的情况下，在第一电极层19A中无需导电性，并且可使用导体或绝缘体。

第十实施方式、第十一实施方式和第十二实施方式的存储元件

第十实施方式、第十一实施方式和第十二实施方式的存储元件为实例，其中，通过自旋势垒层18(即，诸如MgO的氧化物层)的一部分来降低自旋势垒层18的一部分的电阻。这里，还原自旋势垒层18的一部分可被认为是在自旋势垒层18的一部分上的有效膜厚度变薄。

图7A示出了第十实施方式的存储元件3的层结构。

自旋势垒层18形成具有预定的设定膜厚度值(例如，膜厚度值0.6nm或更大及0.7nm或更小)。低电阻区域32形成在自旋势垒层18中一部分(膜表面的中央区域)上。

低电阻区域32是其中通过还原自旋势垒层18的一部分(中央区域)中的氧化物来降低电阻值的区域。

如图中所示，第二电极层19B的一部分(中央区域)通过在膜厚度方向上穿过第一电极层19A接触自旋势垒层18。

在这种情况下，具有对氧化物低反应性的材料被用在第一电极层19A中，具有对氧化物高反应性的材料用在第二电极层19B中。通过使用这样的材料，通过在热处理之后的第二电极层19B的材料与自旋势垒层18的氧化物的反应来转变(还原)自旋势垒层18的一部分，可以获得低电阻区域32。

如上所述，诸如MgO、Al₂O₃和SiO₂的氧化物材料被用在自旋势垒层18中。对这样的氧化物材料的反应性差异主要是由于材料电离倾向上的差异。具有低电离倾向的材料(诸如Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO)或稳定氧化物或氮化物(诸如Si₃N₄、TiO₂、MgO和Al₂O₃)被用在第一电极层19A中。同时，具有强电离倾向的材料(诸如Ta、Nb、Zr、Hf和Y)可被用在第二电极层19B中。同时，在如图7A中所示的自旋势垒层18中可以还原与第二电极层19B相接触的中央部分中的氧化物，从而形成低电阻区域32。

图7B示出了第十一实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值，但是形成其中通过还原自旋势垒层18的一部分(膜表面的周边区域)中的氧化物来降低电阻值的低电阻区域32。

如图中所示，在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分(周边区域)接触自旋势垒层18的膜表面的周边区域。低电阻区域32由上述材料的第一电极层19A和第二电极层19B形成。

图7C示出了第十二实施方式的存储元件3的层结构。

在这种情况下，虽然自旋势垒层18形成具有预定的设定膜厚度值，但是形成其中通过还原自旋势垒层18的一部分(膜表面的中央区域和周边区域)中的氧化物来降低电阻值的低电阻区域32。

如图中所示，在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分(中央区域和周边区域)接触自旋势垒层18的膜表面的中央区域和周边区域。低电阻区域32由作为上述材料的第一电极层19A和第二电极层19B形成。

在以上第十实施方式、第十一实施方式和第十二实施方式的情况下，可以减少自旋势垒层18的电阻值，同时通过还原自旋势垒层18的氧化物的一部分设置为薄的低电阻区域32，获得由于自旋势垒层18的界面磁化异向性效应。

虽然以上第十实施方式、第十一实施方式和第十二实施方式示出了其中第二电极层19B的一部分接触自旋势垒层18的一部分的层结构，但如果形成其中通过变薄的第一电极层19A，第二电极层19B接近自旋势垒层18的区域，则即使第二电极层19B和自旋势垒层18不直接接触，也可以通过这个部分中原子扩散来形成低电阻区域32。即，通过第二电极层19B的一部分在膜厚度方向上进入(而没有穿过)第一电极层19A且接近自旋势垒层18，可通过还原自旋势垒层18的部分区域中的氧化物形成低电阻区域32。

因为在存储元件3中流动的电流从第二电极层19B穿过自旋势垒层18的一部分(低电阻区域32)并流动至存储元件17，故在第一电极层19A中无需导电性，并且可使用导体或绝缘体。

虽然在这点上，通过变薄或移除自旋势垒层18的一部分来形成低电阻区域30和31的实例被描述为第一实施方式至第九实施方式，并且通过还原自旋势垒层18的一部分来形成低电阻区域32的实例被描述为第十实施方式至第十二实施方式，且这些实例可组合并应用。

例如，如在图3A、图4A、图4B、图5A和图5B中通过变薄或移除自旋势垒层18的一部分形成低电阻区域30和31的情况下，如果具有对氧化物低反应性的材料被用在第一电极层19A中，具有对氧化物的高反应性的材料被用在第二电极层19B中，则可以通过获得归因于变薄或移除的降低电阻与归因于还原的降低电阻的组合作用来形成低电阻区域。

3.实施方式(第十三实施方式至第十七实施方式)的制造方法

接着，制造具有如上所述的层结构的存储元件3的方法将被描述为第十三实施方式至第十七实施方式。

虽然在说明中使用图8A至图14C，但在图中未对底层14进行描述。第十三实施方式的制造方法

图8A至图8F示出了第十三实施方式的制造方法的程序。

图8A示出了其中在按顺序堆叠底层14(未示出)、磁化固定层15、隧道势垒层16、存储层17和自旋势垒层18之后形成存储元件3的形状，并且进一步层叠第一电极层19A(膜形成)的状态。图8A至图14C示出了存储元件3的横截面，并且存储元件3具有例如圆柱状的形状。大量地排列这样的存储元件3作为存储装置。在图中，给出了在制造过程中的存储元件3的参考标号为“3P”。

在膜形成为图8A中的状态之后，如在图8B中所示，在存储元件3P之间空间中填充用于掩埋的绝缘材料20。形成绝缘材料使得通过膜形成法(诸如溅射法)充分地掩埋存储元件3P。

接着，如图8C中所示，通过抛光移除段差(step difference)，使得第一电极层19A被暴露。

接着，如在图8D中所示，从倾斜方向利用用于蚀刻的离子束照射装置。期望的是蚀刻方法使用容易蚀刻第一电极层19A且不容易蚀刻绝缘材料20的方法。因此，虽然可使用具有材料选择性的反应离子蚀刻，但如果第一电极层19A为诸如Cu和Al的具有高蚀刻速率的材料，则可使用诸如离子铣削的物理蚀刻方法。

当旋转基板时，执行第一电极层19A的蚀刻。以此方式，利用具有低蚀刻速率的绝缘材料20的屏蔽效应不容易蚀刻第一电极层19A的周边区域，并且中央区域变得容易蚀刻。因此，如图中所示，将中央区域加工成中空形状。

可执行蚀刻直至移除第一电极层19A的中央区域，或直至自旋势垒层18的一部分为中空，或第一电极层19A保留为薄膜。可执行蚀刻直至移除自旋势垒层18的一部分。

例如，在形成上述第一实施方式(图3A)的存储元件3的情况下，对自旋势垒层18的中央部分进行蚀刻直至中空。

在形成上述第四实施方式(图5A)的存储元件3的情况下，对自旋势垒层18的中央区域进行蚀刻直至移除。

在形成上述第十实施方式(图7A)的存储元件3的情况下，对第一电极层19A的中央部分执行蚀刻直至移除，或直至在某种程度上保留薄膜。

接着，如图8E中所示，堆叠第二电极层19B的材料，以掩埋通过蚀刻成为中空的第一电极层19A。

如图8F中所示，表面被抛光且被制成平坦的。这样，形成具有直至第二电极层19B的层结构的存储元件3(例如，图3A中层结构)。

此后，根据需要通过另外加工或形成配线来制备存储装置。通过以上所述，可制造如图3A、图5A和图7A中的存储元件3。

在以上步骤中，当加工第一电极层19A时离子束入射的角度取决于存储元件3(3P)的直径及第一电极层19A的厚度。随着第一电极层19A的厚度增加，存储元件3的直径减小，并且离子束入射角接近垂直于膜表面，制造变得更容易。

然而，当第一电极层19A的厚度变厚时，由于蚀刻，加工时间增加，并且控制元件中央区域的蚀刻状态变得困难。

作为解决此问题的方法，在第一电极层19A上形成电极保护层，从而实现图8C中状态之后，其中通过选择性蚀刻移除电极保护层并且执行暴露其下面的第一电极层的加工的方法是有效的。

金属膜(诸如Ti、Ta和W)可被用作电极保护层，并且还可使用TiN、Si3N4、C等，并且用于元件蚀刻的硬掩膜可被用作电极保护膜。

下面，使用硬掩膜的方法将被描述为第十四实施方式。

第十四实施方式的制造方法

将利用图9A至图10C描述其中利用硬掩膜21使第一电极层19A的中央区域变薄的第十四实施方式的制造方法。

图9A示出了其中在按顺序堆叠底层14(未示出)、磁化固定层15、隧道势垒层16、存储层17和自旋势垒层18之后形成硬掩膜21，并且进一步层叠第一电极层19A(膜形成)的状态。

此后，如图9B中所示，使用光处理来制备用于形成存储元件3的形状的光掩膜22。

接着，如图9C中选择性地蚀刻硬掩膜21，从而形成硬掩膜图案。这样，保留了作为存储元件3的硬掩膜21的圆形的区域。

然后，移除光掩膜22，并且根据硬掩膜图案形成如图9D中的存储器的形状。

接着，利用绝缘材料20填充根据硬掩膜的图案所蚀刻的部分，并且如图9E的平坦化。

然后，通过如图9F，通过选择性蚀刻来移除硬掩膜21。

在图9F中的状态下，与其中未使用图8A至图8F中所描述的硬掩膜的方法相比，可以在较深位置处形成第一电极层19A。因此，执行蚀刻的离子束的角度可以接近垂直。

如图10A至图10C中使用离子束从斜上方照射来执行蚀刻，并且第一电极层19被加工成其中中央区域为中空的形状。可执行蚀刻直至移除第一电极层19A的中央区域，或直至自旋势垒层18的一部分为中空，或直至移除一部分，或可在某种程度上执行蚀刻，将第一电极层19A保留为薄膜。

此后，如图10B中所示，堆叠第二电极层19B的材料以掩埋通过蚀刻为中空的第一电极层19A。

如图10C中所示，表面被抛光且被制成平坦的。这样，形成具有直至第二电极层19B的层结构的存储元件3(例如，图3A等的层结构)。

此后，根据需要通过另外加工或形成配线来制备存储装置。

通过以上所述可制造如图3A、图5A和图7A中的存储元件3。

在第十三实施方式和第十四实施方式的制造方法中，如果第一电极层19A和第二电极层19B的材料相同，则可以制造如图6A和图6C中的存储元件3。

第十五实施方式的制造方法

将制造如图4A、图5B和图7B中的存储元件3的方法描述为第十五实施方式。

因为与图9A至图9F中示出的步骤与第十四实施方式相同，将不再进行说明。

在进入图9F中的状态之后，通过如图11A中的离子束照射执行蚀刻。

在这种情况下，离子束入射角被设定为比图10A的情况更接近平行于基板表面的角度。由此，因为第一电极层19A的中央区域为阴影，故蚀刻困难，并且更大地蚀刻周边区域。由此，第一电极的周边区域被加工为薄的。

可执行蚀刻直至移除第一电极层19A的周边区域、或直至自旋势垒层18的一部分为中空、或第一电极层19A保留为薄膜。可执行蚀刻直至移除自旋势垒层18的一部分。例如，在形成上述第二实施方式(图4A)的存储元件3的情况下，对自旋势垒层18的周边部分执行蚀刻直至中空。

在形成上述第五实施方式(图5B)的存储元件3的情况下，对自旋势垒层18的周边部分执行蚀刻直至移除。

在形成上述第十一实施方式(图7B)的存储元件3的情况下，对第一电极层19A的周边部分执行蚀刻直至移除，或在某种程度上保留薄膜。

此后，如图11B中所示，堆叠第二电极层19B的材料成以掩埋通过蚀刻为中空的第一电极层19A。

表面被抛光且被制成平坦的，如图11C中所示。这样，形成具有直至第二电极层19B的层结构的存储元件3(例如，图4A中的层结构)。

此后，根据需要通过另外加工或形成配线来制备存储装置。

通过以上所述可制造如图4A、图5B和图7B中的存储元件3。在第十五实施方式的制造方法中，如果第一电极层19A和第二电极层19B的材料相同，则可以制造如图6B和图6D中的存储元件3。

因为在图11A中的工序中蚀刻角度不断变化，故还可以蚀刻周边区域和中央区域两者以成为中空的。因此，可以制造如图4B和图7C中的存储元件3。

第十六实施方式的制造方法

接着，将利用图12描述第十六实施方式的制造方法，其中，在蚀刻第一电极层19A之后，通过蚀刻形成自旋势垒层18。

因为图9A至图9F中所示的步骤与第十四实施方式相同，将不再进行描述。

在进入图9F中状态之后，通过如图12A中的通过离子束从倾斜方向照射来执行蚀刻。

此时，如果选择蚀刻方法、气体类型和条件等以选择性地蚀刻第一电极层19A的材料，则可以在没有过度移除自旋势垒层18的情况下移除第一电极层19A的端部，从而可以用于暴露自旋势垒层18。

接着，通过如图12B中通过离子束从上方照射执行蚀刻。在这种情况下，第一电极层19A的蚀刻速率低，并且在自旋势垒层18的大的蚀刻速率的条件下执行蚀刻，第一电极层19A变为掩膜，并且蚀刻自旋势垒层18的端部。

接着，如图12C中所示，嵌入第二电极层19B的材料，并且第二电极层19B通过周边区域被直接地或经由薄的自旋势垒层18连接至存储层17。此后，对表面进行抛光且制成如图12D中的平坦的。

此后，根据通过另外的加工或形成配线来制备存储装置。

通过以上所述可制造如图4A、图5B和图7B中的存储元件3。如果第一电极层19A与第二电极层19B的材料相同，则可以制造如图6B和图6D中的存储元件3。

虽然已利用蚀刻自旋势垒层18的周边区域的实例描述了第十六实施方式，但如果图12A中的蚀刻角度适当，则可以执行对自旋势垒层18的中央区域的蚀刻。

第十七实施方式的制造方法

以上为必须从倾斜方向蚀刻的制造方法，然而，接着，将利用图13A至图14C描述其中无需从倾斜方向蚀刻的第十七实施方式的制造方法。

因为在图9A至图9F中所示的步骤与第十四实施方式相同，将不再进行描述。然而，在移除硬掩膜之后，图9F中的中空深度会比在第十四实施方式的情况下浅。

在进入图9F中的状态之后，形成如图13A中的第一辅助掩膜层23和第二辅助掩膜层24。两个辅助掩膜层23和24就蚀刻速率而言优选为完全不同，并且第一辅助掩膜层23的蚀刻速率优选为高于第二辅助掩膜层24的蚀刻速率。第一辅助掩膜层23和第二辅助掩膜层24的材料可以是金属、陶瓷或有机物质。

接着，如图13B，表面被抛光。可执行抛光直至暴露绝缘材料20，然而，最少可暴露第一辅助掩膜层23的一部分。

在其中完成抛光的情况下，第二辅助掩膜层24可以是与绝缘材料20相同的高度，或第二辅助掩膜层24可以是中空的。

接着，如图13A至图13D中的在第一辅助掩膜层23上执行蚀刻。

这里，可以在第一辅助掩膜层23的蚀刻速率大于第二辅助掩膜层24的蚀刻速率的条件下执行蚀刻。蚀刻方法可以是离子铣削，可以是反应离子蚀刻，或者可以是化学方法。此外，这些方法可进行组合。用于蚀刻的离子束照射角度优选为接近于与膜表面垂直，使得蚀刻粒子充分地进入细沟槽。

如在图13D中继续进行离子束照射，并且连续地对第一电极层19A执行蚀刻。如果第一电极层19A和第一辅助掩膜层23可以是相同的材料或在相同蚀刻条件下进行蚀刻，则可同时执行图13C中的步骤和图13D中的步骤。

接着，如图14A中进行蚀刻自旋势垒层18。

用于第一辅助掩膜层23和第一电极层19A的蚀刻条件可以是相同的，或蚀刻条件可以是自旋势垒层18的蚀刻速率较高。当蚀刻自旋势垒层18时，可蚀刻第一辅助掩膜层23、第二辅助掩膜层24以及第一电极层19A。换言之，可保留在周边区域的外部的自旋势垒层18充分发挥作用的厚度。

在图14A中，虽然示出了其中仅第二辅助掩膜层24与自旋势垒层18的周边区域一起移除的状态，但是可进一步移除第一辅助掩膜层23乃至第一电极层19A。可替换地，也可保留第一辅助掩膜层23和第二辅助掩膜层24。

自旋势垒层18的周边区域可被蚀刻直至移除(在形成图5B中存储元件3的情况下)，或可仍然处于薄膜状态(在形成图4A中存储元件3的情况下)下。根据第二电极层19B的材料(在如图7B中通过还原来形成低电阻区域32的情况下)，可以不执行自旋势垒层18的蚀刻。

接着，如图14B中形成第二电极层19B。虽然第二电极层19B可利用溅射法等形成，但化学气相沉积法等是合适的，以在细沟槽中执行充分填充。此后，如图14C中的表面被抛光且制成平坦的。此后，根据需要通过另外加工或形成配线来制备存储装置。

通过以上所述，在没有从倾斜角度执行蚀刻的情况下可制造如图4A、图5B和图7B中的存储元件3。

4.测试

下文中，将描述针对实施方式的存储元件3的测试结果。

在测试中，使用作为比较例的样品1、与第十实施方式相对应的样品2以及与第十一实施方式相对应的样品3。样品1、样品2和样品3的层结构如图15A、图15B和图15C中所示。

对于样品1、样品2和样品3共同的层结构如下。括号()中的值为膜厚度。

底层14：Ta(5nm)

磁化固定层15：Ru(3nm)/CoPt(2nm)/Ru(0.7nm)/FeCoB(1nm)的堆叠铁磁钉扎结构

隧道势垒层16：MgO(0.7nm)

存储层17：FeCoB(1.2nm)/Ta(0.2nm)/FeCoB(1.2nm)的3层结构

自旋势垒层18：MgO(0.6nm)

第一电极层19A：Ru(3nm)

每个样品的元件形状形成为具有50nm直径的圆盘形状。

在形成元件的方法中，膜被用于在上述的层结构中形成为硬掩膜的10nm的TiN膜中。样品1被用作比较例，在样品1中，在元件通过离子铣削由TiN形成之后形成上部配线作为硬掩膜，并嵌入SiO₂且平坦化为绝缘材料20。第二电极层19B由TiN制成。

在与实施方式相对应的样品2和样品3中，在嵌入并利用绝缘材料20平坦化之后，通过反应离子蚀刻(RIE)移除TiN，并且暴露元件表面(第一电极层19A)的Ru。

进一步执行蚀刻直至通过离子铣削从膜表面以30度和10度角度移除第一电极层19A的Ru的一部分。30度蚀刻角度是其中第一电极层19A的中央区域变薄的条件，10度蚀刻角度是其中第一电极层19A的周边区域变薄的条件。样品2以30度形成，样品3以10度形成。

通过Ta掩埋并平坦化由蚀刻所形成的中空，从而形成上部配线。第二电极层19B由Ta形成。

图16C示出了针对样品1、样品2和样品3的存储元件的电阻值、矫顽力、反转电压和磁阻率(MR比率)。

在与实施方式相对应的样品2和样品3的情况下，由于自旋势垒层18而电阻增加小，故与比较例(样品1)相比电阻值低。

因为样品1、样品2和样品3中矫顽力没有显著差异，故由于自旋势垒层18，在实施方式中保持矫顽力提高效果。

与比较例(样品1)相比，在样品2和样品3的存储元件的任何一个中元件电阻降低，并且反转电流变低。

针对样品2和样品3的MR比率相对于样品1也增加。

图16A和图16B示出了相对于样品1(比较例)和样品3(实施方式)的自旋势垒层厚度的矫顽力Hc变化和表面电阻RA的变化。

如图16A中，在其中自旋势垒层厚度在比较例中是薄的情况下，矫顽力Hc为低，在自旋势垒层厚度厚的情况下，表面电阻RA高。即，难以找到最佳自旋势垒层厚度的最佳条件，其中矫顽力Hc高且表面电阻RA低。

另一方面，在实施方式的样品3中，表面电阻RA并不完全取决于自旋势垒层厚度，如图16B所示。因此，容易设定具有足够大的矫顽力Hc的自旋势垒层厚度。更具体地，0.6nm至0.7nm范围适合于自旋势垒层厚度。

接着，假设第十实施方式、第十一实施方式和第十二实施方式，即，假设一结构，其中通过还原自旋势垒层18的一部分来降低自旋势垒层18的一部分的电阻，在各种元素或化合物材料被配置在自旋势垒层上的情况下，研究对自旋势垒层的元件电阻的影响。

如图17中所示，使用具有Cu(10nm)/Ta(5nm)/FeCoB(1.2nm)/MgO(0.7nm)/X(5nm)/Ru(3nm)的层结构的多种类型样品4。多种类型样品4包括图中所示的各种元素或化合物材料作为X层。MgO层对应于自旋势垒层18。

图18示出了对于多种类型样品4中的每一个通过12端子CIPT方法获得的隧道势垒(RA)的电阻及通过磁化测量获得的垂直矫顽力(Hc)。

其中表面电阻RA高且垂直矫顽力也高的材料对MgO层(隧道势垒层)几乎没有反应，并且对隧道势垒层几乎没有劣化。因此，该材料适合于实施方式的第一电极层19A。

同时，因为其中表面电阻RA低且垂直矫顽力低或具有与MgO层面内磁化反应的材料，并且MgO的有效膜厚度变薄，故该材料适合于第二电极层19B。

从图18可以看出，适合于第一电极层19A的材料为Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO，适合于第二电极层19B的材料为Ti、Ta、Nb、Zr、Hf和Y。

虽然使用绝缘体作为第一电极层19A，但因为稳定氧化物或氮化物(诸如Si₃N₄、TiO₂、MgO和Al₂O₃)没有使MgO隧道势垒层劣化，故可以使用稳定氧化物或氮化物作为第一电极层19A。

5.总结

虽然上文已描述了实施方式，但是根据实施方式的存储元件、存储装置及存储元件制造方法可获得以下效果。

第一实施方式至第十二实施方式的存储元件3包括：存储层17，包括垂直于膜表面的磁化，其中，磁化的方向与信息相对应地变化；以及磁化固定层15，具有垂直于膜表面的磁化，该磁化成为对于存储在存储层17上的信息的基准。存储元件还包括：由氧化物制成隧道势垒层16，被设置在存储层17与磁化固定层15之间；以及由氧化物制成的自旋势垒层18，被设置为与接触隧道势垒层的表面相反侧的存储层17的表面接触。换言之，该结构为层结构，其中氧化物层(隧道势垒层16和自旋势垒层18)接触存储层17的两表面侧。通过在这种层结构的堆叠方向上流动的电流，改变存储层17的磁化方向，信息存储在存储层17中。低电阻区域(30,31,32)形成在形成具有预定的设定膜厚度值的自旋势垒层18的一部分中。

换言之，自旋势垒层18形成具有设置膜厚度值的足够厚度形成，并且通过在自旋势垒层的一部分中形成低电阻区域(30,31,32)来降低自旋势垒层18的电阻值，同时获得界面磁化异向性能量。因此，可以实现具有优异矫顽特性的非易失性存储器，并且可在低电压和低电流下操作。

对于实施方式的存储元件3，因为存储层17为垂直磁化膜，故可以降低存储层17的磁化M17的方向反转所需的写入电流量。

因为可以确保足够热稳定性，即，信息保存能力，故可以构成具有优异特性平衡的存储元件3。

这样，可以消除操作误差，在存储元件3中获得足够的操作裕度，并且可以稳定地操作存储元件3。

因此，可以实现操作稳定且可靠性高的存储器。

对于第一实施方式至第九实施方式的存储元件3，通过将自旋势垒层18的一部分的膜厚度值设置为比设定膜厚度值低的值(包括膜厚度零)来形成低电阻区域30(31)。即，通过具有比设定膜厚度值薄的膜厚度或膜厚度为零(即，移除)的自旋势垒层18的一部分。可以完全实现低电阻区域30和31。

通过形成电极层19的一部分以相对于自旋势垒层18在膜厚度方向上进入，形成第一实施方式至第三实施方式、第六实施方式和第七实施方式的存储元件，使得进入部分的膜厚度值为比设定膜厚度值小的值。这样，从电极层19可以看出，可形成自旋势垒层的一部分作为薄膜低电阻区域。

形成第一实施方式至第三实施方式的存储元件3，使得在膜厚度方向上穿过第一电极层19A之后，第二电极层19B的一部分相对于自旋势垒层18在膜厚度方向上进入。在这种情况下，利用方法可容易实现电极层19进入自旋势垒层18的层结构，其中第一电极层19A的一部分通过蚀刻移除，并且在自旋势垒层18的一部分变薄之后，第二电极层还进行填充。

形成通过第四实施方式、第五实施方式、第八实施方式和第九实施方式的存储元件3，使得通过在膜厚度方向上穿过自旋势垒层18，电极层19的一部分接触存储层17，创建低电阻区域31，其中穿过部分的膜厚度值低于设定膜厚度值。

即，通过形成电极层19的一部分以通过穿过自旋势垒层18来接触存储层，可以移除自旋势垒层18的一部分，并且由于自旋势垒层18使电阻非常小。

形成第四实施方式和第五实施方式的存储元件3，使得在膜厚度方向上穿过第一电极层19A之后，通过在膜厚度方向上穿过自旋势垒层18，第二电极层19B的一部分接触存储层17。在这种情况下，利用方法可以容易实现层结构，其中通过穿过自旋势垒层18，电极层19接触存储层17，其中通过蚀刻移除第一电极层19A的一部分，并且在移除自旋势垒层18的一部分之后，进一步填充第二电极层19B。

在第一实施方式至第九实施方式的存储元件3中，通过形成自旋势垒层18为使得在膜表面的中央区域和周边区域中一个或两个中膜厚度值比设定膜厚度值低的值来创建低电阻区域30(或31)。

膜表面的中央区域或周边区域的削薄通过蚀刻等从例如倾斜方向容易实现，并且适于存储元件3(包括低电阻区域30和31)的制造。

对于第十实施方式至第十二实施方式的存储元件3，通过还原自旋势垒层18的部分区域中的氧化物来形成低电阻区域32。通过还原构成自旋势垒层18的氧化物的一部分，可以产生具有低电阻值的区域，并且利用未使用物理变薄的方法可以形成低电阻区域32。

对于第十实施方式至第十二实施方式的存储元件3，第二电极层19B由具有对氧化物反应性高于第一电极层19A的材料制成，并且通过在膜厚度方向上穿过或进入第一电极层19A，第二电极层19B的一部分接触或接近自旋势垒层18，通过还原自旋势垒层18的部分区域中的氧化物形成低电阻区域32。

如果第二电极层19B由具有对氧化物高的反应性的材料制成，诸如具有高电离倾向的材料，并且接触或接近自旋势垒层18的一部分，则可以创建低电阻区域32A，其中自旋势垒层18的部分区域的氧化物还原，并且该材料适合于具有低电阻区域32的存储元件3的制造。

在第十实施方式至第十二实施方式的存储元件3中，第一电极层19A使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO中至少一个形成，第二电极层19B使用Ti、Ta、Nb、Zr、Hf和Y中至少一个形成。根据这些材料，在自旋势垒层18中接触第一电极层19A的部分中的氧化物不容易还原，并且通过还原在接触或接近第二电极层19B的部分中的氧化物，可以形成低电阻区域32。

对于第一实施方式至第十二实施方式的存储元件3，自旋势垒层18使用MgO、Al₂O₃和SiO₂中至少一个形成。这样，可以在存储层17与自旋势垒层18之间获得良好界面磁化异向性。

对于第一实施方式至第十二实施方式的存储元件3，自旋势垒层18的设定膜厚度值为0.6nm或更大及0.7nm或更小。这样，可以实现具有低表面电阻和良好矫顽力的存储元件3。

在第一实施方式至第十二实施方式的存储元件3中，存储层17使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi和MnAl中至少一个形成。这些材料适合于存储层17的垂直磁化。

实施方式的存储装置包括：上述存储元件3，根据磁体的磁化状态来保存信息；以及彼此相交两种配线(1和6)。存储元件3被配置在两种配线(1和6)之间，并且存储装置被配置为使得电流通过两种配线(1和6)在堆叠方向上流至存储元件3。

创建可以以低电压和低电流操作的非易失性存储器，其中存储元件3具有优异矫顽特性。因此，实施方式的存储装置可减少写入电流且减少当进行写入至存储元件3时消耗的功率。存储器单元由存储元件3构成，并且可以减少整个存储器的功耗。

可以实现具有优异信息保存特性的高可靠性存储器装置，在低功耗下稳定地操作。

具有图1所示结构且包括如第一实施方式至第十二实施方式所述的存储元件3的存储装置具有可通过应用一般半导体MOS形成工艺制造的的优点。实施方式的存储装置适合于作为通用存储器的应用。

第十三实施方式至第十七实施方式的制造方法包括以下步骤。

第一步骤：按顺序堆叠磁化固定层15、隧道势垒层16、存储层17和自旋势垒层18(图8A和图9A)。

第二步骤：在自旋势垒层18上堆叠第一电极层19A(图8A和图9A)。

第三步骤：在以上层结构体周边填充绝缘材料20，将第一电极层19A和绝缘材料20的上表面加工为基本上平坦的状态或绝缘材料的上表面比第一电极层19A的上表面突出更多的状态(图8B和图8C及图9E和图9F)。

第四步骤：移除或薄膜化第一电极层19A的一部分(图8D、图10A、图11A、图12A和图13D)。

第五步骤：在移除或薄膜化的一部分的第一电极层19A上堆叠第二电极层19B(图8E和图8F，图10B和图10C，图11B和图11C，图12C和图12D及图14B和图14C)。

在这种情况下，在第四步骤中加工第一电极层19A的一部分之后，通过在第五步骤中堆叠第二电极层19B，可以比较容易地制造第一实施方式至第十二实施方式的存储元件3的结构。

在第四步骤中，在移除第一电极层19A的一部分之后，通过使自旋势垒层18的一部分薄膜化，通过比设定膜厚度值低的膜厚度值形成自旋势垒层18的一部分来形成低电阻区域30(或31)。这样，可以获得层结构，其中电极层19进入自旋势垒层18，例如，所述结构适合于第一实施方式至第九实施方式的存储元件3的制造。

具有比第一电极层19A对氧化物更高反应性的材料被用于第二电极层19B中，通过在膜厚度方向上穿过或进入在第四步骤中移除或薄膜化第一电极层19A的一部分，在第五步骤中堆叠的第二电极层19B的一部分接触或接近自旋势垒层18，从而可以形通过还原自旋势垒层18的部分区域中的氧化物成低电阻区域32。这样，可以产生具有低电阻值的区域作为自旋势垒层18的一部分，并且所述区域适合于第十实施方式至第十二实施方式的存储元件3的制造。

6.变形例

虽然上文已描述了实施方式，但是本公开的技术并不限于以上实施方式中所述的存储元件3的层结构，并且可采用各种层结构。

例如，可使用由不同材料的三个或三个以上层制成的具有电极层19的结构。

存储层17和磁化固定层15可以由铁磁体制成的单层，诸如FeCoB，或可具有如图15样品中的多层结构。

底层14可具有单一材料或具有多个材料的堆叠结构。

虽然本发明的存储元件3的结构为磁阻效应元件的结构，诸如隧道磁阻(TMR)元件，但是作为TMR元件的磁阻效应元件不仅可应用于上述存储装置，还可应用于磁头及安装有磁头的硬盘驱动器、集成电路芯片及各种电子装置和电气装置，诸如个人计算机、移动终端、移动电话和磁传感器装置。

图19A和图19B示出了其中具有存储元件3的结构的磁阻效应元件101应用于复杂磁头100的实例。图19A为透视图，示出了复合磁头100，其中一部分切开为使得可以理解其内部结构，图19B为复合磁头100的横截面图。

复合磁头100为用于硬盘装置等中的磁头，其中应用本公开的技术的磁阻效应磁头形成在基板122上，并且堆叠感应磁头并形成于磁阻效应磁头上。磁阻效应磁头作为重放头操作，感应磁头作为记录头操作。换言之，复合磁头100构成为重放头和记录头的复合体。

安装至复合磁头100的磁阻效应磁头为所谓的屏蔽MR头，并且包括：第一磁屏蔽体125，经由绝缘层123形成在基板122上；磁阻效应元件101，经由绝缘层123形成在第一磁屏蔽体125上；和第二磁屏蔽体127，经由绝缘层123形成在磁阻效应元件101上。绝缘层123由绝缘材料形成，诸如Al₂O₃或SiO₂。

第一磁屏蔽体125被用于磁屏蔽磁阻效应元件101的下层侧，并且由诸如Ni-Fe的软磁材料形成。磁阻效应元件101经由绝缘层123形成在第一磁屏蔽体125上。

磁阻效应元件101充当磁敏感元件，所述磁敏感元件检测来自磁阻效应磁头中磁记录介质的磁信号。磁阻效应元件101具有与上述存储元件3相同的膜结构。

磁阻效应元件101基本上以矩形形状形成，并且形成为使得其一侧暴露于磁记录介质的相对表面。偏置层128和129配置于磁阻效应元件101的两端上。形成连接至偏置层128和129的连接端子130和131。感测电流经由连接端子130和131被供应至磁阻效应元件101。

第二磁屏蔽层127经由绝缘层123被设置在偏置层128和129的上部上。

如上堆叠且形成在磁阻效应磁头上的感应磁头包括：磁芯，由第二磁屏蔽体127和上层芯132构成；以及薄膜线圈133，形成以缠绕磁芯。

上层芯132与第二磁屏蔽体127一起形成闭合磁路，为感应磁头的磁芯，并且由诸如Ni-Fe的软磁材料形成。第二磁屏蔽体127和上层芯132具有暴露磁记录介质的相反的表面的前端部，并且形成为使得第二磁屏蔽体127和上层芯132在其后端部处彼此接触。第二磁屏蔽体127和上层芯132的前端部形成为使得第二磁屏蔽体127和上层芯132在磁记录介质的相对表面中分开预定间隙g。

换言之，在复合磁头100中，第二磁屏蔽体127不仅磁屏蔽磁阻效应元件126的上层侧，而且充当感应磁头的磁芯，并且感应磁头的磁芯通过第二磁屏蔽体127和上层芯132构成。间隙g为感应磁头的记录磁隙。

嵌入在绝缘层123中的薄膜线圈133形成在第二磁屏蔽体127上。形成薄膜线圈133使得缠绕由第二磁屏蔽体127和上层芯132形成的磁芯。虽然图中未示出，但是形成薄膜线圈133的两端部以暴露在外部，并且形成在薄膜线圈133两端处的端子为感应磁头的外部连接端子。换言之，在磁信号记录至磁记录介质期间，记录电流从外部连接端子被供应至薄膜线圈133。

虽然如上所述的复合磁头100具有作为重放头安装的磁阻效应磁头，但是磁阻效应磁头包括应用本发明技术的磁阻效应元件101作为磁敏感元件，所述磁敏感元件检测来自磁记录介质的磁信号。因为应用本发明技术的磁阻效应元件101示出了如上所述非常优异的特性，故磁阻效应磁头可对进一步增加磁记录高记录密度作出响应。

这里，本技术也可采用以下结构。

(1)一种存储元件，包括层结构，所述层结构包括：存储层，包括垂直于膜表面的磁化，在所述存储层中，该磁化的方向对应于信息而改变；磁化固定层，包括垂直于所述膜表面的磁化，该磁化成为对于存储在所述存储层上的信息的基准；隧道势垒层，由氧化物制成，所述隧道势垒层被设置在所述存储层与所述磁化固定层之间；以及自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，其中，低电阻区域形成在形成具有预定的设定膜厚度值的所述自旋势垒层的一部分中，并且通过在所述层结构的堆叠方向上流动的电流改变所述存储层的磁化的方向来执行所述存储层上的信息的存储。

(2)根据(1)所述的存储元件，其中，通过形成所述自旋势垒层使得部分膜厚度值为比所述设定膜厚度值低的值而将所述自旋势垒层设定为所述低电阻区域。

(3)根据(2)所述的存储元件，其中，电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，以及其中，形成所述电极层的一部分以相对于所述自旋势垒层在所述膜厚度方向上进入，并且形成使得所述自旋势垒层的进入部分的膜厚度值为比所述设定膜厚度值低的值。

(4)根据(3)所述的存储元件，其中，由包括从所述自旋势垒层侧按顺序堆叠的第一电极层和第二电极层的多个层形成所述电极层，并且其中，所述第二电极层的一部分被形成为以在膜厚度方向上穿过所述第一电极层之后在相对于所述自旋势垒层在膜厚度方向上进入。

(5)根据(2)所述的存储元件，其中，电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，并且其中，所述电极层的一部分被形成为以通过在所述膜厚度方向上穿过所述自旋势垒层接触所述存储层，并且形成使得所述自旋势垒层的通道部分的所述膜厚度值是比所述设定膜厚度值低的值。

(6)根据(5)所述的存储元件，其中，由包括从自旋势垒层侧按顺序堆叠的第一电极层和第二电极层的多个层形成所述电极层，并且其中，所述第二电极层的一部分被形成为使得在膜厚度方向上穿过所述第一电极层之后通过在膜厚度方向上穿过所述自旋势垒层接触所述存储层。

(7)根据(2)至(6)所述的存储元件，其中，通过形成所述自旋势垒层使得在膜表面的中央区域和周边区域中一个或者两个中的膜厚度值是比所述设定膜厚度值低的值而将所述自旋势垒层被设定为低电阻区域。

(8)根据(1)所述的存储元件，其中，通过在所述自旋势垒层的部分区域中还原氧化物来形成所述低电阻区域。

(9)根据(8)所述的存储元件，其中，所述电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，所述电极层被配置为具有包括从所述自旋势垒层的一侧按顺序堆叠的不同材料的第一电极层和第二电极层的多个层，其中，所述第二电极层由具有对氧化物的反应性高于所述第一电极层的材料制成，以及其中，通过在所述膜厚度方向上穿过或进入所述第一电极层，所述第二电极层的一部分接触或接近所述自旋势垒层，还原自旋势垒层中的部分区域中的氧化物来形成所述低电阻区域。

(10)根据(9)所述的存储元件，其中，使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO中至少一个形成所述第一电极层，以及其中，使用Ti、Ta、Nb、Zr、Hf和Y中至少一个形成所述第二电极层。

(11)根据(1)至(10)所述的存储元件，其中，使用MgO、Al₂O₃和SiO₂中至少一个形成所述自旋势垒层。

(12)根据(1)至(11)所述的存储元件，其中，所述设定膜厚度值为大于等于0.6nm且小于等于0.7nm。

(13)根据(1)至(12)所述的存储元件，其中，使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi和MnAl中至少一个形成所述存储层。

(14)一种存储装置，所述存储装置包括：存储元件，通过磁性材料的磁化状态来保存信息；以及彼此相交的两种配线；其中，所述存储元件包括层结构，所述层结构包括：存储层，包括垂直于膜表面的磁化，在存储层中，所述磁化的方向对应于信息而改变；磁化固定层，包括垂直于膜表面的磁化，所述磁化成为存储在所述存储层上的信息的基准；隧道势垒层，由氧化物制成，所述隧道势垒层被设置在所述存储层与所述磁化固定层之间；以及自旋势垒层，由氧化物制成，所述自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，并且其中，低电阻区域形成在形成具有预定的设定膜厚度值的所述自旋势垒层的一部分中，并且通过在层结构的堆叠方向上流动的电流，改变所述存储层的磁化方向而执行所述存储层上的信息存储，其中，所述存储元件被布置在所述两种配线之间，以及其中电流通过所述两种配线在堆叠方向上流动至所述存储元件。

(15)一种制造存储元件的方法，所述存储元件包括层结构，所述层结构包括：存储层，包括垂直于膜表面的磁化，在所述存储层中，所述磁化的方向对应于信息而改变；磁化固定层，包括垂直于膜表面的磁化，所述磁化成为存储在所述存储层上的信息的基准；隧道势垒层，由氧化物制成，所述隧道势垒层被设置在所述存储层与所述磁化固定层之间；以及自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，并且其中，低电阻区域形成在形成具有预定的设定膜厚度值的所述自旋势垒层的一部分中，并且通过在所述层结构的堆叠方向上流动的电流，改变存储层的磁化方向，执行在存储层上的信息存储，所述方法包括以下步骤：第一步骤，按顺序堆叠所述磁化固定层、所述隧道势垒层、所述存储层和所述自旋势垒层；第二步骤，将第一电极层堆叠在所述自旋势垒层上；第三步骤，在堆叠形成的结构体的周边填充绝缘材料，并且进行加工以使所述第一电极层和绝缘材料的上表面为基本上平坦或所述绝缘材料的上表面比所述第一电极层的上表面更加突出；第四步骤，移除或薄膜化所述第一电极层的一部分；以及第五步骤，将第二电极层堆叠在所述第一电极层上，在所述第一电极层上中，一部分被移除或薄膜化。

(16)根据(15)所述的制造存储元件的方法，其中，在所述第四步骤中移除所述第一电极层的一部分之后，进一步薄膜化或移除所述自旋势垒层的一部分，从而所述自旋势垒层的一部分的膜厚度值变为比所述设定膜厚度值低的值而形成所述低电阻区域。

(17)根据(15)所述的制造存储元件的方法，其中，将具有对氧化物的反应性高于所述第一电极层的材料用在所述第二电极层中，并且其中，通过在膜厚度方向上穿过或进入在所述第四步骤中一部分被移除或薄膜化的所述第一电极层，在所述第五步骤中堆叠的所述第二电极层的一部分接触或接近所述自旋势垒层，从而还原在所述自旋势垒层中的部分区域中的氧化物而形成所述低电阻区域。

(18)一种包括存储元件的磁头，在所述存储元件中包括层结构，所述层结构包括：存储层，包括垂直于膜表面的磁化，在所述存储层中，所述磁化的方向相对于信息而改变；磁化固定层，包括垂直于所述膜表面的磁化，所述磁化成为存储在所述存储层上的信息的基准；隧道势垒层，由氧化物制成，所述隧道势垒层被设置在所述存储层与所述磁化固定层之间；自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，并且其中，所述低电阻区域形成在形成具有预定的设定膜厚度值的所述自旋势垒层的一部分中。

本领域技术人员应当理解，根据设计需求和其他因素，可以进行各种修改、组合、子组合和变形，均应包括在所附权利要求或其等同物的范围之内。

Claims

1.一种存储元件，包括层结构，所述层结构包括：

存储层，包括垂直于膜表面的磁化，在所述存储层中，该磁化的方向对应于信息而改变；

磁化固定层，包括垂直于所述膜表面的磁化，该磁化成为对于存储在所述存储层上的信息的基准；

隧道势垒层，由氧化物制成，所述隧道势垒层被设置在所述存储层与所述磁化固定层之间；以及

自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，

其中，低电阻区域形成在以预定的设定膜厚度值形成的所述自旋势垒层的一部分中，并且通过在所述层结构的堆叠方向上流动的电流改变所述存储层的磁化的方向来执行所述存储层上的信息的存储。

2.根据权利要求1所述的存储元件，其中，通过形成所述自旋势垒层使得部分膜厚度值是比所述设定膜厚度值低的值而将所述自旋势垒层设定为所述低电阻区域。

3.根据权利要求2所述的存储元件，

其中，电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，以及

其中，所述电极层的一部分被形成为以相对于所述自旋势垒层在膜厚度方向上进入，并且被形成为使得所述自旋势垒层的进入部分的膜厚度值是比所述设定膜厚度值低的值。

4.根据权利要求3所述的存储元件，

其中，由包括从所述自旋势垒层的一侧按顺序堆叠的第一电极层和第二电极层的多个层形成所述电极层，并且

其中，所述第二电极层的一部分被形成为以在所述膜厚度方向上穿过所述第一电极层之后相对于所述自旋势垒层在所述膜厚度方向上进入。

5.根据权利要求2所述的存储元件，

其中，电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，并且

其中，所述电极层的一部分被形成为以通过在膜厚度方向上穿过所述自旋势垒层而接触所述存储层，并且所述电极层的一部分被形成为使得所述自旋势垒层的通过部分的膜厚度值是比所述设定膜厚度值低的值。

6.根据权利要求5所述的存储元件，

其中，所述第二电极层的一部分被形成为以在所述膜厚度方向上穿过所述第一电极层之后通过在所述膜厚度方向上穿过所述自旋势垒层而接触所述存储层。

7.根据权利要求2所述的存储元件，

其中，通过形成所述自旋势垒层使得在所述膜表面的中央区域和周边区域中的一个或者两个中的膜厚度值是比所述设定膜厚度值低的值而将所述自旋势垒层设定为所述低电阻区域。

8.根据权利要求1所述的存储元件，

其中，通过在所述自旋势垒层的部分区域中还原氧化物来形成所述低电阻区域。

9.根据权利要求8所述的存储元件，

其中，电极层被设置在所述自旋势垒层的与接触所述存储层的表面相反的表面侧上，所述电极层被配置为具有包括其中从所述自旋势垒层的一侧按顺序堆叠的不同材料的第一电极层和第二电极层的多个层，

其中，所述第二电极层由具有对氧化物的反应性高于所述第一电极层的材料制成，以及

其中，通过在膜厚度方向上穿过或进入所述第一电极层，所述第二电极层的一部分接触或接近所述自旋势垒层，还原所述自旋势垒层中的部分区域中的氧化物来形成所述低电阻区域。

10.根据权利要求9所述的存储元件，

其中，使用Ru、Cu、W、Pt、Pd、Cr、TiN、TaN、TiC和ITO中的至少一个形成所述第一电极层，以及

其中，使用Ti、Ta、Nb、Zr、Hf和Y中的至少一个形成所述第二电极层。

11.根据权利要求1所述的存储元件，

其中，使用MgO、Al₂O₃和SiO₂中的至少一个形成所述自旋势垒层。

12.根据权利要求1所述的存储元件，

其中，所述设定膜厚度值为大于等于0.6nm且小于等于0.7nm。

13.根据权利要求1所述的存储元件，

其中，使用FeCoB、FeNiB、FeCoC、FeCoSiB、FeAlSi、CoMnSi和MnAl中的至少一个形成所述存储层。

14.一种存储装置，包括：

存储元件，通过磁性材料的磁化状态来保存信息；以及

彼此相交的两种配线；

其中，所述存储元件包括层结构，所述层结构包括：

存储层，包括垂直于膜表面的磁化，在存储层中，该磁化的方向对应于信息而改变；

磁化固定层，包括垂直于所述膜表面的磁化，该磁化成为存储在所述存储层上的信息的基准；

自旋势垒层，由氧化物制成，所述自旋势垒层被设置为与所述存储层的接触所述隧道势垒层的表面的相反侧的表面接触，以及

其中，低电阻区域形成在以预定的设定膜厚度值形成的所述自旋势垒层的一部分中，并且通过在所述层结构的堆叠方向上流动的电流改变所述存储层的磁化的方向来执行所述存储层上的信息的存储，

其中，所述存储元件被布置在所述两种配线之间，以及

其中，电流通过所述两种配线在所述堆叠方向上流动至所述存储元件。

15.一种制造存储元件的方法，所述存储元件包括层结构，所述层结构包括：

并且其中，低电阻区域形成在以预定的设定膜厚度值形成的所述自旋势垒层的一部分中，并且通过在所述层结构的堆叠方向上流动的电流改变所述存储层的磁化方向来执行在所述存储层上的信息的存储，所述方法包括以下步骤：

第一步骤，按顺序堆叠所述磁化固定层、所述隧道势垒层、所述存储层和所述自旋势垒层；

第二步骤，将第一电极层堆叠在所述自旋势垒层上；

第三步骤，在堆叠形成的结构体的周边填充绝缘材料，并且将所述第一电极层和所述绝缘材料的上表面加工成基本上是平坦的或所述绝缘材料的上表面比所述第一电极层的上表面更加突出；

第四步骤，移除或薄膜化所述第一电极层的一部分；以及

第五步骤，将第二电极层堆叠在所述第一电极层上，在所述第一电极层中的一部分被移除或薄膜化。

16.根据权利要求15所述的制造存储元件的方法，

其中，在所述第四步骤中移除所述第一电极层的一部分之后，通过薄膜化或移除所述自旋势垒层的一部分使所述自旋势垒层的一部分的膜厚度值被设定为比所述设定膜厚度值低的值而形成所述低电阻区域。

17.根据权利要求15所述的制造存储元件的方法，

其中，将具有对氧化物的反应性高于所述第一电极层的材料用在所述第二电极层中，以及

其中，通过在膜厚度方向上穿过或进入在所述第四步骤中的其一部分被移除或薄膜化的所述第一电极层，在所述第五步骤中堆叠的所述第二电极层的一部分接触或接近所述自旋势垒层，从而还原在所述自旋势垒层中的部分区域中的氧化物来形成所述低电阻区域。

18.一种包括存储元件的磁头，其中，所述存储元件包括层结构，所述层结构包括：

存储层，包括垂直于膜表面的磁化，在所述存储层中，该磁化的方向相对于信息而改变；

其中，低电阻区域形成在以预定的设定膜厚度值形成的所述自旋势垒层的一部分中。

19.根据权利要求18所述的磁头，其中，通过在所述层结构的堆叠方向上流动的电流改变所述存储层的磁化的方向来执行所述存储层上的信息的存储。