CN1961377A - 自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器 - Google Patents

自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器 Download PDF

Info

Publication number
CN1961377A
CN1961377A CNA2005800148756A CN200580014875A CN1961377A CN 1961377 A CN1961377 A CN 1961377A CN A2005800148756 A CNA2005800148756 A CN A2005800148756A CN 200580014875 A CN200580014875 A CN 200580014875A CN 1961377 A CN1961377 A CN 1961377A
Authority
CN
China
Prior art keywords
layer
magnetic element
spin
barrier layer
spin barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800148756A
Other languages
English (en)
Inventor
瓦莱特·蒂埃里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN1961377A publication Critical patent/CN1961377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

本发明涉及一种提供可用于磁性存储器的磁性元件的方法和系统。该磁性元件包括被钉扎层、间隔层、自由层和自旋势垒层。间隔层是非磁性的，位于被钉扎层和自由层之间。当写电流通过磁性元件时，使用自旋转移可转换自由层。自由层位于间隔层和自旋势垒层之间。自旋势垒层设置成以减少外表面对自由层阻尼常数的影响。一方面，自旋势垒层具有高的面电阻，可基本消除自旋激励感应阻尼。另一方面，磁性元件也包括位于自旋势垒层和自由层之间的自旋累积层。自旋累积层具有高的导电性，最好由金属制成，且可有长的自旋扩散长度。

Description

自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器
技术领域
本发明涉及磁性存储系统，尤其涉及一种提供磁性元件的方法和系统，所述磁性元件在转换中使用自旋转移效应，且可使用较低的转换电流密度进行转换。
背景技术
图1A、1B和1C示出了可用于磁性存储器中的常规磁性元件10、10′和10″。应注意的是，对磁性存储器领域的发展所作的近期评论举例如下：由William Reohr等人于2002年9月在IEEE Circuits and D evices Magazine(pp.17-27)上发表的题为“Memories of Tomorrow”，以及由Saied Tehrani等人于2003年5月在Proceedings of the IEEE(vol.91，no.5，pp.703-714)上发表的题为“Magnetores istive Random Access Memory Using Magnetic TunnelJunctions”。常规磁性元件10是自旋阀，包括常规反铁磁(AFM)层12、常规被钉扎层14、常规导电间隔层16以及常规自由层18。也可使用其它层(图中未示)，例如接种层或覆盖层。常规被钉扎层14和常规自由层18是铁磁性的。因此，常规自由层18被示为具有可变的磁化方向19。常规间隔层16是非磁性的。AFM层12用于沿特定的方向固定或钉扎被钉扎层14的磁化方向。典型地当响应一外部磁场时，自由层18的磁化是自由旋转的。还示出可用于驱动电流通过常规磁性元件10的顶部电极(Top Contact)20和底部电极(BottomContact)22。
图1B中示出的常规磁性元件10’是自旋隧道结。常规自旋隧道结10’部分与常规自旋阀10类似。因此，常规磁性元件10’包括AFM层12’、常规被钉扎层14’、为绝缘势垒层16’的常规间隔层，以及具有可变磁化方向19’的常规自由层18’。常规势垒层16’的厚度足够薄，以使电子在常规自旋隧道结10’内隧穿。
常规磁性元件10”包括AFM层12”、常规被钉扎层14”、为电流限制层16”的常规间隔层、以及具有可变磁化19”的常规自由层18”。常规电流限制层16”是金属传导(此后称为导电通道15)的异质层混合区域，具有可以是绝缘体的高电阻区域(此后称为绝缘基体17)。铁磁层14”和18”之间的传导基本限制在导电通道15。常规磁性元件10”因此被称为电流限制磁致电阻效应薄膜结构。在下文的有关磁致电阻硬盘驱动读出头的内容中对常规磁性元件10”给出了更全面的描述：由M.Takagishi等人在IEEE Trans.Magn.38，2277(2002)上发表的题为“The Applicability of CPP-GMR Heads for Magnetic Recording”的文章。
分别由常规自由层18/18’/18”的磁化19/19’/19”和常规被钉扎层14/14’/14”的定向，决定常规磁性元件10/10’/10”各自的电阻变化。当常规自由层18/18’/18”的磁化19/19’/19”与常规被钉扎层14/14’/14”的磁化平行时，常规磁性元件10/10’/10”的电阻低。当常规自由层18/18’/18”的磁化19/19’/19”与常规被钉扎层14/14’/14”的磁化反向平行时，常规磁性元件10/10’/10”的电阻高。为检测常规磁性元件10/10’/10”的电阻，驱动电流通过常规磁性元件10/10’/10”。在存储器应用中典型的是，以CPP(current perpendicular to the plane，电流垂直于平面)方式驱动电流，并垂直于常规磁性元件10/10’/10”层(向上或向下，如图1A、1B或1C中所示的z方向)。在这种方式中，分别在顶部电极20、20’、20”和底部电极22、22’、22”之间驱动电流。
为克服与具有较高存储单元密度的磁性存储器相关的一些问题，可利用自旋转移转换常规自由层10/10’/10”的磁化19/19’/19”。在常规磁性元件10’的内容中描述了自旋转移，但自旋转移可同样适用于常规磁性元件10和10”。在以下发表的文章中详细描述了对自旋转移的现有认识：J.C.Slonczewski的“Current-driven Excitation of Magnetic Multilayers”，Journal of Magnetism andMagnetic Materials，vol.159，p.LI(1996)；L.Berger的“Emission of Spin Wavesby a Magnetic Multilayer Traversed by a Current”，Phys.Rev.B，vol.54，p.9353(1996)；FJ.Albert，J.A.Katine以及R.A.Buhrman的“Spin-polarized CurrentSwitching of a Co Thin Film Nanomagnet”，Appl.Phys.Lett，vol.77，No.23，p.3809(2000)；J.Slonczewski的“Conductance and exchange coupling of twoferromagnets separated by a tunneling barrier”，Phys.Rev.B 39，6995(1989)；以及Y.Huai等的“Observation of spin-transfer switching in deep submicron-sizedan low-resistance magnetic tunnel junctions”，Appl.Phys.Lett.84，3118(2004)。因此，下文说明的自旋转移现象是基于现有的知识，而不限于本发明的范围。
当自旋极化电流以CPP方式穿越诸如自旋隧道结10’之类的磁性多层时，入射在铁磁层上的电子的部分自旋角动量可被转移到铁磁层。尤其是，入射在常规自由层18’上的电子可将其部分自旋角动量转移到常规自由层18’。可认为这种角动量转移是作用在自由层磁化19’上的自旋转移扭矩(spin transfertorque，STT)。因此，如果电流密度足够高(约107～108A/cm2)，且自旋隧道结的侧向尺寸小(约小于200纳米)，自旋极化电流可转换常规自由层18’的磁化19’的方向。会发生自旋转移感应转换的阈值电流被称为临界电流IC。此外，为使自旋转移能够转换常规自由层18’的磁化19’的方向，一般认为常规自由层18’应足够薄，例如，对于钴(Co)最好约小于10纳米(nm)。当常规磁性元件10’的侧向尺寸小且在几百纳米的范围内时，基于自旋转移的磁化转换比其它转换机制占优势，且变得可观察到。因此，自旋转移适用于具有更小磁性元件10’的更高密度的磁性存储器。
作为代替或除使用外部转换场转换常规磁性元件10/10’/10”的常规自由层18/18’/18”的磁化方向外，也可以CPP方式使用自旋转移现象。例如，在常规磁性元件10’中，可将常规自由层18’的磁化19’从反向平行于常规被钉扎层14’的磁化转换为平行于常规被钉扎层14’的磁化。电流从常规自由层18’被驱动到常规被钉扎层14’(传导电子从常规被钉扎层14’移动到常规自由层18’)。可选的是，当电流从常规被钉扎层14’被驱动到常规自由层18’时(传导电子沿相反的方向移动)，自由层18’的磁化可从平行于常规被钉扎层14’的磁化的方向转换为反向平行于常规被钉扎层14’的磁化。
可使用广泛使用的自旋转移自旋扭矩模型确定临界电流IC的大小；对该模型的描述参见：J.C.Slonczewski的“Current-driven Excitation of MagneticMultilayers”，Journal of Magnetism and Magnetic Materials，vol.159，p.L1-L5(1996)；对该模型的进一步详细阐述参见：J.Grollier等人的“Field dependenceof magnetization reversal by spin transfer”，Phys.Rev.B 67，174402(2003)。根据Slonczewski模型，自旋转移组体的自由层的转换电流密度IC与以下表达式成比例：
αtMs[Heff-27πMs]/g(θ)
其中：
α＝现象学吉尔伯特(Gilbert)阻尼参数
t＝自由层的厚度
Ms＝自由层的饱和磁化
Heff＝自由层的有效场
g(θ)反应自旋转移效率
有效场Heff包括外磁场、形状各向异性场、平面内和平面外(即垂直)各向异性以及双极和交换场。垂直各向异性典型地缘自晶体的各向异性。g(θ)项取决于常规被钉扎层14’和常规自由层18’的磁化的相对角定向。
因此，临界电流IC与常规自由层18’的吉尔伯特阻尼参数α成比例。认为这同样适用于常规自旋阀磁致电阻效应元件，例如10以及常规电流限制磁致电阻效应元件10”。吉尔伯特阻尼参数α是无量纲参数，该参数量化常规自由层磁化18’的动态阻尼水平。假设剩余因素保持不变，α的减小导致IC同比例地减小，同时α的增大导致IC同比例地增大。对于嵌入在多层结构中的薄的常规磁性自由层18’，已示出总阻尼系数α大致可分为三部分：
α＝α°+(δαout+δαin)t0/tf
其中：
α°＝固有阻尼参数；
δαout＝由发生在自由层外界面处(例如在常规自由层18’和顶部电极20’之间)的过程引发的表面影响；
δαin＝由发生在自由层内界面处(例如在常规自由层18’和势垒层16’之间)的过程引发的表面影响；
t0＝任意标度长度；
tf＝以纳米为单位的自由层的厚度
固有阻尼参数α°仅取决于用于制造常规自由层18’的材料。任意标度长度t0不失一般性地依方便取值为3纳米。常规自由层18’的厚度tf是以纳米为单位的自由层的厚度。
内表面对阻尼参数的影响δαin取决于以下部分的详细结构和成分：常规自由层18’与常规势垒层16’之间的界面、常规势垒层16’自身、可能还有常规势垒层16’与常规被钉扎层14’之间的界面，以及常规被钉扎层14’。尤其是，磁性元件10’可受到δαout的明显和有害的影响，该影响可追溯到发生在自由层10′的顶部(外部)界面处的“自旋激励”。自旋激励阻尼源于角动量的损耗，常规自由层18’通过与可离开自由层而进入到顶部电极20’的自由电子进行交换耦合，产生时间依赖性磁化，从而造成所述角动量的损耗。诸如以下的文章对这类效应给予了详细的说明：Y.Tserkovnyak等人的“Dynamic stiffness of spinvalves”，Phys.Rev.B 67，140404(R)(2003)。对于现有技术中已知的具有自由层的典型厚度在1～5纳米范围内的磁致电阻效应薄膜结构，这类自旋激励感应阻尼是将IC降低到期望水平的制约因素。
因此，虽然可将自旋转移作为常规磁性元件10/10’/10”的转换机制，本领域的普通技术人员会容易认识到典型地需要高的电流密度，以感应转换常规的磁性元件10/10’/10”。尤其是，转换电流密度在几个107A/cm2数量级或更高。因此，使用高的写电流，以获得高的转换电流密度。对于高密度磁性随机存取存储器(MRAM)，高的工作电流导致出现设计上的问题，例如发热、功耗高、晶体管尺寸大以及其它问题。
因此，需要一种提供磁性存储元件的系统和方法，可在更低的电流密度下使用自旋转移转换所述磁性元件，且功耗更低。本发明正是针对这种需要提出的。
发明内容
本发明提出一种提供磁性元件的方法和系统，该磁性元件可用于磁性存储器。所述磁性元件包括被钉扎层、间隔层、自由层和自旋势垒层。间隔层是非磁性的，位于被钉扎层和自由层之间。当写电流通过所述磁性元件时，可使用自旋转移对自由层进行转换。自由层位于间隔层和自旋势垒层之间。自旋势垒层设置成以减少外表面对自由层阻尼常数的影响。一方面，自旋势垒层具有高的面电阻，可设置成基本消除自旋激励感应阻尼。另一方面，磁性元件也包括位于自旋势垒层和自由层之间的自旋累积层。自旋累积层具有高的导电性，且可有长的自旋散射长度。
根据在此公开的系统和方法，本发明提供一种磁性元件，该磁性元件可使用较低的电流密度利用自旋转移而被转换，并具有较低的转换电流密度相应的优点。
附图说明
图1A是常规磁性元件、常规自旋阀的图。
图1B是另一种常规磁性元件、常规自旋隧道结的图。
图1C是第三种常规磁性元件、常规电流限制磁致电阻效应薄膜结构的图。
图2A示出了根据本发明提供的部分磁性元件的第一实施例，该磁性元件的自旋转移转换使用降低的写电流密度。
图2B示出了根据本发明提供的部分磁性元件的第一实施例的另一种形式，该磁性元件的自旋转移转换使用降低的写电流密度。
图2C示出了根据本发明提供的部分磁性元件的第一实施例的第三种形式，该磁性元件的自旋转移转换使用降低的写电流密度。
图3A示出了根据本发明提供的部分磁性元件的第二实施例，该磁性元件的自旋转移转换使用降低的写电流密度。
图3B示出了根据本发明提供的部分磁性元件的第二实施例的另一种形式，该磁性元件的自旋转移转换使用降低的写电流密度。
图3C示出了根据本发明提供的部分磁性元件的第二实施例的第三种形式，该磁性元件的自旋转移转换使用降低的写电流密度。
图4示出了根据本发明提出的一种方法的一个实施例的流程图，以根据本发明提供磁性元件的一个实施例，该磁性元件的自旋转移转换使用降低的写电流密度。
具体实施方式
本发明涉及对诸如MRAM的磁性元件和磁性存储器的一种改进。以下说明旨在能够使本领域的普通技术人员理解和使用本发明，并在专利申请内容和必要的文件中提供下面的说明。对较佳实施例的各种修改对本领域的技术人员是显而易见的，且此处一般的原理可适用于其它实施例。因此，本发明不限于以下所示的实施例，而是适用于与在此描述的原理和特征一致的最大范围。
本发明提出一种可用于提供磁性元件的方法和系统，该磁性元件可用于磁性存储器。所述磁性元件包括被钉扎层、间隔层、自由层和自旋势垒层。间隔层是非磁性的，位于被钉扎层和自由层之间。当写电流通过所述磁性元件时，可使用自旋转移对自由层进行转换。自由层位于间隔层和自旋势垒层之间。自旋势垒层设置成以减少外表面对自由层阻尼常数的影响。一方面，自旋势垒层具有高的面电阻，可设置成基本消除自旋激励感应阻尼。另一方面，磁性元件也包括位于自旋势垒层和自由层之间的自旋累积层。自旋累积层具有高的导电性，且可有长的自旋散射长度。
将根据具有某些组成部分的特定磁性存储器和特定磁性元件说明本发明。然而，本领域的普通技术人员将很容易认识到，这种方法和系统会有效地用于其它磁性存储元件，这些磁性存储元件具有不与本发明矛盾的不同和/或其它的组成部分；以及/或者这种方法和系统会有效地用于其它磁性存储器，这些磁性存储器具有不与本发明矛盾的不同和/或其它的特征。本发明也以对自旋转移现象的现有理解为背景进行描述。因此，本领域的普通技术人员会容易认识到，对所述方法和系统的机制作出的原理性解释是以对自旋转移的现有理解为基础的。本领域的普通技术人员也会容易认识到，所述方法和系统是以与衬底有特定的关系的结构为背景进行描述。例如，如图所示，结构底部典型地比结构顶部更接近底下的利底。然而，本领域的普通技术人员会容易认识到，所述方法和系统符合其它与衬底具有不同关系的结构。此外，所述方法和系统是以某些合成和/或单一层的背景下进行描述。然而，本领域的普通技术人员会容易认识到，这些层可有其它结构。例如，虽然在单一自由层的情况下对所述方法和系统进行了描述，也不能排除将本发明用于合成的自由层。此外，本发明在具有特定层的磁性元件的情况下进行了描述。然而，本领域的普通技术人员会容易认识到，也可使用与本发明不矛盾的具有附加层和/或不同层的磁性元件。此外，某些组成部分被描述为是铁磁性的。然而，如在此使用的，术语“铁磁性”可包括亚铁磁性或类似的结构。因此，如在此使用的，术语“铁磁性”包括但不限于铁磁体和亚铁磁体。本发明也在单一元件的情况下进行了说明。然而，本领域的普通技术人员会容易认识到，本发明符合具有多个元件、位线和字线的磁性存储器的用途。本发明也在一特定机制、降低的自由层的阻尼常数、以提供更低的转换电流密度的情况下进行了说明。然而，本领域的普通技术人员会容易认识到，在此描述的方法和系统可与其它用于降低转换电流密度的机制诸如低饱和磁化自由层结合。
为根据本发明更详细说明所述方法和系统，请参见图2A，该图示出了本发明的部分磁性元件100的第一实施例，该磁性元件100的自旋转移转换使用更低的写电流密度。最好以CPP方式将磁性元件100用于诸如MRAM之类的磁性存储器中。因此，磁性元件100既可用于包括隔离晶体管在内(图中未示)的存储单元内，也可用于其它磁性存储器结构中。此外，磁性元件100最好使用分别靠近磁性元件100的顶部和底部的两接线端104和102。然而，不排除使用其它编号的接线端，例如靠近磁性元件中部的第三接线端。磁性元件100包括被钉扎层120、间隔层130和自由层140。磁性元件100通常也包括用于固定被钉扎层120的磁化122的钉扎层110，以及接种层(图中未示)和覆盖层(图中未示)。此外，磁性元件100设置成可使用自旋转移对自由层140进行写入操作。在一较佳实施例中，诸如自由层140的宽度w之类的侧向尺寸很小，最好小于200纳米。此外，在侧向尺寸之间最好有一些差异，以确保自由层140在自由层140的平面内具有一特定的易轴。
钉扎层110最好是AFM层110，该AFM层110通过交换耦合固定被钉扎层120的磁化122。被钉扎层120是铁磁性的。在一个实施例中，被钉扎层120是合成的。在这类实施例中，被钉扎层120包括被非磁性层隔开的铁磁层，并且被钉扎层120被设置成以使铁磁层以反向平行的方式排列。被钉扎层120可具有其它特征，以改进磁性元件100的性能。间隔层130是非磁性的。在一实施例中，间隔层130可以是诸如包括铜(Cu)在内的导电性的材料。在另一实施例中，间隔层130是包括诸如氧化铝之类的绝缘体在内的势垒层。在这类实施例中，势垒层130设置成以使载流子可在自由层140和被钉扎层120之间隧穿。在另一个实施例中，间隔层130是电流限制层。因此，间隔层130可分别对应图1A、图1B或图1C中示出的间隔层16、16’或16”。因此，参见上文中的图2A，磁性元件100可以是电流限制磁致电阻结构。
自由层140是铁磁性的。如上所述，自由层140最好具有某种形状各向异性，以使当平行或反向平行于被钉扎层120的磁化122时，自由层140的磁化142是稳定的。此外，自由层140可以是单一的，如图2A所示，也可以是合成的。
磁性元件100也包括自旋势垒层150。自旋势垒层150被设置成以减少外表面对自由层的阻尼常数α的影响。自旋势垒层150最好具有高的面电阻rb。在一较佳实施例中，高的面电阻至少为0.1Ω.μm2。在给出的实施例中，自旋势垒层150基本上是包括绝缘基体154内的导电通道152的电流限制层。由于减少外表面对阻尼常数的影响的自旋势垒层150的存在，自由层140的磁化142的临界转换电流被降低。
通过使用如上所述的普遍的自旋转移自旋扭矩模型，可理解自旋势垒层150的作用。尤其是，自旋势垒层150用于改变自由层140的外界面，由此降低了外表面对阻尼参数的影响，δαout，对总阻尼参数的影响。结果是临界电流被降低。
为更详细说明由于自旋势垒层150引起的临界电流降低，请参考Slonczewski模型。根据这个模型，自旋转移组体的自由层的临界电流IC与自由层140的现象学吉尔伯特阻尼参数α成比例。如上所述，对于嵌入在多层结构内的薄的磁性自由层140，已示出总阻尼系数α大致可分为三部分：
α＝α°+(δαout+δαin)t0/tf
因为固有阻尼参数α°取决于制造自由层140的材料，固有阻尼参数一般不可用于工程上降低临界电流。表面对阻尼参数的影响δαin取决于以下的详细结构和成分：自由层140和间隔层130之间的界面、间隔层130自身、可能还有间隔层130和被钉扎层120之间的界面，以及被钉扎层120。一般根据各种其它限制对120、130和140这些不同部分的成分和结构进行最优化。例如，这些限制可包括将磁性元件100的磁致电阻效应最大化、将磁性元件100的面电阻调整到预期的适当范围，以及其它限制。因此，一般不需要改变得到的δαin。
另一方面，有可能在不恶化其它重要性能的情况下，改变自由层140的外界面。尤其是，自旋势垒层150用于改变自由层140的外界面，由此降低外表面对阻尼参数的影响，δαout，对总阻尼参数的影响。在本应用中，外表面对阻尼参数影响的降低确保这个影响δαout比单独自由层140时的δαout小。
在本发明的一个较佳实施例中，自旋势垒层150具有至少为0.1Ω.μm2的高的面电阻rb。这样高的面电阻降低了自由层140的时间依赖性磁化与外电极104内的传导电子之间穿越自旋势垒层150的耦合。结果是，这种耦合可不再显著影响自由层150的磁化阻尼。换言之，自旋势垒层150的高的面电阻使得有效消除自旋激励感应附加阻尼，并因此减少表面对阻尼参数的影响δαout。因此，实现了有益降低转换自由层磁化142所需的临界电流大小IC。
在图2A示出的磁性元件100中，自旋势垒层150是电流限制自旋势垒层。自旋势垒层150是穿越层150平面的薄的异质层。自旋势垒层150因此具有称为导电通道152的金属(欧姆)导电区域，以及称为绝缘基体154的高电阻区域。绝缘基体154可以实际上是绝缘区域，或可以是仅具有相对于导电通道154高的电阻率。结果是，通过自旋势垒层150的电流传导基本限制在导电通道154内。在磁性元件100内，可通过改变导电通道154的尺寸和密度，调整自旋势垒层150的面电阻，从而相对容易达到rb的目标值。
在磁性元件100的一个较佳实施例中，电流限制自旋势垒层150的厚度最好在0.2～5nm之间。同样在一个较佳实施例中，自旋势垒层150主要由从铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)和镍(Ni)组成的组中选出的一种或多种材料的氧化物制成。导电通道152可对应氧原子含量较低的区域。在一个较佳实施例中，氧原子含量低于30％的区域被认为是导电通道152。高电阻率区域，即绝缘基体154，可对应氧原子含量更高的区域。在一个较佳实施例中，绝缘基体154可对应氧原子含量高于40％的区域。此外，最好通过向自旋势垒层150添加不容易氧化的金属元素或氧分离剂，引起整个自旋势垒层150的氧原子含量的侧向波动。例如，导电通道152可包括从铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)中选出的元素。
在电流限制自旋势垒层150的其它实施例中，电流限制自旋势垒层150的厚度最好在0.2～5nm之间。同样在这类较佳实施例中，自旋势垒层150主要由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组中选出的元素(基体元素)的氮化物制成。导电通道152对应氮原子含量较低的区域。在一较佳实施例中，导电通道152对应氮原子含量低于30％的区域。绝缘基体154对应高电阻率区域，最好是氮原子含量高于40％的区域。此外，最好通过向自旋势垒层150添加不容易与氮反应的金属元素或氮分离剂，引起整个自旋势垒层150的氮原子含量的侧向波动。例如，从铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)组成的组中选出的元素。
在工作中使用不同的读电流和写电流。在读的过程中使用较低的读电流。例如，可将1～500微安的电流作为读电流。这样的读电流使得可确定磁性元件100的状态，但不会引起自由层140的自旋转移感应转换。在写过程中，在适当的方向(即图2A中向上或向下)对磁性元件100施加至少与临界电流IC相等的写电流。由此，自由层140的磁化142可转换成与被钉扎层120的磁化122平行或反向平行。这样的写电流可在10～2000微安之间。
由此，自旋势垒层150降低了外表面对自由层的阻尼常数α的影响。结果是，自由层140的磁化142的临界转换电流降低。从而可改进磁性元件100的性能。
图2B示出根据本发明提供的部分磁性元件100′的第一实施例的另一种形式，该磁性元件的自旋转移转换使用降低的写电流密度。磁性元件100’的构造与磁性元件100类似。因此，磁性元件100’部分的标注与磁性元件100的类似。因此，磁性元件100’包括最好为AFM层的钉扎层110’、被钉扎层120’、间隔层130’、自由层140’以及自旋势垒层150’。最好使用电极102’和104’以CPP方式驱动电流。间隔层130’可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件100’的各层与磁性元件100的各层大致相同，且作用方式类似。
虽然自旋势垒层150’与自旋势垒层150作用方式类似，自旋势垒层150的结构却不同。尤其是，自旋势垒层150’是包括薄的绝缘层、半导体层或其它类似的层在内的隧道势垒。因此，通过电子隧穿(electronic tunneling)、电子跳越(eletron hoping)和/或热活化传导(thermally activated conduction)，可实现经过自旋势垒层150’的电流传导。在这类磁性元件100’中，可通过改变自旋势垒层150’的厚度和成分，调整自旋势垒层150’的面电阻。由此可达到rb的目标值。
在磁性元件100’的一个较佳实施例中，自旋势垒层150’的厚度在0.2～5nm之间。同样在一较佳实施例中，自旋势垒层主要由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)或镍(Ni)组成的组中选出的元素的氧化物制成。在磁性元件100’的另一个实施例中，自旋势垒层150’的厚度在0.2～5nm之间，且主要由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组中选出的元素的氮化物制成。而在另一个实施例中，自旋势垒层150’主要由半导体材料制成。在这类磁性元件100’中，自旋势垒层150’的厚度最好在0.2～5nm之间。在这类实施例中使用的半导体材料最好由硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)和碳(C)组成的组中选出的元素制成。
自旋势垒层150’降低了外表面对自由层的阻尼常数α的影响。由于自旋势垒层150’以类似上述的方式降低外表面对阻尼常数的影响，使自由层140’的磁化142’的临界转换电流降低。从而可改进磁性元件100’的性能。
图2C示出根据本发明提供的部分磁性元件100”的第一实施例的第三种形式，该磁性元件的自旋转移转换使用降低的写电流密度。磁性元件100”的构造与磁性元件100类似。因此，磁性元件100”部分的标注与磁性元件100和100’类似。因此，磁性元件100”包括最好为AFM层的钉扎层110”、被钉扎层120”、间隔层130”、自由层140”以及自旋势垒层150”。最好使用电极102”和104”以CPP方式驱动电流。间隔层130”可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件100”的各层与磁性元件100和100’的各层大致相同，且作用方式类似。
自旋势垒层150”可以是诸如自旋势垒层150的电流限制自旋势垒层，或诸如自旋势垒层150’的隧道自旋势垒层。因此，自旋势垒层150”与自旋势垒层150和150’作用方式类似。然而，在示出的磁性元件100”中，被钉扎层120”和自由层140”是合成的。因此，被钉扎层120”包括被非磁性间隔层126(最好是钌(Ru))隔开的铁磁层124和128。非磁性间隔层126设置成以使铁磁层124的磁化125和铁磁层128的磁化127以反铁磁性的方式耦合。类似地，自由层140”包括被非磁性间隔层146(最好是钌(Ru))隔开的铁磁层144和148。非磁性间隔层146设置成以使铁磁层145的磁化144和铁磁层147的磁化148以反铁磁性的方式耦合。
由此，与上述方式类似，自旋势垒层150’降低外表面对自由层的阻尼常数α的影响。结果是，自由层140”的磁化142”的临界转换电流降低。从而可改进磁性元件100”的性能。
图3A示出了根据本发明提供的磁性元件200部分的第二实施例，该磁性元件200具有降低的自旋用写电流密度。磁性元件200最好以CPP方式用于诸如MRAM之类的磁性存储器中。因此，磁性元件200可用于包括隔离晶体管(图中未示)的存储单元内，也可用于其它磁性存储器结构中。此外，磁性元件200最好利用分别靠近磁性元件200的顶部和底部的两个接线端204和202。然而，不排除使用其它数量的接线端，例如靠近磁性元件中部的第三接线端。磁性元件200包括被钉扎层220、间隔层230、自由层240、自旋累积层250和自旋势垒层260。磁性元件200通常也包括用于钉扎被钉扎层220的磁化222的钉扎层210，以及接种层(图中未示)和覆盖层(图中未示)。此外，对磁性元件200进行设置，以便可使用自旋转移对自由层240进行写入操作。在一个较佳实施例中，结果例如自由层240的宽度w这类的侧向尺寸很小，最好小于200纳米。此外，在侧向尺寸之间最好有一些差异，以确保自由层240在自由层240的平面内具有特定的易轴。
钉扎层210最好是AFM层210，该AFM层210通过交换耦合固定被钉扎层220的磁化222。被钉扎层220是铁磁性的。在一个实施例中，被钉扎层220是合成的。在这类实施例中，被钉扎层220包括被非磁性层隔开的铁磁层，并且被钉扎层120设置成以使铁磁层以反向平行的方式排列。被钉扎层220可具有其它特征，以改进磁性元件200的性能。间隔层230是非磁性的。在一个实施例中，间隔层230可以是导电性的，例如包括铜(Cu)。在另一个实施例中，间隔层230是包括诸如氧化铝之类的绝缘体的势垒层。在这类实施例中，势垒层230设置成以使载流子可在自由层240和被钉扎层220之间隧穿。在另一个实施例中，间隔层230是电流限制层。因此，间隔层230可分别对应图1A、图1B或图1C中所述的间隔层16、16’或16”。因此，参见上文中的图2A，磁性元件200可以是电流限制磁致电阻结构。
自由层240是铁磁性的。如上所述，自由层240最好具有某种形状各向异性，以使当平行或反向平行于被钉扎层220的磁化222时，自由层240的磁化242是稳定的。此外，自由层240可以是单一的，如图2A所示，也可以是合成的。
磁性元件200也包括自旋累积层250和自旋势垒层260。自旋累积层250和自旋势垒层260的组合用于改变自由层240的外界面，由此减少外表面对阻尼参数的影响δαout对总阻尼参数的影响。由此，自旋累积层250与自旋势垒层260组合，降低了外表面对自由层的阻尼常数α的影响。结果是，自由层240”的磁化242”的临界转换电流降低。从而可改进磁性元件200”的性能。
对自旋累积层250和自旋势垒层260的作用解释如下。自旋累积层250具有高的导电性(例如是金属的)。同样在一个较佳实施例中，自旋累积层250具有很长的自旋反转散射时间，或对等长的自旋扩散长度。因此，在本发明的一个较佳实施例中，自旋累积层250由很纯的、原子量相对小的、高导电性的金属制成，例如已知具有很长的自旋扩散长度的铝(Al)、铜(Cu)或银(Ag)。这类金属层在室温下的“长”自旋扩散长度的典型值是大于40纳米。进而，在本发明的一个较佳实施例中，自旋累积层的厚度在0.5和5nm之间，远小于自旋累积层中的自旋扩散长度。因为自旋累积层250的自旋扩散长度很长，通过由自由层240的时间依赖性磁化引发的自旋激励而迁入自旋累积层250的角动量长时间存在，并可累积。结果是，对于这一累积角动量向外输送到自旋势垒层260，存在某种非零概率。类似地，对于这一累积角动量向内输送回自由层240，存在某种非零概率。
自旋势垒层260与自旋势垒层150、150’和150”类似，并因此作用类似。在一个较佳实施例中，自旋势垒层260最好具有高的面电阻rb。尤其是，自旋势垒层260的以Ω.μm2为单位的面电阻足够大，使得无量纲乘积gr ↑↓rb大于10。量gr ↑↓是自由层240与自旋累积层250之间界面的自旋混合电导，以Ω-1.μm-2为单位。已在磁致电阻效应薄膜结构的磁电理论的内容中给出对自旋混合电导的定义，详见：K.Xia等人的“Spin torques in ferromagnetic/metalstructures”，Phys.Rev.B 65，220401(R)(2002)。金属/金属界面的自旋混合电导的典型值在100～1000Ω-1.μm-2范围内。因此，在本发明的一个较佳实施例中，自旋势垒层260具有大于0.01Ω.μm2的面电阻，且可能大于0.1Ω.μm2，以获得接近10的无量纲乘积。
当自旋势垒层260达到与自旋累积层250联合使用所要求的大的面电阻时，在自旋累积层250内累积的角动量向内输送回磁性自由层240的概率变得远大于穿越自旋势垒层260向外输送的概率。换言之，在自旋累积层250中累积的角动量愈发可能返回到自由层240中。这导致有效消除自旋激励感应附加阻尼，且因此降低外表面对阻尼参数δαout的影响。因此，实现有益降低自由层240的磁化转换所需的临界电流大小IC。
在所示的实施例中，自旋势垒层260本质上是电流限制层。因此，自旋势垒层260与图2A中示出的自旋势垒层150类似。参见上文中的图3A，自旋势垒层260是穿越层260平面的薄的异质层。自旋势垒层260因此具有称为导电通道262的金属(欧姆的)导电区域，以及称为绝缘基体264的高电阻率区域。绝缘基体264可以实际上是绝缘区域，或可以是仅具有比导电通道264高的电阻率。结果是，通过自旋势垒层260的电流传导主要限制在导电通道264内。在磁性元件200内，可通过改变导电通道264的尺寸和密度，调整自旋势垒层260的面电阻，从而相对容易达到rb的目标值。
在磁性元件200的一个较佳实施例中，电流限制自旋势垒层260的厚度最好在0.2～5nm之间。同样在一较佳实施例中，自旋势垒层260主要由选自由Al、B、Si、Ge、W、Nb、Mo、Ta、V、Ti、Cr、Fe、Co和Ni组成的组的的多个材料之一的氧化物制成。导电通道262可对应氧原子含量较低的区域。在一较佳实施例中，氧原子含量低于30％的区域被认为是导电通道262。高电阻率区域，即绝缘基体264，可对应更高的氧原子含量区域。在一个较佳实施例中，绝缘基体264对应氧原子含量高于40％的区域。此外，最好通过向自旋势垒层260添加不容易氧化的金属元素或氧分离剂，引起整个自旋势垒层260的氧原子含量的侧向波动。例如，导电通道262可包括由Cu、Ag、Au、Pt、Pd、Ir和Os组成的组中选出的元素。
在电流限制自旋势垒层260的另一个实施例中，电流限制自旋势垒层260的厚度最好在0.2和5nm之间。同样在这类较佳实施例中，自旋势垒层260主要由Al、B、Si、Ge、Ti组成的组中选出的元素(基体元素)的氮化物制成。导电通道262对应氮原子含量较低的区域。在一较佳实施例中，导电通道262对应氮原子含量低于30％的区域。绝缘基体264对应高电阻率区域，最好是氮原子含量高于40％的区域。此外，最好通过向自旋势垒层260添加不容易与氮反应的金属元素或氮分离剂，引起整个自旋势垒层260的氮原子含量的侧向波动。例如，从Cu、Ag、Au、Pt、Pd、Ir和Os组成的组中选择元素。
在工作中使用不同的读电流和写电流。在读的过程中使用较低的读电流。例如，可将1和500微安的电流作为读电流。这样的读电流可确定磁性元件200的状态，但不会导致自由层240发生自旋转移感应转换。在写过程中，在合适的方向(即图3A中向上或向下)对磁性元件200施加至少与临界电流IC相等的写电流。由此，自由层240的磁化242可转换为与被钉扎层220的磁化222平行或反向平行。这样的写电流可在10和2000微安之间。
因此，累积自旋角动量的自旋累积层250与使累积自旋角动量返回自由层240具有更高概率的自旋势垒层260组合，有助于降低外表面对自由层的阻尼常数α的影响。结果是，自由层240的磁化242的临界转换电流降低。从而可改进磁性元件200的性能。
图3B示出根据本发明提供的磁性元件200’部分的第二实施例的另一种形式，该磁性元件200’的自旋转移转换使用降低的写电流密度。磁性元件200’的构成与磁性元件200类似。因此，部分磁性元件200’的标注与磁性元件200的类似。因此，磁性元件200’包括最好为AFM层的钉扎层210’、被钉扎层220’、间隔层230’、自由层240’、自旋累积层250’以及自旋势垒层260’。最好使用电极202’和204’以CPP方式驱动电流。间隔层230’可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件200’的各层与磁性元件200的各层大致相同，且作用方式类似。
虽然自旋累积层250’和自旋势垒层260’的组合与自旋累积层250和自旋势垒层260的组合作用类似，但自旋势垒层260’的结构不同。尤其是，自旋势垒层260’是包括薄的绝缘层、半导体层或其它类似层的隧道势垒。因此，通过电子隧穿、电子跳越和/或热活化传导，可实现经过自旋势垒层260’的电流传导。在这类磁性元件200’中，可通过改变自旋势垒层260’的厚度和成分，调整自旋势垒层260’的面电阻。由此可达到rb的目标值。
在磁性元件200’的一较佳实施例中，自旋势垒层260’的厚度在0.2和5nm之间。同样在一较佳实施例中，自旋势垒层主要由Al、B、Si、Ge、W、Nb、Mo、Ta、V、Ti、Cr、Fe、Co或Ni组成的组中选出的元素的氧化物构成。在磁性元件200’的另一实施例中，自旋势垒层260’的厚度在0.2和5nm之间，且主要由Al、B、Si、Ge、Ti组成的组中选出元素的氮化物制成。而在另一实施例中，自旋势垒层260’主要由半导体材料制成。在这类磁性元件200’中，自旋势垒层260’的厚度最好在0.2和5nm之间。在这类实施例中使用的半导体材料最好由Si、Ge、Ga、Cd、Te、Sb、In、Al、As、Hg和C组成的组中选出的元素制成。
自旋累积层250’和自旋势垒层260’的组合降低了外表面对自由层240’的阻尼常数α的影响，与图3A中示出的方式类似。因为自旋累积层250’与自旋势垒层260’—同以与上述类似的方式降低外表面对阻尼常数的影响，自由层240’的磁化242’的临界转换电流降低。从而可改进磁性元件200’的性能。
图3C示出根据本发明提供的磁性元件200″部分的第二实施例的第三种形式，该磁性元件200″的自旋转移转换使用降低的写电流密度。磁性元件200”的构造与磁性元件200类似。因此，磁性元件200”部分的标注与磁性元件200和200’类似。因此，磁性元件200”包括最好为AFM层的钉扎层210”、被钉扎层220”、间隔层230”、自由层240”、自旋累积层250”以及自旋势垒层260”。最好使用电极202”和204”以CPP方式驱动电流。间隔层230”可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件200”的各层与磁性元件200和200’的各层大致相同，且作用方式相似。
自旋势垒层260”可以是诸如自旋势垒层250的电流限制自旋势垒层，或诸如自旋势垒层250’的隧道自旋势垒层。因此，自旋势垒层260”与自旋累积层250”的组合与自旋势垒层250和250’作用类似。然而，在示出的磁性元件200”中，被钉扎层220”和自由层240”是合成的。因此，被钉扎层220”包括被非磁性间隔层226(最好是Ru)隔开的铁磁层224和228。非磁性间隔层226设置成以使铁磁层224的磁化225和铁磁层228的磁化227以反铁磁性的方式耦合。类似地，自由层240”包括被非磁性间隔层246(最好是Ru)隔开的铁磁层244和248。非磁性间隔层246设置成以使铁磁层244的磁化245和铁磁层248的磁化247以反铁磁性的方式耦合。
因此，通过与上述磁性元件200类似的方式，自旋势垒层260”结合自旋累积层250”降低了外表面对自由层240的阻尼常数α的影响。结果是，自由层240”的磁化242”的临界转换电流降低。从而可改进磁性元件200”的性能。
因此，通过使用磁性元件100、100’、100”、200、200’和200”，对应的自由层130、140’、140”、100′、200及200’用转换磁化方向的临界电流被降低。因此，可改进功耗，并获得较低IC带来的其它益处。
图4示出根据本发明提出的一种方法的一个实施例的流程图，用以提供本发明的磁性元件的一个实施例。方法600以磁性元件100、100’、100”、200、200’和200”为背景进行描述。通过步骤302提供被钉扎层，例如被钉扎层120、120’、120”、220、220’和/或220”。在一个实施例中，步骤302包括提供合成的被钉扎层。通过步骤304提供间隔层130、130’、130”、230、230’和/或230”。步骤304可包括提供势垒层、导电层或电流限制层。通过步骤306提供自由层140、140’、140”、240、240’和/或240”。根据制作的实施例，通过步骤308可选择地提供自旋累积层240、240’或240”。在一个实施例中，步骤308包括在高真空沉积室内从高纯度金属靶上溅射形成自旋累积层250、250’或250”。通过步骤310提供自旋势垒层150、150’、150”、260、260’和/或260”。因此，可通过步骤310形成自旋扩散层150或250。在一个实施例中，步骤310包括在亚单层(sub-monolayer)高真空沉积室内从该所选基质元素的高纯度靶与所选氧分离剂的高纯度靶上交替共溅射出所选基质元素。调整共溅射，以获得选择的比例和总厚度。在这类实施例中，沉积后是自然氧化。在另一个实施例中，步骤310包括在亚单层高真空沉积室内从选出的基体元素高纯度靶与选出的氮分离剂的高纯度靶上交替反应共溅射。调整共溅射，以获得选择的比例和总厚度。应注意的是，使用氩气和氮气的混合气体作为溅射气体，可用于氮化该基体。这类实施例导致电流限制层作为自旋势垒层150或260。在另一个实施例中，步骤310通过在高真空沉积室内溅射由选用的基体元素构成的高纯度靶，提供隧道层150’或260’，之后在纯氧气构成的稀薄大气内进行自然氧化。为提供另一隧道自旋势垒层，可使用氩、氮混合气作溅射气体、在高真空沉积室内反应溅射由选用的基体元素构成的高纯度靶。然而，可通过在高真空沉积室内溅射由选用的半导体材料构成的高纯度靶，提供另一隧道自旋势垒层150’或160’。该磁性元件的其它部分以及相应的磁性存储器(未明确示出)。因此，可提供磁性元件100、100’、100”、200、200’和200”。
已公开了提供磁性元件的方法和系统，且可在较低转换电流密度下使用自旋转移对所述磁性元件进行写入操作。虽然已根据所示实施例对本发明进行了说明，本领域的技术人员会容易认识到，可对所述实施例进行修改，而这些修改仍在本发明的本质和范围之内。因此，在不超出所述附加权利要求的本质和范围的情况下，本领域的技术人员可进行许多修改。

Claims (43)

1.一种磁性元件，包括：
被钉扎层；
非磁性间隔层；以及
具有自由层磁化的自由层，且所述间隔层位于所述被钉扎层和所述自由层之间；以及
自旋势垒层，且所述自由层位于所述自旋势垒层和所述间隔层之间，所述自旋势垒层设置成以减少外表面对所述自由层的阻尼常数的影响；
其中所述磁性元件设置成，当写电流通过所述磁性元件时，允许由于自旋转移而使所述自由层的磁化发生转换。
2.如权利要求1所述的磁性元件，其特征在于所述自旋势垒层具有高的面电阻。
3.如权利要求2所述的磁性元件，其特征在于所述高的面电阻大于或于0.1Ω.μm2。
4.如权利要求1所述的磁性元件，其特征在于所述自旋势垒层设置成以基本消除自旋激励感应阻尼。
5.如权利要求1所述的磁性元件，其特征在于所述自旋势垒层是包括绝缘基体内的导电通道的电流限制层。
6.如权利要求5所述的磁性元件，其特征在于所述自旋势垒层包括来自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)和/或镍(Ni)组成的组的材料的氧化物。
7.如权利要求6所述的磁性元件，其特征在于所述导电通道包括所述氧化物的氧原子的百分含量低于30％的区域。
8.如权利要求6所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和/或锇(Os)。
9.如权利要求5所述的磁性元件，其特征在于所述自旋势垒层包含选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组的材料的氮化物。
10.如权利要求9所述的磁性元件，其特征在于所述导电通道包括所述氮化物的氮原子的百分含量低于30％的区域。
11.如权利要求9所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和/或锇(Os)。
12.如权利要求1所述的磁性元件，其特征在于所述自旋势垒层是隧道势垒，以使通过所述自旋势垒层的传导包括隧道跳跃和/或热活化传导。
13.如权利要求12所述的磁性元件，其特征在于所述自旋势垒层是绝缘体。
14.如权利要求12所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)组成的组的氧化物。
15.如权利要求12所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组的材料的氮化物。
16.如权利要求12所述的磁性元件，其特征在于所述自旋势垒层是半导体性的。
17.如权利要求16所述的磁性元件，其特征在于所述自旋势垒层包括选自硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)和碳(C)的组中的材料。
18.如权利要求1所述的磁性元件，其特征在于所述间隔层是导体、绝缘势垒层或电流限制层。
19.如权利要求1所述的磁性元件，其特征在于所述自由层是合成的自由层，其包括第一铁磁层、第二铁磁层，以及在所述第一铁磁层和所述第二铁磁层之间的非磁性间隔层；所述非磁性间隔层设置成以使所述第一铁磁层和所述第二铁磁层以反铁磁性的方式耦合。
20.如权利要求1所述的磁性元件，其特征在于所述自由层是合成的自由层，其包括第一铁磁层、第二铁磁层，以及在所述第一铁磁层和所述第二铁磁层之间的非磁性间隔层；所述非磁性间隔层设置成以使所述第一铁磁层和所述第二铁磁层以反铁磁性的方式耦合。
21.如权利要求1所述的磁性元件，其特征在于进一步包括：位于所述自旋势垒层和所述自由层之间的自旋累积层，所述自旋累积层具有高的导电性。
22.如权利要求21所述的磁性元件，其特征在于所述自旋累积层具有长的自旋扩散长度。
23.如权利要求21所述的磁性元件，其特征在于所述自旋累积层包括铝(Al)、铜(Cu)或银(Ag)。
24.如权利要求21所述的磁性元件，其特征在于所述自旋势垒层具有大于或等于0.01Ω.μm2的高的面电阻。
25.如权利要求21所述的磁性元件，其特征在于所述自旋势垒层设置成以基本消除自旋激励感应阻尼。
26.如权利要求21所述的磁性元件，其特征在于所述自旋势垒层是包括绝缘基体内的导电通道的电流限制层。
27.如权利要求26所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)和/或镍(Ni)组成的组的材料的氧化物。
28.如权利要求27所述的磁性元件，其特征在于所述导电通道包括所述氧化物的氧原子的百分含量低于30％的区域。
29.如权利要求27所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和/或锇(Os)。
30.如权利要求26所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组的材料的氮化物。
31.如权利要求30所述的磁性元件，其特征在于所述导电通道包括所述氮化物的氮原子的百分含量低于30％的区域。
32.如权利要求30所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和/或锇(Os)。
33.如权利要求21所述的磁性元件，其特征在于所述自旋势垒层是隧道势垒，以使通过所述自旋势垒层的传导包括隧道跳跃和/或热活化传导。
34.如权利要求33所述的磁性元件，其特征在于所述自旋势垒层是绝缘体。
35.如权利要求33所述的磁性元件，其特征在于所述自旋势垒层包括选自包括铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)的组的材料的氧化物。
36.如权利要求33所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成的组的材料的氮化物。
37.如权利要求33所述的磁性元件，其特征在于所述自旋势垒层是半导体性的。
38.如权利要求37所述的磁性元件，其特征在于所述自旋势垒层包括选自硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)和碳(C)的组中的至少一种元素。
39.如权利要求21所述的磁性元件，其特征在于所述间隔层是导体、绝缘势垒层或电流限制层。
40.如权利要求21所述的磁性元件，其特征在于所述自由层是合成的自由层，其包括第一铁磁层、第二铁磁层，以及在所述第一铁磁层和所述第二铁磁层之间的非磁性间隔层；所述非磁性间隔层设置成以使所述第一铁磁层和所述第二铁磁层以反铁磁性的方式耦合。
41.如权利要求21所述的磁性元件，其特征在于所述被钉扎层是合成的被钉扎层，其包括第一铁磁层、第二铁磁层，以及在所述第一铁磁层和所述第二铁磁层之间的非磁性间隔层；所述非磁性间隔层设置成以使所述第一铁磁层和所述第二铁磁层以反铁磁性的方式耦合。
42.一种提供磁性元件的方法，包括：
(a)提供被钉扎层；
(b)提供非磁性间隔层；以及
(c)提供具有自由层磁化的自由层，所述间隔层位于所述被钉扎层和所述自由层之间；以及
(d)提供自旋势垒层，所述自由层位于所述自旋势垒层和所述间隔层之间，所述自旋势垒层设置成以减少外表面对所述自由层的阻尼常数的影响；
其中所述磁性元件设置成当写电流通过所述磁性元件时，允许由于自旋转移而使所述自由层的磁化发生转换。
43.如权利要求42所述的磁性元件，其特征在于进一步包括：
(e)提供自旋累积层，所述自旋累积层位于所述自旋势垒层和所述自由层之间，且具有高的导电性。
CNA2005800148756A 2004-05-11 2005-05-11 自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器 Pending CN1961377A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/843,157 US7088609B2 (en) 2004-05-11 2004-05-11 Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US10/843,157 2004-05-11

Publications (1)

Publication Number Publication Date
CN1961377A true CN1961377A (zh) 2007-05-09

Family

ID=35309235

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800148756A Pending CN1961377A (zh) 2004-05-11 2005-05-11 自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器

Country Status (7)

Country Link
US (1) US7088609B2 (zh)
EP (1) EP1745488B1 (zh)
JP (1) JP2007537608A (zh)
KR (1) KR100869187B1 (zh)
CN (1) CN1961377A (zh)
DE (1) DE602005022180D1 (zh)
WO (1) WO2005112034A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546599A (zh) * 2008-03-25 2009-09-30 希捷科技有限公司 多级磁存储器件
CN102165530A (zh) * 2008-09-24 2011-08-24 高通股份有限公司 减少存储器装置的自由层的自旋抽运感应阻尼
CN102272844A (zh) * 2009-01-09 2011-12-07 美光科技公司 自旋力矩转移磁性随机存取存储器单元结构
CN102298962A (zh) * 2011-03-29 2011-12-28 清华大学 一种复合自由层stt-ram存储单元
CN101325087B (zh) * 2007-06-13 2012-07-25 株式会社日立制作所 自旋累积磁化反转型存储元件及自旋ram
CN101452990B (zh) * 2007-12-04 2014-08-20 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN104241286A (zh) * 2013-06-17 2014-12-24 索尼公司 存储元件、存储装置、制造存储元件的方法及磁头
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
CN112490353A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
CN112490354A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
CN112635649A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112635654A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112652703A (zh) * 2019-10-10 2021-04-13 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储器
CN112864307A (zh) * 2019-11-28 2021-05-28 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144563B2 (ja) * 2003-07-11 2008-09-03 ティアック株式会社 ディスク装置
JP4406250B2 (ja) * 2003-09-24 2010-01-27 株式会社東芝 スピントンネルトランジスタ
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7672086B1 (en) * 2004-04-28 2010-03-02 Western Digital (Fremont), Llc Method and system for providing a magnetic element having a current confined layer
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US20070085068A1 (en) * 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
JP5040105B2 (ja) 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP4758812B2 (ja) * 2006-04-26 2011-08-31 株式会社日立製作所 スピン流狭窄層を備えたスピン蓄積素子及びその作製方法
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7782577B2 (en) * 2006-06-06 2010-08-24 Infineon Technologies Ag MRAM structure using sacrificial layer for anti-ferromagnet and method of manufacture
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US7508042B2 (en) 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
JP2008166608A (ja) * 2006-12-28 2008-07-17 Tdk Corp スピンデバイス
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US20090097303A1 (en) * 2007-10-15 2009-04-16 Honeywell International Inc. MRAM with Resistive Property Adjustment
FR2925725B1 (fr) * 2007-12-21 2011-03-25 Commissariat Energie Atomique Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
FR2929041B1 (fr) * 2008-03-18 2012-11-30 Crocus Technology Element magnetique a ecriture assistee thermiquement
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) * 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7876603B2 (en) * 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8217478B2 (en) * 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US7944738B2 (en) * 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US8184476B2 (en) * 2008-12-26 2012-05-22 Everspin Technologies, Inc. Random access memory architecture including midpoint reference
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8120126B2 (en) 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7834410B2 (en) * 2009-04-13 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetic tunnel junction structure
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8558331B2 (en) 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8238143B2 (en) * 2009-12-15 2012-08-07 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
KR101676809B1 (ko) 2010-08-13 2016-11-16 삼성전자주식회사 발진기 및 그 동작방법
KR101676808B1 (ko) 2010-08-25 2016-11-17 삼성전자 주식회사 발진기 및 그 동작방법
KR101701979B1 (ko) 2010-09-02 2017-02-03 삼성전자 주식회사 발진기 및 그 동작방법
KR101740485B1 (ko) 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
KR101777264B1 (ko) 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
US8405171B2 (en) * 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US8576519B1 (en) * 2012-10-11 2013-11-05 HGST Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with magnetic damping material at the sensor edges
US20170200767A1 (en) * 2014-09-11 2017-07-13 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
US9734850B1 (en) 2016-06-28 2017-08-15 Western Digital Technologies, Inc. Magnetic tunnel junction (MTJ) free layer damping reduction
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10541269B2 (en) 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US10700125B2 (en) * 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated system chip with magnetic module
KR20220053248A (ko) * 2020-10-22 2022-04-29 삼성전자주식회사 자기 소자
US11957063B2 (en) * 2021-08-28 2024-04-09 Yimin Guo Magnetoresistive element having a nano-current-channel structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6418048B1 (en) * 2001-08-15 2002-07-09 Read-Rite Corporation Spin-dependent tunneling sensor suitable for a magnetic memory
JP2003101098A (ja) * 2001-09-20 2003-04-04 Ken Takahashi トンネル型磁気抵抗素子とそれを用いた磁気式デバイス及びその製造方法並びに製造装置
JP3897348B2 (ja) * 2002-03-29 2007-03-22 株式会社東芝 固体磁気素子及び固体磁気素子アレイ
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP4371781B2 (ja) * 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP4212397B2 (ja) * 2003-03-28 2009-01-21 株式会社東芝 磁気メモリ及びその書き込み方法
US7538987B2 (en) * 2003-07-03 2009-05-26 University Of Alabama CPP spin-valve element
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325087B (zh) * 2007-06-13 2012-07-25 株式会社日立制作所 自旋累积磁化反转型存储元件及自旋ram
CN101452990B (zh) * 2007-12-04 2014-08-20 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN101546599A (zh) * 2008-03-25 2009-09-30 希捷科技有限公司 多级磁存储器件
CN106328185A (zh) * 2008-09-24 2017-01-11 高通股份有限公司 减少存储器装置的自由层的自旋抽运感应阻尼
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
CN102165530A (zh) * 2008-09-24 2011-08-24 高通股份有限公司 减少存储器装置的自由层的自旋抽运感应阻尼
CN102272844A (zh) * 2009-01-09 2011-12-07 美光科技公司 自旋力矩转移磁性随机存取存储器单元结构
CN102272844B (zh) * 2009-01-09 2014-11-05 美光科技公司 自旋力矩转移磁性随机存取存储器单元结构
CN102298962A (zh) * 2011-03-29 2011-12-28 清华大学 一种复合自由层stt-ram存储单元
CN104241286A (zh) * 2013-06-17 2014-12-24 索尼公司 存储元件、存储装置、制造存储元件的方法及磁头
CN104241286B (zh) * 2013-06-17 2018-09-21 索尼公司 存储元件、存储装置、制造存储元件的方法及磁头
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
CN106783809B (zh) * 2016-11-23 2019-03-01 华东师范大学 一种同轴自旋电容及制备方法
CN112490353A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
CN112490354A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
CN112635649A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112635654A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112652703A (zh) * 2019-10-10 2021-04-13 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储器
CN112864307A (zh) * 2019-11-28 2021-05-28 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器

Also Published As

Publication number Publication date
KR20070004094A (ko) 2007-01-05
WO2005112034A3 (en) 2006-02-16
DE602005022180D1 (de) 2010-08-19
EP1745488B1 (en) 2010-07-07
US20050254287A1 (en) 2005-11-17
US7088609B2 (en) 2006-08-08
KR100869187B1 (ko) 2008-11-18
WO2005112034A2 (en) 2005-11-24
JP2007537608A (ja) 2007-12-20
EP1745488A4 (en) 2008-06-25
EP1745488A2 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1961377A (zh) 自旋势垒增强的磁致电阻效应元件以及使用这种元件的磁性存储器
CN101019190A (zh) 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器
CN101140952B (zh) 自旋金属氧化物半导体场效应晶体管
US10522746B1 (en) Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US9099188B2 (en) Magnetoresistive element
US9006848B2 (en) Nonvolatile magnetic memory device
US9614149B2 (en) Coherent spin field effect transistor
CN111095530A (zh) 磁性体与BiSb的层叠构造的制造方法、磁阻存储器、纯自旋注入源
US11587708B2 (en) Magnetic device with a hybrid free layer stack
CN1947272A (zh) 具有高垂直各向异性和平面内平衡磁化的自由层的自旋转移磁性元件
US20140291744A1 (en) Spin fet and magnetoresistive element
US11683994B2 (en) Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
JP6180972B2 (ja) 磁気抵抗素子および磁気メモリ
TW202034547A (zh) 自旋軌道轉矩磁性裝置及其製造方法
KR101636492B1 (ko) 메모리 소자
US8847288B2 (en) Spin transistors and memory
KR20190052492A (ko) 자기 메모리 장치
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
CN1294559C (zh) 具有共振隧穿效应的双势垒隧道结传感器
CN1753187A (zh) 基于双势垒隧道结共振隧穿效应的晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication