JP4406250B2 - スピントンネルトランジスタ - Google Patents

スピントンネルトランジスタ Download PDF

Info

Publication number
JP4406250B2
JP4406250B2 JP2003332103A JP2003332103A JP4406250B2 JP 4406250 B2 JP4406250 B2 JP 4406250B2 JP 2003332103 A JP2003332103 A JP 2003332103A JP 2003332103 A JP2003332103 A JP 2003332103A JP 4406250 B2 JP4406250 B2 JP 4406250B2
Authority
JP
Japan
Prior art keywords
layer
base
metal layer
spin
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003332103A
Other languages
English (en)
Other versions
JP2005101216A (ja
Inventor
利江 佐藤
公一 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003332103A priority Critical patent/JP4406250B2/ja
Priority to US10/926,090 priority patent/US7084470B2/en
Publication of JP2005101216A publication Critical patent/JP2005101216A/ja
Priority to US11/446,245 priority patent/US7265394B2/en
Application granted granted Critical
Publication of JP4406250B2 publication Critical patent/JP4406250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、高密度磁気記録読み出し用磁気ヘッドなどに用いられるスピントンネルトランジスタに関する。
巨大磁気抵抗効果(GMR効果)を利用したGMRヘッドの登場以来、磁気記録の記録密度は、年率100%で向上している。GMR素子は、強磁性体金属層/非磁性体金属層/強磁性体金属層のサンドイッチ構造の積層膜からなる。その一例として、強磁性体金属層の一方の磁化を固定し、他方の磁化を外部磁場に対応して自由に変化するものとし、両者の相対角度の余弦に関する変化を反映した抵抗値を検出するスピンバルブ型の磁気抵抗効果素子がある。
また、より高密度な磁気記録に対応するため、トンネル磁気抵抗効果(TMR効果)を利用したTMR素子の開発が進められている。TMR素子は強磁性体金属層/非磁性絶縁体/強磁性体金属層の積層膜からなり、強磁性体金属層間に電圧を印加して2つの強磁性体金属層間の磁化の相対的角度の変化をトンネル抵抗値の変化として検出する。
一方、スピントンネルトランジスタといわれる三端子素子の開発が行われている。その素子構造には、SMS(Semiconductor/Metal/Semiconductor)型、MIMS(Metal/Insulator/Metal/Semiconductor)型、MIMIM(Metal/Insulator/Metal/Insulator/Metal)型があるが、いずれもエミッタとコレクタに挟まれたベースが金属(磁性積層膜)からなる二重接合三端子素子である(MIMS構造について、特許文献1参照)。
特開平9-128719号公報(例えば、図1等)
上述のスピントンネルトランジスタは数100%の極めて大きな抵抗変化(MR)を示すが、一方でコレクタ電流がエミッタ電流の10-4と極めて小さく、コレクタ電流/エミッタ電流の比(電流透過率)が上がらない。過小な電流透過率は、消費電力、動作速度、ノイズなどの観点から好ましくない。
本発明はこの点を鑑みてなされたもので、電流透過率の高い、MR比の大きくスピントンネルトランジスタを提供することを課題とする。
上記課題を解決するために、本発明は、コレクタと、エミッタと、コレクタとエミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、コレクタ及びエミッタの一方とベース間に形成された障壁層とを備え、コレクタ及びエミッタの他方が半導体結晶層を具備し、半導体結晶層とベースとの間にパラジウム層を備えるスピントンネルトランジスタであって、前記ベースは、前記強磁性体金属層に隣接形成された非磁性体金属層、及び、前記非磁性体金属を介して前記強磁性体金属層と積層された、外部磁場を受けても磁化の変化しない強磁性体金属層を備えることを特徴とするスピントンネルトランジスタを提供する。
磁性積層膜をベース部に用いたスピントンネルトランジスタにおいて、ベース/コレクタ界面に薄い遷移金属シリサイド結晶層、遷移金属窒化物層、遷移金属炭化物層、あるいはPd層を介在させることにより、MR比が大きくかつ電流透過率の大きなスピントンネルトランジスタを得ることが可能となる。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
尚、実施の形態や実施例を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
(第1の実施の形態)
図1の断面模式図を参照しながら、本発明の第1の実施の形態に関わるスピントンネルトランジスタを説明する。
第1の実施の形態によるスピントンネルトランジスタは、シリコン等の結晶性半導体層(あるいは基板)1上に、エピタキシャル成長により形成された界面層3を介して順次積層された強磁性体金属層5、非磁性体金属層7、強磁性体金属層9、障壁層11、及び非磁性体金属層13を備える。
半導体層1がスピントンネルトランジスタのコレクタ、強磁性体金属層5、非強磁性体金属層7及び強磁性体金属層9がベース、非磁性体金属層13がエミッタである。また、ベースとエミッタ間には誘電体材料の障壁層11が形成され、強磁性体金属層9と非磁性体金属層13間にトンネル障壁が形成されている。よって、このスピントンネルトランジスタは、MIMS構造を持つ。
ベースの強磁性体金属層5は、その磁化M1が固定された磁化固着層であり、強磁性体金属層9はその磁化M2が外部磁場H(ゼロ以外)の印加により変化する磁化自由層である。つまり、ベースに図1の紙面左から右方向の外部磁場Hが印加されると、強磁性体金属層9の磁化は磁化M1と平行なM2となり、図1の紙面右から左方向の外部磁場H'が印加されると、強磁性体金属層9の磁化は磁化M1と反平行なM2'となる。磁化固着層の磁化は、外部磁場Hが印加されて若干動くことはあるが、その変化は磁化自由層の磁化の動きからすると些少であって、スピントンネルトランジスタの抵抗変化に影響を与えない程度のものである。
ベースの積層膜を通過する電流量は磁化M1とM2の相対角度の余弦に比例するため、外部磁場Hの下ではベース抵抗が最小となり、外部磁場H'の下ではベース抵抗が最大となる(磁気抵抗効果)。この外部磁場に依存した抵抗変化は、スピントンネルトランジスタを流れる電流/電圧値を測定することにより検知する。
尚、いわゆるスピンバルブ型では、強磁性体金属層9は印加磁場がゼロの状態において磁化が強磁性体金属層5の固着磁化に対して90°(図1の紙面垂直方向)をなすように設定される。また、反強磁性結合型のGMRによるベースでは、強磁性体金属層5、9は、印加磁場のゼロの状態で、互いに反強磁性結合しており(抵抗は最大となり)、所定磁場の影響下では反強磁性結合がきれて印加磁場と等しい方向に磁化が揃う(抵抗は最小となる)。
抵抗変化の測定は、コレクタ電流の測定により行う。そのためコレクタは、半導体層1
の側面や、界面層3に接する表面と反対側の裏面等に形成された電極(コレクタ端子C)を介して外部回路に接続される。
また、スピントンネルトランジスタでは、エミッタ、ベース間に電圧を印加して電子(ホットエレクトロンHE)を注入するため、これらも外部回路に接続される。つまり、ベースは層端部のベース端子Bを介して、エミッタは非磁性体金属層13あるいは非磁性体金属層13に接続した他の金属電極層等によるエミッタ端子Eを介して外部回路に接続される。
図2は、図1に示すスピントンネルトランジスタのエネルギーダイアグラムである。
エミッタとベース間にエミッタ電圧を印加して、エミッタからベースにホットエレクトロンHEを注入する。エミッタからベースに注入された電子(ホットエレクトロンHE)は、ベース内でそのスピンに依存した散乱を受けて、注入されたホットエレクトロンHEの一部(図2ではHE↑)が界面層3と半導体層1間のショットキー障壁を越えてコレクタに到達する。
このスピントンネルトランジスタの磁気抵抗効果比(MR比)は、強磁性体金属層5,9の磁化に平行なスピン磁気能率を持った電子(例えば、アップスピン電子HE↑)と反平行なスピン磁気能率を持った電子(ダウンスピン電子HE↓)の伝導度がベースの磁性積層膜中で等価でないことから生じる。そして、ショットキー障壁を越えてコレクタに到達したホットエレクトロンによって構成されるコレクタ電流が、端子を介して素子外に流れ出て検知される。
ここで、スピントンネルトランジスタの電流透過率が小さいことの主たる原因は、金属ベースと半導体コレクタの界面において、ホットエレクトロンが強い反射を受けるためと考えられる。この反射は、金属層/半導体層界面作成時に形成される界面バリアによる反射と、半導体層中と金属層中で電子の波長が異なるために生じる量子力学的反射とに分類されるが、特に界面バリアによる反射が大きく、これは、金属層と半導体層界面の材料に強く依存することがわかった。
まず、スピントランジスタのベース及びコレクタにおける電流透過率は近似的に(1)式の様に表すことができる。
Figure 0004406250
ここで、ICはコレクタ電流値、IEはエミッタ電流値を示し、TMSは金属層/半導体層界面の電流透過率、TMMは磁性積層膜(ベース)中の金属層/金属層界面の透過率、Dは磁性積層膜の厚さ、λは金属中の電子のスピン減衰長である。この式からわかるように、電流透過率を大きくするには、界面透過率が高く、かつスピン減衰長の長い材料を用い、ベース膜厚を工夫する必要がある。
本発明者らは、後述するように、非磁性体金属層13にAlを用い、障壁層11にAl23を用いて、種々のベース材料と厚さを持つホットエレクトロン・スピントンネルトランジスタを作製し、その電流/電圧特性から金属層/半導体層界面の電流透過率、金属層/金属層界面の電流透過率、及び金属中での電流減衰率を調べた。
表1に、金属層/半導体層界面の電流透過率に関する測定結果を示す。
Figure 0004406250
電流透過率はエミッタ電圧Vに依存するものの、Si単結晶上にエピタキシャル成長した結晶性金属シリサイドとSi単結晶の界面において最も透過率が高く、約10%以上が得られている。次いで、遷移金属窒化物及び遷移金属炭化物でSi単結晶との界面を形成した場合に透過率が高かった。Si単結晶と遷移金属窒化物や遷移金属炭化物界面では、Si原子の拡散が起こりにくく急峻な界面を形成しやすいため、電子の散乱がやや減少して電流透過率が高くなると考えられる。
表2に、金属層/金属層界面の電流透過率に関する測定結果を示す。
Figure 0004406250
表2かわらかるように、金属層/金属層界面の透過率は一般的に10%以上と高い。
表3に、非磁性体金属中の電子のスピン減衰長に関する測定結果を示す。表中のスピン減衰長λの単位はオングストロームである。
Figure 0004406250
表3からわかるように、非磁性体金属中のスピン減衰長は、Au(金)やCu(銅)などの貴金属中で長く、シリサイドや遷移金属窒化物、遷移金属炭化物、Pd(パラジウム)、Pt(プラチナ)中では短いことがわかった。
表4に、強磁性体金属中のスピン減衰長に関する測定結果を示す。
Figure 0004406250
表4に示すように、磁性体金属内の減衰長λは、スピンの向きに依存し、上向きスピン電子のスピン減衰長(λ↑)は50Å程度であるが、下向きスピン電子の減衰長(λ↓)は僅か約10Å(1nm)程度である。
以上のことから、次のことがわかる。
(1)金属層/金属層界面の透過率に比較して、金属層/半導体層界面の電流透過率が著しく低い。
(2)Siとの界面におけるスピン透過率の高い、コバルトシリサイド(Coシリサイド)、ニッケルシリサイド(Niシリサイド)、遷移金属炭化物、遷移金属窒化物、パナジウム(Pd)層などの金属中ではスピン減衰長が短い。
(3)高いMR比を得るためには約1nm以上の強磁性体の平均膜厚が必要である。
従って、Siとの界面透過率の高い、Coシリサイド、Niシリサイド等の薄いシリサイド層や薄い遷移金属炭化物層、遷移金属窒化物層、Pd層をベース金属と半導体との界面に介在させることが、電流透過率の増大に極めて有効であることが分かった。
しかしながら、これらの薄膜中ではスピン減衰長λが短く、電流減衰率が大きいので、その膜厚は約1nm以下であることが好ましい。ここで、本明細書における平均膜厚とは、例えば膜断面の10箇所についてその膜厚を測定した平均の値であり、約1nmとは、1nmの膜の作成誤差を含む趣旨である。
遷移金属シリサイド層は、結晶層、好ましくは単結晶半導体上のエピタキシャル層とすることが好ましい。アモルファスの遷移金属シリサイド層では、後述の比較例にあるように電流透過率は大きくならないからである。
また、Pd層はAu層よりも電流透過率を改善する。さらに、遷移金属窒化物層、遷移金属炭化物層を用いると、界面でアモルファスシリサイドの形成を抑制できるため、電流透過率を改善できる。
尚、界面層3を用いる金属と半導体の界面は、金属ベース・半導体エミッタ間及びベース金属・半導体コレクタ間のいずれでもよい。ベース・半導体エミッタ間に界面層3を用いる場合には、ベース・金属コレクタ間の界面にホットエレクトロン生成用の障壁層を形成することができる。
スピントンネルトランジスタの各層の材料としては、次のものを使うことができる。
半導体層1には、Si(シリコン)、SiGe、Ge(ゲルマニウム)、またはこれらのいずれかを備える半導体化合物等を用いることができる。また、半導体層1の膜厚は、
約300以上約500μm以下である。
ベース中の強磁性体金属層5及び強磁性体金属層9には、Ni、Fe、Co、およびこれらのいずれかを含む強磁性体合金等を用いることができる。磁化固着層である強磁性体金属層5には、外部磁化の中でも磁化が動かないようにする必要がある。その一方法として、磁化固着層に保磁力の大きい材料を用いることができる。保磁力の小さい強磁性体材料を用いる際には、その磁化を固着するためのバイアス膜が必要になる。例えば、バイアス膜として硬質磁性体膜を用いて、その漏洩磁場によって磁化固着層の磁化を固定することができる。また、硬質磁性体層にかえて反強磁性体層を用い、磁化固着層と反強磁性体層との交換磁気結合によって磁化固着層の磁化を固定することもできる。磁化自由層である強磁性体金属層9には、保磁力の小さい材料を用い、外部磁場によって磁化が回転できるようにする必要がある。
強磁性体金属層5、9の平均厚さは、約0.3nm以上約5nm以下、ホットエレクトロンのスピン情報を良好に保ち、金属層の結晶性を良好に保つには約1nm以下とするのが好ましい。
ベース中の非磁性体金属層7には、Cu、Au、Al(アルミニウム)、あるいはこれらのいずれかを含み、非磁性体金属性を示す合金等を用いることができる。
ベース中の非磁性体金属層7の平均厚さは、約3nm以上約30nm以下とし、高いMR率を得るためには約5nm以上約20nm以下である。
エミッタの非磁性体金属層13には、Cu、Al、Au、Ti(チタン)、Ta(タンタル)、W(タングステン)、Mo(モリブデン)、Ptまたは、これらのいずれかを含み非磁性体金属性を示す合金、もしくはそれらの積層膜等を用いることができる。エミッタの非磁性体金属層13の厚さは、
エミッタの非磁性体金属層13の厚さは、約10以上約200nm以下とすることができる。
以上説明したように、半導体層と金属との界面に、透過率の高い、Coシリサイド、Niシリサイド等の薄いシリサイド層や薄い遷移金属炭化物層、遷移金属窒化物層、Pd層を介在させることにより、スピントンネルトランジスタの電流透過率を増大させることができる。
(第2の実施の形態)
図3は、本発明の第2の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図である。
この実施の形態のスピントンネルトランジスタは、ベースにCu等の非磁性体金属層、及び磁化自由層である強磁性体金属層9を備え、エミッタに磁化の固着された強磁性体金属層17を備える。エミッタの強磁性体金属層17とベース間には、障壁層11を介して強磁性トンネル接合が形成されている。
本実施の形態では、第1の実施の形態に比べてベース内の合計膜厚を薄くすることができ、またベース内の金属層間の界面数を減らすことができる。そのため、電流透過率を増大させるのに有利であるが、一方、トンネル接合を透過する際のスピン反転現象などによりMR比が延びない(100%程度)であるという欠点も併せ持つ。
次に、本発明の各実施例について説明する。
(実施例1)
実施例1は、第1の実施の形態におけるスピントンネルトランジスタに関する。
まず、実施例1のスピントンネルトランジスタの各層材料とその作成方法について説明する。
まず、Si基板1上に厚さ約1nmのCoSi2層3を形成して、その上にCo84Fe16層5、Cu層7、Co84Fe16層9からなるベースを成膜した。成膜には、マルチチャンバのMBE(Molecular Beam Epitaxy)装置を用い、2×10-10torrにて作成した。
最初に、MBE装置の第1のチャンバ内で、n+Siウェファーの(111)基板面について、約500℃、約2時間、続いて約700℃、約0.5時間の条件で加熱し、吸着ガスの除去を行った。
引き続き、弱いSiフラックス中で約840℃に加熱し、表面酸化膜を除去した。この段階で、RHEED(Reflection High Energy Electron Diffraction)により、Si基板1表面の7x7構造を確認した。
このSi基板1表面に、バッファー層としてノンドープSiを約700℃で約1μmの厚さに形成した。その後、ストイキオメトリック(化学量論)量のCo及びSiを同時蒸着し、約600℃において約10分間アニールすることにより、厚さ約1nmのCoSi2層3を形成した。
ベースのCo84Fe16層5(厚さ約2nm)、Cu層7(厚さ約5nm)、Co84Fe16層9(厚さ約2nm)の形成は、第2のチャンバ内でイオンビーム・スパッタ法により、行った。2つの強磁性体金属層5,9の磁気的な一軸異方性を付与するために、Co84Fe16層の成膜は約1000Oeの磁場を印加して行った。
続いて、第3のチャンバ内でAl23トンネル障壁層11(厚さ約1.5nm)を、O2分圧約10-5torrのもとで、Alソースを用いて形成した。
その後、厚さ約200nmのCaF2層間絶縁膜を形成し、フォトリソグラフィとエッチングにより、ベース/エミッタ間のトンネル接合の面積を50×50μm2とした後、Al層(厚さ約10nm)とAu層(厚さ約100nm)の積層エミッタ(電極)を形成した。
このトランジスタの面内(図1では、紙面左右方向)に磁場を印加して、このスピントンネルトランジスタの電流/電圧特性を測定して、電流透過率及びMR比を求めた。
その結果、エミッタ電圧約1.5Vにおける電流透過率及びMR比はそれぞれ約5.0x10-2及び約314%、エミッタ電圧約2Vにおける電流透過率及びMR比はそれぞれ約5.9x10-2及び約289%であった。
(比較例1)
実施例1の比較として、Si基板上にアモルファスのCoSi2層(約1nm)を形成し、その他の構造は実施例1と等しいスピントンネルトランジスタを作成し、電流透過率及びMR比を測定した。アモルファスCoSi2層の形成は、実施例1と同様にしてCoとiを同時蒸着した後、アニールを行わずにアモルファス層のままとした。このスピント
ンネルトランジスタは、エミッタ電圧1.5Vにおいて電流透過率1×10-4、MR比は約300%だった。MR比は結晶のCoSi2を用いたスピントンネルトランジスタと同程度であるが、電流透過率は著しく減少した。
(比較例2)
実施例1と同様な方法により、Si基板上に厚さ1nmのAu層を介して、ベースのCo84Fe16層(厚さ約2nm)、Cu層(厚さ約5nm)、Co84Fe16層(厚さ約2nm)、Al23障壁層、Alエミッタ層を備えるスピントンネルトランジスタを作製した。
このトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比はそれぞれ約2.8x10-3及び約99%であり、実施例1に比較して1桁以上低い電流透過率を示した。
(実施例2)
実施例2は、第1の実施の形態におけるスピントンネルトランジスタに関する。
Si基板1上に、厚さ約1nmのTiN層3を介して実施例1と同様のCo84Fe16層5(厚さ約2nm)Cu層7(厚さ約5nm)、Co84Fe16層9(厚さ約2nm)からなるベースを持つスピントンネルトランジスタを作製した。TiN層3は、イオンビーム・スパッタにより作製した。その他の層の成膜は実施例1と同様とした。
このスピントンネルトランジスタのエミッタ電圧1.5Vにおける電流透過率及びMR比はそれぞれ約2.5x10-2及び約280%であった。
TiN層3をTiCやFeNに変えて同様な素子を作製したところ、TiC層を用いたトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比は、それぞれ約2.1x10-2及び約260%であった。FeNとした素子のトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比は、それぞれ約1.3x10-2及び約290%であった。
(実施例3)
実施例3は、第2の実施の形態におけるスピントンネルトランジスタに関する。
実施例1と同様な方法により、Si基板1上に厚さ約1nmのCoSi2層3を介してCu層15(厚さ約5nm)、Ni81Fe19層9(厚さ約4nm)、Al23層11、Fe層17(厚さ約10nm)を備えるスピントンネルトランジスタを作製した。Fe層17の上には、厚さ約100nmのAu電極を形成した。
このトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比はそれぞれ約4.1x10-2及び約101%、エミッタ電圧約2Vにおける電流透過率及びMR比はそれぞれ約5.5x10-2及び約96.6%であった。
(比較例3)
実施例3における厚さ約1nmのCoSi2層の替わりに、厚さ約1nmのAu層を用いたスピントンネルトランジスタを、実施例2と同様の方法により作製した。このトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比はそれぞれ約3.9x10-3及び約93%であり、実施例2に比較して1桁以上低い電流透過率を示した。
(実施例4)
実施例4は、第2の実施の形態におけるスピントンネルトランジスタに関する。
実施例2と同様な方法により、Si基板1上に、厚さ約1nmのPd層3を介して、ベースのCu層15(厚さ約5nm)とNi81Fe19層9(厚さ約4nm)、Al23障壁層11、Co84Fe16層17(厚さ約10nm)を備えるスピントンネルトランジスタを作製した。Co84Fe16層17上には、厚さ約100nmのAu電極を形成した。
このトランジスタのエミッタ電圧約1.5Vにおける電流透過率及びMR比はそれぞれ約3.2x10-2及び約62%、エミッタ電圧約2Vにおける電流透過率及びMR比はそれぞれ約4.4x10-2及び約60.4%であった。
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載された発明の要旨の範疇において様々に変更可能である。
また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
さらに、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
本発明の第1の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図。 第1の実施形態によるスピントンネルトランジスタのエネルギー・ダイアグラム。 本発明の第2の実施形態に関わるスピントンネルトランジスタを説明するための断面模式図。
符号の説明
1・・・半導体層
3・・・界面層
5・・・非強磁性体金属層
7・・・強磁性体金属層
9・・・強磁性体金属層
11・・・障壁層
13・・・非磁性体金属層
15・・・非磁性体金属層
17・・・強磁性体金属層

Claims (1)

  1. コレクタと、
    エミッタと、
    前記コレクタと前記エミッタ間に形成され、磁化が外部磁場を受けて変化する強磁性体金属層を備えるベースと、
    前記コレクタ及びエミッタの一方と前記ベース間に形成された障壁層とを備え、
    前記コレクタ及びエミッタの他方が半導体結晶層を具備し、前記半導体結晶層と前記ベースとの間にパラジウム層を備えるスピントンネルトランジスタであって、
    前記ベースは、前記強磁性体金属層に隣接形成された非磁性体金属層、及び、前記非磁性体金属を介して前記強磁性体金属層と積層された、外部磁場を受けても磁化の変化しない強磁性体金属層を備えることを特徴とするスピントンネルトランジスタ。
JP2003332103A 2003-09-24 2003-09-24 スピントンネルトランジスタ Expired - Fee Related JP4406250B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003332103A JP4406250B2 (ja) 2003-09-24 2003-09-24 スピントンネルトランジスタ
US10/926,090 US7084470B2 (en) 2003-09-24 2004-08-26 Spin tunnel transistor
US11/446,245 US7265394B2 (en) 2003-09-24 2006-06-05 Spin tunnel transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003332103A JP4406250B2 (ja) 2003-09-24 2003-09-24 スピントンネルトランジスタ

Publications (2)

Publication Number Publication Date
JP2005101216A JP2005101216A (ja) 2005-04-14
JP4406250B2 true JP4406250B2 (ja) 2010-01-27

Family

ID=34419004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003332103A Expired - Fee Related JP4406250B2 (ja) 2003-09-24 2003-09-24 スピントンネルトランジスタ

Country Status (2)

Country Link
US (2) US7084470B2 (ja)
JP (1) JP4406250B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
WO2009031387A1 (ja) * 2007-09-06 2009-03-12 Fuji Electric Holdings Co., Ltd. (Fe,Co,Ni)SiB自由層を有する強磁性トンネル接合素子
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9553163B2 (en) 2012-04-19 2017-01-24 Carnegie Mellon University Metal-semiconductor-metal (MSM) heterojunction diode
WO2014039550A1 (en) * 2012-09-04 2014-03-13 Carnegie Mellon University A hot-electron transistor having metal terminals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217703B2 (ja) 1995-09-01 2001-10-15 株式会社東芝 磁性体デバイス及びそれを用いた磁気センサ
GB0006142D0 (en) * 2000-03-14 2000-05-03 Isis Innovation Spin transistor
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same

Also Published As

Publication number Publication date
US7084470B2 (en) 2006-08-01
JP2005101216A (ja) 2005-04-14
US20050079665A1 (en) 2005-04-14
US7265394B2 (en) 2007-09-04
US20060220162A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP3085663B2 (ja) メモリー素子に情報を書き込む方法およびメモリー素子から情報を非破壊的に読み出す方法
JP4487472B2 (ja) 磁気抵抗効果素子、及びこれを備える磁気ヘッド、磁気記録装置、磁気メモリ
US7554776B2 (en) CCP magnetic detecting element including a self-pinned CoFe layer
JP3565268B2 (ja) 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US7428130B2 (en) Magnetoresistive element, magnetic head, magnetic storage unit, and magnetic memory unit
JP4896587B2 (ja) 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004524708A (ja) 磁気抵抗効果素子とこれを用いた磁気抵抗効果型磁気ヘッド、磁気記録装置および磁気抵抗効果型メモリー装置
JP2002208744A (ja) 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置
JP6806199B1 (ja) 磁気抵抗効果素子およびホイスラー合金
US20070048485A1 (en) Magnetoresistive effect element, magnetic head, magnetic storage device and magnetic memory device
JP2005050842A (ja) 交換結合膜及びこの交換結合膜の製造方法並びに前記交換結合膜を用いた磁気検出素子
EP0845820A2 (en) Magnetoresistive device and magnetoresistive head
JP2000106462A (ja) 磁気素子とそれを用いた磁気メモリおよび磁気センサ
JP3691898B2 (ja) 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子
JP2001217480A (ja) スピンバルブ型薄膜磁気素子およびその製造方法、およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
JP2007194327A (ja) トンネル型磁気検出素子
US6917492B2 (en) Magnetoresistive element and method for manufacturing the same and nonvolatile memory including the same
US7265394B2 (en) Spin tunnel transistor
JP2008091551A (ja) 磁気抵抗効果素子、磁気記憶装置、および磁気メモリ装置
JP4387955B2 (ja) 磁気抵抗効果素子
JP3520192B2 (ja) 磁気素子とそれを用いた磁気部品および電子部品
JP3092916B2 (ja) 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
JP2001052315A (ja) スピンバルブ型薄膜磁気素子及び薄膜磁気ヘッド及びスピンバルブ型薄膜磁気素子の製造方法
JP2002232039A (ja) スピンバルブ型巨大磁気抵抗効果素子、磁気抵抗効果型磁気ヘッド、およびこれらの製造方法
WO2023228308A1 (ja) 磁気抵抗効果素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees