CN100350496C - 磁存储装置及其制造方法 - Google Patents

磁存储装置及其制造方法 Download PDF

Info

Publication number
CN100350496C
CN100350496C CNB021611378A CN02161137A CN100350496C CN 100350496 C CN100350496 C CN 100350496C CN B021611378 A CNB021611378 A CN B021611378A CN 02161137 A CN02161137 A CN 02161137A CN 100350496 C CN100350496 C CN 100350496C
Authority
CN
China
Prior art keywords
mentioned
memory
magneto
wiring
resistance effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021611378A
Other languages
English (en)
Other versions
CN1442860A (zh
Inventor
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1442860A publication Critical patent/CN1442860A/zh
Application granted granted Critical
Publication of CN100350496C publication Critical patent/CN100350496C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

磁存储装置具备:第一存储器部和在第一方向与第一存储器部相邻并共用沿第一方向延伸的第一布线的第二存储器部,分别具有沿第二方向延伸的多个第二布线和第三布线、多个磁阻效应元件彼此串联连接的第一和第二存储元件部以及连接在第一和第二存储元件部一端上的第一和第二开关元件;第一和第二存储元件部分别在第一和第二布线之间以及第一和第三布线之间与上述布线间隔配置磁阻效应元件。

Description

磁存储装置及其制造方法
技术领域
本发明涉及一种磁存储装置及其制造方法,尤其是涉及利用通过隧道磁阻(TMR:Tunneling Magnrto Resistive)效应存储1、0的信息的MTJ(磁隧道结:Magnetic Tunnel Junction)元件来构成存储单元的磁随机存取存储器(MRAM:Magnetic Random Access Memory)。
背景技术
近年来,提出多个由新的原理来存储信息的存储器,其中之一是利用隧道磁阻(TMR:Tunnel Magneto-Resistance)效应的磁随机存取存储器(MagneticRandom Access Memory:下面称为MRAM)。例如,Roy Scheuerlein等人在ISSCC2000Technical Digest P.128[A 10ns Read and Write Non-VolatileMemory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell]中公开了这种MRAM。
图22A、22B、22C表示现有技术的磁存储装置的MTJ(磁隧道结)元件的截面图。下面说明用作MRAM的存储元件的MTJ元件。
如图22A所示,MTJ元件30具有由两个磁性层(强磁性层)41、43夹持绝缘层(隧道结层)42的结构。在MRAM中,通过该MTJ元件30来存储1、0的信息。通过MTJ元件30中两个磁性层41、43的磁化方向平行或逆平行来判断该1、0的信息。这里,所谓平行是指两个磁性层41、43的磁化方向相同,所谓逆平行是指两个磁性层41、43的磁化反向平行。
即,如图22B所示,在两个磁性层41、43的磁化方向平行的情况下,夹在这两个磁性层41、43中的绝缘层42的隧道电阻最低该状态例如为1的状态。另一方面,如图22C所示,在两个磁性层41、43的磁化方向逆平行的情况下,夹在这两个磁性层41、43中的绝缘层42的隧道电阻最高。该状态例如为0的状态。
另外,通常在两个磁性层41、43的一侧配置反强磁性层103。该反强磁性层103是通过固定一侧磁性层41的磁化方向并仅改变另一侧磁性层43的磁化方向来容易地写入信息的部件。
图23表示现有技术的磁存储装置中配置成矩阵状的MTJ元件。图24表示现有技术的磁记录装置的星形曲线。图25表示现有技术的磁记录装置的磁滞曲线。下面,简单说明对MTJ元件的写入动作的原理。
如图23所示,MTJ元件30被配置在彼此交叉的写入字线22与位线(数据选择线)35的交点上。通过在写入字线22及位线35中分别流过电流,使用由流过该两个布线22、35的电流产生的磁场,使MTJ元件30的磁化方向平行或逆平行来实现数据的写入。
例如,在写入时,在位线35中仅流过朝向一个方向的电流I1,在写入字线22中,对应于写入数据流过朝向一个方向或另一方向的电流I2、I3。这里,当写入字线22中流过朝向一个方向的电流I2时,MTJ元件30的磁化方向变为平行(“1”的状态)。另一方面,当写入字线22中流过朝向另一方向的电流I3时,MTJ元件30的磁化方向变为逆平行(“0”的状态)。
因此,MTJ元件30的磁化方向改变如下。即,若选择的写入字线22中流过电流,则在MTJ元件30的长边方向、即Easy-Axis(易磁化轴)方向产生磁场Hx。另外,若选择的位线35中流过电流,则在MTJ元件30的短边方向、即Hard-Axis(难磁化轴)方向产生磁场Hy。由此,位于选择的写入字线22及选择的位线35的交点上的MTJ元件30受到易磁化轴方向的磁场Hx与难磁化轴方向的磁场Hy的合成磁场的作用。
这里,如图24所示,易磁化轴方向的磁场Hx与难磁化轴方向的磁场Hy的合成磁场大小位于用实线表示的星形曲线的外侧(斜线部分)的情况下,可使磁性层43的磁化方向反转。相反,易磁化轴方向的磁场Hx与难磁化轴方向的磁场Hy的合成磁场大小位于星形曲线的内侧(空白部分)的情况下,不能使磁性层43的磁化方向反转。
另外,如图25的实线及虚线所示,改变MTJ元件30的电阻值所需的易磁化轴方向的磁场Hx的大小随难磁化轴方向的磁场Hy大小变化。利用该现象,可仅使配置成阵列状的存储单元中、存在于选择的写入字线22及选择的位线35交点上的MTJ元件的磁化方向变化,改变MTJ元件30的电阻值。
另外,用MR(磁阻:Magneto Resistive)比表示MTJ元件30的电阻值变化率。例如,若在易磁化轴方向产生磁场Hx,则MTJ元件30的电阻值与产生磁场Hx之前相比,例如变化17%左右,此时的MR比为17%。MR比随磁性层的性质变化,如今也可得到MR比为50%左右的MTJ元件。
如上所述,分别改变易磁化轴方向的磁场Hx和难磁化轴方向的磁场Hy,改变其合成磁场的大小,控制MTJ元件30的磁化方向。因此,实现MTJ元件30的磁化方向为平行的状态或MTJ元件30的磁化方向为逆平行的状态,可存储“1”或“0”的信息。
图26表示现有技术的具备晶体管的磁存储装置的截面图。图27表示现有技术的具备二极管的磁存储装置的截面图。下面,简单说明读出MTJ元件中存储的信息的动作。
通过在选择的MTJ元件30中流过电流,检测该MTJ元件30的电阻值来进行数据读出。如上所述,通过向MTJ元件30施加磁场来变化该电阻值。用下述方法来读出如此变化的电阻值。
例如,图26是将MOSFET14用作读出用开关元件的实例。如图26所示,在一个单元内,MTJ元件30串联连接在MOSFET14的源极/漏极扩散层13上。另外,通过导通任意MOSFET14的栅极,可形成在位线35-MTJ元件30-下部电极31-触点26-第二布线22-触点18-第一布线17-触点16-源极/漏极扩散层13中流过电流的电流路径,可读出连接在导通的MOSFET14上的MTJ元件30的电阻值。
另外,图27是使用二极管61作为读出用开关元件的实例。如图27所示,在一个单元内,一个MTJ元件30串联连接在二极管61上。另外,通过调整偏压,使任意的二极管61中流过电流,可读出连接在该二极管61上的MTJ元件30的电阻值。
如上所述,读出MTJ元件30的电阻值的结果,可判断在电阻值低的情况下,写入了“1”的信息,在电阻值高的情况下,写入了“0”的信息。
发明内容
但是,在上述现有技术的磁存储装置中,如图26、图27所示,因为在一个单元内存在一个MTJ元件30和一个开关元件,所以磁存储装置内的存储单元阵列区域所占面积大。
根据本发明第一方面的磁存储装置,具备:第一存储器部,上述第一存储器部具备:沿第一方向延伸的第一布线,沿与上述第一方向不同的第二方向延伸的多个第二布线,多个磁阻效应元件彼此串联连接的第一存储元件部,在上述第一布线与上述第二布线的各交点中的上述第一布线及上述第二布线之间分别与上述第一布线及上述第二布线间隔配置上述磁阻效应元件,和与上述第一存储元件部一端连接的第一开关元件;和第二存储器部,在上述第一方向与上述第一存储器部相邻,并与上述第一存储器部共用上述第一布线,上述第二存储器部具备:上述第一布线,沿上述第二方向延伸的多个第三布线,上述磁阻效应元件彼此串联连接的第二存储元件部,在上述第一布线与上述第三布线的各交点中的上述第一布线及上述第三布线之间分别与上述第一布线及上述第三布线间隔配置上述磁阻效应元件,和连接在上述第二存储元件部一端上的第二开关元件。
根据本发明第二方面的磁存储装置的制造方法,具备:在半导体衬底上形成第一开关元件;在上述半导体衬底的上方形成沿第一方向延伸的多个第一布线;在上述第一布线上形成第一绝缘膜;在上述第一布线上方的上述第一绝缘膜上形成多个磁阻效应元件彼此串联连接的第一存储元件部,并将该第一存储元件部的一端连接在上述第一开关元件上;在上述第一存储元件部中形成第二绝缘膜;在上述第一存储元件部上方的上述第二绝缘膜上形成沿与上述第一方向不同的第二方向延伸的第二布线。
附图说明
图1是表示本发明实施例1的磁存储装置的平面图。
图2是沿图1的II-II线的磁存储装置的截面图。
图3是表示本发明实施例1的磁存储装置的示意电路图。
图4A、4B是表示本发明各实施例的一重隧道结结构的MTJ元件的截面图。
图5A、5B是表示本发明各实施例的双重隧道结结构的MTJ元件的截面图。
图6、7、8、9、10、11、12、13、14、15是表示本发明实施例1的磁存储装置的各制造工序的截面图。
图16是表示本发明实施例2的磁存储装置的平面图。
图17是沿图16的XVII-XVII线的磁存储装置的截面图。
图18是表示本发明实施例3的磁存储装置的平面图。
图19是沿图18的XIX-XIX线的磁存储装置的截面图。
图20是表示本发明实施例4的磁存储装置的平面图。
图21是沿图20的XXI-XXI线的磁存储装置的截面图。
图22A、22B、22C是表示现有技术的MTJ元件的截面图。
图23是表示现有技术的磁存储装置的配置成矩阵状的MTJ元件的图。
图24是表示现有技术的磁存储装置的星形曲线的图。
图25是表示现有技术的磁存储装置的磁滞曲线的图。
图26是现有技术的具备晶体管的磁存储装置的截面图。
图27是现有技术的具备二极管的磁存储装置的截面图。
具体实施方式
本发明的实施例涉及使用利用隧道磁阻(TMR:Tunneling MagnrtoResistive)效应的磁阻效应元件的MTJ(磁隧道结:Magnetic Tunnel Junction)元件的磁存储装置(MRAM:Magnetic Random Access Memory)。
下面,参照附图来说明本发明的实施例。在说明时,对所有图中相同的部分标以相同的参照符号。
实施例1
实施例1是彼此串联连接配置在一条位线下方的多个MTJ元件的结构。
图1表示本发明实施例1的磁存储装置的平面图。图2表示沿图1的II-II线的磁存储装置的截面图。图3表示本发明实施例1的磁存储装置的示意电路图。下面,说明本发明实施例1的磁存储装置的结构。
如图1所示,实施例1的磁存储装置分别在多个位线35与多个字线22的各交点上配置MTJ元件30。这些MTJ元件30中配置在一条位线35下方的MTJ元件30彼此串联连接。另外,在该串联连接的MTJ元件30的一端连接作为读出用开关元件的MOSFET14(图1的斜线部分)。另外,在实施例1中,构成为位线35及字线22垂直配置,适于形成大规模的单元阵列。
另外,如图2所示,在相对半导体衬底11表面平行的方向上串联连接的MTJ元件30分别与位线35及字线22间隔配置在位线35及字线22之间。另外,交替使用上部电极33及下部电极31来进行MTJ元件30的串联连接。例如,对于任意的MTJ元件30a,在相邻的两个MTJ元件30b、30c中,通过上部电极33与一方的MTJ元件30b连接,通过下部电极31与另一方的MTJ元件30c连接。另外,串联连接的端部的MTJ元件30通过触点16、18、26及布线17连接在MOSFET14的源极/漏极扩散层13上。该MOSFET14配置在存储单元阵列区域10的周边部,在各MTJ元件30下方的半导体衬底11内存在例如STI(浅沟槽隔离)结构的元件分离绝缘膜。
并且,如图3所示,在存储单元阵列区域10的周边部配置连接在位线35上的MOSFET36a。MOSFET14、36a是用于选择位线35和串联连接的MTJ元件30的晶体管,连接在列选择电路37、电流源/汇流器及读出放大器38上。另外,在存储单元阵列区域10的周边部分别配置连接于字线22上的MOSFET36b、行选择电路39及电流源/汇流器40。MOSFET36b是用于选择字线22的晶体管。
如上所述,MTJ元件30由固定磁化方向的磁化固定层(磁性层)、隧道结层(非磁性层)和反转磁化方向的磁记录层(磁性层)等至少三层构成。另外,MTJ元件30为由一层隧道结层构成的一重隧道结结构或由两层隧道结层构成的双重隧道结结构。下面,说明一重隧道结结构和双重隧道结结构的MTJ元件30的实例。
图4A所示的一重隧道结结构的MTJ元件30由依次层叠模板层101、初始强磁性层102、反强磁性层103、基准强磁性层104的磁化固定层41;在该磁化固定层41上形成的隧道结层42;和在该隧道结层42上依次层叠的自由强磁性层105、触点层106的磁记录层43构成。
图4B所示的一重隧道结结构的MTJ元件30由依次层叠模板层101、初始强磁性层102、反强磁性层103、强磁性层104’、非磁性层107、强磁性层104”的磁化固定层41;在该磁化固定层41上形成的隧道结层42;和在该隧道结层42上依次层叠的强磁性层105’、非磁性层107、强磁性层105”、触点层106的磁记录层43构成。
另外,在图4B所示的MTJ元件30中,通过导入磁化固定层41内的强磁性层104’、非磁性层107、强磁性层104”构成的三层结构和磁记录层43内的强磁性层105’、非磁性层107、强磁性层105”构成的三层结构,与图4A所示的MTJ元件30相比,可提供抑制产生强磁性内部磁极并更适于细微化的单元结构。
图5A所示的双重隧道结结构的MTJ元件30由依次层叠模板层101、初始强磁性层102、反强磁性层103、基准强磁性层104的第一磁化固定层41a;在该第一磁化固定层41a上形成的第一隧道结层42a;在该第一隧道结层42a上形成的磁记录层43;在该磁记录层43上形成的第二隧道结层42b;和在该第二隧道结层42b上依次层叠基准强磁性层104、反强磁性层103、初始强磁性层102、触点层106的第二磁化固定层41b构成。
图5B所示的双重隧道结结构的MTJ元件30由依次层叠模板层101、初始强磁性层102、反强磁性层103、基准强磁性层104的第一磁化固定层41a;在该第一磁化固定层41a上形成的第一隧道结层42a;在该第一隧道结层42a上依次层叠强磁性层43’、非磁性层107、强磁性层43”的三层结构的磁记录层43;在该磁记录层43上形成的第二隧道结层42b;和在该第二隧道结层42b上依次层叠强磁性层104’、非磁性层107、强磁性层104”、反强磁性层103、初始强磁性层102、触点层106的第二磁化固定层41b构成。
另外,在图5B所示的MTJ元件30中,通过导入构成磁记录层43的强磁性层43’、非磁性层107、强磁性层43”的三层结构和第二磁化固定层41b内的强磁性层104’、非磁性层107、强磁性层104”构成的三层结构,与图5A所示的MTJ元件30相比,可提供抑制产生强磁性内部磁极并更适于细微化的单元结构。
这种双重隧道结结构的MTJ元件30与一重隧道结结构的MTJ元件30相比,施加相同外部偏压时的MR(磁阻:Magneto Resistive)比(“1”的状态与“0”的状态的电阻变化率)的恶化少,可以更高的偏压动作。即,双重隧道结结构在读出单元内信息时有利。
例如使用以下的材料来形成这种一重隧道结结构或双重隧道结结构的MTJ元件30。
在磁化固定层41、41a、41b及磁记录层43的材料中,除例如Fe、Co、Ni、或它们的合金、磁化分极率大的磁铁矿、CrO2、RXMnO3-y(R;稀土类,X;Ca、Ba、Sr)等氧化物外,最好使用NiMnSb、PtMnSb等郝斯勒合金等。另外,在这些磁性体中,只要不丧失强磁性,也可多少包含Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素。
在构成部分磁化固定层41、41a、41b的反强磁性层103的材料中最好使用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等。
在隧道结层42、42a、42b的材料中可使用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等各种电介质。在这些电介质中也可存在氧、氮、氟亏损。
图6至图15表示本发明实施例1的磁存储装置的制造工序的截面图。下面,说明实施例1的磁存储装置的制造方法。
首先,如图6所示,在半导体衬底1上,通过栅极绝缘膜(未图示)选择地形成栅极12,在该栅极12两侧的半导体衬底表面上形成源极/漏极扩散层13。由此,形成MOS晶体管14,该MOS晶体管14的栅极12构成读出布线。接着,在绝缘膜15内依次形成连接在源极/漏极扩散层13上的第一触点16、第一布线17及第二触点18。
接着,通过溅射,在绝缘膜15及第二触点18上形成例如Ti/TiN/AlCu/Ti/TiN层构成的第二布线材料层19。该第二布线材料层19的膜厚例如依次为100?/100?/2000?/50?/400。在该第二布线材料层19上淀积SiN膜20。该SiN膜20用作CMP(化学机械抛光)时的停止膜,SiN膜20的膜厚例如为300。接着,在SiN膜20上涂敷抗蚀剂21,通过光刻法将该抗蚀剂21形成期望的图形。
接着,如图7所示,通过RIE(反应离子刻蚀)去除SiN膜20及第二布线材料层19。由此,形成多个第二布线22,未连接在源极/漏极扩散层13上的第二布线用作写入字线。之后,去除抗蚀剂21,通过湿处理进行后处理。接着,在绝缘膜15及SiN膜20上形成例如由HDP-USG(高密度等离子体非掺杂硅酸盐玻璃)膜及单位TEOS(原硅酸四乙酯)膜构成的层间膜23。这里,HDP-USG膜的膜厚例如为4000,单位TEOS膜的膜厚例如是6500。接着,将SiN膜20作为停止膜(stopper),通过CMP,平坦化层间膜23,直到露出SiN膜20的表面。之后,例如用H3PO4来去除SiN膜20。
接着,如图8所示,在层间膜23及第二布线22上形成层间膜24。然后,使用光刻法及RIE,在层间膜24内选择地形成接触孔25。另外,在该接触孔25内,通过溅射淀积例如由TiN层构成的垫垒金属层(未图示)到4000后,在垫垒金属层上通过CVD(化学汽相淀积)淀积例如100的W层。之后,通过CMP平坦化垫垒金属层及W层,直到露出层间膜24的表面,形成连接在源极/漏极扩散层13上的触点26。
接着,如图9所示,通过溅射,在触点26及绝缘膜24上形成例如500的由W构成的下部电极材料层27。另外,通过溅射,在下部电极材料层27上形成MTJ材料层28,在该MTJ材料层28上形成由Ta构成的硬掩模29。
接着,如图10所示,在硬掩模29上涂敷抗蚀剂(未图示),通过光刻法将该抗蚀剂形成期望的图形。将该成形的抗蚀剂作为掩模,通过RIE,将硬掩模29形成为期望的图形。之后,通过灰化来去除抗蚀剂。
接着,如图11所示,通过离子磨削,将下部电极材料27作为停止膜,蚀刻MTJ材料层28。由此,形成多个MTJ元件30。
接着,如图12所示,通过光刻法及RIE,选择地去除下部电极材料层27,形成下部电极31。
接着,如图13所示,在层间膜24、下部电极31及硬掩模29上,形成由SOG(旋涂玻璃)膜构成的层间膜32。另外,通过CMP,平坦化层间膜32,直到露出硬掩模29的表面。在CMP时,硬掩模29变为停止膜。
接着,如图14所示,通过溅射,在硬掩模29及绝缘膜32上形成上部电极材料层,通过光刻法及RIE将该上部电极材料层形成为期望的图形。由此,形成上部电极33,使用该上部电极33或下部电极31来连接相邻的MTJ元件30。
接着,如图15所示,在上部电极33及绝缘膜32上形成由SOG膜构成的层间膜34。接着,在形成外围电路中使用的通路触点(未图示)后,形成位线35。
如上所述,本发明实施例1的磁存储装置中,每个MTJ元件30上不连接MOSFET14,串联连接多个MTJ元件30,在其一端上连接MOSFET14。因此,串联连接的MTJ元件30共用一个MOSFET14。因此,可进行如下写入及读出动作。
数据的写入与现有的方法一样,通过地址选择电路37、39选择一条位线35和一条字线22,在该选择的位线35及字线22中沿某个方向流过电流。由此,向这些选择的位线35及位线22交点的MTJ元件20写入数据。
数据的读出中,导通MOSFET14,选择任意的位线35,检测串联连接的MTJ元件30的串联电阻,读出数据。因此,需要与以前不同的如下顺序。
首先,选择位线35,在写入数据的选择MTJ元件30存在的串联连接的MTJ元件30的串联电阻中流过电流,通过读出放大器检测流过该串联电阻的第一电流值。之后,向选择MTJ元件30写入例如“1”数据。接着,再次选择上述位线35,在选择MTJ元件30存在的串联连接的MTJ元件30的串联电阻中再次流过电流,通过读出放大器检测流过该串联电阻的第二电流值。之后,比较第一电流值和第二电流值。结果,若第一及第二电流值中不变化,则在选择MTJ元件30中存储“0”数据。另一方面,若第一及第二电流值中有变化,则存储“1”数据。
另外,在存储“0”数据的情况下,通过写入“1”数据来产生数据破坏。因此,在上述一连串动作后,必需写入“0”数据。
根据上述实施例1,串联连接任意位线35下方的多个MTJ元件30,该MTJ元件30共用一个MOSFET14。即,因为不必对每个MTJ元件30设置MOSFET14,所以可缩小存储单元阵列区域10所占面积。因此,与现有技术的存储单元阵列区域10的最小加工尺寸为8F2相对,实施例1的存储单元阵列区域10的最小加工尺寸为4F2+MOSFET。
实施例2
实施例2是对一条位线存在多个由串联连接的MTJ元件和连接在该MTJ元件上的MOSFET构成的存储器部的实例。
图16表示本发明实施例2的磁存储装置的平面图。图17表示沿图16的XVII-XVII线的磁存储装置的截面图。下面,说明本发明实施例2的磁存储装置的结构。另外,省略与实施例1相同的结构的说明。
如图16、图17所示,在实施例2中,与实施例1不同之处在于,相对一条位线35,存在多个由串联连接的MTJ元件30和连接在该MTJ元件30一端上的MOSFET14构成的存储器部51、52。即,多个存储器部51、52共用一条位线35。另外,在存储器部51、52的MOSFET14的源极/漏极扩散层13上,用布线55分别连接配置在存储单元阵列区域10周边部的MOSFET54。另外,串联连接的MTJ元件30的另一端分别接地。
这里,在实施例2中,设计成一旦选择位线35则MOSFET54随之导通,并且,设计成通过选择的位线22来导通与之对应的MOSFET14。因此。串联连接的MTJ元件30通过MOSFET14、54连接到位线35上。另外,在读出动作时,使用MOSFET14、54来选择串联连接的MTJ元件30。
根据上述实施例2,不仅可得到与实施例1相同的效果,而且具有以下效果。
如实施例1所示,若串联连接的MTJ元件30的数量多,则多个MTJ元件的串联电阻变大,读出时的读出灵敏度下降。与之相对,在实施例2中,减少了串联连接的MTJ元件30的数量,对一条位线35形成多个存储器部51、52。因此,可防止上述读出灵敏度下降。
另外,虽然不特别限定各存储器部51、52内的MTJ元件30的数量,但若考虑存储单元阵列区域10的面积、设计布局及读出时的读出灵敏度等,期望例如为4个至8个。尤其是,若在各存储器部51、52内设计9个以上的MTJ元件30,则因为有时读出灵敏度降低1个数量级以上,所以最期望各存储器部51、52内的MTJ元件30的最大串联数量为8个。
实施例3
实施例3是为了在MTJ元件下方配置读出用开关元件而使开关元件的栅极从存储单元阵列区域的周边部延伸到内部的实例。
图18表示本发明实施例3的磁存储装置的平面图。图19表示沿图18的XIX-XIX线的磁存储装置的截面图。下面,说明本发明实施例3的磁存储装置的结构。另外,省略与实施例1相同的结构的说明。
如图18、图19所示,在实施例3中,与实施例1不同之处在于,将MOSFET14的栅极12配置成从存储单元阵列区域10的周边部延伸到内部。具体而言,实施例3的栅极12具有在存储单元阵列区域10的周边部与字线22平行延伸的第一栅极部12a、和在存储单元阵列10的内部与位线35平行延伸的第二栅极部12b。连接这些第一及第二栅极部12a、12b,在第二栅极部12b两侧的半导体衬底11内形成源极/漏极扩散层13。因此,在实施例3中,在MTJ元件30的下方存在栅极12的一部分和源极/漏极扩散层13。
另外,第一布线17也与位线35平行并延伸到存储单元阵列区域10的内部。在该第一布线17上连接分别配置在MTJ元件30间的第一触点16,第一触点16连接在源极/漏极扩散层13上。另外,第一触点16不限于位于MTJ元件30间,例如也可位于MTJ元件30的下方。
根据上述实施例3,可得到与实施例1相同的效果。
另外,在实施例3中,通过在MTJ元件30的下方形成MOSFET14,可有效活用MTJ元件30下方的区域。因此,可进一步缩小存储单元阵列区域10所占面积。
另外,在实施例3中,与实施例1相比,因为可确保大的MOSFET14的实效隧道宽度,所以具有读出信号大的效果。
另外,实施例3也可适用于实施例2的结构。此时,可得到与实施例2及3相同的效果。
实施例4
实施例4是实施例2的变形例,是共用相邻单元中MOSFET一方扩散层的实例。
图20表示本发明实施例4的磁存储装置的平面图。图21表示沿图20的XXI-XXI线的磁存储装置的截面图。下面,说明本发明实施例4的磁存储装置的结构。另外,省略与实施例2相同的结构的说明。
如图20、图21所示,在实施例4中,与实施例2不同之处在于,在相邻的存储器部51、52之间共用各存储器部51、52的MOSFET14的源极/漏极扩散层13的一方。因此,在相邻的存储器部51、52间的交界侧配置各存储器部51、52的MOSFET14。另外,在源极/漏极扩散层13的共用部分中通过触点连接MOSFET54。
根据上述实施例4,可得到与实施例2相同的效果。
另外,在实施例4中,因为在相邻单元间共用部分开关元件,所以可比实施例2进一步缩小存储单元阵列区域10所占面积。
另外,在实施例4中还可适用实施例3的结构。此时,可得到与实施例3及4相同的效果。
另外,在上述各实施例中,虽然用晶体管作为开关元件,但也可用二极管来代替晶体管。
对本领域的技术人员而言,其它优点和变更是显而易见的。因此,本发明在其宽的方面不限于这里表示和描述的特定细节和代表性的实施例。因此,在不脱离下述权利要求及其等效描述定义的一般发明概念的精神或范围下,可进行不同的变更。

Claims (30)

1、一种磁存储装置,具备:
第一存储器部,上述第一存储器部具备:
沿第一方向延伸的第一布线,
沿与上述第一方向不同的第二方向延伸的多个第二布线,
多个磁阻效应元件彼此串联连接的第一存储元件部,在上述第一布线与上述第二布线的各交点中的上述第一布线及上述第二布线之间分别与上述第一布线及上述第二布线间隔配置上述磁阻效应元件,和
与上述第一存储元件部一端连接的第一开关元件;
和第二存储器部,在上述第一方向上与上述第一存储器部相邻,并与上述第一存储器部共用上述第一布线,上述第二存储器部具备:
上述第一布线,
沿上述第二方向延伸的多个第三布线,
上述磁阻效应元件彼此串联连接的第二存储元件部,在上述第一布线与上述第三布线的各交点中的上述第一布线及上述第三布线之间分别与上述第一布线及上述第三布线间隔配置上述磁阻效应元件,和
连接在上述第二存储元件部一端上的第二开关元件。
2、根据权利要求1所述的磁存储装置,其特征在于:
上述第一存储元件部分别包含第一磁阻效应元件和分别与上述第一磁阻效应元件相邻的第二及第三磁阻效应元件,
上述第一至第三磁阻效应元件分别具有与上述第一布线相对的第一端部和与上述第二布线相对的第二端部,
上述第一磁阻效应元件的上述第一端部与上述第二磁阻效应元件的上述第一端部连接,
上述第一磁阻效应元件的上述第二端部与上述第三磁阻效应元件的上述第二端部连接,
上述第二存储元件部分别包含第四磁阻效应元件和分别与上述第四磁阻效应元件相邻的第五及第六磁阻效应元件,
上述第四至第六磁阻效应元件分别具有与上述第一布线相对的第三端部和与上述第三布线相对的第四端部,
上述第四磁阻效应元件的上述第三端部与上述第五磁阻效应元件的上述第三端部连接,
上述第四磁阻效应元件的上述第四端部与上述第六磁阻效应元件的上述第四端部连接。
3、根据权利要求1所述的磁存储装置,其特征在于:
相对半导体衬底表面在平行方向上串联连接上述磁阻效应元件。
4、根据权利要求1所述的磁存储装置,其特征在于:
还具备设置在上述第一及第二存储元件部下方的元件分离绝缘膜。
5、根据权利要求1所述的磁存储装置,其特征在于:
上述第一布线与上述第二布线垂直,上述第一布线与上述第三布线垂直。
6、根据权利要求1所述的磁存储装置,其特征在于:
上述磁阻效应元件是至少由第一磁性层、第二磁性层及非磁性层构成的MTJ元件。
7、根据权利要求6所述的磁存储装置,其特征在于:
上述MTJ元件是一重隧道结结构或双重隧道结结构。
8、根据权利要求1所述的磁存储装置,其特征在于:
上述第一及第二存储元件部的上述磁阻效应元件的数量分别为4至8个。
9、根据权利要求1所述的磁存储装置,其特征在于:
还具备连接在上述第一及第二开关元件上的第三开关元件。
10、根据权利要求9所述的磁存储装置,其特征在于:
上述第三开关元件配置在上述第一及第二存储元件部存在的存储单元阵列区域的周边部。
11、根据权利要求1所述的磁存储装置,其特征在于:
在上述第一存储元件部的下方配置上述第一开关元件,在上述第二存储元件部的下方配置上述第二开关元件。
12、根据权利要求1所述的磁存储装置,其特征在于:
上述第一及第二开关元件分别是晶体管。
13、根据权利要求12所述的磁存储装置,其特征在于:
上述晶体管具备配置在上述第一及第二存储元件部存在的存储单元阵列区域周边部、沿上述第二方向延伸的第一栅极部;和与上述第一栅极部连接、并沿上述第一方向从上述周边部延伸到上述存储单元阵列区域内的第二栅极部。
14、根据权利要求1所述的磁存储装置,其特征在于:
上述第一及第二存储器部共用上述第一开关元件的一部分和上述第二开关元件的一部分。
15、根据权利要求14所述的磁存储装置,其特征在于:
上述第一及第二开关元件分别是晶体管,
上述第一及第二存储器部共用上述晶体管的部分扩散层。
16、根据权利要求14所述的磁存储装置,其特征在于:
上述第一及第二开关元件配置在上述第一及第二存储器部的边界侧。
17、根据权利要求1所述的磁存储装置,其特征在于:
在读出上述第一存储元件部内任意的磁阻效应元件的数据时,在将数据写入上述任意的磁阻效应元件后,检测上述第一存储元件部的串联电阻中流过的第一电流值,再次将数据写入上述任意的磁阻效应元件后,检测上述第一存储元件部的串联电阻中流过的第二电流值,通过比较上述第一及第二电流值,读出写入上述任意磁阻效应元件中的数据。
18、根据权利要求1所述的磁存储装置,其特征在于:
在读出上述第一存储元件部内任意磁阻效应元件的数据时,用上述第一开关元件来选择上述第一布线。
19、根据权利要求9所述的磁存储装置,其特征在于:
在读出上述第一存储元件部内任意磁阻效应元件的数据时,用上述第一及第三开关元件来选择上述第一存储元件部。
20、一种磁存储装置的制造方法,具备:
在半导体衬底上形成第一开关元件;
在上述半导体衬底的上方形成沿第一方向延伸的多个第一布线;
在上述第一布线上形成第一绝缘膜;
在上述第一布线上方的上述第一绝缘膜上形成多个磁阻效应元件彼此串联连接的第一存储元件部,并将该第一存储元件部的一端与上述第一开关元件连接;
在上述第一存储元件部上形成第二绝缘膜;
在上述第一存储元件部上方的上述第二绝缘膜上形成沿与上述第一方向不同的第二方向延伸的第二布线。
21、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
相对上述半导体衬底表面在平行方向上串联连接上述磁阻效应元件。
22、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
还具备在上述第一存储元件部下方的上述半导体衬底内形成元件分离绝缘膜。
23、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
上述磁阻效应元件是至少由第一磁性层、第二磁性层及非磁性层构成的MTJ元件。
24、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
还具备在形成上述第一存储器部的同时形成在上述第二方向上与第一存储器部相邻并共用上述第二布线的第二存储器部,上述第一存储器部具备上述第一存储元件部、上述第一开关元件、和第一及第二布线,上述第二存储器部具备上述磁阻效应元件彼此串联连接的第二存储元件部、连接在上述第二存储元件部一端上的第二开关元件、上述第二布线、和沿上述第一方向延伸的多个第三布线。
25、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
在上述第一存储元件部的下方形成上述第一开关元件。
26、根据权利要求20所述的磁存储装置的制造方法,其特征在于:
上述第一开关元件是晶体管。
27、根据权利要求26所述的磁存储装置的制造方法,其特征在于:
上述晶体管具备配置在上述第一存储元件部存在的存储单元阵列区域的周边部、沿上述第一方向延伸的第一栅极部;和与上述第一栅极部连接、并沿上述第二方向从上述周边部延伸到上述存储单元阵列区域内的第二栅极部。
28、根据权利要求24所述的磁存储装置的制造方法,其特征在于:
形成上述第一及第二开关元件,使上述第一及第二存储器部共用上述第一开关元件的一部分和上述第二开关元件的一部分。
29、根据权利要求28所述的磁存储装置的制造方法,其特征在于:
上述第一及第二开关元件分别是晶体管,
上述第一及第二存储器部共用上述晶体管的部分扩散层。
30、根据权利要求28所述的磁存储装置的制造方法,其特征在于:
上述第一及第二开关元件形成在上述第一及第二存储器部的边界侧。
CNB021611378A 2001-11-30 2002-11-29 磁存储装置及其制造方法 Expired - Fee Related CN100350496C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001366933 2001-11-30
JP366933/2001 2001-11-30

Publications (2)

Publication Number Publication Date
CN1442860A CN1442860A (zh) 2003-09-17
CN100350496C true CN100350496C (zh) 2007-11-21

Family

ID=19176763

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021611378A Expired - Fee Related CN100350496C (zh) 2001-11-30 2002-11-29 磁存储装置及其制造方法

Country Status (4)

Country Link
US (1) US6882563B2 (zh)
KR (1) KR100542849B1 (zh)
CN (1) CN100350496C (zh)
TW (1) TW567608B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729836B2 (ja) * 2003-03-28 2011-07-20 Tdk株式会社 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US8450119B2 (en) * 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
JP2008277542A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8709083B2 (en) * 2009-06-04 2014-04-29 William E. Duffield Intervertebral fusion implant
KR101335127B1 (ko) * 2009-08-10 2013-12-03 삼성전자주식회사 에지 적응적 보간 및 노이즈 필터링 방법, 컴퓨터로 판독 가능한 기록매체 및 휴대 단말
JP5502635B2 (ja) * 2010-03-08 2014-05-28 株式会社東芝 半導体記憶装置
KR101145331B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 저항 메모리 장치
US8730719B1 (en) * 2010-12-03 2014-05-20 Iii Holdings 1, Llc MRAM with metal gate write conductors
JP5551129B2 (ja) * 2011-09-07 2014-07-16 株式会社東芝 記憶装置
US9406720B2 (en) 2014-08-11 2016-08-02 Kabushiki Kaisha Toshiba Semiconductor storage device
US10573363B2 (en) * 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
JP2021048190A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 磁気メモリ
JP2022049880A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085586A2 (en) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US20020006058A1 (en) * 1999-12-16 2002-01-17 Kentaro Nakajima Magnetic memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627704A (en) 1996-02-12 1997-05-06 Read-Rite Corporation Thin film giant magnetoresistive CPP transducer with flux guide yoke structure
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
US5734606A (en) 1996-12-13 1998-03-31 Motorola, Inc. Multi-piece cell and a MRAM array including the cell
JP3892736B2 (ja) * 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US6689622B1 (en) * 2002-04-26 2004-02-10 Micron Technology, Inc. Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication
US6713802B1 (en) * 2003-06-20 2004-03-30 Infineon Technologies Ag Magnetic tunnel junction patterning using SiC or SiN

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085586A2 (en) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US20020006058A1 (en) * 1999-12-16 2002-01-17 Kentaro Nakajima Magnetic memory device

Also Published As

Publication number Publication date
TW567608B (en) 2003-12-21
KR20030044864A (ko) 2003-06-09
TW200304213A (en) 2003-09-16
US20030103393A1 (en) 2003-06-05
CN1442860A (zh) 2003-09-17
US6882563B2 (en) 2005-04-19
KR100542849B1 (ko) 2006-01-20

Similar Documents

Publication Publication Date Title
CN100350496C (zh) 磁存储装置及其制造方法
JP6316474B1 (ja) 磁気メモリ
CN1283006C (zh) 磁存储装置及其制造方法
KR102406722B1 (ko) 자기 메모리 장치 및 그 제조 방법
US10515678B2 (en) Magnetic memory devices
US8482966B2 (en) Magnetic element utilizing protective sidewall passivation
CN1215464C (zh) 磁记录装置及其制造方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1244154C (zh) 半导体存储装置
CN100350495C (zh) 具有软基准层的磁阻器件
JP2015144287A (ja) 2つのマスクを用いる磁気トンネル接合素子の製造方法
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN1745429A (zh) 用于低功耗和高选择性的mram结构
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2006294191A (ja) 磁気ランダムアクセスメモリのデータ読み出し方法
JP2001357666A (ja) 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法
CN1713299A (zh) 磁性存储单元以及制造磁性存储单元的方法
CN1183545C (zh) 存储元件装置及其制造方法
CN1187824C (zh) 半导体存储装置及其制造方法
CN100481252C (zh) 掩埋磁隧道结存储器单元和方法
US9087984B2 (en) Semicondcutor device and method for fabricating the same
JP2003133533A (ja) マグネチックram
CN1499521A (zh) 使用了金属镶嵌工艺的磁存储器件及其制造方法
CN107017275B (zh) 磁存储装置
JP3896072B2 (ja) 磁気記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20121129