CN1499521A - 使用了金属镶嵌工艺的磁存储器件及其制造方法 - Google Patents
使用了金属镶嵌工艺的磁存储器件及其制造方法 Download PDFInfo
- Publication number
- CN1499521A CN1499521A CNA2003101043716A CN200310104371A CN1499521A CN 1499521 A CN1499521 A CN 1499521A CN A2003101043716 A CNA2003101043716 A CN A2003101043716A CN 200310104371 A CN200310104371 A CN 200310104371A CN 1499521 A CN1499521 A CN 1499521A
- Authority
- CN
- China
- Prior art keywords
- magnetic memory
- wiring
- memory device
- magneto
- effect element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 50
- 239000002184 metal Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 22
- 230000000694 effects Effects 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000005307 ferromagnetism Effects 0.000 description 9
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 description 6
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 description 6
- 230000005294 ferromagnetic effect Effects 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003814 drug Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000005303 antiferromagnetism Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000002122 magnetic nanoparticle Substances 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31826—Of natural rubber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
一种磁存储器件，包括：在第一方向上延伸的第一布线；配置在所述第一布线上方的第一金属层；配置在所述第一金属层上的给定区域中的第一磁阻效应元件；配置在所述第一磁阻效应元件上的第一接触层；在与所述第一方向不同的第二方向上延伸的第二布线，所述第二布线配置在所述第一接触层上且具有覆盖所述第一接触层上部的突出部；掩埋在所述第一金属层、所述第一磁阻效应元件、所述第一接触层和所述第二布线的周围且表面高度与所述第二布线的表面高度相同的第一绝缘膜。
Description
技术领域
本发明涉及使用了强磁性体的信息再现技术，特别是涉及利用了磁阻效应元件的磁存储器件及其制造方法。
背景技术
磁随机存取存储器(Magnetic Random Access Memory：以下简称为MRAM)作为信息的记录介质，是利用了强磁性体磁化方向的能随时改写、保持、读出记录信息的固体存储器的总称。
MRAM的存储单元通常具有层叠了多个强磁性体的构造。使构成存储单元的多个强磁性体的磁化相对配置为平行或反平行，使该平行或反平行的状态分别与2进制信息“1”、“0”对应来进行信息的记录。使电流流入配置为横向条纹状的写入线，通过由该电流产生的电流磁场，使各单元的强磁性体的磁化方向反转而进行记录信息的写入。保持记录时的耗电在原理上为0，此外即使切断电源，也进行记录保持的非易失性存储器。而利用因构成单元的强磁性体的磁化方向和读出电流的相对角或多个强磁性层间磁化的相对角而使存储单元的电阻变化的现象即所谓的磁阻效应，来进行记录信息的读出。
MRAM的功能和以往的使用了电介质的半导体存储器的功能相比具有以下优点：(1)是完全非易失性的，此外，能进行1015以上次数的改写；(2)非破坏读出是可能的，刷新动作没有必要，所以能缩短读出周期；(3)与电荷存储型的存储单元相比，抗放射线的能力强。MRAM单位面积的集成度、写入和读出时间预想为能与DRAM变为相同程度。因此，充分利用非易失性这一特点，期待有向便携式仪器用的外部存储装置、LSI混载用途、个人电脑的主存储器等的应用。
现在，在实用化的研究不断进展的MRAM中，对于存储单元使用表现强磁性隧道效应(隧道磁阻：以下简称TMR效应)的元件(例如，参照Roy Scheuerlein，et al.，A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FETSwitch in each Cell，“2000 ISSCC Digest of Technical Papers”，(美国)，2000年2月，p.128-129)。该表现TMR效应的元件(以下简称作MTJ(磁隧道结元件))主要由强磁性层/绝缘层/强磁性层构成的3层膜构成，把绝缘层作为隧道，使电流流过。隧道电阻值与两个强磁性金属层磁化相对角的余弦成比例变化，当两磁化变为反平行时，取极大值。例如，在由NiFe/Co/Al2O3/Co/NiFe构成的隧道结中，在50OeV以下的低磁场中，发现超过25％的磁阻变化率(例如，参照M Sato，et al.，Spin-Valve-Like Properties andAnnealing Effect in Ferromagnetic Tunnel Junctions，“IEEETrans.Mag.”，(美国)，1997年，第33卷，第5号，p.3553-3555)，作为MTJ元件的构造，为了改善磁灵敏度，知道有在与一方的强磁性体相邻配置反强磁性体，使磁化方向固定的所谓的自旋阀构造(例如，参照M Sato，et al.，Spin-Valve-Like Properties andAnnealing Effect in Ferromagnetic Tunnel Junctions，“Jpn.J.Appl.Phys.”，1997年，第36卷，Part 2，p.200-201)，此外，为了改善磁阻变化率的偏压依存性，知道有设置了2重隧道势垒的构造(例如，参照K Inomata，et al.，Spin-dependent tunneling betweena soft ferromagnetic layer and hard magnetic nano particles，“Jpn.J.Appl.Phys.”，1997年，第36卷，Part 2，p.1380-1383)。
这样以往的MRAM的存储单元部如图15A、15B和图16所示，在位线25和写入字线10的交点配置有MTJ元件19。该MTJ元件19通过下部金属层13和第一接点12等，连接在例如晶体管或二极管等开关元件(未图示)Tr1上。
所述MRAM的存储单元部由以下方法形成。下面参照图17A～图26B说明该以往的方法。
首先，如图17A、17B所示，在绝缘膜11和第一接点12上形成下部金属层13，在该下部金属层13上形成MTJ材料层14。然后，在该MTJ材料层14上形成2层的第一和第二硬掩模15、16。
接着，如图18A、18B所示，有选择地蚀刻第二硬掩模16，把MTJ元件19的形状复制到第二硬掩模16上。
接着，如图19A、19B所示，使用第二硬掩模16蚀刻第一硬掩模15，把MTJ元件19的形状复制到第一硬掩模15上。
然后，如图20A、20B所示，剥离第二硬掩模16。
接着，如图21A、21B所示，使用第一硬掩模15蚀刻MTJ材料层14，把MTJ材料层14构图为MTJ元件19的形状。
接着，如图22A、22B所示，在下部金属层13和第一硬掩模15上形成绝缘膜21a，把该绝缘膜21a构图为下部金属层13的所需形状。
接着，如图23A、23B所示，使用绝缘膜21a蚀刻下部金属层13。
接着，如图24A、24B所示，在绝缘膜11、21a上形成绝缘膜21b。
接着，如图25A、25B所示，使用化学机械研磨法(CMP：化学机械抛光)，使绝缘膜21a、21b的表面平坦化。由此，露出第一硬掩模15的表面。
接着，如图26A、26B所示，在绝缘膜21b和第一硬掩模15上形成绝缘膜21c。然后，在绝缘膜21c内形成沟槽22，在该沟槽22内和绝缘膜21c上依次形成势垒金属层24、Al膜、势垒金属层26。然后，例如通过RIE，有选择地蚀刻势垒金属层26，形成通过接点23连接在MTJ元件19上的位线25。这样，就形成MRAM的存储单元部。
发明内容
可是，在基于上述以往技术的MRAM中，由Al构成的位线25和MTJ元件19只隔开第一硬掩模15和接点23的合计膜厚部分X’。因此，当向MTJ元件19写入数据时，为了向MTJ元件19提供充分大的磁场，有必要在某种程度上提高流向位线25的写入电流。可是，如果使高密度电流流过，则在由容易发生电迁移的Al形成的位线25中，很难对应这种要求。
本发明的第一方面的磁存储器件包括：在第一方向上延伸的第一布线；配置在所述第一布线上方的第一金属层；配置在所述第一金属层上的给定区域中的第一磁阻效应元件；配置在所述第一磁阻效应元件上的第一接触层；在与所述第一方向不同的第二方向上延伸的第二布线，所述第二布线配置在所述第一接触层上且具有覆盖所述第一接触层上部的突出部；掩埋在所述第一金属层、所述第一磁阻效应元件、所述第一接触层和所述第二布线的周围且表面高度与所述第二布线的表面高度相同的第一绝缘膜。
本发明的第二方面的磁存储器件的制造方法包括：在第一绝缘膜上按顺序形成金属层、磁阻效应膜和掩模层；使用所述掩模层有选择地除去所述磁阻效应膜，形成磁阻效应元件；有选择地除去所述金属层，把所述金属层分离为各单元；形成覆盖所述金属层和所述磁阻效应元件的第二绝缘膜；把所述第二绝缘膜平坦化到给定的厚度；有选择地蚀刻所述第二绝缘膜，形成露出所述掩模层上部的沟槽；在所述沟槽内形成布线材料，形成具有覆盖所述掩模层的所述上部的突出部的布线。
附图说明
下面简要说明附图。
图1A是表示本发明实施例1的位线延伸方向的磁存储器件的剖视图。
图1B是表示本发明实施例1的写入字线的延伸方向的磁存储器件的剖视图。
图2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A是表示本发明实施例1的位线延伸方向的磁存储器件的各制造步骤的剖视图。
图2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B是表示本发明实施例1的写入字线延伸方向的磁存储器件的各制造步骤的剖视图。
图13是表示本发明实施例2的磁存储器件的剖视图。
图14是表示本发明实施例2的另一磁存储器件的剖视图。
图15A是表示以往技术的磁存储器件的平面图。
图15B是表示沿图15A的XVB-XVB线的磁存储器件的剖视图。
图16是表示基于以往技术的具有存储单元部和外围电路部的磁存储器件的剖视图。
图17A、18A、19A、20A、21A、22A、23A、24A、25A、26A是表示以往技术的位线延伸方向的磁存储器件的各制造步骤的剖视图。
图17B、18B、19B、20B、21B、22B、23B、24B、25B、26B是表示以往技术的写入字线延伸方向的磁存储器件的各制造步骤的剖视图。
具体实施方式
下面，参照附图说明本发明实施例。在说明时，在所有的图中，对于公共的部分采用了公共的参照符号。
[实施例1]
实施例1通过用金属镶嵌工艺形成配置在磁阻效应元件(以下称作MTJ(磁隧道结)元件)上方的位线，使位线靠近MTJ元件。
图1A、1B表示本发明实施例1的磁存储器件的剖视图。如图1A、1B所示，写入字线10和位线25在彼此不同的方向(在本例子中为垂直方向)延伸，在写入字线10和位线25的交点配置有MTJ元件19。该MTJ元件19通过下部金属层13和第一接点12连接在例如晶体管或二极管等开关元件(未图示)上。此外，MTJ元件19通过第二接点23连接在位线25上。这里，第二接点23由构图MTJ元件19时使用的第一硬掩模15构成，所以为与MTJ元件19几乎相同的平面形状。
而且，在本发明实施例1中，位线25成为例如由Cu膜形成的金属镶嵌构造。即位线25的表面和绝缘膜21的表面变为几乎相等。而且，位线25具有覆盖第二接点23的上部的突出部30。该突出部30以第二接点23的膜厚的10％以上的厚度A从第二接点23的表面向MTJ元件19突出。因此，位线25的突出部30和MTJ元件19只分开比第二接点23的膜厚D短的距离X。
图2A、2B～图12A、12B表示本发明实施例1的磁阻效应元件的制造步骤的剖视图。下面，说明实施例1的磁存储器件的制造方法。须指出的是，这里从形成了写入字线10和第一接点12后进行说明。
首先，如图2A、2B所示，在第一绝缘膜11上和第一接点12上形成下部金属层13，在该下部金属层13上形成MTJ材料层14。然后，在该MTJ材料层14上形成2层的第一和第二硬掩模15、16。这里，第一硬掩模15例如由导电膜形成，第二硬掩模16由非导电膜(绝缘膜)形成。须指出的是，第二硬掩模16也可以由导电膜形成。
接着，如图3A、3B所示，选择性蚀刻第二硬掩模16，把MTJ元件19的形状复制到第二硬掩模16上。
然后，如图4A、4B所示，使用第二硬掩模16蚀刻第一硬掩模15，把MTJ元件19的形状复制到第一硬掩模15上。
然后，如图5A、5B所示，剥离第二硬掩模16。
接着，如图6A、6B所示，使用第一硬掩模15蚀刻MTJ材料层14，把MTJ材料层14构图为MTJ元件19的形状。
接着，如图7A、7B所示，在下部金属层13和第一硬掩模15上涂敷光致抗蚀剂20，把下部金属层13构图为所需的形状。据此，把下部金属层13分离为各单元。
接着，如图8A、8B所示，使用光致抗蚀剂20蚀刻下部金属层13。然后，除去光致抗蚀剂20。须指出的是，作为下部金属层13构图时的掩模，可以用绝缘膜代替光致抗蚀剂20。
接着，如图9A、9B所示，在第一绝缘膜11、下部金属层13和第一硬掩模15上形成第二绝缘膜21。
接着，如图10A、10B所示，例如使用化学机械研磨法(CMP：化学机械抛光)，使第二绝缘膜21的凹凸平坦化。这里，有必要考虑以后形成的位线25的给定厚度，调整平坦化后的第二绝缘膜21的膜厚Y。即让第一硬掩模15上的第二绝缘膜21的膜厚为位线25的膜厚左右。
须指出的是，第二绝缘膜21的平坦化可以按如下进行。首先，预先在整个面上涂敷平坦化抗蚀剂或类似的药剂，形成平坦面。然后，在形成平坦面后，用反应离子蚀刻(RIE)全面蚀刻第二绝缘膜21，能实现平坦化。作为平坦化抗蚀剂或类似的药剂，例如能列举出感光性树脂、非感光性树脂、有机玻璃等，能利用具有热硬化性的材料。这时，覆盖MTJ元件19的第二绝缘膜21和所述平坦化抗蚀剂或类似的药剂在本蚀刻步骤中有必要具有几乎相等的蚀刻速度。
接着，如图11A、11B所示，例如使用抗蚀剂(未图示)有选择地蚀刻第二绝缘膜21，形成位线25的沟槽22。这时，通过进行蚀刻直到第一硬掩模15，与位线25的沟槽22自对准形成由第一硬掩模15构成的第二接点23。
须指出的是，例如，通过使用等离子体发光分析、二次离子质量分析等公知的监视方法检测第一硬掩模15的成分，进行沟槽22的形成中蚀刻终点的检测。这时，为了提高检测灵敏度，也可以在存储单元的外围电路部，在与MTJ元件19或第一硬掩模15相同的层中配置本来没必要的虚设的MTJ元件或第一硬掩模。
接着，如图12A、12B所示，在沟槽22内形成势垒金属层24，在该势垒金属层24上形成位线25的材料层(例如Cu膜)。
接着，如图1A、1B所示，使用例如CMP使势垒金属层24和材料层平坦化，形成由Cu膜构成的位线25。这样，就形成磁存储器件的存储单元部。
根据所述实施例1，使位线25的布线材料为Cu膜，用金属镶嵌工艺形成该位线25。据此，在位线25上能形成覆盖接点23的上部的突出的突出部30。使用掩模层15作为接点23，所以能使掩模层15和MTJ元件19的距离X比以往还短。因此，即使没有大电流流向位线25，也能在MTJ元件19上附加充分大小的磁场，所以能谋求写入电流的降低。
此外，因为使用能抑制电迁移的Cu膜作为位线25的布线材料，所以与以往的Al膜相比，能提高布线电流密度。
此外，能与用于形成位线25的沟槽22自对准地形成连接MTJ元件19和位线25的接点23。因此，能比以往削减步骤数，能谋求成本的降低。
[实施例2]
实施例2在垂直于半导体衬底的表面(纵向)形成多个MTJ元件。
图13、图14表示本发明实施例2的磁存储器件的剖视图。在本实施例2中，重点对与所述实施例1不同的构造进行说明。
如图13、图14所示，在实施例2中，与实施例1不同之处在于：在与半导体衬底1的表面垂直的方向(纵向)，把MTJ元件重叠为多级。须指出的是，在本例子中，层叠着4个MTJ元件，但是MTJ元件的数量并不局限于此。
具体而言，在半导体衬底1的表面配置着作为读出用开关晶体管的MOS晶体管Tr。该MOS晶体管Tr的栅电极成为读出字线RWL，数据传输线DL连接在源区3上。这里，当为图13时，读出字线RWL在与写入字线WWL相同的方向延伸，数据传输线DL在与位线BL相同的方向延伸。而当为图14时，读出字线RWL在与位线BL相同的方向延伸，数据传输线DL在与写入字线WWL相同的方向延伸。
此外，在读出字线RWL的上方层叠着4个MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。该MTJ1、MTJ2、MTJ3、MTJ4分别配置在下部金属层13-1、13-2、13-3、13-4和接点23-1、23-2、23-3、23-4之间。这样的4个MTJ1、MTJ2、MTJ3、MTJ4通过接点彼此串联。而且，最下级的MTJ1通过下部金属层13-1或接点连接在MOS晶体管Tr的漏区2上，并与数据传输线DL连接。
此外，与实施例1同样，位线BL1、BL2、BL3、BL4分别为例如由Cu膜形成的金属镶嵌构造。即位线BL1、BL2、BL3、BL4各自的表面与掩埋周围的绝缘膜(未图示)的表面几乎相等。而且，位线BL1、BL2、BL3、BL4分别具有覆盖接点23-1、23-2、23-3、23-4的上部的突出部30-1、30-2、30-3、30-4。该突出部30-1、30-2、30-3、30-4具有接点23-1、23-2、23-3、23-4的膜厚的10％以上的厚度。
根据所述实施例2，能取得与实施例1同样的效果。
在半导体衬底1的上方重叠MTJ1、MTJ2、MTJ3、MTJ4，彼此串联这些MTJ1、MTJ2、MTJ3、MTJ4，共用读出用的开关元件。因此，能谋求存储单元的高密度化，所以能增大存储器容量。
对于那些熟知本技术的人能容易地取得附加的优点和改进。因此，本发明在它的更广阔的范围中并不局限于这里表示和描述的特别细节和代表性实施例。因此，在不脱离由附加的权利要求书和它的等价物确定的一般发明概念的精神或范围的前提下，能进行各种改进。
Claims (16)
1.一种磁存储器件，包括：
在第一方向上延伸的第一布线；
配置在所述第一布线上方的第一金属层；
配置在所述第一金属层上的给定区域中的第一磁阻效应元件；
配置在所述第一磁阻效应元件上的第一接触层；
在与所述第一方向不同的第二方向上延伸的第二布线，所述第二布线配置在所述第一接触层上且具有覆盖所述第一接触层上部的突出部；
掩埋在所述第一金属层、所述第一磁阻效应元件、所述第一接触层和所述第二布线的周围且表面高度与所述第二布线的表面高度相同的第一绝缘膜。
2.根据权利要求1所述的磁存储器件，其中：
所述第二布线由Cu膜形成。
3.根据权利要求1所述的磁存储器件，其中：
所述突出部从所述第一接触层的表面向所述第一磁阻效应元件的方向突出所述第一接触层膜厚的10％以上。
4.根据权利要求1所述的磁存储器件，
还具有形成在所述第二布线的底面和侧面上的势垒金属层。
5.根据权利要求1所述的磁存储器件，其中：
所述第一接触层的平面形状与所述第一磁阻效应元件的平面形状基本相同。
6.根据权利要求1所述的磁存储器件，还包括：
配置在所述第二布线的上方且在所述第一方向上延伸的第三布线；
配置在所述第三布线上方的第二金属层；
配置在所述第二金属层上的给定区域中且与所述第一磁阻效应元件串联连接的第二磁阻效应元件；
配置在所述第二磁阻效应元件上的第二接触层；
在所述第二方向上延伸且配置在所述第二接触层上的第四布线；
掩埋在所述第二金属层、所述第二磁阻效应元件、所述第二接触层和所述第四布线的周围且表面高度与所述第四布线的表面高度相同的第二绝缘膜。
7.一种磁存储器件的制造方法，包括：
在第一绝缘膜上按顺序形成金属层、磁阻效应膜和掩模层；
使用所述掩模层有选择地除去所述磁阻效应膜，形成磁阻效应元件；
有选择地除去所述金属层，把所述金属层分离为各单元；
形成覆盖所述金属层和所述磁阻效应元件的第二绝缘膜；
把所述第二绝缘膜平坦化到给定的厚度；
有选择地蚀刻所述第二绝缘膜，形成露出所述掩模层上部的沟槽；
在所述沟槽内形成布线材料，形成具有覆盖所述掩模层的所述上部的突出部的布线。
8.根据权利要求7所述的磁存储器件的制造方法，其中：
所述布线材料是Cu膜。
9.根据权利要求7所述的磁存储器件的制造方法，其中：
所述沟槽形成为使所述突出部突出所述掩模层膜厚的10％以上。
10.根据权利要求7所述的磁存储器件的制造方法，还具有：
在所述布线的底面和侧面形成势垒金属层。
11.根据权利要求7所述的磁存储器件的制造方法，其中：
以光致抗蚀剂或绝缘膜为掩模进行所述金属层的除去。
12.根据权利要求7所述的磁存储器件的制造方法，其中：
把所述第二绝缘膜平坦化到所述给定厚度的步骤使所述掩模层上的所述第二绝缘膜的膜厚成为所述布线的膜厚。
13.根据权利要求7所述的磁存储器件的制造方法，其中：
所述掩模层由导电膜形成。
14.根据权利要求13所述的磁存储器件的制造方法，其中：
在形成所述沟槽时，自对准形成由所述掩模层构成的接点。
15.根据权利要求7所述的磁存储器件的制造方法，其中：
通过检测所述掩模层的成分来进行所述沟槽形成中蚀刻终点的检测。
16.根据权利要求7所述的磁存储器件的制造方法，其中：
在配置有所述磁阻效应元件的存储单元的外围电路部中，在与所述磁阻效应元件以及所述掩模层相同的层中配置虚设的磁阻效应元件和掩模层，形成所述沟槽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311495A JP2004146687A (ja) | 2002-10-25 | 2002-10-25 | 磁気記憶装置及びその製造方法 |
| JP311495/2002 | 2002-10-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1499521A true CN1499521A (zh) | 2004-05-26 |
Family
ID=32105314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2003101043716A Pending CN1499521A (zh) | 2002-10-25 | 2003-10-24 | 使用了金属镶嵌工艺的磁存储器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040081841A1 (zh) |
| JP (1) | JP2004146687A (zh) |
| KR (1) | KR100518703B1 (zh) |
| CN (1) | CN1499521A (zh) |
| TW (1) | TWI233200B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW582032B (en) * | 2001-11-30 | 2004-04-01 | Toshiba Corp | Magnetic random access memory |
| JP4192075B2 (ja) * | 2002-11-28 | 2008-12-03 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| KR100481876B1 (ko) * | 2003-02-20 | 2005-04-11 | 삼성전자주식회사 | 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법 |
| US7078239B2 (en) * | 2003-09-05 | 2006-07-18 | Micron Technology, Inc. | Integrated circuit structure formed by damascene process |
| US7635884B2 (en) * | 2005-07-29 | 2009-12-22 | International Business Machines Corporation | Method and structure for forming slot via bitline for MRAM devices |
| US8564079B2 (en) * | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
| JP2010016031A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体記憶装置の製造方法 |
| JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US8895323B2 (en) * | 2011-12-19 | 2014-11-25 | Lam Research Corporation | Method of forming a magnetoresistive random-access memory device |
| US20140210021A1 (en) * | 2013-01-25 | 2014-07-31 | Qualcomm Incorporated | Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers |
| US9431602B2 (en) * | 2014-06-05 | 2016-08-30 | Everspin Technologies, Inc. | Top electrode coupling in a magnetoresistive device using an etch stop layer |
| KR20160073796A (ko) * | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US11488863B2 (en) * | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473328B1 (en) * | 2001-08-30 | 2002-10-29 | Micron Technology, Inc. | Three-dimensional magnetic memory array with a minimal number of access conductors therein |
| US6903396B2 (en) * | 2002-04-12 | 2005-06-07 | Micron Technology, Inc. | Control of MTJ tunnel area |
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
-
2002
- 2002-10-25 JP JP2002311495A patent/JP2004146687A/ja not_active Abandoned
- 2002-11-26 US US10/303,925 patent/US20040081841A1/en not_active Abandoned
-
2003
- 2003-10-21 TW TW92129170A patent/TWI233200B/zh not_active IP Right Cessation
- 2003-10-24 CN CNA2003101043716A patent/CN1499521A/zh active Pending
- 2003-10-24 KR KR10-2003-0074525A patent/KR100518703B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040081841A1 (en) | 2004-04-29 |
| JP2004146687A (ja) | 2004-05-20 |
| KR20040036651A (ko) | 2004-04-30 |
| KR100518703B1 (ko) | 2005-10-05 |
| TW200414499A (en) | 2004-08-01 |
| TWI233200B (en) | 2005-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106104830B (zh) | 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模 | |
| US6909129B2 (en) | Magnetic random access memory | |
| KR101921756B1 (ko) | 반도체 장치 | |
| JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| EP1329895A2 (en) | High-density magnetic random access memory device and method of operating the same | |
| KR101187831B1 (ko) | 다수의 자구들을 갖는 자기 턴넬 접합 셀 | |
| JP2009531865A (ja) | スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子 | |
| JP2001357666A (ja) | 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリへのアクセス方法および磁気ランダムアクセスメモリの製造方法 | |
| CN1427416A (zh) | 具有软基准层的磁存储器件 | |
| CN1409321A (zh) | 具有软基准层的磁阻器件的读取方法 | |
| CN1244154C (zh) | 半导体存储装置 | |
| CN1345067A (zh) | 可容忍短路的电阻交叉点阵列 | |
| US8729648B2 (en) | Magnetic body device and manufacturing method thereof | |
| CN1499521A (zh) | 使用了金属镶嵌工艺的磁存储器件及其制造方法 | |
| CN1466148A (zh) | 具有软基准层的磁阻器件 | |
| CN100350496C (zh) | 磁存储装置及其制造方法 | |
| CN1187824C (zh) | 半导体存储装置及其制造方法 | |
| CN1249815C (zh) | 信息存储装置及其制造方法 | |
| CN1856836A (zh) | 具有分段磁性写入线的mram阵列 | |
| US20050068806A1 (en) | Double density MRAM with planar processing | |
| JP2003133533A (ja) | マグネチックｒａｍ | |
| US20220246837A1 (en) | Nonvolatile memory devices having magnetic tunnel junction memory cells therein | |
| CN1527320A (zh) | 掩埋磁隧道结存储器单元和方法 | |
| US7366010B2 (en) | Magnetic memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |