CN1527320A - 掩埋磁隧道结存储器单元和方法 - Google Patents
掩埋磁隧道结存储器单元和方法 Download PDFInfo
- Publication number
- CN1527320A CN1527320A CNA2003101201264A CN200310120126A CN1527320A CN 1527320 A CN1527320 A CN 1527320A CN A2003101201264 A CNA2003101201264 A CN A2003101201264A CN 200310120126 A CN200310120126 A CN 200310120126A CN 1527320 A CN1527320 A CN 1527320A
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- layer
- metallic conductor
- ferromagnetic
- deposit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 38
- 210000000352 storage cell Anatomy 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 162
- 239000004020 conductor Substances 0.000 claims abstract description 101
- 230000015654 memory Effects 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 230000005294 ferromagnetic effect Effects 0.000 claims description 73
- 238000003860 storage Methods 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 16
- 239000000696 magnetic material Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 238000004377 microelectronic Methods 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000002194 synthesizing effect Effects 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000005055 memory storage Effects 0.000 claims 1
- 239000003302 ferromagnetic material Substances 0.000 description 11
- 230000005290 antiferromagnetic effect Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000005415 magnetization Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
在衬底(50)上制作的磁存储器单元(20)具有第一金属导体(40)、布置在第一金属导体上的第一磁层(80)、具有穿过其延伸至第一磁层(80)的通道开口(65)的平面层间电介质(ILD)35、在位于通道开口内的第一磁层上面的掩埋隧道结(75)、填充该通道开口并掩埋隧道结的第二磁层(60)，耦合至第二磁层的第二金属导体。公开了在存储器(10)和其它器件中使用的存储器单元的方法以及具体适用于制作存储器单元的方法。
Description
技术领域
本发明涉及磁隧道结器件，更具体地说，涉及例如并入了掩埋磁隧道结器件的磁性随机存取存储器(MRAM)器件的信息存储器件，和制造和使用这种器件的方法。
背景技术
典型MRAM器件包括存储器单元阵列，沿存储器单元各行延伸的字线，和沿存储器单元各列延伸的位线。每一个存储器单元位于字线和位线的交叉点。在一种类型的MRAM器件中，每一个存储器单元包括隧道结，例如自旋相关隧道(“SDT”)结。SDT结的磁化在任何给定的时间假定了两个稳定取向之一。这两个稳定磁性取向，平行和反平行，表示逻辑值“0”和“1”。磁化取向反过来又影响到SDT结的电阻。SDT结的电阻在平行的磁化取向的情况下具有第一值(Rp)，和在反平行的磁化取向的情况下具有更高的第二值(Ra)。因此，SDT结的磁化取向及其逻辑状态可以通过检测它的电阻状态来读取。使用磁隧道结的MRAM集成电路能够提供非易失性信息存储，这在扩展CMOS集成电路技术应用上是特别有用的。
在通过各种机理进行制造的过程中，例如静电放电、处理错误和例如电压尖脉冲的电路异常，能够产生缺陷的SDT结。每一个缺陷的SDT结能引起位错误。在没有使用晶体管开关或二极管来使得存储器单元彼此隔离的交叉点MRAM阵列中，短路SDT结也能致使在相同列和行中的其它存储器单元不能使用。因此，单一短路SDT结同样能引起列宽和行宽错误。当数据从MRAM器件中被读回时，可以使用纠错码(ECC)以便从不能使用的SDT结的完整的各行和各列中恢复数据。然而，从时间立场和计算立场上看，在单一一列或一行中用于一千或更多比特的ECC的代价很高。而且，MRAM器件可能有多于一个的短路SDT结。如果MRAM器件包含了多个不能使用的SDT结，则该器件在制造阶段就要丢弃。因此，静电放电、处理错误和电路异常都能减少制造产量。根据这些机理防止损失是费力的，并难以实现。
在本领域中，众所周知的是，可以使用晶体管开关或隔离二极管来使存储器单元彼此绝缘，但是这样的器件增加了复杂性并且通常比最小可获得的几何尺寸大，由此限制了存储器单元阵列的大小。
改善磁隧道结存储器单元的绝缘是必需的，特别期望能够使用消除了结缺陷影响的相对简单的工艺来制造磁隧道结存储器单元。
附图说明
本领域的技术人员通过结合附图阅读下面的详细说明，可以容易地理解本公开的特征和优点，其中：
图1是交叉点存储器实施例的顶视平面图。
图2和3是存储器单元实施例的截面侧视图。
图4和5是根据本发明制作的存储器第一实施例一部分的截面侧视图。
图6和7是根据本发明制作的存储器第二实施例一部分的截面侧视图。
图8是说明根据本发明执行制作存储器的方法的第一实施例的流程图。
图9是说明根据本发明执行制作存储器的方法的第二实施例的流程图。
为了使说明书更清楚，附图没有按统一比例绘出。特别是，垂直和水平比例彼此不同，并且各个附图的垂直和水平比例彼此不同。
具体实施方式
在下面的详细描述中，根据本发明制作的磁存储器单元的多个实施例与结合这些磁存储器单元的存储器一起被描述和说明。在根据本发明制作的存储器实施例中，行导体和列导体形成一组正交的布线通道，并且通过例如字线的行导体和例如位线的列导体的组合来寻址单个存储器单元。本领域的技术人员都可认识到，例如字线的行导体和例如位线的列导体的分配是任意的，也可以作出其它的分配。类似的，像行导体或列导体这样的导体的分配可以改变。在下面的描述中，行和列导体的标示通篇可以互换。在说明的实施例中，在衬底上制作的磁存储器单元具有第一金属导体、布置在第一金属导体上的第一铁磁层、具有一个穿过其延伸到第一铁磁层的通道开口的平坦化层间电介质(ILD)、在位于通道开口内的第一铁磁层上面的掩埋隧道结、填充该通道开口并掩埋隧道结的第二铁磁层、和与第二铁磁层相耦合的第二金属导体。可以制作例如包括这种磁隧道结存储器单元阵列的交叉点存储器之类的存储器。
图1示出了一个交叉点存储器阵列10的实施例的顶视平面图，交叉点存储器阵列10具有在行线30和列线40的相交处的存储器单元20。例如，起字线作用的迹线可以沿在交叉点存储器单元阵列10的一个侧面上的一个平面内的x方向延伸。起位线作用的迹线可以沿存储器单元阵列10的一个相对侧面上的一个平面内的y方向延伸。对于阵列的每一行可以有一条字线，对于阵列的每一列可以有一条位线。尽管图1中示出仅仅少数几个存储器单元、行导体和列导体，但可以理解，存储器单元阵列10可以包括多个这样的元件，并且图1中示意性表示的布置可以在两个方向(例如沿平行于每一个平面的常规的x和y轴)上延伸并且沿垂直于其它相似平面(即有多个平面)的z轴延伸。
总的来说，本发明的一个方面包括执行如下功能的组合的磁隧道结存储器单元，所述功能包括：在铁磁层中存储位信息，用隧道结转换该位信息，和控制隧道结。该隧道结与磁信息存储元件相耦合且可以被掩埋在铁磁层的下面。特别是，铁磁层可以直接形成在隧道结的上面以避免介于中间的工艺步骤影响到隧道结。
具有磁存储元件和隧道结检测元件的存储器单元可以通过如下方式用在如图1所示具有列线和行线的交叉点存储器结构中，所述方式是：将行线和列线的第一条线耦合到铁磁材料，该铁磁材料被布置以便形成每一个存储器单元的存储元件，将行线和列线的其余线耦合到位于该铁磁材料下面的掩埋隧道结(由此形成每一个存储器单元的检测元件)，和控制每一个检测元件以选择性地检测在选定的行-列组合处的铁磁材料的状态。同样，掩埋在第二铁磁材料下面的第二隧道结(由此形成集成控制元件)可以被控制以便有选择地转换在选定的行-列组合处的铁磁材料的状态。
图2和图3是层叠在衬底50上的行-列对准的存储器单元20的典型实施例的截面侧视图。衬底50具有绝缘表面，例如在硅晶片上的氧化层或玻璃层。如图2和3所示，该实施例的每一个存储器单元20形成在行线30和列线40之间。每一个存储器单元包括软铁磁材料层60，该软铁磁材料层60通过薄隧道结氧化层70与硬铁磁材料层80隔开。(这里，在本说明书中的“软”的通常意思是指在磁化方向上相对容易反向的磁材料，“硬”指在磁化方向上相对很难反向的磁材料)
软铁磁材料60、隧道结氧化层70和硬铁磁材料80的三层结构形成磁隧道结9 0。图2和3中的箭头示意性标示了磁场。可选的，可以包括图2和3中所示的反铁磁(AF)钉扎层(pinning layer)100和源磁层(seed magnetic layer)110。图2和3中所示的MRAM垂直单元结构可以在不使用本发明的情况下形成。
图4和5是根据本发明制作的存储器第一实施例的一部分的截面侧视图，正如从两个正交方向看的那样。如图4和5所示，存储器单元具有被构图以形成列导体线40的第一金属层。列导体40形成在合适的绝缘衬底50上(图4和5中没有示出)。在该说明书的余下部分中，假设合适的衬底50位于每一个存储器单元结构实施例的下面，但在存储器单元附图中没有示出这样的衬底。第一铁磁层80位于第一金属导体上面，由此第一金属导体(列导体40)耦合至第一铁磁层80。在列导体40上面的平面层间电介质(ILD)35具有穿过其延伸的通道开口65。在说明的实施例中，通道开口65具有倾斜侧壁。该通道开口至少部分对准第一金属导体(列导体40)。隧道结75在位于通道开口内的第一铁磁层80的至少一部分上延伸。隧道结75的区域由图4和5中的虚线画成的椭圆指出。由在第一铁磁层80的顶表面上的薄隧道结氧化层70形成隧道结75。可选的，金属电极66可以覆盖隧道结75以形成隧道结75的顶部电极(如图4和5所示)。金属电极66也可以覆盖通道开口65的侧壁，如图所示。第二铁磁层60填充通道开口并掩埋隧道结75。如果忽略可选的金属电极66，则铁磁层60可以起到隧道结75的顶部电极的作用。被构图以形成行导体30的第二金属层至少部分对准用第二铁磁层60填充的通道开口，由此第二金属导体(行导体30)耦合到第二铁磁层60。
在图4中，箭头120示出了由于沿列导体40中短箭头方向(进入附图面)流动的电流I而导致磁场方向，和弯曲箭头130示出由于沿行导体30中短箭头方向(平行于附图面并朝向左方)流动的电流I而导致的磁场方向。相似的，在图5中，箭头130示出由于沿行导体30中短箭头方向(进入附图面)流动的电流I而导致的磁场方向，和弯曲箭头120示出由于沿列导体40中短箭头方向(平行于附图面并朝向右方)流动的电流I而导致的磁场方向。图4和5还示出了可选层，在第一金属层上面的源磁层110和源磁层上面的反铁磁(AF)钉扎层100。
图6和7是根据本发明制作的存储器第二实施例的一部分的截面侧视图，正如从两个正交方向看的那样。合适的绝缘衬底50再一次被假设位于该存储器单元实施例的下面，但在存储器单元附图中没有示出。如图6和7所示，存储器单元具有被构图以便在衬底上形成第一金属导体(列导体40)的第一金属层。在列导体40上面的平面第一层间电介质(ILD)35具有延伸穿过其的第一通道开口65。第一通道开口65至少部分对准列导体40。第一隧道结145(由在列导体40的顶表面上的薄隧道结氧化层140形成)在位于第一通道开口内的列导体40的至少一部分上面延伸。可选的，金属电极66可以覆盖隧道结145以形成用于隧道结145的顶部电极(如图6所示)。金属电极66也可以覆盖通道开口65的侧壁，如图所示。第一铁磁层80填充第一通道开口65并掩埋第一隧道结145。如果忽略可选的金属电极66，则铁磁层80可以起到隧道结145的顶部电极的作用。在第一铁磁层80上面的平面第二层间电介质(ILD)35具有延伸穿过其的第二通道开口65。第二通道开口65至少部分对准用第一铁磁层80填充的第一通道开口65。位于第二通道开口内的第二隧道结75在第一铁磁层80的至少一部分上延伸。第二隧道结75由第一铁磁层80的顶表面上的薄隧道结氧化层70形成。第二铁磁层60填充第二通道开口并且掩埋第二隧道结75。第二金属层被构图以形成第二金属导体(行导体30)，该第二金属导体至少部分对准用第二铁磁层60填充的第二通道开口65，由此行导体30耦合于第二铁磁层60。尽管图6和7中没有示出，可选层可以被包括在直接位于在第一和/或第二铁磁层的下面，举例来说，第一金属层上面的源磁层110和源磁层上面的反铁磁(AF)钉扎层100。
在图6中，箭头120示出了由于沿列导体40中短箭头方向(进入附图面)流动的电流I所导致的磁场方向，和弯曲箭头130示出由于沿导体30中短箭头方向(平行于附图面并朝向左方)流动的电流I而导致的磁场方向。相似的，在图7中，箭头130示出由于沿行导体30中短箭头方向(进入附图面)流动的电流I所导致的磁场方向，和弯曲箭头120示出沿列导体40中短箭头方向(平行于附图面并朝向右方)流动的电流I所导致的磁场方向。
本领域的技术人员都理解，可以通过形成存储器单元阵列来制作存储器，并且可以通过形成在垂直方向上堆叠的多层存储器单元阵列(如果有必要，在多层之间插入层间电介质(ILD))来制作多层存储器。对于多层存储器的第二层和后续层，通过在前一层上面形成层间电介质(ILD)来提供绝缘衬底。
根据本发明制作的多层存储器可以应用在大容量存储器件中，并且可以采用集成电路的形式加以制作，作为装载微电子的衬底，和/或被并入到电子器件中。
制作
交叉点存储器阵列10可以通过具体适用的制作方法来制作，该制作方法的各种实施例通过图8和9的流程图来说明，图8包括一些“可选”步骤，“可选”步骤在一些方法实施例中执行而在其它实施例中不执行，取决于所使用材料的具体性质和器件的具体应用。由参考号S10，S20，...等表示该方法实施例的各种步骤。
图8是说明根据本发明执行的用于制作存储器的方法的第一实施例流程图。如图8所示，上述方法包括：提供合适的衬底50(步骤S10)，淀积第一金属层，和构图并腐蚀第一金属导体(例如，列线40)(步骤S20)。在步骤S30，淀积、构图并腐蚀第一铁磁层80。在步骤S40淀积第一层间电介质(ILD)层35。在步骤S50，通过如下方式构图并且形成开口，所述方式是：以至少部分对准第一金属导体(例如，列导体40)的方式腐蚀通道开口65穿过层间电介质，暴露第一铁磁层80的一部分，但不腐蚀穿过第一铁磁层。在步骤S60，在步骤S50中暴露过的第一铁磁层的至少一部分上形成薄隧道结氧化层70，并且淀积第二铁磁层60，至少填充通道开口。可以通过直接淀积薄氧化层来形成薄隧道结氧化层70。在步骤S60，在形成薄隧道结氧化层70之后，应该立即执行第二铁磁层60的淀积，而不将薄隧道结氧化层70暴露到空气中。为了形成薄隧道结氧化层70，可以淀积并氧化中间金属层。
在步骤S70，例如通过化学机械抛光(CMP)，将合成表面平坦化至层间电介质35的表面。通过淀积第二金属层来执行步骤S80。通过以至少部分对准在步骤S60用第二铁磁层填充过的通道开口65的方式腐蚀并构图第二金属导体线(例如，行导体30)，执行步骤S90。
到这时，图8的方法实施例制作单一存储器单元，或者更具体地说，制作了包括存储器单元阵列的存储器(即，单一存储器层)。该阵列的所有存储器单元被同时制作。如果要制作附加存储器层，如有必要的话在步骤S100中淀积第二层间电介质(ILD)层并且对其平坦化，以便为下一个存储器层提供衬底，从步骤S20开始重复这些工艺(步骤S110)多次，所述的次数是用于制造具有所希望层数的堆所要求的次数。在重复步骤S20-S90中，对于每一个连续的存储器层可以交替行和列导体线，和最后存储器级的第二金属层按需为最后存储器级提供行导体线或列导体线。
如果要包括源磁层110，执行可选步骤S25以淀积该层。相似的，如果要包括反铁磁层100，执行可选步骤S26以淀积该层。在图8所示的方法实施例中，在步骤S20和S30之间执行步骤S25和S26。
在执行淀积、构图和腐蚀第一铁磁层80的步骤S50之前，可以通过在通道开口65中形成隧道结控制元件75来制作集成控制元件。在该方法中，淀积第二层间电介质(ILD)，穿过第二ILD形成第二通道开口(第二通道开口向下延伸到第二ILD下面的第一金属层)，在第二通道开口中形成薄隧道结氧化层。例如通过第一金属层的热氧化，通过氧化第一金属层可以形成该薄隧道结氧化层。可替换的，通过在第一金属层上淀积薄氧化物可以形成薄隧道结氧化层。在另一个可替换的方法中，通过淀积薄中间金属层和氧化该薄中间金属层可以形成薄隧道结氧化层。
图9是说明根据本发明执行的制造存储器方法的第二实施例的流程图。如图9所示，该方法实施例包括提供合适衬底的步骤S210。步骤S220包括淀积第一金属层，构图和腐蚀第一金属导体(列导体线40)。在步骤S230，淀积第一层间电介质(ILD)35。在步骤S240，通过腐蚀穿过第一层间电介质35，暴露第一金属导体层(列导体线40)的一部分，但不腐蚀穿过该第一金属导体层，以至少部分与第一金属导体(例如，列导线体40)对准的方式构图并形成第一通道开口65。在步骤S250，在步骤S240中暴露过的第一金属导体层的至少一部分上形成第一薄隧道结氧化层140。
隧道结氧化物形成步骤S250的各种可选项同上面在图8的步骤S60中描述的基本相同。通过直接淀积薄氧化层或通过氧化第一金属导体(列导体线40)可以形成隧道结氧化层140。例如，通过热氧化第一金属导体可以实现氧化。在形成薄隧道结氧化层140的可替换方法中，可以淀积并氧化薄中间金属层。
在步骤S260，淀积第一铁磁衬底层80，至少填充第一通道开口65。在步骤S260，在形成薄隧道结氧化层140之后，应该立即执行第一铁磁层80的淀积，而不将薄隧道结氧化层140暴露到空气中。对合成表面平坦化至第一层间电介质(ILD)35的表面(步骤S270)。通过常规的化学机械抛光(CMP)可以实现平坦化。在步骤S280，淀积第二层间电介质(ILD)35。在步骤S290，通过腐蚀穿过第二ILD，以至少部分与第一通道开口内的第一铁磁衬底80对准的方式形成第二通道开口65，由此暴露第一铁磁衬底80的一部分。在步骤S300，在步骤S290中暴露的第一铁磁衬底的至少一部分上面形成第二薄隧道结氧化层70。通过氧化第一铁磁衬底80，例如通过热氧化可以形成第二薄隧道结氧化层70。可替换的，通过淀积薄中间金属层并氧化该薄中间金属层或者通过在第一铁磁衬底80上面淀积薄氧化物，可以形成第二薄隧道结氧化层70。
淀积第二铁磁衬底60，至少填充第二通道开口(步骤S310)。对合成表面平坦化至第二层间电介质(ILD)35的表面(步骤S320)。通过常规化学机械抛光(CMP)可以实现该平坦化。
淀积(步骤S330)、构图和腐蚀(步骤S340)第二金属层，以便以至少部分与用第二铁磁衬底60填充的第二通道开口对准的方式提供第二金属导体线(行导体30)。
到这时，图9的方法实施例制作单一存储器单元，或者更具体地说，制作了包括存储器单元阵列的存储器(即，单一存储器层)。阵列的所有存储器单元被同时制作。如果制作附加存储器层，从步骤S210开始重复这些工艺(步骤S350)多次，所述多次是制造具有所希望层数的堆所需要的次数。在重复步骤S210中，若有必要的话，淀积第三层间电介质(ILD)层并且对其平坦化以便为下一个存储器层提供衬底。在重复步骤S220-S340中，对于每一个连续的存储器层可以交替行和列导体线，和最后存储器级的第二金属层按需为最后存储器级提供行导体线或列导体线。
本领域的技术人员都理解，如果要包括源磁层110和反铁磁层100，与图8的步骤S25和S26类似的可选步骤(图9中没有示出)可以采用适合的相应次数类似地执行，以便淀积与铁磁层60和/或80邻近的那些层。
在图9中所说明的制作方法实施例中，存在由虚线箭头段说明的各种可选途径用于重复工艺步骤的子集以制造多层存储器。因此，例如，通过执行步骤S210-S320以形成第一存储器层，重复步骤S220-S320(对于每一个连续存储器层交替行和列导体线)用于每一连续存储器层，并且为最后存储器级的第二金属层执行步骤S330-S340，可以制作具有行和列导体线的多层存储器，由此最终的金属导体提供最后存储器级所要求的行或列导体线。
工业应用
尽管前面已经描述和说明了本发明的具体实施例，但本领域的技术人员可以在不脱离由附属的权利要求书限定的本发明的范围和精神内制作各种修改和变化。例如，工艺步骤的顺序可以改变，可以使用除了附图所示以外的配置。在存储器单元中的层的次序可以颠倒，例如形成相关于所说明的实施例的“倒置”的结构。对于另一个例子，硬磁体或合成反铁磁体可以用于替换AF钉扎层。AF钉扎层可以靠近堆的顶部而不是堆的底部放置，由此顶部铁磁层是钉扎层，底部铁磁层是检测层。隧道势垒的基本材料不限于上面描述的材料。其它电介质和某些半导体材料可以用于绝缘隧道势垒。尽管已经作为SDT结描述了磁隧道结，但是并不局限于此。例如，磁隧道结可以是约瑟夫逊结(Josephson junction)。
Claims (20)
1.一种制作存储器单元的方法，该方法包括以下步骤：
a)提供衬底；
b)淀积第一金属层，和构图并腐蚀第一金属导体；
c)淀积、构图并腐蚀第一铁磁层；
d)淀积层间电介质(ILD)；
e)以至少部分与第一金属导体对准的方式腐蚀通道开口穿过层间电介质，暴露第一铁磁层的一部分；
f)在第一铁磁层的至少是暴露部分上面形成薄隧道结氧化层；
g)淀积第二铁磁层，至少填充通道开口；
h)对合成表面平坦化至层间电介质的表面；和
i)淀积第二金属层，并以至少部分与用第二铁磁层填充的通道开口对准的方式腐蚀和构图第二金属导体。
2.根据权利要求1的方法制作的存储器单元。
3.根据权利要求1的方法，其中在形成薄隧道结氧化层的步骤f)之后立即执行淀积第二铁磁层的步骤g)，而不使该薄隧道结氧化层暴露到空气中。
4.一种用于制作具有行和列导体线的多层存储器的方法，该方法包括以下步骤：
执行权利要求1的方法的步骤a)至i)以形成第一存储器层；
重复步骤b)至h)，对于每一连续存储器层交替行和列导体线；和
为最后存储器级的第二金属层执行步骤i)，由此该最后金属导体为最后存储器级提供行或列导体线。
5.根据权利要求1的方法，进一步包括形成集成控制元件的步骤。
6.根据权利要求5，其中形成集成控制元件的步骤通过如下方式加以执行，所述方式是：在执行淀积、构图和腐蚀第一铁磁层的步骤c)之前，在通道开口中形成隧道结控制元件。
7.一种制造存储器单元的方法，该方法包括以下步骤：
a)提供衬底；
b)淀积第一金属层，和构图并腐蚀第一金属导体；
c)淀积第一层间电介质(ILD)；
d)以至少部分与第一金属导体对准的方式腐蚀第一通道开口穿过第一层间电介质，暴露第一金属导体的一部分；
e)在第一金属导体的至少是暴露部分的上面形成第一薄隧道结氧化层；
f)淀积第一铁磁衬底，至少填充第一通道开口；
g)对合成表面平坦化至第一层间电介质的表面；
h)淀积第二层间电介质(ILD)；
i)以至少部分与第一通道开口内的第一铁磁衬底对准的方式腐蚀第二通道开口穿过第二层间电介质，由此露出第一铁磁衬底的一部分；
j)在暴露的第一铁磁衬底的至少一部分上面形成第二薄隧道结氧化层；
k)淀积第二铁磁衬底，至少填充第二通道开口；
l)对合成表面平坦化至第二层间电介质的表面；和
m)淀积第二金属层，并以至少部分与用第二铁磁衬底填充的通道开口对准的方式腐蚀并构图第二金属导体。
8.根据权利要求7的方法，其中在形成第一薄隧道结氧化层的步骤e)之后，立即执行淀积第一铁磁衬底的步骤f)，而不使该第一薄隧道结氧化层暴露到空气中。
9.根据权利要求7的方法，其中在形成第二薄隧道结氧化层的步骤j)之后，立即执行淀积第二铁磁衬底的步骤k)，而不使该第二薄隧道结氧化层暴露到空气中。
10.一种用于制作具有行和列导体线的多层存储器的方法，该方法包括以下步骤：
执行权利要求12的方法的步骤a)至m)以形成第一存储器层；
重复步骤b)至l)，对于每一连续存储器层交替行和列导体线；和
为最后存储器级的第二金属层执行步骤m)，由此该最后金属导体为最后存储器级提供行或列导体线。
11.根据权利要求4或10的方法制作的多层存储器。
12.包括权利要求11的多层存储器的大容量存储器件。
13.包括权利要求11的多层存储器的集成电路。
14.包括权利要求11的多层存储器的装载有微电子的衬底。
15.包括权利要求11的多层存储器的电子器件。
16.一种存储器单元，包括：
a)衬底；
b)在衬底上布置的第一金属层，该第一金属层被构图以形成第一金属导体；
c)在第一金属导体上面布置的第一铁磁层，由此第一金属导体耦合到第一铁磁层；
d)平面层间电介质(ILD)，该层间电介质具有延伸穿过其的通道开口，该通道开口至少部分与第一金属导体对准；
e)在位于通道开口内的第一铁磁层的至少一部分上面的隧道结；
f)填充通道开口并掩埋隧道结的第二铁磁层；和
g)第二金属层，所述第二金属层以至少部分对准用第二铁磁层填充的通道开口的方式加以构图，以便形成第二金属导体，由此第二金属导体耦合到第二铁磁层。
17.一种存储器单元，包括：
a)衬底；
b)在衬底上布置的第一金属层，该第一金属层被构图以形成第一金属导体；
c)平面第一层间电介质(ILD)，该第一层间电介质具有延伸穿过其的第一通道开口，该第一通道开口至少部分与第一金属导体对准；
d)在位于第一通道开口内的第一金属导体的至少一部分上面的第一隧道结；
e)填充第一通道开口并掩埋隧道结的第一铁磁层；
f)平面第二层间电介质(ILD)，该第二层间电介质具有延伸穿过其的第二通道开口，该第二通道开口至少部分与用第一铁磁层填充的第一通道开口对准；
e)在位于第二通道开口内的第一铁磁层的至少一部分上面的第二隧道结；
f)填充第二通道开口并掩埋第二隧道结的第二铁磁层；和
g)第二金属层，所述第二金属层以至少部分对准用第二铁磁层填充的第二通道开口的方式加以构图，以便形成第二金属导体，由此第二金属导体耦合到第二铁磁层。
18.一种磁隧道结存储器单元，组合式地包括如下项：
a)用于在磁层内存储位信息的装置；
b)用于转换位信息的隧道结装置，所述用于转换的隧道结装置与用于存储的装置相耦合，并被掩埋在用于存储的装置的下面；
c)用于控制隧道结装置以便转换的装置。
19.一种在交叉点存储器结构中使用具有磁存储元件和隧道结检测元件类型的存储器单元的方法，所述交叉点存储器结构的类型属于具有列线和行线的类型，该方法包括下列步骤：
a)将行线和列线的第一条线耦合至磁材料，该磁材料被布置以形成每一个存储器单元的存储元件；
b)将行线和列线的其余的线耦合至位于该磁材料下面的掩埋隧道结，由此形成每一个存储器单元的检测元件；和
c)控制每一个检测元件，以便有选择地检测在被选定的行-列组合处的磁材料的状态。
20.根据权利要求19，进一步包括下列步骤：
控制位于第二磁材料下面的第二掩埋隧道结，由此形成集成控制元件，以便有选择地转换在被选定的行-列组合处的磁材料的状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/382673 | 2003-03-05 | ||
| US10/382,673 US6818549B2 (en) | 2003-03-05 | 2003-03-05 | Buried magnetic tunnel-junction memory cell and methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1527320A true CN1527320A (zh) | 2004-09-08 |
| CN100481252C CN100481252C (zh) | 2009-04-22 |
Family
ID=32824785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101201264A Expired - Lifetime CN100481252C (zh) | 2003-03-05 | 2003-12-05 | 掩埋磁隧道结存储器单元和方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6818549B2 (zh) |
| EP (1) | EP1455390A3 (zh) |
| JP (1) | JP2004274043A (zh) |
| KR (1) | KR20040078883A (zh) |
| CN (1) | CN100481252C (zh) |
| SG (1) | SG113489A1 (zh) |
| TW (1) | TW200418141A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008138193A1 (en) * | 2007-05-14 | 2008-11-20 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Recordable electrical memory |
| CN108091359A (zh) * | 2017-12-11 | 2018-05-29 | 江苏鲁汶仪器有限公司 | 一种磁隧道结及其制造方法 |
| CN108364951A (zh) * | 2018-01-23 | 2018-08-03 | 中国科学院上海微系统与信息技术研究所 | 约瑟夫森结结构、存储单元、存储单元阵列及制备方法 |
| CN108539004A (zh) * | 2018-04-25 | 2018-09-14 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI283477B (en) * | 2004-11-16 | 2007-07-01 | Ind Tech Res Inst | Magnetic random access memory with lower switching field |
| KR100684893B1 (ko) | 2005-03-28 | 2007-02-20 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조방법 |
| JP2009224477A (ja) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| US9368716B2 (en) | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
| US8971977B2 (en) | 2011-01-17 | 2015-03-03 | Hypres, Inc. | Superconducting devices with ferromagnetic barrier junctions |
| US9853208B2 (en) | 2014-12-30 | 2017-12-26 | International Business Machines Corporation | In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions |
| KR101691715B1 (ko) | 2015-01-30 | 2016-12-30 | 한양대학교 산학협력단 | 자기 저항 메모리 장치의 감지 회로 및 이에 있어서 감지 방법 |
| US10672971B2 (en) | 2018-03-23 | 2020-06-02 | International Business Machines Corporation | Vertical transmon qubit device with microstrip waveguides |
| US10256392B1 (en) | 2018-03-23 | 2019-04-09 | International Business Machines Corporation | Vertical transmon qubit device |
| US10243132B1 (en) | 2018-03-23 | 2019-03-26 | International Business Machines Corporation | Vertical josephson junction superconducting device |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
| US6590750B2 (en) * | 1996-03-18 | 2003-07-08 | International Business Machines Corporation | Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6110751A (en) | 1997-01-10 | 2000-08-29 | Fujitsu Limited | Tunnel junction structure and its manufacture and magnetic sensor |
| US5768181A (en) | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
| US6169686B1 (en) | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
| US6083764A (en) | 1998-07-20 | 2000-07-04 | Motorola, Inc. | Method of fabricating an MTJ with low areal resistance |
| US6242770B1 (en) | 1998-08-31 | 2001-06-05 | Gary Bela Bronner | Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same |
| US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6385074B1 (en) | 1998-11-16 | 2002-05-07 | Matrix Semiconductor, Inc. | Integrated circuit structure including three-dimensional memory array |
| US6292389B1 (en) | 1999-07-19 | 2001-09-18 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| US6266218B1 (en) | 1999-10-28 | 2001-07-24 | International Business Machines Corporation | Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing |
| US6281538B1 (en) | 2000-03-22 | 2001-08-28 | Motorola, Inc. | Multi-layer tunneling device with a graded stoichiometry insulating layer |
| US6331944B1 (en) | 2000-04-13 | 2001-12-18 | International Business Machines Corporation | Magnetic random access memory using a series tunnel element select mechanism |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| US6429497B1 (en) | 2000-11-18 | 2002-08-06 | Hewlett-Packard Company | Method for improving breakdown voltage in magnetic tunnel junctions |
| JP2002208682A (ja) | 2001-01-12 | 2002-07-26 | Hitachi Ltd | 磁気半導体記憶装置及びその製造方法 |
| JP3498737B2 (ja) | 2001-01-24 | 2004-02-16 | ヤマハ株式会社 | 磁気センサの製造方法 |
| JP4818519B2 (ja) | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| US6724651B2 (en) | 2001-04-06 | 2004-04-20 | Canon Kabushiki Kaisha | Nonvolatile solid-state memory and method of driving the same |
| JP4405103B2 (ja) | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| US6946712B2 (en) * | 2001-11-07 | 2005-09-20 | Kabushiki Kaisha Toshiba | Magnetic memory device using SOI substrate |
| US6735111B2 (en) * | 2002-01-16 | 2004-05-11 | Micron Technology, Inc. | Magnetoresistive memory devices and assemblies |
| JP3875568B2 (ja) * | 2002-02-05 | 2007-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| US6967350B2 (en) * | 2002-04-02 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Memory structures |
| US6661691B2 (en) * | 2002-04-02 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
| US6940085B2 (en) * | 2002-04-02 | 2005-09-06 | Hewlett-Packard Development Company, I.P. | Memory structures |
| JP4047615B2 (ja) * | 2002-04-03 | 2008-02-13 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
-
2003
- 2003-03-05 US US10/382,673 patent/US6818549B2/en not_active Expired - Lifetime
- 2003-09-26 TW TW092126693A patent/TW200418141A/zh unknown
- 2003-10-02 EP EP03022527A patent/EP1455390A3/en not_active Withdrawn
- 2003-12-05 CN CNB2003101201264A patent/CN100481252C/zh not_active Expired - Lifetime
- 2003-12-09 SG SG200307534A patent/SG113489A1/en unknown
-
2004
- 2004-02-20 JP JP2004044995A patent/JP2004274043A/ja not_active Withdrawn
- 2004-03-04 KR KR1020040014558A patent/KR20040078883A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008138193A1 (en) * | 2007-05-14 | 2008-11-20 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Recordable electrical memory |
| CN108091359A (zh) * | 2017-12-11 | 2018-05-29 | 江苏鲁汶仪器有限公司 | 一种磁隧道结及其制造方法 |
| CN108364951A (zh) * | 2018-01-23 | 2018-08-03 | 中国科学院上海微系统与信息技术研究所 | 约瑟夫森结结构、存储单元、存储单元阵列及制备方法 |
| CN108539004A (zh) * | 2018-04-25 | 2018-09-14 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
| CN108539004B (zh) * | 2018-04-25 | 2023-12-05 | 中国科学院上海微系统与信息技术研究所 | 亚微米约瑟夫森隧道结及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040078883A (ko) | 2004-09-13 |
| JP2004274043A (ja) | 2004-09-30 |
| SG113489A1 (en) | 2005-08-29 |
| EP1455390A2 (en) | 2004-09-08 |
| EP1455390A3 (en) | 2008-10-15 |
| CN100481252C (zh) | 2009-04-22 |
| US20040175847A1 (en) | 2004-09-09 |
| TW200418141A (en) | 2004-09-16 |
| US6818549B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7885105B2 (en) | Magnetic tunnel junction cell including multiple vertical magnetic domains | |
| US7514271B2 (en) | Method of forming high density planar magnetic domain wall memory | |
| US7009873B2 (en) | Magnetic random access memory | |
| US7936596B2 (en) | Magnetic tunnel junction cell including multiple magnetic domains | |
| US8558297B2 (en) | MRAM cell structure | |
| US6925000B2 (en) | Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture | |
| CN100481252C (zh) | 掩埋磁隧道结存储器单元和方法 | |
| CN1244154C (zh) | 半导体存储装置 | |
| CN100350496C (zh) | 磁存储装置及其制造方法 | |
| CN1856836A (zh) | 具有分段磁性写入线的mram阵列 | |
| US20050174875A1 (en) | Semiconductor storage device | |
| US20060278908A1 (en) | Write line design in MRAM | |
| US6567300B1 (en) | Narrow contact design for magnetic random access memory (MRAM) arrays | |
| US7061795B2 (en) | Magnetic random access memory device | |
| US8675399B2 (en) | Magnetic unit and magnetic storage device | |
| US7272028B2 (en) | MRAM cell with split conductive lines | |
| US20050006679A1 (en) | System and method for increasing magneting flux efficiency and cell density in MRAM design | |
| CN1748323A (zh) | 高密度和高编程效率的mram设计 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG ELECTRONICS CO., LTD. Free format text: FORMER OWNER: HEWLETT PACKARD CO. Effective date: 20110222 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: STATE OF TEXAS, THE USA TO: GYEONGGI-DO, SOUTH KOREA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110222 Address after: Gyeonggi Do, South Korea Patentee after: SAMSUNG ELECTRONICS Co.,Ltd. Address before: Texas, USA Patentee before: Hewlett-Packard Development Co.,L.P. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090422 |