CN1748323A - 高密度和高编程效率的mram设计 - Google Patents

Abstract

公开了用于提供磁存储器的方法和系统。磁存储器包括磁性元件。磁性元件位于第一和第二写线的交叉点，并通过使用第一写线和第二写线被写入。定向第二写线使其与第一写线成一角度。第二写线具有顶部和至少一个侧面。第二写线的至少一部分由绝缘层覆盖。磁性层覆盖了绝缘层的一部分。绝缘层的该部分位于磁性层与第二写线之间。磁性层包含软磁材料。

Description

高密度和高编程效率的MRAM设计

技术领域

本发明涉及一种磁存储器，更具体地，涉及一种用于为非易失性磁随机存取存储器(MRAM)提供写线的方法和系统，其可以降低单元尺寸、简化制造工艺、提高可靠性、并提高编程效率。

背景技术

近来，磁随机存取存储器(MRAM)在非易失性存储器和易失性存储器的潜在应用已经重新使人们对薄膜磁随机存取存储器(MRAM)产生了兴趣。图1显示了传统MRAM 1的一部分。传统的MRAM包括传统的相互垂直的导线10和12、传统的磁存储单元11以及传统的晶体管13。传统的MRAM 1利用传统的磁隧道结(MTJ)堆叠11作为存储单元。使用传统的MTJ堆叠11能够使MRAM单元的设计具有高的集成度、高的速度、低的读取功率、并且对软件错误率(SER)具有免疫力。使用导线10和12将数据写入磁存储器件11。MTJ堆叠11位于10与12之间的交叉点。传统的导线10和12被分别称作传统的字线10和传统的位线12。但是这些名称是可互换的。也可以使用例如行线、列线、数字线以及数据线的其它名称。

传统的MTJ堆叠11主要包括具有可变磁矢量(没有明确示出)的自由层1104、具有固定磁矢量(没有明确示出)的固定层1102、以及在两个磁性层1104与1102之间的绝缘体1103。绝缘体1103通常具有足够低的厚度，以允许磁性层1102与1104之间的电荷载流子隧穿。层1101通常是仔晶层(seed layer)与反铁磁性层的组合，反铁磁性层牢固地连接到固定磁层。

通过对传统的MTJ堆叠11施加磁场而将数据存储到传统的MTJ堆叠11中。施加的磁场具有选定的方向，该方向将自由层1104的可变的磁矢量移动到选中的方向。在写入期间，在传统的位线12中流动的电流I₁和在传统的字线10中流动的电流I₂在自由层1104上产生两个磁场。响应电流I₁和I₂产生的磁场，自由层1104中的磁矢量被确定在特殊的、稳定的方向。这个方向取决于电流I₁和I₂的方向和幅度以及自由层1104的性质和形状。通常，写入零(0)所需要的I₁或者I₂的方向与写入一(1)时的不同。一般，对准的定向(aligned orientation)被指定为逻辑1或0，而非对准的定向(misaligned orientation)相反，即，分别指定为逻辑0或1。

存储的数据是通过使电流从一个磁性层到另一个磁性层流过传统的MTJ单元而被读取或感测的。在读取期间，传统的晶体管13被导通并且小的隧穿电流流过传统的MTJ单元。测量流过传统的MTJ单元11的电流的量或跨过MTJ单元11的压降以判定存储单元的状态。在某些设计中，传统的晶体管13由二极管代替，或者完全省略，传统的MTJ单元11与传统的字线10直接接触。

尽管上述传统的MTJ单元11可以利用传统的字线10和传统的位线12写入，但在多数的设计中，本领域普通技术人员会容易的认识到电流I1或者I2的幅度大约为几毫安。因此，本领域普通技术人员将也会认识到在很多存储器应用中需要更小的写入电流。

图2描述了传统的具有低的写入电流的磁存储器1’的一部分。在美国专利NO.5659499、美国专利NO.5940319、美国专利NO.6211090、美国专利NO.6153443和美国专利申请公开NO.2002/0127743中公开了类似的系统。用于制造这些参考文献中所公开的传统系统的传统系统和传统方法在三个不面对MTJ单元11’的表面将位线和字线用软磁覆层包裹起来。图2中描述的传统的存储器的许多部分与图1中描述的相似，因此采用相同的附图标记。图2中描述的系统包括传统的MTJ单元11’、传统的字线10’和位线12’。传统的字线10’由两部分组成：铜芯线1001和软磁覆层1002。类似的，传统的位线12’由两部分组成：铜芯线1201和软磁覆层1202。

关于图1中的设计，软磁覆层1002和1202能够将与I₁和I₂相关的磁通量聚集到MTJ单元11’上，并能够减小不面对MTJ单元11’的表面上的磁场。因此，软磁覆层1002和1202将磁通量聚集到构成MTJ单元11’的MTJ上，使自由层1104易于编程。

尽管这种方案理论上可行，但本领域普通技术人员将很容易发现，分别位于传统的线10’和12’的垂直侧壁上的软磁覆层1002和1202部分的磁特性难于控制。本领域普通技术人员还会发现制造传统的字线10’和传统的位线12’的过程是复杂的。包括覆层1002和1202的传统的字线10’和传统的位线12’的形成分别需要大约9个薄膜沉积步骤，5个光刻步骤，6个蚀刻步骤和1个化学机械抛光(CMP)步骤。另外，没有一个步骤能够与其它的CMOS工艺共用。在某些工艺中，例如在CMP工艺以及少数的薄膜沉积和蚀刻工艺中，为了获得所设计的性能需要严格的控制。因为器件制造在其上的晶片表面是不平的，并且要去除的部分深陷在沟渠中，所以写线10’和12’需要布置的相当稀疏以适用光刻工艺。结果，如果对线10’和12’使用软磁覆层1202和1002，就会牺牲芯片上的存储器件的密度和容量。这种复杂的制造方法对于缩小尺寸以提高密度提出了重大的挑战。因此迫切的期望提供一种可升级的，易于制造的并提供高的写效率的MRAM结构。

图1和图2中描述的传统设计的传统写线10、10’和12、12’的其它方面限制了可缩放性。在这些传统的设计中，传统写线10、10’、12和12’主要由铝或铜制成。铝和铜的电流密度的限制大约为1×10⁶A/cm²或更少。因为减小线宽以增加存储密度，所以电迁移电流密度限制为缩放提出了严重的挑战。

其它传统的系统试图提出不同的解决方案，其中每一种方案都有它的缺陷。举例来说，美国专利申请公开No.2002/0080643提出，在写操作之后，对写线施加反向电流以阻止电迁移。但这些传统的方法都通过减小存储器的速度而损失了性能并增加了复杂性。因此，还是非常期望有一种由在电迁移方面具有高可靠性的材料制成的写线，其允许对于高密度存储器阵列具有容易的可扩缩性。

能够用于较小的或更有效率的存储器的传统的细的位线具有缺点。比较细的传统位线具有更高的电阻。这会不利的影响到整个存储器阵列的性能。然而有很多克服这些问题的传统方法。一个普通的实例是将存储器阵列中的长的位线分解成由厚的金属制成的球形的位线，将球形的位线连接到由更薄的金属制成的本地位线，因此具有更高的电阻。在美国专利No.6,335,890和美国专利申请公开No.2002/0034117中公开了这种设计的实例。然而，仍然没有克服上文描述的其它的问题，例如电迁移问题。

因此，需要一种用于提供可升级的、有效的、低电流磁存储器的系统和方法，其提高了制造的简易性以及对电迁移的可靠性。本发明解决了这样的需求。

发明内容

本发明给出了用于提供磁存储器的方法和系统。磁存储器包括磁性元件。磁性元件位于第一和第二写线的交叉点，并通过使用第一写线和第二写线被写入。定向第二写线使其与第一写线成一角度。第二写线的一部分由绝缘层覆盖。磁性层覆盖了绝缘层的一部分。绝缘层位于磁性层与第二写线之间。磁性层包含软磁材料。

按照此处公开的方法和系统，本发明提供了一种磁存储器，其可以被制成较高的密度、以相对较低的电流写入、对电迁移具有提高的可靠性、并且易于制造。

附图说明

图1是包括位于位线与字线交叉点的MTJ单元的传统磁存储器的三维视图；

图2是包括位于位线与字线交叉点的MTJ单元的传统磁存储器的三维视图，其中位线与字线具有磁性覆层以提高写入效率；

图3显示了包括MTJ MRAM单元的体系结构的剖面图；

图4显示了按照本发明一个实施例的MRAM的一部分；

图5A显示了按照本发明第二实施例的MRAM的一部分；

图5B显示了按照本发明第二实施例的MRAM的一部分的剖面图；

图6显示了按照本发明一个实施例的用于按照本发明提供MRAM器件的高层次流程图。

具体实施方式

本发明涉及一种对磁存储器的改进。下面的说明能够使本领域技术人员制造和使用本发明，并且是以专利申请的文本和要求提供的。对优选实施例的各种修改对于本领域技术人员来说将是显而易见的，并且此处的一般原理可以应用到其它实施例。因此，本发明不倾向于限制在所示的实施例，而是符合与此处所述的原理和特征相一致的最宽范围。

名称为“MRAM MEMORIES UTILIZING MAGNETIC WRITELINES”的、转让给本申请受让人的未审结的美国专利申请公开了一种MRAM结构，其处理了传统MRAM器件中遇到的许多问题。申请人在此以引用方式合并了上述未审结的申请。图3显示了MRAM 70的一部分的一个实施例，其包括上述未审结的申请中所公开的基本结构。图3中所示的MRAM 70包括磁性元件90(优选为MTJ堆叠90)、形成在衬底80上的选择器件81、磁性写线82、位线83、导电立柱87、连接立柱96和地线97。选择器件81优选的是FET晶体管，包括栅极84、源极85和漏极86。MTJ堆叠也包括具有固定磁矢量(没有示出)的固定层92、隧道层93、具有可变磁矢量(没有示出)的自由层94以及导电覆盖层95。导电覆盖层95优选的是无磁性间隔层95。MTJ堆叠包括含有仔晶层以及优选的反铁磁层的多个层(没有明确显示)。

磁性写线82包括软磁材料，并通过无磁性间隔层95与MTJ堆叠90的自由层94分开。在一个实施例中，写线83也是磁性的。磁性写线82优选的基本上或完全由软磁材料构成。此外，至少与覆层相对的内核包括软磁材料层。由于磁性写线82与自由层94之间小的间隔，所以自由层94的磁矢量牢固地静磁连接到磁性写线82的磁矢量。这样的静磁连接促进了自由层磁矢量的转动幅度。因此，提高了写入效率。

尽管上述未审结的申请中所述的MRAM结构对于其预期目的起到很好的作用，但是本领域技术人员将很容易意识到，其仍使用了相当大的电流通过位线83。此外，制造也可能相当复杂。

因此，非常期望提供一种MRAM结构，其能够通过简化的晶片工艺制造，同时仍提供高的写入效率，可测量性，小的尺寸以及低的写入电流。

本发明涉及一种用于提供磁存储器的方法和系统。磁存储器包括磁性元件。磁性元件位于第一和第二写线的交叉点，并通过使用第一写线和第二写线被写入。定向第二写线使其与第一写线成一角度。第二写线的至少一部分由绝缘层覆盖。磁性层覆盖了绝缘层的一部分。绝缘层位于磁性层与第二写线的一部分之间。磁性层优选地是软磁材料。

将根据特定类型的磁存储单元、特定的材料以及特定的元件构造来说明本发明。例如，将以示意性的磁随机存取存储(MRAM)单元为背景来说明本发明。但是，本领域普通技术人员将意识到，本发明不限于任何特定的磁存储器件。因此，本领域普通技术人员将很容易地认识到，该方法和系统对于不与本发明一致的其它磁存储单元、其它材料和构造也是很有效的。可替代的是，本发明能够应用于其它的磁存储器件，特别是期望降低工艺复杂性、降低单元寸并提高写入效率的那些器件中。例如，尽管按照包括单个磁性层说明了MTJ堆叠，但是并不妨碍使用其它的材料、其它的合金以及合成的层。此外，尽管以金属氧化物半导体(MOS)器件和磁隧道结(MTJ)器件为背景说明了本发明，但是本领域普通技术人员将很容易意识到本发明不限于这样的器件。可替代的是，也可以通过对存储器结构进行修改或不进行修改，类似地使用其它适当的器件，例如双极结晶体管和自旋阀巨磁阻存储元件。本领域普通技术人员将很容易意识到，尽管使用术语“字线”和“位线”说明了本发明，但是为了清楚才使用术语来表示特定位置和定向的特定的线。然而，本领域普通技术人员应当意识到这些术语仅是用于参考目的，可通过写线的其它名称进行交换或替代。

参照图4来更具体地显示本发明的方法和系统，图4显示了按照本发明一个实施例的MRAM 100的一部分。优选地，MRAM 100以图3所示的单元70为基础。返回来参照图4，MRAM 100包括四个单元110A、110B、140A和140B。MRAM单元110A、110B、140A和140B利用传统的MTJ堆叠11作为磁性元件。因此，MTJ堆叠11包括上述的层1101、固定层1102、绝缘体1103以及自由层1104。如上所述，层1101通常包括仔晶层和AFM层(没有明确示出)。两个MRAM单元110A和110B共同形成结构110。类似地，两个MRAM单元140A和140B共同形成结构140。结构140与结构110类似，因此将不对其详细说明，而是说明结构110。结构110和140由电介质插块104、106和108隔离。

结构110使用选择器件111。选择器件包括漏极112和114、源极113以及栅极115和116。源极113经过金属插块117连接到地线118。金属插块119和120分别将漏极112和114连接到磁性元件11。

MRAM 100还包括字线122以及写位线126和128。字线122优选的是磁性字线。因此磁性字线122优选地基本上由软磁材料制成，例如由Co、Fe、Ni或其合金制成。此外，磁性字线122可以是磁性和无磁性层交替的有限结构。写位线126和128是导电的。此外，在不同的实施例中，写位线126和128可以是磁性的或无磁性的。写位线126和128与磁性字线122绝缘。绝缘层124覆盖写位线126、128、156和158。因此写位线126在其顶部126A以及侧面126C和126D是绝缘的。类似地，写位线128在其顶部128A以及侧面128C和128D是绝缘的。绝缘层124使写位线126和128与软磁性层130绝缘。绝缘层124也显示为使写位线126和128与字线122绝缘。但是，本领域普通技术人员将很容易意识到，使写位线126和128与字线122绝缘的绝缘层124的下部分与使写位线126和128与磁性层130绝缘的绝缘层124的顶部分是分开形成的，并且可以是不同的材料。绝缘层124优选地由一种或多种电介质材料构成。在优选的实施例中，绝缘层124是由例如氧化铝、氧化硅和其它的氧化物的电介质材料制成的。磁性层130是由例如镍、钴、铁或其合金的软磁材料制成的。

在操作中，位线126或128中的写入电流分别围绕线126和128周围产生磁场。软磁性层130在位线126的表面126A、126B和126C上的部分磁性地短路位线126的三个表面126A、126B和126C。类似地，软磁性层130在位线128的表面128A、128B和128C上的部分磁性地短路位线128的三个表面128A、128B和128C。结果，磁通量被集中在位线126和128下面以及MTJ堆叠11的自由层1104上面的空间中。换言之，软磁性层130在表面126A、126B、126C、128A、128B和128C上的部分，通过降低围绕位线126和128的其它部分的磁场，增加了写位线126和128下面且临近自由层1104的空间中的磁场。因此，提高了写线83的写入效率。

结构140按照与结构110类似的方式起作用。因此，结构被类似地标注。因此，结构140包括选择器件141，其包括漏极142和144、源极143以及栅极155和156。源极143经过金属插块147连接到地线148。金属插块149和150分别将漏极142和144连接到磁性元件11。结构140也使用字线122和写位线156和158。写位线156和158是导电的。写位线156和158可以是磁性的。写位线156和158与磁性字线122绝缘。绝缘层124覆盖写位线156和158。因此写位线156在其顶部156A以及侧面156C和156D是绝缘的。类似地，写位线158在其顶部158A以及侧面158C和158D是绝缘的。绝缘层124使写位线156和158与软磁性层130绝缘。绝缘层124也显示为使写位线156和158与字线122绝缘。位线156和158分别按照与位线126和128相同的方式工作。因此，位线126、128、156和158的写入效率相同。

软磁性层130通过绝缘层124与位线126、128、156和158电绝缘。可对所有的位线126、128、156和158使用单个软磁性层130，而不会对位线126、128、156和158电性短路。结果，不需要为了使位线126、128、156和158彼此绝缘而图形化软磁性层130。因此，MRAM100更易于制造。如上所述，为了图形化图2所示的软磁性覆层1002和1202，使用光刻和刻蚀工艺。对于MRAM 100不需要使用这些工艺中的至少一些工艺，由此简化了制造。而且，因为简化了制造并且不需要从沟渠中移除材料来形成软磁性层130，所以不需要为了适应光刻工艺而相当稀疏的布置写线126、128、156和158。因此，将提高芯片上存储器件的密度和容量。

图5A显示了按照本发明第二实施例的MRAM 200的一部分。图5B显示了按照本发明第二实施例的MRAM 200的一部分的剖面图。参照图5A和5B，MRAM 200包括选择器件208和210，其优选的是CMOS晶体管。结构210使用衬底202中的电介质沟渠204和206与类似的结构隔离。结构200包括使用两个MTJ堆叠11的两个存储单元。CMOS晶体管210包括源极213、漏极212和栅极215。CMOS晶体管208包括源极213、漏极214和栅极217。金属插块216将源极213连接到接地导体218。金属插块219和220分别将漏极212和214连接到MTJ堆叠11的底部电极223和224。写位线221和222位于MTJ堆叠11的下面。写字线226被定向与位线221和222成一角度。MRAM 200还包括绝缘层226和软磁性层228。绝缘层226和软磁性层228分别对应于图4所示的层124和130。返回来参照图5A和5B，绝缘层226和软磁性层228以与绝缘层124和软磁性层130类似的方式起作用。特别地，绝缘层226位于写字线225和234的侧面和顶部。软磁性层228使用绝缘层226与写字线225和234绝缘。软磁性层228将磁通量集中在线225和234的下面。换言之，软磁性层228在线225和234的表面上的部分，通过降低围绕线225和234的其它部分的磁场，增加了写位线225和234下面且临近自由层1103的空间中的磁场。因此，提高了写线225的写入效率。

此外，软磁性层228使用绝缘层226与字线225和234绝缘。因此可对所有的字线225和234使用单个软磁性层228，而不会对字线225和234电性短路。结果，不需要为了使字线彼此绝缘而图形化软磁性层228。因此，MRAM 200更易于制造。而且，因为简化了制造，所以不需要为了适应光刻工艺而相当稀疏的布置字线225和234。因此，将提高芯片上存储器件的密度和容量。

图6显示了按照本发明一个实施例的方法300的高层次流程图，方法300用于按照本发明提供MRAM 100和200。为了清楚，以MR100和200为背景来说明方法300。但是，按照本发明的方法300能够用于制造其它的MRAM。在提供了器件中的下部结构之后，例如提供了选择器件111和141或208和210，开始方法300。经过步骤302提供第一组写线，在优选的实施例中，步骤302在MTJ堆叠11上提供写线122。然而，在可选的实施例中，步骤302在MTJ堆叠11下面提供例如线221和222的写线。经过步骤304提供磁存储元件。步骤304优选地提供MTJ堆叠11。能够在步骤302之前或之后执行步骤304，取决于磁性元件是提供在写线221和222之上还是提供在写线122之下。

经过步骤306提供第二组线，例如线126和128或225和234。第二组线被定向与第一组写线成一角度。步骤304中提供的磁存储元件位于第一组和第二组写线的交叉处。在一个实施例中，步骤306包括提供铝线。

经过步骤308在第二组线上提供例如层124或226的绝缘层。绝缘层围绕第二组写线的顶部和至少一个侧面。优选地，写线的两侧由绝缘层覆盖。为了在所有的表面上获得好的覆盖并维持足够小的厚度，可在步骤308使用化学气相沉积(CVD)或原子层化学气相沉积(ALCVD)。如果在步骤308中使用了ALCVD工艺，则即使在绝缘薄膜为30nm薄的时候也能够获得电隔离。而且，如果第二组线是铝的，则能够简化步骤308。在步骤306中制造了线之后，优选地使用薄膜沉积、光刻和刻蚀，氧化工艺能够作为步骤308的一部分来执行。氧化工艺能够将铝的表面层变成Al2O3，其是良好的介电材料。除了其下部分之外，Al₂O₃层能够用作绝缘层124。有许多将铝氧化的方法，例如将铝暴露在氧气气氛中或含有氧气的等离子体腔室中。能够修改步骤308的用于氧化MTJ器件的隧道层的工艺。在步骤308中制造的Al₂O₃层的厚度可以非常薄，并且仍能提供良好的均匀性和绝缘性。例如，MTJ器件的隧道层的厚度通常小于3nm，并且能够获得相当高的电阻。

在步骤308中沉积了绝缘薄膜之后，经过步骤310提供磁性层。优选地使用步骤310来形成软磁性层130或220。绝缘层位于磁性层与第二写线之间。磁性层包括软磁材料。软磁性层130或220优选地具有2至50nm的厚度，其优选地通过物理气相沉积(PVD)或CVD在步骤310中被沉积，完成写线制造过程。因为省略了在现有技术中对于软磁性覆层为必须的光刻和刻蚀工艺，所以降低了晶片工艺的成本。此外，通过为写线引入软磁性覆层而不会损失芯片上存储器件的密度和容量。因此，使用方法300能够相当简单的提供MRAM 100和/或200。

已经公开了针对改进的磁存储器的方法和系统。尽管已经按照所示的实施例说明了本发明，但是本领域普通技术人员将很容易意识到，可能存在许多对实施例的修改，这些修改将位于本发明的实质与范围内。因此，本领域普通技术人员在不脱离在后附权利要求的实质与范围的情况下可以进行许多修改。

Claims (17)

1.一种磁存储单元，包括：

磁性元件，磁性元件通过使用第一写线和第二写线被写入，磁性元件位于第一写线与第二写线的交叉点，第二写线被定向与第一写线成一角度，第二写线的至少一部分由绝缘层覆盖，磁性层覆盖绝缘层的至少一部分，绝缘层的该部分位于磁性层与第二写线之间，磁性层包含软磁材料。

2.一种磁存储器，包括：

第一组多条写线；

被定向与第一组多条写线成一角度的第二组多条写线，第二组多条写线的每条都具有顶部和至少一个侧面；

覆盖在第二组多条写线的每条的至少一部分上的绝缘层；以及

覆盖在绝缘层的一部分上的磁性层，绝缘层的该部分位于磁性层与第二组多条写线之间，磁性层包含软磁材料；

多个磁存储元件，位于第一组多条写线与第二组多条写线的交叉点。

3.如权利要求2所述的磁存储器，其中该第一组多条写线是多条磁性写线。

4.如权利要求2所述的磁存储器，其中该第一组多条写线电连接到该多个磁存储元件。

5.如权利要求2所述的磁存储器，其中该第一组多条写线位于该多个磁存储元件之下，该第一组多条写线电连接到该多个磁存储元件；和

其中该第二组多条写线位于该磁存储元件之上，该第二组多条写线与该磁存储元件电绝缘。

6.如权利要求2所述的磁存储器，其中使用CVD或ALCVD工艺形成该绝缘层。

7.如权利要求2所述的磁存储器，其中该第二组多条写线包括铝，以及其中该绝缘层是氧化的铝。

8.如权利要求2所述的磁存储器，其中该绝缘层具有小于100纳米的厚度。

9.如权利要求2所述的磁存储器，其中该第二组多条写线的每条都具有第一厚度，其中软磁性层具有小于第一厚度一半的第二厚度。

10.一种用于提供磁存储器的方法，包括以下步骤：

提供第一组多条写线；

提供多个磁存储元件；

提供被定向与第一组多条写线成一角度的第二组多条写线，该多个磁存储元件位于第一组多条写线与第二组多条写线的交叉点；

提供绝缘层，该绝缘层的一部分覆盖该第二组多条写线的至少一部分；以及

提供磁性层，部分的该绝缘层位于该磁性层与第二组多条写线之间，该磁性层包含软磁材料。

11.如权利要求10所述的方法，其中该第一组多条写线是多条磁性写线。

12.如权利要求10所述的方法，其中该第一组多条写线电连接到该多个磁存储元件。

13.如权利要求10所述的方法，其中提供该第一组多条写线的步骤包括在该多个磁存储元件之下提供该第一组多条写线，该第一组多条写线电连接到该多个磁存储元件；和

其中提供该第二组多条写线的步骤包括在该多个磁存储元件之上提供该第二组多条写线，该第二组多条写线与该磁存储元件电绝缘。

14.如权利要求10所述的方法，其中形成该绝缘层的步骤包括使用CVD或ALCVD工艺。

15.如权利要求10所述的方法，其中该第二组多条写线包括铝，以及其中提供该绝缘层的步骤进一步包括铝的氧化步骤。

16.如权利要求10所述的方法，其中该绝缘层具有小于100纳米的厚度。

17.如权利要求10所述的方法，其中该第二组多条写线的每条都具有第一厚度，其中提供该磁性层的步骤包括提供软磁性层的步骤，该软磁性层具有小于第一厚度一半的第二厚度。

Images