JP2004146687A - 磁気記憶装置及びその製造方法 - Google Patents
磁気記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004146687A JP2004146687A JP2002311495A JP2002311495A JP2004146687A JP 2004146687 A JP2004146687 A JP 2004146687A JP 2002311495 A JP2002311495 A JP 2002311495A JP 2002311495 A JP2002311495 A JP 2002311495A JP 2004146687 A JP2004146687 A JP 2004146687A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- metal layer
- magnetoresistive element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31826—Of natural rubber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供する。
【解決手段】磁気記憶装置は、第１の方向に延在された第１の配線１０と、この第１の配線１０の上方に配置された金属層１３と、この金属層１３上の所定領域に配置されたＭＴＪ素子１９と、このＭＴＪ素子１９上に配置されたコンタクト層２３と、第１の方向と異なる第２の方向に延在され、コンタクト層２３上に配置され、コンタクト層２３の上部を覆う突出部３０を有する第２の配線２５と、金属層１３、ＭＴＪ素子１９、コンタクト層２３及び第２の配線２５の周囲に埋設され、第２の配線２５の表面と同じ高さの表面を有する絶縁膜２１とを具備する。
【選択図】 図１
【解決手段】磁気記憶装置は、第１の方向に延在された第１の配線１０と、この第１の配線１０の上方に配置された金属層１３と、この金属層１３上の所定領域に配置されたＭＴＪ素子１９と、このＭＴＪ素子１９上に配置されたコンタクト層２３と、第１の方向と異なる第２の方向に延在され、コンタクト層２３上に配置され、コンタクト層２３の上部を覆う突出部３０を有する第２の配線２５と、金属層１３、ＭＴＪ素子１９、コンタクト層２３及び第２の配線２５の周囲に埋設され、第２の配線２５の表面と同じ高さの表面を有する絶縁膜２１とを具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、強磁性体を用いた情報再生技術に係わり、特に磁気抵抗効果素子を利用した磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：以下ＭＲＡＭと略記）とは、情報の記録媒体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置を平行又は反平行にし、この平行又は反平行の状態を２進の情報“１”，“０”にそれぞれ対応させて行う。記録情報の書き込みは、クロスストライプ状に配置された書き込み線に電流を流し、この電流によって生じる電流磁界により、各セルの強磁性体の磁化方向を反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。一方、記録情報の読み出しは、セルを構成する強磁性体の磁化方向とセンス電流との相対角又は複数の強磁性層間の磁化の相対角によってメモリセルの電気抵抗が変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭの機能と従来の誘電体を用いた半導体メモリの機能とを比較すると、
（１）完全な不揮発性であり、また１０１５回以上の書き換えが可能であること、
（２）非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること、（３）電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。ＭＲＡＭの単位面積あたりの集積度、書き込み及び読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００５】
現在、実用化の検討が進められているＭＲＡＭでは、メモリセルに強磁性トンネル効果（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下ＴＭＲ効果と略記）を示す素子を用いている（例えば、非特許文献１参照。）。このＴＭＲ効果を示す素子（以下ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる３層膜で構成され、絶縁層をトンネルして電流が流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅからなるトンネル接合では、５０ＯｅＶ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている（例えば、非特許文献２参照。）。ＭＴＪ素子の構造としては、磁界感度の改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させた、いわゆるスピンバルブ構造のもの（例えば、非特許文献３参照。）、また磁気抵抗変化率のバイアス依存性を改善するために、２重のトンネルバリアを設けたもの（例えば、非特許文献４参照。）が、知られている。
【０００６】
【非特許文献１】
Ｒｏｙ Ｓｃｈｅｕｅｒｌｅｉｎ， ｅｔ ａｌ．，Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ，「２０００ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【０００７】
【非特許文献２】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ａｎｄ Ａｎｎｅａｌｉｎｇ Ｅｆｆｅｃｔ ｉｎ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇ．」，（米国），１９９７年，第３３巻，第５号，ｐ．３５５３−３５５５
【０００８】
【非特許文献３】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．２００−２０１
【０００９】
【非特許文献４】
Ｋ Ｉｎｏｍａｔａ， ｅｔ ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ ｔｕｎｎｅｌｉｎｇ ｂｅｔｗｅｅｎ ａ ｓｏｆｔ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ ａｎｄ ｈａｒｄ ｍａｇｎｅｔｉｃ ｎａｎｏ ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．１３８０−１３８３
【００１０】
【発明が解決しようとする課題】
このような従来におけるＭＲＡＭのメモリセル部は、図１５（ａ）、（ｂ）、図１６に示すように、ビット線２５及び書き込みワード線１０の交点に、ＭＴＪ素子１９が配置される。このＭＴＪ素子１９は、下部金属層１３及び第１のコンタクト１２などを介して、例えばトランジスタやダイオードのようなスイッチング素子（図示せず）Ｔｒ１に接続されている。
【００１１】
上記のようなＭＲＡＭのメモリセル部は、次のような方法で形成される。この従来の方法を、図１７乃至図２６を参照に以下に説明する。
【００１２】
まず、図１７（ａ）、（ｂ）に示すように、絶縁膜１１及び第１のコンタクト１２上に下部金属層１３が形成され、この下部金属層１３上にＭＴＪ材料層１４が形成される。そして、このＭＴＪ材料層１４上に２層の第１及び第２のハードマスク１５，１６が積層される。
【００１３】
次に、図１８（ａ）、（ｂ）に示すように、第２のハードマスク１６が選択的にエッチングされ、ＭＴＪ素子１９の形状が第２のハードマスク１６に転写される。
【００１４】
続いて、図１９（ａ）、（ｂ）に示すように、第２のハードマスク１６を用いて、第１のハードマスク１５がエッチングされ、ＭＴＪ素子１９の形状が第１のハードマスク１５に転写される。
【００１５】
その後、図２０（ａ）、（ｂ）に示すように、第２のハードマスク１６が剥離される。
【００１６】
次に、図２１（ａ）、（ｂ）に示すように、第１のハードマスク１５を用いてＭＴＪ材料層１４がエッチングされ、ＭＴＪ材料層１４がＭＴＪ素子１９の形状にパターニングされる。
【００１７】
次に、図２２（ａ）、（ｂ）に示すように、下部金属層１３及び第１のハードマスク１５上に絶縁膜２１ａが形成され、この絶縁膜２１ａが下部金属層１３の所望の形状にパターニングされる。
【００１８】
次に、図２３（ａ）、（ｂ）に示すように、絶縁膜２１ａを用いて下部金属層１３がエッチングされる。
【００１９】
次に、図２４（ａ）、（ｂ）に示すように、絶縁膜１１、２１ａ上に絶縁膜２１ｂが形成される。
【００２０】
次に、図２５（ａ）、（ｂ）に示すように、例えば化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて、絶縁膜２１ａ、２１ｂの表面が平坦化される。これにより、第１のハードマスク１５の表面が露出される。
【００２１】
次に、図２６（ａ）、（ｂ）に示すように、絶縁膜２１ｂ及び第１のハードマスク１５上に絶縁膜２１ｃが形成される。次に、絶縁膜２１ｃ内にトレンチ２２が形成され、このトレンチ２２内及び絶縁膜２１ｃ上にバリアメタル層２４、Ａｌ膜、バリアメタル層２６が順に形成される。そして、例えばＲＩＥにより、バリアメタル層２４、Ａｌ膜、バリアメタル層２６が選択的にエッチングされ、ＭＴＪ素子１９にコンタクト２３を介して接続されたビット線２５が形成される。このようにして、ＭＲＡＭのメモリセル部が形成される。
【００２２】
しかしながら、上述する従来技術によるＭＲＡＭでは、Ａｌからなるビット線２５とＭＴＪ素子１９とは、第１のハードマスク１５とコンタクト２３との合計膜厚分Ｘ’だけ離れてしまっている。従って、ＭＴＪ素子１９にデータを書き込む際、十分な大きさの磁界をＭＴＪ素子１９に与えるためには、ビット線２５に流す書き込み電流をある程度高める必要があった。しかし、高密度電流を流すとエレクトロマイグレーションが生じやすいＡｌで形成されたビット線２５では、これらの要求に応えることが困難であった。
【００２３】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００２５】
本発明の第１の視点による磁気記憶装置は、第１の方向に延在された第１の配線と、前記第１の配線の上方に配置された第１の金属層と、前記第１の金属層上の所定領域に配置された第１の磁気抵抗効果素子と、前記第１の磁気抵抗効果素子上に配置された第１のコンタクト層と、前記第１の方向と異なる第２の方向に延在され、前記第１のコンタクト層上に配置され、前記第１のコンタクト層の上部を覆う突出部を有する第２の配線と、前記第１の金属層、前記第１の磁気抵抗効果素子、前記第１のコンタクト層及び前記第２の配線の周囲に埋設され、前記第２の配線の表面と同じ高さの表面を有する第１の絶縁膜とを具備する。
【００２６】
本発明の第２の視点による磁気記憶装置の製造方法は、第１の絶縁膜上に、金属層、磁気抵抗効果膜及びマスク層を順に形成する工程と、前記マスク層を用いて前記磁気抵抗効果膜を選択的に除去し、磁気抵抗効果素子を形成する工程と、前記金属層を選択的に除去し、前記金属層をセル毎に分離する工程と、前記金属層及び前記磁気抵抗効果素子を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜を所定の厚さまで平坦化する工程と、前記第２の絶縁膜を選択的にエッチングし、前記マスク層の上部を露出するトレンチを形成する工程と、前記トレンチ内に配線材が形成され、前記マスク層の前記上部を覆う突出部を有する配線を形成する工程とを具備する。
【００２７】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２８】
［第１の実施形態］
第１の実施形態は、磁気抵抗効果素子（以下、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と称す）の上方に配置されたビット線をダマシンプロセスで形成することにより、ビット線をＭＴＪ素子に近づけたものである。
【００２９】
図１（ａ）、（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の断面図を示す。図１（ａ）、（ｂ）に示すように、書き込みワード線１０とビット線２５が互いに異なる方向（本例では垂直方向）に延在され、これら書き込みワード線１０及びビット線２５の交点にＭＴＪ素子１９が配置されている。このＭＴＪ素子１９は、下部金属層１３及び第１のコンタクト１２を介して、例えばトランジスタやダイオードのようなスイッチング素子（図示せず）に接続されている。また、ＭＴＪ素子１９は、第２のコンタクト２３を介してビット線２５に接続されている。ここで、第２のコンタクト２３は、ＭＴＪ素子１９のパターニングの際に用いられる第１のハードマスク１５からなるため、ＭＴＪ素子１９とほぼ同じ平面形状をしている。
【００３０】
そして、本発明の第１の実施形態では、ビット線２１は、例えばＣｕ膜で形成されたダマシン構造となっている。つまり、ビット線２１の表面と絶縁膜２１の表面とは、ほぼ等しくなっている。そして、ビット線２１は、第２のコンタクト２３の上部を覆う突出部３０を有している。この突出部３０は、第２のコンタクト２３の膜厚Ｄの１０％以上の厚みＡで、第２のコンタクト２３の表面からＭＴＪ素子１９の方へ突出している。従って、ビット線２５の突出部３０とＭＴＪ素子１９とは、第２のコンタクト２３の膜厚Ｄより短い距離Ｘしか離れていないことになる。
【００３１】
図２（ａ）、（ｂ）乃至図１２（ａ）、（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気記憶装置の製造方法について説明する。尚、ここでは、書き込みワード線１０及び第１のコンタクト１２を形成した後から説明する。
【００３２】
まず、図２（ａ）、（ｂ）に示すように、第１の絶縁膜１１及び第１のコンタクト１２上に下部金属層１３が形成され、この下部金属層１３上にＭＴＪ材料層１４が形成される。そして、このＭＴＪ材料層１４上に２層の第１及び第２のハードマスク１５，１６が積層される。ここで、第１のハードマスク１５は例えば導電性膜で形成され、第２のハードマスク１６は非導電性膜（絶縁膜）で形成される。尚、第２のハードマスク１６は、導電性膜で形成されてもよい。
【００３３】
次に、図３（ａ）、（ｂ）に示すように、第２のハードマスク１６が選択的にエッチングされ、ＭＴＪ素子１９の形状が第２のハードマスク１６に転写される。
【００３４】
続いて、図４（ａ）、（ｂ）に示すように、第２のハードマスク１６を用いて、第１のハードマスク１５がエッチングされ、ＭＴＪ素子１９の形状が第１のハードマスク１５に転写される。
【００３５】
その後、図５（ａ）、（ｂ）に示すように、第２のハードマスク１６が剥離される。
【００３６】
次に、図６（ａ）、（ｂ）に示すように、第１のハードマスク１５を用いてＭＴＪ材料層１４がエッチングされ、ＭＴＪ材料層１４がＭＴＪ素子１９の形状にパターニングされる。
【００３７】
次に、図７（ａ）、（ｂ）に示すように、下部金属層１３及び第１のハードマスク１５上にフォトレジスト２０が塗布され、下部金属層１３が所望の形状にパターニングされる。これにより、下部金属層１３はセル毎に分離される。
【００３８】
次に、図８（ａ）、（ｂ）に示すように、フォトレジスト２０を用いて下部金属層１３がエッチングされる。その後、フォトレジスト２０は除去される。尚、下部金属層１３のパターニングの際のマスクとしては、フォトレジスト２０の代わりに絶縁膜を用いてもよい。
【００３９】
次に、図９（ａ）、（ｂ）に示すように、第１の絶縁膜１１、下部金属層１３及び第１のハードマスク１５上に第２の絶縁膜２１が形成される。
【００４０】
次に、図１０（ａ）、（ｂ）に示すように、例えば化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて、第２の絶縁膜２１の表面の凹凸が平坦化される。ここで、平坦化後の第２の絶縁膜２１の膜厚Ｙは、後に形成するビット線２５の所定の厚さを考慮して調整する必要がある。つまり、第１のハードマスク１５上の第２の絶縁膜２１の膜厚を、ビット線２５の膜厚程度にするとよい。
【００４１】
尚、第２の絶縁膜２１の平坦化は、次のように行われてもよい。まず、あらかじめ全面に平坦化レジスト又は類似する薬剤を塗布して、平坦面を形成しておく。そして、平坦面を形成後、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で第２の絶縁膜２１を全面エッチバックすることで平坦化が実現できる。平坦化レジスト又は類似する薬剤としては、例えば、感光性樹脂、非感光性樹脂、有機ガラス等があげられ、熱硬化性を有するものが利用できる。その際、ＭＴＪ素子１９を被覆する第２の絶縁膜２１と、前記平坦化レジスト又は類似する薬剤とが、このエッチング工程においてほぼ等しいエッチング速度を有している必要がある。
【００４２】
次に、図１１（ａ）、（ｂ）に示すように、例えばレジスト（図示せず）を用いて第２の絶縁膜２１が選択的にエッチングされ、ビット線２５形状のトレンチ２２が形成される。この際、第１のハードマスク１５に達するまでエッチングが行われることにより、第１のハードマスク１５からなる第２のコンタクト２３が、ビット線２５のトレンチ２２と自己整合的に形成される。
【００４３】
尚、トレンチ２２の形成におけるエッチングの終点検出は、例えばプラズマ発光分析、二次イオン質量分析といった公知のモニター方法を用いて、第１のハードマスク１５の成分を検出することにより行われる。この際、検出感度を高めるために、メモリセルの周辺回路部にも、ＭＴＪ素子１９や第１のハードマスク１５と同じ階層に、本来必要としないダミーのＭＴＪ素子や第１のハードマスクを配置してもよい。
【００４４】
次に、図１２（ａ）、（ｂ）に示すように、トレンチ２２内にバリアメタル層２４が形成され、このバリアメタル層２４上にビット線２５の材料層（例えばＣｕ膜）が形成される。
【００４５】
次に、図１（ａ）、（ｂ）に示すように、例えばＣＭＰを用いてバリアメタル層２４及び材料層が平坦化され、Ｃｕ膜からなるビット線２５が形成される。このようにして、磁気記憶装置のメモリセル部が形成される。
【００４６】
上記第１の実施形態によれば、ビット線２５の配線材料をＣｕ膜とし、このビット線２５をダマシンプロセスで形成している。これにより、ビット線２５に、コンタクト２３の上部を覆うように突出した突出部３０を形成できる。さらに、マスク層１５をコンタクト２３として使用しているため、ビット線２５とＭＴＪ素子１９との距離Ｘを従来よりも短くすることができる。従って、ビット線２５に大電流を流さなくとも、ＭＴＪ素子１９に十分な大きさの磁界をかけることができるため、書き込み電流の低減を図ることができる。
【００４７】
また、ビット線２５の配線材料としてエレクトロマイグレーションを抑制できるＣｕ膜を用いているため、従来のＡｌ膜に比べて、配線電流密度を向上させることができる。
【００４８】
また、ＭＴＪ素子１９とビット線２５を接続するコンタクト２３を、ビット線２５形成用のトレンチ２２と自己整合的に形成できる。このため、従来よりも工程数を削減でき、コストの削減を図ることができる。
【００４９】
［第２の実施形態］
第２の実施形態は、複数のＭＴＪ素子を、半導体基板の表面に対して垂直な方向（縦方向）に積み重ねている。
【００５０】
図１３、図１４は、本発明の第２の実施形態に係る磁気記憶装置の断面図を示す。この第２の実施形態では、上記第１の実施形態と異なる構造を中心に説明する。
【００５１】
図１３、図１４に示すように、第２の実施形態において、第１の実施形態と異なる点は、ＭＴＪ素子（ＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４）を、半導体基板１の表面に対して垂直な方向（縦方向）に、複数段に積み重ねた点である。尚、本例では、４つのＭＴＪ素子を積み重ねてあるが、ＭＴＪ素子の数は４つに限定されない。
【００５２】
具体的には、半導体基板１の表面に、読み出し用のスイッチング素子であるＭＯＳトランジスタＴｒが配置される。このＭＯＳトランジスタＴｒのゲート電極は読み出しワード線ＲＷＬとなり、ソース領域３にはデータ転送線ＤＬが接続されている。ここで、図１３の場合、読み出しワード線ＲＷＬは書き込みワード線ＷＷＬと同じ方向に延び、データ転送線ＤＬはビット線ＢＬと同じ方向に延びている。一方、図１４の場合、読み出しワード線ＲＷＬはビット線ＢＬと同じ方向に延び、データ転送線ＤＬは書き込みワード線ＷＷＬと同じ方向に延びている。
【００５３】
そして、読み出しワード線ＲＷＬの上方に、４個のＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４が積み重ねられている。このＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４は、下部金属層１３−１，１３−２，１３−３，１３−４とコンタクト２３−１，２３−２，２３−３，２３−４の間にそれぞれ配置されている。このような４個のＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４は、コンタクトを介して互いに直列に接続されている。そして、最下段のＭＴＪ１は、下部金属層１３−１やコンタクトを介してＭＯＳトランジスタＴｒのドレイン領域２に接続され、データ転送線ＤＬにつながっている。
【００５４】
また、第１の実施形態と同様に、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれは、例えばＣｕ膜で形成されたダマシン構造となっている。つまり、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれの表面は、周囲を埋め込む絶縁膜（図示せず）の表面とほぼ等しくなっている。そして、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれは、コンタクト２３−１，２３−２，２３−３，２３−４の上部を覆う突出部３０−１，３０−２，３０−３，３０−４を有している。この突出部３０−１，３０−２，３０−３，３０−４は、コンタクトコンタクト２３−１，２３−２，２３−３，２３−４の膜厚の１０％以上の厚みを有している。
【００５５】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００５６】
さらに、ＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４を半導体基板１の上方に積み重ね、これらＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４を互いに直列に接続し読み出し用のスイッチング素子を共有している。このため、メモリセルの高密度化を図ることができるため、メモリ容量を増大することが可能となる。
【００５７】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５８】
【発明の効果】
以上説明したように本発明によれば、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置を示す断面図、図１（ｂ）は本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置を示す断面図。
【図２】図２（ａ）は、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２（ｂ）は、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図３】図３（ａ）は、図２（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図３（ｂ）は、図２（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図４】図４（ａ）は、図３（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図４（ｂ）は、図３（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図５】図５（ａ）は、図４（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図５（ｂ）は、図４（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図６】図６（ａ）は、図５（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図６（ｂ）は、図５（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図７】図７（ａ）は、図６（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図７（ｂ）は、図６（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図８】図８（ａ）は、図７（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図８（ｂ）は、図７（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図９】図９（ａ）は、図８（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図９（ｂ）は、図８（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１０】図１０（ａ）は、図９（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１０（ｂ）は、図９（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１１】図１１（ａ）は、図１０（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１１（ｂ）は、図１０（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１２】図１２（ａ）は、図１１（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１２（ｂ）は、図１１（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１３】本発明の第２の実施形態に係わる磁気記憶装置を示す断面図
【図１４】本発明の第２の実施形態に係わる他の磁気記憶装置を示す断面図
【図１５】図１５（ａ）は、従来技術による磁気記憶装置を示す平面図、図１５（ｂ）は、図１５（ａ）はＸＶＢ−ＸＶＢ線に沿った磁気記憶装置を示す断面図。
【図１６】従来技術によるメモリセル部と周辺回路部とを備えた磁気記憶装置を示す断面図。
【図１７】図１７（ａ）は、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１７（ｂ）は、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１８】図１８（ａ）は、図１７（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１８（ｂ）は、図１７（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１９】図１９（ａ）は、図１８（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１９（ｂ）は、図１８（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２０】図２０（ａ）は、図１９（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２０（ｂ）は、図１９（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２１】図２１（ａ）は、図２０（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２１（ｂ）は、図２０（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２２】図２２（ａ）は、図２１（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２２（ｂ）は、図２１（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２３】図２３（ａ）は、図２２（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２３（ｂ）は、図２２（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２４】図２４（ａ）は、図２３（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２４（ｂ）は、図２３（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２５】図２５（ａ）は、図２４（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２５（ｂ）は、図２４（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２６】図２６（ａ）は、図２５（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２６（ｂ）は、図２５（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【符号の説明】
１…半導体基板、
２…ドレイン領域、
３…ソース領域、
１０、ＷＷＬ１、ＷＷＬ２、ＷＷＬ３、ＷＷＬ４…書き込みワード線、
１１…第１の絶縁膜、
１２…第１のコンタクト、
１３、１３−１、１３−２、１３−３、１３−４…下部金属層、
１４…ＭＴＪ材料層、
１５…第１のハードマスク、
１６…第２のハードマスク、
１９、ＭＴＪ１、ＭＴＪ２、ＭＴＪ３、ＭＴＪ４…ＭＴＪ素子、
２０…フォトレジスト、
２１…第２の絶縁膜、
２２…トレンチ、
２３、２３−１、２３−２、２３−３、２３−４…第２のコンタクト、
２４、ＢＭ１、ＢＭ２、ＢＭ３、ＢＭ４…バリアメタル層、
２５、ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４…ビット線、
３０、３０−１、３０−２、３０−３、３０−４…突出部、
ＤＬ…データ転送線、
ＲＷＬ…読み出しワード線、
Ｔｒ…トランジスタ。
【発明の属する技術分野】
本発明は、強磁性体を用いた情報再生技術に係わり、特に磁気抵抗効果素子を利用した磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：以下ＭＲＡＭと略記）とは、情報の記録媒体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置を平行又は反平行にし、この平行又は反平行の状態を２進の情報“１”，“０”にそれぞれ対応させて行う。記録情報の書き込みは、クロスストライプ状に配置された書き込み線に電流を流し、この電流によって生じる電流磁界により、各セルの強磁性体の磁化方向を反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。一方、記録情報の読み出しは、セルを構成する強磁性体の磁化方向とセンス電流との相対角又は複数の強磁性層間の磁化の相対角によってメモリセルの電気抵抗が変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭの機能と従来の誘電体を用いた半導体メモリの機能とを比較すると、
（１）完全な不揮発性であり、また１０１５回以上の書き換えが可能であること、
（２）非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること、（３）電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。ＭＲＡＭの単位面積あたりの集積度、書き込み及び読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００５】
現在、実用化の検討が進められているＭＲＡＭでは、メモリセルに強磁性トンネル効果（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下ＴＭＲ効果と略記）を示す素子を用いている（例えば、非特許文献１参照。）。このＴＭＲ効果を示す素子（以下ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる３層膜で構成され、絶縁層をトンネルして電流が流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅからなるトンネル接合では、５０ＯｅＶ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている（例えば、非特許文献２参照。）。ＭＴＪ素子の構造としては、磁界感度の改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させた、いわゆるスピンバルブ構造のもの（例えば、非特許文献３参照。）、また磁気抵抗変化率のバイアス依存性を改善するために、２重のトンネルバリアを設けたもの（例えば、非特許文献４参照。）が、知られている。
【０００６】
【非特許文献１】
Ｒｏｙ Ｓｃｈｅｕｅｒｌｅｉｎ， ｅｔ ａｌ．，Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ，「２０００ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【０００７】
【非特許文献２】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ａｎｄ Ａｎｎｅａｌｉｎｇ Ｅｆｆｅｃｔ ｉｎ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「ＩＥＥＥ Ｔｒａｎｓ．Ｍａｇ．」，（米国），１９９７年，第３３巻，第５号，ｐ．３５５３−３５５５
【０００８】
【非特許文献３】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．２００−２０１
【０００９】
【非特許文献４】
Ｋ Ｉｎｏｍａｔａ， ｅｔ ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ ｔｕｎｎｅｌｉｎｇ ｂｅｔｗｅｅｎ ａ ｓｏｆｔ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ ａｎｄ ｈａｒｄ ｍａｇｎｅｔｉｃ ｎａｎｏ ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．１３８０−１３８３
【００１０】
【発明が解決しようとする課題】
このような従来におけるＭＲＡＭのメモリセル部は、図１５（ａ）、（ｂ）、図１６に示すように、ビット線２５及び書き込みワード線１０の交点に、ＭＴＪ素子１９が配置される。このＭＴＪ素子１９は、下部金属層１３及び第１のコンタクト１２などを介して、例えばトランジスタやダイオードのようなスイッチング素子（図示せず）Ｔｒ１に接続されている。
【００１１】
上記のようなＭＲＡＭのメモリセル部は、次のような方法で形成される。この従来の方法を、図１７乃至図２６を参照に以下に説明する。
【００１２】
まず、図１７（ａ）、（ｂ）に示すように、絶縁膜１１及び第１のコンタクト１２上に下部金属層１３が形成され、この下部金属層１３上にＭＴＪ材料層１４が形成される。そして、このＭＴＪ材料層１４上に２層の第１及び第２のハードマスク１５，１６が積層される。
【００１３】
次に、図１８（ａ）、（ｂ）に示すように、第２のハードマスク１６が選択的にエッチングされ、ＭＴＪ素子１９の形状が第２のハードマスク１６に転写される。
【００１４】
続いて、図１９（ａ）、（ｂ）に示すように、第２のハードマスク１６を用いて、第１のハードマスク１５がエッチングされ、ＭＴＪ素子１９の形状が第１のハードマスク１５に転写される。
【００１５】
その後、図２０（ａ）、（ｂ）に示すように、第２のハードマスク１６が剥離される。
【００１６】
次に、図２１（ａ）、（ｂ）に示すように、第１のハードマスク１５を用いてＭＴＪ材料層１４がエッチングされ、ＭＴＪ材料層１４がＭＴＪ素子１９の形状にパターニングされる。
【００１７】
次に、図２２（ａ）、（ｂ）に示すように、下部金属層１３及び第１のハードマスク１５上に絶縁膜２１ａが形成され、この絶縁膜２１ａが下部金属層１３の所望の形状にパターニングされる。
【００１８】
次に、図２３（ａ）、（ｂ）に示すように、絶縁膜２１ａを用いて下部金属層１３がエッチングされる。
【００１９】
次に、図２４（ａ）、（ｂ）に示すように、絶縁膜１１、２１ａ上に絶縁膜２１ｂが形成される。
【００２０】
次に、図２５（ａ）、（ｂ）に示すように、例えば化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて、絶縁膜２１ａ、２１ｂの表面が平坦化される。これにより、第１のハードマスク１５の表面が露出される。
【００２１】
次に、図２６（ａ）、（ｂ）に示すように、絶縁膜２１ｂ及び第１のハードマスク１５上に絶縁膜２１ｃが形成される。次に、絶縁膜２１ｃ内にトレンチ２２が形成され、このトレンチ２２内及び絶縁膜２１ｃ上にバリアメタル層２４、Ａｌ膜、バリアメタル層２６が順に形成される。そして、例えばＲＩＥにより、バリアメタル層２４、Ａｌ膜、バリアメタル層２６が選択的にエッチングされ、ＭＴＪ素子１９にコンタクト２３を介して接続されたビット線２５が形成される。このようにして、ＭＲＡＭのメモリセル部が形成される。
【００２２】
しかしながら、上述する従来技術によるＭＲＡＭでは、Ａｌからなるビット線２５とＭＴＪ素子１９とは、第１のハードマスク１５とコンタクト２３との合計膜厚分Ｘ’だけ離れてしまっている。従って、ＭＴＪ素子１９にデータを書き込む際、十分な大きさの磁界をＭＴＪ素子１９に与えるためには、ビット線２５に流す書き込み電流をある程度高める必要があった。しかし、高密度電流を流すとエレクトロマイグレーションが生じやすいＡｌで形成されたビット線２５では、これらの要求に応えることが困難であった。
【００２３】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００２５】
本発明の第１の視点による磁気記憶装置は、第１の方向に延在された第１の配線と、前記第１の配線の上方に配置された第１の金属層と、前記第１の金属層上の所定領域に配置された第１の磁気抵抗効果素子と、前記第１の磁気抵抗効果素子上に配置された第１のコンタクト層と、前記第１の方向と異なる第２の方向に延在され、前記第１のコンタクト層上に配置され、前記第１のコンタクト層の上部を覆う突出部を有する第２の配線と、前記第１の金属層、前記第１の磁気抵抗効果素子、前記第１のコンタクト層及び前記第２の配線の周囲に埋設され、前記第２の配線の表面と同じ高さの表面を有する第１の絶縁膜とを具備する。
【００２６】
本発明の第２の視点による磁気記憶装置の製造方法は、第１の絶縁膜上に、金属層、磁気抵抗効果膜及びマスク層を順に形成する工程と、前記マスク層を用いて前記磁気抵抗効果膜を選択的に除去し、磁気抵抗効果素子を形成する工程と、前記金属層を選択的に除去し、前記金属層をセル毎に分離する工程と、前記金属層及び前記磁気抵抗効果素子を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜を所定の厚さまで平坦化する工程と、前記第２の絶縁膜を選択的にエッチングし、前記マスク層の上部を露出するトレンチを形成する工程と、前記トレンチ内に配線材が形成され、前記マスク層の前記上部を覆う突出部を有する配線を形成する工程とを具備する。
【００２７】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２８】
［第１の実施形態］
第１の実施形態は、磁気抵抗効果素子（以下、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と称す）の上方に配置されたビット線をダマシンプロセスで形成することにより、ビット線をＭＴＪ素子に近づけたものである。
【００２９】
図１（ａ）、（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の断面図を示す。図１（ａ）、（ｂ）に示すように、書き込みワード線１０とビット線２５が互いに異なる方向（本例では垂直方向）に延在され、これら書き込みワード線１０及びビット線２５の交点にＭＴＪ素子１９が配置されている。このＭＴＪ素子１９は、下部金属層１３及び第１のコンタクト１２を介して、例えばトランジスタやダイオードのようなスイッチング素子（図示せず）に接続されている。また、ＭＴＪ素子１９は、第２のコンタクト２３を介してビット線２５に接続されている。ここで、第２のコンタクト２３は、ＭＴＪ素子１９のパターニングの際に用いられる第１のハードマスク１５からなるため、ＭＴＪ素子１９とほぼ同じ平面形状をしている。
【００３０】
そして、本発明の第１の実施形態では、ビット線２１は、例えばＣｕ膜で形成されたダマシン構造となっている。つまり、ビット線２１の表面と絶縁膜２１の表面とは、ほぼ等しくなっている。そして、ビット線２１は、第２のコンタクト２３の上部を覆う突出部３０を有している。この突出部３０は、第２のコンタクト２３の膜厚Ｄの１０％以上の厚みＡで、第２のコンタクト２３の表面からＭＴＪ素子１９の方へ突出している。従って、ビット線２５の突出部３０とＭＴＪ素子１９とは、第２のコンタクト２３の膜厚Ｄより短い距離Ｘしか離れていないことになる。
【００３１】
図２（ａ）、（ｂ）乃至図１２（ａ）、（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気記憶装置の製造方法について説明する。尚、ここでは、書き込みワード線１０及び第１のコンタクト１２を形成した後から説明する。
【００３２】
まず、図２（ａ）、（ｂ）に示すように、第１の絶縁膜１１及び第１のコンタクト１２上に下部金属層１３が形成され、この下部金属層１３上にＭＴＪ材料層１４が形成される。そして、このＭＴＪ材料層１４上に２層の第１及び第２のハードマスク１５，１６が積層される。ここで、第１のハードマスク１５は例えば導電性膜で形成され、第２のハードマスク１６は非導電性膜（絶縁膜）で形成される。尚、第２のハードマスク１６は、導電性膜で形成されてもよい。
【００３３】
次に、図３（ａ）、（ｂ）に示すように、第２のハードマスク１６が選択的にエッチングされ、ＭＴＪ素子１９の形状が第２のハードマスク１６に転写される。
【００３４】
続いて、図４（ａ）、（ｂ）に示すように、第２のハードマスク１６を用いて、第１のハードマスク１５がエッチングされ、ＭＴＪ素子１９の形状が第１のハードマスク１５に転写される。
【００３５】
その後、図５（ａ）、（ｂ）に示すように、第２のハードマスク１６が剥離される。
【００３６】
次に、図６（ａ）、（ｂ）に示すように、第１のハードマスク１５を用いてＭＴＪ材料層１４がエッチングされ、ＭＴＪ材料層１４がＭＴＪ素子１９の形状にパターニングされる。
【００３７】
次に、図７（ａ）、（ｂ）に示すように、下部金属層１３及び第１のハードマスク１５上にフォトレジスト２０が塗布され、下部金属層１３が所望の形状にパターニングされる。これにより、下部金属層１３はセル毎に分離される。
【００３８】
次に、図８（ａ）、（ｂ）に示すように、フォトレジスト２０を用いて下部金属層１３がエッチングされる。その後、フォトレジスト２０は除去される。尚、下部金属層１３のパターニングの際のマスクとしては、フォトレジスト２０の代わりに絶縁膜を用いてもよい。
【００３９】
次に、図９（ａ）、（ｂ）に示すように、第１の絶縁膜１１、下部金属層１３及び第１のハードマスク１５上に第２の絶縁膜２１が形成される。
【００４０】
次に、図１０（ａ）、（ｂ）に示すように、例えば化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）を用いて、第２の絶縁膜２１の表面の凹凸が平坦化される。ここで、平坦化後の第２の絶縁膜２１の膜厚Ｙは、後に形成するビット線２５の所定の厚さを考慮して調整する必要がある。つまり、第１のハードマスク１５上の第２の絶縁膜２１の膜厚を、ビット線２５の膜厚程度にするとよい。
【００４１】
尚、第２の絶縁膜２１の平坦化は、次のように行われてもよい。まず、あらかじめ全面に平坦化レジスト又は類似する薬剤を塗布して、平坦面を形成しておく。そして、平坦面を形成後、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で第２の絶縁膜２１を全面エッチバックすることで平坦化が実現できる。平坦化レジスト又は類似する薬剤としては、例えば、感光性樹脂、非感光性樹脂、有機ガラス等があげられ、熱硬化性を有するものが利用できる。その際、ＭＴＪ素子１９を被覆する第２の絶縁膜２１と、前記平坦化レジスト又は類似する薬剤とが、このエッチング工程においてほぼ等しいエッチング速度を有している必要がある。
【００４２】
次に、図１１（ａ）、（ｂ）に示すように、例えばレジスト（図示せず）を用いて第２の絶縁膜２１が選択的にエッチングされ、ビット線２５形状のトレンチ２２が形成される。この際、第１のハードマスク１５に達するまでエッチングが行われることにより、第１のハードマスク１５からなる第２のコンタクト２３が、ビット線２５のトレンチ２２と自己整合的に形成される。
【００４３】
尚、トレンチ２２の形成におけるエッチングの終点検出は、例えばプラズマ発光分析、二次イオン質量分析といった公知のモニター方法を用いて、第１のハードマスク１５の成分を検出することにより行われる。この際、検出感度を高めるために、メモリセルの周辺回路部にも、ＭＴＪ素子１９や第１のハードマスク１５と同じ階層に、本来必要としないダミーのＭＴＪ素子や第１のハードマスクを配置してもよい。
【００４４】
次に、図１２（ａ）、（ｂ）に示すように、トレンチ２２内にバリアメタル層２４が形成され、このバリアメタル層２４上にビット線２５の材料層（例えばＣｕ膜）が形成される。
【００４５】
次に、図１（ａ）、（ｂ）に示すように、例えばＣＭＰを用いてバリアメタル層２４及び材料層が平坦化され、Ｃｕ膜からなるビット線２５が形成される。このようにして、磁気記憶装置のメモリセル部が形成される。
【００４６】
上記第１の実施形態によれば、ビット線２５の配線材料をＣｕ膜とし、このビット線２５をダマシンプロセスで形成している。これにより、ビット線２５に、コンタクト２３の上部を覆うように突出した突出部３０を形成できる。さらに、マスク層１５をコンタクト２３として使用しているため、ビット線２５とＭＴＪ素子１９との距離Ｘを従来よりも短くすることができる。従って、ビット線２５に大電流を流さなくとも、ＭＴＪ素子１９に十分な大きさの磁界をかけることができるため、書き込み電流の低減を図ることができる。
【００４７】
また、ビット線２５の配線材料としてエレクトロマイグレーションを抑制できるＣｕ膜を用いているため、従来のＡｌ膜に比べて、配線電流密度を向上させることができる。
【００４８】
また、ＭＴＪ素子１９とビット線２５を接続するコンタクト２３を、ビット線２５形成用のトレンチ２２と自己整合的に形成できる。このため、従来よりも工程数を削減でき、コストの削減を図ることができる。
【００４９】
［第２の実施形態］
第２の実施形態は、複数のＭＴＪ素子を、半導体基板の表面に対して垂直な方向（縦方向）に積み重ねている。
【００５０】
図１３、図１４は、本発明の第２の実施形態に係る磁気記憶装置の断面図を示す。この第２の実施形態では、上記第１の実施形態と異なる構造を中心に説明する。
【００５１】
図１３、図１４に示すように、第２の実施形態において、第１の実施形態と異なる点は、ＭＴＪ素子（ＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４）を、半導体基板１の表面に対して垂直な方向（縦方向）に、複数段に積み重ねた点である。尚、本例では、４つのＭＴＪ素子を積み重ねてあるが、ＭＴＪ素子の数は４つに限定されない。
【００５２】
具体的には、半導体基板１の表面に、読み出し用のスイッチング素子であるＭＯＳトランジスタＴｒが配置される。このＭＯＳトランジスタＴｒのゲート電極は読み出しワード線ＲＷＬとなり、ソース領域３にはデータ転送線ＤＬが接続されている。ここで、図１３の場合、読み出しワード線ＲＷＬは書き込みワード線ＷＷＬと同じ方向に延び、データ転送線ＤＬはビット線ＢＬと同じ方向に延びている。一方、図１４の場合、読み出しワード線ＲＷＬはビット線ＢＬと同じ方向に延び、データ転送線ＤＬは書き込みワード線ＷＷＬと同じ方向に延びている。
【００５３】
そして、読み出しワード線ＲＷＬの上方に、４個のＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４が積み重ねられている。このＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４は、下部金属層１３−１，１３−２，１３−３，１３−４とコンタクト２３−１，２３−２，２３−３，２３−４の間にそれぞれ配置されている。このような４個のＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４は、コンタクトを介して互いに直列に接続されている。そして、最下段のＭＴＪ１は、下部金属層１３−１やコンタクトを介してＭＯＳトランジスタＴｒのドレイン領域２に接続され、データ転送線ＤＬにつながっている。
【００５４】
また、第１の実施形態と同様に、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれは、例えばＣｕ膜で形成されたダマシン構造となっている。つまり、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれの表面は、周囲を埋め込む絶縁膜（図示せず）の表面とほぼ等しくなっている。そして、ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４のそれぞれは、コンタクト２３−１，２３−２，２３−３，２３−４の上部を覆う突出部３０−１，３０−２，３０−３，３０−４を有している。この突出部３０−１，３０−２，３０−３，３０−４は、コンタクトコンタクト２３−１，２３−２，２３−３，２３−４の膜厚の１０％以上の厚みを有している。
【００５５】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００５６】
さらに、ＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４を半導体基板１の上方に積み重ね、これらＭＴＪ１，ＭＴＪ２，ＭＴＪ３，ＭＴＪ４を互いに直列に接続し読み出し用のスイッチング素子を共有している。このため、メモリセルの高密度化を図ることができるため、メモリ容量を増大することが可能となる。
【００５７】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５８】
【発明の効果】
以上説明したように本発明によれば、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置を示す断面図、図１（ｂ）は本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置を示す断面図。
【図２】図２（ａ）は、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２（ｂ）は、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図３】図３（ａ）は、図２（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図３（ｂ）は、図２（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図４】図４（ａ）は、図３（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図４（ｂ）は、図３（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図５】図５（ａ）は、図４（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図５（ｂ）は、図４（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図６】図６（ａ）は、図５（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図６（ｂ）は、図５（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図７】図７（ａ）は、図６（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図７（ｂ）は、図６（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図８】図８（ａ）は、図７（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図８（ｂ）は、図７（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図９】図９（ａ）は、図８（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図９（ｂ）は、図８（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１０】図１０（ａ）は、図９（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１０（ｂ）は、図９（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１１】図１１（ａ）は、図１０（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１１（ｂ）は、図１０（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１２】図１２（ａ）は、図１１（ａ）に続く、本発明の第１の実施形態に係わるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１２（ｂ）は、図１１（ｂ）に続く、本発明の第１の実施形態に係わる書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１３】本発明の第２の実施形態に係わる磁気記憶装置を示す断面図
【図１４】本発明の第２の実施形態に係わる他の磁気記憶装置を示す断面図
【図１５】図１５（ａ）は、従来技術による磁気記憶装置を示す平面図、図１５（ｂ）は、図１５（ａ）はＸＶＢ−ＸＶＢ線に沿った磁気記憶装置を示す断面図。
【図１６】従来技術によるメモリセル部と周辺回路部とを備えた磁気記憶装置を示す断面図。
【図１７】図１７（ａ）は、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１７（ｂ）は、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１８】図１８（ａ）は、図１７（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１８（ｂ）は、図１７（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図１９】図１９（ａ）は、図１８（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図１９（ｂ）は、図１８（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２０】図２０（ａ）は、図１９（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２０（ｂ）は、図１９（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２１】図２１（ａ）は、図２０（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２１（ｂ）は、図２０（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２２】図２２（ａ）は、図２１（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２２（ｂ）は、図２１（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２３】図２３（ａ）は、図２２（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２３（ｂ）は、図２２（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２４】図２４（ａ）は、図２３（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２４（ｂ）は、図２３（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２５】図２５（ａ）は、図２４（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２５（ｂ）は、図２４（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【図２６】図２６（ａ）は、図２５（ａ）に続く、従来技術によるビット線の延在方向の磁気記憶装置の製造工程を示す断面図、図２６（ｂ）は、図２５（ｂ）に続く、従来技術による書き込みワード線の延在方向の磁気記憶装置の製造工程を示す断面図。
【符号の説明】
１…半導体基板、
２…ドレイン領域、
３…ソース領域、
１０、ＷＷＬ１、ＷＷＬ２、ＷＷＬ３、ＷＷＬ４…書き込みワード線、
１１…第１の絶縁膜、
１２…第１のコンタクト、
１３、１３−１、１３−２、１３−３、１３−４…下部金属層、
１４…ＭＴＪ材料層、
１５…第１のハードマスク、
１６…第２のハードマスク、
１９、ＭＴＪ１、ＭＴＪ２、ＭＴＪ３、ＭＴＪ４…ＭＴＪ素子、
２０…フォトレジスト、
２１…第２の絶縁膜、
２２…トレンチ、
２３、２３−１、２３−２、２３−３、２３−４…第２のコンタクト、
２４、ＢＭ１、ＢＭ２、ＢＭ３、ＢＭ４…バリアメタル層、
２５、ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４…ビット線、
３０、３０−１、３０−２、３０−３、３０−４…突出部、
ＤＬ…データ転送線、
ＲＷＬ…読み出しワード線、
Ｔｒ…トランジスタ。
Claims (16)
- 第１の方向に延在された第１の配線と、
前記第１の配線の上方に配置された第１の金属層と、
前記第１の金属層上の所定領域に配置された第１の磁気抵抗効果素子と、
前記第１の磁気抵抗効果素子上に配置された第１のコンタクト層と、
前記第１の方向と異なる第２の方向に延在され、前記第１のコンタクト層上に配置され、前記第１のコンタクト層の上部を覆う突出部を有する第２の配線と、
前記第１の金属層、前記第１の磁気抵抗効果素子、前記第１のコンタクト層及び前記第２の配線の周囲に埋設され、前記第２の配線の表面と同じ高さの表面を有する第１の絶縁膜と
を具備することを特徴とする磁気記憶装置。 - 前記第２の配線はＣｕ膜で形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記突出部は、前記第１のコンタクト層の表面から前記第１の磁気抵抗効果素子の方へ、前記第１のコンタクト層の膜厚の１０％以上突出していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第２の配線の底面及び側面に形成されたバリアメタル層と
をさらに具備することを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１のコンタクト層の平面形状は、前記第１の磁気抵抗効果素子の平面形状とほぼ同じであることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第２の配線の上方に配置され、前記第１の方向に延在された第３の配線と、
前記第３の配線の上方に配置された第２の金属層と、
前記第２の金属層上の所定領域に配置され、前記第１の磁気抵抗効果素子と直列に接続された第２の磁気抵抗効果素子と、
前記第２の磁気抵抗効果素子上に配置された第２のコンタクト層と、
前記第２の方向に延在され、前記第２のコンタクト層上に配置された第４の配線と、
前記第２の金属層、前記第２の磁気抵抗効果素子、前記第２のコンタクト層及び前記第４の配線の周囲に埋設され、前記第４の配線の表面と同じ高さの表面を有する第２の絶縁膜と
をさらに具備することを特徴とする請求項１に記載の磁気記憶装置。 - 第１の絶縁膜上に、金属層、磁気抵抗効果膜及びマスク層を順に形成する工程と、
前記マスク層を用いて前記磁気抵抗効果膜を選択的に除去し、磁気抵抗効果素子を形成する工程と、
前記金属層を選択的に除去し、前記金属層をセル毎に分離する工程と、
前記金属層及び前記磁気抵抗効果素子を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を所定の厚さまで平坦化する工程と、
前記第２の絶縁膜を選択的にエッチングし、前記マスク層の上部を露出するトレンチを形成する工程と、
前記トレンチ内に配線材が形成され、前記マスク層の前記上部を覆う突出部を有する配線を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 前記配線材はＣｕ膜であることを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記突出部が前記マスク層の膜厚の１０％以上突出するように、前記トレンチを形成することを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記配線の底面及び側面にバリアメタル層を形成する工程と
をさらに具備することを特徴とする請求項７に記載の磁気記憶装置の製造方法。 - 前記金属層の除去は、フォトレジスト又は絶縁膜をマスクとして行うことを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記マスク層上の前記第２の絶縁膜の膜厚が前記配線の膜厚となるように、前記第２の絶縁膜を前記所定の厚さまで平坦化することを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記マスク層は導電性膜で形成することを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記トレンチを形成する際に、前記マスク層からなるコンタクトを自己整合的に形成することを特徴とする請求項１３に記載の磁気記憶装置の製造方法。
- 前記トレンチの形成におけるエッチングの終点検出は、前記マスク層の成分を検出することにより行われることを特徴とする請求項７に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子が配置されたメモリセルの周辺回路部において、前記磁気抵抗効果素子及び前記マスク層と同じ階層にダミーの磁気抵抗効果素子及びマスク層を配置して、前記トレンチを形成することを特徴とする請求項７に記載の磁気記憶装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311495A JP2004146687A (ja) | 2002-10-25 | 2002-10-25 | 磁気記憶装置及びその製造方法 |
| US10/303,925 US20040081841A1 (en) | 2002-10-25 | 2002-11-26 | Magnetic memory device using damascene process and manufacturing method thereof |
| TW92129170A TWI233200B (en) | 2002-10-25 | 2003-10-21 | Magnetic memory apparatus using damanscene process and its manufacturing method |
| KR10-2003-0074525A KR100518703B1 (ko) | 2002-10-25 | 2003-10-24 | 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법 |
| CNA2003101043716A CN1499521A (zh) | 2002-10-25 | 2003-10-24 | 使用了金属镶嵌工艺的磁存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311495A JP2004146687A (ja) | 2002-10-25 | 2002-10-25 | 磁気記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146687A true JP2004146687A (ja) | 2004-05-20 |
Family
ID=32105314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311495A Abandoned JP2004146687A (ja) | 2002-10-25 | 2002-10-25 | 磁気記憶装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040081841A1 (ja) |
| JP (1) | JP2004146687A (ja) |
| KR (1) | KR100518703B1 (ja) |
| CN (1) | CN1499521A (ja) |
| TW (1) | TWI233200B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016031A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体記憶装置の製造方法 |
| JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358047C (zh) * | 2001-11-30 | 2007-12-26 | 株式会社东芝 | 磁随机存取存储器 |
| JP4192075B2 (ja) * | 2002-11-28 | 2008-12-03 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| KR100481876B1 (ko) * | 2003-02-20 | 2005-04-11 | 삼성전자주식회사 | 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법 |
| US7078239B2 (en) * | 2003-09-05 | 2006-07-18 | Micron Technology, Inc. | Integrated circuit structure formed by damascene process |
| US7635884B2 (en) * | 2005-07-29 | 2009-12-22 | International Business Machines Corporation | Method and structure for forming slot via bitline for MRAM devices |
| US8564079B2 (en) * | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
| US8895323B2 (en) * | 2011-12-19 | 2014-11-25 | Lam Research Corporation | Method of forming a magnetoresistive random-access memory device |
| US20140210021A1 (en) * | 2013-01-25 | 2014-07-31 | Qualcomm Incorporated | Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers |
| US9431602B2 (en) * | 2014-06-05 | 2016-08-30 | Everspin Technologies, Inc. | Top electrode coupling in a magnetoresistive device using an etch stop layer |
| KR20160073796A (ko) * | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US11488863B2 (en) * | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473328B1 (en) * | 2001-08-30 | 2002-10-29 | Micron Technology, Inc. | Three-dimensional magnetic memory array with a minimal number of access conductors therein |
| US6903396B2 (en) * | 2002-04-12 | 2005-06-07 | Micron Technology, Inc. | Control of MTJ tunnel area |
| US6882553B2 (en) * | 2002-08-08 | 2005-04-19 | Micron Technology Inc. | Stacked columnar resistive memory structure and its method of formation and operation |
-
2002
- 2002-10-25 JP JP2002311495A patent/JP2004146687A/ja not_active Abandoned
- 2002-11-26 US US10/303,925 patent/US20040081841A1/en not_active Abandoned
-
2003
- 2003-10-21 TW TW92129170A patent/TWI233200B/zh not_active IP Right Cessation
- 2003-10-24 KR KR10-2003-0074525A patent/KR100518703B1/ko not_active IP Right Cessation
- 2003-10-24 CN CNA2003101043716A patent/CN1499521A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016031A (ja) * | 2008-07-01 | 2010-01-21 | Renesas Technology Corp | 半導体記憶装置の製造方法 |
| JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1499521A (zh) | 2004-05-26 |
| TWI233200B (en) | 2005-05-21 |
| KR100518703B1 (ko) | 2005-10-05 |
| US20040081841A1 (en) | 2004-04-29 |
| KR20040036651A (ko) | 2004-04-30 |
| TW200414499A (en) | 2004-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4186046B2 (ja) | Ｍｒａｍ電極用保護構造 | |
| KR101382521B1 (ko) | 불균일한 전류 경로들을 가진 스핀 토크 구동 자기 터널 접합 및 이를 형성하기 위한 복합 하드마스크 아키텍쳐 | |
| RU2469441C2 (ru) | Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства | |
| TWI395356B (zh) | 使用保護側壁鈍化之磁性元件 | |
| JP2009531865A (ja) | スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子 | |
| JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2005064075A (ja) | 磁気記憶装置及びその製造方法 | |
| KR20020054656A (ko) | 마그네틱 램 | |
| JP2004146687A (ja) | 磁気記憶装置及びその製造方法 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| JP3923914B2 (ja) | 磁気記憶装置及びその製造方法 | |
| TW200308108A (en) | Production method of magnetic memory device | |
| KR100951068B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
| JP6658982B2 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
| JP3576118B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
| US7405087B2 (en) | Magnetic memory device and method of manufacturing the same | |
| JP2003133529A (ja) | 情報記憶装置およびその製造方法 | |
| US20170148850A1 (en) | Memory device structure | |
| JP2005268480A (ja) | 半導体記憶装置 | |
| JP2005311132A (ja) | 固体メモリ装置、及び固体メモリ装置の配列方法 | |
| JP2004055918A (ja) | 磁気記憶装置及びその製造方法 | |
| JP2004235512A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2005340366A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2007123512A (ja) | 磁気記憶装置 | |
| JPWO2009044609A1 (ja) | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060320 |