JP2003133533A - マグネチックｒａｍ - Google Patents

マグネチックｒａｍ

Info

Publication number
JP2003133533A
JP2003133533A JP2002201459A JP2002201459A JP2003133533A JP 2003133533 A JP2003133533 A JP 2003133533A JP 2002201459 A JP2002201459 A JP 2002201459A JP 2002201459 A JP2002201459 A JP 2002201459A JP 2003133533 A JP2003133533 A JP 2003133533A
Authority
JP
Japan
Prior art keywords
variable resistance
type impurity
word line
impurity layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002201459A
Other languages
English (en)
Inventor
Kim Sang-Sok
昌錫 金
Kye Nam Lee
啓南 李
In Woo Jang
仁佑 張
Kyoung Sik Im
敬植 任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003133533A publication Critical patent/JP2003133533A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 ＳＲＡＭより早い速度、ＤＲＡＭのような集
積度、そして、フラッシュメモリのような非揮発性メモ
リの特性を有し、一つのダイオードに多数の抵抗変化素
子が連結されるマグネチックＲＡＭを提供する。 【解決手段】 一つのダイオードと多数の抵抗変化素子
とが連結され、多重レベルのデータを格納できる構造の
マグネチックＲＡＭを提供して素子の格納能力を向上さ
せ、それによる素子の特性及び高集積化を可能にするこ
とを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマグネチックＲＡＭ
に関し、特に、ＳＲＡＭより早い速度、ＤＲＡＭのよう
な集積度、そして、フラッシュメモリ(flash memory)の
ような非揮発性メモリの特性を有し、一つのダイオード
に多数の抵抗変化素子が連結されるマグネチックＲＡＭ
(magnetic RAM、以下ではＭＲＡＭとする）に関する。
【０００２】
【従来の技術】ほとんどの半導体メモリ製造企業などは
次世代記憶素子の一つとして強磁性体物質を用いるＭＲ
ＡＭの開発をしている。
【０００３】上記ＭＲＡＭは強磁性薄膜を多層に形成
し、各薄膜の磁化方向による電流変化を感知することに
より情報を読み書きできる記憶素子であって、磁性薄膜
固有の特性によって高速、低電力及び高集積化を可能に
するだけでなく、フラッシュメモリのように非揮発性メ
モリ動作が可能な素子である。
【０００４】上記ＭＲＡＭでは、スピンが電子の伝達現
象に至大な影響を及ぼすために生じる巨大磁気抵抗(gia
nt magneto resistive、 ＧＭＲ）現象とかスピン偏極
磁気透過現象を用いてメモり素子を具現する方法があ
る。
【０００５】上記巨大磁気抵抗ＧＭＲ現象を用いたＭＲ
ＡＭは、非磁性層を隔てた二つの磁性層でスピン方向が
同じ場合と異なる場合の抵抗が非常に異なる現象を用い
てＧＭＲ磁気メモリ素子を具現するものである。
【０００６】上記スピン偏極磁気透過現象を用いたＭＲ
ＡＭは、絶縁層を隔てた二つの磁性層でスピン方向が同
じ場合の方が異なる場合に比べて電流透過がもっと良好
であるという現象を用いて磁気透過接合メモリ素子を具
現するものである。
【０００７】しかし、上記ＭＲＡＭに対する研究は現在
初期段階におり、主に多層磁性薄膜の形成に集中されて
いて、単位セル構造及び周辺感知回路などに対する研究
は未だ不備な実情である。
【０００８】図１〜図３は従来技術である第１、２、３
実施例によるマグネチックＲＡＭを示した断面図であっ
て、一つのダイオードと一つのＭＴＪセルとからなされ
たＭＲＡＭを示したものである。
【０００９】図１は従来技術の第１実施例によるマグネ
チックＲＡＭを示した断面図であって、米国特許番号第
５，６４０，３４３号を引用したものである。図１にお
いて、半導体基板１１の上部にワードライン１３が備え
られ、上記ワードライン１１の上部にｎ型不純物層１５
とｐ型不純物層１７から構成されるダイオード１９がパ
ターニングされ、その上部に連結層２１、ＭＴＪセル２
３及びビットライン２５が積層された構造から形成され
たＭＲＡＭを提供する。
【００１０】図２は従来の第２実施例によるマグネチッ
クラムを示した断面図であって、米国特許第６，０９
７，６２５号を引用したものである。図２のマグネチッ
クＲＡＭは次に述べる構造から構成されている。半導体
基板３１にトレンチ型素子分離膜３３が備えられ、上記
トレンチ型素子分離膜３３の間の半導体基板に高濃度の
ｎ型不純物を注入して形成されたｎ型不純物層３５と、
上記ｎ型不純物層３５の一側に高濃度のｐ型不純物を注
入して形成されたｐ型不純物層３７とから構成されるダ
イオード３９が設けられている。上記半導体基板３１の
上部には、第１層間絶縁膜４１が設けられ、上記第１層
間絶縁膜の除去された部分を介して露出した上記ｎ型不
純物層３５に接続される第１コンタクトプラグ４３と、
上記第１コンタクトプラグ４３に接続されるワードライ
ン４５とが設けられる。この全体表面の上部を平坦化さ
せる第２の層間絶縁膜４７が備えられ、上記第２の層間
絶縁膜４７の除去された部分を介して露出した上記ｐ型
不純物層３７に接続される第２のコンタクトプラグ４９
が備えられ、上記第２のコンタクトプラグ４９にコンタ
クトされる連結層５１が備えられ、上記連結層５１を露
出させる平坦化された第３の層間絶縁膜５３が備えられ
ている。上記連結層５１の上部のワードライン４５の上
側にＭＴＪセル５５及び第３のコンタクトプラグ５７が
積層されて備えられ、上記積層構造と同じような高さで
平坦化された第４の層間絶縁膜５９が備えられ、上記第
３のコンタクトプラグ５７に接続されるビットライン６
１が設けられている。
【００１１】この時、上記第３のコンタクトプラグ５７
のない構造としてＭＲＡＭを形成することもできる。
【００１２】図３は従来技術の第３実施例によるマグネ
チックＲＡＭの断面図を示したものである。図３のマグ
ネチックＲＡＭは次に述べる構造から構成されている。
半導体基板７１にトレンチ型素子分離膜７３が備えら
れ、上記トレンチ型素子分離膜７３の間の半導体基板に
高濃度のｎ型不純物を注入して形成されたｎ型不純物層
７５と、上記ｎ型不純物層７５の一側に高濃度のｐ型不
純物を注入して形成されたｐ型不純物層７７とから構成
されるダイオード７９が設けられている。上記半導体基
板７１の上部にゲート電極８１が備えられ、全体表面の
上部を平坦化させる第１層間絶縁膜８３と、上記第１層
間絶縁膜８３の除去された部分を介して露出した上記ｎ
型不純物層７５に接続される第１コンタクトプラグ８５
と、上記第１コンタクトプラグ８５に接続されるワード
ライン８７が備えられている。この全体表面の上部を平
坦化させる第２の層間絶縁膜８９が備えられ、上記第２
の層間絶縁膜８９の除去された部分を介して露出した上
記ｐ型不純物層７７に接続される第２のコンタクトプラ
グ９１が備えられ、上記第２のコンタクトプラグ９１に
コンタクトされる連結層９３が備えられ、上記連結層９
３を露出させる平坦化された第３の層間絶縁膜９５が備
えられている。さらに、上記連結層９３の上部のワード
ライン８７の上側にＭＴＪセル９７及び第３のコンタク
トプラグ９９が積層されて備えられ、上記積層構造と同
じような高さで平坦化された第４の層間絶縁膜１０１が
備えられ、上記第３のコンタクトプラグ９９に接続され
るビットライン１０３が設けられている。
【００１３】この時、上記第３のコンタクトプラグ９９
のない構造としてＭＲＡＭを形成することもできる。
【００１４】そして、上記ゲート電極８１はダイオード
の性能を向上させてセンシングをもっと容易に実施でき
るようにしたものである。
【００１５】
【発明が解決しようとする課題】図４は上記図１〜図３
の構造を有するＭＲＡＭアレイの動作原理を示した平面
的な概略図であって、米国特許番号第５、７９３、６９
７号を引用して示したものである。上記図４は、ワード
ライン１（１１３）、ワードライン２（１１５）及びワ
ードライン３（１１７）の両側端部分が連結されるワー
ドライン調節回路１１１が備えられ、上記ワードライン
１、２、３（１１３、１１５、１１７）に交差するデザ
インのビットライン１（１２３）、ビットライン２（１
２５）及びビットライン３（１２７）の両側端部分が連
結されるビットライン調節回路１２１が備えられたもの
である。特に、上記ワードラインとビットラインとが交
差される部分にＭＴＪセルである（ｂ）とＰＮ接合ダイ
オード（ｃ）とから構成された単位セルが備えられる。
【００１６】ここで、上記ビットライン１、２、３（１
２３、１２５、１２７）に流れる電流であるＩBと、ワ
ードライン１、２、３（１１３、１１５、１１７）に流
れる電流であるＩWとの電流流れによって磁気場が形成
され、ＩBとＩWとの電流が交差するセルのみ選択されて
ライト(write)動作が行われる。
【００１７】そして、リード(read)動作は、選択された
セルのビットラインに加えられた電圧と基準電圧との差
異による電流がＭＴＪセルとダイオードの抵抗を通じて
ワードラインに流れることとなり、これをセンシング(s
ensing)して行うことである。
【００１８】上記したように、従来技術によるマグネチ
ックＲＡＭは、一つのダイオードと一つの抵抗変化素子
であるＭＴＪセルとを用いてマグネチックＲＡＭを形成
することにより一つのセルに１個のビットのみを格納す
るしかないため、素子の高集積化を困難にする問題点が
ある。
【００１９】本発明は、上記したような従来技術の問題
点を解決し、素子の高集積化を可能にし、それによる素
子の特性を向上させることができるマグネチックＲＡＭ
を提供することにその目的がある。
【００２０】
【課題を解決するための手段】本発明は上記したような
従来技術の問題点を解消するために、一つのダイオード
と多数の抵抗変化素子とを連結し、直列や並列に２個以
上連結して一つのセルにもっと多いビットを格納させ得
るようにすることによって素子の高集積化を可能にし、
それによる素子の特性を向上させることができる一つの
ダイオードと多数の抵抗変化素子とから構成されるマグ
ネチックＲＡＭを提供する。
【００２１】すなわち、本発明の請求項１に記載の発明
は、マグネチックＲＡＭにおいて、一つのダイオード
と、前記ダイオードの第１極性領域に直列または並列に
接続されたｎ個の抵抗変化素子と前記ダイオードの第２
極性領域に接続された第１ワードラインと外部電源に各
々接続されたｎ−１個の第２ワードラインを含み、前記
第１及び第２ワードラインは各々前記抵抗変化素子の各
々に対応するように位置していることを特徴とする。
【００２２】請求項２に記載の発明は、請求項１に記載
のマグネチックＲＡＭにおいて、前記抵抗変化素子とし
てＭＴＪ（magnetic tunnel junction）、ＡＭＲ（anis
otropic magneto resistance）、ＧＭＲ（giant magnet
o resistive）、スピンバルブ(spin valve)、強磁性体
／金属・半導体ハイブリッド構造、III−Ｖ族磁性半導
体複合構造、金属／半導体複合構造、準金属／半導体複
合構造、Ｃ(colossal)ＭＲ及びこれらの組合せからなっ
た群より任意に選択された一つが使用されることを特徴
とする。
【００２３】請求項３に記載の発明は、半導体基板上に
ワードラインが備えられ、前記ワードラインに第１不純
物層が接続されるｎ／ｐ型ダイオードと、前記ダイオー
ドの第２不純物層に接続される連結層と、前記連結層に
接続される第１抵抗変化素子と、前記第１抵抗変化素子
に接続される第１ビットラインとから構成された抵抗変
化素子−ビットライン連結組が備えられ、前記連結組が
垂直方向に２回以上繰り返し形成され、上下に最も近い
距離に位置する各ビットライン同士は上下方向から見て
互いに直交する方向に配置されることを特徴とするマグ
ネチックＲＡＭである。
【００２４】請求項４に記載の発明は、半導体基板内に
ｎ型不純物層とｐ型不純物層とから構成されるダイオー
ドと、前記ｎ型不純物層に接続される一つの第１ワード
ラインと、前記第１ワードラインと同一の平面上に別途
の電源と連結されるｎ個の第２のワードラインと、前記
ｐ型不純物層に接続される連結層と、前記連結層を介在
して同一の平面上に前記ｐ型不純物層に並列に接続され
るｎ＋１個の抵抗変化素子と、前記ｎ＋１個の抵抗変化
素子に共通に接続される一つのビットラインを含み、前
記ｎ＋１個の抵抗変化素子は前記第１及び第２のワード
ラインに対応する位置に形成されることを特徴とするマ
グネチックＲＡＭである。
【００２５】請求項５に記載の発明は、半導体基板上に
形成されたｐ型及びｎ型不純物層を備えたダイオード
と、連結層を介在して前記ｐ型不純物層に対し並列に接
続されるが、相互垂直に上下に配置された第１及び第２
の抵抗変化素子と、前記第１及び第２の抵抗変化素子に
共通接続されたビットラインと、前記ｎ型不純物層に接
続され、前記第１抵抗変化素子に対応するように位置し
た第１ワードラインと、前記第１ワードラインとは別途
の電源に連結され、前記第２の抵抗変化素子に対応する
ように位置した第２ワードラインを含むことを特徴とす
るマグネチックＲＡＭである。
【００２６】請求項６に記載の発明は、（ａ）半導体基
板上に形成されたｐ型及びｎ型不純物層を備えたダイオ
ードと、（ｂ）同一の平面上に平行に配置されたｎ個
（ｎ＝２、３、４、…）の第１抵抗変化素子群と、前記
ｎ個の第１抵抗変化素子群に共通に接続された第１ビッ
トラインと、前記ｎ個の抵抗変化素子群に各々対応する
ように位置した第１ワードラインを含む第１構造と、
（ｃ）同一の平面上に平行に配置されたｎ個（ｎ＝２、
３、４、…）の第２抵抗変化素子群と、前記ｎ個の第２
抵抗変化素子群に共通に接続された第２ビットライン
と、前記ｎ個の第２抵抗変化素子群に各々対応するよう
に位置したｎ−１個の第２ワードライン形成層を含む第
２構造を含み、前記第１ワードラインのうち１つは前記
ｎ型不純物層に接続され、残りの第１ワードライン及び
第２ワードラインは別途の電源線に連結され、前記第１
抵抗変化素子群と前記第２抵抗変化素子群は、相互垂直
方向に位置して連結層により前記ｐ型不純物層に並列に
接続され、前記第１抵抗変化素子群を構成する前記ｎ個
の第１抵抗変化素子等は前記ｐ型不純物層に対し並列に
接続され、前記第２抵抗変化素子群を構成する前記ｎ個
の第２抵抗変化素子等は、前記ｐ型不純物層に対し並列
に接続されることを特徴とするマグネチックＲＡＭであ
る。
【００２７】請求項７に記載の発明は、半導体基板上に
形成されたｐ型及びｎ型不純物層を備えたダイオード
と、連結層を介在して前記ｐ型不純物層に対し並列に接
続され、相互垂直に上下に配置された第１及び第２の抵
抗変化素子と、前記第１及び第２の抵抗変化素子に共通
接続されたビットラインと、前記ｎ型不純物層に接続さ
れ、前記第１抵抗変化素子に対応するように位置した第
１ワードラインと、前記第１ワードラインとは別途の電
源に連結され、前記第２の抵抗変化素子に対応するよう
に位置した第２ワードラインを含むことを特徴とするマ
グネチックＲＡＭである。
【００２８】請求項８に記載の発明は、半導体基板上に
形成されたｐ型及びｎ型不純物層を備えたダイオード
と、連結層を介在して前記ｐ型不純物層に対し並列に接
続されるが、相互垂直に上下に配置されたｎ個（ｎ＝
２、３、４、…）の抵抗変化素子と、前記ｎ個の抵抗変
化素子に各々接続されたｎ個のビットラインと、前記ｎ
個の抵抗変化素子に各々対応するように位置したｎ個の
ワードラインを含むが、前記ｎ個のワードラインのうち
１つは前記ｐ型不純物層と接続されており、残りのｎ−
１個のワードラインは別途の電源に連結されていること
を特徴とするマグネチックＲＡＭである。
【００２９】請求項９に記載の発明は、半導体基板上に
形成されたｐ型及びｎ型不純物層を備えたダイオード
と、連結層を介在して前記ｐ型不純物層に対し並列に接
続され、相互同一の平面上に平行に配置されたｎ個（ｎ
＝２、３、４、…）の抵抗変化素子と、前記ｎ個の抵抗
変化素子に各々接続されたｎ個のビットラインと、前記
ｎ個の抵抗変化素子に各々対応するように位置したｎ個
のワードラインを含むが、前記ｎ個のワードラインのう
ち１つは前記ｐ不純物層と接続されており、残りのｎ−
１個のワードラインは別途の電源に連結されていること
を特徴とするマグネチックＲＡＭである。
【００３０】請求項１０に記載の発明は、（ａ）半導体
基板上に形成されたｐ型及びｎ型不純物層を備えたダイ
オードと、第１連結層を介在して前記ｐ型不純物層に接
続された第１抵抗変化素子と、前記第１抵抗変化素子に
接続された第１ビットラインと、前記ｐ型不純物層に接
続されており、前記第１抵抗変化素子に対応するように
位置した第１ワードラインでなる第１構造と、（ｂ）第
２連結層を介在して前記第１ビットラインに接続され、
前記第１抵抗変化素子と垂直の状態で配置された第２抵
抗変化素子と、前記第２抵抗変化素子に接続された第２
ビットラインと、前記第１ワードラインと別途の電源に
連結され、前記第２抵抗変化素子に対応するように配置
された第２ワードラインを含む第２構造を含み、前記第
２構造はｎ番目の抵抗変化素子が各々ｎ−１番目のビッ
トラインに接続された状態でｎ回（ｎ＝２、３、４、
…）以上繰り返して形成されていることを特徴とするマ
グネチックＲＡＭである。
【００３１】請求項１１に記載の発明は、半導体基板上
に形成されたｐ型及びｎ型不純物層を備えたダイオード
と、連結層を介在して前記ｐ型不純物層に対し直列に接
続され、垂直方向に配置されたｎ個（ｎ＝２、３、４、
…）の抵抗変化素子と、前記ｎ個の抵抗変化素子に各々
接続されたｎ個のビットラインと、前記ｐ型不純物層と
接続されており、前記直列に接続されたｎ個の抵抗変化
素子に対応する位置に形成された単一のワードラインを
含むことを特徴とするマグネチックＲＡＭである。
【００３２】請求項１２に記載の発明は、請求項１１に
記載のマグネチックＲＡＭにおいて、上下に最も近い距
離に位置する各ビットライン同士は上下方向から見て互
いに直交する方向に延長するように形成されることを特
徴とする。
【００３３】一方、本発明の原理は次の通りである。従
来技術において、一つのダイオードと一つの抵抗変化素
子とからなったマグネチックＲＡＭの集積度を向上させ
るために、一つのダイオードに多数の抵抗変化素子を直
列または並列に連結したＭＲＡＭを提供することであ
る。ここで、上記抵抗変化素子はＭＴＪ、ＡＭＲ、ＧＭ
Ｒ、スピンバルブ(spin valve)、強磁性体／金属・半導
体ハイブリッド構造、III−Ｖ族磁性半導体複合構造、
金属（準金属）／半導体複合構造、ＣＭＲ(ColossalMagn
eto-Resistance)などのような磁化または磁性によって
抵抗値が変わる磁気抵抗素子から形成したものである。
【００３４】
【発明の実施の形態】以下、添付された図面を参照して
本発明を詳しく説明する。
【００３５】図５〜図１１は本発明の第１実施例〜第７
実施例に従って一つのダイオードと多数の抵抗変化素子
とから備えられるマグネチックＲＡＭを示した断面図で
あって、抵抗変化素子としてＭＴＪセルを使用した場合
を示したものである。
【００３６】図５は本発明の第１実施例によるマグネチ
ックＲＡＭを示した断面図である。図５を参照すると、
マグネチックＲＡＭは、半導体基板１３１の上部にワー
ドライン１３３が備えられ、上記ワードライン１３３の
上部にｎ／ｐ型不純物層（図示せず）から構成されたダ
イオード１３５と連結層１３９が積層構造から形成され
て、全体表面の上部を平坦化させ、上記連結層１３９上
部を露出させる第１層間絶縁膜１３７が形成されてい
る。さらに、上記連結層１３９の上部に第１ＭＴＪセル
１４１が備えられ、前記第１ＭＴＪセル１４１の高さで
第２の層間絶縁膜１４３が備えられ、上記第１ＭＴＪセ
ル１４１に接続される第１ビットライン１４５が備えら
れ、上記第１ビットライン１４５の上部に第２のＭＴＪ
セル１４９が備えられる。そして、上記第２のＭＴＪセ
ル１４９の上部に第２のビットライン１５３が備えら
れ、この第２のビットライン１５３は上下方向から見た
場合に上記第１ビットライン１４５に対して垂直な方向
に延長されるように形成されている。その第２のビット
ライン１５３の上部に第３のＭＴＪセル１５５及び第３
のビットライン１５９の積層構造と、第４のＭＴＪセル
１６３及び第４のビットライン１６７の積層構造が形成
されている。図５で、符号１４７は第３の層間絶縁膜、
１５１は第４の層間絶縁膜、１５７は第５の層間絶縁
膜、１６１は第６の層間絶縁膜、１６５は第７の層間絶
縁膜である。この図５のＭＲＡＭでは、上記第１ＭＴＪ
セル１４１、第１ビットライン１４５、第２のＭＴＪセ
ル１４９及び第２のビットライン１５３のような順序の
積層構造をさらに上側に連続して積層された構造として
形成することもできる。
【００３７】ここで、上記連結層１３９は上記ダイオー
ド１３５と同じような大きさでパターニングされ、上記
第１層間絶縁膜１３７と同じような高さで形成されたも
のである。
【００３８】そして、上記第１、２、３、４のＭＴＪセ
ル１４１、１４９、１５５、１６３は上下方向から見れ
ば同じような位置に形成し、それぞれのＭＴＪセルの上
部に第１、２、３、４のビットライン１４５、１５３、
１５９、１６７が形成された構造であり、上下に最も近
い距離に位置する１組のビットライン同士、例えば第１
ビットライン１４５と第２のビットライン１５３、及び
第３ビットライン１５９と第４ビットライン１６７は、
上下方向から見て互いに直交する方向に延長されて形成
されたものである。
【００３９】また、各層などを形成し、その上部を平坦
化させる層間絶縁膜などを形成した後、上記各層などを
露出させる平坦化エッチング工程で露出させて接続され
る層を形成したものである。この時、上記ＭＴＪセルの
上部または下部に上または下に連結されるコンタクトプ
ラグなどを形成することもできる。
【００４０】図６は本発明の第２実施例によるマグネチ
ックＲＡＭを示した断面図であって、第１、２のワード
ラインの高さを同じようにし、２個のＭＴＪセルを並列
連結して一つのビットラインでセンシングできるように
形成したものである。図６を参照すると、マグネチック
ＲＡＭは、半導体基板１７１に備えられるトレンチ型素
子分離膜１７３と、上記トレンチ型素子分離膜１７３の
間の半導体基板に高濃度のｎ型不純物を注入して形成さ
れたｎ型不純物層１７５と、上記ｎ型不純物層１７５の
一側に高濃度のｐ型不純物を注入して形成されたｐ型不
純物層１７７とから構成されるダイオード１７９とを備
える。さらに、上記半導体基板１７１の上部に備えられ
る第１層間絶縁膜１８１と、上記第１層間絶縁膜１８１
の除去された部分を介して露出した上記ｎ型不純物層１
７５に接続される第１コンタクトプラグ１８３と、上記
第１コンタクトプラグ１８３に接続される第１ワードラ
イン１８５ａと、上記第１ワードライン１８５ａと共に
形成されるが別途の電源線と連結される第２のワードラ
イン１８５ｂと、全体表面の上部を平坦化させる第２の
層間絶縁膜１８７と、上記第２の層間絶縁膜１８７の除
去された部分を介して露出した上記ｐ型不純物層１７７
に接続される第２のコンタクトプラグ１８９とを備え
る。そして、この第２のコンタクトプラグ１８９にコン
タクトされる連結層１９１と、上記連結層１９１上部を
露出させる平坦化された第３の層間絶縁膜１９３と、上
記第１、２のワードライン１８５ａ、１８５ｂの上側の
上記連結層１９１の上部に備えられる抵抗変化素子であ
る第１、２のＭＴＪセル１９５ａ、１９５ｂと、上記積
層構造と同じような高さで平坦化された第４の層間絶縁
膜１９７と、上記第１、２のＭＴＪセル１９５ａ、１９
５ｂに接続されるビットライン１９９とを備えて、構成
されるものである。ここで、上記第２のワードライン１
８５ｂと第１ワードライン１８５ａは同一の工程で形成
されて同じような高さで形成される。
【００４１】この時、上記第１、２のＭＴＪセル１９５
ａ、１９５ｂはコンタクトプラグを介して前記ビットラ
イン１９９、或いは連結層１９１と接続することもでき
る。
【００４２】また、ＭＴＪセルをさらに形成し、もっと
多いビットデータを一つのセルに格納することもでき
る。この時、上記ＭＴＪセルが追加されただけ、これに
対応するワードラインの数も追加して設けなければなら
ない。
【００４３】図７は本発明の第３実施例によるマグネチ
ックＲＡＭを示した断面図であって、第１、２のワード
ラインの高さを異にし、２個のＭＴＪセルを並列連結し
て一つのビットラインでセンシングできるように形成し
たものである。
【００４４】図７のマグネチックＲＡＭは次のように構
成されている。半導体基板２０１にトレンチ型素子分離
膜２０３が備えられ、上記トレンチ型素子分離膜２０３
の間の半導体基板に高濃度のｎ型不純物を注入して形成
されたｎ型不純物層２０５と、上記ｎ型不純物層２０５
の一側に高濃度のｐ型不純物を注入して形成されたｐ型
不純物層２０７とから構成されるダイオード２０９が設
けられている。上記半導体基板２０１の上部に備えられ
る第１層間絶縁膜２１１と、上記第１層間絶縁膜２１１
の除去された部分を介して露出した上記ｎ型不純物層２
０５に接続される第１コンタクトプラグ２１３と、上記
第１コンタクトプラグ２１３に接続される第１ワードラ
イン２１５が備えられ、全体表面の上部を平坦化させる
第２の層間絶縁膜２１７が備えられ、上記第２の層間絶
縁膜２１７の除去された部分を介して露出した上記ｐ型
不純物層２０７に接続される第２のコンタクトプラグ２
１９が備えられている。さらに、上記第２のコンタクト
プラグ２１９にコンタクトされる第１連結層２２１が備
えられ、上記第１連結層２２１を露出させる平坦化され
た第３の層間絶縁膜２２３が備えられ、上記第１ワード
ライン２１５の上側の第１連結層２２１上に抵抗変化素
子である第１ＭＴＪセル２２５が備えられ、この積層構
造と同じような高さで平坦化された第４の層間絶縁膜２
２７が備えられ、第１ＭＴＪセル２２５に接続されるビ
ットライン２２９が設けられている。上記第１ＭＴＪセ
ル２２５の上側のビットライン２２９の上部に第２のＭ
ＴＪセル２３１が備えられ、上記第２のＭＴＪセル２３
１を露出させる平坦化された第５の層間絶縁膜２３３が
備えられ、上記第５の層間絶縁膜２３３及び第４の層間
絶縁膜２２７を経て第３のコンタクトプラグ２３５を介
して上記第１連結層２２１に接続される第２の連結層２
３７が備えられ、上記第２の連結層２３７は上記第２の
ＭＴＪセル２３１に接続されて備えられ、全体表面の上
部を平坦化させる第６の層間絶縁膜２３９が備えられ、
上記第２のＭＴＪセル２３１の上側の第６の層間絶縁膜
２３９の上部に第２のワードライン２４１が備えられた
ものである。
【００４５】第１、２のＭＴＪセルの上または下への接
触連結は別途のコンタクトプラグを使用することもでき
る。ここで、上記図６と図７のマグネチックＲＡＭが結
合された状態でマグネチックＲＡＭを形成することもで
きる。
【００４６】図８は本発明の第４実施例によるマグネチ
ックＲＡＭを示した断面図であって、それぞれワードラ
インとビットラインとの高さを異にして備えられるＭＴ
Ｊセルを２個形成した場合を示したものである。ここ
で、上記ＭＴＪセルを３個以上設けることもできる。
【００４７】図８のマグネチックＲＡＭは次のように構
成されている。半導体基板２５１にトレンチ型素子分離
膜２５３が備えられ、上記トレンチ型素子分離膜２５３
の間の半導体基板に高濃度のｎ型不純物を注入して形成
されたｎ型不純物層２５５と、上記ｎ型不純物層２５５
の一側に高濃度のｐ型不純物を注入して形成されたｐ型
不純物層２５７とから構成されるダイオード２５９が設
けられている。さらに、上記半導体基板２５１の上部に
備えられる第１層間絶縁膜２６１と、上記第１層間絶縁
膜２６１の除去された部分を介して露出した上記ｎ型不
純物層２５５に接続される第１コンタクトプラグ２６３
と、上記第１コンタクトプラグ２６３に接続される第１
ワードライン２６５が備えられ、全体表面の上部を平坦
化させる第２の層間絶縁膜２６７が備えられ、上記第２
の層間絶縁膜２６７の除去された部分を介して露出した
上記ｐ型不純物層２５７に接続される第２のコンタクト
プラグ２６９が備えられている。この第２のコンタクト
プラグ２６９にコンタクトされる第１連結層２７１が備
えられ、上記第１連結層２７１を露出させる平坦化され
た第３の層間絶縁膜２７３が備えられ、上記第１連結層
２７１の上部の第１ワードライン２６５の上側に抵抗変
化素子である第１ＭＴＪセル２７５が備えられ、この積
層構造と同じような高さで平坦化された第４の層間絶縁
膜２７７が備えられ、第１ＭＴＪセル２７５に接続され
る第１ビットライン２７９が設けられている。さらに、
上記第１ビットライン２７９の上部に第１ＭＴＪセル２
７５の上側に第５の層間絶縁膜２８１が備えられ、上記
第５の層間絶縁膜２８１の上部の上記第１ＭＴＪセル２
７５の上側に第２のワードライン２８３が備えられ、上
記第２のワードライン２８３の上部を平坦化させる第６
の層間絶縁膜２８５が備えられ、上記第６の層間絶縁膜
２８５、第５の層間絶縁膜２８１及び第４の層間絶縁膜
２７７をエッチングして形成された第３のコンタクトプ
ラグ２８７を介して上記第１連結層２７１に接続される
第２の連結層２８９が備えられ、上記第２の連結層２８
９を露出させる平坦化された第７の層間絶縁膜２９１が
備えられ、上記第２の連結層２８９の上部の第２のワー
ドライン２８３の上側に第２のＭＴＪセル２９３が備え
られ、これと高さを同じくする第８の層間絶縁膜２９５
が備えられ、上記第２のＭＴＪセル２９３に接続される
第２のビットライン２９７が備えられることを特徴とす
る。各ＭＴＪセルの上または下への接触連結は別途のコ
ンタクトプラグを使用することもできる。
【００４８】図９は本発明の第５実施例によるマグネチ
ックＲＡＭを示した断面図であって、それぞれのワード
ラインとビットラインとの高さを同じくして備えられる
ＭＴＪセルを示したものである。図９のマグネチックＲ
ＡＭは次のように構成されている。半導体基板３０１に
トレンチ型素子分離膜３０３が備えられ、上記トレンチ
型素子分離膜３０３の間の半導体基板に高濃度のｎ型不
純物を注入して形成されたｎ型不純物層３０５と、上記
ｎ型不純物層３０５の一側に高濃度のｐ型不純物を注入
して形成されたｐ型不純物層３０７とから構成されるダ
イオード３０９が設けられている。さらに、上記半導体
基板３０１の上部に備えられる第１層間絶縁膜３１１
と、上記第１層間絶縁膜３１１の除去された部分を介し
て露出した上記ｎ型不純物層３０５に接続される第１コ
ンタクトプラグ３１３と、上記第１コンタクトプラグ３
１３に接続される第１ワードライン３１５ａと、別途の
電源と連結される第２のワードライン３１５ｂとが備え
られ、全体表面の上部を平坦化させる第２の層間絶縁膜
３１７が備えられ、上記第２の層間絶縁膜３１７の除去
された部分を介して露出した上記ｐ型不純物層３０７に
接続される第２のコンタクトプラグ３１９が備えられて
いる。この第２のコンタクトプラグ３１９にコンタクト
される連結層３２１が備えられ、上記連結層３２１を露
出させる平坦化された第３の層間絶縁膜３２３が備えら
れ、上記連結層３２１の上部の第１、２のワードライン
３１５ａ、３１５ｂの上側に抵抗変化素子である第１、
２のＭＴＪセル３２５ａ、３２５ｂが積層されて備えら
れ、上記積層構造と同じような高さで平坦化された第４
の層間絶縁膜３２９が備えられ、第１、２のＭＴＪセル
３２５ａ、３２５ｂにそれぞれ接続される第１、２のビ
ットライン３２９ａ、３２９ｂが備えられることを特徴
とする。ＭＴＪセルの上または下への接触連結は別途の
コンタクトプラグを使用することもできる。
【００４９】図１０は本発明の第６実施例によるマグネ
チックＲＡＭを示した断面図であって、２個のＭＴＪセ
ルをそれぞれ別途のビットラインでセンシングするよう
に形成し、上部に形成されるＭＴＪセルが下部のビット
ラインに連結されてライティング(writing)するために
それぞれのライトライン用ワードラインとビットライン
とを必要とするものである。
【００５０】図１０のマグネチックＲＡＭは次のように
構成されている。半導体基板３３１にトレンチ型素子分
離膜３３３が備えられ、上記トレンチ型素子分離膜３３
３の間の半導体基板に高濃度のｎ型不純物を注入して形
成されたｎ型不純物層３３５と、上記ｎ型不純物層３３
５の一側に高濃度のｐ型不純物を注入して形成されたｐ
型不純物層３３７とから構成されるダイオード３３９が
設けられている。さらに、上記半導体基板３３１の上部
に備えられる第１層間絶縁膜３４１と、上記第１層間絶
縁膜３４１の除去された部分を介して露出した上記ｎ型
不純物層３３５に接続される第１コンタクトプラグ３４
３と、上記第１コンタクトプラグ３４３に接続される第
１ワードライン３４５とが備えられ、全体表面の上部を
平坦化させる第２の層間絶縁膜３４７が備えられ、上記
第２の層間絶縁膜３４７の除去された部分を介して露出
した上記ｐ型不純物層３３７に接続される第２のコンタ
クトプラグ３４９が備えられている。この第２のコンタ
クトプラグ３４９にコンタクトされる第１連結層３５１
が備えられ、上記第１連結層３５１を露出させる平坦化
された第３の層間絶縁膜３５３が備えられ、上記連結層
３５１の上部の第１ワードライン３４５の上側に抵抗変
化素子である第１ＭＴＪセル３５５が積層されて備えら
れ、上記積層構造と同じような高さで平坦化された第４
の層間絶縁膜３５７が備えられ、第１ＭＴＪセル３５５
に接続される第１ビットライン３５９が備えられてい
る。そして、上記第１ビットライン３５９の上部に第５
の層間絶縁膜３６１が備えられ、上記第５の層間絶縁膜
３６１の上部の上記第１ＭＴＪセル３５５の上側に第２
のワードライン３６３が備えられ、その上部を平坦化さ
せる第６の層間絶縁膜３６５が備えられ、上記第６の層
間絶縁膜３６５と第５の層間絶縁膜３６１をエッチング
して上記第１ビットライン３５９に接続される第３のコ
ンタクトプラグ３６７が備えられている。さらに、この
第３のコンタクトプラグ３６７に接続される第２の連結
層３６９が備えられ、上記第２の連結層３６９を露出さ
せる平坦化された第７の層間絶縁膜３７１が備えられ、
上記第２の連結層３６９の上部の第２のワードライン３
６３の上側に第２のＭＴＪセル３７３が備えられ、これ
を露出させる第８の層間絶縁膜３７５が備えられ、上記
第２のＭＴＪセル３７３に接続される第２のビットライ
ン３７７が備えられることを特徴とする。
【００５１】図１０で、ＭＴＪセルの上または下への接
触連結は別途のコンタクトプラグを使用することもでき
る。ここで、上記ＭＴＪセルの固定強磁性層と自由強磁
性層の磁化方向が平行であるか反平行であるかによって
抵抗が二つと異なることになるので、同様な２個のＭＴ
Ｊを挿入したら、一つのセルに４個(０、１、００、０
１、１１）のビットが格納されることができる。また、
２個のＭＴＪ抵抗値を異にしたら、一つのセルに５個
(０、１、００、０１、１０、１１）のビットが格納さ
れる。もし、３個以上のＭＴＪをこのように連結する
と、もっと多いビットを一つのセルに格納させ得ること
になる。
【００５２】図１１は本発明の第７実施例によるマグネ
チックＲＡＭを示した断面図であって、２個のＭＴＪセ
ルをそれぞれ別途のビットラインでセンシングするよう
にしたものである。ここで、第２のＭＴＪセルを第１ビ
ットラインに連結させて第２のＭＴＪセルのライトライ
ンを別途に形成せず、下部に位置した第１ビットライン
を第２のＭＴＪセルのライトラインとして形成したもの
である。
【００５３】図１１のマグネチックＲＡＭは次のように
構成されている。半導体基板３８１にトレンチ型素子分
離膜３８３が備えられ、上記トレンチ型素子分離膜３８
３の間の半導体基板に高濃度のｎ型不純物を注入して形
成されたｎ型不純物層３８５と、上記ｎ型不純物層３８
５の一側に高濃度のｐ型不純物を注入して形成されたｐ
型不純物層３８７とから構成されるダイオード３８９が
設けられている。さらに、上記半導体基板３８１の上部
に備えられる第１層間絶縁膜３９１と、上記第１層間絶
縁膜３９１の除去された部分を介して露出した上記ｎ型
不純物層３８５に接続される第１コンタクトプラグ３９
３と、上記第１コンタクトプラグ３９３に接続される第
１ワードライン３９５とが備えられ、全体表面の上部を
平坦化させる第２の層間絶縁膜３９７が備えられてい
る。この上記第２の層間絶縁膜３９７の除去された部分
を介して露出した上記ｐ型不純物層３８７に接続される
第２のコンタクトプラグ３９９が備えられ、上記第２の
コンタクトプラグ３９９にコンタクトされる第１連結層
４０１が備えられ、上記第１連結層４０１を露出させる
平坦化された第３の層間絶縁膜４０３が備えられ、上記
連結層４０１の上部の第１ワードライン３９５の上側に
抵抗変化素子である第１ＭＴＪセル４０５が積層されて
備えられ、上記積層構造と同じような高さで平坦化され
た第４の層間絶縁膜４０７が備えられ、第１ＭＴＪセル
４０５に接続される第１ビットライン４０９が備えら
れ、上記第１ＭＴＪセル４０５の上側の第１ビットライ
ン４０９の上部に第２のＭＴＪセル４１１が備えられ、
これを露出させる平坦化された第５の層間絶縁膜４１３
が備えられ、上記第２のＭＴＪセル４１１に接続される
第２のビットライン４１５が備えられることを特徴とす
る。
【００５４】ここで、上下に最も近い距離に位置する各
ビットライン同士、すなわち、ここでは第１ビットライ
ン４０９と第２のビットライン４１５は上下方向から見
て互いに直交する方向に延長するように形成されてい
る。ＭＴＪセルの上または下への接触連結は別途のコン
タクトプラグを使用することもできる。また、必要によ
って第２のビットラインの上部に第３のＭＴＪセル（図
示せず）を形成し、その上部に第３のビットラインを形
成する形態で積層し、多数の積層構造を形成することに
より、一つのセルにもっと多いビットのデータを格納す
ることもできる。
【００５５】本発明の他実施例は、本発明の詳細な説明
に言及された実施例による構造を互いに組み合わせてＭ
ＲＡＭを提供するものである。
【００５６】
【発明の効果】以上から説明したように、本発明による
多数のＭＴＪセルが備えられるマグネチックＲＡＭは、
一つのダイオードと多数の抵抗変化素子とでＭＲＡＭを
形成し、単位セルで２個以上のビットを格納できるよう
にすることによって素子の高集積化を可能にし、それに
よる素子の特性及び信頼性を向上させることができる効
果を提供する。
【図面の簡単な説明】
【図１】従来技術の第１実施例によるマグネチックＲＡ
Ｍを示した断面図である。
【図２】従来技術の第２実施例によるマグネチックＲＡ
Ｍを示した断面図である。
【図３】従来技術の第３実施例によるマグネチックＲＡ
Ｍを示した断面図である。
【図４】従来技術によるＭＲＡＭアレイの動作原理を示
すレイアウト図である。
【図５】本発明の第１実施例による得られたＭＲＡＭを
示した断面図である。
【図６】本発明の第２実施例による得られたＭＲＡＭを
示した断面図である。
【図７】本発明の第３実施例による得られたＭＲＡＭを
示した断面図である。
【図８】本発明の第４実施例による得られたＭＲＡＭを
示した断面図である。
【図９】本発明の第５実施例による得られたＭＲＡＭを
示した断面図である。
【図１０】本発明の第６実施例による得られたＭＲＡＭ
を示した断面図である。
【図１１】本発明の第７実施例によるＭＲＡＭを示した
断面図である。
【符号の説明】
１１、３１、７１、１３１、１７１、２０１、２５１、
３０１、３３１、３８１：半導体基板 １３、４５、８７、１３３、３９５：ワードライン １５、３５、７５、１７５、２０５、２５５、３０５、
３３５、３８５：ｎ型不純物層 １７、３７、７７、１７７、２０７、２５７、３０７、
３３７、３８７：ｐ型不純物層 １９、３９、７９、１３５、１７９、２０９、２５９、
３０９、３３９、３８９：ダイオード ２１、５１、９３、１３９、１９１、３２１、４０１：
連結層 ２３、５５、９７：ＭＴＪセル ２５、６１、１０３、１９９、２２９：ビットライン ３３、７３、１７３、２０３、２５３、３０３、３３
３、３８３：素子分離膜 ４１、８３、１３７、１８１、２１１、２６１、３１
１、３４１、３９１：第１層間絶縁膜 ４３、８５、１８３、２１３、２６３、３１３、３４
３、３９３：第１コンタクトプラグ ４７、８９、１４３、１８７、２１７、２６７、３１
７、３４７、３９７：第２の層間絶縁膜 ４９、９１、１８９、２１９、２６９、３１９、３４
９、３９９：第２のコンタクトプラグ ５３、９５、１４７、１９３、２２３、２７３、３２
３、３５３、４０３：第３の層間絶縁膜 ５７、９９、２３５、２８７、３６７：第３のコンタク
トプラグ８１：ゲート電極 １１１：ワードライン調節回路 １１３：ワードライン１ １８５ａ、２１５、２６５、３１５ａ、３４５：第１ワ
ードライン １１５：ワードライン２ １８５ｂ、２４１、２８３、３１５ｂ、３６３：第２の
ワードライン １１７：ワードライン３ １２１：ビットライン調節回路 １２３：ビットライン１ １４５、２７９、３２９ａ、３５９、４０９：第１ビッ
トライン １２５：ビットライン２ １５３、２９７、３２９ｂ、３７７、４１５：第２のビ
ットライン １２７：ビットライン３ １５９：第３のビットライン １４１、１９５ａ、２２５、２７５、３２５ａ、３５
５、４０５：第１ＭＴＪセル １４９、１９５ｂ、２３１、２９３、３２５ｂ、３７
３、４１１：第２のＭＴＪセル １５５：第３のＭＴＪセル １５７、２３３、２８１、３６１、４１３：第５の層間
絶縁膜 １６１、２３９、２８５、３６５：第６の層間絶縁膜 １６３：第４のＭＴＪセル １６５、２９１、３７１：第７の層間絶縁膜 １６７：第４のビットライン ２２１、２７１、３５１：第１連結層 ２３７、２８９、３６９：第２の連結層 ２９５、３７５：第８の層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 張 仁佑 大韓民国ソウル市松坡区可楽洞 可楽アパ ート99−508 (72)発明者 任 敬植 大韓民国京畿道利川市高潭洞72−１ 104 −102 Ｆターム(参考） 5F083 FZ10 GA09 KA01 KA05 MA06 MA19 NA01 ZA21

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 マグネチックＲＡＭにおいて、一つのダ
    イオードと、前記ダイオードの第１極性領域に直列また
    は並列に接続されたｎ個の抵抗変化素子と前記ダイオー
    ドの第２極性領域に接続された第１ワードラインと外部
    電源に各々接続されたｎ−１個の第２ワードラインを含
    み、前記第１及び第２ワードラインは各々前記抵抗変化
    素子の各々に対応するように位置していることを特徴と
    するマグネチックＲＡＭ。
  2. 【請求項２】 前記抵抗変化素子としてＭＴＪ、ＡＭ
    Ｒ、ＧＭＲ、スピンバルブ(spin valve)、強磁性体／金
    属・半導体ハイブリッド構造、III−Ｖ族磁性半導体複
    合構造、金属／半導体複合構造、準金属／半導体複合構
    造、ＣＭＲ及びこれらの組合せからなった群より任意に
    選択された一つが使用されることを特徴とする請求項１
    に記載のマグネチックＲＡＭ。
  3. 【請求項３】 半導体基板上にワードラインが備えら
    れ、前記ワードラインに第１不純物層が接続されるｎ／
    ｐ型ダイオードと、前記ダイオードの第２不純物層に接
    続される連結層と、前記連結層に接続される第１抵抗変
    化素子と、前記第１抵抗変化素子に接続される第１ビッ
    トラインとから構成された抵抗変化素子−ビットライン
    連結組が備えられ、前記連結組が垂直方向に２回以上繰
    り返し形成され、上下に最も近い距離に位置する各ビッ
    トライン同士は上下方向から見て互いに直交する方向に
    配置されることを特徴とするマグネチックＲＡＭ。
  4. 【請求項４】 半導体基板内にｎ型不純物層とｐ型不純
    物層とから構成されるダイオードと、前記ｎ型不純物層
    に接続される一つの第１ワードラインと、前記第１ワー
    ドラインと同一の平面上に別途の電源と連結されるｎ個
    の第２のワードラインと、前記ｐ型不純物層に接続され
    る連結層と、前記連結層を介在して同一の平面上に前記
    ｐ型不純物層に並列に接続されるｎ＋１個の抵抗変化素
    子と、前記ｎ＋１個の抵抗変化素子に共通に接続される
    一つのビットラインを含み、前記ｎ＋１個の抵抗変化素
    子は前記第１及び第２のワードラインに対応する位置に
    形成されることを特徴とするマグネチックＲＡＭ。
  5. 【請求項５】 半導体基板上に形成されたｐ型及びｎ型
    不純物層を備えたダイオードと、連結層を介在して前記
    ｐ型不純物層に対し並列に接続されるが、相互垂直に上
    下に配置された第１及び第２の抵抗変化素子と、前記第
    １及び第２の抵抗変化素子に共通接続されたビットライ
    ンと、前記ｎ型不純物層に接続され、前記第１抵抗変化
    素子に対応するように位置した第１ワードラインと、前
    記第１ワードラインとは別途の電源に連結され、前記第
    ２の抵抗変化素子に対応するように位置した第２ワード
    ラインを含むことを特徴とするマグネチックＲＡＭ。
  6. 【請求項６】 （ａ）半導体基板上に形成されたｐ型及
    びｎ型不純物層を備えたダイオードと、（ｂ）同一の平
    面上に平行に配置されたｎ個（ｎ＝２、３、４、…）の
    第１抵抗変化素子群と、前記ｎ個の第１抵抗変化素子群
    に共通に接続された第１ビットラインと、前記ｎ個の抵
    抗変化素子群に各々対応するように位置した第１ワード
    ラインを含む第１構造と、（ｃ）同一の平面上に平行に
    配置されたｎ個（ｎ＝２、３、４、…）の第２抵抗変化
    素子群と、前記ｎ個の第２抵抗変化素子群に共通に接続
    された第２ビットラインと、前記ｎ個の第２抵抗変化素
    子群に各々対応するように位置したｎ−１個の第２ワー
    ドライン形成層を含む第２構造を含み、 前記第１ワードラインのうち１つは前記ｎ型不純物層に
    接続され、残りの第１ワードライン及び第２ワードライ
    ンは別途の電源線に連結され、前記第１抵抗変化素子群
    と前記第２抵抗変化素子群は、相互垂直方向に位置して
    連結層により前記ｐ型不純物層に並列に接続され、前記
    第１抵抗変化素子群を構成する前記ｎ個の第１抵抗変化
    素子等は前記ｐ型不純物層に対し並列に接続され、前記
    第２抵抗変化素子群を構成する前記ｎ個の第２抵抗変化
    素子等は、前記ｐ型不純物層に対し並列に接続されるこ
    とを特徴とするマグネチックＲＡＭ。
  7. 【請求項７】 半導体基板上に形成されたｐ型及びｎ型
    不純物層を備えたダイオードと、連結層を介在して前記
    ｐ型不純物層に対し並列に接続され、相互垂直に上下に
    配置された第１及び第２の抵抗変化素子と、前記第１及
    び第２の抵抗変化素子に共通接続されたビットライン
    と、前記ｎ型不純物層に接続され、前記第１抵抗変化素
    子に対応するように位置した第１ワードラインと、前記
    第１ワードラインとは別途の電源に連結され、前記第２
    の抵抗変化素子に対応するように位置した第２ワードラ
    インを含むことを特徴とするマグネチックＲＡＭ。
  8. 【請求項８】 半導体基板上に形成されたｐ型及びｎ型
    不純物層を備えたダイオードと、連結層を介在して前記
    ｐ型不純物層に対し並列に接続されるが、相互垂直に上
    下に配置されたｎ個（ｎ＝２、３、４、…）の抵抗変化
    素子と、前記ｎ個の抵抗変化素子に各々接続されたｎ個
    のビットラインと、前記ｎ個の抵抗変化素子に各々対応
    するように位置したｎ個のワードラインを含むが、前記
    ｎ個のワードラインのうち１つは前記ｐ型不純物層と接
    続されており、残りのｎ−１個のワードラインは別途の
    電源に連結されていることを特徴とするマグネチックＲ
    ＡＭ。
  9. 【請求項９】 半導体基板上に形成されたｐ型及びｎ型
    不純物層を備えたダイオードと、連結層を介在して前記
    ｐ型不純物層に対し並列に接続され、相互同一の平面上
    に平行に配置されたｎ個（ｎ＝２、３、４、…）の抵抗
    変化素子と、前記ｎ個の抵抗変化素子に各々接続された
    ｎ個のビットラインと、前記ｎ個の抵抗変化素子に各々
    対応するように位置したｎ個のワードラインを含むが、
    前記ｎ個のワードラインのうち１つは前記ｐ不純物層と
    接続されており、残りのｎ−１個のワードラインは別途
    の電源に連結されていることを特徴とするマグネチック
    ＲＡＭ。
  10. 【請求項１０】 （ａ）半導体基板上に形成されたｐ型
    及びｎ型不純物層を備えたダイオードと、第１連結層を
    介在して前記ｐ型不純物層に接続された第１抵抗変化素
    子と、前記第１抵抗変化素子に接続された第１ビットラ
    インと、前記ｐ型不純物層に接続されており、前記第１
    抵抗変化素子に対応するように位置した第１ワードライ
    ンでなる第１構造と、 （ｂ）第２連結層を介在して前記第１ビットラインに接
    続され、前記第１抵抗変化素子と垂直の状態で配置され
    た第２抵抗変化素子と、前記第２抵抗変化素子に接続さ
    れた第２ビットラインと、前記第１ワードラインと別途
    の電源に連結され、前記第２抵抗変化素子に対応するよ
    うに配置された第２ワードラインを含む第２構造を含
    み、前記第２構造はｎ番目の抵抗変化素子が各々ｎ−１
    番目のビットラインに接続された状態でｎ回（ｎ＝２、
    ３、４、…）以上繰り返して形成されていることを特徴
    とするマグネチックＲＡＭ。
  11. 【請求項１１】 半導体基板上に形成されたｐ型及びｎ
    型不純物層を備えたダイオードと、連結層を介在して前
    記ｐ型不純物層に対し直列に接続され、垂直方向に配置
    されたｎ個（ｎ＝２、３、４、…）の抵抗変化素子と、
    前記ｎ個の抵抗変化素子に各々接続されたｎ個のビット
    ラインと、前記ｐ型不純物層と接続されており、前記直
    列に接続されたｎ個の抵抗変化素子に対応する位置に形
    成された単一のワードラインを含むことを特徴とするマ
    グネチックＲＡＭ。
  12. 【請求項１２】 上下に最も近い距離に位置する各ビッ
    トライン同士は上下方向から見て互いに直交する方向に
    延長するように形成されることを特徴とする請求項１１
    に記載のマグネチックＲＡＭ。
JP2002201459A 2001-10-23 2002-07-10 マグネチックｒａｍ Pending JP2003133533A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010065455A KR20030034500A (ko) 2001-10-23 2001-10-23 마그네틱 램
KR2001-65455 2001-10-23

Publications (1)

Publication Number Publication Date
JP2003133533A true JP2003133533A (ja) 2003-05-09

Family

ID=19715336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002201459A Pending JP2003133533A (ja) 2001-10-23 2002-07-10 マグネチックｒａｍ

Country Status (3)

Country Link
US (1) US6788570B2 (ja)
JP (1) JP2003133533A (ja)
KR (1) KR20030034500A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119683A (ja) * 2010-11-29 2012-06-21 Seagate Technology Llc マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040000886A (ko) * 2002-06-26 2004-01-07 삼성전자주식회사 자기 랜덤 액세스 메모리(ｍｒａｍ) 디바이스 및 그의제조방법
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US6930370B2 (en) * 2003-10-08 2005-08-16 Hewlett-Packard Development Company, L.P. Memory with conductors between or in communication with storage units
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US7112861B2 (en) * 2004-05-14 2006-09-26 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
US7105903B2 (en) * 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
JP4406407B2 (ja) * 2006-03-13 2010-01-27 株式会社東芝 磁気ランダムアクセスメモリ
US7728384B2 (en) 2006-05-30 2010-06-01 Macronix International Co., Ltd. Magnetic random access memory using single crystal self-aligned diode
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
KR100902510B1 (ko) * 2007-08-27 2009-06-15 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치
KR101565797B1 (ko) * 2009-02-16 2015-11-05 삼성전자주식회사 콘택 플러그를 포함하는 반도체 장치
KR102189684B1 (ko) 2013-12-05 2020-12-11 삼성전자주식회사 반도체 메모리 장치의 동작 방법
KR101661851B1 (ko) * 2015-04-22 2016-10-04 한양대학교 산학협력단 Ta-mtj 셀을 이용하는 sram 및 그 제작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6097625A (en) 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
JP3913971B2 (ja) * 1999-12-16 2007-05-09 株式会社東芝 磁気メモリ装置
JP2001217398A (ja) * 2000-02-03 2001-08-10 Rohm Co Ltd 強磁性トンネル接合素子を用いた記憶装置
JP2001273758A (ja) * 2000-03-27 2001-10-05 Sharp Corp 磁気メモリ
US6473337B1 (en) * 2001-10-24 2002-10-29 Hewlett-Packard Company Memory device having memory cells with magnetic tunnel junction and tunnel junction in series

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119683A (ja) * 2010-11-29 2012-06-21 Seagate Technology Llc マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法

Also Published As

Publication number Publication date
US6788570B2 (en) 2004-09-07
US20030076703A1 (en) 2003-04-24
KR20030034500A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
JP6316474B1 (ja) 磁気メモリ
KR100632423B1 (ko) 열적으로 선택되는 교차점 ｍｒａｍ 셀 레이아웃
US6960815B2 (en) Magnetic memory device having yoke layer, and manufacturing method thereof
CN101527166B (zh) 非易失性磁存储装置
US8897061B2 (en) MTJ cell for an MRAM device and a manufacturing method thereof
US6909129B2 (en) Magnetic random access memory
US6473328B1 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein
US6750540B2 (en) Magnetic random access memory using schottky diode
US8729648B2 (en) Magnetic body device and manufacturing method thereof
TW521397B (en) Magnetic random access memory
JP2003031776A (ja) マグネチックラム及びその形成方法
KR20040066420A (ko) 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
JP2014229758A (ja) 半導体装置およびその製造方法
JP2003133533A (ja) マグネチックｒａｍ
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
US10600843B2 (en) Memory device structure
KR100434958B1 (ko) 마그네틱 램
JP3898556B2 (ja) 磁気ランダムアクセスメモリ
JP5504847B2 (ja) スピン注入型磁気ランダムアクセスメモリ
US20050139880A1 (en) Method for manufacturing magnetic random access memory
US20220285609A1 (en) Memory device
KR20170045080A (ko) 자기 메모리 장치
US20040165427A1 (en) Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same
JP3850702B2 (ja) 磁気抵抗メモリ装置及びその製造方法