JP2001273758A - 磁気メモリ - Google Patents
磁気メモリInfo
- Publication number
- JP2001273758A JP2001273758A JP2000085565A JP2000085565A JP2001273758A JP 2001273758 A JP2001273758 A JP 2001273758A JP 2000085565 A JP2000085565 A JP 2000085565A JP 2000085565 A JP2000085565 A JP 2000085565A JP 2001273758 A JP2001273758 A JP 2001273758A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- mtj
- mos transistor
- mtj element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 46
- 230000015654 memory Effects 0.000 title claims abstract description 26
- 230000005294 ferromagnetic effect Effects 0.000 description 45
- 230000005415 magnetization Effects 0.000 description 32
- 230000005290 antiferromagnetic effect Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 従来の磁気トンネル接合（ＭＴＪ）素子をＭ
ＯＳトランジスタのゲートに接続した構成の磁気メモリ
では、ＭＴＪ素子のＭＲ比が不十分なため、ＭＴＪ素子
の記憶状態に応じて、ＭＯＳトランジスタを確実にＯＮ
／ＯＦＦすることができなかった。 【解決手段】 二つのＭＴＪ素子１１及び１２をＭＯＳ
トランジスタ１３のゲートに接続するとともに、外部磁
界に対してＭＴＪ素子１１及び１２は逆の抵抗変化を有
する構成とする。
ＯＳトランジスタのゲートに接続した構成の磁気メモリ
では、ＭＴＪ素子のＭＲ比が不十分なため、ＭＴＪ素子
の記憶状態に応じて、ＭＯＳトランジスタを確実にＯＮ
／ＯＦＦすることができなかった。 【解決手段】 二つのＭＴＪ素子１１及び１２をＭＯＳ
トランジスタ１３のゲートに接続するとともに、外部磁
界に対してＭＴＪ素子１１及び１２は逆の抵抗変化を有
する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は磁気トンネル接合素
子を用いた磁気メモリに関するものである。
子を用いた磁気メモリに関するものである。
【０００２】
【従来の技術】近年、磁気トンネル接合（ＭＴＪ）素子
は、従来の異方性磁気抵抗効果（ＡＭＲ）素子や巨大磁
気抵抗効果（ＧＭＲ）素子に比べて大きな出力が得られ
ることから、ＨＤＤ用再生ヘッドや磁気メモリへの応用
が考えられている。
は、従来の異方性磁気抵抗効果（ＡＭＲ）素子や巨大磁
気抵抗効果（ＧＭＲ）素子に比べて大きな出力が得られ
ることから、ＨＤＤ用再生ヘッドや磁気メモリへの応用
が考えられている。
【０００３】特に、磁気メモリにおいては、半導体メモ
リと同じく稼動部の無い固体メモリであり、しかも、電
源が断たれても情報を失わない、繰り返し回数が無限回
である、放射線が入射しても記録内容が消失する危険性
が無い等、半導体メモリと比較して有用である。
リと同じく稼動部の無い固体メモリであり、しかも、電
源が断たれても情報を失わない、繰り返し回数が無限回
である、放射線が入射しても記録内容が消失する危険性
が無い等、半導体メモリと比較して有用である。
【０００４】従来のＭＴＪ素子の構成を図４に示す。な
お、このような構造はたとえば特開平９―１０６５１４
号公報に示されている。
お、このような構造はたとえば特開平９―１０６５１４
号公報に示されている。
【０００５】図４のＭＴＪ素子は、反強磁性層４１、強
磁性層４２、絶縁層４３、強磁性層４４を積層したもの
である。強磁性層４２及び強磁性層４４の磁化はいずれ
も膜面内にあり、平行もしくは反平行となるように実効
的な一軸磁気異方性を有している。そして、強磁性層４
２の磁化は反強磁性層４１との交換結合により実質的に
一方向に固定され、強磁性層４４の磁化の方向で記録を
保持する。
磁性層４２、絶縁層４３、強磁性層４４を積層したもの
である。強磁性層４２及び強磁性層４４の磁化はいずれ
も膜面内にあり、平行もしくは反平行となるように実効
的な一軸磁気異方性を有している。そして、強磁性層４
２の磁化は反強磁性層４１との交換結合により実質的に
一方向に固定され、強磁性層４４の磁化の方向で記録を
保持する。
【０００６】反強磁性層４１としてはＦｅＭｎ、ＮｉＭ
ｎ、ＰｔＭｎ、ＩｒＭｎ等の合金が用いられ、強磁性層
４２及び強磁性層４４としてはＦｅ、Ｃｏ、Ｎｉ或はこ
れらの合金が用いられる。また、絶縁層４３としては各
種の酸化物や窒化物が検討されているが、Ａｌ2Ｏ3膜の
場合に最も高い磁気抵抗（ＭＲ）比が得られることが知
られている。
ｎ、ＰｔＭｎ、ＩｒＭｎ等の合金が用いられ、強磁性層
４２及び強磁性層４４としてはＦｅ、Ｃｏ、Ｎｉ或はこ
れらの合金が用いられる。また、絶縁層４３としては各
種の酸化物や窒化物が検討されているが、Ａｌ2Ｏ3膜の
場合に最も高い磁気抵抗（ＭＲ）比が得られることが知
られている。
【０００７】また、この他に、反強磁性層４１を除いた
構成で、強磁性層４２と強磁性層４４の保磁力差を利用
したＭＴＪ素子の提案もなされている。
構成で、強磁性層４２と強磁性層４４の保磁力差を利用
したＭＴＪ素子の提案もなされている。
【０００８】図４の構造のＭＴＪ素子でランダムアクセ
ス可能な磁気メモリを実現する場合の概略図を図５に示
す。読み出し時には、ビット線５３と読み出しワード線
５４をアクティブにすることにより、ＭＯＳトランジス
タ５１がＯＮとなり、ＭＴＪ素子５２が選択される。
“０”、“１”の情報は図４に示すＭＴＪ素子の強磁性
層４４の磁化方向によって記録されており、強磁性層４
２の磁化方向は固定されている。そして、強磁性層４２
と強磁性層４４の磁化が平行の時は抵抗値が低く、反平
行の時は抵抗値が高くなるという磁気抵抗効果を利用し
て情報を読み出す。一方、書込みは、ビット線５３と図
示されていない書込みワード線が形成する合成磁界によ
って強磁性層４４の磁化の向きを反転することで実現さ
れる。
ス可能な磁気メモリを実現する場合の概略図を図５に示
す。読み出し時には、ビット線５３と読み出しワード線
５４をアクティブにすることにより、ＭＯＳトランジス
タ５１がＯＮとなり、ＭＴＪ素子５２が選択される。
“０”、“１”の情報は図４に示すＭＴＪ素子の強磁性
層４４の磁化方向によって記録されており、強磁性層４
２の磁化方向は固定されている。そして、強磁性層４２
と強磁性層４４の磁化が平行の時は抵抗値が低く、反平
行の時は抵抗値が高くなるという磁気抵抗効果を利用し
て情報を読み出す。一方、書込みは、ビット線５３と図
示されていない書込みワード線が形成する合成磁界によ
って強磁性層４４の磁化の向きを反転することで実現さ
れる。
【０００９】上記図５の構成の磁気メモリにおいて、読
み出し速度を早くするためには、ＭＴＪ素子の絶縁層の
膜厚を薄くして抵抗値を小さくする必要が有る。しかし
ながら、絶縁層の膜厚を薄くすると絶縁破壊が発生しや
すくなる。また、図５の構成ではＭＴＪ素子に数１００
ｍＶ以上の電圧が印可され、ＭＴＪ素子のＭＲ比がバイ
アス依存性のために低下するという問題があった。
み出し速度を早くするためには、ＭＴＪ素子の絶縁層の
膜厚を薄くして抵抗値を小さくする必要が有る。しかし
ながら、絶縁層の膜厚を薄くすると絶縁破壊が発生しや
すくなる。また、図５の構成ではＭＴＪ素子に数１００
ｍＶ以上の電圧が印可され、ＭＴＪ素子のＭＲ比がバイ
アス依存性のために低下するという問題があった。
【００１０】このような問題を解決する方法として、特
開平１１−２０４８５４号公報に示されている構成を図
６に示す。本構成では、ＭＴＪ素子５２はＭＯＳトラン
ジスタ５１のゲートに接続されていることから、抵抗値
を小さくする必要が無く、また、ＭＴＪ素子５２に印可
される電圧はゲート抵抗５５で分圧されることから、小
さく設定することが可能となる。
開平１１−２０４８５４号公報に示されている構成を図
６に示す。本構成では、ＭＴＪ素子５２はＭＯＳトラン
ジスタ５１のゲートに接続されていることから、抵抗値
を小さくする必要が無く、また、ＭＴＪ素子５２に印可
される電圧はゲート抵抗５５で分圧されることから、小
さく設定することが可能となる。
【００１１】同様の構成は、特開平１１−２６６０４３
号公報にも開示されている。本構成では、ＭＯＳトラン
ジスタのゲート電極に磁性体を用い、この磁性体電極上
に磁性体とのトンネル接合及び非磁性体とのトンネル接
合を形成して、図６におけるＭＴＪ素子５２とゲート抵
抗５５を構成している。
号公報にも開示されている。本構成では、ＭＯＳトラン
ジスタのゲート電極に磁性体を用い、この磁性体電極上
に磁性体とのトンネル接合及び非磁性体とのトンネル接
合を形成して、図６におけるＭＴＪ素子５２とゲート抵
抗５５を構成している。
【００１２】
【発明が解決しようとする課題】ところで、上記構成の
磁気メモリでは、ＭＴＪ素子の抵抗変化により、ＭＯＳ
トランジスタをＯＮ或いはＯＦＦする必要が有るが、現
在のＭＴＪ素子のＭＲ比は２０％程度であり、不十分で
ある。
磁気メモリでは、ＭＴＪ素子の抵抗変化により、ＭＯＳ
トランジスタをＯＮ或いはＯＦＦする必要が有るが、現
在のＭＴＪ素子のＭＲ比は２０％程度であり、不十分で
ある。
【００１３】そのため、特開平１１−２０４８５４号公
報においては、ホットエレクトロン・トランジスタや磁
性体超薄膜の使用が提案されているが、これらの素子は
通常のＴＭＲ素子に比して実現が困難であり、実用的と
は言い難い。また、ゲート抵抗の作成方法については記
載されていないが、ＭＯＳトランジスタを用いたデジタ
ル回路で抵抗素子を別個に作り込むことは、プロセスの
増加を招くとともに、集積度の点でも好ましくない。
報においては、ホットエレクトロン・トランジスタや磁
性体超薄膜の使用が提案されているが、これらの素子は
通常のＴＭＲ素子に比して実現が困難であり、実用的と
は言い難い。また、ゲート抵抗の作成方法については記
載されていないが、ＭＯＳトランジスタを用いたデジタ
ル回路で抵抗素子を別個に作り込むことは、プロセスの
増加を招くとともに、集積度の点でも好ましくない。
【００１４】一方、特開平１１−２６６０４３号公報で
は、ＭＯＳトランジスタのゲート電極を磁性体で構成す
るとともに、その上にＴＭＲ素子とゲート抵抗を同様の
トンネル接合素子で作成する方法が開示されているが、
ゲート電極の磁性体を構成する遷移金属不純物がトラン
ジスタのゲート内に進入して、トランジスタの動作不良
を起こす危険性が非常に高い。
は、ＭＯＳトランジスタのゲート電極を磁性体で構成す
るとともに、その上にＴＭＲ素子とゲート抵抗を同様の
トンネル接合素子で作成する方法が開示されているが、
ゲート電極の磁性体を構成する遷移金属不純物がトラン
ジスタのゲート内に進入して、トランジスタの動作不良
を起こす危険性が非常に高い。
【００１５】また、上記の従来例においては、いずれも
ゲート抵抗の一端はＧＮＤに接続されており、同じワー
ド線上の選択した磁気メモリセル以外のＭＴＪ素子及び
ゲート抵抗もＧＮＤに接続されることになる。したがっ
て、選択した磁気メモリセルのアクセス時に、他の磁気
メモリセルにも無駄な電流が流れることになり、消費電
力の点で好ましくない。
ゲート抵抗の一端はＧＮＤに接続されており、同じワー
ド線上の選択した磁気メモリセル以外のＭＴＪ素子及び
ゲート抵抗もＧＮＤに接続されることになる。したがっ
て、選択した磁気メモリセルのアクセス時に、他の磁気
メモリセルにも無駄な電流が流れることになり、消費電
力の点で好ましくない。
【００１６】本発明は上記課題を解決するために、ＭＯ
ＳトランジスタをＯＮ或いはＯＦＦするのに十分なゲー
ト電圧の変化を得られるＭＴＪ素子の具体的な構成方法
を提供することを目的とする。
ＳトランジスタをＯＮ或いはＯＦＦするのに十分なゲー
ト電圧の変化を得られるＭＴＪ素子の具体的な構成方法
を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたものであって、ＭＯＳトランジスタ
と、該ＭＯＳトランジスタのゲートに接続された二つの
磁気トンネル接合素子とを具備する磁気メモリであっ
て、該二つの磁気トンネル接合素子は外部磁界に対して
互いに逆の抵抗変化を示すことを特徴とする。
するためになされたものであって、ＭＯＳトランジスタ
と、該ＭＯＳトランジスタのゲートに接続された二つの
磁気トンネル接合素子とを具備する磁気メモリであっ
て、該二つの磁気トンネル接合素子は外部磁界に対して
互いに逆の抵抗変化を示すことを特徴とする。
【００１８】また、上記の磁気メモリにおいて、前記二
つの磁気トンネル接合素子は積層されて一体として構成
されていることを特徴とする。
つの磁気トンネル接合素子は積層されて一体として構成
されていることを特徴とする。
【００１９】さらにまた、上記の磁気メモリにおいて、
前記二つの磁気トンネル接合素子は情報を記憶する共通
の磁性層を有することを特徴とする。
前記二つの磁気トンネル接合素子は情報を記憶する共通
の磁性層を有することを特徴とする。
【００２０】
【発明の実施の形態】以下、図をもとに本発明の磁気メ
モリセルのアレイ方法について詳細に説明する。
モリセルのアレイ方法について詳細に説明する。
【００２１】本発明の実施例を図１に示す。図中、１１
及び１２はＭＴＪ素子、１３はＭＯＳトランジスタ、１
４ａ及び１４ｂはビット線、１５はワード線を示してい
る。ＭＴＪ素子１１及び１２は直列に接続されるととも
に、ＭＯＳトランジスタ１３のゲートに接続され、ＭＴ
Ｊ素子１１のもう一端はワード線１５に接続され、ＭＴ
Ｊ素子１２のもう一端はビット線１４ｂに接続されてい
る。
及び１２はＭＴＪ素子、１３はＭＯＳトランジスタ、１
４ａ及び１４ｂはビット線、１５はワード線を示してい
る。ＭＴＪ素子１１及び１２は直列に接続されるととも
に、ＭＯＳトランジスタ１３のゲートに接続され、ＭＴ
Ｊ素子１１のもう一端はワード線１５に接続され、ＭＴ
Ｊ素子１２のもう一端はビット線１４ｂに接続されてい
る。
【００２２】ワード線１５は図示しない定電圧源に接続
され、この定電圧源の電圧レベルはＭＯＳトランジスタ
１３のしきい値電圧よりも高く設定されている。ビット
線１４ａ及び１４ｂは図示しない選択回路を通してそれ
ぞれセンシング回路及びＧＮＤに接続されている。
され、この定電圧源の電圧レベルはＭＯＳトランジスタ
１３のしきい値電圧よりも高く設定されている。ビット
線１４ａ及び１４ｂは図示しない選択回路を通してそれ
ぞれセンシング回路及びＧＮＤに接続されている。
【００２３】情報の記憶は一組のＭＴＪ素子１１及び１
２の抵抗値で保持されており、例えば“０”はＭＴＪ素
子１１の抵抗値が高い即ち磁化が反平行で、ＭＴＪ素子
１２の抵抗値が低い即ち磁化が平行の場合に対応し、
“１”はＭＴＪ素子１１の抵抗値が低い即ち磁化が平行
で、ＭＴＪ素子１２の抵抗値が高い即ち磁化が反平行の
場合に対応する。上記の逆の組合わせで情報を記憶する
ことも可能なことは明らかである。
２の抵抗値で保持されており、例えば“０”はＭＴＪ素
子１１の抵抗値が高い即ち磁化が反平行で、ＭＴＪ素子
１２の抵抗値が低い即ち磁化が平行の場合に対応し、
“１”はＭＴＪ素子１１の抵抗値が低い即ち磁化が平行
で、ＭＴＪ素子１２の抵抗値が高い即ち磁化が反平行の
場合に対応する。上記の逆の組合わせで情報を記憶する
ことも可能なことは明らかである。
【００２４】従って、ＭＴＪ素子１１の抵抗値が高く、
ＭＴＪ素子１２の抵抗値が低い場合には、ＭＯＳトラン
ジスタ１３のゲート電圧がそのしきい値電圧より低くな
り、ＭＴＪ素子１１の抵抗値が低く、ＭＴＪ素子１２の
抵抗値が高い場合には、ＭＯＳトランジスタ１３のゲー
ト電圧がそのしきい値電圧より高くなるように、ワード
線１５の電圧レベルを設定すると、ＭＯＳトランジスタ
１３のＯＮ／ＯＦＦをセンシング回路で検出することに
より、上記の“０”及び“１”を検出することが可能と
なる。
ＭＴＪ素子１２の抵抗値が低い場合には、ＭＯＳトラン
ジスタ１３のゲート電圧がそのしきい値電圧より低くな
り、ＭＴＪ素子１１の抵抗値が低く、ＭＴＪ素子１２の
抵抗値が高い場合には、ＭＯＳトランジスタ１３のゲー
ト電圧がそのしきい値電圧より高くなるように、ワード
線１５の電圧レベルを設定すると、ＭＯＳトランジスタ
１３のＯＮ／ＯＦＦをセンシング回路で検出することに
より、上記の“０”及び“１”を検出することが可能と
なる。
【００２５】一方、情報の書込みは、ビット線１４ａ及
びワード線１５の組み合わせ或いは図示されない電流線
との組合わせで、ＭＴＪ素子１１及び１２の磁化状態を
同時に変更することで実現される。例えば、ＭＴＪ素子
１１の磁化を反平行から平行に変更すると同時に、ＭＴ
Ｊ素子１２の磁化を平行から反平行に変更する、或いは
この逆を行って、情報の書込みを行う。
びワード線１５の組み合わせ或いは図示されない電流線
との組合わせで、ＭＴＪ素子１１及び１２の磁化状態を
同時に変更することで実現される。例えば、ＭＴＪ素子
１１の磁化を反平行から平行に変更すると同時に、ＭＴ
Ｊ素子１２の磁化を平行から反平行に変更する、或いは
この逆を行って、情報の書込みを行う。
【００２６】本構成によれば、ＭＴＪ素子１１と１２
は、書込み時に逆の抵抗変化をすることから、ＭＯＳト
ランジスタのゲートに十分な電圧変化を供給することが
可能となり、ＭＴＪ素子１１と１２の組合わせで記憶さ
れる“０”、“１”の情報に対応して、ＭＯＳトランジ
スタのＯＮ／ＯＦＦを確実に実現することが可能とな
る。
は、書込み時に逆の抵抗変化をすることから、ＭＯＳト
ランジスタのゲートに十分な電圧変化を供給することが
可能となり、ＭＴＪ素子１１と１２の組合わせで記憶さ
れる“０”、“１”の情報に対応して、ＭＯＳトランジ
スタのＯＮ／ＯＦＦを確実に実現することが可能とな
る。
【００２７】また、本構成によれば、ゲート抵抗が不要
となるため、プロセスが簡略化するとともに、ビット線
１４ｂは選択回路を通じてＧＮＤに接続されていること
から、選択セル以外のＭＴＪ素子はＧＮＤに接続される
ことがないため、無駄な電流の消費が無くなる。
となるため、プロセスが簡略化するとともに、ビット線
１４ｂは選択回路を通じてＧＮＤに接続されていること
から、選択セル以外のＭＴＪ素子はＧＮＤに接続される
ことがないため、無駄な電流の消費が無くなる。
【００２８】図１の構成を実現するＭＴＪ素子１１及び
１２の具体例を図２に示す。反強磁性層２１、強磁性層
２２、絶縁層２３、強磁性層２４が順次積層されてＭＴ
Ｊ素子１１が構成されており、その上に図示されていな
いＭＯＳトランジスタのゲートに接続するための電極層
２５が積層され、さらにその上に反強磁性層２６、強磁
性層２７、金属層２８、強磁性層２９、絶縁層３０、強
磁性層３１が順次積層されてＭＴＪ素子１２が構成され
ている。図２においては、ＭＯＳトランジスタを初め、
磁気メモリに必要な周辺回路等は省略されている。
１２の具体例を図２に示す。反強磁性層２１、強磁性層
２２、絶縁層２３、強磁性層２４が順次積層されてＭＴ
Ｊ素子１１が構成されており、その上に図示されていな
いＭＯＳトランジスタのゲートに接続するための電極層
２５が積層され、さらにその上に反強磁性層２６、強磁
性層２７、金属層２８、強磁性層２９、絶縁層３０、強
磁性層３１が順次積層されてＭＴＪ素子１２が構成され
ている。図２においては、ＭＯＳトランジスタを初め、
磁気メモリに必要な周辺回路等は省略されている。
【００２９】反強磁性層２１と強磁性層２２及び反強磁
性層２６と強磁性層２７はそれぞれ交換結合することに
より、強磁性層２２及び２７の磁化は同一方向に固定さ
れている。さらに強磁性層２７及び２９は金属層２２を
介して反強磁性結合している。その結果、強磁性２２と
強磁性２９の磁化は反対方向に固定されている。強磁性
層２４と強磁性層３１は情報を記憶する記録層であり、
書込み時には外部電流磁界で同じ方向に磁化が反転され
る。
性層２６と強磁性層２７はそれぞれ交換結合することに
より、強磁性層２２及び２７の磁化は同一方向に固定さ
れている。さらに強磁性層２７及び２９は金属層２２を
介して反強磁性結合している。その結果、強磁性２２と
強磁性２９の磁化は反対方向に固定されている。強磁性
層２４と強磁性層３１は情報を記憶する記録層であり、
書込み時には外部電流磁界で同じ方向に磁化が反転され
る。
【００３０】上記の構成とすることにより、例えば、Ｍ
ＴＪ素子１１のトンネル接合を構成する強磁性層２２と
強磁性層２４の磁化が平行の時には、ＭＴＪ素子１２の
トンネル接合を構成する強磁性層２９と強磁性層３１の
磁化は反平行というように、常にＭＴＪ素子１１と１２
の磁化状態を逆にすることが可能となる。
ＴＪ素子１１のトンネル接合を構成する強磁性層２２と
強磁性層２４の磁化が平行の時には、ＭＴＪ素子１２の
トンネル接合を構成する強磁性層２９と強磁性層３１の
磁化は反平行というように、常にＭＴＪ素子１１と１２
の磁化状態を逆にすることが可能となる。
【００３１】ＭＴＪ素子１１及び１２の別の構成例を図
３に示す。反強磁性層２１、強磁性層２２、絶縁層２
３、強磁性層２４が順次積層されてＭＴＪ素子１１が構
成され、強磁性層２４を図示されていないＭＯＳトラン
ジスタのゲートに接続するための電極層２５が設けられ
ている。さらに強磁性層２４の上に絶縁層３０、強磁性
層２９、金属層２８、強磁性層２７、反強磁性層２６が
順次積層されてＭＴＪ素子１２が構成されている。
３に示す。反強磁性層２１、強磁性層２２、絶縁層２
３、強磁性層２４が順次積層されてＭＴＪ素子１１が構
成され、強磁性層２４を図示されていないＭＯＳトラン
ジスタのゲートに接続するための電極層２５が設けられ
ている。さらに強磁性層２４の上に絶縁層３０、強磁性
層２９、金属層２８、強磁性層２７、反強磁性層２６が
順次積層されてＭＴＪ素子１２が構成されている。
【００３２】図２の場合と同様、反強磁性層２１と強磁
性層２２及び反強磁性層２６と強磁性層２７はそれぞれ
交換結合することにより、強磁性層２２及び２７の磁化
は同一方向に固定されている。さらに強磁性層２７及び
２９は金属層２２を介して反強磁性結合している。その
結果、強磁性２２と強磁性２９の磁化は反対方向に固定
されている。本実施例では、ＭＴＪ素子１１及び１２の
情報を記憶する記録層は強磁性層２４で兼用されてお
り、書込み時には外部電流磁界で磁化が反転される。
性層２２及び反強磁性層２６と強磁性層２７はそれぞれ
交換結合することにより、強磁性層２２及び２７の磁化
は同一方向に固定されている。さらに強磁性層２７及び
２９は金属層２２を介して反強磁性結合している。その
結果、強磁性２２と強磁性２９の磁化は反対方向に固定
されている。本実施例では、ＭＴＪ素子１１及び１２の
情報を記憶する記録層は強磁性層２４で兼用されてお
り、書込み時には外部電流磁界で磁化が反転される。
【００３３】本構成においても、例えば、ＭＴＪ素子１
１のトンネル接合を構成する強磁性層２２と強磁性層２
４の磁化が平行の時には、ＭＴＪ素子１２のトンネル接
合を構成する強磁性層２４と強磁性層２９の磁化は反平
行というように、常にＭＴＪ素子１１と１２の磁化状態
を逆にすることが可能となる。
１のトンネル接合を構成する強磁性層２２と強磁性層２
４の磁化が平行の時には、ＭＴＪ素子１２のトンネル接
合を構成する強磁性層２４と強磁性層２９の磁化は反平
行というように、常にＭＴＪ素子１１と１２の磁化状態
を逆にすることが可能となる。
【００３４】上記の実施例においては、常にＭＴＪ素子
１１と１２の磁化状態を逆にするために、金属層２８を
介して反強磁性結合する強磁性層２７及び２９を用い
て、ＭＴＪ素子１１と１２の磁化固定層である強磁性層
２２と２９の磁化方向を反平行にしている。しかしなが
ら、ＭＴＪ素子１１と１２の磁化固定層の磁化方向を反
平行にする方法は上記の実施例に限定されることはな
く、例えば、反強磁性層２１と強磁性層２２及び反強磁
性層２６と強磁性層２７の交換結合のブロッキング温度
が異なるように構成し、外部磁界の方向を変えて磁界中
熱処理を行うことにより、強磁性２２と２７の磁化方向
を反平行とすることが可能となる。この場合には、金属
層２８と強磁性層２９が不要となり、構成を簡略化でき
る。
１１と１２の磁化状態を逆にするために、金属層２８を
介して反強磁性結合する強磁性層２７及び２９を用い
て、ＭＴＪ素子１１と１２の磁化固定層である強磁性層
２２と２９の磁化方向を反平行にしている。しかしなが
ら、ＭＴＪ素子１１と１２の磁化固定層の磁化方向を反
平行にする方法は上記の実施例に限定されることはな
く、例えば、反強磁性層２１と強磁性層２２及び反強磁
性層２６と強磁性層２７の交換結合のブロッキング温度
が異なるように構成し、外部磁界の方向を変えて磁界中
熱処理を行うことにより、強磁性２２と２７の磁化方向
を反平行とすることが可能となる。この場合には、金属
層２８と強磁性層２９が不要となり、構成を簡略化でき
る。
【００３５】また、上記の実施例において、ＭＯＳトラ
ンジスタのゲートに接続するための電極層２５を省略し
て、反強磁性層２６（図２）或いは強磁性層２４（図
３）等で代替することも可能である。
ンジスタのゲートに接続するための電極層２５を省略し
て、反強磁性層２６（図２）或いは強磁性層２４（図
３）等で代替することも可能である。
【００３６】
【発明の効果】以上のように、本発明の磁気メモリによ
れば、ＭＴＪ素子に記憶された情報に応じて、ＭＯＳト
ランジスタを確実にＯＮ／ＯＦＦすることができ、大き
な出力が得られるとともに、ゲート抵抗を別個に設ける
必要がないことから、プロセスが簡単になる。また、選
択したセル以外には不要な電流が流れないことから、磁
気メモリの消費電力を低減することができる。
れば、ＭＴＪ素子に記憶された情報に応じて、ＭＯＳト
ランジスタを確実にＯＮ／ＯＦＦすることができ、大き
な出力が得られるとともに、ゲート抵抗を別個に設ける
必要がないことから、プロセスが簡単になる。また、選
択したセル以外には不要な電流が流れないことから、磁
気メモリの消費電力を低減することができる。
【図１】本発明の実施例を示す図である。
【図２】本発明の実施例にあるＭＴＪ素子の構成例であ
る。
る。
【図３】本発明の実施例にあるＭＴＪ素子の他の構成例
である。
である。
【図４】従来のＭＴＪ素子の構成を示す図である。
【図５】従来の磁気メモリを示す概略図である。
【図６】従来の他の磁気メモリを示す概略図である。
１１、１２ ＭＴＪ素子 １３ ＭＯＳトランジスタ １４ａ、１４ｂ ビット線 １５ ワード線 ２１、２６ 反強磁性層 ２２、２４、２７、２９、３１ 強磁性層 ２３、３０ 絶縁層 ２５ 電極層 ２８ 金属層 ４１ 反強磁性層 ４２、４４ 強磁性層 ４３ 絶縁層 ５１ ＭＯＳトランジスタ ５２ ＭＴＪ素子 ５３ ビット線 ５４ 読み出しワード線 ５５ ゲート抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 秀和 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F083 FZ10 GA05 GA11 GA28
Claims (3)
- 【請求項１】 ＭＯＳトランジスタと、該ＭＯＳトラン
ジスタのゲートに接続された二つの磁気トンネル接合素
子とを具備する磁気メモリであって、該二つの磁気トン
ネル接合素子は外部磁界に対して互いに逆の抵抗変化を
示すことを特徴とする磁気メモリ。 - 【請求項２】 請求項１記載の磁気メモリにおいて、前
記二つの磁気トンネル接合素子は積層されて一体として
構成されていることを特徴とする磁気メモリ。 - 【請求項３】 請求項２記載の磁気メモリにおいて、前
記二つの磁気トンネル接合素子は情報を記憶する共通の
磁性層を有することを特徴とする磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085565A JP2001273758A (ja) | 2000-03-27 | 2000-03-27 | 磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085565A JP2001273758A (ja) | 2000-03-27 | 2000-03-27 | 磁気メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001273758A true JP2001273758A (ja) | 2001-10-05 |
Family
ID=18601891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000085565A Pending JP2001273758A (ja) | 2000-03-27 | 2000-03-27 | 磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001273758A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1304738A2 (en) * | 2001-10-18 | 2003-04-23 | Samsung Electronics Co., Ltd. | Single transistor type magnetic random access memory device and method of operating and manufacturing the same |
| KR20030034500A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| JP2004213860A (ja) * | 2002-12-30 | 2004-07-29 | Hynix Semiconductor Inc | 不揮発性メモリ装置 |
| JP2006140224A (ja) * | 2004-11-10 | 2006-06-01 | Toshiba Corp | 半導体メモリ素子及び半導体記憶装置 |
| US7245522B2 (en) | 2004-12-27 | 2007-07-17 | Fujitsu Limited | Magnetic memory device, method for writing magnetic memory device and method for reading magnetic memory device |
| JP2007207406A (ja) * | 2006-01-06 | 2007-08-16 | Nec Corp | 半導体記憶装置 |
| US7613035B2 (en) | 2005-12-09 | 2009-11-03 | Fujitsu Limited | Magnetic memory device and method of writing into the same |
| JP2012238377A (ja) * | 2006-01-06 | 2012-12-06 | Nec Corp | 半導体記憶装置 |
| US8693238B2 (en) | 2006-08-07 | 2014-04-08 | Nec Corporation | MRAM having variable word line drive potential |
| CN108781063A (zh) * | 2016-03-16 | 2018-11-09 | 克罗科斯科技公司 | 用于音频应用的基于磁阻的信号整形电路 |
-
2000
- 2000-03-27 JP JP2000085565A patent/JP2001273758A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446616B1 (ko) * | 2001-10-18 | 2004-09-04 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
| EP1304738A3 (en) * | 2001-10-18 | 2004-09-08 | Samsung Electronics Co., Ltd. | Single transistor type magnetic random access memory device and method of operating and manufacturing the same |
| EP1304738A2 (en) * | 2001-10-18 | 2003-04-23 | Samsung Electronics Co., Ltd. | Single transistor type magnetic random access memory device and method of operating and manufacturing the same |
| KR20030034500A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| JP4615839B2 (ja) * | 2002-12-30 | 2011-01-19 | 株式会社ハイニックスセミコンダクター | 不揮発性メモリ装置 |
| JP2004213860A (ja) * | 2002-12-30 | 2004-07-29 | Hynix Semiconductor Inc | 不揮発性メモリ装置 |
| JP2006140224A (ja) * | 2004-11-10 | 2006-06-01 | Toshiba Corp | 半導体メモリ素子及び半導体記憶装置 |
| US7245522B2 (en) | 2004-12-27 | 2007-07-17 | Fujitsu Limited | Magnetic memory device, method for writing magnetic memory device and method for reading magnetic memory device |
| US7548450B2 (en) | 2004-12-27 | 2009-06-16 | Fujitsu Limited | Magnetic memory device, method for writing magnetic memory device and method for reading magnetic memory device |
| US7613035B2 (en) | 2005-12-09 | 2009-11-03 | Fujitsu Limited | Magnetic memory device and method of writing into the same |
| JP2007207406A (ja) * | 2006-01-06 | 2007-08-16 | Nec Corp | 半導体記憶装置 |
| JP2012238377A (ja) * | 2006-01-06 | 2012-12-06 | Nec Corp | 半導体記憶装置 |
| US8693238B2 (en) | 2006-08-07 | 2014-04-08 | Nec Corporation | MRAM having variable word line drive potential |
| CN108781063A (zh) * | 2016-03-16 | 2018-11-09 | 克罗科斯科技公司 | 用于音频应用的基于磁阻的信号整形电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524793C (zh) | 自旋注入磁随机存取存储器 | |
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
| US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
| JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
| US7239545B2 (en) | Magnetic random access memory, magnetic random access memory manufacturing method, and magnetic random access memory write method | |
| US20120155164A1 (en) | Multibit Cell of Magnetic Random Access Memory With Perpendicular Magnetization | |
| US20050237788A1 (en) | Magnetic memory and recording method thereof | |
| KR20010007428A (ko) | 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법 | |
| KR20140143362A (ko) | 자기저항 효과 소자 및 자기 메모리 | |
| JPWO2007119446A1 (ja) | Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法 | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| JP3788964B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2011003617A (ja) | 記憶素子及びメモリ | |
| JP2001196658A (ja) | 磁気素子及び磁気記憶装置 | |
| JP2009049101A (ja) | 磁気メモリ素子及び磁気メモリ装置 | |
| TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
| JP2001273758A (ja) | 磁気メモリ | |
| WO2010053039A1 (ja) | 磁性記憶素子の初期化方法 | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
| JP2007317733A (ja) | メモリ | |
| JP2002353417A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2010134986A (ja) | 抵抗変化型メモリデバイス |