JP2002353415A - 記憶素子、メモリセル及び記憶回路ブロック - Google Patents

Abstract

(57)【要約】 【課題】 本発明の目的は、書き込み用の電流が小さ
く、メモリセルのスイッチング磁界の変動が小さい記憶
素子、メモリセル及び記憶回路ブロックを提供すること
である。 【解決手段】 本発明の記憶素子１０は、重ね合わさっ
た複数の層と、複数の層の中に磁界の方向によって磁化
の方向が変化する自由強磁性層１２と、複数の層の中心
部分に複数の層を貫通するように形成された中空部１９
と、を含むように構成した。また、メモリセル２０は、
記憶素子１０の中空部１９に書き込み電流を流す導体２
２が通過している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、小電力動作で信頼
性の高い記憶素子、メモリセル及び記憶回路ブロックに
関する。

【０００２】

【従来の技術】従来より使用されている１Ｔ（transist
or）１ＭＴＪ（Magnetic Tunnel Junction）タイプのメ
モリセル８０の構造を図４（ａ）に示す。また図４
（ｂ）にはメモリセル８０の上面図を示す。記憶素子と
しては、ＭＴＪ素子８８が使用される。ＭＴＪ素子８８
は、少なくとも磁界によって磁化の方向が変化する強磁
性体の層である自由強磁性層８２、トンネル電流を流す
トンネルバリアー８４、磁化の方向が固定された強磁性
体の層である固定磁性層８６を含む。ＭＴＪ素子８８
は、金属層Ｍ２と金属層Ｍ３との間に配置される。

【０００３】メモリセル８０にデータを書き込むための
書き込みの電流は、金属層Ｍ２（書き込みワード・ライ
ン９２）と金属層Ｍ３（ビット・ライン９０）をそれぞ
れ通って流れ、これらの書き込み電流によって発生する
２つの磁界のベクトル和が、ＭＴＪ素子８８の自由強磁
性層８２の磁化の方向を切換えるのに適用される。

【０００４】書き込み電流はＭＴＪ素子８８とは平行に
流れており、ＭＴＪ素子８８から離されているので、発
生した磁界の一部分が自由強磁性層８２の磁化の方向の
切替えに利用される。しかし、全ての磁界が自由強磁性
層８２の磁化の方向の切替えに使用できないため、従来
のメモリセル８８では大きな書き込み電流が必要にな
る。

【０００５】更に、メモリセル８８は、スィッチング磁
界の変動が大きいという問題がある。スイッチング磁界
は、普通は長方形または長方形に近いパターンであるＭ
ＴＪ素子８８の形状によって主に定められる。長方形の
磁気パターンは、本質的にパターン内の反磁界（demagn
etizing field）を生成し、スイッチング磁界の強度は
パターンのコーナーの形によって変わる。１ミクロン以
下の範囲でコーナーの形を含む長方形のパターンを描く
ことは、非常に難しい。その結果、パターンのスイッチ
ング磁界が大きく変動し、メモリセル８８のデータの書
き込みの失敗が発生する。

【０００６】また、スイッチング磁界の変動によって、
信頼性の問題が生じる。即ち、あるメモリセル８８のス
イッチング磁界が外部じょう乱磁界（disturbing fiel
d）より小さい場合、この外部じょう乱磁界によりメモ
リセル８８のデータの書き込みが発生する。このような
外部じょう乱磁界として、隣のメモリセル８８への書き
込み磁界の漏れ部分がある。意図的なメモリセル８８の
データの書き込みではないので、スイッチング磁界の変
動によって信頼性の問題が起きる。

【０００７】

【発明が解決しようとする課題】本発明の目的は、書き
込み用の電流が小さく、メモリセルのスイッチング磁界
の変動が小さい記憶素子、メモリセル及び記憶回路ブロ
ックを提供することである。

【０００８】

【課題を解決するための手段】本発明の記憶素子の要旨
は、複数の層が重ね合わさり、該複数の層の中に磁界の
方向によって磁化の方向が変化される強磁性体の層と、
前記複数の層の中心部分に、該複数の層を貫通するよう
に形成された中空部と、を含む。

【０００９】他の記憶素子の要旨は、複数の層が重ね合
わさり、該複数の層の中に磁界の方向によって磁化の方
向が変化される強磁性体の層を含んだ記憶素子であっ
て、前記磁化の方向が変化される強磁性体が、第１の層
と、第２の層と、該第１の層と該第２の層の一辺同士を
接続する第１の柱状体と、該第１の層と第２の層の他辺
同士を接続する第２の柱状体と、を含むことである。

【００１０】本発明のメモリセルの要旨は、磁界の方向
によって磁化の方向が変化される強磁性体の層と、トン
ネル電流を流す絶縁体の層と、磁化の方向が固定された
強磁性体の層と、強磁性体の層の磁化の方向を固定する
ための反強磁性体の層と、を含む記憶素子を含んだメモ
リセルであって、前記記憶素子に含まれる複数の層の中
心部分が中空部になっていることである。また、中空部
の中を通過する１本の書き込み電流を流す導体を含む。

【００１１】他のメモリセルの要旨は、上記の他の記憶
素子と、磁化の方向が変化する強磁性体の層を構成する
第１の層、第２の層、第１の柱状体、及び第２の柱状体
によって構成される中空部を通過する２本の書き込み電
流を流す導体と、を含むことである。また、このメモリ
セルは、第１の層と第２の層の反強磁性体の強磁性体と
接する磁化の方向が同じ方向を向いていることである。

【００１２】本発明の記憶回路ブロックの要旨は、書き
込み電流を流す導体と読み出し電流を流す導体がマトリ
ックス状に配置され、その交差部に上記のメモリセルを
配置したことである。

【００１３】他の記憶回路ブロックの要旨は、上記の他
の記憶素子と、前記磁化の方向が変化する強磁性体の層
を構成する前記第１の層、第２の層、第１の柱状体、及
び第２の柱状体によって構成される中空部内を非接触で
通過する２本の書き込み電流を流す導体と、第１の反強
磁性体の層と第２の反強磁性体の層とに接続された読み
出し電流を流す導体と、を含むメモリセルを有する記憶
回路ブロックであって、前記２本の書き込み電流を流す
導体がマトリックス状に配置し、その交差部に前記メモ
リセルを配置したことにある。

【００１４】

【発明の実施の形態】本発明の記憶素子、メモリセル及
び記憶回路ブロックの実施の形態について図面を用いて
説明する。

【００１５】図１及び図２に示すように、記憶素子１０
は複数の層が重ね合わさっており、その中心部分に、そ
の複数の層を貫通して中空部１９が設けられ、フレーム
状（環状）になっている。複数の層は、磁界の方向によ
って磁化の方向が変化する強磁性体の層である自由強磁
性層１２、トンネル電流を流す絶縁体の層であるトンネ
ルバリアー１４、磁化の方向が固定されている強磁性体
の層である固定磁性層１６、及び固定磁性層の磁化の方
向を固定する反強磁性体の層である反強磁性層１８を含
む。図中の矢印の方向は磁化の方向である。磁化の方向
は中空部１９を中心として環状になっており、閉じてい
る。従って、記憶素子１０に反磁界が発生することはな
い。なお、反強磁性層１８の磁化の方向は、隣接する強
磁性体の層（固定磁性層１６）との界面における磁化の
方向を表している。また、記憶素子１０は、ロジックチ
ップなどの中に使用されるため、中空部１９の中は空気
と同等の物質、例えば絶縁体が満たされてもよい。

【００１６】固定磁性層１６の磁化の方向に対する自由
強磁性層１２の磁化の方向によって書き込まれているデ
ータの値が異なる。例えば、磁化の方向が同じであれば
「０」のデータであり、磁化の方向が異なれば「１」の
データである。データの区別は記憶素子１０の抵抗値に
よって区別する。「０」のデータと「１」のデータを比
較した場合、「１」のデータの方が高抵抗になってい
る。

【００１７】メモリセル２０は、記憶素子１０の中心部
分に設けられた中空部１９に書き込み電流Ｉｗを流す導
体２２が通っている。書き込み電流を流す導体２２と記
憶素子１０は非接触になっている。

【００１８】書き込み電流Ｉｗを流す導体２２に書き込
み電流を流すことによって、磁界が生じる。磁界の方向
はアンペールの法則（右ねじの法則）にしたがう。従っ
て、図１において、書き込み電流Ｉｗを流す導体２２の
上方から下方に書き込み電流Ｉｗが流れた場合、自由強
磁性層１２の磁化の方向は、図の矢印方向の向きとな
る。また、書き込み電流を流す導体２２の下方から上方
に書き込み電流Ｉｗが流れた場合、自由強磁性層１２の
磁化の方向は、図の矢印方向とは反対方向になる。

【００１９】図１において、メモリセル２０に「０」の
データを書き込む場合、書き込み電流を流す導体２２の
下方から上方に書き込み電流Ｉｗを流す。反対に「１」
のデータを書き込む場合、書き込み電流を流す導体２２
の上方から下方に書き込み電流Ｉｗを流す。

【００２０】自由強磁性層１２に読み出し電流を流す導
体２４が接続されている。また、固定磁性層１６及び反
強磁性層１８にも読み出し電流を流す導体２６が接続さ
れている。この読み出し電流を流す導体２４，２６に読
み出し電流Ｉｒを流すことによって、記憶素子１０に記
憶されたデータを読み出すことができる。

【００２１】データの区別は記憶素子１０の抵抗値によ
って記憶素子１０間の電圧が異なることを利用してい
る。上記のように「０」のデータの場合、低抵抗であ
り、電圧が低くなる。また、「１」のデータの場合、高
抵抗であり、電圧が高くなる。

【００２２】記憶素子１０の各層の磁化は、各層がフレ
ーム状の形になっていることによって、閉じた磁気回
路、即ち閉磁路を形成する。この閉磁路では、記憶素子
１０に沿って磁界の強さが弱められる反磁界は発生せ
ず、これによってメモリセル２０の磁気ポテンシャルは
非常に安定する。

【００２３】書き込みの電流Ｉｗは中心の書き込み電流
を流す導体２２を通って流れ、小さい電流で自由強磁性
層１２の磁化の方向を切換えられる。このメモリセル２
０のスイッチング磁界は、主に閉回路の内部に流れる合
計電流量によって決まり、フレームの形状によって決ま
るのものではない。従って、メモリセル２０の磁化の方
向切替えを厳密に制御することができる。スィッチング
磁界をよく制御すること、及びメモリセル２０の磁気ポ
テンシャルが非常に安定していることによって、メモリ
セル２０の信頼性が向上する。

【００２４】図１のメモリセル２０を用いた記憶回路ブ
ロックについて説明する。書き込み電流が流れる導体２
２と読み出し電流が流れる導体２４，２６とをマトリッ
クス状に構成し、その交差部にメモリセル２０を配置す
る。言い換えると、隣り合うメモリセル２０の書き込み
電流が流れる導体２２同士と読み出し電流が流れる導体
２４，２６同士を接続した形状である。この記憶回路ブ
ロックは、ＭＲＡＭ（Magnetic Random Access Memor
y）やＭＲＡＭを含んだチップに適用することができ
る。また、記憶回路ブロックをマトリックス状に構成せ
ずに、複数のメモリセル２０を１次元に配列し、ロジッ
クＬＳＩの１次元配列の記憶回路ブロック、例えば８ビ
ットのレジスタなどに使用することも可能である。

【００２５】他の記憶素子３０について説明する。図３
（ａ）に示すように、磁界の方向によって磁化の方向が
変化する強磁性体の層である自由強磁性層は、第１の層
３２と、第１の層３２と平行で且つ非接触の第２の層３
４と、第１の層３２と第２の層３４の対向する一辺Ａ
１，Ａ２同士を接続する第１の柱状体３６と、一辺Ａ
１，Ａ２と対向する他辺Ｂ１，Ｂ２同士を接続する第２
柱状体３８と、で構成される。第１の層３２と第２の層
３４は一定の間隔を有している。以上より、自由強磁性
層は、第１の層３２、第２の層３４、第１の柱状体３
６、及び第２の柱状体３８によって環状体３１を形成
し、その中心部分に中空部３９を形成している。また、
この中空部３９の周りには自由強磁性層によって閉じた
磁気回路、即ち閉磁路が形成される。なお、記憶素子３
０は、ロジックチップなどの中に使用されるため、中空
部３９の中は空気と同等の物質、例えば絶縁体が満たさ
れてもよい。

【００２６】第１の層３２上（第２の層３４とは反対方
向の面上）には、トンネル電流を流す絶縁層である第１
のトンネルバリアー４０、磁化の方向が固定された強磁
性体の層である第１の固定磁性層４２、及び第１の固定
磁性層４２の磁化の方向を決定し固定する反強磁性体の
層である第１の反強磁性層４４が、この順番で重ね合わ
さっている。

【００２７】第２の層３４上（第１の層３２とは反対方
向の面上）には、トンネル電流を流す絶縁層である第２
のトンネルバリアー４６、磁化の方向が固定された強磁
性体の層である第２の固定磁性層５４、及び第２の固定
磁性層５４の磁化の方向を決定し固定する反強磁性体の
層である第２の反強磁性層５６が、この順番で重ね合わ
さっている。

【００２８】第２の固定磁性層５４は、第２の反強磁性
層５６によって磁化の方向が決定され、固定されている
層５２と、磁化の方向を反転させる層５０と、磁化の方
向を反転させる層によって第２の反強磁性層５６とは反
対方向の磁化の方向を有する層４８によって構成され
る。磁化の方向を反転させる層５０は、例えばルテニウ
ムで構成されるのが好ましい。

【００２９】図３（ａ）の各層に示されている矢印は、
磁化の方向を示している。自由強磁性層の磁化の方向は
環状になっており、閉じている。第１の層３２と、第１
のトンネルバリアー４０と、第１の固定磁気層４２と、
第１の反強磁性層４４とでＭＴＪ素子が形成されてい
る。また、第２の層３４と、第２のトンネルバリアー４
６と、第２の固定磁気層５４と、第２の反強磁性層５６
とでもＭＴＪ素子が形成されている。即ち、２個のＭＴ
Ｊ素子が形成されている。

【００３０】記憶されるデータは、第１の固定磁気層４
２の磁化の方向に対する第１の層３２の磁化の方向、及
び第２の固定磁気層５４を構成する内の一層である層４
８の磁化の方向に対する第２の層３４の磁化の方向によ
って決定する。例えば図のように磁化の方向が反対方向
であれば「１」のデータであり、磁化の方向が同じ方向
であれば「０」のデータである。

【００３１】また、第２の固定磁性層５４が第２の反強
磁性層５６とは反対方向の磁化の方向を有する層４８を
含む理由について説明する。第１の反強磁性層４４と第
２の反強磁性層５６とは磁化の方向を同じにする必要が
ある。これは、反強磁性体の磁化の方向が膜形成後の磁
界中熱処理（磁界を印可しながら行う熱処理）により決
定され、第１の反強磁性層４４と第２の反強磁性層５６
の反強磁性体の磁化が磁界中熱処理により同一方向を向
いてしまうことによる。第１の反強磁性層４４と第２の
反強磁性層５６の反強磁性体の磁化の方向を同一とし、
且つ磁界の方向によって磁化の方向が変化される強磁性
体の層３２，３４，３６，３８が閉磁路を形成し、更に
トンネルバリアー４０，４６を挟んで相対する強磁性体
の層の磁化の関係を第１の層３２と第２の層３４とで同
じにするためには、第２の固定磁性層５４の磁化を１回
反転する必要がある。

【００３２】記憶素子３０を使用したメモリセル５８に
ついて説明する。自由強磁性層の中心部分に形成された
中空部３９に２本の導体６２，６４が通過している。こ
の２本の導体は書き込み電流Ｉｗｙ，Ｉｗｘを流すため
の導体６２，６４である。

【００３３】図３（ａ）において、記憶素子３０に
「１」のデータを書き込む場合、２本の書き込み電流を
流すための導体６２，６４を手前から奥方向に書き込み
電流Ｉｗｙ，Ｉｗｘが流れる。また、「０」のデータを
書き込む場合、２本の書き込み電流を流すための導体６
２，６４を奥方向から手前に書き込み電流Ｉｗｙ，Ｉｗ
ｘが流れる。

【００３４】第１の反強磁性層４４と第２の反強磁性層
５６には読み出し電流が流れる導体６０が接続されてい
る。読み出し電流Ｉｒを流すことによって、記憶素子３
０のデータを読み出すことができる。データの区別は記
憶素子３０の抵抗値によって区別される。「０」のデー
タの場合、低抵抗であり、電圧が低くなる。「１」のデ
ータの場合、高抵抗であり、電圧が高くなる。

【００３５】書き込み電流Ｉｗｙ，Ｉｗｘは閉磁路の内
部を流れるので、電流は磁化を切換えるのに効果的に利
用され、切替えに必要な電流は従来のメモリセル８０と
比較すると非常に低電流である。また、磁気的に閉じた
回路は、外部磁界に対して非常に安定していて、このた
め、一定で安定したメモリセル５８の磁化の方向の切替
えとメモリ操作の信頼性の向上が実現できる。

【００３６】メモリセル５８を用いた記憶回路ブロック
７０について説明する。図３（ｂ）に示すように、２本
の書き込み電流を流す導体６２，６４をマトリックス状
に構成し、その交差部にメモリセル３０を配置する。言
い換えると、隣り合うメモリセル５８の２本の書き込み
電流を流す導体６２，６４同士を接続した形状になって
いる。２本の導体６２，６４の端部にはスイッチング素
子６６ａ，６６ｂを設けて、書き込み電流のオン及びオ
フを行う。スイッチング素子６６ａ，６６ｂはＭＯＳＦ
ＥＴを使用する。

【００３７】また、スイッチング素子６６ａ，６６ｂに
は書き込み電流を流すための書き込み電流駆動回路６８
ａ，６８ｂが設けられている。

【００３８】図３（ｂ）のような記憶回路ブロック７０
は、ＭＲＡＭやＭＲＡＭを含んだチップに使用すること
ができる。

【００３９】図３において、縦方向をカラム・アドレス
方向、横方向をロウ・アドレス方向とする。例えば、図
３において左上のメモリセル３０にデータを書き込む場
合、スイッチング素子６６ａ，６６ｂをオンにして左側
の導体６２と上側の導体６４に書き込み電流を流す。

【００４０】また、記憶回路ブロック７０をマトリック
ス状に構成せずに、複数のメモリセル５８を１次元に配
列し、ロジックＬＳＩの１次元配列の記憶回路ブロッ
ク、例えば８ビットのレジスタなどに使用することも可
能である。

【００４１】以上より、書き込み電流が流れる導体が自
由強磁性層の中心部分を通っているため、書き込み電流
が流れる導体のまわりに生成される磁界の全てが、磁化
の方向を切りかえることに使用できる。従って、書き込
み電流を低減することができる。また、自由強磁性層で
磁化の方向が環状になり、磁界が閉じているために反磁
界が発生することがなく、書き込み電流が流れる導体の
まわりに生成される磁界の強さを弱くすることが可能で
ある。このことによっても書き込み電流を低減すること
ができる。

【００４２】以上、本発明の記憶素子、メモリセル及び
記憶回路ブロックについて説明したが、本発明はこれら
に限定されるものではない。本発明はその趣旨を逸脱し
ない範囲で当業者の知識に基づき種々なる改良，修正，
変形を加えた態様で実施できるものである。

【００４３】

【発明の効果】本発明によって、従来のメモリセルと比
較して低電流でデータの書き込みが可能になった。ま
た、書き込み電流が閉じた磁気回路の中を通っているた
め、書き込み電流による磁界が書き込まれるメモリセル
に局在し、他のメモリセルに影響を及ぼすことはない。

【図面の簡単な説明】

【図１】本発明のメモリセルの構成を示す図である。

【図２】図１のメモリセルの断面図である。

【図３】本発明のメモリセル及び記憶回路ブロックを示
す図であり、（ａ）はメモリセルの構成図であり、
（ｂ）は記憶回路ブロックの構成図である。

【図４】従来技術のメモリセルを示す図であり、（ａ）
はメモリセルの断面図であり、（ｂ）はメモリセルの上
面図である。

【符号の説明】

１０，３０，８８：記憶素子 １２，８２：自由強磁性層（Free FM layer） １４，４０，４６，８４：トンネルバリアー（Tunnel b
arrier） １６，４２，５４，８６：固定磁性層（Pinned FM laye
r） １８，４４，５６：反強磁性層（Pinning AFM layer） １９，３９：中空部 ２０，５８，８０：メモリセル ２２，６２，６４：書き込み電流を流す導体 ２４，２６，６０：読み出し電流を流す導体 ３１：環状体 ３２：第１の層（Free FM layer） ３４：第２の層（Free FM layer） ３６：第１の柱状体（Free FM stud） ３８：第２の柱状体（Free FM stud） ４８：磁化の方向が反転させられた層 ５０：磁化の方向を反転させるための層 ５２：磁化の方向が固定された層 ６６ａ，６６ｂ：スイッチング素子（ＭＯＳＦＥＴ） ６８ａ，６８ｂ：書き込み電流駆動回路 ７０：記憶回路ブロック ８８：ＭＴＪ（Magnetic Tunnel Junction）素子 ９０：ビット・ライン ９２：書き込みワード・ライン ９４：第１の内部配線構造体 ９６：スイッチング素子（ＭＯＳＦＥＴ） ９８：読み出しワード・ライン（ゲート） １００：第２の内部配線構造体 １０２：アース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅崎 宏 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 宮武 久忠 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 野田 紘憙 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 浅野 秀夫 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 砂永 登志男 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 北村 恒二 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5F083 FZ10 GA05 GA11 LA12 ZA12

Claims (19)

【特許請求の範囲】
1. 【請求項１】 重ね合わさった複数の層と、前記複数の
   層に含まれ、磁界の方向によって磁化の方向が変化する
   強磁性体の層と、前記複数の層の中心部分に、該複数の
   層を貫通するように形成された中空部と、を含む記憶素
   子。
2. 【請求項２】 前記複数の層が、前記磁界の方向によっ
   て磁化の方向が変化する強磁性体の層上に設けられたト
   ンネル電流を流す絶縁体の層と、前記トンネル電流を流
   す絶縁体の層上に設けられた磁化の方向が固定された強
   磁性体の層と、を含む請求項１に記載の記憶素子。
3. 【請求項３】 前記磁化の方向が固定された強磁性体の
   層上に、該強磁性体の層の磁化の方向を固定するための
   反強磁性体の層が設けられた請求項２に記載の記憶素
   子。
4. 【請求項４】 磁界の方向によって磁化の方向が変化す
   る強磁性体の層、トンネル電流を流す絶縁体の層、磁化
   の方向が固定された強磁性体の層、前記磁化の方向が固
   定された強磁性体の層の磁化の方向を固定するための反
   強磁性体の層、を含む記憶素子と、前記記憶素子に含ま
   れる複数の層の中心部分に形成された中空部と、を含む
   メモリセル。
5. 【請求項５】 前記中空部に、書き込み電流を流す導体
   が通過している請求項４に記載のメモリセル。
6. 【請求項６】 前記書き込み電流を流す導体が、前記複
   数の層とは非接触である請求項５に記載のメモリセル。
7. 【請求項７】 前記複数の層の両端の層に、読み出し電
   流を流す導体を接続した請求項４または６に記載のメモ
   リセル。
8. 【請求項８】 書き込み電流を流す導体と、読み出し電
   流を流す導体と、前記書き込み電流を流す導体と読み出
   し電流を流す導体とがマトリックス状に配置され、その
   交差部に配置された請求項７に記載のメモリセルと、を
   含む記憶回路ブロック。
9. 【請求項９】 重ね合わさった複数の層と、該複数の層
   に含まれ、磁界の方向によって磁化の方向が変化する強
   磁性体の層と、を含んだ記憶素子であって、前記磁化の
   方向が変化する強磁性体が、第１の層と、該第１の層と
   非接触で且つ平行である第２の層と、該第１の層と該第
   ２の層の対向する一辺同士を接続する第１の柱状体と、
   該第１の層と第２の層の一辺と対向する他辺同士を接続
   する第２の柱状体と、を含む記憶素子。
10. 【請求項１０】 前記第１の層、前記第２の層、前記第
    １の柱状体及び前記第２の柱状体によって、環状体が形
    成されている請求項９に記載の記憶素子。
11. 【請求項１１】 前記複数の層が更に、前記磁化の方向
    が変化される強磁性体の第１の層上に設けられたトンネ
    ル電流を流す第１の絶縁層と、前記第１の絶縁層上に設
    けられた磁化の方向が固定された第１の強磁性体の層
    と、前記第１の強磁性体の層上に設けられた該第１の強
    磁性体の層の磁化の方向を固定するための第１の反強磁
    性体の層と、を含む請求項９または１０に記載の記憶素
    子。
12. 【請求項１２】 前記複数の層が更に、前記磁化の方向
    が変化される強磁性体の第２の層上に設けられたトンネ
    ル電流を流す第２の絶縁層と、前記第２の絶縁層上に設
    けられた磁化の方向が固定された第２の強磁性体の層
    と、前記第２の強磁性体の層上に設けられた該第２の強
    磁性体の層の磁化の方向を固定するための第２の反強磁
    性体の層と、を含む請求項９乃至１１に記載の記憶素
    子。
13. 【請求項１３】 前記第２の強磁性体の層が、第２の反
    強磁性体の層の磁化の方向と同じ磁化の方向を有する層
    と、該磁化の方向を反転させるための層と、磁化の方向
    を反転させるための層によって第２の反強磁性体の層の
    磁化の方向と反対の磁化の方向を有する層と、を含む請
    求項１２に記載の記憶素子。
14. 【請求項１４】 請求項１２または１３に記載の記憶素
    子と、前記磁化の方向が変化する強磁性体の層を構成す
    る前記第１の層、第２の層、第１の柱状体、及び第２の
    柱状体によって形成された環状体の中空部を通過する２
    本の書き込み電流を流す導体と、を含むメモリセル。
15. 【請求項１５】 前記２本の書き込み電流を流す導体同
    士が、非接触である請求項１４に記載のメモリセル。
16. 【請求項１６】 前記第１の反強磁性体の層と前記第２
    の反強磁性体の層とに読み出し電流を流す導体を接続し
    た請求項１４または１５に記載のメモリセル。
17. 【請求項１７】 請求項１２または１３に記載の記憶素
    子と、前記磁化の方向が変化する強磁性体の層を構成す
    る前記第１の層、第２の層、第１の柱状体、及び第２の
    柱状体によって形成される環状体の中空部を非接触で通
    過する２本の書き込み電流を流す導体と、前記第１の反
    強磁性体の層と前記第２の反強磁性体の層とに接続され
    た読み出し電流を流す導体と、を含むメモリセルを有す
    る記憶回路ブロックであって、前記２本の書き込み電流
    を流す導体がマトリックス状に配置し、その交差部に前
    記メモリセルを配置した記憶回路ブロック。
18. 【請求項１８】 前記２本の書き込み電流を流す導体の
    端部に書き込み電流のオン及びオフを行うためのスイッ
    チング素子を設けた請求項１７に記載の記憶回路ブロッ
    ク。
19. 【請求項１９】 前記スイッチング素子がＭＯＳＦＥＴ
    である請求項１８に記載の記憶回路ブロック。