WO2005038812A1

WO2005038812A1 - 半導体記憶装置及び半導体記憶装置のデータ書き込み方法

Info

Publication number: WO2005038812A1
Application number: PCT/JP2004/013303
Authority: WO
Inventors: Takeshi Honda; Noboru Sakimura; Tadahiko Sugibayashi
Original assignee: Nec Corporation
Priority date: 2003-09-16
Filing date: 2004-09-13
Publication date: 2005-04-28
Also published as: JP4655936B2; JPWO2005038812A1

Abstract

　磁気記憶素子と磁界発生部とを具備する半導体記憶装置を用いる。磁気記憶素子は、自発磁化の磁化方向に対応させてデータを記憶する。磁界発生部は、磁気記憶素子へのデータ書き込み動作において、磁気記憶素子の近傍に、第１方向の第１磁界を発生した後、記憶されるデータに対応する磁化方向にその自発磁化を向かせるようにその第１方向とは異なる第２方向の第２磁界を発生する。

Description

明細書

半導体記憶装置及び半導体記憶装置のデータ書き込み方法

技術分野

[0001] 本発明は、半導体記憶装置及び半導体記憶装置のデータ書き込み方法に関し、特に、トンネル磁気抵抗素子をメモリセルとする半導体記憶装置及び半導体記憶装置のデータ書き込み方法に関する。

背景技術

[0002] 近年、携帯電話等の携帯端末の急速な普及により、不揮発、大容量、低電圧動作、低消費電力特性を持つメモリの需要が高まっている。 MRAM (Magnetic Randa m Access Memory：磁気ランダムアクセスメモリ）は、これらの特性を備えたメモリとして研究されている。 MRAMの記憶素子はトンネル磁気抵抗素子（以下、単に「磁気抵抗素子」 t 、う）を備える。磁気抵抗素子としては、 MTJ (Magnetic Tunnelin g Junction)素子、 TMR (Tunnel Magnetoresistive)素子が例示される。

[0003] 図 1 A及び図 IBは、磁気抵抗素子の構造の例を示す断面図である。磁気抵抗素子 120は、順に固定強磁性層（ピン層） 123、トンネル絶縁層 122、および自由強磁性層（フリー層） 121を積層する構成を有する。ピン層 123およびフリー層 121中の矢印は、各層の（自発)磁化の向きを示す。ピン層 123の磁ィ匕の向きは、製造時に固定されている。これに対して、フリー層 121の磁ィ匕の向きは配線の電流の生成する磁場により反転可能である。例えば、磁気抵抗素子 120の上下に配置されているビット線 BLとワード線 WLに流れる電流の生成する磁場により反転することができる。

[0004] 磁気抵抗素子 120には、その磁化の向きによって、記憶されるデータとして" 1"または" 0"が割り当てられる。ピン層 123とフリー層 121の磁ィ匕の相対方向が平行な時（図 1 Aでの" 0")は電気抵抗が小さい。一方、その磁化の向きが反平行な時（図 1Bでの" 1")は電気抵抗が大きい。従って、その電気抵抗の差を検出することにより、記憶素子としての磁気抵抗素子 120のデータ (状態)を読み出すことが可能である。

[0005] 磁気抵抗素子 120に対する情報の書き込みは、以下のようにして行う。

図 2Aは、 MRAM中の磁気抵抗素子 120及びその周辺を示す概略図である。メモリセル 102は、磁気抵抗素子 120と、その上方において縦方向に延びるビット線 BL1 05と、その下方において横方向に延びるワード線 WL103とを含む。ビット線 105とヮード線 103にそれぞれ電流 IBL, IWLが流れた時、それぞれの電流が生成する磁場 HX、 HYの組み合わせが所定の条件を満たした時、フリー層 121の磁ィ匕方向が反転される。

[0006] 図 2Bは、ァステロイドカーブを示すグラフである。縦軸は電流 IWL、横軸は電流 IB Lを示す。このァステロイドカーブは、フリー層 121の磁化反転に必要な最低磁場を生成するのに必要な電流の組み合わせを示す。ァステロイドカーブの外側 ("Re vers al"領域）となる電流に対応する磁場を印加すれば、選択されたメモリセルに対して書き込みを行うことができる。つまり、その磁ィ匕の向きを反転させることにより、 "0"または "1"のデータの書込を行うことができる。一方、ァステロイドカーブの内側（"Retentio n"領域)となる電流に対応する磁場が印加されても磁ィヒ反転は起きな!/、。

[0007] 図 3は、メモリセルを用いた従来の MRAMを示すブロック図である。従来の MRA Mは、メモリセルアレイ 101、複数の書き込みワード線 103、複数の読み出しワード線 104、複数のビット線 105、 X側セレクタ 108、 X側電流源回路 109、 X側終端回路 11 0、 Y側セレクタ 111、 Y側電流源回路 112、読み出し電流負荷回路 113、 Y側電流終端回路 114及びセンスアンプ 115を具備する。

[0008] メモリセルアレイ 101は、メモリセル 102が行列に配列されている。 X側セレクタ 108 は、 X軸方向（ワード線方向）に延設されている複数の読み出しワード線 104及び複数の書き込みワード線 103から、読み出し動作時には所望の選択読み出しワード線 104sを、書き込み動作時には所望の選択書き込みワード線 103sを選択する。 X側電流源回路 109は、データ書き込み動作時に、定電流を供給する定電流源である。 X側電流源終端回路 110は、複数の書き込みワード線 103を終端する。 Y側セレクタ 111は、 Y軸方向（ビット線方向）に延設されている複数の読み出しビット線 105から、所望の選択ビット線 105sを選択する。読み出し電流負荷回路 113は、データ読み出し時に、選択されたメモリセル 102 (以下，選択セル 102s)とリファレンスセル用のメモリセル 102rとに所定の電流を供給する定電流源である。 Y側電流終端回路 114は、複数のビット線 105を終端する。センスアンプ 115は、リファレンス用のメモリセル 102 rにつながるリファレンス用のビット線 105rの電圧と、選択セル 102sにつながるビット線 105の電圧との差に基づ!/、て、選択セル 102sのデータを出力する。

[0009] メモリセル 102は、読み出しワード線 104及び書き込みワード線 103と、ビット線 10 5との交点に対応して設けられている。メモリセル 102は、メモリセル 102の選択時に同時に ONとなる MOSトランジスタ 106と、磁気抵抗素子 107とを含み、それらが直列に接続されている。磁気抵抗素子 107は、データが" 1"ど' 0"とで実効的な抵抗値が変わる (Rと R+ AR)ので、可変抵抗器で示している。

[0010] メモリセル 102からのデータの読み出しは、以下のようにして行う。すなわち、 X側セレクタ 108で選択された選択読み出しワード線 104sと、 Y側セレクタで選択された選択ビット線 105sとの交点に対応する選択セル 102sの磁気抵抗素子 107に対して、読み出し電流負荷回路 113により定電流が供給される。それにより、選択ビット線 10 5sが、磁気抵抗素子 107のフリー層 121の状態 (磁気抵抗素子 107の抵抗値）に対応した大きさを有する電圧となる。一方、ビット線 105rと選択読み出しワード線 104s とで選択されるリファレンス用のメモリセル 102rに対しても、同様に定電流が供給され、ビット線 105rが、所定のリファレンス電圧となる。そして、センスアンプ 115は，両電圧の大きさを比較し、例えば、選択ビット線 105sの電圧がリファレンス電圧よりも大きければ，選択セル 102sのデータは" 1"、小さければ" 0"と判定する。

[0011] メモリセル 102へのデータの書き込みは、以下のようにして行う。すなわち、 X側セレクタ 108で選択された選択書き込みワード線 103sと、 Y側セレクタで選択された選択ビット線 105sとの交点に対応する選択セル 102sの磁気抵抗素子 107に対して、磁界 HYと磁界 HXとが発生し、合成磁界 H0を生成する。ただし、磁界 HYは、選択書き込みワード線 103sに、 X側電流原回路 109により電流が流れることにより発生する。磁界 HXは，選択ビット線 105sに、 Y側電流源回路 112により書き込むデータに対応した向きを有する電流が流れることにより発生する。磁気抵抗素子 107は、合成磁場 H0を受け、書き込むデータに対応するように自発磁化の方向を反転する。

[0012] 上記の書き込み動作について、更に説明する。

図 4Aは、書き込み動作に関するタイミングチャートを示すグラフである。各グラフは、上から、選択ワード線 103sを流れる電流 IWL、選択ビット線 105sを流れる電流 IB L、電流 IBLにより発生する磁界 HXによる磁化 (容易軸方向磁化) MX、電流 IWLにより発生する磁界 HYによる磁化（困難軸方向磁化) MY、書き込むデータ DATAである。横軸は、時間である。

[0013] 当初、メモリセルの状態は" 0" (容易軸方向磁ィ匕 MX=—1)であったとする。その場合、時刻 t=tOにおいて、選択ワード線 103sに電流 IX、選択ビット線 105sに電流 IY を流す。選択セル 102sの磁化は、印加磁場方向に向けて回転を開始する。そして、困難軸方向磁ィ匕 MYは最大値を取った後ゼロに、容易軸方向磁ィ匕 Mxは 0を経て + 1に達する。つまり、時刻 t=tlにおいて磁ィ匕反転が完了し、セルに情報" 1"が書き込まれたことになる。

逆にメモリセルの状態が" 1" (容易軸方向磁ィ匕 MX= 1)であったとする。その場合、時刻 t=t2において、選択ワード線 103sに電流 IX、選択ビット線 105sに電流- IYを流す。そして、上述とは逆に時刻 t=t3において" 0"が書き込まれる。

[0014] 図 4Bは、図 4Aのタイミングチャートにおける磁気抵抗素子 120の磁ィ匕の方向の変化を模式的に示す図である。矢印が磁ィ匕の方向を示す。上の図カ^ =tO、次の図が t =tO+ A t、下の図力^ =tlにおける磁気抵抗素子 120の磁化の方向である。

[0015] ところが、一般的な MRAMの場合、図 3が示すように、選択ビット線 105sと選択ヮード線 103sには非選択セル 102が多数接続されている。そのため、配線 (選択ビット線 105sと選択ワード線 103s)に電流が流れると、非選択セル 102は擾乱磁場を受けることになる。従って、書き込み電流として利用できる IX(電流 IWL)、 IY (電流 IBL) の組み合わせ範囲（書き込みマージン）は、狭く、正確性が要求される。以下でこれを説明する。

[0016] MRAMのように非常に複数のメモリセルを用いる場合、各メモリセルの磁気抵抗素子の磁気特性にはバラツキがある。

図 5は、複数のメモリセルのァステロイドカーブを重ねたグラフを示す図である。ァステロイドカーブを重ねると、図 5のような曲線 SAと曲線 SBとで挟まれた太い幅を有するァステロイドカーブになる。ただし、曲線 SAは、フリー層の磁ィ匕反転に必要な最低磁場を生成するのに必要な電流の大きさ力複数のメモリセルの中で最大なァステロイドカーブである（各切片は、 IX(max)、 IY(max) )。曲線 SBは、フリー層の磁化反転に必要な最低磁場を生成するのに必要な電流の大きさ力複数のメモリセルの中で最小なァステロイドカーブである（各切片は、 IX(min)、 IY(min) )。他の複数のメモリセルのァステロイドカーブは、曲線 SA及び SBの間に入る。

[0017] 書き込み電流 (IX、 IY)は、選択セル 102sに書き込みができるように、選択セル 10 2sに対しては曲線 SAの上方の値（図 2Bにおける曲線 SAの" Reversal"領域）でなければならない。カロえて、非選択セル 102に書き込みを行わないように、非選択セル 102に対しては曲線 SBの各切片（IX (min) , IY(min) )以下の値（図 2Bにおける曲線 SBの" Retention"領域）でなければならない。このため、書き込み電流として許される領域は、図 5の選択書き込み領域 P0となる。各メモリセル間の磁気特性のバラッキが大きいと、この領域は非常に小さくなる力、最悪の場合、消滅する。

従って、選択的に書き込み動作を行なうためには、書き込み電流値の正確かつデリケートな調整が必要である。また、上記曲線 S Aと曲線 SBとで挟まれたァステロイド力ーブは、メモリセルの規模が大きくなるに従って、その幅が増大する傾向があるため、書き込み電流の制限はさらに厳しくなる。

[0018] そのため、選択されたメモリセルにデータの書き込みを行なう時、他のメモリセルに対して影響の小さ、技術が望まれて、る。メモリセルアレイの中からひとつのメモリセルを選択する際、選択性が高いメモリセルの構成が求められている。磁気抵抗素子を用いた不揮発性メモリを高歩留まりで製造することが可能な技術が望まれている。そして、磁気抵抗素子を用いた不揮発メモリを安価で製造する技術が望まれてヽる。

[0019] 米国特許出願 6, 351, 409号公報に MRAM書き込み装置及び方法の技術が開示されている。この技術の MRAM書き込み装置は、 MRAMセル、困難軸書き込み線、容易軸書き込み線を備える。 MRAMセルは、対応する共振周波数の強磁性共振を有する磁性材料のフリー層を備える。困難軸書き込み線は、磁性材料のフリー層と磁気的にやり取りする位置にある。容易軸書き込み線は、磁性材料のフリー層と磁気的にやり取りする位置にある。困難軸書き込み線及び容易軸書き込み線のいずれか一方は、対応する共振周波数を含む書き込み信号を受け取るように結合されている。

[0020] すなわち、この公報によれば、この技術は、フリー層の物質の強磁性共振に関連する共振周波数の成分を有する書き込み電流を用いることにより、書き込み動作に要求されるエネルギー（電流）を減らすことができるほか、 MRAMセルの選択性をあげることができる。ただし、強磁性共振に関連する共振周波数は、材料及びその製造方法、製造状態に依存して変動する。従って、この技術を多くの MRAMセルを含む M RAMに適用する場合、全ての MRAMセルの共振周波数を等しく揃える必要がある

[0021] 特表 2002— 517083号公報に MRAMメモリ装置及びこのようなメモリ装置におけるデジタル情報の読取 Z書込を行うための方法の技術が開示されて、る。この技術のデジタルメモリユニット装置においてデジタル情報の読取 Z書込を行うための方法は、二つの磁性層のうちの一つにおいて磁-ィ匕の相対的な方向を変化させることによりデジタルメモリユニット装置においてデジタル情報の読取 Z書込を行う方法である。そのメモリユニット装置は第 1および第 2磁性層を有する。デジタル情報を記憶するための該層の磁ィ匕は互いに平行または逆平行に向けられている。そのメモリユニットは、さらに第 1および第 2磁性層の間の中間層および読取および書込電流を通すための少なくとも 2つの互いに交差する配線を有している。そして、その方法は以下のェ程を有する。すなわち、その少なくとも 2つの互いに交差する配線に電流及び Z又は電流パルスが印加され、その電流パルスのパルス持続が 10nsより短いことを特徴とする工程と、その配線の交差領域においてその磁ィ匕容易方向に対して角度 Θをなして磁界が形成され、その結果磁ィ匕の相対的な方向が変化され、磁ィ匕が平行な方向力も逆平行な方向に完全かつ確実に切り替えられる工程とを有する。その電流が前記軽、磁ィヒに対して垂直に磁界を作り出す配線に印加される電流パルスが両極性パルスであり、他方の配線には静電気または電流パルスが印加されていても良い。

[0022] この公報によれば、この技術においても、共振現象を利用してメモリ装置の書込みを行う。その際、選択セルは共振モード、半選択セルは非共振モードであるために、選択率が上がる。共振現象を起こさせるためのノリエーシヨンとして、両極性パルス、単極性パルスなどを用いる。この場合も、この技術を多くの MRAMセルを含む MRA Mに適用する際、全ての MRAMセルの共振周波数を等しく揃える必要がある。

[0023] 特開 2002-358775号公報に磁気メモリ装置の技術が開示されている。この技術の磁気メモリ装置は、記憶素子と第一書き込み線と第二書き込み線とを備える。ただし、記憶素子は、磁気抵抗効果型である。第一書き込み線は、当該記憶素子の磁化容易軸方向に磁界を誘起する。第二書き込み線は、前記記憶素子の磁化困難軸方向に磁界を誘起する。前記第一書き込み線および前記第二書き込み線は、発生する電流磁界により前記記憶素子の磁化方向を反転させる。前記記憶素子の磁化方向を反転させるときの前記第一書き込み線における電流パルスの持続時間 tBLと、前記第二書き込み線における電流パルスの持続時間 tWLと、両者の時間差 tholdと力 tBL = tWL + thold (ただし thold >0)の関係を満たすように構成される。

[0024] すなわち、この公報によれば、この技術は、ビット線及びワード線の書き込み電流を同時に流した後、ある時点でいずれか一方の書き込み電流を停止する。それにより、停止した方の書き込み電流の電力が節約され、磁気メモリ装置での消費電力を低減する。この場合、ビット線及びワード線の書き込み電流は、いずれも一方向にのみ流れる。そして、書き込み電流がビット線及びワード線のいずれか一方しか流れない時間がある。

[0025] 特開 2002— 197851号公報に磁気ランダムアクセスメモリの技術が開示されて!、る。この技術の磁気ランダムアクセスメモリは、ライトワード線と、ビット線と、磁気抵抗素子と、ドライバとを具備する。ビット線は、ライトワード線に交差する。磁気抵抗素子は、ライトワード線とビット線の交点に配置され、ライトワード線に流れる電流及びビット線に流れる電流により発生する磁場により変化する磁化の向きによりデータを記憶する。ドライバは、ライトワード線に一方向に向力電流を流して磁気抵抗素子にデータを記憶させた後に、ライトワード線に一方向に対して逆方向に向力う電流を流す。

[0026] 特開 2003— 91987号公報に磁気メモリ装置及びその記録制御方法の技術が開示されている。この技術の磁気メモリ装置は、磁気抵抗効果型の記憶素子を具備するとともに、当該記憶素子の記憶領域に係る磁ィヒ方向の変化を利用して情報記憶を行えるように構成された磁気メモリ装置である。上記した記憶領域の磁化困難軸方向に記録用補助磁界を発生させるための配線に対して、磁界発生のために流す電流及びその向きを制御する制御手段を設けるとともに、当該電流の向きが一方向に固定しないように制御される。 [0027] 上記の特開 2002— 197851号公報ゃ特開 2003— 91987号公報によれば、これらの技術は、ワード線やビット線に一方向の電流を流しつづけた場合に発生するエレクトロンマイグレーションによる配線の断線のような配線の劣化を防止する。

[0028] 特開 2002 - 56666号公報に、磁性薄膜メモリ、記録方法および再生方法の技術が開示されている。この技術の磁性薄膜メモリは、磁性体の磁ィ匕の方向によって情報を記憶する磁性薄膜メモリである。少なくとも 1つのメモリセルが、少なくとも 1つの横方向配線と少なくとも 1つの縦方向配線とからなる単純マトリクス構造の電極配線に接続された構成である。ただし、少なくとも 1つのメモリセルは、少なくとも 1つの薄膜磁性体素子と少なくとも 1つのノリスタ素子とが直列接続されている。その前記薄膜磁性体素子は、第 1の磁性層と該第 1の磁性層よりも保磁力の小さい第 2の磁性層とで絶縁層を挟んでいる。前記第 2の磁性層の磁化の方向で前記情報を記憶する。この公報によれば、この技術は、ノリスタ素子により所望しないメモリセルに誤って情報が書き込まれることを防止する。

[0029] 特開 2002 - 170375号公報に、強磁性体不揮発性記憶素子ならびにその情報再生方法の技術が開示されている。この技術の強磁性体不揮発性記憶素子は、磁気抵抗素子と、ビット線と、センスアンプと、ノイズ除去手段とを有する。磁気抵抗素子は、第 1の強磁性体膜と該第 1の強磁性体膜より保磁力の小さい第 2の強磁性体膜とを有し、前記第 1の強磁性体膜の磁ィ匕の向きに応じて 1ビットの情報が記憶される。ビット線は、前記磁気抵抗素子の一端が接続され、所定の電流が供給される。センスァンプは、前記第 2の強磁性体膜が第 1の磁ィ匕方向に磁化された場合の前記ビット線に生じる第 1の電位と、前記第 2の強磁性体膜が前記第 1の磁ィ匕方向とは反対の向きである第 2の磁ィ匕方向に磁化された場合の前記ビット線に生じる第 2の電位とを比較する。ノイズ除去手段は、前記第 2の強磁性体膜の第 1の磁化方向から第 2の磁化方向への磁化の反転、またはその逆の磁ィ匕の反転の際の前記ビット線に生じるノイズを除去する。この公報によれば、この技術は、電磁誘導によるノイズがセンスアンプに入ることを防止する。

[0030] 特開 2002— 216467号公報に、トンネル磁気抵抗素子を利用した半導体記憶装置の技術が開示されている。複数のワード線と、複数のビット線と、複数のセルアレイと、第 1手段と、第 2手段と、第 3手段と、第 4手段とを備える。複数のビット線は、各々が前記複数のワード線と交差する。複数のセルアレイは、各々が前記複数のワード線と前記複数のビット線の交点の各々において各ワード線と各ビット線との間に接続される複数のトンネル磁気抵抗素子を備える。第 1手段は、読み出し時に、読み出しの対象となるトンネル磁気抵抗素子が接続されるワード線である読み出しワード線を第 1の電位の電圧源に接続する。第 2手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が接続されるビット線である読み出しビット線を前記第 1 の電位とは異なる第 2の電位を入力電位として有するセンスアンプの入力に接続する。第 3手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのワード線であって前記読み出しワード線以外のものをフローテイング状態にする。第 4手段は、読み出し時に、前記読み出しの対象となるトンネル磁気抵抗素子が属するセルアレイのビット線であって前記読み出しビット線以外のものをフローティング状態にする。この公報によれば、この技術は、接地ノイズによるノイズ電流がセンスアンプに流れることを防止する。

[0031] 特開 2003— 133530号公報に、 MRAM及び MRAMの書き込み方法の技術が開示されている。この技術の MRAMは、第 1手段と第 2手段とを少なくとも有する。第 1 手段は、メモリセルを構成する磁性層の厚さ方向に電流を流し、該磁性層の磁化反転を補助する。第 2手段は、前記メモリセル近傍に設けた配線に流れる電流により誘起される磁場を用いて、前記メモリセルの前記磁性層を磁ィ匕反転させる。この公報によれば、この技術は、 MRAMの書き込みにおいて、書き込み電流マージンを大きくすることができる。

発明の開示

発明が解決しょうとする課題

[0032] 本発明の目的は、選択されたメモリセルにデータを書き込む時、残りのメモリセルに対する影響を低減できる半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

[0033] また、本発明の他の目的は、メモリセルにデータを書き込む時、書き込み用の電流のマージンをより大きくすることが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

[0034] 本発明の更に他の目的は、メモリセルアレイの中力メモリセルを選択する時、選択性が高い半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

[0035] 本発明の別の目的は、高歩留まりで製造することが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。

[0036] 本発明の更に別の目的は、製造コストを抑制し、安価で製造することが可能な半導体記憶装置及び半導体記憶装置のデータ書き込み方法を提供することである。課題を解決するための手段

[0037] 従って、上記課題を解決するために、本発明の半導体記憶装置は、磁気記憶素子と磁界発生部とを具備する。磁気記憶素子は、自発磁化の磁化方向に対応させてデータを記憶する。磁界発生部は、磁気記憶素子へのデータ書き込み動作において、磁気記憶素子の近傍に、第 1方向の第 1磁界を発生した後、記憶されるデータに対応する磁ィ匕方向にその自発磁ィ匕を向力せるようにその第 1方向とは異なる第 2方向の第 2磁界を発生する。

データの書き込み動作時に磁気記憶素子へ 2回に分けて磁界を印加するので、 1 回当たりの磁界が小さくて済む。それにより、周辺の素子等に与える磁界の影響が抑制される。

[0038] 上記の半導体記憶装置において、その第 1磁界をかける時間は、その自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い。

第 1磁界をかける時間を所定の時間確保することで、磁気記憶素子の自発磁化〖こ確実に第 1磁界のエネルギーを伝達できる。

[0039] 上記の半導体記憶装置において、その第 2磁界をかける時間は、その半周期よりも長い。

第 2磁界をかける時間を所定の時間確保することで、磁気記憶素子の自発磁化〖こ確実に第 2磁界のエネルギーを伝達できる。

[0040] 上記の半導体記憶装置において、その第 1磁界力その第 2磁界への切り替え時間は、その自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い。

切り替え時間を所定の時間以下にすることで、第 1磁界と第 2磁界とを組み合わせる効果を磁気記憶素子の自発磁ィ匕に確実に伝達できる。

[0041] 上記の半導体記憶装置において、その切り替わり時間は、 lnsec以下である。

切り替え時間として lnsec以下にすることで、第 1磁界と第 2磁界とを組み合わせる効果を磁気記憶素子の自発磁ィ匕に確実に伝達できる。

[0042] 上記の半導体記憶装置において、磁気記憶素子は、磁気抵抗素子であり、その第 1磁界及びその第 2磁界は、磁気抵抗素子の磁ィ匕困難軸方向の磁界と磁気抵抗素子の磁化容易軸方向の磁界とにより発生する。

磁ィ匕困難軸方向の磁界と磁化容易軸方向の磁界との磁界を組み合わせて第 1磁界及びその第 2磁界を発生させることで、各磁界の大きさを制御を容易に行うことができる。

[0043] 上記の半導体記憶装置において、磁界発生部は、第 1配線と第 2配線とを備える。

第 1配線は、磁気記憶素子の近傍を通り、第 3方向へ延びる。第 2配線は、磁気記憶素子の近傍を通り、第 3方向と実質的に直角な第 4方向へ延びる。第 1配線は、そのデータ書き込み動作において、第 1電流を流した後、書き込まれるデータに対応してその第 1電流とは逆方向に第 2電流を流す。第 2配線は、データ書き込み動作において、書き込まれるデータに対応して第 3電流を流す。その第 1磁界は、第 1電流と第 3電流とに基づいて発生する磁界である。その第 2磁界は、第 2電流と第 3電流とに基づヽて発生する磁界である。

互いに交差する第 1配線と第 2配線とを流れる電流により、第 1磁界及び第 2磁界の制御を容易に行うことができる。データの書き込み動作時に、磁気記憶素子へ 2回に分けて、書き込み電流を用いて磁界を印加するので、 1回当たりの書き込み電流が小さくて済む。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

[0044] 上記の半導体記憶装置において、

第 1配線は、第 1補助配線と第 2補助配線とを含む。第 1補助配線は、そのデータ書き込み動作において、第 1電流を流す。第 2補助配線は、そのデータ書き込み動作において、第 2電流を流す。

互いに逆方向の第 1電流と第 2電流とを別の配線で流すので、電流の切り替え時間を非常に短くすることが可能となる。

[0045] 上記の半導体記憶装置にお!/、て、第 1電流及び第 2電流は、基準電流値未満の大きさである。その基準電流値は、第 1配線及び第 2配線にそれぞれ一方向にだけ電流を流して磁気記憶素子の磁ィ匕方向を反転させる場合における、第 1配線に流す最小の電流である。

すなわち、基準電流値は、書き込み動作を 1回の磁界印加で行う従来の方式の電流値である。すなわち、図 4Aおける IXである。本発明では、第 1電流及び第 2電流は、その基準電流値に比較していずれも小さくすることが出来る。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

[0046] 上記の半導体記憶装置において、データ書き込み動作では、第 1電流 IWL1と、第 2電流 IWL2とは、下式（1)に示す関係にある。

I IWLl I≠ I IWL2 I (1)

[0047] 上記の半導体記憶装置において、データ書き込み動作では、第 1電流 IWL1と、第 2電流 IWL2とは、下式（2)に示す関係にある。

I IWLl I > I IWL2 I (2)

[0048] 上記の半導体記憶装置において、磁気記憶素子の容易磁化軸が第 1配線に対して傾いている場合、データ書き込み動作において、第 1電流 IWL1と、第 2電流 IWL 2とは、下式（3)に示す関係にある。

I IWLl I = I IWL2 I (3)

[0049] 上記の半導体記憶装置において、データ書き込み動作において、第 1電流を流す時間 A twlと、第 2電流を流す時間 A tw2とは、下式 (4)に示す関係にある。

A twl≠ A tw2 (4)

[0050] 上記の半導体記憶装置において、データ書き込み動作では、その時間 A twlと、その時間 A tw2とは、下式（5)に示す関係にある。

A twK A tw2 (5) [0051] 上記の半導体記憶装置において、データ書き込み動作では、その時間 Atwlと、その時間 Δ tw2と、その第 3電流 (IY)を流す時間 Δ tw3とは、下式 (6)に示す関係にある。

Δ tw3 = Δ twl + Δ tw2 (6)

[0052] 上記の半導体記憶装置は、第 1配線、第 2配線、及び、磁気記憶素子は、それぞれ複数ある。複数の磁気記憶素子は、複数の第 1配線と複数の第 2配線とが交差する位置のそれぞれに対応して設けられる。磁界発生部は、複数の第 1配線から選択された選択第 1配線に流す電流を制御する電流制御部を更に備える。複数の磁気記憶素子の各々は、記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子を備える。複数の第 2配線から選択された選択第 2配線と選択第 1配線とで選択される選択素子へのデータ書き込み動作にぉ、て、選択第 2配線に第 3 電流が流れるとき、電流制御部は、選択第 1配線に第 1電流を流した後、第 2電流を流す。

本発明は、互いに交差する複数の第 1配線及び複数の第 2配線と複数の磁気記憶素子とを有する MRAMに例示される記憶装置に適用されることが好ましい。複数の磁気記憶素子の製造上のばらつきの影響を受けることなぐ書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

[0053] 上記の半導体装置において、第 3電流が流れるとき選択第 2配線は、磁気抵抗素子の磁化容易軸方向の磁界を磁気抵抗素子へ及ぼす。第 1電流及び第 2電流が流れるとき選択第 1配線は、磁気抵抗素子の磁ィ匕困難軸方向の磁界を磁気抵抗素子へ及ぼす。

[0054] 上記課題を解決するために、本発明の半導体記憶装置は、磁気記憶素子の自発磁ィ匕の磁化方向に対応させて磁気記憶素子へデータを記憶する半導体記憶装置であって、磁気記憶素子の近傍に、第 1方向の磁界を発生した後、記憶されるデータに対応する方向にその磁ィ匕方向が向くようにその第 1方向とは異なる第 2方向の磁界を発生する磁気発生部を具備する。

[0055] 上記課題を解決するために、本発明の半導体記憶装置のデータ書き込み方法は、

(a)自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子の近傍に、第 1方向の第 1磁界を発生するステップと、（b)その磁ィ匕方向を記憶されるデータに対応する方向に向力せるようにその第 1方向とは異なる第 2方向の第 2磁界を発生するステップとを具備する。

[0056] 上記の半導体記憶装置のデータ書き込み方法において、その第 1磁界をかける時間及びその第 2磁界を力ける時間は、磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い。

[0057] 上記の半導体記憶装置のデータ書き込み方法において、その第 1方向からその第

2方向へ磁界の切り替え時間は、磁気記憶素子の自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い。

[0058] 上記の半導体記憶装置のデータ書き込み方法にお!、て、磁気記憶素子は、磁気抵抗素子である。その第 1磁界及びその第 2磁界は、磁気抵抗素子の磁化困難軸方向の磁界と磁気抵抗素子の磁ィ匕容易軸方向の磁界とにより発生する。

発明の効果

[0059] 本発明によれば、選択された磁気記憶素子 (磁気抵抗素子)の書き込み電流を低減させることが可能となる。すなわち、書きこみマージンを大きくすることができる。それにより、他のメモリセルに対する影響が抑制され、誤書きこみの確率を大幅に低減することが可能になる。

図面の簡単な説明

[0060] [図 1A]図 1Aは、磁気抵抗素子の構造の例を示す断面図である。

[図 1B]図 1Bは、磁気抵抗素子の構造の例を示す断面図である。

[図 2A]図 2Aは、 MRAM中の磁気抵抗素子素子及びその周辺を示す概略図である

[図 2B]図 2Bは、ァステロイドカーブを示すグラフである。

[図 3]図 3は、メモリセルを用いた従来の MRAMを示すブロック図である。

[図 4A]図 4Aは、書き込み動作に関するタイミングチャートを示すグラフである。

[図 4B]図 4Bは、図 4Aのタイミングチャートにおける磁気抵抗素子の磁ィ匕の方向の変化を模式的に示す図である。

[図 5]図 5は、複数のメモリセルのァステロイドカーブを重ねたグラフを示す図である。 [図 6]図 6は、本発明の MRAMの概要を示すブロック図である。

[図 7A]図 7Aは、本発明の MRAMの実施の形態における動作の概要を示すタイミングチャートである。

[図 7B]図 7Bは、図 7Aの各時刻における磁化の向きを示す図である。

[図 8A]図 8Aは、本発明の書き込み方法の原理の概略を説明する図である。

[図 8B]図 8Bは、本発明の書き込み方法の原理の概略を説明する図である。

[図 9]図 9は、図 7Aの書き込みワード線の電流とビット線の電流の詳細を示すグラフである。

[図 10]図 10は、複数のメモリセルのァステロイドカーブを重ねたグラフを示す図である。

[図 11]図 11は、本発明の磁気ランダムアクセスメモリの第 1の実施の形態の構成を示すブロック図である。

[図 12]図 12は、 WCD反転回路の一例を示す回路図である。

[図 13]図 13は、本発明の MRAMの第 1の実施の形態の動作を示すタイミングチヤ一トである。

[図 14]図 14は、本発明の磁気ランダムアクセスメモリの第 2の実施の形態の構成を示すブロック図である。

[図 15]図 15は、 X側電流値選択回路を示す回路図である。

[図 16]図 16は、 WCDセレクタを示す回路図である。

[図 17A]図 17は、本発明の磁気ランダムアクセスメモリの第 3の実施の形態の構成を示すブロック図（半分)である。

[図 17B]図 17は、本発明の磁気ランダムアクセスメモリの第 3の実施の形態の構成を示すブロック図（他の半分)である。

[図 18]図 18は、第 3の実施の形態におけるメモリセルの近傍での断面図である。

[図 19]図 19は、本発明の MRAMの第 3の実施の形態の（書き込み)動作を示すタイミングチャートである。

発明を実施するための最良の形態

本発明の半導体記憶装置の実施の形態について、本発明を磁気ランダムアクセスメモリ（以下、「MRAM」と記す）に適用した例に基づいて、添付図面を参照して説明する。

[0062] まず、本発明を適用した MRAMの概要について説明する。本発明の MRAMは、書き込み期間中におヽて、磁気抵抗素子の磁化困難軸方向に印加される磁場 HY を、任意のタイミング '大きさに反転させる回路を有する。特に、書き込みサイクルにおいて、磁化困難軸方向磁場 HYを生成する電流の方向を、サイクルの初期に一時的に逆方向にすることにより、磁場 HYを反転する。それにより、選択セルの磁化を反転させる磁化反転電流を低減化することが出来る。

[0063] ここで、印加磁場 (磁場 HY)の反転は、書き込み電流 (磁場 HYを生成する電流）の逆転によって引き起こすことを前提にしている。以下では、従来通りの反転していな!ヽ磁場 HYを生成する電流を順方向の電流、反転した磁場 HYを生成する電流を逆方向の電流と記す。電流の逆転と磁ィ匕の反転とは異なるタイミングである。

[0064] 図 6は、本発明の MRAMの概要を示すブロック図の一例である。メモリセルアレイ 1 、 X側セレクタ 8、 X側電流源回路 9、 X側電流終端回路 10、 Y側セレクタ 11、 Y側電流源回路 12、 Y側電流終端回路 14、センスアンプ 15、コントローラ 50を具備する。

[0065] 書き込み動作時、メモリセルアレイ 1にお、て、 X側セレクタ 8 (デコーダの機能を含む）に選択された書き込みワード線 3と、 Y側セレクタ 11 (デコーダの機能を含む）に選択されたビット線 5とにより、一つのメモリセル 2が選択される。ビット線 5を流れる電流は、メモリセル 2に書き込むデータにより、所定の方向に流れる。その際、本発明では、書き込みワード線 3に流れる電流が、逆方向及び順方向に流れる点で、従来の MRAMと異なる。そのため、書き込みワード線 3に流れる電流の電流値、動作タイミングを自在に制御するコントローラ 50が設けられて、る。

[0066] この MRAMにおける書き込み動作を説明する。

図 7Aは、本発明の MRAMの実施の形態における動作の概要を示すタイミングチヤートである。メモリセル 2の状態が当初" 0" (容易軸方向磁ィ匕 MX=— 1)である場合を考える。ここで、横軸は時間経過を示す。各項目は、 IWLが書き込みワード線 WL 電流、 IBLがビット線 BL電流、 MXが容易軸方向磁化、 MYが困難軸方向磁化、 DA TAが書き込まれるデータである。 (1) t=tO— 2 :メモリセル 2に情報" 1"を書き込む場合

時刻 t=tOにおいて、書き込みワード線 WL3に、逆方向の電流 IWL=— IX (従来の技術と逆方向）、ビット線 BL5に電流 IBL = IYを流す。ただし、メモリセル 2に電流 IW L= IX及び電流 IBL = IYは、メモリセル 2に磁ィ匕反転が起こらないような小さい値とする。メモリセル 2の磁ィ匕は、印加磁場の方向（従来の技術とは逆方向）に向けて回転を開始する。しかし、ここでは電流 IBL = IYが充分に小さいため、磁化反転は起こらない。

時刻 t = tlにおいて、磁気抵抗素子の磁化は、未だ" 1"の磁化方向と逆方向である。しかし、書き込みワード線 3の電流 IWL=— IXにより回転 (従来と逆方向）したので、エネルギー的に高い状態にある。そのため、続いて流される電流 IWL、 IBLがァステロイドカーブ（図 2B)よりも小さくても、磁ィ匕反転は起こり得る状態にある。

次に、時刻 t = tlにおいて、書き込みワード線 3に、順方向の電流 IWL = IX(従来の技術と同じ順方向）を流す。ビット線 5については、引き続き同じ大きさの電流 IBL =IYを流す。

時刻 tl <t<t2において、磁ィ匕は、時刻 tO<t<tlでの回転方向とは逆方向に回転を始める。そして、メモリセル 2の磁気抵抗素子の困難軸方向に最大値を取った後、最終的に MX= + 1に達する。つまり、時刻 t=t2で、磁化反転が完了し、セル (磁気抵抗素子）に情報" 1"が書き込まれたことになる。

(2) t=t3— 5 :メモリセル 2に情報" 0"を書き込む場合

時刻 t = t3において書き込みワード線 3に、逆方向の電流 IWL = -IX (従来の技術と逆方向）、ビット線 5に電流 IBL=— IYを流す。

次に、時刻 t = t4において、書き込みワード線 3に、順方向の電流 IWL = IX(従来の技術と同じ順方向）を流す。ビット線 5については、引き続き同じ大きさの電流 IBL =一 IYを流す。そうすると、上述とは逆にセル (磁気抵抗素子）に" 0"が書き込まれるこのようにするため、各時間における電流 IWL、 IBLがァステロイドカーブ（図 2B)よりも小さくても、磁化反転は起こり得る。

図 7Bは、図 7Aの各時刻（ただし t=tO— 2)における磁気抵抗素子の磁ィ匕の向きを示す図である。磁ィ匕は、時刻 to<t<tiにおいて、図の左回り（従来の技術と逆方向）に回転する。その後、時刻 tl <tく t2において、図の右回り（従来の技術と同じ順方向）に回転し、時刻 t=t2で、磁化反転が完了する。このとき、各時間における電流 IWL、 IBLがァステロイドカーブ（図 2B)よりも小さ!/ヽ。

[0068] このような本発明のデータの書き込み方法の原理の概略について説明する。

図 8A及び図 8Bは、本発明の書き込み方法の原理の概略を説明する図である。図 8Aは、従来の場合である。図 8Bは、本発明の場合である。それぞれ、左側の図は、磁気抵抗素子 (メモリセル)の有するエネルギーと記憶したデータ" 0"及び" 1"との関係を示す。縦軸は磁気抵抗素子の有するエネルギー（内部エネルギー +電磁エネルギ一)であり、横軸は磁気抵抗素子の磁化方向を示す。 "0"及び" 1"は、それぞれデータ" 0"及び" 1"を格納した場合の磁ィ匕方向を示す。例えば" 0"を磁ィ匕方向 0° とすると、 "1"の磁ィ匕方向は 180° である。右側の図は、磁気抵抗素子の磁化の方向を示す。ただし、ここでの説明は厳密ではなぐ直感的にわ力りやすくするためのものである。

[0069] 図 8Aを参照して、磁気抵抗素子の磁化方向は、 "0"及び" 1"において、それぞれエネルギーの極小点にあり安定である。従来の書き込み方式は、このような 2重ポテンシャルの底で静止した一方の安定状態 (例示："0")に対して、書き込みエネルギ一をカ卩えて、ノリャエネルギー UBを越えさせることに対応する。磁ィ匕反転のため最低限必要な書き込みエネルギー KWCは、 UBとなる。この場合、図 8Aの右図のように、ァステロイドカーブ（図 2B)に基づいて、磁ィ匕方向に対して約 135度方向の磁場を印加する時が、磁場の大きさとして最も小さくて済む。

[0070] 一方、図 8Bを参照して、本発明における書き込み方式は、まず従来とは逆の方向に磁場を与える。そのことは、二重ポテンシャルの底から、高いポテンシャルエネルギ一 URを持つ位置まで状態の電磁エネルギーを持ち上げることに対応する（（a)で表示)。ただし、 URく UBである。そのため、その後の磁ィ匕反転（(b)で表示）のために最低限必要な書き込みエネルギー KWPは、 UB— URで良いことになる。つまり、磁化反転に必要なエネルギーが下がる。すなわち、選択セルに対する書き込み電流をさげることが出来る。このとき、各時間における電流 IWL、 IBLがァステロイドカーブ（図 2B)よりも小さい。この場合、図 8Bの右図のように、磁化 (従来とは逆の方向に磁場を与えた (a)の段階）に対して印加磁場の方向を約 180度にして磁場を印加する時が、磁場の大きさとして最も小さくて済む。以下でこれを説明する。順方向磁場を印加した瞬間における印加磁場と磁ィ匕の形成する電磁エネルギー（ゼーマンエネルギー）が、上述の KWPに相当する。同じ大きさの印加磁場と磁ィ匕の場合、ゼーマンエネルギーは互いに逆平行、つまり 180度をなす場合力エネルギーとして最大になる。つまり，印加磁場の大きさとしては最も小さくて済む。

[0071] なお、図 8Bにおいて、本発明における書き込み方式では、まず、従来と同じ方向に従来と比較して小さく磁ィ匕反転不可能な磁場を与え（(a' )で表示）、次に、磁ィ匕反転に最低限必要な書き込みエネルギー KWP ( = UB— UR)を有する従来と同じ方向の磁場を与えても良い。この場合でも、磁ィ匕反転に必要なエネルギーが下がる。すなわち、選択セルに対する書き込み電流をさげることが出来る。このとき、各時間における電流 IWL、 IBLがァステロイドカーブ（図 2B)よりも小さい。ただし、この場合、磁化（ (a' )の段階)と磁ィ匕容易軸方向との角度が 45度になるように磁場を印加する時が、磁場の大きさとして最も小さくて済む。これは、以下の理由による。図 8B (a' )の場合、印加磁場と磁ィ匕のゼーマンエネルギーは小さいため、印加磁場が磁ィ匕に与えるトルクが支配的となる。この場合 (45度書込み）は順方向電流による印加磁場と磁ィ匕（（ a' )の段階)のなす角度が 90度になるため、印加磁場が磁界に与える歳差運動のトルクが最大になるためである。

[0072] 図 8Cは、図 7Aの tO— 2における書き込みワード線の電流 IWLとビット線の電流 IB Lの詳細を示すグラフである。

書き込みワード線 WL3に流す逆方向の電流 IWL=— IXは、時間 A twl =tl— tO + A t « Ζ2程度流れる。この時間 A twlは、印加された磁場により、磁化のもつエネルギ一が図 8Bで示すエネルギー URの位置へ達するのに十分な時間であることが好まヽ。磁気抵抗素子 8のフリー層における強磁性共振の共振周波数 ω MRの周期の半分 (共振周期 TMRの半分)より大きいことがより好ましい。それにより、ェネルギー URの位置へ磁ィ匕を確実に励起させることができる。

[0073] 書き込みワード線 WL3に流す電流 IWLを IXから + IXへ切り替えるには、切り替え時間 A t αかかる。この時間 A t αは、その時間の間に磁化のもつエネルギーが図 8Βで示すエネルギーの底（ここでは" 0"の底）に安定的に戻ってしまうよりも短時間であることが好ましヽ。フリー層の共振周波数 ω MRの周期の半分（共振周期 TMRの半分)より小さヽ (その共振周波数 ω MRより周波数が高、)ことがより好ま、。それにより、 URを無駄にすることなく磁ィ匕の反転に利用することができる。

[0074] 書き込みワード線 WL3に流す順方向の電流 IWL= +IXは、時間 A tw2=t2— tl — A t _a Z2程度流れる。この時間 A tw2は、印加された磁場により、磁化のもつエネルギ一が図 8Bで示すエネルギー UBを超えて他のエネルギーの底（ここでは" 1"の底)へ達するのに十分な時間であることが好ましい。フリー層の共振周波数 ω MRの周期の半分 (共振周期 TMRの半分)より大きいことがより好ましい。それにより、図 8B で示すエネルギー（障壁) UBを超えて磁ィ匕を確実に反転させることができる。

[0075] 図 9において、図 8Bで説明したように、書き込みワード線 WL3に順方向の電流 IW L=IX1 (時間 A twl、エネルギー UR)を流した後、切り替える切り替え時間 A t α以内に、順方向の電流 IWL= +IX2 (時間 A tw2、エネルギー KWP)を与えても良い。この場合にも、図 8Bで示すポテンシャルエネルギー（障壁) UBを超えて磁ィ匕を確実〖こ反転させることができる。

[0076] 電流 IW=— IX及び電流 IW=IXは、基準電流値未満の大きさであることが好ましい。ただし、基準電流値は、書き込みワード線 WL及びビット線 BL5にそれぞれ一方向にだけ電流を流して磁気抵抗素子 7の磁ィ匕方向を反転させる場合における、書き込みワード線 WLに流す最小の電流である。すなわち、基準電流値は、書き込み動作を 1回の磁界印加で行う従来の方式の電流値であり、図 4Aおける IXである。本発明では、電流 IX及び電流 IXは、その基準電流値に比較していずれも小さくすることが出来る。それにより、書き込みマージンを大きく拡大することができ、周辺の素子等に与える磁界の影響が抑制される。

[0077] LLG (Landau— Lifshits— Gilbert)シミュレーションを行った結果、磁性体の形状によって、最適な順方向電流と逆方向電流が存在することが分かって!/、る。

例えば、容易磁化軸が傾いている形状 (例示:矩形）に対しては、磁化を反転する困難軸方向の磁場を生成する順方向の電流 IWL2 (=IX)とそれと逆方向の磁場を生成する逆方向の電流 IWL1 (=— IX)とを等しくしすることで、磁化反転磁場が、従来の方法による磁ィ匕反転磁場の値の半分程度にできる。

[0078] 一方、容易磁化軸が傾いていない形状 (例示:楕円）に対しては、逆方向電流 IWL 1と順方向電流 IWL2との値に比（差)をつけた方が良ぐ逆方向電流 IWL1 >順方向電流 IWL2とした方が有効である。

[0079] 逆方向電流 IWL1 >順方向電流 IWL2が有効な理由は以下のとおりである。図 8B で説明したように、書き込みを行う場合、（a)の段階の後に磁ィ匕を反転するには、印加磁場の方向を磁ィ匕に対して約 180度にすることが好ましい。カロえて、その 180度の向きが、ァステロイドカーブの電流が最小となる位置（例えば、図 8A右図の 135度）の向きになることがより好ましい。この条件に近づくためには、逆方向電流 IWL1を大きくして、（a)の段階で 45度の向きに傾力せておく必要があり、結果的に逆方向電流 IWL1 >順方向電流 IWL2がより好ましいことになる。

[0080] 図 8を参照して、シミュレーションでの書き込み時間 =t2— tOは 20nsである。逆方向に電流を流す時間 A tl (=tl— tO)は、充分に短くて良い。磁化方向をずらすだけで、完全に反転させないからである。ただし、フリー層の共振周波数 ω MRの周期の半分より大きいことがより好ましい。所定の方向に完全に向力せるためである。その後の順方向に電流を流す時間 A t2 (=t2— tl)において、充分な長さの書き込み期間を与えれば良い。

同様に、書き込み時間 =t5— 3は 20nsである。逆方向に電流を流す時間 A t3 ( = t4-t3)は、充分に短くて良い。ただし、フリー層の共振周波数 ω MRの周期の半分（共振周期 TMRの半分)より大き、ことがより好ま U、。その後の順方向に電流を流す時間 A t4 (=t5—4)において、充分な長さの書き込み期間を与えれば良い。

[0081] 本発明の書き込み方法は、選択セル以外の同一の書き込みワード線 3に沿って設けられたメモリセル、及び、選択セル以外の同一のビット線 5に沿って設けられたメモリセル（両者をあわせて「非選択セル」という）に対し、従来の書き込み方式における値以下の磁場 HX、及び、 HYし力カ卩えていない。したがって、原理的に本発明の方式により誤書き込みが増加することはない。つまり、選択セルでは磁化反転に必要な磁場が低減される。非選択セルでは磁ィ匕反転に必要な磁場は変化しない。そのため、相対的に選択性が向上する。

[0082] 図 10は、複数のメモリセルのァステロイドカーブを重ねたグラフを示す図である。ただし、曲線 SA及び SBは図 5に示す従来の場合のァステロイドカーブである。曲線 S C及び SDは、それぞれ本発明の場合のァステロイドカーブである。フリー層の磁ィ匕反転に必要な最低磁場を生成するのに必要な電流の大きさは、曲線 SA力 SCのように減少する。同様に、フリー層の磁ィ匕反転に必要な最低磁場を生成するのに必要な電流の大きさは、曲線 SBから曲線 SDのように減少する。その結果、従来の図 5の場合に比較して、書き込みマージンを大きくする (選択的書き込み領域 P1)ことができる。カロえて、非選択セルの磁ィ匕反転に必要な電流1 (!!1& )及び1^ (11^1)、 1丫(111 ax)及び IY(min)は変化していない。従って、相対的に書き込み動作時のセル選択性があがる。それにより、誤書きこみの確率を大幅に低減することが可能になる。

[0083] そして、選択セルに対する書き込み電流 (ワード線及びビット線の少なくとも一方）が減少することにより、書き込み電流の磁場が非選択セルへ与える影響を低減することが可能となる。

[0084] すなわち、本発明の書き込み方式を用いた書き込み回路により、選択セルの磁ィ匕反転を行う電流を低減することが可能な半導体記憶装置 (MRAM)を提供できる。その結果、書きこみマージンを大きくすることができるため、誤書きこみの確率を大幅に低減することが可能になる。結果的に歩留まりの向上、製造コストの低減を実現できる。カロえて、本半導体記憶装置は、メモリセルの構成に対して何ら制限を与えない構成となっている。従って、集積度等に影響を与えることなぐ簡単な周辺回路の変更のみで、セルの選択性を向上させることができる。更に、書き込み電流も数 10%減少させることが出来、消費電力を大幅に低減することが出来る。本発明は新しく発見した書き込み原理に基づいており、各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更されうることは明らかである。

[0085] 本発明では、 MRAMにおける多くのメモリセルに対して、強磁性共振に関連する共振周波数を等しく揃える必要はない。多くのメモリセルの共振周波数における最大値及び最小値 (実験的に把握可能）に対応して動作させればよい。従って、共振周波数のばらつきに影響されること無ぐ多くのメモリセルを含む MRAMに対して容易に適用することが可能である。

[0086] [第 1の実施の形態]

次に、本発明を適用した磁気ランダムアクセスメモリ（MRAM)の第 1の実施の形態について、添付図面を参照して説明する。

[0087] まず、本発明を適用した MRAMの第 1の実施の形態の構成について説明する。図 11は、本発明を適用した MRAMの第 1の実施の形態の構成を示すブロック図である。 MRAMは、メモリセルアレイ 1、複数の書き込みワード線 3、複数の読み出しヮード線 4、複数のビット線 5、 X側セレクタ 8—1、 X側セレクタ 8—2、 Y側セレクタ 11、 X側電流終端回路 10— 1、 X側電流終端回路 10— 2、 X側電流源回路 9 1、 X側電流源回路 9 - 2、 Y側電流源回路 12、読み出し電流負荷回路 13、センスアンプ 15及び電流制御部 18を具備する。

[0088] メモリセルアレイ 1は、メモリセル 2が行列に配列されて!、る。ここでメモリセル 2は、

MOSトランジスタ 6と磁気抵抗素子 7とを含む。なお、リファレンス用のメモリセル 2をリファレンスセル 2rと記す。

[0089] MOSトランジスタ 6は、ゲート電極を読み出しワード線 4に、他の 2つの電極の内の一方を磁気抵抗素子 7に、他方を GNDに接続されている。読み出し動作時において、オンとなり、磁気抵抗素子 7— GNDに電流を流すようにする。一方、書き込み動作時において、オフとなり、磁気抵抗素子 7に電流が流れないようにする。

[0090] 磁気抵抗素子 7は、一端側を上記各 MOSトランジスタ 6に、他端側をビット線 5に接続されて!、る。記憶されるデータに応じて磁化方向が反転する（自発)磁化を有する

[0091] ビット線 5は、 Y軸方向（ビット線方向）へ延伸するように設けられ、一端を Y側セレクタ 11に、他端を Y側電流終端回路 14に接続されている。

書き込みワード線 3は、 Y軸方向に実質的に垂直な X軸方向（ワード線方向）へ延伸するように設けられ、一端を X側セレクタ 8— 1に、他端を 8— 2に接続されている。読み出しワード線 4は、 X軸方向（ワード線方向）へ延伸するように設けられ、一端を X側セレクタ 8—1に、他端を 8— 2に接続されている。書き込みワード線 3と組み合わされている。上記各メモリセル 2は、上記複数のビット線 5と上記複数の書き込みワード線 3 (及び読み出しワード線 4)とが交差する位置のそれぞれに対応して設けられて!/ヽる。

[0092] X側セレクタ 8— 1及び 8— 2は、データの読み出し動作時に、複数の読み出しワード線 4から、 1つの読み出しワード線 4を選択読み出しワード線 4sとして選択する。加えて、データの書き込み動作時に、複数の書き込みワード線 3から、 1つの選択書き込みワード線 3を選択書き込みワード線 3sとして選択する。 X側アドレス信号 XA1— XA nは、 X側セレクタ 8—1及び 8— 2に入力される。 X側セレクタ 8—1及び 8— 2は、ここでは、デコーダの機能を含む。

Y側セレクタ 11は、データの読み出し動作時及び書き込み動作時のいずれの場合にも、複数のビット線 5から， 1つのビット線 5を選択ビット線 5sとして選択する。 Y側セレクタ 11は、ここでは、デコーダの機能を含む。

ここで、選択書き込みワード線 3sZ読み出しワード線 4sと選択ビット線 5sとで選択されるメモリセル 2を、選択メモリセル 2sと記す。

[0093] Y側電流源回路 12は、データの書き込み動作時に、選択ビット線 5sへ所定の電流の供給または引き込みを行う電流源である。 Y側電流終端回路 14は、複数のビット線 5を終端する。ここで、 Y側電流源回路 12による所定の電流は、書き込むデータに応じて、選択ビット線 4s— Y側終端回路 14の経路を、 Y側セレクタ 11へ流れ込む方向または Y側セレクタ 11から流れ出す方向に流れる。電流の方向は、信号 DATAに応じて決定される。

[0094] 電流制御部 18は、 WCD反転回路 16、データ入力部 19 1、 19 2、 AND 18a, 1 8b、インバータ 18cを備える。

WCD反転回路 16は、 X側電流の電流方向を決定する回路である。図 12は、 WC D反転回路 16の一例を示す回路図である。 WCD反転回路 16は、遅延部 16a— 16 d、デコーダ 16e、 NAND及び EXNORを備える。遅延部 16a— 16dは遅延素子を含み、 Ons—数 10ns程度の互いに異なる遅延時間 A tD= A ta— A tdを作り出す。遅延素子はインバータ列等で構成され、例えば、 1つで 6nsの遅延時間を生じる。図 12では、入力信号 INOと IN1のそれぞの" H"、 "L"のレベルの組み合わせ（4種類）に対応して、デコーダ 16eでデコードして SELO— SEL3の 4種類の遅延時間を選ぶ。遅延素子はィネーブル信号 (書き込み電流 ON信号 WCSEN)付である。

[0095] 書き込み電流 ON信号 WCSENが OFF ("L"レベル）の時、又は ON ("H"レベル）して遅延時間 A tD以下の経過時間内では、 SELO— SEL3は" L"レベルである。そのため、設定電流方向信号 WCDの逆信号が出力信号 SWCDとして出力される。書き込みモードにおいては、この出力信号が逆方向電流を与える。

一方、書き込み電流 ON信号 WCSENが ON ("H"レベル）して A tD以上の時間が経過すると、選択信号 SO— S3によって SEL0—SEL3のうち一つが" H"レベルとなる。そのため、 REV信号が" H"レベルとなる。これにより、出力信号 SWCDと設定電流方向信号 WCDの値が等しくなる。その出力信号が順方向電流を与える。

つまり、本回路によれば、ワード線電流方向信号として、当初の A tDの時間内は、電流方向として設定電流方向と逆向きの信号が出力される。

[0096] 図 11を参照して、この出力信号 SWCDが" H"レベルの時は、 X側電流源回路 9—1 から X側セレクタ 8—1を経て X側終端回路 10— 1へ電流が流れる。一方、出力信号 S WCDが L"レベルの時は、 X側電流源回路 9—2から X側セレクタ 8— 2を経て X側終端回路 10 - 2へ電流が流れる。

データ入力部 19— 1は、出力信号 SWCD力 'Η"の時、 AND18aが受信する出力信号 SWCD及び書き込み電流 ON信号 WCSENに基づいて選択される。そして、電流値を X側電流源回路 9-1へ出力する。この場合、電流値は、 DATA= "L"及び" H"のそれぞれに対して、順方向電流値 ISi (DATA) (i= l— n)の nビットから選ばれる。

データ入力部 19— 2は、出力信号 SWCDが" L"の時、 AND 18bが受信するインバータ 18cで反転された出力信号 ZSWCDと書き込み電流 ON信号 WCSENに基づいて選択される。そして、電流値を X側電流源回路 9— 2へ出力する。この場合、電流値は、 DATA= "L"及び" H"のそれぞれに対して、逆方向電流値 IRi (DATA) (i= 1-n)の nビットから選ばれる。

[0097] 読み出し電流負荷回路 13は、データの読み出し動作時に、選択ビット線 4sへ所定の電流を流す。同様に、データの読み出し動作時に、リファレンスビット線 5rへ所定の電流を流す。センスアンプ 15は、リファレンスセル 2rにつながるリファレンスビット線 5rの電圧と、選択セル 2sにつながる選択ビット線 5sの電圧との差に基づいて、選択セル 2sからデータを読み出し、そのデータを出力する。

[0098] ここで、リファレンスセル 2rは、基本構造は通常のメモリセル 2sと同一である。ただし、抵抗値が所定の値に固定され、他のメモリセル 2の読み出し動作の際、参照される。そのような設定としては、リファレンスセル 2rに流す電流の値の設定や、リファレンスセル 2rの磁気抵抗素子 7の膜特性 (膜厚，材料)等の変更により可能である。

[0099] 次に、本発明を適用した MRAMの第 1の実施の形態の動作について説明する。

図 13は、本発明を適用した MRAMの第 1の実施の形態の（書き込み)動作を示すタイミングチャートである。横軸は時間である。各信号は、 ZWEは書き込み動作許可信号の反転信号 (本明細書では，は論理反転を意味する）、 XDENWはデコーダ ON信号、 DATAは" 1"又は" 0"のデータ、 WCSENは書き込み電流 ON信号、 WCDは設定電流方向信号、 REVは WCD反転回路 16の遅延部の遅延書き込み信号、 SWCDは WCD反転回路 16の出力信号、 IBL (DATA= 1)は磁気抵抗素子に DATA= 1を格納する場合のビット線 5の電流 IBL、 IBL (DATA=0)は磁気抵抗素子に DATA=0を格納する場合のビット線 5の電流 IBL、 IWL (DATA= 1)は磁気抵抗素子に DATA= 1を格納する場合の書き込みワード線 3の電流 IWL、 IWL ( DATA=0)は磁気抵抗素子に DATA=0を格納する場合の書き込みワード線 3の電流 IWLをそれぞれ示す。ただし、メモリセル 2からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

[0100] ただし、書き込み動作許可信号 WEは、信号制御回路系（図示されず)で生成され、書き込み時のデコーダ ON信号 XDENW、書き込み電流 ON信号 WCSENが活性化されるための条件信号である。デコーダ ON信号 XDENWは、各セレクタを活性ィ匕するための信号である（図 11にお、て図示されず)。

[0101] 書き込みワード線 3の電流 IWLは、 DATA = "0"の時の設定値力逆方向電流" 4 "、順方向電流" 2"とする。 DATA= "1"の時の設定値力順方向電流" 3"、逆方向電流" 1"とする。ビット線 5の電流 IBLは、 DATA= "0"、 "1"ともに設定値を" 2"とする。電流値の大きさは、これらの値に限定されるものではなぐ MRAMの設計に応じて変更可能である。

[0102] (1)書き込み動作:書き込みワード線 3の設定電流方向信号 WCD= "L"の場合。

t=tOOにおいて、書き込み動作許可反転信号 ZWEが" L"になることで、書き込みモードに入る。書き込み電流 ON信号 WCSENが" L"なので、出力信号 SWCDは、設定電流方向信号 WCDを反転した信号、すなわち、 "H"となる。

続、て、デコーダ ON信号" XDENW"が" H"となることで X側セレクタ 8が ONとなるその後、 t = t01において、書き込み電流 ON信号 WCSEN = "H"となり、書き込み電流が流れる。

[0103] ただし、 t01 <t<t02の間は、遅延部の遅延時間に相当するので、遅延書き込み信号 REV信号が" L"のままである。そのため、出力信号 SWCDは" H"であり、逆方向電流が流れる。すなわち、 DATA="0"を書き込む時、書き込みワード線 3の電流 IWLとして、逆方向電流" 4"が流れる。 DATA="1"を書き込む時、書き込みワード線 3の電流 IWLとして、逆方向電流" 3"が流れる。ビット線 5の電流 IBLは、 DATA= "0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" + 2"が流れる。

[0104] その後 t=t02において、遅延部の遅延時間が経過し、遅延書き込み信号 REV信号が" H"となる。それにより、出力信号 SWCD= "L"となって設定電流方向信号 WC Dと一致する。

これに応じて、時刻 t02<t<t03の間、 DATA="0"を書き込む時、書き込みヮード線 3の電流 IWLとして、順方向電流" 2"が流れる。 DATA="1"を書き込む時、書き込みワード線 3の IWLとして、順方向電流" 1"が流れる。ビット線 5の電流 IBLは、 D ATA="0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" + 2"のままである。

[0105] その後、 t = t03において、書き込み電流 ON信号 WCSENが" L"となるので、書き込みワード線 3の IWL、及び、ビット線 5の電流 IBLは、ゼロとなる。

その後、デコーダ ON信号 XDENWが" L"となり、遅延部の遅延時間経過後に、遅延書き込み信号 REV信号が" L"となり、書き込み期間が終了する。

[0106] (2)書き込み動作:書き込みワード線 3の設定電流方向信号 WCD= "H"の場合。 t = tlOにおいて、書き込み動作許可反転信号 ZWEが" L"になることで、書き込みモードに入る。書き込み電流 ON信号 WCSENが" L"なので、出力信号 SWCDは、設定電流方向信号 WCDを反転した信号、すなわち、 "L"となる。

続、て、デコーダ ON信号" XDENW"が" H"となることで X側セレクタ 8が ONとなるその後、 t = tl lにおいて、書き込み電流 ON信号 WCSEN = "H"となり、書き込み電流が流れる。

[0107] ただし、 tl l <t<tl2の間は、遅延部の遅延時間に相当するので、遅延書き込み信号 REV信号が" L"のままである。そのため、出力信号 SWCDは" L"であり、逆方向電流が流れる。すなわち、 DATA="0"を書き込む時、書き込みワード線 3の電流 IWLとして、逆方向電流" 2"が流れる。 DATA="1"を書き込む時、書き込みワード線 3の電流 IWLとして、逆方向電流" 1"が流れる。ビット線 5の電流 IBLは、 DATA= "0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" + 2"が流れる。

[0108] その後 t=tl2において、遅延部の遅延時間が経過し、遅延書き込み信号 REV信号力 H"となる。それにより、出力信号 SWCD= "H"となって設定電流方向信号 W CDと一致する。

これに応じて、時刻 tl2<t<tl3の間、 DATA="0"を書き込む時、書き込みヮード線 3の電流 IWLとして、順方向電流" 4"が流れる。 DATA="1"を書き込む時、書き込みワード線 3の IWLとして、順方向電流" 3"が流れる。ビット線 5の電流 IBLは、 D ATA="0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" + 2"のままである。

[0109] その後、 t=tl3において、書き込み電流 ON信号 WCSENが" L"となるので、書き込みワード線 3の IWL、及び、ビット線 5の電流 IBLは、ゼロとなる。

[0110] 書き込みを行う場合、上記（1)及び (2)のいずれの方法を用いる場合でも、本発明を実施することができる。そして、エレクトロンマイグレーションを回避するために、上記（1)及び（2)の方法を所定の周期や回数、データ値により交互に用いるようにしても良い。

[0111] 本実施例により、書き込みワード線における書き込み電流を、書き込み期間中の初期に任意の値に逆転することが可能となる。それにより、選択セルの磁化反転の電流を低減することができる。この結果、書き込みマージンが拡大し、誤書きこみの確率を大幅に低減することが可能になる。消費電力を大幅に低減することが出来る。結果的として、歩留まりの向上、製造コストの低減を実現できる。カロえて、本半導体記憶装置は、メモリセルの構成に対して何ら制限を与えない構成となっている。従って、集積度等に影響を与えることなぐ簡単な周辺回路の変更のみで、セルの選択性を向上させることができる。

[0112] [第 2の実施の形態]

次に、本発明を適用した磁気ランダムアクセスメモリの第 2の実施の形態について、添付図面を参照して説明する。

[0113] まず、本発明を適用した MRAMの第 2の実施の形態の構成について説明する。図 14は、本発明の MRAMの第 2の実施の形態の構成を示すブロック図である。本実施の形態の MRAMは、メモリセルアレイ 21、複数の書き込みワード線 23、複数の読み出しワード線 24、複数のビット線 25、 X側セレクタ 28— 1、 X側セレクタ 28— 2、 Y側セレクタ 31、 X側電流源回路 29、 Y側電流源回路 32、読み出し電流負荷回路 33、センスアンプ 35、 WCDセレクタ 37、及び、 WCD反転回路 36及び X側電流値選択回路 39を含む電流制御部 38を具備する。

[0114] 図 14では、電流制御部 38の X側電流値選択回路 39と WCDセレクタ 37とを設けることで、 X側電流を書き込みワード線 3の順逆両方向に流せるようにし、図 11の場合のような 2つの X側電流源回路を必要としな、構成として、る。

[0115] WCD反転回路 36は、第 1の実施の形態と同様の図 12で与えられる回路である。

入力信号 INO、 INIの入力パターンに基づいて、書き込みワード線 23の最終的な電流方向を定める出力信号 SWCDのレベルが切り替わる構成となっている。その切り替わるタイミングには遅延書き込み信号 REV信号が" L"レベルから" H"レベルに変化し、図 14の MRAMでは、この信号は、 X側電流値選択回路 39に入力される。

[0116] 図 15は、 X側電流値選択回路 39を示す回路図である。 X側電流値選択回路 39は、書き込み電流 ON信号 WCSEN = "H"かつ遅延書き込み信号 REV= "L"の時は逆方向電流値 IR (DATA) (=IR1— IRn)が IOUTとして出力される。書き込み電流 ON信号 WCSEN = "H"かつ遅延書き込み信号 REV= "H"の時は、順方向電流値 IS (DATA) (=IS1— ISn)力 OUTとして出力される。 IOUTは、 X側電流源回路 2 9へ出力される。 IR (DATA)と IS (DATA)は、 DATA= "0"及び" 1"のそれぞれに対して、デジタル設定値用に別途レジスタが用意されており、独立に値を選ぶことが出来る。本実施の形態での X側電流値選択回路 39は、 n— bitで構成されている。

[0117] 図 16は、 WCDセレクタ 37を示す回路図である。 WCDセレクタ 37は、 X側セレクタ 28が ONすると（ZXDENW= "L")、トランジスタ MN04と MN14は OFFとなる。そして、出力信号 SWCD = "L "の時は、トランジスタ MP01、 MN01、 MN12が ONし、 MP11、 MN02、 MN11が OFFする。このため、 X側電流源回路 29からの電流は、 WCDセレクタ 37の WCSOUT1から X側セレクタ 28— 1、メモリセルアレイ 21、 X側セレクタ 28— 2を経て WCDセレクタ 37の WCSOUT2へ至り、 GNDへ流れ込む。出力信号 SWCD = "H"の時は、以上のトランジスタの ONZOFFが逆になり、書きこみ電流は WCSOUT2から X側セレクタ 28— 2、メモリセルアレイ 21、 X側セレクタ 28— 1 を経て WCSOUT1へ至り、 GNDへ流れ込む。つまり、出力信号 SWCDのレベルによって、書き込みワード線 23の電流方向が切り替わる。

[0118] メモリセルアレイ 21、複数の書き込みワード線 23、複数の読み出しワード線 24、複数のビット線 25、 X側セレクタ 28— 1、 X側セレクタ 28— 2、 Y側セレクタ 31、 Y側電流源回路 32、読み出し電流負荷回路 33、センスアンプ 35、 WCDセレクタ 37、及び、 WCD反転回路 36は、図 11におけるメモリセルアレイ 1、複数の書き込みワード線 3、複数の読み出しワード線 4、複数のビット線 5、 X側セレクタ 8—1、 X側セレクタ 8— 2、 Y 側セレクタ 11、 Y側電流源回路 12、読み出し電流負荷回路 13、センスアンプ 15、及び、 WCD反転回路 16と同様であるので、その説明を省略する。

[0119] 本発明の MRAMの第 2の実施の形態におけるメモリセルへのデータの書き込み動作については、 X側電流源回路 29がひとつである、データ入力部 19—1及び 19— 2 がーつの X側電流値選択回路 39である、そして、 WCDセレクタ 37を介して X側セレクタ 28— 1及び X側セレクタ 28— 2へ電流を供給する点を除いては、第 1の実施の形態の動作と同様である。すなわち、図 13と同一のタイミングチャートに従うので、その説明を省略する。カロえて、メモリセル 22からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

[0120] 本実施の形態においても、第 1の実施の形態と同様の効果を得ることが可能となる加えて、 X側電流源回路が一つになるので、回路面積が減少すると共に、回路の設計が容易になる。

[0121] [第 3の実施の形態]

次に、本発明の磁気ランダムアクセスメモリの第 3の実施の形態について、添付図面を参照して説明する。

[0122] まず、本発明の磁気ランダムアクセスメモリの第 3の実施の形態の構成について説明する。図 17A及び図 17Bは、本発明の磁気ランダムアクセスメモリの第 3の実施の形態の構成を示すブロック図である。本実施の形態の磁気ランダムアクセスメモリ（M RAM)は、メモリセルアレイ 41、複数の書き込みワード線 43A、複数の書き込みヮード線 43B、複数の読み出しワード線 44、複数のビット線 45、 X側セレクタ 48— 1、 X側セレクタ 48— 2、 Y側セレクタ 51、 X側電流源回路 49、 Y側電流源回路 52、読み出し電流負荷回路 53、センスアンプ 55、 WCDセレクタ 57、 WCD反転回路 56—1及び X 側電流値選択回路 59を含む電流制御部 58、電流ブースト回路 60、 WCD反転回路 56— 2を具備する。

[0123] 本実施の形態は、特に、大容量メモリアレイに対して反転電流回路を適用するのに適した MRAMである。大容量メモリアレイの場合、書き込み配線に寄生する抵抗や容量により、書き込み電流に遅延時間が発生する。ここで、本発明では、書き込み期間中に書き込みワード線を流れる電流を逆転させる。この電流の切り替わり時間は、上記の寄生抵抗や寄生容量により増大する可能性がある。例えば、電流の切り替わり時間 > >磁化反転緩和時間 (フリー層の強磁性共振の共振周波数の半周期程度) 、であれば、電流を逆転させている間に磁化が安定な状態（「0」または「1」）に落ち着くことになり、効果が小さくなつてしまう。

そのため、本実施の形態では、書き込みワード線に流れる方向の異なる電流のそれぞれに対して、専用の書き込み配線 (書き込みワード線 43A及び書き込みワード線 43B)を設ける。この構成により、大容量メモリアレイにおいても速やかな電流逆転が行われ、書き込み原理を有効に活用することができる。

このとき、電流ブースト回路 60を設けることにより、各書き込み配線の書き込み電流の立ち上げ時間をより短時間にすることができる。

[0124] 書き込みワード線として、書き込みワード線 43A及び書き込みワード線 43Bの二本が用意される。そして、 WCD反転回路 56— 1及び 56— 2からの出力信号 SWCDのレベルに従って、 X側セレクタ 48— 1及び 48— 2により、書き込みワード線 43A及び 43B のうちの一方が選ばれる構成となっている。

[0125] 2つの X側セレクタ 48— 1及び 48— 2は、図に示すような同一の回路構成を持っている。 X側セレクタ 48— 2は、デコーダ ON信号 XDENW、出力信号 SWCD及び信号 X Aiの全て" H"の場合、書き込みワード線 43Aに所定の電流を流す。デコーダ ON信号 XDENW及び信号 XAiが" H"、出力信号 SWCDが" L" (出力信号 ZSWCDが" H")の場合、書き込みワード線 43Bに所定の電流を流す。

ここで、 WCD反転回路 56— 2の機能は、 WCD反転回路 36と同様である。

[0126] メモリセルアレイ 41、複数の読み出しワード線 44、複数のビット線 45、 Y側セレクタ 51、 X側電流源回路 49、 Y側電流源回路 52、読み出し電流負荷回路 53、センスァンプ 55、 WCDセレクタ 57、 WCD反転回路 56— 1及び X側電流値選択回路 59を含む電流制御部 58は、図 13におけるメモリセルアレイ 21、複数の読み出しワード線 24 、複数のビット線 25、 Y側セレクタ 51、 X側電流源回路 29、 Y側電流源回路 32、読み出し電流負荷回路 33、センスアンプ 35、 WCDセレクタ 37、 WCD反転回路 36及び X側電流値選択回路 39を含む電流制御部 38と同一である。

[0127] 図 18は、第 3の実施の形態におけるメモリセル 42の近傍での断面図である。 MOS トランジスタ 46は、半導体基板に埋め込まれている。ゲート電極は、読み出しワード線 44に接続されている。他の 2つの電極のうちの一方は、接地されている。他方はコンタクトを介して磁気抵抗素子 47の一端に接続されて、る。磁気抵抗素子 47の他端は、ビット線 45に接続されている。磁気抵抗素子 47の下（半導体基板側）の近傍 (電気的に絶縁され、磁気的相互作用が可能な位置）に、書き込みワード線 43A及び書き込みワード線 43Bが位置して!/、る。ここでの書き込みワード線 43A及び書き込みヮード線 43Bは、磁気抵抗素子 47と電気的に接続させる必要がないので、このような構成が可能である。

[0128] 他の構成は、第 1の実施の形態の構成と同様であるので、その説明を省略する。

[0129] 次に、本発明の MRAMの第 3の実施の形態の動作について説明する。

図 19は、本発明の MRAMの第 3の実施の形態の（書き込み)動作を示すタイミングチャートである。グラフの意味は、図 13の場合と同様である。ただし、 IWLA(DAT A= 1)は磁気抵抗素子に DATA= 1を格納する場合の書き込みワード線 43Aの電流 IWLA、 IWLB (DATA= 1)は磁気抵抗素子に DATA = 1を格納する場合の書き込みワード線 43Bの電流 IWLB、 IWLA(DATA=0)は磁気抵抗素子に DATA =0を格納する場合の書き込みワード線 43Aの電流 IWLA、 IWLB (DATA =0)は磁気抵抗素子に DATA=0を格納する場合の書き込みワード線 43Bの電流 IWLB、をそれぞれ示す。ここで、メモリセル 42からのデータの読み出し動作は、従来の技術と同様であるので、その省略する。

[0130] 書き込みワード線 43Aの電流 IWLAは、逆方向電流として使用される。 DATA= " 1"の時の設定値は逆方向電流" 3"、 DATA= "0"の時の設定値は逆方向電流" 4" にそれぞれする。書き込みワード線 43Bの電流 IWLBは、順方向電流として使用される。 DATA= "1"の時の設定値は順方向電流" 1"、 DATA= "0"の時の設定値は順方向電流" 2"とする。ビット線 45の電流 IBLは、 DATA= "1"のとき設定値を" 2" 、 DATA = "0"のとき設定値を" 2"とする。

[0131] (1)書き込み動作:書き込みワード線 43Aの設定電流方向信号 WCD = "L"の場合 t=tOOにおいて、書き込み動作許可反転信号 ZWEが" L"になることで、書き込みモードに入る。書き込み電流 ON信号 WCSENが" L"なので、出力信号 SWCDは、設定電流方向信号 WCDを反転した信号、すなわち、 "H"となる。

続、て、デコーダ ON信号" XDENW"が" H"となることで X側セレクタ 48が ONとなる。

その後、 t = t01において、書き込み電流 ON信号 WCSEN = "H"となり、書き込み電流が流れる。

[0132] ただし、 t01 <t<t02の間は、遅延部の遅延時間に相当するので、遅延書き込み信号 REV信号が" L"のままである。そのため、出力信号 SWCDは" H"であり、書き込みワード線 43Aが選択され逆方向電流が流れる。すなわち、 DATA="0"を書き込む時、書き込みワード線 43Aの電流 IWLAとして、逆方向電流" 4"が流れる。 DA TA="1"を書き込む時、電流 IWLAとして、逆方向電流" 3"が流れる。ビット線 45の電流 IBLは、 DATA="0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" 2"が流れる。

[0133] その後 t=t02において、遅延部の遅延時間が経過し、遅延書き込み信号 REV信号が" H"となる。それにより、出力信号 SWCD= "L"となって設定電流方向信号 WC Dと一致する。これに応じて、書き込みワード線 43Bが選択され順方向電流が流れるすなわち、時刻 t02<t<t03の間、 DATA= "0"を書き込む時、書き込みワード線 43Bの電流 IWLBとして、順方向電流"— 2"が流れる。 DATA="1"を書き込む時、電流 IWLBとして、順方向電流"— 1"が流れる。ビット線 45の電流 IBLは、 DATA = " 0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" 2"のままである。

[0134] その後、 t=t03において、書き込み電流 ON信号 WCSENが" L"となるので、書き込みワード線 43Bの IWLB、及び、ビット線 45の電流 IBLは、ゼロとなる。

[0135] (2)書き込み動作:書き込みワード線 43Aの設定電流方向信号 WCD = "H"の場合 t = tlOにおいて、書き込み動作許可反転信号 ZWEが" L"になることで、書き込みモードに入る。書き込み電流 ON信号 WCSENが" L"なので、出力信号 SWCDは、設定電流方向信号 WCDを反転した信号、すなわち、 "L"となる。

その後、 t = tl lにおいて、書き込み電流 ON信号 WCSEN = "H"となり、書き込み電流が流れる。

[0136] ただし、 tl l <t<tl2の間は、遅延部の遅延時間に相当するので、遅延書き込み信号 REV信号が" L"のままである。そのため、出力信号 SWCDは" L"であり、書き込みワード線 43Bが選択され逆方向電流が流れる。すなわち、 DATA="0"を書き込む時、書き込みワード線 43Bの電流 IWLBとして、逆方向電流 "ー2"が流れる。 DAT A="l"を書き込む時、電流 IWLBとして、逆方向電流" 1"が流れる。ビット線 45の電流 IBLは、 DATA="0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" + 2"が流れる。

[0137] その後 t=tl2において、遅延部の遅延時間が経過し、遅延書き込み信号 REV信号力 H"となる。それにより、出力信号 SWCD = "H"となって設定電流方向信号 W CDと一致する。これに応じて、書き込みワード線 43Aが選択され順方向電流が流れる。

すなわち、時刻 tl2<t<tl3の間、 DATA= "0"を書き込む時、書き込みワード線 43Aの電流 IWLAとして、順方向電流" 4"が流れる。 DATA="1"を書き込む時、電流 IWLAとして、順方向電流" 3"が流れる。ビット線 5の電流 IBLは、 DATA = "0"を書き込む時、電流" 2"、 DATA="1"を書き込む時、電流" 2"のままである。

[0138] その後、 t=tl3において、書き込み電流 ON信号 WCSENが" L"となるので、書き込みワード線 43Aの IWLA、及び、ビット線 45の電流 IBLは、ゼロとなる。

[0139] 書き込みを行う場合、上記（1)及び (2)のいずれの方法を用いる場合でも、本発明を実施することができる。そして、エレクトロンマイグレーションを回避するために、上記（1)及び（2)の方法を所定の周期や回数、データ値により交互に用いるようにしても良い。

[0140] 本実施例により、第 1及び第 2の実施の形態と同様の効果を得ることが可能となる。

カロえて、特に、大容量メモリアレイに対しても、電流の切り替えを高速に行うことが出来る。これにより、大容量メモリアレイにおいても速やかな電流逆転が行われ、本発明の書き込みの原理を有効に活用することが可能となる。

Claims

請求の範囲

[1] 自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子と、

前記磁気記憶素子へのデータ書き込み動作にお!、て、前記磁気記憶素子の近傍に、第 1方向の第 1磁界を発生した後、記憶されるデータに対応する磁化方向に前記自発磁ィヒを向力せるように前記第 1方向とは異なる第 2方向の第 2磁界を発生する磁界発生部と

を具備する

半導体記憶装置。

[2] 請求項 1に記載の半導体記憶装置にお!、て、

前記第 1磁界をかける時間は、前記自発磁ィ匕を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い

半導体記憶装置。

[3] 請求項 2に記載の半導体記憶装置にお、て、

前記第 2磁界をかける時間は、前記半周期よりも長い

半導体記憶装置。

[4] 請求項 1乃至 3のいずれか一項に記載の半導体記憶装置において、

前記第 1磁界から前記第 2磁界への切り替え時間は、前記自発磁化を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い

半導体記憶装置。

[5] 請求項 4に記載の半導体記憶装置にお、て、

前記切り替わり時間は、 lnsec以下である

半導体記憶装置。

[6] 請求項 1乃至 5のいずれか一項に記載の半導体記憶装置において、

前記磁気記憶素子は、磁気抵抗素子であり、

前記第 1磁界及び前記第 2磁界は、前記磁気抵抗素子の磁化困難軸方向の磁界と前記磁気抵抗素子の磁化容易軸方向の磁界とにより発生する

半導体記憶装置。

[7] 請求項 1乃至 6のいずれか一項に記載の半導体記憶装置において、前記磁界発生部は、

前記磁気記憶素子の近傍を通り、第 3方向へ延びる第 1配線と、

前記磁気記憶素子の近傍を通り、前記第 3方向と実質的に垂直な第 4方向へ延びる第 2配線と

を備え、

前記第 1配線は、前記データ書き込み動作において、第 1電流を流した後、書き込まれるデータに対応して前記第 1電流とは逆方向に第 2電流を流し、

前記第 2配線は、前記データ書き込み動作において、前記書き込まれるデータに対応して第 3電流を流し、

前記第 1磁界は、前記第 1電流と前記第 3電流とに基づいて発生する磁界であり、前記第 2磁界は、前記第 2電流と前記第 3電流とに基づいて発生する磁界である半導体記憶装置。

[8] 請求項 7に記載の半導体記憶装置にお、て、

前記第 1配線は、

第 1補助配線と、

第 2補助配線と

を含み、

前記第 1補助配線は、前記データ書き込み動作において、前記第 1電流を流し、前記第 2補助配線は、前記データ書き込み動作において、前記第 2電流を流す半導体記憶装置。

[9] 請求項 7又は 8に記載の半導体記憶装置において、

前記第 1電流及び前記第 2電流は、基準電流値未満の大きさであり、

前記基準電流値は、前記第 1配線及び前記第 2配線にそれぞれ一方向にだけ電流を流して前記磁気記憶素子の磁化方向を反転させる場合における、前記第 1配線に流す最小の電流である

半導体記憶装置。

[10] 請求項 7乃至 9のいずれか一項に記載の半導体記憶装置において、

前記データ書き込み動作において、前記第 1電流 IWL1と、前記第 2電流 IWL2とは、下式（1)に示す関係にある

I IWLl I≠ I IWL2 I (1)

半導体記憶装置。

[11] 請求項 10に記載の半導体記憶装置において、

前記データ書き込み動作において、前記第 1電流 IWL1と、前記第 2電流 IWL2とは、下式（2)に示す関係にある

I IWLl I > I IWL2 I (2)

半導体記憶装置。

[12] 請求項 7乃至 9のいずれか一項に記載の半導体記憶装置において、

前記磁気記憶素子の容易磁ィ匕軸が前記第 1配線に対して傾、て、る場合、前記データ書き込み動作において、前記第 1電流 IWL1と、前記第 2電流 IWL2とは、下式（3)に示す関係にある

I IWLl I = I IWL2 I (3)

半導体記憶装置。

[13] 請求項 7乃至 12のいずれか一項に記載の半導体記憶装置において、

前記データ書き込み動作において、前記第 1電流を流す時間 A twlと、前記第 2 電流を流す時間 A tw2とは、下式 (4)に示す関係にある

A twl≠ A tw2 (4)

半導体記憶装置。

[14] 請求項 13に記載の半導体記憶装置において、

前記データ書き込み動作において、前記時間 A twlと、前記時間 A tw2とは、下式（5)に示す関係にある

A twK A tw2 (5)

半導体記憶装置。

[15] 請求項 13又は 14に記載の半導体記憶装置において、

前記データ書き込み動作において、前記時間 A twlと、前記時間 A tw2と、前記第 3電流を流す時間 A tw3とは、下式 (6)に示す関係にある

Δ tw3 = Δ twl + Δ tw2 (6) 半導体記憶装置。

[16] 請求項 7乃至 15の、ずれか一向に記載の半導体装置にお!、て、

前記第 1配線、前記第 2配線、及び、前記磁気記憶素子は、それぞれ複数あり、複数の前記磁気記憶素子は、複数の前記第 1配線と複数の前記第 2配線とが交差する位置のそれぞれに対応して設けられ、

前記磁界発生部は、前記複数の前記第 1配線から選択された選択第 1配線に流す電流を制御する電流制御部を更に備え、

前記複数の前記磁気記憶素子の各々は、記憶されるデータに応じて磁化方向が反転される自発磁化を有する磁気抵抗素子を備え、

前記複数の前記第 2配線から選択された選択第 2配線と前記選択第 1配線とで選択される選択素子へのデータ書き込み動作にお!、て、前記選択第 2配線に前記第 3 電流が流れるとき、前記電流制御部は、前記選択第 1配線に前記第 1電流を流した後、前記第 2電流を流す

半導体記憶装置。

[17] 請求項 16に記載の半導体装置において、

前記第 3電流が流れるとき前記選択第 2配線は、前記磁気抵抗素子の磁化容易軸方向の磁界を前記磁気抵抗素子へ及ぼし、

前記第 1電流及び前記第 2電流が流れるとき前記選択第 1配線は、前記磁気抵抗素子の磁化困難軸方向の磁界を前記磁気抵抗素子へ及ぼす

半導体記憶装置。

[18] 磁気記憶素子の自発磁ィ匕の磁ィ匕方向に対応させて前記磁気記憶素子へデータを記憶する半導体記憶装置であって、前記磁気記憶素子の近傍に、第 1方向の磁界を発生した後、記憶されるデータに対応する方向に前記磁化方向が向くように前記第 1方向とは異なる第 2方向の磁界を発生する磁気発生部を具備する

半導体記憶装置。

[19] (a)自発磁化の磁化方向に対応させてデータを記憶する磁気記憶素子の近傍に、第 1方向の第 1磁界を発生するステップと、

(b)前記磁ィヒ方向を記憶されるデータに対応する方向に向力せるように前記第 1方向とは異なる第 2方向の第 2磁界を発生するステップと

を具備する

半導体記憶装置のデータ書き込み方法。

[20] 請求項 19に記載の半導体記憶装置のデータ書き込み方法において、

前記第 1磁界をかける時間及び前記第 2磁界をかける時間は、前記磁気記憶素子の自発磁ィ匕を有する磁性物質の強磁性共振の共振周波数の半周期よりも長い半導体記憶装置のデータ書き込み方法。

[21] 請求項 19又は 20に記載の半導体記憶装置のデータ書き込み方法において、前記第 1方向から前記第 2方向へ磁界の切り替え時間は、前記磁気記憶素子の自発磁ィ匕を有する磁性物質の強磁性共振の共振周波数での半周期よりも短い半導体記憶装置のデータ書き込み方法。

[22] 請求項 19乃至 21のいずれか一項に記載の半導体記憶装置のデータ書き込み方法において、

前記磁気記憶素子は、磁気抵抗素子であり、

半導体記憶装置のデータ書き込み方法。