JP2002517083A - Ｍｒａｍメモリ装置およびこのようなメモリ装置におけるデジタル情報の読取／書込方法 - Google Patents

Ｍｒａｍメモリ装置およびこのようなメモリ装置におけるデジタル情報の読取／書込方法

Info

Publication number
JP2002517083A
JP2002517083A JP2000551392A JP2000551392A JP2002517083A JP 2002517083 A JP2002517083 A JP 2002517083A JP 2000551392 A JP2000551392 A JP 2000551392A JP 2000551392 A JP2000551392 A JP 2000551392A JP 2002517083 A JP2002517083 A JP 2002517083A
Authority
JP
Japan
Prior art keywords
memory unit
pulse
current
magnetization
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000551392A
Other languages
English (en)
Inventor
ブルカルト・ヒレブランズ
ロバート・レオン・スタンプス
Original Assignee
ブルカルト・ヒレブランズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルカルト・ヒレブランズ filed Critical ブルカルト・ヒレブランズ
Publication of JP2002517083A publication Critical patent/JP2002517083A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 読取／書込操作のためのデジタル磁気メモリユニット装置であって、該装置は第１および第２磁性層を有し、デジタル情報を記憶するための該層の磁化は互いに平行または逆平行に向けられ、前記磁性層の少なくとも１つは磁気異方性を有し、該装置は第１および第２磁性層の間に中間層および読取／書込電流を通すために少なくとも２つの互いに交差する配線と、前記磁性層の少なくとも１つの磁化を平行な方向から逆平行な方向にまたはその逆に切り替える手段とを有する。前記切り替え手段は少なくとも２つの互いに交差する配線の第１および第２配線を通る電流及び／又は電流パルスを作り出すための装置を有している。前記配線は所定の角度βをなして交差し、その結果前記メモリユニット装置の交差領域において、パルス持続が１０ns以下の電流パルスによって、磁化を平行な方向から逆平行な方向にまたはその逆に、完全かつ確実に切り替えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１および第２の磁性層を備えた読取／書込操作のためのデジタル
磁気メモリユニット装置に関するものであって、デジタル情報を記憶するための
該装置の磁化は互いに平行または逆平行に設けられ、前記磁性層の少なくとも一
つは請求項１のおいて書き部分に記載の磁気異方性を有する。本発明はまた請求
項１０に記載のデジタルメモリユニット装置においてデジタル情報を読取／書込
するための方法に関するものである。さらに多数のメモリユニット装置を有する
デジタルメモリ装置およびこのようなデジタルメモリ装置においてデジタル情報
を読取／書込を行う方法も開示されている。 に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
現在多くのランダムアクセス可能な磁気メモリ装置（ＭＲＡＭ）が開発されて
いる。
【０００３】 磁気ランダムアクセスメモリ装置は多数のメモリユニット装置を有している。
各メモリユニット装置は少なくとも２つの磁性層を有し、これらの層は中間層に
よって分離されている。これら２つの磁性層は互いに平行または逆平行に磁化す
ることができる。これら２つの状態はそれぞれ１ビットの情報、すなわち論理的
なゼロ「０」または「１」の状態を表している。２つの層の相対的な磁化の方向
が平行から逆平行へ、またはその逆に変化すると、磁気抵抗が通常数パーセント
変化する。このような抵抗の変化は、メモリユニットに記憶されたデジタル情報
を読み取るために用いられる。ユニットの抵抗の変化は切り替えに応じて起こる
電圧や電流の変化によって認識される。例えば電圧が増大した場合、ユニットは
論理的ゼロによって、また電圧が減少した場合、ユニットは論理的１によって表
される。
【０００４】 デジタル情報を記憶するために磁気抵抗の作用を利用する磁気メモリユニット
は多数の文献から周知である。
【０００５】 この点に関連して以下の文献を指摘する。 欧州特許第０６１４１９２号 米国特許第５３４３４２２号 欧州特許第０６８５８４９号 欧州特許第０７５９６１９号 米国特許第５４４８５１５号 米国特許第５２７６６３９号 米国特許第５６５０９５８号
【０００６】 磁化方向が平行から逆平行に、またその逆に変化する場合、ユニット構造にお
いて、巨大磁気抵抗作用（GMR）またはトンネル磁気抵抗作用によって、数パー
セントの範囲で特に大きな抵抗の増大が観察される。このようなユニット構造は
例えば以下の文献から周知である： M.N. Baibich, J.M.Broto, A. Fert, F. Nguyen Van Dau, F. Petroff, P. Et
ienne, G. Creuzet, A. FriedrichおよびJ. Chazelasによって、Physical Revie
w Letter、Vol.6１、No.21、2472頁に発表された“Giant Magnetoresistance of
(001)Fe/(001)Cr Magnetic Superlattices”。 Teruya Shinjo, Hidefumi Yamamoto によって、Journal of the Physical Soc
iety of Japan、Vol.59、No.9、3061-3064頁に発表された“Large Magnetoresis
tance of FIeld Induced Giant Ferrmagnetic Multilayers”。 国際特許第９５／１０１１２号 国際特許第９６／２５７４０号 欧州特許第０７５９６１９号 独国特許第１９７１７１２３号
【０００７】 磁気メモリユニットの重要な利点は前記のとおり、このような方法によって例
えば従来の半導体メモリ装置に比べて情報が持続的に記憶される点であり、した
がってメモリユニットが使用される装置を停止または再起動した後に記憶された
情報を即座に使用することができる。さらに放射線に対して非常に大きな耐性を
有する記憶媒体が得られる。
【０００８】 ドイツ特許公報第１９５３４８５６号から読取及び／又は書込操作のためのデ
ジタルメモリ装置が周知となっている。このメモリ装置は第１の磁性層および第
２の磁性層およびそれらの間に設けられた中間層を有し、読取及び／又は書込電
流を導くための配線を有し、２つの層の一方において電流の流れる間持続する磁
化の方向の変化が引き起こされる。従来技術によるデジタルメモリ装置に関して
ドイツ特許公報第１９５３４８５６号が開示する内容は包括的に本願の開示内容
に取り込まれている。
【０００９】 ドイツ特許公報第１９５３４８５６号に記載のデジタルメモリ装置の欠点は、
ＭＲＡＭ装置において、メモリユニットまたはメモリユニットマトリックスの個
々のメモリユニットのアドレッシングが供給される二つの電流の交差点にあるメ
モリユニットの位置によってのみ行われることである。従来技術による方法では
供給配線における磁界は交差領域でベクトル加算され、それによって作動される
メモリユニットにおける磁化の反転が可能となる。このような方法は時間の持続
、特に短い、または高速の時間を考慮した場合、最適とは全くいえず、特に多数
の後続のメモリユニットでは個々のＭＲＡＭメモリユニットの保持力がピニング
センターのような不連続性のために、ある程度の拡がりを有する。
【００１０】 このような理由から、特に独国特許公報第１９５３４８５６号から周知のよう
な多数のメモリユニット装置から例えばマトリックス形式の一つのメモリ装置を
構成する場合、交差点にある所望のメモリユニットだけでなく、それに隣接する
ユニットも反応してしまう。
【００１１】 米国特許第５４４８５１５号からは多数のメモリユニットを有し、電流インパ
ルスにより、アドレッシングされたメモリユニットにおいて磁化を反転すること
により、情報を書込および読みとる磁気メモリ装置が周知となっている。
【００１２】 前記のメモリ装置の欠点は不特定の時間にわたる電流または電流インパルスに
よって書込が行われ、書込および読取配線が常に角度９０°を含むことである。
【００１３】 米国特許第５２７６６３９号から周知のメモリ装置は超伝導磁気メモリ装置で
ある。この磁気メモリ装置においても情報の書込および読取を行うために電流イ
ンパルスは１５ns以上の長い時間で変化される。
【００１４】 本発明の課題は前記のような従来技術の欠点を防止し、特に切り替え工程が時
間的な観点からも、個々のユニットの選択に関しても最適化される、すなわち切
り替え時間が非常に短くなる磁気メモリユニット装置を提供することである。特
に多数のメモリユニットまたはメモリユニット装置を例えばマトリックス形式ま
たはアレイの一つのデジタルメモリ装置にまとめる場合、素材の特性が許容誤差
の範囲でユニットごとに変動したとしても、アドレッシングされたユニットは確
実かつ迅速に切り替えられなければならない。
【００１５】 本発明のさらなる局面はこのようなメモリユニット装置の最適な切り替え方法
を提供することである。さらに切り替えに必要な電力消費と構成部材から出され
る熱散逸を最小化することも課題とされる。
【００１６】
【課題を解決するための手段】
前記の課題は本発明によって以下のように解決される。すなわち請求項１に記
載のデジタル磁気メモリユニット装置において、切り替え手段が少なくとも二つ
の互いに交差する配線の第１および第２の配線に電流及び／又は電流パルスを発
生させる装置を有し、前記配線はあらかじめ設定された角度で交差し、その結果
メモリユニット装置の交差領域では持続時間が１０ns以下の電流パルスで磁化が
平行から逆平行の方向に完全かつ確実に切り替えられる。
【００１７】 ＭＲＡＭ装置について、１００MHzに対する１０nsの周期およびそれ以上早い
周期を求めると、デジタル情報を書き込むための磁界パルスの長さは例えば最大
５nsである。このように短い持続のパルスでは、直接的に連続する書込工程にお
いて安定した切り替えを行わなければならない。本発明による方法はＭＲＡＭ装
置の迅速な切り替えを実現し、以下の条件を満たす。 (i) 素材およびパルスのパラメータの変動に対して切り替え工程が高い安定性を
有する。 (ii) 隣接ユニットおよびアドレス配線にあるユニットの望ましくない切り替え
に対して高い非感応性を有する。 (iii) 個々のユニットの直接的に連続して起こる切り替え工程に際しても切り替
え工程が高い安定性を有する。 (iv) 迅速な切り替え時間。
【００１８】 メモリユニットに磁界を設けると、磁化の方向は層において作用する磁界の方
向に調整される。
【００１９】 発明者によって、本発明の課題を解決するために以下のような点が認識された
。
【００２０】 切り替えを行うために設けられた磁界パルスの持続が非常に大きい場合、すな
わち典型的に５ns以上である場合、切り替えパルスが設けられている間、非常に
多くの歳差回転が起こり、切り替えは減衰定数αによって表される散逸的なメカ
ニズムによって決定される。極値的な磁界を設けることによってもたらされるゼ
ーマンエネルギーは減衰メカニズムによってエネルギー的に散逸される。
【００２１】 パルスの長さが典型的に５ns以下で短い場合、磁化反転作用は概ね波長をさら
に短くしながら、なおいっそう磁化の歳差運動作用によって決定される傾向を強
める。磁界パルスの終わりに至るまで摂動はほとんど減衰せず、磁化の方向およ
び書き込むべき情報の内容は、印加された磁界パルスの終了時に磁化がどの方向
にあるかに相当程度依存するので、従来技術から周知のメモリユニット装置およ
び読取書込方法は、特に素材およびパルスのパラメータが変動する場合には安定
した切り替え反応を示さない。
【００２２】 磁気メモリユニットにおける切り替え工程はランダウ−リフシッツの式のギル
バート形式によって表される。
【数１】
【００２３】 この点に関しては例えばT. L. Gilbertによって１９５５年に発表されたPhys.
Rev.,100の1243頁の論文を指摘する。この論文の開示する内容は本願に包括的に
取り入れられている。
【００２４】 式（１）の右辺の最初の項は磁界の歳差作用を表し、第２の項は減衰を表し、
αは現象論的な減衰パラメータである。
【００２５】 有効磁界Ｈeffは磁化に作用するすべての磁界の和によって規定される。
【数２】
【数３】
【数４】 上記の式において、 Ｈext：外部に印加されたパルス磁界 Ｈani：最大異方性磁界であって、本願の考察では磁化容易軸がＸ方向にある。 Ｎｉ（ｉ＝ｘ，ｙ，ｚ）：ダイアゴナル形式における非磁化テンソルの対角要素
Ｍｘ，Ｍｙ，Ｍｚ：ｘ，ｙ，ｚ方向における磁化ベクトルの構成要素
【００２６】 前記式（１）の解は、例えばJ. R. Dormand, P. J. Prince, J. Computat and
Appl. Mat.7, 67 (1981) に述べられているようなルンゲ−クッタのアルゴリズ
ムを援用して見いだすこができる。この論文の開示する内容は包括的に本願に取
り入れられている。
【００２７】 二つの電流を通す配線を通る電流およびパルス持続の比率を相応に選択するこ
とにより、磁化容易方向に対して磁界の設定角度θを前もって定めることができ
る。パルス持続と角度θを後に説明するように調整すると、切り替えパルスが１
０ns、特に５ns以下の非常に短い場合でも、メモリユニットの安定した完全な切
り替えが実現される。
【００２８】 本発明の特に好適な実施の形態においてパルス持続は電力消費が最小になると
同時に完全な切り替えが実現されるように選択される。
【００２９】 本発明の第１の実施の形態では配線に所定のパルス持続を有する単極性パルス
を印加する。
【００３０】 第２の実施の形態では二つの配線に単極性パルスを印加せず、一方の配線に両
極性パルスを印加して他方の配線には静電流または電流パルスを印加する。両極
性パルスは第１の半波長の長さにおいて、ちょうどメモリユニット装置の切り替
え時間に調整され、共振しながら磁化の切り替えに連動する。両極性パルスは書
込配線に印加され、該書込配線において磁界は切り替えを行うべき層における磁
化容易方向に対して垂直に作られる。もう一方の配線にはパルスの長さが両極性
パルスの半波長よりも長い静電流または電流パルスが印加される。このような電
流は切り替え磁界に対して垂直な磁界を発生させる。
【００３１】 特に簡単な実施の形態では配線はメモリユニット装置において互いに垂直にな
るように、すなわち直角に交差するように設けられている。
【００３２】 配線が交差する角度が別の角度β≠９０°でも可能である。例えば特定のパル
ス持続に対して、交差する配線が少なくともある部分で平行に設けられるように
、すなわちβ＝０°であるように好適に構成することができる。または二つの配
線の一方がメモリマトリックスにわたって対角線状に設けられる場合、すなわち
β＝４５°に構成される。
【００３３】 磁化容易方向を形成する根拠となっている層の磁気的な異方性は、成長プロセ
ス及び／又は形態異方性、例えば層の楕円形の輪郭形成などによって保持される
。この点は磁化の切り替えが一方の層においてのみ行われ、他方の層ではパルス
が切り替えられても磁化が保持されるような場合に、特に好適である。このよう
な反応は、本発明のさらなる実施の形態において二つの磁性層のうちの一方が他
方よりも硬磁性であることにより実現される。すなわち例えば一方の層が他方の
層よりも大きな層厚を有するか、一方の層が非強磁性層に接触していることなど
によって実現される。本発明の特に容易な実施の形態では交差領域において配線
の一方が磁化容易方向に対して平行になっている。
【００３４】 前記のメモリユニット装置の他に本発明はこのようなメモリユニット装置にデ
ジタル情報を書き込む方法も提供している。本発明による方法の特徴は、二つの
配線に電流及び／又はパルス持続が１０ns以下の電流パルスが印加され、その結
果配線の交差領域に電流パルスによって、磁化容易方向に対して角度θをなして
磁界が形成され、これによって磁化の相対的な方向が変化されるとともに、情報
がメモリユニットに書き込まれる点である。
【００３５】 本発明の第１の実施の形態では電流パルスは単極性パルスである。第２のさら
なる実施の形態では、電流が磁化容易方向に対して垂直に磁界を発生させる配線
に印加される電流パルスは両極性パルスであって、もう一方の配線には好適に持
続時間が両極性電流パルスの半波長よりも大きな電流または電流パルスが印加さ
れる。半波長の持続は好適に１０ns以下である。
【００３６】 好適な実施の形態では電流パルスの電流強度の比率を選択することによって、
磁化容易方向に対して角度θを互いに調整することができる。
【００３７】 本発明によるメモリユニット装置は好適な実施の形態では多数のこのようなメ
モリユニット装置を有するデジタルメモリ装置の一部である。個々のメモリユニ
ット装置は少なくとも２つの互いに交差する配線を有している。メモリユニット
装置は好適にマトリックス形式におけるアレイとして配設される。
【００３８】 本発明の実施の形態では横列または縦列をなして設けられた多数の配線に共通
の切り替え手段が設けられている。
【００３９】 特に簡単な実施の形態では個々のメモリユニット装置のより硬磁性の層が多数
のユニットを超えて設けられる。
【００４０】 このようなデジタルメモリ装置においてメモリユニット装置を磁化反転する本
発明による方法は特に有利に適用される。特にこのような方法によりマトリック
スの個々のメモリユニットの正確なアドレッシングは、発生する磁界パルスが角
度θで印加されるメモリユニットを時間スケールを介して選択することによって
実現される。これは電流を通す二つの交差する配線の交差領域においてまさに該
当する。その後磁化が逆平行から平行な位置へ、または逆に回転することによっ
て磁化反転が起こる。本発明により切り替え時間が短い場合は、切り替え磁界が
印加される角度θは非常に重要となる。何故ならば磁界パルスが終了するまで歳
差作用はほとんど減衰せず、安定した切り替えのために、磁界パルスを印加する
ことによってシステムに導入されたゼーマンエネルギーに到達するためには、再
びゼーマンエネルギーの形でシステムから取り出さなければならないためである
。この点が保持されれば本発明による方法によって、パルス持続および場合によ
っては電流強度に基づいて、電流を通す配線の交差領域にあるユニットのみを選
択することができる。すなわち隣接するユニットに影響することなく切り替えが
行われる。隣接するユニットは切り替えパルスにかかわらずそれらの磁化を保持
する。パルス幅またはパルス持続および素材特性の変動が切り替えに及ぼす影響
は明らかに小さくなる。
【００４１】
【発明の実施の形態】
以下に本発明を図面および実施の形態に基づいてより詳しく説明する。
【００４２】 図１は本発明によるデジタルメモリユニット装置の断面図（図１a）および平
面図（図１b）を示している。
【００４３】 本発明によるデジタルメモリユニット装置は第１の磁性層３および第２の磁性
層５およびそれらの間に設けられた非磁性分離層７を有している。第１の磁性層
および第２の磁性層は主に永久磁性または強磁性の層である。第１の磁性層３、
非磁性中間層７および第２の磁性層５を有する好適な層構造は例えばCo-Cu-Coま
たはFe-Cr-FeまたはFe-Cr-FeまたはNiFe-Cu- NiFe層システムである。これらの
システムはＧＭＲシステムと呼ばれる。本発明では磁気トンネルシステムが特に
好適に用いられる。磁気トンネルシステムは例えば以下のような層構造を有する
。 Co-Al2O3-NiFe NiFe- Al2O3 -NiFe
【００４４】 ＧＭＲ層システムに関しては特に独国特許公報第１９５３４８５６号を、トン
ネル構造に関しては米国特許第５６５０９５８号を参照してほしい。これらの文
献の開示する内容は包括的に本願に取り入れられている。
【００４５】 永久磁性または強磁性の二つの層３，５はわずか数nmの厚みしか有さず、非磁
性の中間層７も同様である。第２の強磁性層５は好適に楕円形を有し、それに対
して下方の第１の強磁性層３は矩形を有するか、構造のない連続層としてすべて
のメモリユニットに共通である。より硬磁性の層３はまた別の実施の形態におい
て上方に設け、軟磁性の方を下方に設けることもできる。楕円形として現れる磁
気形態異方性に基づいて、楕円状に形成されたより軟磁性の第２の層５の磁化は
楕円の長軸の方向を示す。すなわち二つの磁化は互いに平行または逆平行になる
。中間層７の層厚によって、二つの磁性層３，５の所定の結合を調整することが
できる。二つの層のうち本実施形態では一方が他方よりも硬磁性に形成されてい
るが、この点は本発明にとって絶対的に必要というわけではない。
【００４６】 相応の層厚によって磁性層の間の結合を非常に小さくすることができるので、
メモリユニットの異方性は主に第２層５によって決定される。好適な手段によっ
て、第１層の磁化が一度取った方向を変化させず、二つの層の磁化の平行または
逆平行の調整が第１層の磁化の方向によってのみ決定されるように配慮すること
は特に好適である。
【００４７】 従って第１層３は第２層５よりも硬磁性である。
【００４８】 二つの層の一方を他方より硬磁性に形成するためのもっとも有効な手段は、磁
性層の層厚が異なるように形成することである。第１の下方層の厚みがおよそ１
０nmであって第２の上方層の厚みが例えば１から２nmしかないとすると、第１層
の保持力の強度は第２層の保持力の強度よりも明らかに小さく、従って第２層の
磁化は変化不能または凍結したものと見なすことができる。
【００４９】 一番上の第２層の上に二つの配線９，１１が形成され、これらは絶縁層１３に
よって互いに分離されている。二つの配線９，１１は本図において互いに９０°
の角度をなして設けられ、図１ｂからわかる通り点ｋで交差している。これは本
図に限定されるものではない。二つの配線９，１１はそれぞれ電流または電流パ
ルスを発生させる装置に接続されている。すなわち電流発生装置２０は配線１１
と、電流発生装置２２は配線９とに接続されている。
【００５０】 配線９を通る電流または電流パルスによって磁化容易方向に対して垂直に磁界
が形成され、配線１１を通る電流または電流パルスによって磁化容易方向に対し
て平行に磁界が形成される。図に示すユニットでは配線が交差点ｋにおいて直角
に、すなわちθ＝９０°で交差している。別の配置も当然考えられるが、特に配
線９，１１がメモリユニットの領域では互いに平行に設けられ、交差点がメモリ
ユニットの外部にある配置が考えられる。このような配置は特に切り替え時間が
非常に短い場合に、安定性という観点から有利であろう。
【００５１】 図２には図１に示す多数のメモリユニットからなるデジタルメモリ装置が示さ
れている。個々のメモリユニットはアレイとして構成されている。このアレイは
多数の第１供給配線11.1, 11.2, 11.3と多数の第２供給配線9.1, 9.2, 9.3を有
し、第２供給配線は各第１供給配線において垂直に設けられている。第１および
第２供給配線はそれぞれメモリユニット装置の領域において交差している。図１
におけるメモリユニット装置の構成部材と同一の部材は図２においても同一の番
号で示されている。
【００５２】 第１の書込配線11.1, 11.2および11.3はそれぞれ電流パルス装置３０を介して
制御可能であり、第２の書込配線9.1, 9.2および9.3はそれぞれ電流パルス装置
３２を介して制御可能である。電流パルス装置３０、３２はマイクロプロセッサ
またはセントラルユニットあるいはCPUと接続することができる。本発明の重要
な思想は電流パルスを発生させる手段を用いて、図１に示すような唯一のメモリ
ユニット装置または図２に部分的に示すようなデジタルメモリ装置全体の切り替
え反応を、二つの書込配線において時間構造と電流パルスの強度を最適化するこ
とによって最適化することである。本発明による方法に対して従来のＭＲＡＭメ
モリ装置では、個々のメモリユニット装置のアドレッシングは電流を運ぶ供給配
線９，１１の交差点にあるメモリユニットの位置のみによって決定される。供給
配線の磁界は交差点Ｋでベクトル的に加算され、交差点で磁化反転を可能にする
。この方法の問題点は個々のメモリユニット装置の保持力が不連続性のためにあ
る程度漏れるすることであり、そのために１０nsより小さいインパルスの場合に
書込配線を通る電流を用いて１つのユニットだけを反応させることは困難である
。
【００５３】 以下にパルス持続および電流強度に関して安定した切り替えに適したパラメー
タの組み合わせを求める方法を示す。
【００５４】 前記パラメータを求めるには図３aから図３dに示す２次元の図が適用される。
パルスを印加する前に磁化の方向は−Ｘ方向、すなわちＸ軸において左の方向に
向かうことが望ましい。図３aは磁界パルスの方向および強度の作用として切り
替えプロセスが起こったかどうかを示している。斜線の引かれていない領域は切
り替えプロセスが起こった領域を表し、斜線の引かれた領域は切り替えプロセス
が起こらなかった領域を表す。図３aから図３dの各点は切り替えパルスの値に対
応し、中心点から具体的な点に向かう方向はユニットにおける磁界パルスの方向
を表し、距離は磁界パルスの強度を表す。円は同じ強度のパルスを意味する。図
３aから図３dに示される安定した切り替えおよび非切り替え領域は以下のパラメ
ータに基づくパーマロイ材料について、ランダウ−リフシッツの式（１）から求
められる。
【００５５】 ４πMs=10.8kG、減衰ファクターα＝0.008、Nx=0.008、Ny=0.012、Nz=0.980で
あって、すなわち磁化容易軸はＸ方向に設けられている。
【００５６】 図３aから図３dの図表のうち図３dは長い持続（ｔ＝10ns）のパルス、図３cは
中程度（ｔ＝0.75ns）の持続のパルス、図３aおよび図３bは短い持続のパルス（
ｔ＝0.5nsおよびt=0.25 ns）を示している。切り替え領域と非切り替え領域を分
割する線（単数または複数）１９８がパルス持続に敏感に依存することが明らか
にわかる。
【００５７】 所定のユニットの形状に対して、図３aから図３dに示すような図表から安定し
た切り替えが出現可能な値が得られる。
【００５８】 以下においてまずユニットが二つの互いに交差するアドレス配線によってアド
レッシングされる、すなわち各アドレス配線は電流を流した場合、該アドレス配
線の下方に設けられた全てのメモリユニットにおいて該アドレス配線に対して垂
直に磁界を作り出す場合について考察する。その場合、アドレッシングされたメ
モリユニットでは交差領域において二つのアドレス配線の磁界がベクトル的に加
算される。説明を容易にするために二つのアドレス配線が図３ｄに示されるよう
にβ＝９０°で交差すると想定すると、水平なアドレス配線は垂直な磁界を作り
、この垂直な磁界については磁界強度に応じた切り替え反応をｙ軸上で、例えば
Yoにおいて読みとることができる。同様に垂直なアドレス配線についてはｘ軸上
で、例えばXoにおいて読みとることができる。水平なアドレス配線における磁界
の終点である点Yoは番号２０２で示され、垂直なアドレス配線における磁界の終
点である点Xoは番号２００で示される。交差領域における切り替え反応は発生す
る磁界の終点を表し、番号２０４で示される座標（Xo,Yo）において直接的に読
みとられる。安定した切り替えが実現されるのは以下のような場合である。 （i） 点（±Xo,0），（0,±Yo）が非切り替え領域にある場合、すなわち配線に
印加されたパルスが、配線が互いに交差しないメモリユニットにおいてメモリユ
ニットの磁化の切り替えを起こさない場合。 （ii） 配線が互いに交差するメモリユニットにおいて、切り替え点（Xo,Yo）に
よって表わされる発生する磁界パルスが磁化の切り替えを起こす場合。図では-X
から＋Ｘ方向に向かって切り替えられる。 （iii） 全ての点（±Xo,0），（0,±Yo）および切り替え点（Xo,Yo）が切り替
えと非切り替えを分離する線からできるだけ遠く離れて設けられている場合。
【００５９】 図３ｄに示されるように、長いパルスに関しては前記の条件は問題がないが、
短いパルスについては問題がある。
【００６０】 図に示す場合では、適用されたパルス持続および電流強度において点Xo,Yoは
切り替え領域（斜線の引かれていない、明るい領域）にある。所定のパルス持続
の値および形状に対しては、前記の方法を用いると、異なるパルス持続に対して
安定した切り替えが行われるような印加すべきパルス強度を見いだすことができ
る。
【００６１】 以上の説明および図３ｄに示される例においては互いに交差する配線のなす角
度βは９０°であったが次に考察するのは、アドレス配線がなす角度βが９０°
ではない場合である。このような場合は図３aから図３cに示されている。この角
度はおよそ４５°である。図表においてベクトル±Ｈ１,±Ｈ２を有する終点２
００，２０２（非切り替え、黒い矢印）とベクトルＨ１＋Ｈ２を有する終点２０
４（切り替え、破線で示された矢印）が切り替えと非切り替えを分離する線１９
８から十分遠くに離れており、ベクトル±Ｈ１,±Ｈ２を有する終点２００，２
０２が非切り替え領域（斜線が引かれた暗い領域）にあって、ベクトルＨ１＋Ｈ
２を有する終点２０４が切り替え領域（斜線が引かれていない明るい領域）にあ
る場合、安定した切り替えが実現される。
【００６２】 さらに同じ方向に向いた磁界パルスを用いてその時々の磁化の状態を逆転させ
ることも可能である。これは図３eに示されている。この図ではアドレッシング
されたメモリユニットにおいて二つのアドレス配線は平行に設けられている。ベ
クトル±Ｈ１,±Ｈ２を有する終点２００，２０２（非切り替え）およびベクト
ルＨ１＋Ｈ２を有する終点２０４（切り替え）が記載され、Ｈ１とＨ２はほぼ平
行に設けられている。図３eから直接的にわかる通り、パルス持続がt=0.25と短
い場合、このような配置においてそれぞれの逆転された状態への安定した切り替
えが実現されるが、この場合も切り替えと非切り替えを分離する線から十分な距
離を取るという条件は保持される。
【００６３】 図３aから図３eに示されるようにパルス持続、パルス強度およびアドレス配線
の角度βを互いに好適に選択することによって、パルス持続が短い場合に安定し
た切り替えを実現することができる。その理由はパルスの終点における歳差作用
が抑制されるからである。
【００６４】 続く図４aから図４e、図５aから図５eでは、図３aから図３eに示すような２次
元の図表におけるさまざまな場所に対して時間的な展開およびさまざまな磁化要
素ｍｘ,ｍｙ,ｍｚが示されている。図表では磁化要素ｍｘ,ｍｙ,ｍｚは考察され
ている層、この場合はパーマロイ層の飽和磁化Ｍｚに基準をあわせた磁化Ｍｘ，
Ｍｙ，Ｍｚを表している。
【００６５】 図４aから図４eに示す実施の形態では磁界パルスは持続が2.75nsの方形パルス
である。磁界を印加する前に磁化は-ｘ方向に向けられている。図４aにおいて斜
線を引かれていない領域は磁化が＋Ｘ方向に有効に切り替えられる領域である。
図４aにおける円形の座表系によって磁界パルスの強度と方向を設定することが
できる。中心のパルス強度は０であり、座表系の隣接する円の距離は２５ 0eで
ある。４bから４eの４つの図表は図表４aにおいて得られた磁界パルスの状態に
応じた磁化の時間的な展開、ｍｘ,ｍｙ,ｍｚを示している。どのパルスにおいて
も磁界パルスの最初と最後に強いノッキング、すなわち磁化の変動が観察される
。図４aからeからわかるように発生する磁界パルスの強度が小さすぎる場合、切
り替えは全く実現されない。
【００６６】 図４aには図４bから図４eに示される様々な場合について、発生する磁界パル
スの強度と方向がb,c,d,eの文字で記載されている。
【００６７】 図４c,図４dの場合には磁化の切り替えは−Ｘ方向から＋Ｘ方向に向かって実
現される。図４b,４eの場合には切り替えが起こらない。
【００６８】 図５aから図５eではパルス持続が0.25nsの短い切り替えパルスに対する磁化ｍ
ｘ,ｍｙ,ｍｚの時間的な展開が示されている。図５aにおいて発生する磁界パル
スに対して示される２次元的な図は、図４aに示されるより長い2.75nsのパルス
の場合と全く別の形を示している。
【００６９】 発生する磁界パルスが切り替えの起こらない状態における磁化の方向、すなわ
ち−Ｘ方向を示している場合にも切り替えは可能である。
【００７０】 図５cから図５eに示される場合、磁化の最終状態は図４cから図４eに示される
場合と同様である。図４bに示される場合とは逆に、図５bの場合は切り替えが起
こる。その理由はパルスの長さが0.2から0.6nsと短い場合は切り替え工程が歳差
作用によって支配されるからである。このような反応が及ぼす作用は特に図５c
に示されている。パルス持続内での磁化の完全な切り替えが認められ、「ノッキ
ング」も全くみられない。磁化の切り替えは磁化の緩和時間よりも大幅に短い時
間スケールで行われる。このような反応の理由は磁化のｚ成分が０を通過する時
、発生する磁界パルスがちょうど０に低下する、すなわち停止されるためである
。この点はエネルギー的な観点からも有利である。なぜならこの点において磁界
から得られるゼーマン＝エネルギーが最大となるからである。
【００７１】 超高速の切り替えを行うためには図６ｃに示す場合のように「ノッキング」を
完全に抑制することができれば特に有利である。なぜならその場合アイドル時間
が最小となるからである。これによってメモリユニットを、直接的に連続する切
り替えパルスにおいて、＋Ｘ方向および−Ｘ方向の磁化状態の間で迅速かつ完全
に往復的に切り替えることが可能となる。
【００７２】 図６aから図６cは切り替えまたは非切り替え領域の分離線１９８に及ぼすパル
ス形の影響を示している。前記の全ての２次元の図の場合と同様に、磁化は切り
替えの前に−Ｘ方向に設けられている。−Ｘ方向から＋Ｘ方向へ切り替えが行わ
れる。左側は方形パルス形の場合の切り替え／非切り替え領域を示している。右
側は上昇および下降エッジを備えたパルスの場合の切り替え／非切り替え領域を
示している。
【００７３】 図６aはパルス持続が0.25nsであり、工程は歳差作用によって支配されている
。
【００７４】 図６bはパルス持続が1.40nsの移行工程を示している。
【００７５】 図６c は減衰によって支配されたパルス持続が2.75nsの領域を示している。
【００７６】 以下に本発明による電流パルスを用いた切り替え反応をもう一度図７から１０
に基づいて明らかにする。
【００７７】 図７は図８，９で用いられたパラメータをメモリユニット装置の断面図に基づ
いて示している。
【００７８】 メモリユニット装置はここでも第１の磁性層３および楕円形の第２磁性層５を
有している。異方性を有する第２の磁性層の磁化容易方向は楕円の長軸方向に沿
っており、従って記載された座標系ではＸ軸H(t)に沿っている。
【００７９】 磁化容易方向に対して垂直な方向はＹ軸によって表され、メモリユニット全体
に対して垂直な方向はＺ軸によって表される。
【００８０】 書込配線９，１１を通る電流パルスによって図７に記載された磁界H(t)が作ら
れ、この磁界は磁化容易方向に平行成分Ｈp(t)と、磁化容易方向に垂直成分Ｈs(
t)から合成される。
【００８１】 発生する磁界は磁界と磁化容易方向との間に角度θを有する。前記の図４から
７の２次元の図表では、これは配線が交差するメモリユニットにおける磁界パル
スのベクトルと、これらの実施の形態では磁化容易方向と一致するＸ軸との間の
角度であった。
【００８２】 時間に依存した磁界によって時間に依存した磁化の経過m(t)が生まれ、この経
過は前に詳しく説明したように構成成分mx(t), my(t), mz(t)に分岐される。
【００８３】 図８では角度θに依存して３つの基準要素ｍｘ,ｍｙ,ｍｚに分岐される磁化の
経過が示されている。この角度は磁化容易方向を備えて印加される磁界H(t)を含
む。明らかにわかるように、基準値１を有する第１の例えば平行な磁化の方向か
ら基準値−１を有する逆平行の磁化の方向への切り替えは、磁化のＸ成分におい
てそれぞれ角度θ＝１３５°の場合の方が１５８°の場合よりもはるかに迅速に
実現される。
【００８４】 第１の場合において、磁化容易方向に対して平行および垂直な方向に対するパ
ルスの持続時間は12.4nsで、磁界強度Hpは - 0.005 すなわち軟磁性層の飽和磁
化の-0.5% 、磁界強度Hsは 0.002 すなわち軟磁性層の飽和磁化の0.2%である。
【００８５】 図８bに示される実施の形態では磁界強度Hpは - 0.005、磁界強度Hsは0.005で
角度θは１３５°となる。単極性パルスのパルス持続は磁化容易方向に対して平
行な場合でも垂直な場合でも5nsである。明らかにわかるとおり、角度θ＝１３
５°の場合の方が、θ＝１５８°の場合に対してほぼ２倍の早さでメモリユニッ
トの切り替えが行われる。
【００８６】 図９では磁化容易方向に対して平行および垂直な磁界の電流強度の比率に基づ
いて、角度θ＝１５８°が保持された。磁界強度Hpは - 0.005で、磁界強度Hsは
0.002である。
【００８７】 図９aでは単極性パルスのパルス持続は磁化容易方向に対して平行な場合でも
垂直な場合でも6.2nsである。明らかにわかるとおりこのパルス持続は磁化mxを
平行な状態１から逆平行な状態−１に切り替えるには不十分である。このために
は図６bに示すようなはるかに長い時間の持続が必要である。パルス持続が図６b
に示すように磁化容易方向に対して垂直な場合でも、平行な場合でも12.4nsであ
れば、切り替えは実現される。
【００８８】 前記の点から明らかなように、所定の角度θにおいて、個々のメモリユニット
の選択またはアドレッシングはパルス持続を相応に選択することによってのみ実
現される。
【００８９】 図１０aおよび図１０bから明らかなように、本発明の方法によって反応するの
は電流を通す配線が交差するメモリユニットのみである。隣接するメモリユニッ
トは配線の一方に電流が通っていても、影響を及ぼされない。なぜなら隣接する
メモリユニットでは磁界、磁界の方向、時間からなるパラメータの組み合わせが
磁化の切り替えを不可能にするためである。図１０aでは角度θ＝１８０°、す
なわち磁界が磁化容易方向に対して平行にのみ印加されている。つまりHpは - 0
.005でHsは０である。Ts=Tp=5nsのインパルスは要素ｍｘ,ｍｙ,ｍｚに何の影響
も及ぼさない。
【００９０】 図１０bには磁化容易方向に対して垂直な磁界を形成する電流、すなわちθ＝
９０°について、磁化ｍｘ,ｍｙ,ｍｚの経過が示されている。パルス持続はTs=T
p=5nsで、Hpは０、Hsは0.005である。25nsというある程度の時間の後にこの場合
も電流が発生する前の時点で磁化が実現され、電流が通る配線が交差する領域に
おけるようなＭｘ要素の切り替えは起こらない。前記の全ての磁界についての記
載は軟磁性層５の飽和磁化に関するものであり、例えば0.005は飽和磁化の-0.5%
、0.002 は0.2%を意味する。
【００９１】 従って本発明による方法により、初めて以下のような方法が実現される。すな
わち個々の電流パルスによって、また電流強度およびパルス持続との関連で個々
の電流パルスを好適に選択することにより、デジタル磁気メモリアレイにおいて
、確実にかつ隣接するユニットに影響することなく磁気メモリユニットが操作さ
れる（磁気メモリユニットに作用する？）。この方法では１０ns以下、好適には
５ns以下の迅速な切り替え時間が低い電流の定量で実現される。また本発明の特
に好適な実施の形態では、電流パルスの持続は切り替えに必要な電力消費が最小
化されるように選択される。
【図面の簡単な説明】
【図１】 （ａ）本発明によるメモリユニット装置の断面図である。（ｂ
）本発明によるメモリユニット装置の平面図である。
【図２】 図１によるメモリユニット装置のアレイである。
【図３】 （ａ）θ＝９０°またはθ＝４５°で交差する配線に対するパ
ルス持続および磁界強度による切り替え領域および非切り替え領域を示す図であ
る。（ｂ）θ＝９０°またはθ＝４５°で交差する配線に対するパルス持続およ
び磁界強度による切り替え領域および非切り替え領域を示す図である。（ｃ）θ
＝９０°またはθ＝４５°で交差する配線に対するパルス持続および磁界強度に
よる切り替え領域および非切り替え領域を示す図である。（ｄ）θ＝９０°また
はθ＝４５°で交差する配線に対するパルス持続および磁界強度による切り替え
領域および非切り替え領域を示す図である。（ｅ）t = 0.25nsのパルス持続に対
する安定した切り替え領域および平行するアドレス配線を示す図である。
【図４】 （ａ）t = 2.75nsの方形パルスに対する切り替え領域および非
切り替え領域を示す図である。（ｂ）図４（ａ）のｂにおける発生する磁界パル
スの強度と方向を示す図である。（ｃ）図４（ａ）のｃにおける発生する磁界パ
ルスの強度と方向を示す図である。（ｄ）図４（ａ）のｄにおける発生する磁界
パルスの強度と方向を示す図である。（ｅ）図４（ａ）のｅにおける発生する磁
界パルスの強度と方向を示す図である。
【図５】 （ａ）t = 0.25nsの方形パルスに対する切り替え領域および非
切り替え領域を示す図である。（ｂ）図４（ａ）のｂにおける発生する磁界パル
スの強度と方向を示す図である。（ｃ）図４（ａ）のｃにおける発生する磁界パ
ルスの強度と方向を示す図である。（ｄ）図４（ａ）のｄにおける発生する磁界
パルスの強度と方向を示す図である。（ｅ）図４（ａ）のｅにおける発生する磁
界パルスの強度と方向を示す図である。
【図６】 （ａ）様々なパルス形およびパルス持続に対する切り替え領域
および非切り替え領域を示す図である。（ｂ）様々なパルス形およびパルス持続
に対する切り替え領域および非切り替え領域を示す図である。（ｃ）様々なパル
ス形およびパルス持続に対する切り替え領域および非切り替え領域を示す図であ
る。
【図７】 本発明によるメモリユニットの断面図および座標系を示す図で
ある。
【図８】 （ａ）角度θ＝１５８°を与えながら異なる電流強度の単極性
パルスを印加したときの磁化の経過を示す図である。（ｂ）角度θ＝１３５°を
与えながら異なる電流強度の単極性パルスを印加したときの磁化の経過を示す図
である。
【図９】 （ａ）角度θを固定し、単極性パルスの持続を変えた場合の磁
化の経過を示す図である。（ｂ）角度θを固定し、単極性パルスの持続を変えた
場合の磁化の経過を示す図である。
【図１０】 （ａ）交差する配線を有する反応するメモリユニットに隣接
するメモリユニットの磁化の経過を示す図である。（ｂ）交差する配線を有する
反応するメモリユニットに隣接するメモリユニットの磁化の経過を示す図である
。
【符号の説明】
３ 第１の磁性層 ５ 第２の磁性層 ７ 中間層 ９，１１ 配線 ２０，２２ 電流発生装置及び／又は電流パルス発生装置
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年７月１４日（２０００．７．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】 本発明の課題は前記のような従来技術の欠点を防止し、特に切り替え工程が時
間的な観点からも、個々のユニットの選択に関しても最適化される、すなわち切
り替え時間が非常に短くなる磁気メモリユニット装置を提供することである。特
に多数のメモリユニットまたはメモリユニット装置を例えばマトリックス形式ま
たはアレイの一つのデジタルメモリ装置にまとめる場合、素材の特性が許容誤差
の範囲でユニットごとに変動したとしても、アドレッシングされたユニットは確
実かつ迅速に切り替えられなければならない。 Everitt. B. A. その他による１９９７年４月１５日発行のJournal od Applie
d Physics, Vol 81, No.8, Part 2Aの4020-4022頁、XP000702728 ISSN:0021-897
9に記載の“Size Dependence of Switching Thresholds for Pseudo Spin Valve
MRAM Cells”から、第１および第２の磁性層、中間層、二つの互いに交差する
配線および磁化を切り替えるための手段を有してなるデジタルメモリユニット装
置が周知となっている。前記Everitt. B. A. その他の著書から周知のメモリユ
ニット装置は１nsのオーダーにおいてビット＝切り替え時間で作動するが、電流
パルスの長さについては記載されていない。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 読取／書込操作のためのデジタル磁気メモリユニット装置
    であって、 該装置は第１および第２磁性層（３，５）を有し、デジタル情報を記憶するた
    めの該層の磁化は互いに平行または逆平行に向けられ、前記磁性層の少なくとも
    １つは磁気異方性を有し、 前記装置は、第１および第２磁性層の間に中間層（７）および読取／書込電流
    を通すために少なくとも２つの互いに交差する配線（９，１１）と、 前記磁性層の少なくとも１つの磁化を平行な方向から逆平行な方向にまたはそ
    の逆に切り替える手段とを有し、 前記切り替え手段は少なくとも２つの互いに交差する配線の第１および第２配
    線を通る電流及び／又は電流パルスを作り出すための装置（２０，２２）を有し
    てなるデジタルメモリユニット装置において、 前記配線は所定の角度βをなして交差し、その結果前記メモリユニット装置の
    交差領域において、パルス持続が１０ns以下の電流パルスによって、磁化を平行
    な方向から逆平行な方向にまたはその逆に、完全かつ確実に切り替えることを特
    徴とするデジタルメモリユニット装置。
  2. 【請求項２】 前記角度β＝９０°であって、前記配線が互いに垂直に設
    けられていることを特徴とする請求項１に記載のデジタルメモリユニット装置。
  3. 【請求項３】 前記角度βが以下の範囲０＜β＜９０°から選択されてい
    ることを特徴とする請求項１に記載のデジタルメモリユニット装置。
  4. 【請求項４】 前記互いに交差する配線は少なくとも部分的に互いに平行
    に設けられていることを特徴とする請求項１に記載のデジタルメモリユニット装
    置。
  5. 【請求項５】 前記電流及び／又は電流パルスの強度の比率を互いに調整
    し、磁化を切り替えるための磁界が前記異方性を有する層の磁化容易方向に対し
    て所定の角度θを有することを特徴とする請求項１から請求項４のいずれか一項
    に記載のデジタルメモリユニット装置。
  6. 【請求項６】 前記電流パルスが単極性パルスであることを特徴とする請
    求項１から請求項５のいずれか一項に記載のデジタルメモリユニット装置。
  7. 【請求項７】 前記電流パルスが前記磁化容易方向に対して垂直に磁界を
    作り出す配線に両極性パルスが印加され、他方の配線には静電気または電流パル
    スが印加されることを特徴とする請求項１から請求項６のいずれか一項に記載の
    デジタルメモリユニット装置。
  8. 【請求項８】 前記異方性を有する第１磁性層が成長プロセス及び／又は
    形体異方性に基づいて単軸性の磁気異方性を有することを特徴とする請求項項１
    から請求項７のいずれか一項に記載のデジタルメモリユニット装置。
  9. 【請求項９】 前記二つの磁性層のうちの１つが他方の磁性層よりも硬磁
    性であることを特徴とする請求項項１から請求項８のいずれか一項に記載のデジ
    タルメモリユニット装置。
  10. 【請求項１０】 二つの磁性層のうちの一つにおいて磁化の相対的な方向
    を変化させることによりデジタルメモリユニット装置においてデジタル情報の読
    取／書込を行う方法であって、 前記メモリユニット装置は第１および第２磁性層（３，５）を有し、デジタル
    情報を記憶するための該層の磁化は互いに平行または逆平行に向けられ、前記メ
    モリユニットは、さらに第１および第２磁性層の間の中間層および読取および書
    込電流を通すための少なくとも２つの互いに交差する配線を有してなり、 前記方法は以下の工程、すなわち、 前記少なくとも２つの互いに交差する配線に電流及び／又は電流パルスが印加
    され、前記電流パルスのパルス持続が１０nsより短いことを特徴とする工程と、 前記配線の交差領域において前記磁化容易方向に対して角度θをなして磁界が
    形成され、その結果磁化の相対的な方向が変化され、磁化が平行な方向から逆平
    行な方向に完全かつ確実に切り替えられる工程とを有するデジタルメモリユニッ
    ト装置においてデジタル情報の読取／書込を行うための方法。
  11. 【請求項１１】 前記磁化容易方向に対する所定の角度θは電流インパル
    ス及び／又は電流の電流強度の比率によって互いに調整されることを特徴とする
    請求項１０に記載の方法。
  12. 【請求項１２】 前記電流パルスが単極性パルスであることを特徴とする
    請求項１０または請求項１１のいずれかに記載の方法。
  13. 【請求項１３】 前記電流が前記軽い磁化に対して垂直に磁界を作り出す
    配線に印加される電流パルスが両極性パルスであり、他方の配線には静電気また
    は電流パルスが印加されることを特徴とする請求項１０から請求項１２のいずれ
    か一項に記載の方法。
  14. 【請求項１４】 前記他方の配線に印加される電流パルスの持続が、前記
    電流が前記磁化容易方向に対して垂直に磁界を作り出す配線に印加される両極性
    電流の半波長よりも大きいことを特徴とする請求項１３に記載の方法。
  15. 【請求項１５】 前記電流パルスのパルス持続がさらに、完全な切り替え
    と同時に出力消費が最小となるように選択されることを特徴とする請求項１０か
    ら請求項１４のいずれか一項に記載の方法。
  16. 【請求項１６】 個々のメモリユニット装置の領域で少なくとも二つの配
    線が交差することを特徴とする請求項１から請求項９のいずれか一項に記載の多
    数のメモリユニット装置を有するデジタルメモリ装置。
  17. 【請求項１７】 電流インパルスの持続が１０nsより小さく、角度θの場
    合、前記電流及び／又は電流パルスの強度の比率は、所定の唯一のメモリユニッ
    ト装置において隣接するユニットの状態に影響を及ぼすことなく磁化の切り替え
    が完全に行われるように選択されることを特徴とする請求項１６に記載のデジタ
    ルメモリ装置。
  18. 【請求項１８】 前記電流パルスの持続がさらに、完全な切り替えと同時
    に出力消費が最小となるように選択されることを特徴とする請求項１６から請求
    項１７のいずれかに記載のデジタルメモリ装置。
  19. 【請求項１９】 多数のメモリユニット装置がマトリックス状に配設され
    ていることを特徴とする請求項１６から請求項１８のいずれか一項に記載のデジ
    タルメモリ装置。
  20. 【請求項２０】 マトリックス状に配設されたメモリユニット装置の横列
    及び／又は縦列に設けられた多数の配線に、共通の切り替え手段が配設されてい
    ることを特徴とする請求項１９に記載のデジタルメモリ装置。
  21. 【請求項２１】 前記より硬磁性の層が多数のメモリユニットを通過する
    層であることを特徴とする請求項１７から請求項２０のいずれか一項に記載のデ
    ジタルメモリ装置。
  22. 【請求項２２】 前記配線が所定の角度βで互いに交差することを特徴と
    する請求項１６から請求項２１のいずれか一項に記載のデジタルメモリ装置。
  23. 【請求項２３】 前記所定の角度β＝９０°であることを特徴とする請求
    項２２に記載のデジタルメモリ装置。
  24. 【請求項２４】 前記配線は少なくとも部分的に互いに平行に設けられて
    いることを特徴とする請求項２２に記載のデジタルメモリ装置。
  25. 【請求項２５】 請求項１０から請求項１４のいずれか一項に記載の方法
    によって電流及び／又は電流パルスが印加される前記配線が交差する前記多数の
    メモリユニット装置から、メモリユニット装置が選択され、このメモリユニット
    装置の前記二つの層の一方において磁化の相対的な方向を変化させることによっ
    てデジタル情報が前記メモリユニット装置に書き込まれ、あるいは読みとられ、
    それによって隣接するユニットが影響をうけないことを特徴とする請求項１６か
    ら請求項２４のいずれか一項に記載のデジタルメモリ装置においてデジタル情報
    を読取／書込を行う方法。
JP2000551392A 1998-05-28 1999-05-27 Ｍｒａｍメモリ装置およびこのようなメモリ装置におけるデジタル情報の読取／書込方法 Withdrawn JP2002517083A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19823826A DE19823826A1 (de) 1998-05-28 1998-05-28 MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
DE19823826.6 1998-05-28
PCT/EP1999/003668 WO1999062069A1 (de) 1998-05-28 1999-05-27 Mram-speicher sowie verfahren zum lesen/schreiben digitaler information in einen derartigen speicher

Publications (1)

Publication Number Publication Date
JP2002517083A true JP2002517083A (ja) 2002-06-11

Family

ID=7869156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000551392A Withdrawn JP2002517083A (ja) 1998-05-28 1999-05-27 Ｍｒａｍメモリ装置およびこのようなメモリ装置におけるデジタル情報の読取／書込方法

Country Status (6)

Country Link
US (1) US6674662B1 (ja)
EP (1) EP1082725B1 (ja)
JP (1) JP2002517083A (ja)
AU (1) AU4501599A (ja)
DE (2) DE19823826A1 (ja)
WO (1) WO1999062069A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038812A1 (ja) * 2003-09-16 2005-04-28 Nec Corporation 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
JP2011520329A (ja) * 2008-04-16 2011-07-14 センター ナショナル ドゥ ラ リシェルシェ サイエンティフィック 論理関数を実行するための磁気デバイス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236590B1 (en) * 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
DE10107380C1 (de) 2001-02-16 2002-07-25 Infineon Technologies Ag Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6879512B2 (en) 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US6633498B1 (en) * 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
EP1684305B1 (en) 2005-01-14 2011-05-11 Bundesrepublik Deutschland, vertr. durch das Bundesministerium f. Wirtschaft und Technologie, Magnetic memory device and method of magnetization reversal of the magnetization of at least one magnetic memory element
US7593184B2 (en) * 2005-10-24 2009-09-22 Seagate Technology Llc Rotating write field generated by circulating domain walls in a magnetic ring: a DC-driven high-frequency oscillator
GB2436893A (en) * 2006-03-31 2007-10-10 Seiko Epson Corp Inkjet printing of cross point passive matrix devices
US20090027948A1 (en) * 2007-07-24 2009-01-29 Manfred Ruehrig Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module
US7532506B2 (en) 2007-09-17 2009-05-12 Qimonda Ag Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH041990A (ja) * 1990-04-18 1992-01-07 Nec Corp 磁気記憶素子とそのアクセス方法
US5448515A (en) * 1992-09-02 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory and recording/reproduction method therefor
JP3184352B2 (ja) 1993-02-18 2001-07-09 松下電器産業株式会社 メモリー素子
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5477482A (en) 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5587943A (en) 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
JP3207094B2 (ja) 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
DE19534856A1 (de) 1995-09-20 1997-03-27 Forschungszentrum Juelich Gmbh Digitale Speichereinrichtung für Lese- und Schreiboperationen sowie ein Verfahren zu deren Herstellung
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5703805A (en) 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5768181A (en) * 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038812A1 (ja) * 2003-09-16 2005-04-28 Nec Corporation 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
JPWO2005038812A1 (ja) * 2003-09-16 2007-11-22 日本電気株式会社 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
JP4655936B2 (ja) * 2003-09-16 2011-03-23 日本電気株式会社 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
JP2011520329A (ja) * 2008-04-16 2011-07-14 センター ナショナル ドゥ ラ リシェルシェ サイエンティフィック 論理関数を実行するための磁気デバイス

Also Published As

Publication number Publication date
EP1082725B1 (de) 2002-10-02
DE19823826A1 (de) 1999-12-02
EP1082725A1 (de) 2001-03-14
DE59902950D1 (de) 2002-11-07
US6674662B1 (en) 2004-01-06
AU4501599A (en) 1999-12-13
WO1999062069A1 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
KR100898875B1 (ko) 스케일링 가능한 ｍｒａｍ 소자에의 기록
US7149106B2 (en) Spin-transfer based MRAM using angular-dependent selectivity
JP4954445B2 (ja) 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法
US8508004B2 (en) Magnetic element having reduced current density
JP2002517083A (ja) Ｍｒａｍメモリ装置およびこのようなメモリ装置におけるデジタル情報の読取／書込方法
CN101546808B (zh) 磁阻效应元件和磁性随机存取存储器
US7502248B2 (en) Multi-bit magnetic random access memory device
US20140008743A1 (en) Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20090096043A1 (en) MRAM with means of controlling magnetic anisotropy
CN107093449A (zh) 磁性隧道结（mtj）和方法,以及使用其的磁性随机存取存储器（mram）
JPH11273336A (ja) 反転用の中心核形成を備えた細長い磁気ｒａｍセル
CN101329897A (zh) 编程存储器单元的方法
US11211117B2 (en) Ferrimagnetic/ferromagnetic exchange bilayers for use as a fixed magnetic layer in a superconducting-based memory device
US20060146598A1 (en) Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
KR20060122812A (ko) 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법
US7630231B2 (en) Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
JP2003037252A (ja) 低電力ｍｒａｍメモリアレイ
CN102918649A (zh) 磁性随机存取存储器设备和生产磁性随机存取存储器设备的方法
US20050174836A1 (en) Multilayer pinned reference layer for a magnetic storage device
US20220385292A1 (en) Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
US20130285700A1 (en) Non-volatile logic operation device
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
Fassbender et al. Numerical investigations on the switching behavior of magnetic tunnel junctions in the quasi-static and dynamic regime
Wang et al. Faster and denser spin-tunneling random access memory (STram)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801