JP2003037252A - 低電力ｍｒａｍメモリアレイ - Google Patents
低電力ｍｒａｍメモリアレイInfo
- Publication number
- JP2003037252A JP2003037252A JP2002155028A JP2002155028A JP2003037252A JP 2003037252 A JP2003037252 A JP 2003037252A JP 2002155028 A JP2002155028 A JP 2002155028A JP 2002155028 A JP2002155028 A JP 2002155028A JP 2003037252 A JP2003037252 A JP 2003037252A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- word
- memory cell
- bit
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
(57)【要約】
【課題】MRAMメモリアレイにおいて、ワート゛ラインおよびヒ゛ットラインに
必要とされる電流を低減させること。 【解決手段】非線形ワート゛ライン(110)と線形ヒ゛ットライン(120)と
を有するMRAMメモリアレイ(100)。ワート゛ライン(110)は、メモリセル位置
(130)でヒ゛ットライン(120)と交差し、交点においてヒ゛ットライン(1
20)と同延にある。電流がワート゛ラインおよびヒ゛ットライン(110,12
0)に流れると、ワート゛ライン(110)およびヒ゛ットライン(120)によっ
て同延部分に生じる磁界は、実質的に整列する。その結
果生じる磁界の大きさは、従来の直交配置によるものよ
り大きい。ワート゛ライン(110)およびヒ゛ットライン(120)によって生
成される磁界の増加によって、より少ないワート゛電流およ
びヒ゛ット電流を用いることができ、メモリアレイ(100)の大きさ
が低減される。メモリセルアレイ(100)は、磁性層(162)を有する
メモリセル(150)を用いて横方向磁界を生成することができ
る。横方向磁界は、ワート゛ライン及びヒ゛ットライン(110,120)によ
って生成される磁界に対して直交方向に配置され、メモリセ
ル(150)の切替の再現性を増大させる。また、横方向磁界
によって、メモリセル(150)を切り替えるのに必要な電流が低
減される。
必要とされる電流を低減させること。 【解決手段】非線形ワート゛ライン(110)と線形ヒ゛ットライン(120)と
を有するMRAMメモリアレイ(100)。ワート゛ライン(110)は、メモリセル位置
(130)でヒ゛ットライン(120)と交差し、交点においてヒ゛ットライン(1
20)と同延にある。電流がワート゛ラインおよびヒ゛ットライン(110,12
0)に流れると、ワート゛ライン(110)およびヒ゛ットライン(120)によっ
て同延部分に生じる磁界は、実質的に整列する。その結
果生じる磁界の大きさは、従来の直交配置によるものよ
り大きい。ワート゛ライン(110)およびヒ゛ットライン(120)によって生
成される磁界の増加によって、より少ないワート゛電流およ
びヒ゛ット電流を用いることができ、メモリアレイ(100)の大きさ
が低減される。メモリセルアレイ(100)は、磁性層(162)を有する
メモリセル(150)を用いて横方向磁界を生成することができ
る。横方向磁界は、ワート゛ライン及びヒ゛ットライン(110,120)によ
って生成される磁界に対して直交方向に配置され、メモリセ
ル(150)の切替の再現性を増大させる。また、横方向磁界
によって、メモリセル(150)を切り替えるのに必要な電流が低
減される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ記憶用のラ
ンダムアクセスメモリに関する。より詳細には、本発明
は、電力要件が低減された磁気ランダムアクセスメモリ
アレイに関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（「ＭＲＡ
Ｍ」）は、長期データ記憶に用いられる不揮発性メモリ
の一種である。ＭＲＡＭ装置からのデータのアクセス
は、ハードディスク等の従来の長期記憶装置からのデー
タのアクセスより遥かに高速である。更に、ＭＲＡＭ
は、小型であり、ハードディスクその他の従来の長期記
憶装置よりも消費電力が小さい。 【０００３】一般的なＭＲＡＭ装置は、メモリセルのア
レイを含む。図１は、従来のメモリセルアレイ１０を示
す。メモリセルアレイ１０は、メモリセルアレイ１０の
行に沿って延在するワードライン１４と、メモリセルア
レイ１０の列に沿って延在するビットライン１６とを含
む。メモリセル１２は、各ワードライン１４とビットラ
イン１６との交点に位置する。各メモリセル１２は、情
報のビットを磁化の方向として記憶する。各メモリセル
１２の磁化の方向は、その時々で２つの安定方向のうち
の１つをとる。２つの安定方向、すなわち平行および逆
平行は、２値論理値「１」および「０」を表す。 【０００４】選択されたメモリセル１２の磁化方向は、
そのメモリセル１２で交差するワードライン１４とビッ
トライン１６とに電流を供給することによって切り替え
られる。電流は、接続されると、その選択されたメモリ
セルの磁化方向を平行から逆平行へまたはその逆に切り
替える磁界を生成する。 【０００５】従来のメモリセル１２の磁化方向を、図２
Ａおよび図２Ｂに示す。基準層２４およびデータ記憶層
１８は、メモリセル１２の磁化方向を確定する。データ
記憶層１８は、図２Ａおよび図２Ｂにデータ記憶層１８
上に矢印で示す２つの方向のいずれかの方向に磁化する
ことができる。とり得る２つの磁化方向は、データ記憶
層１８の「磁化容易方向」に整列される。基準層２４
は、固定の、即ち「ピン止めされた」磁化（基準層２４
上に矢印で示す）を有する磁気材料の層を含む。基準層
の磁化は、磁化容易方向に平行な方向にピン止めされて
いる。メモリセル１２で交差するワードライン１４およ
びビットライン１６に供給される電流は、データ記憶層
１８の磁化を、図２Ａおよび図２Ｂに示す状態間で切り
替える。メモリセル１２の磁化の変化による抵抗値の変
化を読み出し回路によって検出し、そのメモリセルの２
値状態を判定することができる。 【０００６】図１、図２Ａおよび図２Ｂに示すように、
ワードライン１４およびビットライン１６は線形であ
り、データ記憶層１８の磁化容易方向は、ワードライン
１４に対して平行になっている。 【０００７】図３は、従来の線形のワードライン１４お
よびビットライン１６によって生成される磁界と、その
結果生じるメモリセル１２の磁化Ｍとを示している。図
３において、ビットライン１６は、メモリセル１２の磁
化Ｍが見えるように、輪郭形態で示されている。ビット
ライン１６を流れる電流Ｉｙによって、磁界Ｈｘが生じ
る。電流Ｉｘがワードライン１４を流れるとき、同様の
磁界Ｈｙが生じる。磁界ＨｘとＨｙとが合わさって、メ
モリセル１２の磁化方向を切り替える。 【０００８】 【発明が解決しようとする課題】磁界ＨｘおよびＨｙが
直交する電流によって生成されるので、磁界Ｈｘおよび
Ｈｙによって生じる切り替え用磁界の大きさは、Ｈｘ＋
Ｈｙの大きさより小さい。したがって、電流Ｉｘおよび
Ｉｙは、完全には利用されない。例えば、磁界Ｈｘと磁
界Ｈｙの大きさが等しい場合、これらによって生じる磁
界は、ワードライン１４およびビットライン１６から４
５度の方向であり、約０．７×（Ｈｘ＋Ｈｙ）の大きさ
である。したがって、ワードラインとビットラインとが
直交関係にあることによって、所望の切り替えを行う磁
界を生成するための電流ＩｘおよびＩｙに対する電流要
件を高いものにしている。 【０００９】メモリアレイの電力消費はＭＲＡＭの用途
において重大な制限要素であるので、ワード電流および
ビット電流が大きいことは、望ましくない。ワード電流
およびビット電流が大きいと、大電流を扱うためにより
大きなビットライン、ワードラインおよび書込み回路が
必要になる。その結果、ＭＲＡＭ装置がより大きく高価
なものになる。したがって、ワードラインおよびビット
ラインに必要とされる電流を低減することが望ましい。 【００１０】したがって、ＭＲＡＭメモリアレイの電力
消費を低減させる必要がある。 【００１１】 【課題を解決するための手段】非線形ワードラインと永
久磁石を有し横方向磁界を生成する低電力ＭＲＡＭメモ
リアレイは、上記必要を満たし、従来のＭＲＡＭ装置に
は無い他の利点を達成する。 【００１２】第1の態様によれば、ＭＲＡＭメモリアレ
イは、メモリセルのアレイと、第１の方向に延在する複
数の非線形のワードラインと、第２の方向に延在する複
数の実質的に線形のビットラインとを備える。ワードラ
インは、メモリセルが位置する複数のメモリセル位置で
ビットラインと交差する。 【００１３】また、第1の態様によれば、非線形ワード
ラインの一部は、ｙ方向においてビットラインの一部と
同延（同じ広がりをもつ状態）にすることができる。ワ
ードラインとビットラインとがｙ方向において同延であ
るので、ワードラインおよびビットラインの電流によっ
て生成される磁界は、この同延部分においてｘ方向に整
列される。これによって、同延部分に生じる磁界の大き
さが増大される。さらに、生じる磁界は、同延部分に位
置するメモリセルの磁化容易方向に、より密接に整列さ
れる。生じる磁界を磁化容易方向と整列させることによ
って、メモリセルの磁化方向を変更するのに必要な磁界
の大きさが低減される。したがって、より小さいワード
電流およびビット電流を用いてメモリセルの２値状態を
切り替えることができ、メモリアレイの電力消費が低減
される。 【００１４】第２の態様によれば、各メモリセルは、メ
モリセルの磁化容易方向に対して横向きの磁化を有する
横配向磁性層を含む。横方向磁界は、メモリセルの切り
替え動作の再現性を向上させ、メモリセルを切り替える
のに必要とされるワード電流およびビット電流を低減す
る。 【００１５】また、第２の態様によれば、横方向磁界を
常に印加できるようにするため、永久磁石を用いて横方
向の磁性層を形成することができる。横方向磁界を生成
するために電流を必要しないので、メモリアレイの電力
消費が更に低減される。 【００１６】他の態様および利点は、添付図面と共に以
下の詳細な説明から明らかとなろう。 【００１７】 【発明の実施の形態】好ましい実施形態および図面を通
して、ＭＲＡＭメモリアレイを説明する。 【００１８】図４は、非線形ワードライン１１０とビッ
トライン１２０とを有するＭＲＡＭメモリアレイ１００
の平面図である。メモリアレイ１００において、ワード
ライン１１０はｘ方向に延在し、ビットライン１２０は
ｙ方向に延在している。ワードライン１１０は、メモリ
セル位置１３０（斜線で示す）において、ビットライン
１２０と交差する。ビットライン１２０は、ワードライ
ン１１０の上に重なり合っているので、図４には、ビッ
トライン１２０間の間隙をつなぐようにワードライン１
１０の一部だけが見えている。符号１５０は、ワードラ
イン１１０とビットライン１２０との間に挟まれたメモ
リセルを示しているが、図４では見えない。メモリセル
１５０は、斜線で示すメモリセル位置のそれぞれに位置
し、ワードライン１１０とビットライン１２０との交差
部分に挟まれている。 【００１９】図４には、例示の目的で、２本のワードラ
イン１１０および８本のビットライン１２０が示され、
これらは、１６のメモリセル位置１３０で交差してい
る。実際には、例えば、１０２４×１０２４以上のメモ
リセルのアレイを用いることができる。 【００２０】書き込み動作の間、メモリアレイ１００
は、書き込み回路（図示せず）に応答して、ワードライ
ン１１０およびビットライン１２０に電流を供給する。
また、メモリアレイ１００には読み出し回路も接続さ
れ、メモリセル１５０の２値状態を検出することができ
る。 【００２１】図５は、非線形ワードライン１１０の平面
図である。図５の実施形態において、非線形ワードライ
ン１１０は、第１の脚１１２、第２の脚１１４、第３の
脚１１６および第４の脚１１８を含む。第１〜第４の脚
１１２、１１４、１１６、１１８は、端部と端部が接続
され、各脚が隣接する脚と直交している。第１〜第４の
脚１１２、１１４、１１６、１１８のパターンを繰返
し、非線形ワードライン１１０を形成する。非線形ワー
ドライン１１０をＭＲＡＭメモリアレイ１００に配置す
るとき、第１の脚１１２および第３の脚１１６は、ｙ方
向においてビットライン１２０の一部と同延にする。 【００２２】図６は、ワードライン１１０の一部とその
ワードライン１１０の電流Ｉｘによって生成される磁界
ＨｘWとを示している。下付きの「Ｗ」は、磁界ＨｘWが
ワードライン１１０によって生成されることを示す。図
７は、ビットライン１２０の一部とそのビットライン１
２０の電流Ｉｙによって生成される磁界ＨｘBとを示し
ている。下付きの「Ｂ」は、磁界ＨｘBがビットライン
１２０によって生成されることを示す。 【００２３】ワードライン１１０およびビットライン１
２０がメモリアレイ１００に配置されるとき、ｙ方向に
延在するワードライン１１０の一部（本実施形態では、
第３の脚１１６）は、ｙ方向においてビットライン１２
０の一部と同延になっている。メモリセル１５０は、そ
れらの部分が同延となるメモリセル位置１３０におい
て、ワードライン１１０とビットライン１２０との間に
挟まれる。この同延部分では、電流ＩｘおよびＩｙが実
質的にｙ方向に整列し、即ち、磁界ＨｘWおよびＨｘBが
実質的にｘ方向に整列することを意味する。したがっ
て、これにより生じる磁界の強度は、およそＨｘW＋Ｈ
ｘBになる。また、結果として生じる磁界は、メモリセ
ル１５０を通過する際にメモリセル１５０の磁化容易方
向（２頭矢印）と整列する。生じる磁界が磁化容易方向
と「実質的に整列する」と述べたのは、生じる磁界がｙ
方向に小さなベクトル成分しか有しないことを意味して
いる。 【００２４】磁界ＨｘWと磁界ＨｘBとを整列させ、その
結果生じる磁界を磁化容易方向に整列させることによっ
て、データ記憶層１５２の磁化の方向を変更するために
必要とされる磁界ＨｘWおよびＨｘBの大きさが低減され
る。したがって、より小さいワード電流およびビット電
流Ｉｘ、Ｉｙを用いてメモリセル１５０の２値状態を切
り替えることができ、メモリアレイ１００の電力消費が
低減される。また、ワード電流およびビット電流Ｉｘ、
Ｉｙを小さくできるということは、より小さいワードラ
インおよびビットライン１１０、１２０を用いることが
でき、メモリアレイ１００の密度を増大させ、コストを
低減させることができることも意味する。 【００２５】図８は、非線形ワードラインの可能な代替
的な実施形態を示す。図８を参照すると、非線形ワード
ライン２１０は、一連の第１、第２、第３および第４の
脚２１２、２１４、２１６、２１８の繰り返しを含んで
いる。第１〜第４の脚２１２、２１４、２１６、２１８
の各々は、隣接する脚と鋭角βを成す。第１の脚２１２
および第３の脚２１６は、メモリセル位置２３０（クロ
スハッチで示す）においてビットライン２２０（１つを
破線で示す）と交差する方向に配置される。電流は位置
間の最短経路を通る傾向があるので、第２および第４の
脚２１４、２１８の長さが長くなっている。したがっ
て、電流Ｉｘは、第１の脚２１２および第３の脚２１６
を通じて実質的にy方向に流れる。この構成により、ｘ
方向の磁界ＨｘWおよびＨｘBがよりよく整列する。 【００２６】図４に示されるＭＲＡＭメモリアレイにお
いて、他の実施形態の非線形ワードラインを用いること
もできる。例えば、図５に示す非線形ワードライン１１
０は、ｙ方向に延在するワードライン１１０の一部を接
続する曲線的な脚部分を含むことができる。さらに、非
線形ワードライン１１０は、ビットライン１２０の一部
と正確に同延の部分を含む必要はない。図８に示すよう
に、ワードラインの一部をずらしていくらか角度を成
し、ワードラインおよびビットラインの電流をよりよく
整列させることもできる。また、それらの部分は、従来
のワードラインとビットラインとの間の角度である９０
度よりも小さい、他の非ゼロの角度で配置することもで
きる。例えば、それらの部分は、ワード電流とビット電
流とが互いに４５度未満になるような方向に配置するこ
とができる。 【００２７】図９は、図４に示したメモリセル１５０を
示している。メモリセル１５０は、スピン依存トンネル
（「ＳＤＴ」）デバイスであってよい。メモリセル１５
０は、２値状態間で切り替え可能な磁化容易方向１６４
を有するデータ記憶層１５２を含む。障壁層１５４は、
データ記憶層１５２をピン層（pinned layer）１５６か
ら分離する。ピン層１５６は、磁界が加えられたときに
回転しないような固定の磁化方向１６６を有する。デー
タ記憶層１５２とピン層１５６の磁化が同じ方向である
場合、磁化方向は「平行である」といわれる。反対方向
である場合、磁化方向は「逆平行である」といわれる。
これら２つの磁気方向は、それぞれ「１」および「０」
の２値状態を表す。 【００２８】データ記憶層１５２とピン層１５６とは、
障壁層１５４によって分離される。障壁層１５４によっ
て、データ記憶層１５２とピン層１５６との間に量子力
学のトンネル効果を発生させることができる。このトン
ネル効果は、電子スピン依存であり、ＳＤＴデバイスの
抵抗を、データ記憶層１５２とピン層１５６との磁化の
相対的な方向の関数とする。 【００２９】ピン層１５６の磁化をピン止め（固定）す
るため、反強磁性ピン止め層（antiferromagnetic pinn
ing layer、以下、ＡＦ層とよぶ）を設ける。ＡＦ層１
５８と横配向磁性層１６２との間に、分離層１６０を設
ける。実施形態に従うと、横配向磁性層１６２は、ｙ軸
の方向に整列する横方向磁界を磁化方向１６８に生成す
る。本発明の実施形態では、ワードラインとビットライ
ンとが実質的に同延になっているので、横配向磁性層１
６２は、メモリセル１５０内で唯一の横方向磁界を生成
することができる。 【００３０】横方向磁界は、データ記憶層１５２の磁界
を単一の経路に沿って一貫して同じ象限において回転さ
せるので、望ましい。これにより、メモリセル１５０の
切り替えの再現性が増大する。また、横方向磁界は、メ
モリセル１５０を切り替えるために必要な電流Ｉｘおよ
びＩｙの量を低減させる。切り替え電流ＩｘおよびＩｙ
を低減させることにって、より小さいワードラインおよ
びビットラインを用いることができるので、メモリセル
密度が増大するという更なる利点が得られる。 【００３１】上記実施形態によれば、横方向磁界を常に
印加することができるので、横配向磁性層１６２を永久
磁石の層で構成することができる。したがって、横方向
磁界を生成するために電流が不要となり、メモリアレイ
の電力要件が低減される。代替的に、横配向磁性層１６
２は、ピン止めされた横方向磁化の層と、その層の磁化
をピン止めするための反強磁性材料のピン止め層とから
構成することができる。 【００３２】横配向磁性層１６２は、様々な磁性材料か
ら作成することができる。例えば、横配向磁性層１６２
は、コバルトおよびクロムの合金から作成することがで
きる。横方向に大きい磁界を加えることによって、横配
向磁性層１６２を室温でセットすることができる。横配
向磁性層１６２の厚さは、所望の横方向磁界を生成する
ように選択される。 【００３３】ＭＲＡＭメモリアレイ１００に用いられる
メモリセル１５０は、ＭＲＡＭメモリアレイ１００に用
いるために適当なメモリセルの唯一の種類ではない。例
えば、巨大磁気抵抗（ＧＭＲ）デバイス等、他の種類の
メモリセルもＭＲＡＭメモリアレイ１００に用いること
ができる。 【００３４】ＭＲＡＭメモリアレイ１００は、多種多様
な用途に用いることができる。１つの一般的な用途とし
ては、ＭＲＡＭ記憶モジュールを有するマシンによって
実施することができる。ＭＲＡＭ記憶モジュールは、長
期記憶用の１つ以上のＭＲＡＭメモリアレイを含むこと
ができる。 【００３５】ノート型コンピュータまたはパーソナルコ
ンピュータ等のマシンの場合、ＭＲＡＭ記憶モジュール
は、複数のＭＲＡＭメモリアレイを含む場合がある。サ
ーバ等の用途の場合、ＭＲＡＭ記憶モジュールは、多数
のＭＲＡＭメモリアレイを含む場合がある。かかるＭＲ
ＡＭ記憶モジュールは、ハードディスク等の従来の長期
記憶装置に置き換え、あるいは、追加することができ
る。 【００３６】ここまで、例示的な実施形態を参照してＭ
ＲＡＭメモリアレイを説明してきたが、当業者にとって
多くの変更が容易に明らかであり、本発明の開示は、そ
れらの変更を包含することを意図している。 【００３７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．メモリセル(150)のアレイと、第１の方向(x)に延在
する複数の非線形のワードライン(110)と、第２の方向
(y)に延在する複数の実質的に線形のビットライン(120)
であって、前記ワードライン(110)が該ビットライン(12
0)と複数のメモリセル位置(130)で交差し、前記メモリ
セル(150)が該メモリセル位置(130)に配置される、複数
のビットライン(120)と、からなるＭＲＡＭメモリアレ
イ(100)。 ２．前記ワードライン(110)は、端部と端部が接続さ
れ、互いにある角度を成して配置された複数の脚(112,1
14,116,118)を含む、項番１のＭＲＡＭメモリアレイ(10
0)。 ３．前記脚(112,114,116,118)のそれぞれが、隣接する
脚(112,114,116,118)と実質的に直交している、項番２
のＭＲＡＭメモリアレイ(100)。 ４．前記脚(112,114,116,118)のそれぞれが、隣接する
脚(112,114,116,118)と鋭角を成している、項番２のＭ
ＲＡＭメモリアレイ(100)。 ５．前記ワードライン(110)の交互の脚(112,114,116,11
8)が、前記メモリセル位置(130)において前記ビットラ
イン(120)の一部と実質的に同延になっている、項番２
のＭＲＡＭメモリアレイ(100)。 ６．前記ワードライン(110)の一部が、前記メモリセル
位置(130)において前記ビットライン(120)の一部と実質
的に同延になっている、項番１のＭＲＡＭメモリアレ
イ。 ７．前記ワードライン(110)の一部が、前記メモリセル
位置(130)において前記ビットライン(120)の一部と平行
になっている、項番６のＭＲＡＭメモリアレイ。 ８．前記メモリセル(150)のそれぞれが、前記第２の方
向(y)に横方向磁界を生成する、項番１のＭＲＡＭメモ
リアレイ。 ９．前記メモリセル(150)のそれぞれは、前記横方向磁
界を生成する横配向磁性層(162)と、磁化容易方向(164)
を有するデータ記憶層(152)と、前記横方向磁界が前記
磁化容易方向(164)を横切るピン層(156)と、を含む、項
番８のＭＲＡＭメモリアレイ(100)。 １０．前記ワードライン(110)は、ワード電流を受容す
るように構成され、前記ビットライン(120)は、ビット
電流を受容するように構成され、ワード電流が、メモリ
セル位置(130)においてビット電流と４５度未満の角度
を成して配置されている、項番１のＭＲＡＭメモリアレ
イ(100)。 【００３８】 【発明の効果】本発明は、上記のように構成することに
よって、ＭＲＡＭメモリアレイにおいて、ワードライン
およびビットラインに必要とされる電流を低減させるこ
とができる。
ンダムアクセスメモリに関する。より詳細には、本発明
は、電力要件が低減された磁気ランダムアクセスメモリ
アレイに関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（「ＭＲＡ
Ｍ」）は、長期データ記憶に用いられる不揮発性メモリ
の一種である。ＭＲＡＭ装置からのデータのアクセス
は、ハードディスク等の従来の長期記憶装置からのデー
タのアクセスより遥かに高速である。更に、ＭＲＡＭ
は、小型であり、ハードディスクその他の従来の長期記
憶装置よりも消費電力が小さい。 【０００３】一般的なＭＲＡＭ装置は、メモリセルのア
レイを含む。図１は、従来のメモリセルアレイ１０を示
す。メモリセルアレイ１０は、メモリセルアレイ１０の
行に沿って延在するワードライン１４と、メモリセルア
レイ１０の列に沿って延在するビットライン１６とを含
む。メモリセル１２は、各ワードライン１４とビットラ
イン１６との交点に位置する。各メモリセル１２は、情
報のビットを磁化の方向として記憶する。各メモリセル
１２の磁化の方向は、その時々で２つの安定方向のうち
の１つをとる。２つの安定方向、すなわち平行および逆
平行は、２値論理値「１」および「０」を表す。 【０００４】選択されたメモリセル１２の磁化方向は、
そのメモリセル１２で交差するワードライン１４とビッ
トライン１６とに電流を供給することによって切り替え
られる。電流は、接続されると、その選択されたメモリ
セルの磁化方向を平行から逆平行へまたはその逆に切り
替える磁界を生成する。 【０００５】従来のメモリセル１２の磁化方向を、図２
Ａおよび図２Ｂに示す。基準層２４およびデータ記憶層
１８は、メモリセル１２の磁化方向を確定する。データ
記憶層１８は、図２Ａおよび図２Ｂにデータ記憶層１８
上に矢印で示す２つの方向のいずれかの方向に磁化する
ことができる。とり得る２つの磁化方向は、データ記憶
層１８の「磁化容易方向」に整列される。基準層２４
は、固定の、即ち「ピン止めされた」磁化（基準層２４
上に矢印で示す）を有する磁気材料の層を含む。基準層
の磁化は、磁化容易方向に平行な方向にピン止めされて
いる。メモリセル１２で交差するワードライン１４およ
びビットライン１６に供給される電流は、データ記憶層
１８の磁化を、図２Ａおよび図２Ｂに示す状態間で切り
替える。メモリセル１２の磁化の変化による抵抗値の変
化を読み出し回路によって検出し、そのメモリセルの２
値状態を判定することができる。 【０００６】図１、図２Ａおよび図２Ｂに示すように、
ワードライン１４およびビットライン１６は線形であ
り、データ記憶層１８の磁化容易方向は、ワードライン
１４に対して平行になっている。 【０００７】図３は、従来の線形のワードライン１４お
よびビットライン１６によって生成される磁界と、その
結果生じるメモリセル１２の磁化Ｍとを示している。図
３において、ビットライン１６は、メモリセル１２の磁
化Ｍが見えるように、輪郭形態で示されている。ビット
ライン１６を流れる電流Ｉｙによって、磁界Ｈｘが生じ
る。電流Ｉｘがワードライン１４を流れるとき、同様の
磁界Ｈｙが生じる。磁界ＨｘとＨｙとが合わさって、メ
モリセル１２の磁化方向を切り替える。 【０００８】 【発明が解決しようとする課題】磁界ＨｘおよびＨｙが
直交する電流によって生成されるので、磁界Ｈｘおよび
Ｈｙによって生じる切り替え用磁界の大きさは、Ｈｘ＋
Ｈｙの大きさより小さい。したがって、電流Ｉｘおよび
Ｉｙは、完全には利用されない。例えば、磁界Ｈｘと磁
界Ｈｙの大きさが等しい場合、これらによって生じる磁
界は、ワードライン１４およびビットライン１６から４
５度の方向であり、約０．７×（Ｈｘ＋Ｈｙ）の大きさ
である。したがって、ワードラインとビットラインとが
直交関係にあることによって、所望の切り替えを行う磁
界を生成するための電流ＩｘおよびＩｙに対する電流要
件を高いものにしている。 【０００９】メモリアレイの電力消費はＭＲＡＭの用途
において重大な制限要素であるので、ワード電流および
ビット電流が大きいことは、望ましくない。ワード電流
およびビット電流が大きいと、大電流を扱うためにより
大きなビットライン、ワードラインおよび書込み回路が
必要になる。その結果、ＭＲＡＭ装置がより大きく高価
なものになる。したがって、ワードラインおよびビット
ラインに必要とされる電流を低減することが望ましい。 【００１０】したがって、ＭＲＡＭメモリアレイの電力
消費を低減させる必要がある。 【００１１】 【課題を解決するための手段】非線形ワードラインと永
久磁石を有し横方向磁界を生成する低電力ＭＲＡＭメモ
リアレイは、上記必要を満たし、従来のＭＲＡＭ装置に
は無い他の利点を達成する。 【００１２】第1の態様によれば、ＭＲＡＭメモリアレ
イは、メモリセルのアレイと、第１の方向に延在する複
数の非線形のワードラインと、第２の方向に延在する複
数の実質的に線形のビットラインとを備える。ワードラ
インは、メモリセルが位置する複数のメモリセル位置で
ビットラインと交差する。 【００１３】また、第1の態様によれば、非線形ワード
ラインの一部は、ｙ方向においてビットラインの一部と
同延（同じ広がりをもつ状態）にすることができる。ワ
ードラインとビットラインとがｙ方向において同延であ
るので、ワードラインおよびビットラインの電流によっ
て生成される磁界は、この同延部分においてｘ方向に整
列される。これによって、同延部分に生じる磁界の大き
さが増大される。さらに、生じる磁界は、同延部分に位
置するメモリセルの磁化容易方向に、より密接に整列さ
れる。生じる磁界を磁化容易方向と整列させることによ
って、メモリセルの磁化方向を変更するのに必要な磁界
の大きさが低減される。したがって、より小さいワード
電流およびビット電流を用いてメモリセルの２値状態を
切り替えることができ、メモリアレイの電力消費が低減
される。 【００１４】第２の態様によれば、各メモリセルは、メ
モリセルの磁化容易方向に対して横向きの磁化を有する
横配向磁性層を含む。横方向磁界は、メモリセルの切り
替え動作の再現性を向上させ、メモリセルを切り替える
のに必要とされるワード電流およびビット電流を低減す
る。 【００１５】また、第２の態様によれば、横方向磁界を
常に印加できるようにするため、永久磁石を用いて横方
向の磁性層を形成することができる。横方向磁界を生成
するために電流を必要しないので、メモリアレイの電力
消費が更に低減される。 【００１６】他の態様および利点は、添付図面と共に以
下の詳細な説明から明らかとなろう。 【００１７】 【発明の実施の形態】好ましい実施形態および図面を通
して、ＭＲＡＭメモリアレイを説明する。 【００１８】図４は、非線形ワードライン１１０とビッ
トライン１２０とを有するＭＲＡＭメモリアレイ１００
の平面図である。メモリアレイ１００において、ワード
ライン１１０はｘ方向に延在し、ビットライン１２０は
ｙ方向に延在している。ワードライン１１０は、メモリ
セル位置１３０（斜線で示す）において、ビットライン
１２０と交差する。ビットライン１２０は、ワードライ
ン１１０の上に重なり合っているので、図４には、ビッ
トライン１２０間の間隙をつなぐようにワードライン１
１０の一部だけが見えている。符号１５０は、ワードラ
イン１１０とビットライン１２０との間に挟まれたメモ
リセルを示しているが、図４では見えない。メモリセル
１５０は、斜線で示すメモリセル位置のそれぞれに位置
し、ワードライン１１０とビットライン１２０との交差
部分に挟まれている。 【００１９】図４には、例示の目的で、２本のワードラ
イン１１０および８本のビットライン１２０が示され、
これらは、１６のメモリセル位置１３０で交差してい
る。実際には、例えば、１０２４×１０２４以上のメモ
リセルのアレイを用いることができる。 【００２０】書き込み動作の間、メモリアレイ１００
は、書き込み回路（図示せず）に応答して、ワードライ
ン１１０およびビットライン１２０に電流を供給する。
また、メモリアレイ１００には読み出し回路も接続さ
れ、メモリセル１５０の２値状態を検出することができ
る。 【００２１】図５は、非線形ワードライン１１０の平面
図である。図５の実施形態において、非線形ワードライ
ン１１０は、第１の脚１１２、第２の脚１１４、第３の
脚１１６および第４の脚１１８を含む。第１〜第４の脚
１１２、１１４、１１６、１１８は、端部と端部が接続
され、各脚が隣接する脚と直交している。第１〜第４の
脚１１２、１１４、１１６、１１８のパターンを繰返
し、非線形ワードライン１１０を形成する。非線形ワー
ドライン１１０をＭＲＡＭメモリアレイ１００に配置す
るとき、第１の脚１１２および第３の脚１１６は、ｙ方
向においてビットライン１２０の一部と同延にする。 【００２２】図６は、ワードライン１１０の一部とその
ワードライン１１０の電流Ｉｘによって生成される磁界
ＨｘWとを示している。下付きの「Ｗ」は、磁界ＨｘWが
ワードライン１１０によって生成されることを示す。図
７は、ビットライン１２０の一部とそのビットライン１
２０の電流Ｉｙによって生成される磁界ＨｘBとを示し
ている。下付きの「Ｂ」は、磁界ＨｘBがビットライン
１２０によって生成されることを示す。 【００２３】ワードライン１１０およびビットライン１
２０がメモリアレイ１００に配置されるとき、ｙ方向に
延在するワードライン１１０の一部（本実施形態では、
第３の脚１１６）は、ｙ方向においてビットライン１２
０の一部と同延になっている。メモリセル１５０は、そ
れらの部分が同延となるメモリセル位置１３０におい
て、ワードライン１１０とビットライン１２０との間に
挟まれる。この同延部分では、電流ＩｘおよびＩｙが実
質的にｙ方向に整列し、即ち、磁界ＨｘWおよびＨｘBが
実質的にｘ方向に整列することを意味する。したがっ
て、これにより生じる磁界の強度は、およそＨｘW＋Ｈ
ｘBになる。また、結果として生じる磁界は、メモリセ
ル１５０を通過する際にメモリセル１５０の磁化容易方
向（２頭矢印）と整列する。生じる磁界が磁化容易方向
と「実質的に整列する」と述べたのは、生じる磁界がｙ
方向に小さなベクトル成分しか有しないことを意味して
いる。 【００２４】磁界ＨｘWと磁界ＨｘBとを整列させ、その
結果生じる磁界を磁化容易方向に整列させることによっ
て、データ記憶層１５２の磁化の方向を変更するために
必要とされる磁界ＨｘWおよびＨｘBの大きさが低減され
る。したがって、より小さいワード電流およびビット電
流Ｉｘ、Ｉｙを用いてメモリセル１５０の２値状態を切
り替えることができ、メモリアレイ１００の電力消費が
低減される。また、ワード電流およびビット電流Ｉｘ、
Ｉｙを小さくできるということは、より小さいワードラ
インおよびビットライン１１０、１２０を用いることが
でき、メモリアレイ１００の密度を増大させ、コストを
低減させることができることも意味する。 【００２５】図８は、非線形ワードラインの可能な代替
的な実施形態を示す。図８を参照すると、非線形ワード
ライン２１０は、一連の第１、第２、第３および第４の
脚２１２、２１４、２１６、２１８の繰り返しを含んで
いる。第１〜第４の脚２１２、２１４、２１６、２１８
の各々は、隣接する脚と鋭角βを成す。第１の脚２１２
および第３の脚２１６は、メモリセル位置２３０（クロ
スハッチで示す）においてビットライン２２０（１つを
破線で示す）と交差する方向に配置される。電流は位置
間の最短経路を通る傾向があるので、第２および第４の
脚２１４、２１８の長さが長くなっている。したがっ
て、電流Ｉｘは、第１の脚２１２および第３の脚２１６
を通じて実質的にy方向に流れる。この構成により、ｘ
方向の磁界ＨｘWおよびＨｘBがよりよく整列する。 【００２６】図４に示されるＭＲＡＭメモリアレイにお
いて、他の実施形態の非線形ワードラインを用いること
もできる。例えば、図５に示す非線形ワードライン１１
０は、ｙ方向に延在するワードライン１１０の一部を接
続する曲線的な脚部分を含むことができる。さらに、非
線形ワードライン１１０は、ビットライン１２０の一部
と正確に同延の部分を含む必要はない。図８に示すよう
に、ワードラインの一部をずらしていくらか角度を成
し、ワードラインおよびビットラインの電流をよりよく
整列させることもできる。また、それらの部分は、従来
のワードラインとビットラインとの間の角度である９０
度よりも小さい、他の非ゼロの角度で配置することもで
きる。例えば、それらの部分は、ワード電流とビット電
流とが互いに４５度未満になるような方向に配置するこ
とができる。 【００２７】図９は、図４に示したメモリセル１５０を
示している。メモリセル１５０は、スピン依存トンネル
（「ＳＤＴ」）デバイスであってよい。メモリセル１５
０は、２値状態間で切り替え可能な磁化容易方向１６４
を有するデータ記憶層１５２を含む。障壁層１５４は、
データ記憶層１５２をピン層（pinned layer）１５６か
ら分離する。ピン層１５６は、磁界が加えられたときに
回転しないような固定の磁化方向１６６を有する。デー
タ記憶層１５２とピン層１５６の磁化が同じ方向である
場合、磁化方向は「平行である」といわれる。反対方向
である場合、磁化方向は「逆平行である」といわれる。
これら２つの磁気方向は、それぞれ「１」および「０」
の２値状態を表す。 【００２８】データ記憶層１５２とピン層１５６とは、
障壁層１５４によって分離される。障壁層１５４によっ
て、データ記憶層１５２とピン層１５６との間に量子力
学のトンネル効果を発生させることができる。このトン
ネル効果は、電子スピン依存であり、ＳＤＴデバイスの
抵抗を、データ記憶層１５２とピン層１５６との磁化の
相対的な方向の関数とする。 【００２９】ピン層１５６の磁化をピン止め（固定）す
るため、反強磁性ピン止め層（antiferromagnetic pinn
ing layer、以下、ＡＦ層とよぶ）を設ける。ＡＦ層１
５８と横配向磁性層１６２との間に、分離層１６０を設
ける。実施形態に従うと、横配向磁性層１６２は、ｙ軸
の方向に整列する横方向磁界を磁化方向１６８に生成す
る。本発明の実施形態では、ワードラインとビットライ
ンとが実質的に同延になっているので、横配向磁性層１
６２は、メモリセル１５０内で唯一の横方向磁界を生成
することができる。 【００３０】横方向磁界は、データ記憶層１５２の磁界
を単一の経路に沿って一貫して同じ象限において回転さ
せるので、望ましい。これにより、メモリセル１５０の
切り替えの再現性が増大する。また、横方向磁界は、メ
モリセル１５０を切り替えるために必要な電流Ｉｘおよ
びＩｙの量を低減させる。切り替え電流ＩｘおよびＩｙ
を低減させることにって、より小さいワードラインおよ
びビットラインを用いることができるので、メモリセル
密度が増大するという更なる利点が得られる。 【００３１】上記実施形態によれば、横方向磁界を常に
印加することができるので、横配向磁性層１６２を永久
磁石の層で構成することができる。したがって、横方向
磁界を生成するために電流が不要となり、メモリアレイ
の電力要件が低減される。代替的に、横配向磁性層１６
２は、ピン止めされた横方向磁化の層と、その層の磁化
をピン止めするための反強磁性材料のピン止め層とから
構成することができる。 【００３２】横配向磁性層１６２は、様々な磁性材料か
ら作成することができる。例えば、横配向磁性層１６２
は、コバルトおよびクロムの合金から作成することがで
きる。横方向に大きい磁界を加えることによって、横配
向磁性層１６２を室温でセットすることができる。横配
向磁性層１６２の厚さは、所望の横方向磁界を生成する
ように選択される。 【００３３】ＭＲＡＭメモリアレイ１００に用いられる
メモリセル１５０は、ＭＲＡＭメモリアレイ１００に用
いるために適当なメモリセルの唯一の種類ではない。例
えば、巨大磁気抵抗（ＧＭＲ）デバイス等、他の種類の
メモリセルもＭＲＡＭメモリアレイ１００に用いること
ができる。 【００３４】ＭＲＡＭメモリアレイ１００は、多種多様
な用途に用いることができる。１つの一般的な用途とし
ては、ＭＲＡＭ記憶モジュールを有するマシンによって
実施することができる。ＭＲＡＭ記憶モジュールは、長
期記憶用の１つ以上のＭＲＡＭメモリアレイを含むこと
ができる。 【００３５】ノート型コンピュータまたはパーソナルコ
ンピュータ等のマシンの場合、ＭＲＡＭ記憶モジュール
は、複数のＭＲＡＭメモリアレイを含む場合がある。サ
ーバ等の用途の場合、ＭＲＡＭ記憶モジュールは、多数
のＭＲＡＭメモリアレイを含む場合がある。かかるＭＲ
ＡＭ記憶モジュールは、ハードディスク等の従来の長期
記憶装置に置き換え、あるいは、追加することができ
る。 【００３６】ここまで、例示的な実施形態を参照してＭ
ＲＡＭメモリアレイを説明してきたが、当業者にとって
多くの変更が容易に明らかであり、本発明の開示は、そ
れらの変更を包含することを意図している。 【００３７】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．メモリセル(150)のアレイと、第１の方向(x)に延在
する複数の非線形のワードライン(110)と、第２の方向
(y)に延在する複数の実質的に線形のビットライン(120)
であって、前記ワードライン(110)が該ビットライン(12
0)と複数のメモリセル位置(130)で交差し、前記メモリ
セル(150)が該メモリセル位置(130)に配置される、複数
のビットライン(120)と、からなるＭＲＡＭメモリアレ
イ(100)。 ２．前記ワードライン(110)は、端部と端部が接続さ
れ、互いにある角度を成して配置された複数の脚(112,1
14,116,118)を含む、項番１のＭＲＡＭメモリアレイ(10
0)。 ３．前記脚(112,114,116,118)のそれぞれが、隣接する
脚(112,114,116,118)と実質的に直交している、項番２
のＭＲＡＭメモリアレイ(100)。 ４．前記脚(112,114,116,118)のそれぞれが、隣接する
脚(112,114,116,118)と鋭角を成している、項番２のＭ
ＲＡＭメモリアレイ(100)。 ５．前記ワードライン(110)の交互の脚(112,114,116,11
8)が、前記メモリセル位置(130)において前記ビットラ
イン(120)の一部と実質的に同延になっている、項番２
のＭＲＡＭメモリアレイ(100)。 ６．前記ワードライン(110)の一部が、前記メモリセル
位置(130)において前記ビットライン(120)の一部と実質
的に同延になっている、項番１のＭＲＡＭメモリアレ
イ。 ７．前記ワードライン(110)の一部が、前記メモリセル
位置(130)において前記ビットライン(120)の一部と平行
になっている、項番６のＭＲＡＭメモリアレイ。 ８．前記メモリセル(150)のそれぞれが、前記第２の方
向(y)に横方向磁界を生成する、項番１のＭＲＡＭメモ
リアレイ。 ９．前記メモリセル(150)のそれぞれは、前記横方向磁
界を生成する横配向磁性層(162)と、磁化容易方向(164)
を有するデータ記憶層(152)と、前記横方向磁界が前記
磁化容易方向(164)を横切るピン層(156)と、を含む、項
番８のＭＲＡＭメモリアレイ(100)。 １０．前記ワードライン(110)は、ワード電流を受容す
るように構成され、前記ビットライン(120)は、ビット
電流を受容するように構成され、ワード電流が、メモリ
セル位置(130)においてビット電流と４５度未満の角度
を成して配置されている、項番１のＭＲＡＭメモリアレ
イ(100)。 【００３８】 【発明の効果】本発明は、上記のように構成することに
よって、ＭＲＡＭメモリアレイにおいて、ワードライン
およびビットラインに必要とされる電流を低減させるこ
とができる。
【図面の簡単な説明】
【図１】従来のメモリセルアレイを示す。
【図２】従来のメモリセルの論理状態を示す。
【図３】従来のメモリセルにおいて生成される磁界を示
す。 【図４】本発明によるＭＲＡＭメモリアレイ実施形態の
平面図である。 【図５】本発明によるＭＲＡＭメモリアレイの実施形態
の非線形ワードラインの平面図である。 【図６】本発明によるＭＲＡＭメモリアレイの実施形態
の非線形ワードラインの一部を示す。 【図７】本発明によるＭＲＡＭメモリアレイの実施形態
のビットラインの一部を示す。 【図８】本発明による非線形ワードラインの代替的な実
施形態を示す。 【図９】図４に示すＭＲＡＭメモリアレイのメモリセル
の斜視図である。 【符号の説明】 １００ メモリアレイ １１０ ワードライン １１２ 第１の脚 １１４ 第２の脚 １１６ 第３の脚 １１８ 第４の脚 １２０ ビットライン １３０ メモリセル位置 １５０ メモリセル １５２ データ記憶層 １５６ ピン層 １６２ 横配向磁性層 １６４ 磁化容易方向
す。 【図４】本発明によるＭＲＡＭメモリアレイ実施形態の
平面図である。 【図５】本発明によるＭＲＡＭメモリアレイの実施形態
の非線形ワードラインの平面図である。 【図６】本発明によるＭＲＡＭメモリアレイの実施形態
の非線形ワードラインの一部を示す。 【図７】本発明によるＭＲＡＭメモリアレイの実施形態
のビットラインの一部を示す。 【図８】本発明による非線形ワードラインの代替的な実
施形態を示す。 【図９】図４に示すＭＲＡＭメモリアレイのメモリセル
の斜視図である。 【符号の説明】 １００ メモリアレイ １１０ ワードライン １１２ 第１の脚 １１４ 第２の脚 １１６ 第３の脚 １１８ 第４の脚 １２０ ビットライン １３０ メモリセル位置 １５０ メモリセル １５２ データ記憶層 １５６ ピン層 １６２ 横配向磁性層 １６４ 磁化容易方向
Claims (1)
- 【特許請求の範囲】 【請求項１】メモリセル(150)のアレイと、 第１の方向(x)に延在する複数の非線形のワードライン
(110)と、 第２の方向(y)に延在する複数の実質的に線形のビット
ライン(120)であって、前記ワードライン(110)が該ビッ
トライン(120)と複数のメモリセル位置(130)で交差し、
前記メモリセル(150)が該メモリセル位置(130)に配置さ
れる、複数のビットライン(120)と、 からなるＭＲＡＭメモリアレイ(100)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/865596 | 2001-05-29 | ||
| US09/865,596 US6466471B1 (en) | 2001-05-29 | 2001-05-29 | Low power MRAM memory array |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008000835A Division JP4959589B2 (ja) | 2001-05-29 | 2008-01-07 | Ｍｒａｍメモリアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037252A true JP2003037252A (ja) | 2003-02-07 |
| JP2003037252A5 JP2003037252A5 (ja) | 2005-04-07 |
Family
ID=25345848
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002155028A Pending JP2003037252A (ja) | 2001-05-29 | 2002-05-29 | 低電力ｍｒａｍメモリアレイ |
| JP2008000835A Expired - Fee Related JP4959589B2 (ja) | 2001-05-29 | 2008-01-07 | Ｍｒａｍメモリアレイ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008000835A Expired - Fee Related JP4959589B2 (ja) | 2001-05-29 | 2008-01-07 | Ｍｒａｍメモリアレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6466471B1 (ja) |
| EP (1) | EP1262993A3 (ja) |
| JP (2) | JP2003037252A (ja) |
| CN (1) | CN100447891C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
| US6891193B1 (en) * | 2002-06-28 | 2005-05-10 | Silicon Magnetic Systems | MRAM field-inducing layer configuration |
| US6809958B2 (en) * | 2002-09-13 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | MRAM parallel conductor orientation for improved write performance |
| US7152138B2 (en) * | 2004-01-30 | 2006-12-19 | Hewlett-Packard Development Company, L.P. | System on a chip having a non-volatile imperfect memory |
| KR100558012B1 (ko) * | 2004-07-16 | 2006-03-06 | 삼성전자주식회사 | 반도체 메모리 소자 |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| JP4660249B2 (ja) * | 2005-03-31 | 2011-03-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7236391B2 (en) * | 2005-04-22 | 2007-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic random access memory device |
| US7292467B2 (en) * | 2005-04-22 | 2007-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic random access memory device |
| US7324369B2 (en) * | 2005-06-30 | 2008-01-29 | Freescale Semiconductor, Inc. | MRAM embedded smart power integrated circuits |
| JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
| US9057826B2 (en) | 2013-01-31 | 2015-06-16 | Google Inc. | See-through near-to-eye display with eye prescription |
| US9632312B1 (en) | 2013-04-30 | 2017-04-25 | Google Inc. | Optical combiner with curved diffractive optical element |
| US9442291B1 (en) | 2013-06-28 | 2016-09-13 | Google Inc. | Segmented diffractive optical elements for a head wearable display |
| US9459455B2 (en) | 2013-12-19 | 2016-10-04 | Google Inc. | See-through eyepiece for head wearable display |
| US9389422B1 (en) | 2013-12-23 | 2016-07-12 | Google Inc. | Eyepiece for head wearable display using partial and total internal reflections |
| US9395544B2 (en) | 2014-03-13 | 2016-07-19 | Google Inc. | Eyepiece with switchable reflector for head wearable display |
| US9915823B1 (en) | 2014-05-06 | 2018-03-13 | Google Llc | Lightguide optical combiner for head wearable display |
| US9366869B2 (en) | 2014-11-10 | 2016-06-14 | Google Inc. | Thin curved eyepiece for see-through head wearable display |
| US10162180B2 (en) | 2015-06-04 | 2018-12-25 | Google Llc | Efficient thin curved eyepiece for see-through head wearable display |
| US10146054B2 (en) | 2015-07-06 | 2018-12-04 | Google Llc | Adding prescriptive correction to eyepieces for see-through head wearable displays |
| US10429646B2 (en) | 2015-10-28 | 2019-10-01 | Google Llc | Free space optical combiner with prescription integration |
| US10431596B2 (en) * | 2017-08-28 | 2019-10-01 | Sunrise Memory Corporation | Staggered word line architecture for reduced disturb in 3-dimensional NOR memory arrays |
| CN111758171B (zh) * | 2020-05-12 | 2024-04-05 | 长江先进存储产业创新中心有限责任公司 | 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343422A (en) | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
| US5408377A (en) * | 1993-10-15 | 1995-04-18 | International Business Machines Corporation | Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor |
| US5841611A (en) * | 1994-05-02 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same |
| US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
| JPH0950692A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | 情報記録媒体とその記録方法 |
| JP3869045B2 (ja) * | 1995-11-09 | 2007-01-17 | 株式会社日立製作所 | 半導体記憶装置 |
| US5745408A (en) | 1996-09-09 | 1998-04-28 | Motorola, Inc. | Multi-layer magnetic memory cell with low switching current |
| US5894447A (en) * | 1996-09-26 | 1999-04-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device including a particular memory cell block structure |
| JPH10172287A (ja) * | 1996-12-05 | 1998-06-26 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
| US5898547A (en) | 1997-10-24 | 1999-04-27 | International Business Machines Corporation | Magnetic tunnel junction magnetoresistive read head with sensing layer as flux guide |
| US6130835A (en) | 1997-12-02 | 2000-10-10 | International Business Machines Corporation | Voltage biasing for magnetic RAM with magnetic tunnel memory cells |
| US6114719A (en) * | 1998-05-29 | 2000-09-05 | International Business Machines Corporation | Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell |
| US6081446A (en) | 1998-06-03 | 2000-06-27 | Hewlett-Packard Company | Multiple bit magnetic memory cell |
| US5982660A (en) | 1998-08-27 | 1999-11-09 | Hewlett-Packard Company | Magnetic memory cell with off-axis reference layer orientation for improved response |
| US6111783A (en) | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
| US6134139A (en) | 1999-07-28 | 2000-10-17 | Hewlett-Packard | Magnetic memory structure with improved half-select margin |
| US6097626A (en) | 1999-07-28 | 2000-08-01 | Hewlett-Packard Company | MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells |
| US6163477A (en) * | 1999-08-06 | 2000-12-19 | Hewlett Packard Company | MRAM device using magnetic field bias to improve reproducibility of memory cell switching |
| JP2001076479A (ja) * | 1999-09-02 | 2001-03-23 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
| JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
-
2001
- 2001-05-29 US US09/865,596 patent/US6466471B1/en not_active Expired - Lifetime
-
2002
- 2002-04-30 EP EP02253035A patent/EP1262993A3/en not_active Withdrawn
- 2002-05-29 JP JP2002155028A patent/JP2003037252A/ja active Pending
- 2002-05-29 CN CNB021216185A patent/CN100447891C/zh not_active Expired - Lifetime
-
2008
- 2008-01-07 JP JP2008000835A patent/JP4959589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1262993A3 (en) | 2003-09-17 |
| CN1388533A (zh) | 2003-01-01 |
| JP4959589B2 (ja) | 2012-06-27 |
| JP2008147685A (ja) | 2008-06-26 |
| US6466471B1 (en) | 2002-10-15 |
| CN100447891C (zh) | 2008-12-31 |
| EP1262993A2 (en) | 2002-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4959589B2 (ja) | Ｍｒａｍメモリアレイ | |
| JP5100935B2 (ja) | Ｍｒａｍの性能を向上させるための最適な書込導体レイアウト | |
| US7180770B2 (en) | Series diode thermally assisted MRAM | |
| JP5441881B2 (ja) | 磁気トンネル接合を備えた磁気メモリ | |
| JP5181672B2 (ja) | 磁気ランダムアクセスメモリ | |
| US6081445A (en) | Method to write/read MRAM arrays | |
| EP1074992A1 (en) | Magnetic random access memory device | |
| JP2017139446A (ja) | 改善された切り換え効率のためのスピン軌道トルクビット設計 | |
| JP2008518439A (ja) | 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ | |
| KR20040058244A (ko) | 스캘러블 mram 소자에의 기록 | |
| KR20060135738A (ko) | 개선된 마그네틱 스위칭 | |
| US6873542B2 (en) | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory | |
| JP2005101605A (ja) | Ｍｒａｍのための熱支援型切換えアレイ構成 | |
| US20220385292A1 (en) | Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit | |
| US7539045B2 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
| JP2005142508A (ja) | 磁気記憶素子及び磁気メモリ | |
| JP2004193603A (ja) | ２つの書込み導体を有するｍｒａｍ | |
| US7894249B2 (en) | Magnetoresistive element and magnetic random access memory | |
| JP2006156477A (ja) | 記憶素子、メモリ | |
| JP5874647B2 (ja) | 不揮発論理演算デバイス | |
| US20060250840A1 (en) | Magnetic memory device | |
| JP5382295B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2004047063A (ja) | 遅延された電気パルスを用いる磁気抵抗デバイス | |
| JP2020047313A (ja) | 磁気記憶装置 | |
| JP2005072024A (ja) | 磁気記憶セルおよび磁気メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |