JP2008147685A - Ｍｒａｍメモリアレイ - Google Patents

Abstract

【課題】ＭＲＡＭメモリアレイにおいて、ワードラインおよびビットラインに必要とされる電流を低減させること。
【解決手段】メモリセル１５０のアレイと、第１の方向に延びる複数の非線形のワードライン１１０と、第２の方向に延びる複数の実質的に線形のビットライン１２０とからなり、ワードライン１１０がビットライン１２０と複数のメモリセル位置１３０で交差し、メモリセル１５０が、ワードライン１１０とビットライン１２０の間にあるメモリセル位置１３０に配置され、メモリセル位置１３０においてワードライン１１０の一部がビットライン１２０の一部と実質的に同延になっており、ワードライン１１０は、端部と端部が接続され互いにある角度を成して配置された複数の脚部を含み、脚部のそれぞれが、隣接する脚部と鋭角を成している。
【選択図】図４

Description

本発明は、データ記憶用のランダムアクセスメモリに関する。より詳細には、本発明は、電力要件が低減された磁気ランダムアクセスメモリアレイに関する。

磁気ランダムアクセスメモリ（「ＭＲＡＭ」）は、長期データ記憶に用いられる不揮発性メモリの一種である。ＭＲＡＭ装置からのデータのアクセスは、ハードディスク等の従来の長期記憶装置からのデータのアクセスより遥かに高速である。更に、ＭＲＡＭは、小型であり、ハードディスクその他の従来の長期記憶装置よりも消費電力が小さい。
一般的なＭＲＡＭ装置は、メモリセルのアレイを含む。図１は、従来のメモリセルアレイ１０を示す。メモリセルアレイ１０は、メモリセルアレイ１０の行に沿って延在するワードライン１４と、メモリセルアレイ１０の列に沿って延在するビットライン１６とを含む。メモリセル１２は、各ワードライン１４とビットライン１６との交点に位置する。各メモリセル１２は、情報のビットを磁化の方向として記憶する。各メモリセル１２の磁化の方向は、その時々で２つの安定方向のうちの１つをとる。２つの安定方向、すなわち平行および逆平行は、２値論理値「１」および「０」を表す。

選択されたメモリセル１２の磁化方向は、そのメモリセル１２で交差するワードライン１４とビットライン１６とに電流を供給することによって切り替えられる。電流は、接続されると、その選択されたメモリセルの磁化方向を平行から逆平行へまたはその逆に切り替える磁界を生成する。

従来のメモリセル１２の磁化方向を、図２Ａおよび図２Ｂに示す。基準層２４およびデータ記憶層１８は、メモリセル１２の磁化方向を確定する。データ記憶層１８は、図２Ａおよび図２Ｂにデータ記憶層１８上に矢印で示す２つの方向のいずれかの方向に磁化することができる。とり得る２つの磁化方向は、データ記憶層１８の「磁化容易方向」に整列される。基準層２４は、固定の、即ち「ピン止めされた」磁化（基準層２４上に矢印で示す）を有する磁気材料の層を含む。基準層の磁化は、磁化容易方向に平行な方向にピン止めされている。メモリセル１２で交差するワードライン１４およびビットライン１６に供給される電流は、データ記憶層１８の磁化を、図２Ａおよび図２Ｂに示す状態間で切り替える。メモリセル１２の磁化の変化による抵抗値の変化を読み出し回路によって検出し、そのメモリセルの２値状態を判定することができる。

図１、図２Ａおよび図２Ｂに示すように、ワードライン１４およびビットライン１６は線形であり、データ記憶層１８の磁化容易方向は、ワードライン１４に対して平行になっている。

図３は、従来の線形のワードライン１４およびビットライン１６によって生成される磁界と、その結果生じるメモリセル１２の磁化Ｍとを示している。図３において、ビットライン１６は、メモリセル１２の磁化Ｍが見えるように、輪郭形態で示されている。ビットライン１６を流れる電流Ｉｙによって、磁界Ｈｘが生じる。電流Ｉｘがワードライン１４を流れるとき、同様の磁界Ｈｙが生じる。磁界ＨｘとＨｙとが合わさって、メモリセル１２の磁化方向を切り替える。

磁界ＨｘおよびＨｙが直交する電流によって生成されるので、磁界ＨｘおよびＨｙによって生じる切り替え用磁界の大きさは、Ｈｘ＋Ｈｙの大きさより小さい。したがって、電流ＩｘおよびＩｙは、完全には利用されない。例えば、磁界Ｈｘと磁界Ｈｙの大きさが等しい場合、これらによって生じる磁界は、ワードライン１４およびビットライン１６から４５度の方向であり、約０．７×（Ｈｘ＋Ｈｙ）の大きさである。したがって、ワードラインとビットラインとが直交関係にあることによって、所望の切り替えを行う磁界を生成するための電流ＩｘおよびＩｙに対する電流要件を高いものにしている。

メモリアレイの電力消費はＭＲＡＭの用途において重大な制限要素であるので、ワード電流およびビット電流が大きいことは、望ましくない。ワード電流およびビット電流が大きいと、大電流を扱うためにより大きなビットライン、ワードラインおよび書込み回路が必要になる。その結果、ＭＲＡＭ装置がより大きく高価なものになる。したがって、ワードラインおよびビットラインに必要とされる電流を低減することが望ましい。

したがって、ＭＲＡＭメモリアレイの電力消費を低減させる必要がある。

非線形ワードラインと永久磁石を有し横方向磁界を生成する低電力ＭＲＡＭメモリアレイは、上記必要を満たし、従来のＭＲＡＭ装置には無い他の利点を達成する。

第１の態様によれば、ＭＲＡＭメモリアレイは、メモリセルのアレイと、第１の方向に延在する複数の非線形のワードラインと、第２の方向に延在する複数の実質的に線形のビットラインとを備える。ワードラインは、メモリセルが位置する複数のメモリセル位置でビットラインと交差する。

また、第１の態様によれば、非線形ワードラインの一部は、ｙ方向においてビットラインの一部と同延（同じ広がりをもつ状態）にすることができる。ワードラインとビットラインとがｙ方向において同延であるので、ワードラインおよびビットラインの電流によって生成される磁界は、この同延部分においてｘ方向に整列される。これによって、同延部分に生じる磁界の大きさが増大される。さらに、生じる磁界は、同延部分に位置するメモリセルの磁化容易方向に、より密接に整列される。生じる磁界を磁化容易方向と整列させることによって、メモリセルの磁化方向を変更するのに必要な磁界の大きさが低減される。したがって、より小さいワード電流およびビット電流を用いてメモリセルの２値状態を切り替えることができ、メモリアレイの電力消費が低減される。

第２の態様によれば、各メモリセルは、メモリセルの磁化容易方向に対して横向きの磁化を有する横配向磁性層を含む。横方向磁界は、メモリセルの切り替え動作の再現性を向上させ、メモリセルを切り替えるのに必要とされるワード電流およびビット電流を低減する。

また、第２の態様によれば、横方向磁界を常に印加できるようにするため、永久磁石を用いて横方向の磁性層を形成することができる。横方向磁界を生成するために電流を必要しないので、メモリアレイの電力消費が更に低減される。

他の態様および利点は、添付図面と共に以下の詳細な説明から明らかとなろう。

本発明は、上記のように構成することによって、ＭＲＡＭメモリアレイにおいて、ワードラインおよびビットラインに必要とされる電流を低減させることができる。

好ましい実施形態および図面を通して、ＭＲＡＭメモリアレイを説明する。

図４は、非線形ワードライン１１０とビットライン１２０とを有するＭＲＡＭメモリアレイ１００の平面図である。メモリアレイ１００において、ワードライン１１０はｘ方向に延在し、ビットライン１２０はｙ方向に延在している。ワードライン１１０は、メモリセル位置１３０（斜線で示す）において、ビットライン１２０と交差する。ビットライン１２０は、ワードライン１１０の上に重なり合っているので、図４には、ビットライン１２０間の間隙をつなぐようにワードライン１１０の一部だけが見えている。符号１５０は、ワードライン１１０とビットライン１２０との間に挟まれたメモリセルを示しているが、図４では見えない。メモリセル１５０は、斜線で示すメモリセル位置のそれぞれに位置し、ワードライン１１０とビットライン１２０との交差部分に挟まれている。

図４には、例示の目的で、２本のワードライン１１０および８本のビットライン１２０が示され、これらは、１６のメモリセル位置１３０で交差している。実際には、例えば、１０２４×１０２４以上のメモリセルのアレイを用いることができる。

書き込み動作の間、メモリアレイ１００は、書き込み回路（図示せず）に応答して、ワードライン１１０およびビットライン１２０に電流を供給する。また、メモリアレイ１００には読み出し回路も接続され、メモリセル１５０の２値状態を検出することができる。

図５は、非線形ワードライン１１０の平面図である。図５の実施形態において、非線形ワードライン１１０は、第１の脚１１２、第２の脚１１４、第３の脚１１６および第４の脚１１８を含む。第１〜第４の脚１１２、１１４、１１６、１１８は、端部と端部が接続され、各脚が隣接する脚と直交している。第１〜第４の脚１１２、１１４、１１６、１１８のパターンを繰返し、非線形ワードライン１１０を形成する。非線形ワードライン１１０をＭＲＡＭメモリアレイ１００に配置するとき、第１の脚１１２および第３の脚１１６は、ｙ方向においてビットライン１２０の一部と同延にする。

図６は、ワードライン１１０の一部とそのワードライン１１０の電流Ｉｘによって生成される磁界ＨｘＷとを示している。下付きの「Ｗ」は、磁界ＨｘＷがワードライン１１０によって生成されることを示す。図７は、ビットライン１２０の一部とそのビットライン１２０の電流Ｉｙによって生成される磁界ＨｘＢとを示している。下付きの「Ｂ」は、磁界ＨｘＢがビットライン１２０によって生成されることを示す。

ワードライン１１０およびビットライン１２０がメモリアレイ１００に配置されるとき、ｙ方向に延在するワードライン１１０の一部（本実施形態では、第３の脚１１６）は、ｙ方向においてビットライン１２０の一部と同延になっている。メモリセル１５０は、それらの部分が同延となるメモリセル位置１３０において、ワードライン１１０とビットライン１２０との間に挟まれる。この同延部分では、電流ＩｘおよびＩｙが実質的にｙ方向に整列し、即ち、磁界ＨｘＷおよびＨｘＢが実質的にｘ方向に整列することを意味する。したがって、これにより生じる磁界の強度は、およそＨｘＷ＋ＨｘＢになる。また、結果として生じる磁界は、メモリセル１５０を通過する際にメモリセル１５０の磁化容易方向（２頭矢印）と整列する。生じる磁界が磁化容易方向と「実質的に整列する」と述べたのは、生じる磁界がｙ方向に小さなベクトル成分しか有しないことを意味している。

磁界ＨｘＷと磁界ＨｘＢとを整列させ、その結果生じる磁界を磁化容易方向に整列させることによって、データ記憶層１５２の磁化の方向を変更するために必要とされる磁界ＨｘＷおよびＨｘＢの大きさが低減される。したがって、より小さいワード電流およびビット電流Ｉｘ、Ｉｙを用いてメモリセル１５０の２値状態を切り替えることができ、メモリアレイ１００の電力消費が低減される。また、ワード電流およびビット電流Ｉｘ、Ｉｙを小さくできるということは、より小さいワードラインおよびビットライン１１０、１２０を用いることができ、メモリアレイ１００の密度を増大させ、コストを低減させることができることも意味する。

図８は、非線形ワードラインの可能な代替的な実施形態を示す。図８を参照すると、非線形ワードライン２１０は、一連の第１、第２、第３および第４の脚２１２、２１４、２１６、２１８の繰り返しを含んでいる。第１〜第４の脚２１２、２１４、２１６、２１８の各々は、隣接する脚と鋭角βを成す。第１の脚２１２および第３の脚２１６は、メモリセル位置２３０（クロスハッチで示す）においてビットライン２２０（１つを破線で示す）と交差する方向に配置される。電流は位置間の最短経路を通る傾向があるので、第２および第４の脚２１４、２１８の長さが長くなっている。したがって、電流Ｉｘは、第１の脚２１２および第３の脚２１６を通じて実質的にｙ方向に流れる。この構成により、ｘ方向の磁界ＨｘＷおよびＨｘＢがよりよく整列する。

図４に示されるＭＲＡＭメモリアレイにおいて、他の実施形態の非線形ワードラインを用いることもできる。例えば、図５に示す非線形ワードライン１１０は、ｙ方向に延在するワードライン１１０の一部を接続する曲線的な脚部分を含むことができる。さらに、非線形ワードライン１１０は、ビットライン１２０の一部と正確に同延の部分を含む必要はない。図８に示すように、ワードラインの一部をずらしていくらか角度を成し、ワードラインおよびビットラインの電流をよりよく整列させることもできる。また、それらの部分は、従来のワードラインとビットラインとの間の角度である９０度よりも小さい、他の非ゼロの角度で配置することもできる。例えば、それらの部分は、ワード電流とビット電流とが互いに４５度未満になるような方向に配置することができる。

図９は、図４に示したメモリセル１５０を示している。メモリセル１５０は、スピン依存トンネル（「ＳＤＴ」）デバイスであってよい。メモリセル１５０は、２値状態間で切り替え可能な磁化容易方向１６４を有するデータ記憶層１５２を含む。障壁層１５４は、データ記憶層１５２をピン層（ｐｉｎｎｅｄ ｌａｙｅｒ）１５６から分離する。ピン層１５６は、磁界が加えられたときに回転しないような固定の磁化方向１６６を有する。データ記憶層１５２とピン層１５６の磁化が同じ方向である場合、磁化方向は「平行である」といわれる。反対方向である場合、磁化方向は「逆平行である」といわれる。これら２つの磁気方向は、それぞれ「１」および「０」の２値状態を表す。

データ記憶層１５２とピン層１５６とは、障壁層１５４によって分離される。障壁層１５４によって、データ記憶層１５２とピン層１５６との間に量子力学のトンネル効果を発生させることができる。このトンネル効果は、電子スピン依存であり、ＳＤＴデバイスの抵抗を、データ記憶層１５２とピン層１５６との磁化の相対的な方向の関数とする。

ピン層１５６の磁化をピン止め（固定）するため、反強磁性ピン止め層（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ ｐｉｎｎｉｎｇ ｌａｙｅｒ、以下、ＡＦ層とよぶ）を設ける。ＡＦ層１５８と横配向磁性層１６２との間に、分離層１６０を設ける。実施形態に従うと、横配向磁性層１６２は、ｙ軸の方向に整列する横方向磁界を磁化方向１６８に生成する。本発明の実施形態では、ワードラインとビットラインとが実質的に同延になっているので、横配向磁性層１６２は、メモリセル１５０内で唯一の横方向磁界を生成することができる。

横方向磁界は、データ記憶層１５２の磁界を単一の経路に沿って一貫して同じ象限において回転させるので、望ましい。これにより、メモリセル１５０の切り替えの再現性が増大する。また、横方向磁界は、メモリセル１５０を切り替えるために必要な電流ＩｘおよびＩｙの量を低減させる。切り替え電流ＩｘおよびＩｙを低減させることにって、より小さいワードラインおよびビットラインを用いることができるので、メモリセル密度が増大するという更なる利点が得られる。

上記実施形態によれば、横方向磁界を常に印加することができるので、横配向磁性層１６２を永久磁石の層で構成することができる。したがって、横方向磁界を生成するために電流が不要となり、メモリアレイの電力要件が低減される。代替的に、横配向磁性層１６２は、ピン止めされた横方向磁化の層と、その層の磁化をピン止めするための反強磁性材料のピン止め層とから構成することができる。

横配向磁性層１６２は、様々な磁性材料から作成することができる。例えば、横配向磁性層１６２は、コバルトおよびクロムの合金から作成することができる。横方向に大きい磁界を加えることによって、横配向磁性層１６２を室温でセットすることができる。横配向磁性層１６２の厚さは、所望の横方向磁界を生成するように選択される。

ＭＲＡＭメモリアレイ１００に用いられるメモリセル１５０は、ＭＲＡＭメモリアレイ１００に用いるために適当なメモリセルの唯一の種類ではない。例えば、巨大磁気抵抗（ＧＭＲ）デバイス等、他の種類のメモリセルもＭＲＡＭメモリアレイ１００に用いることができる。

ＭＲＡＭメモリアレイ１００は、多種多様な用途に用いることができる。１つの一般的な用途としては、ＭＲＡＭ記憶モジュールを有するマシンによって実施することができる。ＭＲＡＭ記憶モジュールは、長期記憶用の１つ以上のＭＲＡＭメモリアレイを含むことができる。

ノート型コンピュータまたはパーソナルコンピュータ等のマシンの場合、ＭＲＡＭ記憶モジュールは、複数のＭＲＡＭメモリアレイを含む場合がある。サーバ等の用途の場合、ＭＲＡＭ記憶モジュールは、多数のＭＲＡＭメモリアレイを含む場合がある。かかるＭＲＡＭ記憶モジュールは、ハードディスク等の従来の長期記憶装置に置き換え、あるいは、追加することができる。

ここまで、例示的な実施形態を参照してＭＲＡＭメモリアレイを説明してきたが、当業者にとって多くの変更が容易に明らかであり、本発明の開示は、それらの変更を包含することを意図している。

以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．メモリセル（１５０）のアレイと、第１の方向（ｘ）に延在する複数の非線形のワードライン（１１０）と、第２の方向（ｙ）に延在する複数の実質的に線形のビットライン（１２０）であって、前記ワードライン（１１０）が該ビットライン（１２０）と複数のメモリセル位置（１３０）で交差し、前記メモリセル（１５０）が該メモリセル位置（１３０）に配置される、複数のビットライン（１２０）と、からなるＭＲＡＭメモリアレイ（１００）。
２．前記ワードライン（１１０）は、端部と端部が接続され、互いにある角度を成して配置された複数の脚（１１２，１１４，１１６，１１８）を含む、項番１のＭＲＡＭメモリアレイ（１００）。
３．前記脚（１１２，１１４，１１６，１１８）のそれぞれが、隣接する脚（１１２，１１４，１１６，１１８）と実質的に直交している、項番２のＭＲＡＭメモリアレイ（１００）。
４．前記脚（１１２，１１４，１１６，１１８）のそれぞれが、隣接する脚（１１２，１１４，１１６，１１８）と鋭角を成している、項番２のＭＲＡＭメモリアレイ（１００）。
５．前記ワードライン（１１０）の交互の脚（１１２，１１４，１１６，１１８）が、前記メモリセル位置（１３０）において前記ビットライン（１２０）の一部と実質的に同延になっている、項番２のＭＲＡＭメモリアレイ（１００）。
６．前記ワードライン（１１０）の一部が、前記メモリセル位置（１３０）において前記ビットライン（１２０）の一部と実質的に同延になっている、項番１のＭＲＡＭメモリアレイ。
７．前記ワードライン（１１０）の一部が、前記メモリセル位置（１３０）において前記ビットライン（１２０）の一部と平行になっている、項番６のＭＲＡＭメモリアレイ。
８．前記メモリセル（１５０）のそれぞれが、前記第２の方向（ｙ）に横方向磁界を生成する、項番１のＭＲＡＭメモリアレイ。
９．前記メモリセル（１５０）のそれぞれは、前記横方向磁界を生成する横配向磁性層（１６２）と、磁化容易方向（１６４）を有するデータ記憶層（１５２）と、前記横方向磁界が前記磁化容易方向（１６４）を横切るピン層（１５６）と、を含む、項番８のＭＲＡＭメモリアレイ（１００）。
１０．前記ワードライン（１１０）は、ワード電流を受容するように構成され、前記ビットライン（１２０）は、ビット電流を受容するように構成され、ワード電流が、メモリセル位置（１３０）においてビット電流と４５度未満の角度を成して配置されている、項番１のＭＲＡＭメモリアレイ（１００）。

本発明は、電流を低減させることができるＭＲＡＭメモリアレイに好適である。

従来のメモリセルアレイを示す。 従来のメモリセルの論理状態を示す。 従来のメモリセルにおいて生成される磁界を示す。 本発明によるＭＲＡＭメモリアレイ実施形態の平面図である。 本発明によるＭＲＡＭメモリアレイの実施形態の非線形ワードラインの平面図である。 本発明によるＭＲＡＭメモリアレイの実施形態の非線形ワードラインの一部を示す。 本発明によるＭＲＡＭメモリアレイの実施形態のビットラインの一部を示す。 本発明による非線形ワードラインの代替的な実施形態を示す。 図４に示すＭＲＡＭメモリアレイのメモリセルの斜視図である。

符号の説明

１００ メモリアレイ、
１１０ ワードライン、
１１２ 第１の脚、
１１４ 第２の脚、
１１６ 第３の脚、
１１８ 第４の脚、
１２０ ビットライン、
１３０ メモリセル位置、
１５０ メモリセル、
１５２ データ記憶層、
１５６ ピン層、
１６２ 横配向磁性層、
１６４ 磁化容易方向。

Claims (13)

1. メモリセルのアレイと、
   第１の方向に延びる複数の非線形のワードライン(110)と、
   第２の方向に延びる複数の実質的に線形のビットラインと
   からなり、
   前記ワードラインが前記ビットラインと複数のメモリセル位置で交差し、前記メモリセルが、前記ワードラインと前記ビットラインの間にある前記メモリセル位置に配置され、前記メモリセル位置において前記ワードラインの一部が前記ビットラインの一部と実質的に同延になっており、
   前記ワードラインは、端部と端部が接続され互いにある角度を成して配置された複数の脚部を含み、
   前記脚部のそれぞれが、隣接する脚部と鋭角を成している、ＭＲＡＭメモリアレイ。
2. 前記鋭角は、前記脚部と前記隣接する脚部との位置間を電流が最短経路を流れる角度であり、
   前記最短経路を流れる電流は、前記メモリセルにおける磁界を前記第２方向に整列させる、請求項１のＭＲＡＭメモリアレイ。
3. 前記ワードラインの交互の脚部が、前記メモリセル位置において前記ビットラインの一部と実質的に同延になっている、請求項１のＭＲＡＭメモリアレイ。
4. 前記メモリセルのそれぞれが、前記第２の方向に横方向磁界を生成する、請求項１のＭＲＡＭメモリアレイ。
5. 前記メモリセルのそれぞれが、前記横方向磁界を生成する横配向磁性層を含む、請求項４のＭＲＡＭメモリアレイ。
6. 前記メモリセルのそれぞれが、磁化容易方向を有するデータ記憶層と、ピン層とを含み、
   前記横方向磁界が前記磁化容易方向を横切る、請求項４のＭＲＡＭメモリアレイ。
7. 前記横配向磁性層は、永久磁性層およびピン止めされた磁性体の層のうちの一方を含む、請求項５のＭＲＡＭメモリアレイ。
8. 前記ワードラインがワード電流を受け取るように構成され、前記ビットラインがビット電流を受け取るように構成され、前記メモリセル位置において前記ワード電流がビット電流と４５度未満の角度を成して配置される、請求項１のＭＲＡＭメモリアレイ。
9. 少なくとも１つのメモリセルと、
   第１の方向に延び、第１の電流を受け取るように構成された、少なくとも１本のワードラインと、
   第２の方向に延び、第２の電流を受け取るように構成された、少なくとも１本のビットラインと
   からなり、前記ワードラインが前記ビットラインと少なくとも１つのメモリセル位置で交差し、前記メモリセルが、前記ワードラインと前記ビットラインの間にある前記メモリセル位置に配置され、前記メモリセル位置において前記第１の電流が前記第２の電流に対して４５度未満の角度を成して配置され、
   前記少なくとも１つのメモリセルが複数のメモリセルのアレイを含み、
   前記少なくとも１本のワードラインが複数のワードラインを含み、
   前記少なくとも１本のビットラインが複数のビットラインを含み、
   前記ワードラインは、端部と端部が接続され互いにある角度を成して配置された複数の脚部を含む、ＭＲＡＭメモリアレイ。
10. 前記メモリセルのそれぞれが、前記第２の方向に横方向磁界を生成する横配向磁性層を含む、請求項９のＭＲＡＭメモリアレイ。
11. 前記メモリセルのそれぞれが、磁化容易方向を有するデータ記憶層と、ピン層とを含み、
    前記横方向磁界が前記磁化容易方向に対して実質的に直交するように配置される、請求項１０のＭＲＡＭメモリアレイ。
12. 前記メモリセル位置において前記第１の電流が前記第２の電流と実質的に整列する、請求項９のＭＲＡＭメモリアレイ。
13. メモリセルのアレイであって、該メモリセルのそれぞれが、磁化容易軸方向を有するデータ記憶層と、ピン層と、前記磁化容易軸方向に対して実質的に直交する横方向磁界を生成する横向きに配置された磁性層とからなる、メモリセルのアレイと、
    第１の方向に延びる複数のワードラインであって、該ワードラインのそれぞれが、端部と端部が接続され互いにある角度を成して配置された複数の脚部を含み、前記脚部のそれぞれが、隣接する前記脚部と鋭角を成している複数のワードラインと、
    第２の方向に延びる複数の実質的に線形のビットラインと
    からなり、前記ワードラインが前記ビットラインと複数のメモリセル位置で交差し、前記メモリセルが、前記ワードラインと前記ビットラインの間にある前記メモリセル位置に配置され、前記メモリセル位置において前記ワードラインの一部が前記ビットラインの一部と実質的に同延になっており、
    前記複数のワードラインのそれぞれがワード電流を受け取るように構成され、前記複数のビットラインのそれぞれがビット電流を受け取るように構成され、前記メモリセル位置において前記ワード電流が前記ビット電流と実質的に整列する、ＭＲＡＭメモリアレイ。