JP2005142508A - 磁気記憶素子及び磁気メモリ - Google Patents

Abstract

【課題】 動作領域を広く確保して安定に動作させると共に、消費電力を低く抑えることができる磁気記憶素子及び磁気メモリを提供する。
【解決手段】 記憶層３の複数層の磁性層１６，１８，２０，２２，２４，２６の間に９０°反強磁性結合を誘導するように、記憶層３の磁性層１６，１８，２０，２２，２４，２６を隔てる各非磁性層１７，１９，２１，２３，２５の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている磁気記憶素子１を構成する。また、この磁気記憶素子１と、それぞれ交差する第１の配線と第２の配線とを有し、第１の配線及び第２の配線とが交差する交点付近に、それぞれ磁気記憶素子１が配置されて成る磁気メモリを構成する。
【選択図】 図１

Description

本発明は、磁気記憶素子及び磁気メモリに関するものであり、特に不揮発性メモリに用いて好適なものである。

コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。

情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。

不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０^１２〜１０^１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。

これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ；Magnetic Random Access Memory ）である（例えば、非特許文献１参照）。

初期のＭＲＡＭは、ＡＭＲ（anisotropic magnetoresistive）効果や、ＧＭＲ（Giant magnetoresistance ）効果等を利用した、スピンバルブをベースにした構成であった（非特許文献２及び非特許文献３参照）。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。

そこで、ＴＭＲ(Tunnel Magnetoresistance)効果を利用した構成のＭＲＡＭが提案されている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。

ＭＲＡＭでは、マトリクス状に配列されたＴＭＲ効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録（書き込み）を行うように構成されている。

そして、記憶素子に情報の記録を行う方法には、アステロイド特性を利用した方法（例えば、特許文献１参照）とスイッチング特性を利用した方法（例えば、特許文献２参照）がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。

ここで、スイッチング特性を利用したＭＲＡＭの模式的断面図を図７に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはＭＯＳトランジスタ等を用いることができるが、図７に示す構成はＭＯＳトランジスタを用いている。

まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１０１の構成を説明する。
第１の磁化固定層１１２及び第２の磁化固定層１１４の２層の磁性層は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８の２層の磁性層は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。

また、シリコン基板１３０中に選択用ＭＯＳトランジスタ１３１が形成され、この選択用ＭＯＳトランジスタ１３１の一方の拡散層１３３上に接続プラグ１０８を介して、引き出し電極１０９が形成されている。この引き出し電極１０９上に、磁気記憶素子１０１の下地膜１１０が接続されている。選択用ＭＯＳトランジスタ１３１のもう一方の拡散層１３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート１０７は、選択信号線と接続されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。

定常状態において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１１３を介した強い反強磁性結合により、第１の磁化固定層１１２の磁化Ｍ１１と第２の磁化固定層１１４の磁化Ｍ１２とは、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。

また、図７のＭＲＡＭを直上より見た模式的平面図を図８に示す。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図８ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。

この構成のメモリセルにおいて、磁気記憶素子１０１の記憶層１０３に情報を記録する際には、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを反転させるために、ビット線１０６及びワード線１０５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１の向き及び第２の記憶層１１８の磁化Ｍ２の向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。

ここで、図７に示した構成の磁気記憶素子１０１の磁化容易軸方向に外部磁界Ｈが印加されたときの磁化曲線の例を図９に示す。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。

続いて、図７のＭＲＡＭの磁気記憶素子１０１において、外部磁界Ｈとしてワード線電流磁界Ｈｗとビット線電流磁界Ｈｂを印加したとき、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの変化を説明する。
外部磁界Ｈを印加することにより、図９に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。

まず、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが反転する（２つの磁化Ｍ１，Ｍ２の向きが入れ替わり、交番的に変化する）動作がある。以下、このような動作を、Ｔｏｇｇｌｅ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。

次に、３種類の動作のそれぞれにおいて、ワード線電流Ｉｗ及びビット線電流Ｉｂの電流パルスと、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの時間変化と、磁化Ｍ１，Ｍ２の変化に伴う磁気記憶素子１０１のＴＭＲ素子の電気抵抗Ｒの時間変化を示す。

まず、Ｔｏｇｇｌｅ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１０に示す。
図１０では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。

ワード線電流Ｉｗのパルスは、時間原点Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。

まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。

次に、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１１に示す。
この例では、ワード線電流Ｉｗのパルスを図１０とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１０と同じである。

ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。

まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。

次に、Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の例を、図１２及び図１３にそれぞれ示す。
図１２に示す例では、電流パルスをいずれも図１０と同じ向きにしている。一方、図１３に示す例では、電流パルスをいずれも図１０とは逆の向きにしている。

図１２及び図１３において、ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻Ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。

まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。

続いて、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂの各振幅・向きを変化させたときに、３種類の磁化回転動作のそれぞれの発生状況を表す磁化回転モード図を、図１４に示す。

図１４に示すように、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以下ならば、その領域は全てＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が磁化容易軸方向以外になる、第二象限及び第四象限も、概ねＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。

なお、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２のなす２つの安定状態（↑↓及び↓↑）に非対称性がある場合は、Ｔｏｇｇｌｅ動作の領域８０とＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の境界に、Ｄｉｒｅｃｔ動作の領域が現れることがある。

マトリクス状に配列されたメモリセル群において、ワード線とビット線の交点に配置された特定のメモリセルのみを選択的に磁化反転させるには、選択されたメモリセルが所属するワード線及びビット線に電流を流す。

このとき、選択されたメモリセルに印加される合成磁界が、Ｔｏｇｇｌｅ動作の領域８０又はＤｉｒｅｃｔ動作の領域８２の範囲内に含まれている必要がある。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。

Wang et al.,IEEE Trans.Magn.,1997,Vol.33,p.4498 J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168 D.D.Tang et al.,IEDM Technical Digest,1997,p.995-997 R.Meservey et al.,Pysics Reports,1994,vol.238,p.214-217 T.Miyazaki et al.,J.Magnetism & Magnetic Material,1995,vol.139,L231 特開平１０−１１６４９０号公報 米国特許出願公開第２００３／００７２１７４号明細書

上述したように、スイッチング特性を利用したＭＲＡＭの従来の構成においては、記憶層（自由層）として２層以上の強磁性層を用いてビット情報の記録を行っている。
そして、これら２層以上の強磁性層が、各層間において、１８０°反強磁性結合又は静磁結合している。

１８０°反強磁性結合は、いわゆるＲＫＫＹ（Rudeman-Kittel-Kasuya-Yoshida）交換相互作用に起因する結合であり、記憶層の各強磁性層において磁化の向きが反平行状態（↑↓及び↓↑）のとき、系の磁気エネルギーを極小にする作用がある。

しかしながら、記憶層の各強磁性層が１８０°反強磁性結合することによって、飽和磁界Ｈｓａｔを増強することはできるが、スピンフロッピング磁界Ｈｓｆも増強される。
飽和磁界は、図１４に示したような磁化回転モード図におけるＴｏｇｇｌｅ動作の領域８０の上限を決定し、スピンフロッピング磁界は、同じくＴｏｇｇｌｅ動作の領域８０の下限を決定する。
従って、１８０°反強磁性結合を利用した磁気メモリは、Ｔｏｇｇｌｅ動作の領域８０即ち動作領域は広いが、電流パルスの波高値が大きくなる、という問題点がある。

一方、静磁結合は、静磁気的な相互作用であり、記憶層の各強磁性層において磁化の向きが反平行状態（↑↓及び↓↑）のとき、系の磁気エネルギーを極小にする作用がある。この静磁結合は、１８０°反強磁性結合が零のときを表す特別な状態である。

しかしながら、記憶層の各強磁性層間に静磁結合のみが生じている場合には、スピンフロッピング磁界Ｈｓｆは低減されるが、飽和磁界Ｈｓａｔも低減される。
従って、静磁結合を利用した磁気メモリは、電流パルスの波高値は低いが、動作領域が狭くなる、という問題がある。

即ち、１８０°反強磁性結合を利用した磁気メモリは、動作が安定しているが、電流パルスの波高値が大きいために消費電力が大きくなる。一方、静磁結合を利用した磁気メモリは、電流パルスの波高値が低いために消費電力こそ低いが、動作がやや不安定になる。

そして、磁気メモリを低消費電力化したり信頼性を向上したりするためには、できるだけ電流パルスの波高値を低くすることが望ましい。

上述した問題の解決のために、本発明においては、動作領域を広く確保して安定に動作させると共に、消費電力を低く抑えることができる磁気記憶素子及び磁気メモリを提供するものである。

本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されているものである。

上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されていることにより、記憶層の磁性層の間に９０°反強磁性結合が誘導されるため、記憶層の各磁性層の磁化の向きが交差する交差磁化状態（磁化の向きがなす角度が０°や１８０°でない状態）の磁気的エネルギーを下げることができる。このように交差磁化状態の磁気的エネルギーを下げることができることにより、スピンフロッピング磁界を低減する一方で、飽和磁界を増加させることができる。
磁化の向きを反転する動作を可能にする磁界の大きさの範囲は、下限がスピンフロッピングであり、上限が飽和磁界となるため、スピンフロッピング磁界が低減され、飽和磁界が増大されることにより、磁化の向きを反転する動作領域を上下にそれぞれ拡げることが可能になる。

本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、各磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在するものである。

上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、各磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在することにより、記憶層の磁性層の間に９０°反強磁性結合が誘導されるため、記憶層の各磁性層の磁化の向きが交差する交差磁化状態の磁気的エネルギーを下げることができ、これによりスピンフロッピング磁界を低減する一方で、飽和磁界を増加させることができる。
このため、磁化の向きを反転する動作領域を上下にそれぞれ拡げることが可能になる。

本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成るものである。

上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている構成となっていることにより、前述したように、磁化の向きを反転する動作領域を上下にそれぞれ拡げることが可能になる。

本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、各磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在する磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成るものである。

上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、各磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在する磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、記憶層の磁性層の間に９０°反強磁性結合を誘導するように、各磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在する構成となっていることにより、前述したように、磁化の向きを反転する動作領域を上下にそれぞれ拡げることが可能になる。

上述の本発明によれば、交差磁化状態の磁気的エネルギーを下げてスピンフロッピング磁界を低減し飽和磁界を増加させることができるため、記憶層の各磁性層の磁化の向きを反転する動作領域を上下にそれぞれ拡げることが可能になり、これにより、安定して磁化の向きを反転させる動作を行うことができる。
従って、磁気記憶素子の微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性で情報の書き込み（記録）や読み出しを行うことができる。
これにより、磁気記憶素子の微細化によって高密度化を図り、磁気メモリの記憶容量の増大や磁気メモリの小型化を図ることが可能になる。

また、本発明によれば、動作領域の下限を低減することができるため、情報の記録に必要な電流磁界を発生させるための電流量を低減することができ、これにより消費電力を低減することができる。
従って、本発明により、磁気メモリの微細化、高信頼化、大容量化、低消費電力化が容易になる。

本発明の一実施の形態として、スイッチング特性を利用したＭＲＡＭのメモリセルを構成する磁気記憶素子の概略構成図（模式的断面図）を図１に示す。

第１の磁化固定層１２及び第２の磁化固定層１４の２層の磁性層は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。

記憶層（自由層）３は、第１の記憶層１６、第２の記憶層１８、第３の記憶層２０、第４の記憶層２２、第５の記憶層２４、第６の記憶層２６の６層の磁性層が、それぞれ間に非磁性層１７，１９，２１，２３，２５を介して配置されて構成されている。

第１の記憶層１６の磁化Ｍ１、第２の記憶層１８の磁化Ｍ２、第３の記憶層２０の磁化Ｍ３、第４の記憶層２２の磁化Ｍ４、第５の記憶層２４の磁化Ｍ５、第６の記憶層２６の磁化Ｍ６は、それぞれの向きが図中左右交互になっている。

第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。

第６の記憶層２６の上には、トップコート膜２７が形成されている。このトップコート膜２７は、磁気記憶素子１と接続された配線（ビット線等）との相互拡散防止、接触抵抗の低減及び第６の記憶層２６の酸化防止という役割がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。

固定層２を構成する各磁性層１２，１４や、記憶層（自由層）３を構成する各磁性層１６，１８，２０，２２，２４，２６には、ニッケル、鉄、コバルトや、これらの合金を用いることができる。
記憶層（自由層）３を構成する各非磁性層１７，１９，２１，２３，２５には、ルテニウム、カッパー、タンタル等の非磁性材料やパラ磁性材料を用いることができる。

本実施の形態においては、特に、記憶層（自由層）３を構成する６層の磁性層１６，１８，２０，２２，２４，２６の層間にそれぞれ設けられた、各非磁性層即ち、非磁性層１７、非磁性層１９、非磁性層２１、非磁性層２３、並びに非磁性層２５の膜厚ｔ１７，ｔ１９，ｔ２１，ｔ２３，ｔ２５が、それぞれ疑似周期関数に従って変調された構成となっている。
疑似周期関数は、例えばFibonacci数列等から求めることができる。

非磁性層１７，１９，２１，２３，２５の膜厚ｔ１７，ｔ１９，ｔ２１，ｔ２３，ｔ２５が疑似周期関数によって変調されると、記憶層（自由層）３を構成する６層の磁性層１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６が完全な反平行状態（↑↓↑↓↑↓または↓↑↓↑↓↑）をとりにくくする作用を及ぼす。
特に、１８０°反強磁性結合(bilinear 結合)の平均が零であり分散が大きい場合に、記憶層３の磁性層１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６がエネルギー的に交差磁化状態をとりやすくなる。
このような結合のしかたを９０°反強磁性結合（biquadratic 結合）という。

記憶層３の各磁性層間に９０°反強磁性結合を発生させることにより、交差磁化状態がエネルギー的に安定になり、これにより、スピンフロッピング磁界Ｈｓｆを小さくすることができ、かつ飽和磁界Ｈｓａｔを大きくすることができる。
従って、スピンフロッピング磁界Ｈｓｆ及び飽和磁界Ｈｓａｔをそれぞれ下限と上限とする、記憶層３の磁性層の磁化を反転する動作の領域を、上下に拡げることが可能になる。

そして、図１に示した構成の磁気記憶素子１を用いて、図２に示すようにスイッチング特性を利用したＭＲＡＭのメモリセルを構成することができる。
図２において、磁気記憶素子１以外の部分は、図７に示した従来のスイッチング特性を利用したＭＲＡＭのメモリセルと同様になっている。
即ち、シリコン基板３０中に選択用ＭＯＳトランジスタ３１が形成され、この選択用ＭＯＳトランジスタ３１の一方の拡散層３３上に接続プラグ８を介して、引き出し電極９が形成されている。この引き出し電極９上に、磁気記憶素子１が接続されている。選択用ＭＯＳトランジスタ３１のもう一方の拡散層３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート７は、選択信号線と接続されている。
磁気記憶素子１の上面は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。

また、図示しないが、本実施の形態の磁気記憶素子１においても、図８の磁気記憶素子１０１と同様に、楕円形状のパターンに磁気記憶素子１を形成し、この磁気記憶素子１をワード線５及びビット線６の交点に配置すると共に、磁気記憶素子１の各磁性層（磁化固定層及び記憶層）１２，１４，１６，１８，２０，２２，２４，２６の磁化容易軸方向を、ワード線５及びビット線６に対して傾斜角度θを有する方向とすることが可能である。

この構成のメモリセルにおいて、磁気記憶素子１の記憶層（自由層）３に情報を記録する際には、各記憶層１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６の向きを反転させるために、ビット線６及びワード線５に、それぞれ、ビット電流及びワード線電流を流す。ビット線電流及びワード線電流は、それぞれ、ビット線電流磁界及びワード線電流磁界を誘起する。ワード線電流磁界とビット線電流磁界の合成磁界は、時計回りまたは反時計回りに回る回転磁界を形成する。

また、磁気記憶素子１の記憶層（自由層）３に記録された情報を読み出す際には、ビット線６と、選択用ＭＯＳトランジスタ３１の拡散層３２に接続されたセンス線との間に電圧をかけて、選択用ＭＯＳトランジスタ３１のゲート７をオン状態にすることにより、磁気記憶素子１の膜厚方向に電流を流す。これにより、トンネル絶縁層１５を挟む磁性層（第２の磁化固定層１４及び第１の記憶層１６）におけるトンネル磁気抵抗効果を利用して、記憶層３の磁性層の磁化の向きを検出することにより、記憶層３に記録された情報を読み出すことができる。

そして、図１に示した構成のメモリセルを用いて、それぞれ多数のワード線（ＷＬ）５及びビット線（ＢＬ）６に対して、各交点に磁気記憶素子１を配置することにより、多数のメモリセルを有し、記憶容量の大きい磁気メモリ（磁気記憶装置）を構成することができる。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁界（ワード線電流磁界及びビット線電流磁界）を印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、各記憶層１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６が反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、各記憶層１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６の向きが反転（Ｔｏｇｇｌｅ動作）するために充分な回転磁界が印加されず、情報の書き込み（記録）が行われないことから、記憶層３に既に記録されている情報が保持される。

ここで、９０°反強磁性結合の大きさを変更して、磁化容易軸方向の磁化曲線の変化を調べた。
各非磁性層の膜厚が同じであり、各記憶層（磁性層）の膜厚も同じであり、各記憶層間に静磁結合のみが生じている場合（Ｊｑ＝０）と、各非磁性層の膜厚を変調して９０°反強磁性結合Ｊｑの大きさを０．０１ｅｒｇ／ｃｍ^２にした場合と、各非磁性層の膜厚を変調して９０°反強磁性結合Ｊｑの大きさを０．０１３ｅｒｇ／ｃｍ^２にした場合とについて、それぞれ印加される磁界の大きさの変化に対する記憶層の磁化量の変化を調べて、磁化曲線を作成した。なお、いずれの場合も、磁気記憶素子の平面形状を、０．７２μｍ（長軸方向）×０．４８μｍ（短軸方向）の楕円形状とした。
それぞれの場合の磁化曲線を重ねて、図３に示す。

図３より、静磁結合を利用した場合（Ｊｑ＝０）には、スピンフロッピング磁界（４０Ｏｅ程度）及び飽和磁界（２００Ｏｅ程度）が共に低いのに対して、９０°反強磁性結合Ｊｑを高めていくと、スピンフロッピング磁界がさらに低くなっていく（→２５Ｏｅ程度→２０Ｏｅ以下）が、その一方で飽和磁界（３００Ｏｅ程度）が大きくなっていくことがわかる。
即ち、９０°反強磁性結合を強めていくことにより、記憶層の各磁性層の磁化の向きを反転する動作（Ｔｏｇｇｌｅ動作）の領域の下限であるスピンフロッピング磁界Ｈｓｆが低減される。また、９０°反強磁性結合を強めていくことにより、上述の動作（Ｔｏｇｇｌｅ動作）の領域の上限である飽和磁界Ｈｓａｔが大きくなっていく。
従って、上述の動作（Ｔｏｇｇｌｅ動作）の領域が、上下に拡がっていくことがわかる。

また、本実施の形態によって得られる磁化回転モードの改善効果を調べた。
磁気記憶素子の平面形状を、図３と同様に、０．７２μｍ（長軸方向）×０．４８μｍ（短軸方向）の楕円として、従来のように記憶層の各磁性層間の非磁性層の膜厚が同一とされている場合と、本実施の形態のように記憶層の各磁性層間の非磁性層の膜厚が変調されている場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図４Ａ及び図４Ｂに示す。図４Ａは記憶層の各磁性層間の非磁性層の膜厚が同一とされている場合であり、図４Ｂは記憶層の各磁性層間の非磁性層の膜厚が変調されている場合である。

図４Ａより、従来の各磁性層間の非磁性層の膜厚が同一とされている構成では、スピンフロッピング磁界で決定されるＴｏｇｇｌｅ動作の領域８０の下限が、ワード線電流磁界Ｈｗ側で６０Ｏｅ以上もあることがわかる。
ワード線電流Ｉｗやビット線電流Ｉｂで、これだけの大きさの磁界を発生させようとすると、十数ｍＡもの大電流が必要になる。
前述したように、磁気メモリ素子の低消費電力化や信頼性の向上を図るためには、できるだけ電流値が低いことが望ましいため、このようにＴｏｇｇｌｅ動作の領域８０の下限が大きいことは好ましくない。

図４Ｂより、本実施の形態の構成を採用して、各磁性層間の非磁性層の膜厚を変調して９０°反強磁性結合を発生させることにより、スピンフロッピング磁界が低減されるため、Ｔｏｇｇｌｅ動作の領域の下限がさらに低減され、２０Ｏｅ以下になることがわかる。
即ち、各磁性層間の非磁性層の膜厚を変調して９０°反強磁性結合を発生させることにより、Ｔｏｇｇｌｅ動作の領域８０の下限を下げて、記録に必要な電流磁界を発生させるための電流量を低減し、消費電力を低減できることがわかる。

上述の本実施の形態によれば、記憶層（自由層）３の各記憶層（磁性層）１６，１８，２０，２２，２４，２６の間の各非磁性層１７，１９，２１，２３，２５の膜厚ｔ１７，ｔ１９，ｔ２１，ｔ２３，ｔ２５が、擬似周期関数により変調されていることによって、記憶層３の各記憶層（磁性層）１６，１８，２０，２２，２４，２６の間に９０°反強磁性結合を誘導することができるため、各記憶層（磁性層）１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６の向きが交差する交差磁化状態の磁気的エネルギーを下げることができる。
これにより、スピンフロッピング磁界Ｈｓｆを低減することができ、また飽和磁界Ｈｓａｔを増加させることができる。
従って、記憶層（自由層）３の各記憶層（磁性層）１６，１８，２０，２２，２４，２６の磁化Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６の向きを反転させて情報の記録を行うことができる領域、即ち磁化回転モード図におけるＴｏｇｇｌｅ動作の領域を、下方及び上方にそれぞれ拡げることが可能になる。

このようにＴｏｇｇｌｅ動作の領域（動作領域）を拡げることができるため、安定して動作を行うことができる。
従って、磁気記憶素子１の微細化を図った場合でも、高い歩留まりを得ることが可能になると共に、書き込みエラーの低減を図り高い信頼性でビット情報等の情報の書き込み（記録）や読み出しを行うことができる。
これにより、磁気記憶素子１の微細化によって高密度化を図り、磁気メモリの記憶容量の増大や磁気メモリの小型化を図ることが可能になる。

また本実施の形態によれば、動作領域の下限を低減することができることにより、情報の記録に必要となる大きさの磁界を電流磁界として発生させる電流量を低減することができる。これにより、記録の際の消費電力を低減することができる。
従って、磁気メモリの微細化、高信頼化、大容量化、低消費電力化が容易になる。

なお、上述の実施の形態では、記憶層（自由層）３の各磁性層間の非磁性層の膜厚が変調された構成であったが、記憶層（自由層）の各磁性層の膜厚が変調された構成としても、同様に、各磁性層間に９０°反強磁性結合を発生させて、動作領域を上下に拡げることが可能になる。

また、膜厚を変調する方法としては、前述した擬似周期関数に従って変調する方法の他に、周期関数と乱数との組み合わせに従って変調する方法や、フラクタル関数に従って変調する方法も、いずれも可能である。

また、複数層の非磁性層或いは磁性層について、複数層の膜厚を変調するだけでなく、さらに各層内において膜面内で膜厚を変調してもよい。
通常、均一な非磁性膜または磁性層を成膜する際には、ターゲット槽が１×１０^−６Ｔｏｒｒ以下の超真空度に到達していることが必要であるが、膜面で膜厚を変調するためには１ｍＴｏｒｒ以上の低真空中でスパッタリングすることが有効である。

次に、本発明の他の実施の形態として、スイッチング特性を利用したＭＲＡＭのメモリセルを構成する磁気記憶素子の要部の分解図を、図５に示す。
本実施の形態においては、特に記憶層（自由層）３を構成する第１の記憶層１６及び第２の記憶層１８の２つの磁性層を、それぞれ磁化容易軸６０の方向が互いに異なるように形成して磁気記憶素子４１を構成している。
具体的には、第１の記憶層１６の磁化容易軸６０の傾斜角度（図８の傾斜角度θと同様に電流磁界を印加する配線に対する傾斜角度）θ１が比較的小さく、第２の記憶層１８の磁化容易軸６０の傾斜角度θ２が比較的大きくなっており、図５では０°＜θ１＜４５°＜θ２＜９０°となっている。

また、第１の記憶層１６及び第２の記憶層１８の平面パターンは、いずれも同一の楕円形状となっており、楕円の長軸方向が一致している。
このように、平面パターンが同一で、かつ磁化容易軸方向が異なる構成であるため、磁性層の形状異方性による磁化容易軸方向の設定ではなく、別の方法により第１の記憶層１６及び第２の記憶層１８のそれぞれの磁化容易軸方向を設定することになる。
例えば、結晶磁気異方性や、磁場中熱処理等による誘導磁気異方性を、主に利用することにより、それぞれの磁化容易軸方向を設定すればよい。

磁気記憶素子４１の記憶層（自由層）がこのように第１の記憶層１６及び第２の記憶層１８の磁化容易軸６０方向が異なる構成となっているため、交差磁化状態の磁気エネルギーを低下させることができる。
これにより、スピンフロッピング磁界Ｈｓｆを下げると共に、飽和磁界Ｈｓａｔを増加させることができる。

このような構成を作製するためには、例えば、第１の記憶層１６を形成してある向きの磁場中で熱処理を行って第１の記憶層１６の磁化容易軸６０の方向を設定した後に、第２の記憶層１８を形成して、第１の記憶層１６とは異なる向きの磁場中で熱処理を行って第２の記憶層１８の磁化容易軸６０の方向を設定し、その後、第１の記憶層１６及び第２の記憶層１８を含む磁気記憶素子４１の各層をパターニングすればよい。

なお、第１の記憶層１６及び第２の記憶層１８のそれぞれの磁化容易軸方向のなす角度は、図５に示した角度に限らず、例えば５°以上９０°以下の任意の角度とすることが可能である。

そして、図５に示した構成の磁気記憶素子４１を用いて、図６に示すようにスイッチング特性を利用したＭＲＡＭのメモリセルを構成することができる。
図６において、磁気記憶素子４１以外の部分は、図７に示した従来のスイッチング特性を利用したＭＲＡＭのメモリセルや図２に示した先の実施の形態のメモリセルと同様になっているため、説明を省略する。

上述の本実施の形態の構成によれば、磁気記憶素子４１の記憶層（自由層）３の各磁性層、即ち第１の記憶層１６及び第２の記憶層１８の磁化容易軸方向が互いに異なることにより、記憶層（自由層）の各磁性層１６，１８の間に９０°反強磁性結合を誘導することができるため、各記憶層（磁性層）１６，１８の磁化Ｍ１，Ｍ２の向きが交差する交差磁化状態の磁気的エネルギーを下げることができる。
これにより、先の実施の形態と同様に、スピンフロッピング磁界Ｈｓｆを低減することができ、また飽和磁界Ｈｓａｔを増加させることができるため、記憶層（自由層）３の各記憶層（磁性層）１６，１８の磁化Ｍ１，Ｍ２の向きを反転させて情報の記録を行うことができる領域（Ｔｏｇｇｌｅ動作の領域）を、下方及び上方にそれぞれ拡げることが可能になる。

従って、Ｔｏｇｇｌｅ動作の領域（動作領域）を拡げることができ、安定して動作を行うことができるようになることから、磁気記憶素子４１の微細化を図った場合でも、高い歩留まりを得ることが可能になると共に、書き込みエラーの低減を図り高い信頼性でビット情報等の情報の書き込み（記録）や読み出しを行うことができる。
これにより、磁気記憶素子４１の微細化によって高密度化を図り、磁気メモリの記憶容量の増大や磁気メモリの小型化を図ることが可能になる。

また本実施の形態によれば、動作領域の下限を低減することができることにより、先の実施の形態と同様に、記録の際の消費電力を低減することができる。
従って、磁気メモリの微細化、高信頼化、大容量化、低消費電力化が容易になる。

なお、図５及び図６に示した実施の形態のように、誘導磁気異方性によって記憶層の各磁性層の磁化容易軸方向を異ならせる代わりに、形状磁気異方性によって磁化容易軸方向を異ならせることも可能である。
この場合は、磁性層を平面パターンが異なるように形成することにより、形状磁気異方性によって主に定義される磁化容易軸方向を異ならせることができる。

また、図５及び図６に示した実施の形態では、記憶層（自由層）が２層の磁性層から構成されているが、３層以上の磁性層により記憶層（自由層）を構成した場合にも、同様に本発明の構成を適用することが可能である。
３層以上の磁性層により記憶層（自由層）を構成した場合には、磁性層の磁化容易軸方向が少なくとも異なる２方向以上である構成とすることにより、磁性層間に９０°反強磁性結合を発生させることができる。

なお、上述した各実施の形態の構成に対して、磁気記憶素子の下の引き出し電極を反強磁性体により構成して、反強磁性層と兼用してもよい。

上述の各実施の形態では、いずれも、記憶層３と下層の固定層２との間にトンネル絶縁層を設けてＴＭＲ素子から成る磁気記憶素子を構成していたが、トンネル絶縁層の代わりに非磁性導電層を設けてＧＭＲ素子から成る磁気記憶素子を構成してもよい。
ＧＭＲ素子から成る磁気記憶素子を構成した場合に適用しても、同様に本発明の効果を得ることができる。

また、記憶層に対して、トンネル絶縁層或いは非磁性導電層即ち非磁性層を介して固定層を設けた構成（ＴＭＲ素子やＧＭＲ素子等）に限らず、本発明は、固定層を設けずに他の検出手段によって記憶層の磁性層の磁化の向きを検出して、磁気記憶素子の記憶層に記録された情報の読み出しを行う構成にも適用することが可能である。
固定層を設けた構成以外の他の検出手段としては、例えば、ホール素子を利用した構成や、光学的手段により検出を行う構成が考えられる。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態に係るＭＲＡＭのメモリセルを構成する磁気記憶素子の概略構成図である。 図１の磁気記憶素子を備えたスイッチング特性を利用したＭＲＡＭの模式的断面図である。 ９０°反強磁性結合の大きさを変化させた各場合における、印加磁界の大きさの変化に対する記憶層の磁化量の変化を示す図である。 磁化回転モードの分布を比較する図である。 Ａ 記憶層の非磁性層の膜厚が同一とされた従来の構成の場合である。 Ｂ 記憶層の非磁性層の膜厚が変調された構成（図１の構成）の場合である。 本発明の他の実施の形態に係るＭＲＡＭのメモリセルを構成する磁気記憶素子の要部の分解図である。 図５の磁気記憶素子を備えたスイッチング特性を利用したＭＲＡＭの模式的断面図である。 スイッチング特性を利用したＭＲＡＭの模式的断面図である。 図７のＭＲＡＭを直上より見た模式的平面図である。 図７の磁気記憶素子の磁化容易軸方向に外部磁界が印加されたときの磁化曲線の一例である。 Ｔｏｇｇｌｅ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を示す図である。 Ｎｏ ｓｗｉｃｈｉｎｇ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を示す図である。 Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を示す図である。 Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を示す図である。 図７の磁気記憶素子の磁化回転モードの分布を示す図である。

符号の説明

１，４１ 磁気記憶素子、２ 固定層、３ 記憶層（自由層）、５ ワード線、６ ビット線、１１ 反強磁性層、１２ 第１の磁化固定層、１３，１７，１９，２１，２３，２５ 非磁性層、１４ 第２の磁化固定層、１５ トンネル絶縁層、１６ 第１の記憶層、１８ 第２の記憶層、２０ 第３の記憶層、２２ 第４の記憶層、２４ 第５の記憶層、２５ 第６の記憶層、３０ シリコン基板、３１ 選択用ＭＯＳトランジスタ

Claims (10)

1. 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
   前記記憶層の前記磁性層の間に９０°反強磁性結合を誘導するように、前記記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは前記記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている
   ことを特徴とする磁気記憶素子。
2. 前記各非磁性層の膜厚、或いは前記記憶層の各磁性層の膜厚が、擬似周期関数、周期関数と乱数の組み合わせ、フラクタル関数、のいずれかにより変調されていることを特徴とする請求項１に記載の磁気記憶素子。
3. 前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置されていることを特徴とする請求項１に記載の磁気記憶素子。
4. 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
   前記記憶層の前記磁性層の間に９０°反強磁性結合を誘導するように、各前記磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在する
   ことを特徴とする磁気記憶素子。
5. 前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置されていることを特徴とする請求項４に記載の磁気記憶素子。
6. 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
   前記記憶層の前記磁性層の間に９０°反強磁性結合を誘導するように、前記記憶層の磁性層を隔てる各非磁性層の膜厚か、或いは前記記憶層の各磁性層の膜厚か、いずれかの膜厚が変調されている磁気記憶素子と、
   互いに交差する第１の配線と第２の配線とを備え、
   前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成る
   ことを特徴とする磁気メモリ。
7. 前記磁気記憶素子において、前記各非磁性層の膜厚、或いは前記記憶層の各磁性層の膜厚が、擬似周期関数、周期関数と乱数の組み合わせ、フラクタル関数、のいずれかにより変調されていることを特徴とする請求項６に記載の磁気メモリ。
8. 前記磁気記憶素子において、前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置されていることを特徴とする請求項６に記載の磁気メモリ。
9. 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
   前記記憶層の前記磁性層の間に９０°反強磁性結合を誘導するように、各前記磁性層の磁化容易軸方向が少なくとも異なる２方向以上存在する磁気記憶素子と、
   互いに交差する第１の配線と第２の配線とを備え、
   前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成る
   ことを特徴とする磁気メモリ。
10. 前記磁気記憶素子において、前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置されていることを特徴とする請求項９に記載の磁気メモリ。

Images