JP2004193603A - 2つの書込み導体を有するmram - Google Patents

2つの書込み導体を有するmram Download PDF

Info

Publication number
JP2004193603A
JP2004193603A JP2003403010A JP2003403010A JP2004193603A JP 2004193603 A JP2004193603 A JP 2004193603A JP 2003403010 A JP2003403010 A JP 2003403010A JP 2003403010 A JP2003403010 A JP 2003403010A JP 2004193603 A JP2004193603 A JP 2004193603A
Authority
JP
Japan
Prior art keywords
mram
axis
write
easy axis
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003403010A
Other languages
English (en)
Other versions
JP2004193603A5 (ja
Inventor
K Smith Kenneth
ケネス・ケイ・スミス
Kenneth J Eldredge
ケネス・ジェイ・エルドレッジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004193603A publication Critical patent/JP2004193603A/ja
Publication of JP2004193603A5 publication Critical patent/JP2004193603A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】MRAMセルに書込みを行う際にセルの選択性を向上すること。
【解決手段】本発明の一実施形態による磁気ランダムアクセスメモリ(MRAM)セル(100)は、磁化容易軸(108)と磁化困難軸(110)とを有する磁気記憶素子(106)と、磁化容易軸および磁化困難軸のうちの一方に沿って配置された書込み導体(102)と、磁化容易軸および磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置された書込み導体(104)とを備える。
【選択図】図1

Description

本発明は、概して2つの書込み導体を有する磁気ランダムアクセスメモリ(MRAM)に関する。
磁気ランダムアクセスメモリ(MRAM)は不揮発性メモリである。MRAMデバイスにおける読出しおよび書込み動作の実行は、ハードディスクドライブのような従来の長期記憶装置における読出しおよび書込み動作の実行よりも数桁速い。さらに、MRAMデバイスは、ハードディスクドライブおよび他の従来の長期記憶装置よりもコンパクトであり、消費電力が小さい。
一般的なMRAMデバイスはメモリセルのアレイを含む。ワード線がメモリセルの行に沿って延在し、ビット線がメモリセルの列に沿って延在する。したがって、各メモリセルはワード線とビット線の交点に配置される。メモリセルは磁化の向きとして1ビットの情報を格納する。各メモリセルの磁化は常に、2つの安定した向き、すなわち平行および反平行(0および1の論理値に対応する)のうちの1つを有することができる。
所望のメモリセルにおいて格納された値を変更するために、適切なワード線およびビット線にバイアスがかけられ、メモリセルの磁気の向きが切り替えられる。各線は多数のメモリセルを横断するので、ワード線とビット線の交点にある所望のメモリセルのみがその磁気の向きを切り替えられるように、ワード線およびビット線に注意深くバイアスがかけられる。しかしながら、そのような選択性は達成するのが困難になる可能性があるが、それにもかかわらず正確で、信頼性の高いMRAMデバイスを実現するためには重要である。
本発明の一実施形態による磁気ランダムアクセスメモリ(MRAM)セルは、磁気記憶素子と2つの書込み導体とを備える。磁気記憶素子は磁化容易軸と磁化困難軸とを有する。書込み導体のうちの一方は、磁化容易軸および磁化困難軸のうちの一方に沿って配置される。他方の書込み導体は、磁化容易軸および磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置される。
本発明によれば、磁化容易軸および磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置される書込み導体を用いることにより、MRAMセルに書込みを行う際の選択性が向上する。
本明細書において参照される図面は、本明細書の一部を構成する。図面に示される要素は、明確に指示されない限り、本発明のいくつかの実施形態を例示しているにすぎず、本発明の全ての実施形態を例示することを意味しない。
本発明の例示的な実施形態に関する以下の詳細な説明では、本明細書の一部を構成し、本発明が実施され得る特定の例示的な実施形態を例示する添付図面を参照する。
図1は、本発明の一実施形態による磁気ランダムアクセスメモリ(MRAM)セル100の平面図を示す。MRAMセル100は、書込み導体104の下に配置された書込み導体102を含む。MRAMセル100の読出し導体(単数または複数)は、図示の明瞭化のために図1に示されない。しかしながら、書込み導体102は一実施形態において、読出し導体としても機能することができる。互いに対して垂直な磁化容易軸108および磁化困難軸110も図1に示される。
書込み導体102は、磁化容易軸108に沿って、すなわち磁化容易軸108に平行に配置される。代替の実施形態では、書込み導体102は磁化困難軸110に沿って、すなわち磁化困難軸110に平行に配置されることもできる。書込み導体104は、磁化容易軸108および磁化困難軸110の両方に対して平行でもなく垂直でもない角度で配置される。図1の実施形態では、書込み導体104は書込み導体102に対して時計方向に、すなわち右に回転するように示されるが、代替の実施形態では、書込み導体104は、書込み導体102に対して反時計方向に、すなわち左に回転することもできる。
磁気記憶素子106は、書込み導体102と書込み導体104との間に配置される。磁気記憶素子106は、磁化容易軸108および磁化困難軸110を有すると言うことができる。磁気記憶素子106は、MRAMセル100が格納する論理値を示す磁気の向きを有する。磁気記憶素子106は、たとえば、論理値0および1に対応する平行な磁気の向き、および反平行な磁気の向きを有することができる。
書込み導体104を磁化容易軸108および磁化困難軸110の両方に対して平行でもなく垂直でもない角度に配置することにより、MRAMセル100に書込みを行う際の、すなわちMRAMセル100の磁気の向きを切り替える際の選択性が向上する。そのような書込みまたは切替えは、書込み導体102および書込み導体104の両方にバイアスをかけることにより達成される。書込み導体102にバイアスをかけることにより、導体102に沿って、それゆえ磁化容易軸108に沿って磁界が生成される。同様に、書込み導体104にバイアスをかけることにより、導体104に沿って、それゆえ、軸108および110の両方に平行でもなく垂直でもない角度で磁界が生成される。
図2は、本発明の一実施形態による、磁化容易軸108および磁化困難軸110に沿って磁界が存在する場合にMRAMセル100が磁気の向きを切り替える際のグラフ200を示す。線202の一方の側には切替え領域204がある。磁化容易軸108および磁化困難軸110に沿った磁界が切替え領域204内にあるとき、MRAMセル100の磁気の向きは平行から反平行に、またはその逆に切り替わる。したがって、図1の導体102および104にバイアスをかける結果として、そのような磁界が切替え領域204に入るようにするとともに、そのような磁界が書込み導体102または書込み導体104の近くにある任意の他のMRAMセルの切替え領域に入らないようにすることが好ましい。
図3Aは、本発明の一実施形態による、線202およびその線が画定する切替え領域204に対する、書込み導体102のみにバイアスをかけることにより生じる磁界ベクトル302を示すグラフ300を示す。磁界ベクトル302は磁化容易軸108上に存在し、そのため磁化困難軸110上には成分を持たない。結果として、書込み導体102にバイアスをかけることにより生じる磁界ベクトル302は、切替え領域204内には及ばず、磁界ベクトル302だけでは、MRAMセル100を含む導体102に沿った任意のMRAMセルの磁気の向きを切り替えるには不十分である。
図3Bは、本発明の一実施形態による、線202およびその線が画定する切替え領域204に対する、書込み導体104のみにバイアスをかけることにより生じる磁界ベクトル322を示すグラフ320を示す。磁界ベクトル322は、磁化容易軸108に沿った容易成分324と、磁化困難軸110に沿った困難成分326とに分解され得る。しかしながら、書込み導体104にバイアスをかけることにより生じる磁界ベクトル322の大きさは、切替え領域204内に達するには不十分であり、同様に磁界ベクトル322だけでは、MRAMセル100を含む導体104に沿った任意のMRAMセルの磁気の向きを切り替えるには不十分である。
図3Cは、本発明の一実施形態による、線202およびその線が画定する切替え領域204に対する、書込み導体102および書込み導体104の両方にバイアスをかけることにより生じる磁界ベクトル342を示すグラフ340を示す。磁界ベクトル342は、書込み導体102のみから生じる図3Aの磁界ベクトル302と、書込み導体104のみから生じる図3Bの磁界ベクトル322との和である。磁界ベクトルは、磁化容易軸108に沿った容易成分344と、磁化困難軸110に沿った困難成分346とに分解され得る。容易成分344は、完全に磁化容易軸108上に存在する図3Aの磁界ベクトル302と、図3Bの磁界ベクトル322の容易成分324との和に等しい。困難成分346は、図3Aの磁界ベクトル302が困難成分を持たないので、図3Bの磁界ベクトル322の困難成分326に等しい。
書込み導体102および書込み導体104の両方にバイアスをかけることにより生じる磁界ベクトル342は、切替え領域204内に達し、したがって、導体102および104の両方に沿った唯一のMRAMセルであるMRAMセル100の磁気の向きを切り替えるのに十分な大きさを有する。書込み導体102に沿った他のMRAMセルは、図3Aの磁界ベクトル302のみを受けるので、それらの向きは切り替わらない。同じように、書込み導体104に沿った他のMRAMセルは、図3Bの磁界ベクトル322のみを受けるので、それらの向きは切り替わらない。このように、磁化容易軸108および磁化困難軸110の両方に対して平行でもなく垂直でもない角度で配置される書込み導体、すなわち書込み導体104を用いることにより、MRAMセル100に書込みを行う際の選択性が向上する。
図4Aおよび図4Bは、本発明の特定の実施形態による、図1の磁気記憶素子106を例示する概略図を示す。図4Aおよび図4Bの実施形態の磁気記憶素子106は、スピン依存トンネル(SDT)接合デバイスである。素子106はピン留め層404を含み、そのピン留め層404は、ピン留め層404の平面内に向けられるが、磁界がかけられる場合も回転しないように固定された磁化を有する。また、素子106は、ピン留めされない、すなわち固定されない磁化の向きを有するフリー層402も含む。もっと正確に言えば、その磁化は、フリー層402の平面内に存在する磁化容易軸に沿った2つの方向のうちのいずれかに向けられ得る。すなわち、フリー層402の磁化は回転可能であり、そのためその磁界はその2つの方向の間で切り替えることができる。
フリー層402およびピン留め層404の磁化が同じ方向にある場合には、その向きは平行であると言われ、それは図4Aにおいて同じ方向を指す矢印408および410によって表される。フリー層402およびピン留め層404の磁化が逆の方向にある場合には、その向きは反平行であると言われ、それは図4Bにおいて逆の方向を指す矢印408および410によって表される。フリー層402の磁化は、前述したように図1の書込み導体102と104にバイアスをかけることにより変更される磁化を有することができる。
絶縁性トンネル障壁406は、フリー層402とピン留め層404とを分離することが好ましい。絶縁性トンネル障壁406によって、層402と404との間に量子力学的トンネル効果が生じるようになる。このトンネル現象は電子スピンに依存し、磁気記憶素子106の抵抗が、フリー層402およびピン留め層404の磁化の相対的な向きの関数になる。たとえば、層402と404の磁化の向きが平行である場合には、磁気記憶素子106の抵抗は第1の値になることができ、その磁化の向きが反平行である場合には、第1の値よりも大きい第2の値になることができる。
図5Aおよび図5Bは、本発明の一実施形態による、磁気ランダムアクセスメモリ(MRAM)セル500のアレイを示す。具体的には、図5AはMRAMセル500の平面図であり、一方、図5BはMRAMセル500の正面図である。
MRAMセル500は、まとめて磁気記憶素子510と呼ばれる、磁気記憶素子510A、510B、...、510Nの3×3のアレイを含む。磁気記憶素子510のそれぞれは、前述された図4の記憶素子106として実施され得る。当業者には理解されるように、MRAMセル500はおそらく数百、数千またはそれ以上の係る磁気記憶素子510を含む。図示の明瞭化のために、図5Aには磁気記憶素子510が9個だけ示されている。
また、MRAMセル500は、互いに平行な多数の書込み導体502と、互いに平行な多数の書込み導体504とを含む。書込み導体502のそれぞれは、多数の磁気記憶素子510の下に存在し、前述された図1の書込み導体102として実施され得る。書込み導体504のそれぞれは、多数の磁気記憶素子510の上に存在し、前述された図1の書込み導体104として実施され得る。
書込み導体504は、磁化容易軸108または磁化困難軸110のいずれかに平行に、またはそれに沿って配置される書込み導体502に対して、平行でもなく垂直でもない角度で配置される。図5Aでは、書込み導体502は、特に磁化容易軸108に沿って配置される。書込み導体502のうちの3つ、および書込み導体504のうちの5つのみが図5Aに示されるが、これは図示の明瞭化のためであり、実際には、MRAMセル500は数百、数千、またはそれ以上の係る導体502および504を含む。
MRAMセル500は、互いに平行な多数の読出し導体506と、同じく互いに平行な多数の読出し導体508とを含む。読出し導体506のそれぞれは、多数の磁気記憶素子510の上に存在するが、書込み導体504のうちの対応する書込み導体の下に存在する。読出し導体506および書込み導体502は、明瞭に図示するためだけに、互いに対してわずかにオフセットされて図5Aに示される。実際には、図5Bに示されるように、読出し導体506および書込み導体502は互いからオフセットされない。読出し導体508のそれぞれは、多数の磁気記憶素子510の下に存在するが、書込み導体502のうちの対応する書込み導体の上に存在する。
読出し導体506および読出し導体508は、互いに対して垂直に配置される。読出し導体506は特に、図5Aでは磁化容易軸108に沿って配置されるのに対して、読出し導体508は特に、図5Aでは磁化困難軸110に沿って配置される。しかしながら、代替の実施形態では、読出し導体506は、磁化困難軸110に沿って配置されることができ、読出し導体508は、磁化容易軸108に沿って配置されることができる。読出し導体506のうちの3つ、および読出し導体508のうちの3つのみが図5Aに示されるが、これは図示の明瞭化のためであり、実際には、MRAMセル500は数百、数千、またはそれ以上の係る導体506および508を含む。
本発明の別の代替実施形態では、読出し導体506は存在せず、そのため書込み導体502が読出しおよび書込み両方の機能的役割を担う。したがって、本発明のこの代替実施形態は、MRAMセル500が3つの異なるタイプの導体、すなわち書込み導体502、書込み導体504および読出し導体508を含むので、3導体アレイのMRAMセルである。しかしながら、図5Aおよび図5Bに実際に示される実施形態では、MRAMセル500のアレイは、4つの異なるタイプの導体、すなわち書込み導体502、書込み導体504、読出し導体506および読出し導体508を含む4導体の記憶デバイスである。さらに、本発明の別の代替実施形態では、MRAMセル500はアレイに構成されないことに留意されたい。すなわち、MRAMセル500は、一例として図5の実施形態においてアレイとして構成されるが、本発明の全ての実施形態に関して制約するものではない。
図6は、本発明の一実施形態による、図5のMRAMセル500のアレイを利用する典型的なMRAM記憶デバイス600を示す。MRAM記憶デバイス600は、書込み駆動回路602Aと読出し駆動回路602Bとを含む。書込み駆動回路602Aおよび読出し駆動回路602Bは、まとめて駆動回路602と呼ばれる。駆動回路602によって、MRAMセル500のアレイに論理値を選択的に書き込むことができ、かつMRAMセル500のアレイから論理値を選択的に読み出すことができる。具体的には、書込み駆動回路602Aは、MRAMセル500に論理値を選択的に書き込むために設けられ、一方読出し駆動回路602Bは、MRAMセル500から論理値を選択的に読み出すために設けられる。
図7は、本発明の一実施形態による、磁気ランダムアクセスメモリ(MRAM)セルに書込みを行うための方法700を示す。その方法700は一実施形態では、図6の書込み駆動回路602Aによって実行され得る。MRAMセルのアレイの選択されたMRAMセルのために、そのMRAMセルの下を通過する書込み導体102/502にバイアスがかけられる(702)。これにより、書込み導体102/502に電流が流れ、第1の磁界が生成される。同様に、MRAMセル上を通過する書込み導体104/504にバイアスがかけられ(704)、それにより書込み導体104/504に電流が流れ、第2の磁界が生成される。第1の磁界と第2の磁界との組み合わせは、MRAMセルの磁気の向きを切り替えるのに十分であり、セルに格納された値が論理0から論理1に、またはその逆に切り替わる。それらの書込み導体に沿った他のMRAMセルは、第1の磁界または第2の磁界だけを受けており、両方の磁界を同時に受けないので影響を受けない。
図8は、本発明の一実施形態による、MRAMセルを読み出すための方法800を示す。方法800は、一実施形態では図6の読出し駆動回路602Bによって実行され得る。MRAMセルのアレイの選択されたMRAMセルのために、MRAMセル上を通過する読出し導体506が、MRAMセルの下を通過する読出し導体508に対して、またはその逆にバイアスがかけられる(802)。これにより、読出し導体506からMRAMセルを通って読出し導体508まで、または読出し導体508からMRAMセルを通って読出し導体506まで電流が流れる。その後、MRAMセルの磁気記憶素子を流れるこの電流が判定され、または測定される(804)。
MRAMセルの磁気記憶素子の抵抗は、MRAMセルによって格納された論理値に基づく。すなわち、磁気記憶素子の抵抗は、MRAMセルの磁気の向きに基づく。磁気の向きが平行である場合には、抵抗は第1の値になることができ、磁気の向きが反平行である場合には第2の値になることができる。さらに、読出し導体は互いに対して一定のレベルでバイアスをかけられており、電流は電圧を抵抗で割った値に等しいため、これはMRAMセルを流れる電流が、MRAMセルの抵抗に基づくことを意味する。
したがって、判定または測定された電流は、MRAMセルの磁気記憶素子に格納された論理値に相関する(806)。たとえば、第1の値の電流は、磁気の向きが平行であることに対応し、MRAMセルによって論理0が格納されていることを表すことができる。第2の値の電流は磁気の向きが反平行であることに対応し、MRAMセルによって論理1が格納されていることを表すことができる。このように、方法800は、MRAMセルによって格納された論理値を読み出す。
本発明の一実施形態による磁気ランダムアクセスメモリ(MRAM)セルの平面図である。 本発明の一実施形態による、図1のMRAMセルが磁気の向きを切り替える際のグラフである。 本発明の一実施形態による、図1の書込み導体にバイアスをかけることにより生じる図1の磁気記憶素子上の磁界ベクトルを示すグラフである。 本発明の一実施形態による、図1の書込み導体にバイアスをかけることにより生じる図1の磁気記憶素子上の磁界ベクトルを示すグラフである。 本発明の一実施形態による、図1の両方の書込み導体にバイアスをかけることにより生じる図1の磁気記憶素子上の磁界ベクトルを示すグラフである。 本発明の一実施形態による、図1の磁気記憶素子の種々の層の磁気の向きを示す概略図である。 本発明の一実施形態による、図1の磁気記憶素子の種々の層の磁気の向きを示す概略図である。 本発明の一実施形態によるMRAMセルのアレイの概略図である。 本発明の一実施形態によるMRAMセルのアレイの概略図である。 本発明の一実施形態による典型的なMRAM記憶デバイスの図である。 本発明の一実施形態による、MRAM記憶デバイスのMRAMメモリセルに論理値を書き込むための方法の流れ図である。 本発明の一実施形態による、MRAM記憶デバイスのMRAMメモリセルから論理値を読み出すための方法の流れ図である。
符号の説明
100、500 MRAMセル
102、104、502、504 書込み導体
106、510 磁気記憶素子
108 磁化容易軸
110 磁化困難軸
402 フリー層
404 ピン留め層
406 絶縁性トンネル障壁
506、508 読出し導体
600 MRAM記憶デバイス
602 駆動回路

Claims (8)

  1. 磁気ランダムアクセスメモリ(MRAM)セル(100)であって、
    磁化容易軸(108)および磁化困難軸(110)を有する磁気記憶素子(106)と、
    前記磁化容易軸および前記磁化困難軸のうちの一方に沿って配置された書込み導体(102)と、および
    前記磁化容易軸および前記磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置された書込み導体(104)とを備える、磁気ランダムアクセスメモリ(MRAM)セル。
  2. 前記磁気記憶素子が、
    前記磁化容易軸に沿って第1の方向に向けられた固定された磁化を有するピン留め層(404)と、および
    前記磁化容易軸に沿って、前記第1の方向および前記第1の方向とは反対の第2の方向の一方に切替え可能に向けられる回転可能な磁化を有するフリー層(402)とを備える、請求項1に記載のMRAMセル。
  3. 前記磁化容易軸および前記磁化困難軸の一方に沿って配置された前記書込み導体が、前記磁化容易軸に沿って配置される、請求項1に記載のMRAMセル。
  4. 磁気ランダムアクセスメモリ(MRAM)記憶デバイス(600)であって、
    磁化容易軸(108)および磁化困難軸(110)を有する複数の磁気記憶素子(510)と、
    1組の平行な書込み導体(502)であって、その全てが前記磁化容易軸および前記磁化困難軸の一方に沿って配置される、1組の平行な書込み導体と、および
    1組の平行な書込み導体(504)であって、その全てが前記磁化容易軸および前記磁化困難軸の両方に対して平行でもなく垂直でもない角度で配置される、1組の平行な書込み導体とを備える、磁気ランダムアクセスメモリ(MRAM)記憶デバイス。
  5. 1組の平行な読出し導体(506)であって、その全てが前記磁化容易軸および前記磁化困難軸のうちの一方に沿って配置される、1組の平行な読出し導体と、および
    1組の平行な読出し導体(508)であって、その全てが前記磁化容易軸および前記磁化困難軸のうちの他方に沿って配置される、1組の平行な読出し導体とをさらに含む、請求項4に記載のMRAM記憶デバイス。
  6. 前記複数の磁気記憶素子から値を選択的に読み出し、かつ前記複数の磁気記憶素子に値を選択的に書き込むための駆動回路(602)をさらに含む、請求項4に記載のMRAM記憶デバイス。
  7. 前記磁気記憶素子がそれぞれ、
    前記磁化容易軸に沿って第1の方向に向けられた固定された磁化を有するピン留め層(404)と、および
    前記磁化容易軸に沿って、前記第1の方向および前記第1の方向とは反対の第2の方向の一方に切替え可能に向けられる回転可能な磁化を有するフリー層(402)とを備える、請求項4に記載のMRAM記憶デバイス。
  8. 前記磁化容易軸および前記磁化困難軸の一方に沿って配置される前記1組の平行な書込み導体が、前記磁化容易軸に沿って配置される、請求項4に記載のMRAM記憶デバイス。
JP2003403010A 2002-12-07 2003-12-02 2つの書込み導体を有するmram Pending JP2004193603A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/314,114 US6836429B2 (en) 2002-12-07 2002-12-07 MRAM having two write conductors

Publications (2)

Publication Number Publication Date
JP2004193603A true JP2004193603A (ja) 2004-07-08
JP2004193603A5 JP2004193603A5 (ja) 2006-11-24

Family

ID=32468422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003403010A Pending JP2004193603A (ja) 2002-12-07 2003-12-02 2つの書込み導体を有するmram

Country Status (3)

Country Link
US (2) US6836429B2 (ja)
JP (1) JP2004193603A (ja)
DE (1) DE10342359A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258618A (ja) * 2007-03-30 2008-10-23 Taiwan Semiconductor Manufacturing Co Ltd 微小角度トグル書き込み線を有する磁気抵抗ランダムアクセスメモリデバイス、そのアレイ及びそのスイッチング方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
US6956762B2 (en) * 2003-05-23 2005-10-18 Hewlett-Packard Development Company, L.P. Method and system for data communication on a chip
US7057253B2 (en) * 2003-06-19 2006-06-06 Infineon Technologies Ag Combination of intrinsic and shape anisotropy for reduced switching field fluctuations
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
DE102006038510A1 (de) * 2006-08-17 2008-02-21 Johann Wolfgang Goethe-Universität Frankfurt am Main MRAM-Zelle und Verfahren zum Einspeichern einer Information in eine MRAM-Zelle
US8242776B2 (en) * 2008-03-26 2012-08-14 Everspin Technologies, Inc. Magnetic sensor design for suppression of barkhausen noise
US8587079B2 (en) * 2011-08-12 2013-11-19 Crocus Technology Inc. Memory array including magnetic random access memory cells and oblique field lines

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237472A (ja) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
WO2002007166A2 (en) * 2000-07-18 2002-01-24 Micron Technology, Inc. Mram architectures for increased write selectivity
JP2002289807A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 磁気メモリ装置および磁気抵抗効果素子
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6262625B1 (en) * 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US7110312B2 (en) * 2000-10-20 2006-09-19 Micromem Technologies Inc. Non-volatile magnetic memory device
US6385083B1 (en) * 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237472A (ja) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
WO2002007166A2 (en) * 2000-07-18 2002-01-24 Micron Technology, Inc. Mram architectures for increased write selectivity
JP2002289807A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 磁気メモリ装置および磁気抵抗効果素子
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258618A (ja) * 2007-03-30 2008-10-23 Taiwan Semiconductor Manufacturing Co Ltd 微小角度トグル書き込み線を有する磁気抵抗ランダムアクセスメモリデバイス、そのアレイ及びそのスイッチング方法

Also Published As

Publication number Publication date
US20050083732A1 (en) 2005-04-21
US6836429B2 (en) 2004-12-28
US20040109346A1 (en) 2004-06-10
DE10342359A1 (de) 2004-07-08
US7102918B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
JP4959589B2 (ja) Mramメモリアレイ
JP4194781B2 (ja) 熱を利用した切替えを実行する情報記憶装置
US11342497B2 (en) Magnetic memory using spin-orbit torque
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
US10276782B2 (en) Half select method and structure for gating Rashba or spin Hall MRAM
JP2004005965A (ja) 小面積の磁気メモリデバイス
JP4474136B2 (ja) 抵抗性交点アレイ内のマルチビットメモリセルにおける読み出し動作
JP2001084757A (ja) Mram装置およびmram装置への書き込み方法
KR100898040B1 (ko) 데이터 저장 장치
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するmramセルおよびアレイ構造
US20060039190A1 (en) Method of writing to MRAM devices
JP2004193603A (ja) 2つの書込み導体を有するmram
JP2004532508A (ja) 磁気抵抗メモリ(mram)
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
US6925003B2 (en) Magnetic memory cell structure
US7057920B2 (en) Two conductor thermally assisted magnetic memory
KR20050085158A (ko) 자기 저항 메모리 셀 어레이, 그의 기록 방법과 제조 방법및 비휘발성 메모리
US7061795B2 (en) Magnetic random access memory device
US20060279980A1 (en) Magnetic storage cell and magnetic memory device
JP2004006861A (ja) 寄生電流を低減した磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061006

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110