JP2004532508A - 磁気抵抗メモリ（ｍｒａｍ） - Google Patents

Abstract

本発明は、複数の磁気メモリセルを備え、列および行のリード線に接続され、書き込み動作の際に、それぞれのリード線内の書き込み電流によって生成された磁界が、任意の交差点にて付加され、これによって、メモリセルの磁性反転をそこで可能にする、磁気抵抗メモリであって、リード線の形状は、その方形断面からずらすことによって、セルアレイ平面に位置する磁界成分Ｂ_ｘが、該交差点からの距離が大きくなると共に十分に急速に低減されるように最適化されることを特徴とする。複数の磁気メモリセルの行および列にされた供給管路マトリックを含むセル領域における供給管路の形状は、供給管路の方形断面からずらすことによって最適化される。従って、セル領域の平面上に構成される書き込み電流の磁界成分Ｂ_ｘは、中間部分の地点からの距離が大きくなると、急速に低減される。
【選択図】図４

Description

【０００１】
本発明は、複数の磁気メモリセル有する磁気抵抗メモリ（ＭＲＡＭ）に関する。この磁気メモリセルは、列のリード線および行のリード線のマトリックスを含むセルアレイの交差点にて構成され、かつ読み出しおよび書き込み電流を通すために提供されるリード線と接続される。この場合、書き込み動作の際に、書き込み電流によってそれぞれのリード線において生成される磁界は、任意の交差点にて付加され、これによって、そのメモリセルの磁性反転を可能にする。
【０００２】
このような不揮発性磁気ランダムアクセスメモリは、例えば、ＤＥ１９８ ０７ ３６１ Ａ１号に開示される。
【０００３】
現在、読み出しおよび書き込み動作のための複数のデジタルメモリが開発されている。これらのメモリは、磁気ベース（ＭＲＡＭ）の高い実装密度を有するメモリチップとして、数年のうちにも少なくとも部分的に従来のシリコンチップ（ＤＲＡＭ）と置換される。ＭＲＡＭコンセプトは、それぞれ、情報のビット、すなわち、ロジック０（「０」）状態または１（「１」）状態をメモリセルに格納するように提供される。メモリセルは、原則的に、互いに並列または逆並列の態様で磁化され得る２つの磁化層を含む。この複数のメモリセルのセルアレイは、列のリード線および行のリード線を含む。これらのリード線は、導電性材料を含み、現在のメモリセルは、リード線の交差点にて配置される。個々のメモリセルの磁化の変更を達成するために、強度が特定の閾値を超過する磁界を選択的に、すなわち、可能な限り自由にアドレス可能な交差点のすぐ近くにおいてのみ生成することが必要である。必要とされる磁界は、従来の選択モードにより、特定の交差点と関連するベクトルの付加によって、かつ列のリード線および行のリード線によって生成される２つの磁界によってのみ達成される。
【０００４】
ＭＲＡＭにおける書き込み動作の原理の概観は、すでに以前から知られているが、より最近では、開発の主要重点は、より進歩した読み出し動作に置かれている。現在、個々のメモリセルは、通常、中間層によって分離される少なくとも２つの磁気層を備える。個々のメモリセルは、さらに、リード線のマトリックスによって接続される。これらのリード線は、上述のように、書き込み動作のための磁界を生成するために利用されるだけでなく、さらに、個々のメモリセル内に存在するバイナリ情報を読み出すための書き込み電流を通す。メモリセルの磁気格納状態は、もはや外部磁気センサによってではなく、むしろ特性、すなわち抵抗を測定することによってメモリセルそれ自体にて、およびこれによって決定される。
【０００５】
今日、各場合について異なった物理的原理の作用に基づく複数の異なった磁気抵抗効果がすでに問題にされている。実際、磁気の配向を並列から逆並列、および逆並列から並列に変更するという意味合い含まれるのは、数パーセントの領域において、例えば、巨大磁気抵抗効果（ＧＭＲ）またはトンネル磁気抵抗効果（ＴＭＲ、他の略記も一般的）によって、大きい抵抗の変化を実現することである。
【０００６】
従来の半導体メモリと比較して、これらのＭＲＡＭの一般的な利点は、情報の永久的な格納にある。このため、メモリセルが用いられるデバイスがスイッチオフおよびスイッチオンされた後、格納された情報が再び利用可能である。さらに、シリコンチップにおけるエネルギーを消費するリフレッシュ周期もまた不要になり得る。ノートブックにおいて、例えば、この「リフレッシュ」は、大型かつ重量のある再充電バッテリーを必要とする。
【０００７】
このようなＭＲＡＭの場合の問題は、漏れ磁場が過度な（ｓｕｆｆｉｃｉｅｎｔ）大きさを有する場合、メモリ外部からまたは近傍のセルからの漏れ磁場がメモリ内容にエラーを引き起こし得ることである。磁場は、かろうじて局所化され得るので、特に、高い実装密度、かつ、その結果、リード線またはメモリセルが近接し合って位置する場合に、磁気状態および従って、近傍のセルのメモリ内容が変更される危険がある。
【０００８】
従って、導入部で挙げられたＤＥ１９８ ０７ ３６１ Ａ１号は、高い透過性を有する材料を含む遮蔽層を提案する。この遮蔽層は、外部の漏れ磁場を被覆されたメモリセルに対して遮蔽し、さらに、それぞれのメモリセルにおいて書き込み電流によって生成された磁場をこのメモリセルに集中させるので、十分な全書き込み磁場を生成するために、より小さい電流強度が要求される。
【０００９】
本発明の目的は、導入部で述べられたタイプの磁気抵抗メモリ（ＭＲＡＭ）を、製造シーケンスに複雑な介入を行うことなく、それぞれのメモリセルにおいて、特に磁場のより強い制御された局所化が行われるように構成することである。従って、それぞれのメモリセルは、より高い選択性でアドレス指定され得る。さらに、その意図は、可能な限り、比較的低い電流強度の磁場を生成することができるようにすることである。
【００１０】
本発明により、冒頭で述べられたタイプの磁気抵抗メモリ（ＭＲＡＭ）の場合、この目的は、リード線の形状が、その方形断面からずれることにより、セルアレイ平面に位置する磁場成分Ｂ_ｘが、交差点からの距離が小さくなるにつれて十分に急速に減少するように最適化される。
【００１１】
ＭＲＡＭの構成のためにほぼ方形の断面を有するリード線を使用することを基本とみなしてきたが、本発明は、ここで、リード線の形状を最適化することによって、最初から、従来よりも強く局所化された磁界を生成し、同時に、磁場の所望の閾値強度および選択性に対して必要とされる電流強度を最適化することを可能にするという考え方に基づく。
【００１２】
本発明によると、新しいメモリ構造は、例えば、薄膜技術および光学的リソグラフィによって、一般的なウェハ上に集積され得、例えば、ＭＲＡＭチップ上のそれ自体公知のＣＭＯＳ回路は、読み出しおよび書き込み動作を制御する。従って、メモリセルのリード線は、例えば、最後から２番目の配線面と最後の配線面との間に構成されるＣｕを含む特定の相互接続路によって実現される。残りの相互接続路システムとの適合性に関して、および容易な生産可能性または高い通電容量といった特性という点で、実際（ほぼ）方形の相互接続路断面が適切であるが、本発明により、これらの断面から、十分に大きい広がりに平坦化される矩形断面の方向にずらされる。
【００１３】
本発明によるＭＲＡＭの特に有利な改良点は、極めて平坦な交差部分を有するリード線を用い、これによって、同時に、高い選択性および低いスイッチング電流をもたらすことである。このことは、より小さい駆動回路、従って、より小さいチップ面、より少ない電気泳動（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）およびより少ない電力消費もまた可能にする。
【００１４】
本発明は、以下において、図面を参照する例示の実施形状を用いて、より詳細に説明される。
【００１５】
図１は、３×３のメモリセル１および２を含む構成を示す。これらのメモリセルは、ワード線とも呼ばれる３つの行のリード線３、およびビット線とも呼ばれる関連する列のワード線４（簡略化のために、２つのリード線のみが図示される）によって接続される。個々のメモリセル１および２は、例えば、各場合について、上部ソフト磁気層５、下部ハード磁気層６、およびこれらの間に位置する、例えば、Ａｌ_２Ｏ_３といったトンネル酸化物７を含み得る。最前列の２つのより低いメモリセルにおける矢印は、それらの並列または逆並列の磁気化と共に、これらの２つのメモリセルの論理状態「１」および「０」を示す。
【００１６】
本発明によるリード線の形状の最適化は、断面形状に依存して、関連する磁界の計算に基づく。まず、電流が流れる導体（理想的には、薄く、かつ無限長さの）の磁界が計算される。これは、比較的簡単に決定され得る。以下の記載は、リード線の中間点からの距離Ｒにおける磁界Ｂの大きさに当てはまる。すなわち、Ｂ＝ｃＩ／Ｒ、ここで、Ｉは電流、およびＣは定数である。磁界ベクトルの方向は、いわゆる「右手の」法則を用いて決定され得る。
【００１７】
図２に示される座標系により、電流が、紙面から観察者に対して垂直に延びるようにｚ方向が選択される。Ｘ軸は、リード線の上側に延びると想定され得る。ＭＲＡＭメモリセルの磁気化状態について、ここで、薄い磁気層上で、セルアレイまたはウェハ平面における磁界成分、すなわち、この場合、ほとんどｘ方向のみが重要である（非磁気化ファクタ）。磁界成分Ｂ_ｘの等式は、ここで、作成され得（図２参照）、さらに、拡張された（理想化されない）導体について計算され得る。（図３の下に、方形断面（約０．２５μｍ×０．２５μｍ）を有する実際の導体の５×５の「理想」導体への分割が示され、ここで、すべての個々の磁界成分Ｂ_ｘについて計算によって平均化することが計算上必要である）
図３は、０．２５μｍ×０．２５μｍの寸法を有する公知の方形リード線の例を用いて、磁界成分Ｂ_ｘのプロファイルの関連する実曲線８を示す（想定：Ｉ＝２．５ｍＡ、ｙ＝１０ｎｍ）。見出され得るように、当該リード線の外側、すなわち、ｘ＝＋／−０．２５μｍにて、すなわち、近傍のリード線への中間領域において、約４Ｏｅの漏れ磁場９がさらに存在し、これは、実曲線８のプロファイルにより、距離ｘがさらになお大きくなると共に、比較的ゆるやかにゼロのみに向かって降下する。各場合について重要なのは、リード線のすぐ上の磁界成分Ｂ_ｘが、スイッチング値よりも大きい値に達することである。この値は、例えば、トンネルエレメントのヒステリシス曲線から決定され得る。さらに、リード線の近くの、すなわち、交差点の回りのすぐ近傍にすでに存在する磁界成分Ｂ_ｘは、可能な限り小さい値、スイッチング閾値よりはるかに下の値を有する。このことは、図３に示される磁界成分Ｂ_ｘの理想曲線１０をもたらす。この曲線は、両側にて垂直に降下する。
【００１８】
この可能な限り急峻な磁界成分Ｂ_ｘの降下は、断面が方形の導体については最適に満たされないが、図４に示されるように、厚さが平坦化されたリード線の断面については益々良好に満たされるように、計算は示す。図４は、特に、極めて平坦なリード線１２に対応する曲線１１を示す。導体の断面は、著しく低減される（断面の矩形は、その高さの少なくとも３倍大きい幅を有する）。しかしながら、方形断面１３と比較して、（関連する曲線１４を参照）より大きい磁界成分がｘ方向に生成されるので、図４に示されるように、低いスイッチング電流が用いられ得る。曲線１１および真中の曲線の生成された勾配、および示される真中の断面と対応する曲線は、公知の方形断面（曲線１４）の場合よりも実質的に急峻なプロファイルを有するので、より良好な選択性と同時に、より小さいスイッチング電流が達成される。
【００１９】
磁界成分Ｂ_ｘに関するすべての考察は、まず、個々のリード線３または４に当てはまるが、２つの磁界のベクトル付加部分に容易に拡張され、適切な場合、さらに、２つの書き込み線よりも多い構造にされる。
【００２０】
図５は、平面化およびさらなる傾斜付けされた、または台形状リード線断面の曲線の計算結果を示す。台形状断面１５（曲線１６）の結果は、より低いスイッチング電流とわずかにのみ悪化した選択性との関連を示す。傾斜付けされた断面１７（曲線１８）の場合、非常にわずかに選択性が改善され、スイッチング電流がより高くなる。図５において示された曲線１９は、そこの断面２０、または図４における真中の断面に対応する。図４における真中の曲線と比較して、曲線１９の振幅の差は、図５における２．５ｍＡのより高い電流強度からの結果である。これらの結果は、大幅に改変された断面１５および１７の比較のベースとして選択される。
【図面の簡単な説明】
【図１】
図１は、本発明による、ＭＲＡＭマトリックスの部分の斜視平面図を示す。
【図２】
図２は、座標系の表示を用いて磁界成分の計算原理を示す。
【図３】
図３は、従来技術およびさらに理想化されたプロファイルによるＭＲＡＭのリード線中心からの距離ｘの関数としての磁界強度のプロファイルを示す。
【図４】
図４は、従来技術によるＭＲＡＭのリード線の中心からの距離ｘの関数としての次回の強度のプロファイル、および本発明によるＭＲＡＭの２つの実施形状のプロファイルを示す。
【図５】
図５は、図４における図示と同じ図示で、本発明によるＭＲＡＭの２つのさらなる実施形状の磁界強度のプロファイルを示す。

Claims (5)

1. 複数の磁気メモリセル（１、２）を備え、該磁気メモリセルは、読み出しおよび書き込み電流を導通させるために提供されるのマトリックスから構成されるセルアレイの交差点にて構成され、列のリード線（３）および行のリード線（４）に接続され、この場合、書き込み動作の際に、該それぞれのリード線（３、４）内の該書き込み電流によって生成された磁界が、任意の交差点にて付加され、これによって、該メモリセル（１、２）の磁性反転をそこで可能にする、磁気抵抗メモリであって、
   該リード線（３、４）の形状は、その方形断面（１３）からずらすことによって、セルアレイ平面に位置する磁界成分Ｂ_ｘが、該交差点からの距離が大きくなると共に十分に急速に低減されるように最適化されることを特徴とする、磁気メモリ（ＭＲＡＭ）。
2. 前記リード線（３、４）は、平坦な矩形の形状の断面（１２）を有することを特徴とする、請求項１に記載の磁気抵抗メモリ（ＭＲＡＭ）。
3. 前記矩形は、少なくとも、その高さよりも３倍大きい幅を有することを特徴とする、請求項２に記載の磁気抵抗メモリ（ＭＲＡＭ）。
4. 前記リード線（３、４）は、横軸方向に傾斜する矩形の形状の断面（１５、１７）を有することを特徴とする、請求項２または３に記載の磁気抵抗メモリ（ＭＲＡＭ）。
5. 前記ＭＲＡＭは、半導体基板上に配置され、該基板内に、前記読み出しおよび書き込み電流を生成するための回路が集積されることと、前記リード線（３、４）は、該回路の相互接続システム内に集積されることを特徴とする、請求項１〜４のいずれか１つに記載の磁気抵抗メモリ（ＭＲＡＭ）。