KR20040058244A - 스캘러블 mram 소자에의 기록 - Google Patents

스캘러블 mram 소자에의 기록 Download PDF

Info

Publication number
KR20040058244A
KR20040058244A KR10-2004-7006280A KR20047006280A KR20040058244A KR 20040058244 A KR20040058244 A KR 20040058244A KR 20047006280 A KR20047006280 A KR 20047006280A KR 20040058244 A KR20040058244 A KR 20040058244A
Authority
KR
South Korea
Prior art keywords
magnetic
time
current
magnetoresistive memory
conductors
Prior art date
Application number
KR10-2004-7006280A
Other languages
English (en)
Other versions
KR100898875B1 (ko
Inventor
사브첸코레오니드
엔젤브래들리엔.
리조니콜라스디.
데헤레라마크에프.
제인스키제이슨알렌
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20040058244A publication Critical patent/KR20040058244A/ko
Application granted granted Critical
Publication of KR100898875B1 publication Critical patent/KR100898875B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 워드 라인(20) 및 디지트 라인(30) 사이에 샌드위치된 자기저항 메모리 장치(30)를 제공하는 단계를 포함하여 자속이 장치의 유효 자기 모멘트 벡터를 대략 180° 만큼 회전시키도록 하기 위해 다양한 시간들에서 전류 파형들이 워드 및 디지트 라인들에 인가될 수 있는, 스캘러블 자기저항 메모리 셀(10)의 스위칭 방법에 관한 것이다. 자기저항 메모리 장치는 반강자기 결합되는 N개의 강자기층들을 포함한다. N은 장치의 자기 스위칭 볼륨을 변화시키도록 조절될 수 있다.

Description

스캘러블 MRAM 소자에의 기록{Writing to a scalable MRAM element}
비휘발성 메모리 장치들은 전자 시스템에서 매우 중요한 소자이다. 플래시(FLASH)는 오늘날 사용중인 주요 비휘발성 메모리 장치이다. 전형적인 비휘발성 메모리 장치들은 정보를 저장하기 위하여 플로팅 산화물층에 트랩된 전하들을 이용한다. 플래시 메모리의 단점들은 높은 전압 요건들 및 저속 프로그램 및 소거 시간이다. 또한, 플래시 메모리는 메모리 고장 전에 104-106사이클들의 열악한 기록 내구성을 가진다. 더욱이, 적당한 데이터 보유를 유지하기 위하여, 게이트 산화물의 스케일링은 전자들에 의하여 일어나는 터널링 장벽에 의하여 제한된다. 그러므로, 플래시 메모리는 스케일링될 수 있는 크기가 제한된다.
이들 단점들을 극복하기 위하여, 자기 메모리 장치들이 평가되고 있다. 한가지 이러한 장치는 자기저항 RAM(이하, "MRAM"라고 함)이다. 그러나, 상업적으로, MRAM은 현재의 메모리 기술들에 필적하는 메모리 밀도를 가져야 하고, 미래의 세대를 위하여 스캐일 가능하며, 저전압에서 동작하고, 저전력 소비를 가져야 하고, 또한 경쟁력있는 판독/기록 속도를 가져야 한다.
MRAM 장치에서, 비휘발성 메모리 상태의 안정도, 판독/기록 사이클들의 반복성, 및 메모리 소자 대 소자 스위칭 필드 균일성은 MRAM 장치의 설계 특징들중 3가지의 가중 중요한 특징들이다. MRAM의 메모리 상태는 전력에 의하여 유지되기보다는 오히려 자기 모멘트 벡터의 방향에 의하여 유지된다. 데이터의 저장은 자계들을 인가하여 MRAM 장치의 자성 재료가 두개의 가능한 메모리 상태들중 하나로 자화되도록 함으로써 이루어진다. 데이터의 재호출은 두 상태들 간의 MRAM 장치의 저항 차이를 감지함으로써 이루어진다. 기록을 위한 자계들은 자기구조 외부의 스트립 라인들을 통해 또는 자기 구조들 그 자체를 통해 전류들을 통과시킴으로써 생성된다.
MRAM 장치의 측면 치수가 감소함에 따라 3가지 문제점들이 발생한다. 첫째, 스위칭 필드는 주어진 형상 및 막 두께에 대하여 증가하여, 스위칭을 위하여 큰 자계를 필요로 한다. 둘째, 전체 스위칭 볼륨은 반전을 위한 에너지 장벽이 감소하도록 감소된다. 에너지 장벽은 한 상태로부터 다른 상태로 자기 모멘트 벡터를 스위칭하는데 필요한 에너지량을 말한다. 에너지 장벽은 데이터 유지 및 MRAM 장치의 에러율을 결정하며, 의도치 않은 반전들은 장벽이 너무 작은 경우에 열적 변동들(초상자기:superparamagnetism)로 인하여 발생할 수 있다. 작은 에너지 장벽의 주요 문제점은 어레이에서 하나의 MRAM 장치를 선택적으로 스위칭하기에 매우 곤란하다는 점이다. 선택성은 다른 MRAM 장치들의 의도치 않은 스위칭 없이 스위칭할 수 있도록 한다. 최종적으로, 스위칭 필드가 형상에 의하여 형성되기 때문에, 스위칭 필드는 MRAM 장치의 크기가 감소함에 따라 형상의 변동에 더 민감하게 된다. 포토리소그라피 스케일링이 작은 크기에서 더 곤란하기 때문에, MRAM 장치들은 치밀한 스위칭 분포들을 유지하는 곤란성을 가질 것이다.
따라서, 종래기술이 본래 갖는 전술한 문제점 및 다른 문제점들을 개선하는 것이 매우 유리하다.
본 발명은 반도체 메모리 장치들에 관한 것이다.
특히, 본 발명은 자계를 이용하는 반도체 랜덤 액세스 메모리 장치들에 관한 것이다.
도 1은 자기저항 랜덤 액세스 메모리 장치의 단순화된 단면도.
도 2는 워드 및 디지트 라인들을 가진 자기저항 랜덤 액세스 메모리 장치의단순화된 평면도.
도 3은 자기저항 랜덤 액세스 메모리 장치에서 직접 또는 토클 기록모드를 발생시키는 자계 진폭 결합들의 시뮬레이션을 기술한 그래프.
도 4는 워드전류 및 디지트 전류가 턴온될때 워드전류 및 디지트 전류의 타이밍도를 기술한 그래프.
도 5는 '1'을 '0'으로 기록할때 토글 기록모드동안 자기저항 랜덤 액세스 메모리 장치에 대한 자기 모멘트 벡터들의 회전을 기술한 도면.
도 6은 '0'을 '1'로 기록할때 토글 기록모드동안 자기저항 랜덤 액세스 메모리 장치에 대한 자기 모멘트 벡터들의 회전을 기술한 도면.
도 7은 '1'을 '0'으로 기록할때 직접 기록모드동안 자기저항 랜덤 액세스 메모리장치에 대한 자기 모멘트 벡터들에 대한 회전을 기술한 그래프.
도 8은 이미 '0'인 상태에 '0'을 기록할때 직접 기록모드동안 자기저항 랜덤 액세스 메모리장치에 대한 자기 모멘트 벡터들의 회전을 기술한 그래프.
도 9는 단지 디지트 전류만이 턴온될때 워드 전류 및 디지트 전류의 타이밍도를 기술한 그래프.
도 10은 단지 디지트 전류만이 턴온될때 자기저항 랜덤 액세스 메모리 장치에 대한 자기 모멘트 벡터들의 회전을 기술한 그래프.
본 발명의 목적은 자기저항 랜덤 액세스 메모리 장치에 기록하기 위한 신규하고 개선된 방법을 제공하는데 있다.
본 발명의 다른 목적은 고도로 스케일링가능한 자기저항 랜덤 액세스 메모리 장치에 기록하기 위한 신규하고 개선된 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 개선된 에러율을 가진 자기저항 랜덤 액세스 메모리 장치에 기록하기 위한 신규하고 개선된 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 형상에 덜 종속적인 스위칭 필드를 가지는 자기저항 랜덤 액세스 메모리 장치에 기록하기 위한 신규하고 개선된 방법을 제공하는데 있다.
전술한 그리고 다른 목적들 및 장점들을 달성하기 위하여, 스케일링가능한 자기저항 메모리 어레이에 기록하기 위한 방법이 기술된다. 메모리 어레이는 다수의 스케일링가능한 자기저항 메모리 장치들을 포함한다. 단순화를 위하여, 기록방법은 단일 MRAM 장치에 적용하나 기록방법이 임의의 수의 MRAM 장치들에 적용하는것을 이해해야 할 것이다.
기록 방법을 기술하는데 사용된 MRAM 장치는 자기저항 메모리 소자에 인접하여 배치된 워드라인 및 디지트라인을 포함한다. 자기저항 메모리 소자는 디지트 라인에 인접하여 배치된 고정 자기영역을 포함한다. 터널링 장벽는 고정 자기영역에 배치된다. 자유 자기영역은 터널링 장벽상에 그리고 워드라인에 인접하게 배치된다. 바람직한 실시예에서, 고정 자기영역은 바람직한 방향으로 고정된 결과적인 자기 모멘트 벡터를 가진다. 또한, 바람직한 실시예에서, 자유 자기영역은 합성반강자기(이후 "SAF"로 언급됨)층 재료를 포함한다. 합성 반자기층 재료는 강자기재료의 N개의 반강자기 결합 층들을 포함하여, 여기서 N은 2보다 크거나 동일한 전체 수이다. N개의 층들은 N을 변화시킴으로써 조절될 수 있는 자기 스위칭 체적을 한정한다. 바람직한 실시예에서, N 강자기층들은 각각의 인접 강자기층사이의 반강자기 결합 공간층을 샌드위칭함으로써 반강자기 결합된다. 게다가, 각각의 N층은 최적화된 기록모드를 제공하기 위하여 조절된 모멘트를 가진다.
바람직한 실시예에서, N은 합성 반강자기층 재료가 강자기층/반강자기 결합 공간층/강자기층의 3-층 구조이도록 2와 동일하다. 3-층 구조의 두개의 강자기층들은 각각 자기 모멘트 벡터들 M1및 M2를 가지며, 자기 모멘트 벡터들은 반강자기 결합 공간층의 결합에 의하여 평행하지 않게 방향을 가진다. 반강자기 결합은 MRAM 구조에서 층들의 정자계들에 의하여 발생된다. 따라서, 공간층은 두개의 자기층사이의 강자기 결합을 제거하는 것외에 임의의 추가 반강자기 결합을 제공할 필요가없다. 기록 방법을 기술하기 위하여 사용된 MRAM 장치에 관한 추가 정보는 "개선된 스케일러빌러티에 대한 자기저항 랜덤 액세스 메모리"라는 명칭을 가진 계류중인 미국특허출원에 개시되어 있으며, 이 출원은 여기에 참조문헌으로서 통합된다.
MRAM 장치에서 두개의 강자기 층들의 자기 모멘트 벡터들은 △ M=(M2-M1) 및 서브층 모멘트 부분 평형비, 즉에 의하여 주어진 결과적인 자기 모멘트 벡터를 제공하기 위하여 다른 두께의 재료를 가질 수 있다. 3-층 구조의 결과적인 자기 모멘트 벡터는 공급된 자계으로 회전하지 않는다. 제로 필드에서, 결과적인 자기 모멘트 벡터는 자기 이방성에 의하여 결정된 방향, 즉 고정 기준층의 결과적인 자기 모멘트 벡터에 관한 평행 또는 비평행에서 안정할 것이다. 용어 "결과적인 자기 모멘트 벡터"는 이러한 설명을 위해서만 사용되며, 전체적 평행 모멘트들의 경우에 결과적인 자기 모멘트 벡터는 자계이 존재하지 않을때 0이 될 것이다. 이하에 기술되는 바와같이, 터널 장벽에 인접한 서브층 자기 모멘트 벡터들은 메모리의 상태를 결정한다.
MRAM 장치를 통해 흐르는 전류는 터널링 장벽에 직접 인접하는 자유 및 고정층들의 자기 모멘트 벡터들의 상대 방향에 의하여 관리되는 터널링 자기 저항값에 의해 좌우된다. 만일 자기 모멘트 벡터들이 평행하면, MRAM 장치 저항값은 낮으며 전압 바이어스는 장치를 통해 흐르는 큰 전류를 유도할 것이다. 이러한 상태는 "1"로서 정의된다. 만일 자기 모멘트 벡터들이 평행하지 않으면, MRAM 장치 저항값은 높고 공급된 전압 바이어스는 장치를 통해 흐르는 작은 전류를 유도한다. 이러한상태는 "0"으로서 정의된다. 이들 한정은 임의적이고 반전될 수 있으나 단지 설명을 위하여 이 실시예에 사용된다는 것이 이해될 것이다. 따라서, 자기저항 메모리에서, 데이터 저장은 MRAM 장치에서의 자기 모멘트 벡터들이 고정 기준층에서의 자기 모멘트 벡터에 관한 평행 및 비평행 방향들중 어느 한 방향으로 지향되도록 하는 자계들을 공급함으로써 달성된다.
스케일링가능한 MRAM 장치에 기록하는 방법은 거의 평형인 SAF 3-층 구조에 대한 "스핀-플롭(spin-flop)" 현상에 의지한다. 여기서, 용어 "거의 평행"은 서브층 모멘트 부분 평행 비의 크기가 0≤│Mbr│≤0.1의 범위에 있는 것으로 정의된다. 스핀-플롭 현상은 강자기층들이 공급된 자기방향에 직각을 이루나 서로에 주로 평행하지 않도록 강자기층들의 자기 모멘트 벡터들을 회전시킴으로써 공급된 자계에서 전체 자기 에너지를 감소시킨다. 공급된 필드의 방향에서 각각의 강자기 자기 모멘트 벡터의 작은 편향과 결합된 회전 또는 플롭은 전체 자기 에너지의 감소를 고려한다.
일반적으로, 플롭 현상 및 타이밍된 펄스 시퀀스를 사용하면, MRAM 장치는 두개의 개별 모드들, 즉 직접 기록모드 또는 토글 기록모드를 사용하여 기록될 수 있다. 이들 모드들은 기술된 바와같이 동일하게 타이밍된 펄스 시퀀스를 사용하여 달성되나 공급된 자계의 극성 및 크기와 자기 서브층 모멘트의 선택과 다르다.
각각의 기록방법은 장점을 가진다. 예컨대, 직접 기록모드를 사용할때, 기록된 상태가 저장된 상태와 다른 경우에만 상태가 스위칭되기 때문에 MRAM 장치의 초기 상태를 결정할 필요성이 없다. 기록 시퀀스가 초기화되기전에 MRAM 장치의 상태의 지식을 직접 기록방법이 요구하지 않기 때문에, 직접 기록방법은 상태가 적절한지의 여부에 따라 워드 및 디지트 라인의 극성의 변화를 필요로한다.
토글 기록방법을 사용할때, 동일한 극성 펄스 시퀀스가 워드 및 디지트 라인들로부터 발생할때마다 상태가 스위칭되기 때문에 기록전에 MRAM 장치의 초기 상태를 결정할 필요성이 있다. 따라서, 토글 기록모드는 저장된 메모리 상태를 판독하고 상기 판독된 상태와 기록될 새로운 상태를 비교함으로써 동작한다. 비교후에, MRAM 장치는 저장된 상태 및 새로운 상태가 다른 경우에만 기록된다.
MRAM 장치는 자기 이방성 축이 이상적으로 워드 및 디지트 라인들에 대해 45° 각도이도록 구성된다. 그러므로, 자기 모멘트 벡터들 M1및 M2는 시간 t0에서 워드 라인 및 디지트 라인의 방향들에 대하여 45° 각도를 가진다. 기록방법의 예로서, 직접 또는 토글 기록중 한 기록을 사용하여 MRAM 장치의 상태를 스위칭하기 위하여, 다음과 같은 전류 펄스 시퀀스가 사용된다. 시간 t1에서, 워드전류는 증가되며, M1및 M2는 스핀-플롭 현상으로 인하여 필드방향에 직각을 이루게 그들 자체를 정렬시키기 위하여 워드전류의 방향에 따라 시계방향 또는 반시계방항으로 회전시키기 시작한다. 시간 t2에서, 디지트 전류는 스위칭 온된다. 디지트 전류는 M1및 M2가 디지트 라인 자계체 의하여 야기된 회전과 동일한 방향으로 추가로 회전된다. 이 시간에, 워드라인 전류 및 디지트 라인 전류는 온되며, M1및 M2는 전류 라인들에 대하여 45° 인 순 자계 방향에 직각을 이룬다.
하나의 전류만이 온될때, 자계은 M1및 M2가 워드라인 또는 디지트 라인중 한 라인에 평행한 방향으로 정렬되도록 하는 것이 중요하다. 그러나, 만일 양 전류들이 온된다면, M1및 M2는 워드라인 및 디지트 라인의 45° 각도에 대하여 직각을 이루게 정렬된다.
시간 t3에서, 워드라인 전류는 M1및 M2가 디지트 라인 자계에 의해서만 회전되도록 스위칭 오프된다. 이때에, M1및 M2는 하드-축 안정성 지점들을 지나 회전된다. 시간 t4에서, 디지트 라인 전류는 스위칭 오프되며, M1및 M2는 바람직한 이방성축을 따라 정렬할 것이다. 이 시간에, 180° 회전되며, MRAM 장치는 스위칭된다. 따라서, 워드 및 디지트 전류들을 순차적으로 스위칭 온 및 스위칭 오프시킴으로써, MRAM 장치의 M1및 M2는 장치의 상태가 스위칭되도록 180° 만큼 회전될 수 있다.
본 발명의 전술한 그리고 추가 목적들 및 장점들은 다음과 같은 도면들과 관련하여 설명된 바람직한 실시예의 상세한 설명으로부터 당업자에게 명백하게 될 것이다.
도 1에는 본 발명에 따른 MRAM 어레이(3)의 단순화된 단면도가 도시되어 있다. 본 설명에서는 단지 단일 자기저항 메모리장치(10)가 도시되나, MRAM어레이(3)가 다수의 MRAM 장치들(10)로 이루어진다는 것을 이해해야 하며, 여기서는 기록방법을 설명할때 간명화를 위하여 하나의 장치만을 도시한다.
MRAM 장치(10)는 워드라인(20) 및 디지트 라인(30)이 샌드위치된다. 워드라인(20) 및 디지트 라인(30)은 전류가 통과될 수 있도록 도전재료를 가진다. 이러한 설명에서, 워드라인(20)은 MRAM 장치(20)이 상부에 배치되며 디지트 라인(30)은 MRAM장치(10)의 하부에 배치되며 워드라인(20)에 대하여 90° 의 각도로 배치된다.
MRAM 장치(10)는 제 1 자기영역(15), 터널링 장벽(16), 및 제 2 자기영역(17)을 포함하며, 터널링 장치(16)는 제 1 자기영역(15) 및 제 2자기영역(17)사이에 샌드위치된다. 바람직한 실시예에서, 자기영역(15)은 두개의 강자기체층들(45, 55)사이에 샌드위치된 반강자기 결합 공간층(65)을 가진 3-층 구조(18)를 포함한다. 반강자기 결합 공간층(65)은 두께(86)를 가지며, 강자기층들(45, 55)은 각각 두께(41, 51)를 가진다. 게다가, 자기영역(17)은 두개의 강자기층들(46, 56)사이에 샌드위치된 반강자기 결합 공간층(66)을 가진 3-층구조(19)를 가진다. 반강자기 결합 공간층(66)은 두께(86)를 가지며 강자기층들(46, 56)은 각각 두께(42, 52)를 가진다.
일반적으로, 반강자기 결합 공간층들(65, 66)은 소자들, 즉 Ru, Os, Re, Cr, Rh, Cu 또는 이들의 결합중 적어도 하나를 포함한다. 게다가, 강자기층들(45, 55, 46, 56)은 소자들, 즉 Ni, Fe, Mn, Co 또는 이들의 결합중 적어도 하나를 포함한다. 또한, 자기영역들(15, 17)은 3-층 구조들과 다른 합성 반자기층 자료구조들을 포함할 수 있으며, 이 실시예에서 3-층 구조들은 단지 예시적으로만 사용된다. 예컨대, 하나의 합성 반강자기 층재료 구조는 강자기층/반강자기 결합 공간층/강자기층/반강자기 결합 공간층/강자기층 구조의 5-층 스택을 포함할 수 있다.
강자기층들(45, 55)은 반강자기 결합 공간층(65)의 결합에 의하여 보통 비병렬로 유지되는 자기 모멘트 벡터(57, 53)를 각각 가진다. 또한, 자기영역(15)은 합력 자기 모멘트 벡터(40)를 가지고, 자기영역(17)은 합력 자기 모멘트 벡터(50)를 가진다. 합력 자기 모멘트 벡터들(40, 50)은 워드라인(20) 및 디지트 라인(30)(도 2참조)로부터 임의의 각도, 바람직하게 45° 인 방향으로 이방성 이지-축을 따르는 방향을 가진다. 게다가, 자기영역(15)은 자유 강자기영역을 가지며, 자유 강자기영역은 합력 자기 모멘트 벡터(40)가 공급된 자계이 존재할때 마음대로 회전할 수있다는 것을 의미한다. 자기영역(17)은 고정 강자기영역이며, 고정 강자기 영역은 합력 자기 모멘트 벡터(50)가 적당하게 공급된 자계이 존재할때 마음대로 회전할 수 없으며 기준층으로서 사용되는 것을 의미한다.
반강자기 결합층들이 각각의 3-층 구조(18)에서 두개의 강자기층들사이에 기술될지라도, 강자기층들은 정자계들 또는 다른 특성들과 같은 다른 수단을 통해 반강자기 결합될 수 있다, 예컨대, 셀의 에스펙트 비가 5이하로 감소될때, 강자기층들은 정자기 플럭스 폐쇄로부터 비병렬 결합된다.
바람직한 실시예에서, MRAM 장치(10)는 비원형 평면에 대한 1-5의 범위의 길이/폭 비를 가진 3-층 구조들을 가진다. 그러나, 여기서는 원형인 평면을 기술한다. MRAM 장치(10)는 장치를 더 작은 크기로 스케일링하기 위하여 포토리소그라픽 처리를 사용하기 쉽기 때문에 형상 이방성으로부터 스위칭 필드에 대한 영향을 최소화하기 위하여 바람직한 실시예에서 원형 형상을 가진다. 그러나, MRAM 장치(10)는 정사각형, 타원형, 직사각형 또는 다이아몬드와 같은 다른 형상들을 가질 수있으나 단순하게 원형으로 기술된다.
게다가, MRAM 어레이(3)의 제조동안, 각각의 연속층(즉, 30, 55, 65 등)은 증착되거나 다른 방식으로 시퀀스로 형성되며, 각각의 MRAM 장치(10)는 반도체 산업에서 공지된 기술들중 일부에서 선택적 증착, 포토리소그라피 처리, 에칭등에 의하여 규정될 수 있다. 적어도 강자기층들(45, 55)의 증착동안, 자계은 상기 쌍(이방성 유도)에 대한 바람직한 이지 자기축을 세팅하도록 제공된다. 제공된 자계은 자기 모멘트 벡터들(53, 57)에 대한 바람직한 이방성축을 생성한다. 바람직한 축은 여기에 기술되는 바와같이 워드라인(20) 및 디지트 라인(30)사이에서 45° 도 선택된다.
도 2는 본 발명에 따라 MRAM 어레이(3)의 단순화된 평면도를 도시한다. MRAM 장치(10)의 설명을 단순화하기 위하여, 모든 방향들은 도시된 x- 및 y-좌표 시스템(100), 시계방향 회전방향(94) 및 역시계방향 회전방향(96)에 맞추어진다. 설명을 더 단순화하기 위하여, MRAM 장치(10)가 자기 모멘트 벡터들(53, 57) 뿐만 아니라 합력 자기 모멘트 벡터(40)를 가진 영역(15)에서 하나의 3-층 구조를 포함하도록 N이 동일한 것이 다시 가정된다. 또한, 영역(15)의 자기 모멘트 벡터들은 그들이 스위칭되기 때문에 기술된다.
기록방법들이 수행되는 방법을 기술하기 위하여, 자기 모멘트 벡터들(53, 57)에 대한 바람직한 이방성축이 음의 x- 및 y-방향에 대하여 45° 각도를 가지며양의 x- 및 y-방향에 대하여 45° 각도를 가진다. 예로서, 도 2는 자기 모멘트 벡터(53)가 음의 x- 및 y-방향에 대하여 45° 각도의 방향을 가진다는 것을 도시한다. 자기 모멘트 벡터(57)가 일반적으로 자기 모멘트 벡터(53)에 평행하지 않게 방향이 정해지기 때문에, 자기 모멘트 벡터(57)는 양의 x- 및 y- 방향들에 대하여 45° 각도로 방향이 정해진다. 이러한 초기 방향지정은 여기에 기술된 바와같이 기록방법들의 예들을 도시한다.
바람직한 실시예에서, 워드전류(60)는 양의 x- 방향으로 흐르는 경우에 양으로서 규정되며, 디지트 전류(70)는 양의 y-방향으로 흐르는 경우 양으로 규정된다. 워드라인(20) 및 디지트 라인(30)은 MRAM 장치(10)내에서 자계를 발생시키는 것이다. 양의 워드전류(60)는 원형 워드 자계(Hw,80)을 유도할 것이며, 양의 디지트전류(70)는 원형 디지트 자계(HD,90)을 유도할 것이다. 워드라인(20)이 소자의 평면에서 MRAM 장치(10)위에 있기 때문에, (Hw,80)는 양의 워드전류(60)에 대한 양의 y-방향으로 MRAM 장치(10)에 공급될 것이다. 유사하게, 디지트 라인(30)이 소자의 평면에서 MRAM 장치(10) 아래에 있기 때문에, (HD,90)는 양의 디지트 전류(70)에 대한 양의 x-방향으로 MRAM 장치(10)에 공급될 것이다. 양의 전류 및 음의 전류 흐름의 규정은 임의적으로 선택될 수 으며 단지 예시적으로 규정된다는 것을 이해하라. 전류흐름을 반전시키는 효과는 MRAM 장치(10)내에서 유도된 자계의 방향을 변화시키는 것이다. 전류 유도 자계의 작용은 당업자에게 공지되어 있으며 여기에서 추가로 부연되지 않은 것이다.
도 3은 SAF 3-층 구조의 시뮬레이트된 스위칭 동작을 기술한다. 시뮬레이션은 고유 이방성을 가진 동일한 모멘트(거의 평형인 SAF)에 근접하며, 반강자기으로 결합되며 자화 다이나믹이 Landau-Lifshitz 식에 의하여 기술되는 두개의 단일 영역 자화층들로 이루어진다. x-축은 에르스텟의 워드라인 자계 진폭이며, y-축은 에르스텟의 디지트 라인 자계 진폭이다. 자계들은 도 4에 도시된 바와같이 펄스 시퀀스(100)에 공급되며, 펄스 시퀀스(100)는 시간의 함수로서 워드전류(60) 및 디지트 전류(70)를 포함한다.
3가지 동작 영역이 도 3에 기술된다. 영역(92)에서는 스위칭되지 않는다. 영역(95)의 MRAM 동작시에는 직접 기록방법이 유효하다. 직접 기록방법을 사용할 때, 기록된 상태가 저장된 상태와 다른 경우에만 상태가 스위칭되기 때문에 MRAM 장치의 초기 상태를 결정하는 것이 필요치 않다. 기록된 상태의 선택은 워드라인(20) 및 디지트 라인(30)의 전류방향에 의하여 결정된다. 예컨대, 만일 '1'이 기록되는 것이 바람직하면, 양 라인들에서의 전류의 방향은 양일 것이다. 만일 '1'이 소자에 이미 저장되고 '1'이 기록되면, MRAM 장치의 최종 상태는 '1'을 계속해서 유지할 것이다. 게다가, 만일 '0'이 저장되고 '1'이 양의 전류들로 기록되면, MRAM 장치의 최종 상태는 '1'일 수 있다. 유사한 결과치들은 워드 및 디지트 라인들에서 음의 전류들을 사용함으로써 '0'을 기록할때 얻어진다. 그러므로, 어느 한 상태는 초기상태와 무관하게 전류 펄스들의 적정 극성을 사용하여 '1' 또는 '0'으로 프로그래밍될 수 있다. 본 명세서 전반에 걸쳐, 영역(95)의 동작은 "직접 기록 모드"로서 한정될 것이다.
영역(97)의 MRAM 동작시에는 토글 기록 방법이 유효하다. 토글 기록방법을 사용할때, 동일한 극성의 전류펄스들이 워드라인(20) 및 디지트 라인(30)에 대하여 선택되는 동안 전류들의 방향과 무관하게 MRAM 장치가 기록될때마다 상태가 스위칭되기 때문에 기록전에 MRAM 장치의 초기 상태를 결정하는 것이 필요하다. 예컨대, 만일 '1'이 초기에 저장되면, 장치의 상태는 하나의 양의 전류펄스 시퀀스가 워드 및 디지트 라인들을 통해 흐른후에 '0'으로 스위칭될 것이다. 저장된 '0' 상태에 대하여 양의 전류 펄스 시퀀스를 반복시키면, '0'은 '1'로 전환된다. 따라서, 적정 상태로 메모리 소자를 기록할 수 있도록 하기 위하여, MRAM 장치(10)의 초기 상태는 우선 판독된후 기록될 상태와 비교되어야 한다. 이러한 판독 및 비교는 정보를 저장하기 위한 버퍼 및 메모리 상태를 비교하기 위한 비교기를 포함하는 추가 논리회로를 요구할 수 있다. NRAM 장치(10)는 만약 저장된 상태 및 기록될 상태가 다를때만 기록된다. 이 방법의 한가지 장점은 다른 비트들만이 스위칭되기 때문에 소비되는 전력이 낮아진다는 것이다. 토글 기록 방법을 사용하는 부가적인 장점은 단극 전압들만이 요구되고, 결과적으로 보다작은 N 채널 트랜지터들이 MRAM 장치를 구동하기 위하여 사용될수있다는 것이다. 이런 논의를 통하여, 영역(97)의 동작은 "토글 기록 모드"로서 정의될것이다.
기록 방법들은 워드 라인(20) 및 디지트 라인(30)에 전류들을 공급하는 것을 포함하여, 자기 모멘트 벡터들(53 및 57)은 이전에 논의된 바와같이 두개의 바람직한 방향중 하나로 지향될수있다. 두개의 스위칭 모드를 설명하기 위하여, 자기 모멘트 벡터들(53, 57 및 40)의 시간 전개를 기술하는 특정 실시예들은 지금 제공된다.
펄스 시퀀스(100)를 사용하여 '1'을 '0'으로 기록하기 위한 토글 기록 모드를 도시하는 도 5를 참조하자. 시간(t0)에서 이것을 도시할때, 자기 모멘트 벡터들(53 및 57)은 도 2에 도시된 바와같은 바람직한 방향으로 지향된다. 이 방향은 '1'로서 정의될것이다.
시간(t1)에서, 양의 워드 전류(60)는 턴온되고, 이것은 양의 y 방향으로 Hw(80)가 지향되는 것을 유도한다. 양의 Hw효과는 거의 밸런스된 반 정렬된 MRAM 트리 층이 "FLOP"하도록 하고 인가된 필드 방향에 대해 거의 90° 로 지향되게 한다는 것이다. 강자기층(45 및 55) 사이의 한정된 반강자기 교환 상호작용은 자기 모멘트 벡터들(53 및 57)이 자기 필드 방향쪽으로 작은 각도로 편향되게 하고 결과적인 자기 모멘트 벡터(40)는 대하게 되고 자기 모멘트 벡터들(53 및 57) 사이의 각도는 Hw(80)과 정렬할것이다. 따라서, 자기 모멘트 벡터(53)는 시계 방향(94)으로 회전된다. 결과적인 자기 모멘트 벡터(40)가 자기 모멘트 벡터들(53 및 57)의 벡터 부가이기 때문에, 자기 모멘트 벡터(57)는 시계 방향(94)으로 회전된다.
시간(t2)에서, 양의 디지트 전류(70)는 턴온되고, 이것은 양의 HD(90)을 유도한다. 결과적으로, 결과적인 자기 모멘트 벡터(40)는 Hw(80)에 의한 양의 y 방향 및 HD(90)에 의한 양의 x 방향으로 동시에 지향되고, 이것은 양의 x 및 양의 y 방향사이의 45° 각도로 지향될때까지 시계 방향(94)으로 추가로 회전하도록 유효 자기모멘트 벡터(40)를 유발하는 효과를 가진다, 결과적으로, 자기 모멘트 벡터들(53 및 57)은 추가로 시계 방향(94)으로 회전한다.
시간(t3)에서, 워드 전류(60)는 턴오프되어, HD(90)만이 결과적인 자기 모멘트 벡터(40)를 지향하고, 이것은 양의 x 방향으로 지향될것이다. 자기 모멘트 벡터들(53 및 57) 모두는 일반적으로 비등방성 하드축 불안정성 포인트들을 통과하는 각도로 지향될것이다.
시간(t4)에서, 디지트 전류(70)는 턴오프되어 자계 포스는 결과적인 자기 모멘트 벡터(40)상에서 동작하지 않는다. 결과적으로, 자기 모멘트 벡터들(53 및 57)은 비등방성 에너지를 최소화하기 위한 가장 바람직한 방향으로 지향될것이다. 이 경우, 자기 모멘트 벡터(53)에 대한 바람직한 방향은 양의 y 및 양의 x 방향과 관련하여 45° 이다. 이런 바람직하 방향은 시간(t0)에서 자기 모멘트 벡터(53)의 초기 방향으로 부터 180° 이고 '0'으로서 정의된다. 따라서, MRAM 장치(10)는 '0'으로 스위칭된다. MRAM 장치(10)가 양쪽 워드 라인(20) 및 디지트 라인(30)을 사용함으로써 반시계 방향으로 자기 모멘트 벡터들(53, 57 및 40)을 회전시킴으로써 스위칭될수있다는 것이 이해되고, 이것은 도시할 목적으로 사용된다.
펄스 시퀀스(100)를 사용하여 '0'을 '1'로 기록하기 위한 토글 기록 모드를 도시하는 도 6을 참조하자. 동일한 전류 및 자계 방향을 사용하여 '0'에서 '1'로 MRAM 장치(10)의 상태를 스위칭하기 위한 능력을 도시하는 이전에 논의한 바와같이 각각의 시간(t0,t1t2t3및 t4)에서 결과적인 자기 모멘트 벡터(40)뿐 아니라 자기모멘트 벡터들(53 및 57)이 도시된다. 따라서, MRAM 장치(10)의 상태는 도 3의 영역(97)에 대응하는 토글 기록 모드로 기록된다.
직접 기록 모드에 대하여, 자기 모멘트 벡터(53)가 자기 모멘트 벡터(57)보다 크기면에서 크다는 것이 가정되어, 자기 모멘트 벡터(40)는 자기 모멘트 벡터(53)와 동일한 방향을 가리키지만 영의 필드의 보다 작은 크기를 가진다. 이런 언밸런스된 모멘트는 이극 에너지를 허용하여, 인가된 필드를 가진 총 모멘트를 정렬하고, 거의 밸런스된 SAF의 대칭을 깬다. 따라서, 스위칭은 주어진 전류 극성에 대하여 일방향으로 스위칭이 발생할 수 있다.
펄스 시퀀스(100)를 사용하는 직접 기록 모드를 사용하여 '1'에서 '0'으로 기록 실시예를 도시하는 도 7을 참조한다. 여기서, 메모리 상태는 음의 x 및 y 방향에 대해 45° 지향된 자기 모멘트 벡터(53) 및 양의 x 및 양의 y 방향에 대해 45° 지향된 자기 모멘트 벡터(57)를 사용하여 처음에 '1'이다. 양의 워드 전류(60) 및 양의 디지트 전류(70)를 사용한 상기된 바와같은 펄스 시퀀스 다음, 기록은 상기된 토글 기록 모드와 유사한 방식으로 발생한다. 시간(t1)에서 다시 모멘트들이 'FLOP'이지만, 최종 각도는 밸런스되지 않은 모멘트 및 비등방성으로 인해 90°에서 비스듬하다는 것이 주의된다. 시간(t4)후, MRAM 장치(10)는 목표된 바와같이 양의 x 및 양의 y 방향으로 45° 지향된 최종 자기 모멘트(40)를 사용하여 '0' 상태로 스위칭된다. 유사한 결과들은 음의 워드 전류(60) 및 음의 디지트 전류(70)를 사용하여 '0'에서 '1'로 기록할때 얻어진다.
새로운 상태가 이미 저장된 상테와 동일할 때 직접 기록 모드를 사용하여 기록의 실시예를 도시하는 도 8을 참조한다. 이 실시예에서, '0'은 MRAM 장치(10)에 이미 저장되고 전류 펄스 시퀀스(100)는 '0'을 저장하기 위하여 반복된다. 자기 모멘트 벡터들(53 및 57)은 시간(t1)에서 'FLOP'이도록 시도되지만, 밸런스되지 않은 자기 모멘트가 인가된 자계에 반대로 작동하기 때문에, 회전은 줄어든다. 따라서, 리버스 상태로 회전시키도록 부가적인 에너지 장벽가 든다. 시간(t2)에서, 도미넌트 모멘트(53)은 양의 x 축과 거의 정렬되고 초기 비등방성 방향으로부터 45°이하이다. 시간(t3)에서, 자계은 양의 x 축을 따라 지향된다. 추가로 시계방향으로 회전하기 보다. 시스템은 인가된 필드에 대해 SAF 모멘트 대칭을 변화시킴으로써 그 에너지를 낮춘다. 수동 모멘트(57)는 x 축을 가로지르고 시스템은 그 본래 방향 근처로 리턴되는 도미넌트 모멘트(53)로 안정화한다. 그러므로, 시간(t4)에서, 자계이 제거될때, MRAM 장치(10)에 저장된 상태는 '0'을 유지할 것이다. 이런 시퀀스는 도 3의 영역(95)로서 도시된 직접 기록 모드의 메카니즘을 도시한다. 따라서, 이런 관습에서, '0'을 기록하기 위하여 워드 라인(60) 및 디지트 라인(70) 양쪽에 양의 전류가 요구되고, 반대로 '1'을 기록하기 위하여 워드 라인(60) 및 디지트 라인(70) 양쪽에 음의 전류가 요구된다.
만약 보다 큰 필들들이 인가되면, 플롭 및 감소와 연관된 최종 에너지 감소는 토글 이벤트를 방지하는 밸런스되지 않은 모멘트의 이극 에너지에 의해 생성된 부가적인 에너지 장벽를 초과한다. 이점에서, 토글 이벤트는 발생하고 스위칭은 영역(97)에 의해 설명된다.
직접 기록 모드가 적용되는 영역(95)은 확대되고, 즉 토글 모드 영역(97)은 만약 시간(t3및 t4)이 가능한한 동일하거 거의 동일하게 이루어지면 보다 높은 자계들쪽으로 이동될수있다. 이 경우, 자계 방향은 워드 전류(60)가 턴온될때 비트 비등방성 축에 관련하여 45° 에서 출발하고 디지트 전류(70)가 턴온될때 비트 비등방성 축과 평행하게 이동한다. 이 예는 통상적인 자계 필드 응용 시퀀스와 유사하다. 그러나, 워드 전류(60) 및 디지트 전류(70)가 실질적으로 동시에 턴오프에 되므로, 자계 방향으로 임의적으로 추가로 회전하지 않는다. 그러므로, 인가된 필드는 충분히 커야 하고, 최종 자기 모멘트 벡터(40)는 턴온된 워드 전류(60) 및 디지트 전류(70) 양쪽 그 하드축 비안정성 포인트를 지나 이동된다. 토글 기록 모드 이벤트는 자계 방향이 이전과 같이 90° 가 아니라 단지 45° 회전되기 때문에 발생하기 힘들다. 실질적으로 동시에 속하는 시간들(t3및 t4)을 가진 것의 장점은 필드 발생 시간들(t1및 t2)의 순서를 부가적으로 제한하지 않는다는 것이다. 따라서, 자계들은 임의의 순서로 턴오되거나 실질적으로 동시에 턴온될수있다.
상기된 기록 방법들은 양쪽 워드 전류(60) 및 디지트 전류(70)가 시간(t2및 t3) 사이에서 턴온되는 MRAM 장치만이 상태를 스위칭하기 때문에 매우 선택적이다. 이것은 도 9 및 10에 도시된다. 도 9는 워드 전류(60)가 턴온되지 않고 디지트 전류(70)가 턴온될때 펄스 시퀀스(100)를 도시한다. 도 10은 MRAM 장치(10)의 상태대응 작용을 도시한다. 시간(t0)에서, 결과적인 자기 모멘트 벡터(40)뿐 아니라 자기 모멘트 벡터들(53 및 57)은 도 2에 기술된 바와같이 지향된다. 펄스 시퀀스(100)에서, 디지트 전류(70)는 시간(t1)에서 턴온된다. 이 시간 동안, HD(90)는 결과적인 자기 벡터(40)가 양의 x 방향으로 지향되도록 한다.
워드 전류(60)가 결코 스위칭 온되지 않기 때문에, 결과적인 자기 모멘트 벡터들(53 및 57)은 비등방성 하드축 불안정성 포인트들을 통하여 결코 회전되지 않는다. 결과적으로, 자기 모멘트 벡터들(53 및 57)은 시간(t0)에서 초기 방향을 가진 디지트 전류(70)가 시간(t3)에서 턴온프될때, 가장 바람직한 방향으로 그 자신을 재지향한다. 따라서, MRAM 장치(10)의 상태는 스위칭되지 않는다. 동일한 결과는 만약 워드 전류(60)가 상기된 유사한 시간에서 턴온되고 디지트 전류(70)가 턴온되지 않으면 발생할것이다. 이 특징은 어레이의 하나의 MRAM 장치만이 스위칭되고, 다른 장치들이 초기 상태를 유지하는 것을 보장한다. 결과적으로, 의도하지 않은 스위칭은 피해지고 비트 에러 비율은 최소화된다.
예시를 위하여 여기에서 선택된 실시예들에 대한 다양한 변화들 및 변형들은 당업자에게 쉽게 발생할 것이다. 상기 변형 및 변화들이 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 상기 변형 및 변화들은 다음의 청구의 범위의 올바른 해석에 의해서만 평가되는 범위내에 포함되는 것으로 의도된다.
본 발명은 당업자들이 이해할 수 있고 실시할 수 있는 간결한 용어들로 설명되었다.

Claims (22)

  1. 자기저항 메모리 장치의 스위칭 방법으로서,
    제 1 전도체 및 제 2 전도체에 인접한 자기저항 메모리 소자를 제공하는 단계로서, 상기 자기저항 메모리 소자는 터널링 장벽에 의해 분리된 제 1 자기 영역 및 제 2 자기 영역을 포함하고, 적어도 하나의 상기 제 1 및 제 2 자기 영역들은 반강자기적 결합되는 N 강지기 재료층들을 포함하고, 여기서 N은 적어도 2와 동일한 정수이고, 각각의 층은 기록 모드를 제공하기 위하여 조절되는 자기 모멘트를 가지며, 또한 각각의 상기 제 1 및 제 2 자기 영역들은 시간(t0)에서 바람직한 방향으로 지향되는 터널링 장벽에 인접한 자기 모멘트 벡터를 가진 단계;
    시간(t1)에서 제 1 전도체를 통하여 흐르는 제 1 전류를 턴온하는 단계;
    시간(t2)에서 제 2 전도체를 통하여 흐르는 제 1 전류를 턴온하는 단계;
    시간(t3)에서 제 1 전도체를 통하여 흐르는 제 1 전류를 턴오프하는 단계; 및
    시간(t4)에서 제 2 전도체를 통하여 흐르는 제 2 전류를 턴오프하는 단계를 포함하고, 터널링 장벽에 인접한 자기 모멘트 벡터들중 하나는 시간(t0)에서 초기 바람직한 방향과 다른 방향으로 지향되는 방법.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 자기 영역들중 하나의 서브 층 자기 모멘트 부분 밸런스 비율은 0≤│Mbr│≤ 0.1 범위내인 방법.
  3. 제 1 항에 있어서, 시간(t0, t1, t2, t3및 t4)는 t0＜t1＜t2＜t3＜t4인 방법.
  4. 제 1 항에 있어서, 서로에 대해 90° 의 각도로 제 1 및 제 2 전도체들을 지향하는 단계를 더 포함하는 방법.
  5. 제 1 항에 있어서, 상기 제 1 및 제 2 전도체들에 대해 영이 아닌 각도이도록 시간(t0)에서 바람지간 방향을 세팅하는 단계를 더 포함하는 방법.
  6. 제 1 항에 있어서, 상기 제 1 및 제 2 전도체들을 흐르는 제 1 및 제 2 전류를 턴온하는 단계는 각각 자기저항 메모리 소자가 스위칭하기에 충분히 큰 결합된 전류 크기를 사용하는 단계를 포함하는 방법.
  7. 제 1 항에 있어서, 강자기 재료의 N 층들은 반강자기 결합을 제공하기 위하여 반강자기 결합 재료에 의해 분리되는 방법.
  8. 제 7 항에 있어서, 상기 자기저항 메모리 소자를 제공하는 단계는 반강자기결합 재료에서 적어도 Ru, Os, Re, Cr, Rh 및 Cu 또는 그것의 결합 및 화합물을 사용하는 단계를 포함하는 방법.
  9. 제 7 항에 있어서, 상기 반강자기 결합 재료는 4Å 내지 30Å 범위의 두께를 갖는 방법.
  10. 제 1 항에 있어서, 상기 자기저항 메모리 소자를 제공하는 단계는 강자기 재료에서 Ni, Fe, Mn, Co 및 그 조합중 하나를 사용하는 단계를 포함하는 방법.
  11. 제 10 항에 있어서, 상기 자기저항 메모리 소자를 제공하는 단계는 15Å 및 100Å 사이의 두께를 가진 강자기 재료의 N 층들 각각을 제공하는 단계를 포함하는 방법.
  12. 제 1 항에 있어서, 실질적으로 원형 단면을 가진 자기저항 메모리 소자를 제공하는 단계를 포함하는 방법.
  13. 제 1 항에 있어서, 볼륨이 실질적으로 일정하거나 증가하게 유지되고 자기 저항 메모리 소자가 보다 작은 크기로 측면으로 스케일될때 제 1 및 제 2 자기 영역들중 하나의 자기 모멘트 부분 밸런스 비율이 유지되도록 N을 증가시킴으로써 볼륨을 스케일링하는 단계를 더 포함하는 방법.
  14. 제 1 항에 있어서, 장치가 보다 작은 크기로 측면으로 스케일될때 자기 모멘트 벡터들을 스위칭하기에 필요한 자계이 실질적으로 일정하게 유지되도록 N 층들의 자기 모멘트를 조절하는 단계를 더 포함하는 방법.
  15. 제 1 항에 있어서, 상기 기록 모드를 제공하는 단계는 각각의 제 1 및 제 2 전도체들의 전류가 상태를 기록하기 위하여 양의 극성으로 펄스되고 제 1 및 제 2 전도체들 양쪽의 전류가 상태를 리버스하도록 음의 극성으로 펄스되도도록 동작 전류에서 직접 기록 모드를 제공하기 위하여 N 층들의 각각의 층의 모멘트를 조절하는 단계를 포함하는 방법.
  16. 제 15 항에 있어서, 시간(t3)은 t4와 거의 동일하므로, 자기저항 메모리 장치는 동작 전류에서 직접 기록 모드에서 동작하는 방법.
  17. 제 16 항에 있어서, 시간(t1)은 대략 t2와 동일하여, 자기저항 메모리 장치는 동작 전류에서 직접 기록 모드에서 동작하는 방법.
  18. 제 1 항에 있어서, 상기 기록 모드를 제공하는 단계는 동작 전류에서 토글 기록 모드를 제공하기 위하여 N 층들의 각각의 층의 모멘트를 조절하는 단계를 포함하여, 각각의 제 1 및 제 2 전도체들의 전류는 상태를 기록하기 위하여 동일한 극성으로 펄스되고 제 1 및 제 2 전도체들의 양쪽 전류는 상태를 리버스하기 위하여 동일한 극성으로 펄스되는 방법.
  19. 제 18 항에 있어서, 저장된 정보를 얻기 위하여 자기저항 메모리를 판독하고 흐르는 제 1 및 제 2 전류를 턴온 및 턴오프하는 단계들전에 기록될 프로그램 정보에 대해 저장된 정보를 비교하는 단계를 더 포함하는 방법.
  20. 제 18 항에 있어서, 단극 방향 전류들에 의해 흐르는 제 1 및 제 2 전류를 제공하는 단계들을 더 포함하는 방법.
  21. 자기저항 메모리 장치를 스위칭하는 방법으로서,
    제 1 전도체 및 제 2 전도체에 인접하게 자기저항 메모리 소자를 제공하는 단계로서, 상기 자기저항 메모리 소자는 터널링 장벽에 의해 분리된 고정 자기 영역 및 자유 자기 영역을 포함하고, 상기 자기 영역은 강자기 재료의 N개의 반강자기적 결합 층들을 포함하고, 여기서 N은 두개 이상 또는 두개의 정수이고, N층들은 볼륨을 한정하고 N층들의 각각의 층은 기록 모드를 제공하기 위하여 조절되는 모멘트를 가지며, 제 1 및 제 2 자기 영역들중 하나의 서브 자기 모멘트 부분 밸러스 비율은 0≤│ Mbr│≤ 0.1 범위내이고, 상기 자유 자기 영역은 시간(t0)에서 바람직한 방향으로 지향되는 터널링 장벽에 인접한 자기 모멘트 벡터를 갖는 상기 제공 단계; 및
    시간(t1)에서 제 1 및 제 2 전도체들중 하나에 워드 전류 펄스를 인가하고 부가적으로 시간(t2)에서 제 1 및 제 2 전도체들의 다른 하나에 디지트 라인 전류 펄스를 인가하고 시간(t4)에서 디지트 라인 전류 펄스를 턴오프하는 동안 시간(t3)에서 워드 전류 펄스를 턴오프하는 단계를 포함하고, t0＜t1＜t2＜t3＜t4이어서, 시간(t4)에서 터널링 장벽에 인접한 자유 자기 영역의 자기 모멘트 벡터는 시간(t0)에서 초기 바람직한 방향과 다른 방향으로 지향되는 방법.
  22. 자기저항 장치를 스위칭하는 방법으로서,
    제 1 전도체 및 제 2 전도체에 인접하게 자기저항 장치를 제공하는 단계로서, 상기 자기저항 장치는 터널링 장벽에 의해 분리된 고정 자기 영역 및 자유 자기 영역을 포함하고, 상기 자유 자기 영역은 볼륨을 한정하는 N 층 합성 반강자기구조를 포함하고, 여기서 n은 2 이상의 정수이고, N 층 합성 반강자기 구조는 시간(t0)에서 바람직한 방향으로 지향된 터널링 장벽에 인접하한 자기 모멘트 벡터와 반강자기적 결합된 강자기 층들을 포함하고, N 층 합성 반강자기 구조는 토글 기록 모드를 제공하기 위하여 조절되는, 제공 단계;
    자기저항 메모리 장치의 초기 상태를 판독하고 자기저항 메모리 장치에 저장된 새로운 상태와 초기 상태를 비교하는 단계; 및
    초기 상태 및 저장될 새로운 상태가 다르면 워드 전류 펄스를 시간(t1)에서 제 1 및 제 2 전도체들중 하나에 인가하고 시간(t2)에서 제 1 및 제 2 전도체들중 다른 하나에 디지트 라인 전류 펄스를 부가적으로 인가하고 시간(t4)에서 디지트 라인 전류를 턴오프하는 동안 시간(t3)에서 워드 전류 펄스를 턴오프하는 단계를 포함하는 방법.
KR1020047006280A 2001-10-16 2002-09-24 스케일링 가능한 ｍｒａｍ 소자에의 기록 KR100898875B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/978,859 2001-10-16
US09/978,859 US6545906B1 (en) 2001-10-16 2001-10-16 Method of writing to scalable magnetoresistance random access memory element
PCT/US2002/030437 WO2003034437A2 (en) 2001-10-16 2002-09-24 Writing to a mram element comprising a synthetic antiferromagnetic layer

Publications (2)

Publication Number Publication Date
KR20040058244A true KR20040058244A (ko) 2004-07-03
KR100898875B1 KR100898875B1 (ko) 2009-05-25

Family

ID=25526458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006280A KR100898875B1 (ko) 2001-10-16 2002-09-24 스케일링 가능한 ｍｒａｍ 소자에의 기록

Country Status (9)

Country Link
US (2) US6545906B1 (ko)
EP (1) EP1474807A2 (ko)
JP (1) JP4292239B2 (ko)
KR (1) KR100898875B1 (ko)
CN (1) CN1610949B (ko)
AU (1) AU2002327059A1 (ko)
HK (1) HK1075321A1 (ko)
TW (1) TW583666B (ko)
WO (1) WO2003034437A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915975B1 (ko) * 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Families Citing this family (307)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US7390584B2 (en) * 2002-03-27 2008-06-24 Nve Corporation Spin dependent tunneling devices having reduced topological coupling
US6762952B2 (en) * 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
US6633498B1 (en) * 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US6816402B2 (en) * 2002-06-21 2004-11-09 Micron Technology, Inc. Row and column line geometries for improving MRAM write operations
US6683815B1 (en) * 2002-06-26 2004-01-27 Silicon Magnetic Systems Magnetic memory cell and method for assigning tunable writing currents
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US7067862B2 (en) * 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6898112B2 (en) * 2002-12-18 2005-05-24 Freescale Semiconductor, Inc. Synthetic antiferromagnetic structure for magnetoelectronic devices
US6888743B2 (en) * 2002-12-27 2005-05-03 Freescale Semiconductor, Inc. MRAM architecture
US6909631B2 (en) * 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
US6714442B1 (en) * 2003-01-17 2004-03-30 Motorola, Inc. MRAM architecture with a grounded write bit line and electrically isolated read bit line
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
CN100541650C (zh) 2003-03-20 2009-09-16 Nxp股份有限公司 非易失性存储阵列和地址转换方法
US6667899B1 (en) * 2003-03-27 2003-12-23 Motorola, Inc. Magnetic memory and method of bi-directional write current programming
US7648158B2 (en) 2003-04-03 2010-01-19 Takata Corporation Twin airbag
US6714446B1 (en) 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer
US6816431B1 (en) * 2003-05-28 2004-11-09 International Business Machines Corporation Magnetic random access memory using memory cells with rotated magnetic storage elements
US6778429B1 (en) 2003-06-02 2004-08-17 International Business Machines Corporation Write circuit for a magnetic random access memory
JP4863151B2 (ja) * 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
EP1649468B1 (en) * 2003-07-22 2007-11-14 Nxp B.V. Compensating a long read time of a memory device in data comparison and write operations
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US6842365B1 (en) * 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory
US6859388B1 (en) 2003-09-05 2005-02-22 Freescale Semiconductor, Inc. Circuit for write field disturbance cancellation in an MRAM and method of operation
JP4759911B2 (ja) * 2003-09-09 2011-08-31 ソニー株式会社 磁気記憶素子及び磁気メモリ
WO2005038812A1 (ja) * 2003-09-16 2005-04-28 Nec Corporation 半導体記憶装置及び半導体記憶装置のデータ書き込み方法
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
JP2005129801A (ja) * 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP4631267B2 (ja) * 2003-10-27 2011-02-16 ソニー株式会社 磁気記憶素子及び磁気メモリ
US7286421B2 (en) * 2003-10-28 2007-10-23 International Business Machines Corporation Active compensation for operating point drift in MRAM write operation
US7045838B2 (en) * 2003-10-31 2006-05-16 International Business Machines Corporation Techniques for coupling in semiconductor devices and magnetic device using these techniques
JP4765248B2 (ja) * 2003-11-10 2011-09-07 ソニー株式会社 磁気メモリ
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7088608B2 (en) * 2003-12-16 2006-08-08 Freescale Semiconductor, Inc. Reducing power consumption during MRAM writes using multiple current levels
US7370260B2 (en) * 2003-12-16 2008-05-06 Freescale Semiconductor, Inc. MRAM having error correction code circuitry and method therefor
JP4581394B2 (ja) * 2003-12-22 2010-11-17 ソニー株式会社 磁気メモリ
JP3935150B2 (ja) * 2004-01-20 2007-06-20 株式会社東芝 磁気ランダムアクセスメモリ
JP3809445B2 (ja) * 2004-03-05 2006-08-16 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその駆動方法
JP4737437B2 (ja) * 2004-03-05 2011-08-03 日本電気株式会社 トグル型磁気ランダムアクセスメモリ
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
JP3908746B2 (ja) * 2004-03-12 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
US7266486B2 (en) * 2004-03-23 2007-09-04 Freescale Semiconductor, Inc. Magnetoresistive random access memory simulation
JP4877506B2 (ja) * 2004-03-31 2012-02-15 日本電気株式会社 磁化方向制御方法、及びそれを応用したｍｒａｍ
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7274057B2 (en) * 2004-04-26 2007-09-25 International Business Machines Corporation Techniques for spin-flop switching with offset field
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US7635993B2 (en) * 2004-05-18 2009-12-22 Nxp B.V. Digital magnetic current sensor and logic
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7506236B2 (en) * 2004-05-28 2009-03-17 International Business Machines Corporation Techniques for operating semiconductor devices
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7187576B2 (en) 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7075807B2 (en) * 2004-08-18 2006-07-11 Infineon Technologies Ag Magnetic memory with static magnetic offset field
KR100568542B1 (ko) * 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US7088612B2 (en) * 2004-08-20 2006-08-08 Infineon Technologies Ag MRAM with vertical storage element in two layer-arrangement and field sensor
US7092284B2 (en) * 2004-08-20 2006-08-15 Infineon Technologies Ag MRAM with magnetic via for storage of information and field sensor
US7200032B2 (en) * 2004-08-20 2007-04-03 Infineon Technologies Ag MRAM with vertical storage element and field sensor
JP4941649B2 (ja) * 2004-08-25 2012-05-30 日本電気株式会社 メモリセル及び磁気ランダムアクセスメモリ
US7813164B2 (en) 2004-08-26 2010-10-12 Nec Corporation Magneto resistance element and magnetic random access memory
JP2006086362A (ja) * 2004-09-16 2006-03-30 Toshiba Corp 磁気記憶装置
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
JP3959417B2 (ja) * 2004-10-29 2007-08-15 株式会社東芝 半導体メモリの読み出し回路
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US6937497B1 (en) 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US20080008908A1 (en) * 2004-11-22 2008-01-10 Nec Corporation Ferromagnetic Film, Magneto-Resistance Element And Magnetic Random Access Memory
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7088611B2 (en) * 2004-11-30 2006-08-08 Infineon Technologies Ag MRAM with switchable ferromagnetic offset layer
JP2006156844A (ja) 2004-11-30 2006-06-15 Toshiba Corp 半導体記憶装置
JP4388008B2 (ja) * 2004-11-30 2009-12-24 株式会社東芝 半導体記憶装置
DE602005022398D1 (de) 2004-11-30 2010-09-02 Toshiba Kk Anordnung der Schreiblinien in einer MRAM-Vorrichtung
US7200033B2 (en) * 2004-11-30 2007-04-03 Altis Semiconductor MRAM with coil for creating offset field
JP4891092B2 (ja) * 2004-12-01 2012-03-07 日本電気株式会社 磁気ランダムアクセスメモリ、その動作方法及びその製造方法
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JPWO2006062150A1 (ja) * 2004-12-10 2008-06-12 日本電気株式会社 磁気ランダムアクセスメモリ
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
EP1684305B1 (en) * 2005-01-14 2011-05-11 Bundesrepublik Deutschland, vertr. durch das Bundesministerium f. Wirtschaft und Technologie, Magnetic memory device and method of magnetization reversal of the magnetization of at least one magnetic memory element
US7543211B2 (en) * 2005-01-31 2009-06-02 Everspin Technologies, Inc. Toggle memory burst
US20060171197A1 (en) * 2005-01-31 2006-08-03 Ulrich Klostermann Magnetoresistive memory element having a stacked structure
US7154771B2 (en) * 2005-02-09 2006-12-26 Infineon Technologies Ag Method of switching an MRAM cell comprising bidirectional current generation
WO2006085545A1 (ja) * 2005-02-09 2006-08-17 Nec Corporation トグル型磁気ランダムアクセスメモリ及びトグル型磁気ランダムアクセスメモリの書き込み方法
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
US7099186B1 (en) * 2005-02-10 2006-08-29 Infineon Technologies Ag Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
US20080273381A1 (en) * 2005-03-01 2008-11-06 Siu-Tat Chui Method for Switching Random Access Memory Elements and Magnetic Element Structures
US20070263430A1 (en) * 2006-05-15 2007-11-15 Siu-Tat Chui Method for switching magnetic random access memory elements and magnetic element structures
US7102919B1 (en) * 2005-03-11 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Methods and devices for determining writing current for memory cells
US7817462B2 (en) * 2005-03-29 2010-10-19 Nec Corporation Magnetic random access memory
US7298597B2 (en) * 2005-03-29 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor based on spin accumulation effect with free layer stabilized by in-stack orthogonal magnetic coupling
JP2006294179A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 不揮発性記憶装置
US7205596B2 (en) * 2005-04-29 2007-04-17 Infineon Technologies, Ag Adiabatic rotational switching memory element including a ferromagnetic decoupling layer
US7158407B2 (en) * 2005-04-29 2007-01-02 Freescale Semiconductor, Inc. Triple pulse method for MRAM toggle bit characterization
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US7453720B2 (en) * 2005-05-26 2008-11-18 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
WO2006129725A1 (ja) * 2005-06-03 2006-12-07 Nec Corporation Ｍｒａｍ
JP2006344653A (ja) 2005-06-07 2006-12-21 Toshiba Corp 磁気ランダムアクセスメモリ
WO2007015355A1 (ja) * 2005-08-02 2007-02-08 Nec Corporation Ｍｒａｍ
US7755931B2 (en) * 2005-08-02 2010-07-13 Nec Corporation Magnetic random access memory and operation method thereof
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
WO2007032257A1 (ja) * 2005-09-14 2007-03-22 Nec Corporation 磁気ランダムアクセスメモリの波形整形回路
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP2007087524A (ja) * 2005-09-22 2007-04-05 Renesas Technology Corp 不揮発性半導体記憶装置
JP5046189B2 (ja) * 2005-10-03 2012-10-10 日本電気株式会社 磁気ランダムアクセスメモリ
JP5120699B2 (ja) * 2005-10-03 2013-01-16 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
JP4853735B2 (ja) * 2005-10-18 2012-01-11 日本電気株式会社 Ｍｒａｍ、及びその動作方法
WO2007046350A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation Ｍｒａｍの動作方法
US7352613B2 (en) * 2005-10-21 2008-04-01 Macronix International Co., Ltd. Magnetic memory device and methods for making a magnetic memory device
US7301801B2 (en) 2005-10-28 2007-11-27 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
US7569902B2 (en) * 2005-10-28 2009-08-04 Board Of Trustees Of The University Of Alabama Enhanced toggle-MRAM memory device
US7352614B2 (en) * 2005-11-17 2008-04-01 Macronix International Co., Ltd. Systems and methods for reading and writing a magnetic memory device
US7203089B1 (en) 2005-11-17 2007-04-10 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes two word line transistors
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
US7313043B2 (en) * 2005-11-29 2007-12-25 Altis Semiconductor Snc Magnetic Memory Array
JP5068016B2 (ja) 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7206223B1 (en) 2005-12-07 2007-04-17 Freescale Semiconductor, Inc. MRAM memory with residual write field reset
US7280388B2 (en) * 2005-12-07 2007-10-09 Nahas Joseph J MRAM with a write driver and method therefor
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
TWI279802B (en) 2005-12-30 2007-04-21 Ind Tech Res Inst Memory structure and the write method
US7755153B2 (en) * 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
TWI312153B (en) * 2006-01-20 2009-07-11 Ind Tech Res Inst Power source for magnetic random access memory and magnetic random access memory using the same
US7463510B2 (en) * 2006-01-20 2008-12-09 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices
US7577017B2 (en) * 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
US7368301B2 (en) * 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
TWI300224B (en) * 2006-02-21 2008-08-21 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
WO2007099874A1 (ja) * 2006-02-27 2007-09-07 Nec Corporation 磁気抵抗素子及び磁気ランダムアクセスメモリ
US20080055792A1 (en) * 2006-03-07 2008-03-06 Agency For Science, Technology And Research Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
JP4406407B2 (ja) * 2006-03-13 2010-01-27 株式会社東芝 磁気ランダムアクセスメモリ
WO2007119446A1 (ja) 2006-03-24 2007-10-25 Nec Corporation Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007273523A (ja) * 2006-03-30 2007-10-18 Tdk Corp 磁気メモリ及びスピン注入方法
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
US7349243B2 (en) * 2006-04-20 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3-parameter switching technique for use in MRAM memory arrays
US20070247939A1 (en) * 2006-04-21 2007-10-25 Nahas Joseph J Mram array with reference cell row and methof of operation
TWI300225B (en) * 2006-04-28 2008-08-21 Ind Tech Res Inst Method for accessing data on magnetic memory
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
US7728384B2 (en) * 2006-05-30 2010-06-01 Macronix International Co., Ltd. Magnetic random access memory using single crystal self-aligned diode
US8497538B2 (en) 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
US7535069B2 (en) * 2006-06-14 2009-05-19 International Business Machines Corporation Magnetic tunnel junction with enhanced magnetic switching characteristics
JP4518049B2 (ja) * 2006-07-03 2010-08-04 ソニー株式会社 記憶装置
US7433225B2 (en) * 2006-07-06 2008-10-07 International Business Machines Corporation Scalable magnetic random access memory device
US7502249B1 (en) * 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
JP5046194B2 (ja) * 2006-08-07 2012-10-10 日本電気株式会社 ワード線駆動電位可変のｍｒａｍ
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
WO2008047536A1 (fr) 2006-10-16 2008-04-24 Nec Corporation Cellule mémoire magnétique et mémoire vive magnétique
JP2008117930A (ja) * 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
US7453740B2 (en) 2007-01-19 2008-11-18 International Business Machines Corporation Method and apparatus for initializing reference cells of a toggle switched MRAM device
TWI320930B (en) * 2007-01-29 2010-02-21 Ind Tech Res Inst Direct writing method on magnetic memory cell and magetic memory cell structure
US7719882B2 (en) * 2007-02-06 2010-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced MRAM design
JP5224127B2 (ja) 2007-02-13 2013-07-03 日本電気株式会社 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
JP5164027B2 (ja) 2007-02-21 2013-03-13 日本電気株式会社 半導体記憶装置
JP4438806B2 (ja) * 2007-02-21 2010-03-24 ソニー株式会社 メモリ
TWI333208B (en) * 2007-03-26 2010-11-11 Ind Tech Res Inst Magnetic memory and method for manufacturing the same
US7599215B2 (en) * 2007-03-30 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory device with small-angle toggle write lines
US8510633B2 (en) * 2007-04-17 2013-08-13 Nec Corporation Semiconductor storage device and method of operating the same
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
TWI333207B (en) * 2007-05-30 2010-11-11 Ind Tech Res Inst Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device
CN101689600B (zh) 2007-06-25 2012-12-26 日本电气株式会社 磁阻效应元件及磁性随机存取存储器
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US20090034321A1 (en) 2007-08-01 2009-02-05 Honeywell International Inc. Magnetoresistive Element with a Biasing Layer
US8040724B2 (en) * 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
WO2009019949A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
TWI415124B (zh) * 2007-08-09 2013-11-11 Ind Tech Res Inst 磁性隨機存取記憶體
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
WO2009037910A1 (ja) * 2007-09-19 2009-03-26 Nec Corporation 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7596045B2 (en) * 2007-10-31 2009-09-29 International Business Machines Corporation Design structure for initializing reference cells of a toggle switched MRAM device
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
KR101291721B1 (ko) * 2007-12-03 2013-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
TWI343055B (en) * 2007-12-10 2011-06-01 Ind Tech Res Inst Magnetic memory cell structure with thermal assistant and magnetic random access memory
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
KR101424176B1 (ko) * 2008-03-21 2014-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
KR20090109345A (ko) * 2008-04-15 2009-10-20 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
GB2465370A (en) * 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
KR20100058825A (ko) * 2008-11-25 2010-06-04 삼성전자주식회사 저항체를 이용한 반도체 장치, 이를 이용한 카드 또는 시스템 및 상기 반도체 장치의 구동 방법
JP2010135512A (ja) * 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス
JP2010134986A (ja) * 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス
US8184476B2 (en) * 2008-12-26 2012-05-22 Everspin Technologies, Inc. Random access memory architecture including midpoint reference
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
FR2946183B1 (fr) * 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
JP2011008849A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び書き込み制御方法
US8411493B2 (en) 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US8908423B2 (en) 2009-11-27 2014-12-09 Nec Corporation Magnetoresistive effect element, and magnetic random access memory
US8411497B2 (en) 2010-05-05 2013-04-02 Grandis, Inc. Method and system for providing a magnetic field aligned spin transfer torque random access memory
GB201015497D0 (en) 2010-09-16 2010-10-27 Cambridge Entpr Ltd Magnetic data storage
GB201020727D0 (en) 2010-12-07 2011-01-19 Cambridge Entpr Ltd Magnetic structure
US8339843B2 (en) 2010-12-17 2012-12-25 Honeywell International Inc. Generating a temperature-compensated write current for a magnetic memory cell
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
JP5686626B2 (ja) 2011-02-22 2015-03-18 ルネサスエレクトロニクス株式会社 磁気メモリ及びその製造方法
US8576615B2 (en) * 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8525709B2 (en) * 2011-09-21 2013-09-03 Qualcomm Incorporated Systems and methods for designing ADC based on probabilistic switching of memories
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9384827B1 (en) 2015-03-05 2016-07-05 Northrop Grumman Systems Corporation Timing control in a quantum memory system
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
WO2016198886A1 (en) 2015-06-10 2016-12-15 The University Of Nottingham Magnetic storage devices and methods
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9721636B1 (en) 2016-01-28 2017-08-01 Western Digital Technologies, Inc. Method for controlled switching of a MRAM device
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10447278B1 (en) 2018-07-17 2019-10-15 Northrop Grumman Systems Corporation JTL-based superconducting logic arrays and FPGAs
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10818346B2 (en) 2018-09-17 2020-10-27 Northrop Grumman Systems Corporation Quantizing loop memory cell system
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11024791B1 (en) 2020-01-27 2021-06-01 Northrop Grumman Systems Corporation Magnetically stabilized magnetic Josephson junction memory cell

Family Cites Families (162)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3163853A (en) 1958-02-20 1964-12-29 Sperry Rand Corp Magnetic storage thin film
US3448438A (en) * 1965-03-19 1969-06-03 Hughes Aircraft Co Thin film nondestructive memory
US3573760A (en) * 1968-12-16 1971-04-06 Ibm High density thin film memory and method of operation
US3638199A (en) * 1969-12-19 1972-01-25 Ibm Data-processing system with a storage having a plurality of simultaneously accessible locations
US3707706A (en) 1970-11-04 1972-12-26 Honeywell Inf Systems Multiple state memory
US3913080A (en) 1973-04-16 1975-10-14 Electronic Memories & Magnetic Multi-bit core storage
US4103315A (en) 1977-06-24 1978-07-25 International Business Machines Corporation Antiferromagnetic-ferromagnetic exchange bias films
US4356523A (en) 1980-06-09 1982-10-26 Ampex Corporation Narrow track magnetoresistive transducer assembly
US4351712A (en) 1980-12-10 1982-09-28 International Business Machines Corporation Low energy ion beam oxidation process
JPS5845619A (ja) 1981-09-09 1983-03-16 Hitachi Ltd 磁気抵抗効果型薄膜磁気ヘッド
US4719568A (en) * 1982-12-30 1988-01-12 International Business Machines Corporation Hierarchical memory system including separate cache memories for storing data and instructions
US4455626A (en) * 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US4663685A (en) * 1985-08-15 1987-05-05 International Business Machines Magnetoresistive read transducer having patterned longitudinal bias
US4780848A (en) 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
US4731757A (en) * 1986-06-27 1988-03-15 Honeywell Inc. Magnetoresistive memory including thin film storage cells having tapered ends
US4751677A (en) * 1986-09-16 1988-06-14 Honeywell Inc. Differential arrangement magnetic memory cell
US4754431A (en) * 1987-01-28 1988-06-28 Honeywell Inc. Vialess shorting bars for magnetoresistive devices
US4825325A (en) * 1987-10-30 1989-04-25 International Business Machines Corporation Magnetoresistive read transducer assembly
US4884235A (en) 1988-07-19 1989-11-28 Thiele Alfred A Micromagnetic memory package
US5039655A (en) 1989-07-28 1991-08-13 Ampex Corporation Thin film memory device having superconductor keeper for eliminating magnetic domain creep
US5075247A (en) 1990-01-18 1991-12-24 Microunity Systems Engineering, Inc. Method of making hall effect semiconductor memory cell
US5173873A (en) 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
JP3483895B2 (ja) 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
JP2601022B2 (ja) * 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
US5159513A (en) 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
US5284701A (en) * 1991-02-11 1994-02-08 Ashland Oil, Inc. Carbon fiber reinforced coatings
CA2060835A1 (en) 1991-02-11 1992-08-12 Romney R. Katti Integrated, non-volatile, high-speed analog random access memory
EP0507451B1 (en) 1991-03-06 1998-06-17 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory device
KR930008856B1 (ko) 1991-05-15 1993-09-16 금성일렉트론 주식회사 혼합용액의 일정비율 혼합장치
JP3065736B2 (ja) 1991-10-01 2000-07-17 松下電器産業株式会社 半導体記憶装置
US5258884A (en) 1991-10-17 1993-11-02 International Business Machines Corporation Magnetoresistive read transducer containing a titanium and tungsten alloy spacer layer
US5268806A (en) 1992-01-21 1993-12-07 International Business Machines Corporation Magnetoresistive transducer having tantalum lead conductors
US5285339A (en) * 1992-02-28 1994-02-08 International Business Machines Corporation Magnetoresistive read transducer having improved bias profile
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5347485A (en) 1992-03-03 1994-09-13 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory
US5329486A (en) 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5448515A (en) 1992-09-02 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory and recording/reproduction method therefor
US5420819A (en) * 1992-09-24 1995-05-30 Nonvolatile Electronics, Incorporated Method for sensing data in a magnetoresistive memory using large fractions of memory cell films for data storage
US5617071A (en) * 1992-11-16 1997-04-01 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate alloy layer having magnetic concentrator and shielding permeable masses
US5301079A (en) * 1992-11-17 1994-04-05 International Business Machines Corporation Current biased magnetoresistive spin valve sensor
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5396455A (en) * 1993-04-30 1995-03-07 International Business Machines Corporation Magnetic non-volatile random access memory
JP3179937B2 (ja) 1993-05-01 2001-06-25 株式会社東芝 半導体装置
US5349302A (en) 1993-05-13 1994-09-20 Honeywell Inc. Sense amplifier input stage for single array memory
JPH0766033A (ja) 1993-08-30 1995-03-10 Mitsubishi Electric Corp 磁気抵抗素子ならびにその磁気抵抗素子を用いた磁性薄膜メモリおよび磁気抵抗センサ
JP3223480B2 (ja) 1993-09-10 2001-10-29 本田技研工業株式会社 内燃エンジンの蒸発燃料処理装置
US5477482A (en) 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5408377A (en) * 1993-10-15 1995-04-18 International Business Machines Corporation Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor
US5832534A (en) 1994-01-04 1998-11-03 Intel Corporation Method and apparatus for maintaining cache coherency using a single controller for multiple cache memories
US5442508A (en) 1994-05-25 1995-08-15 Eastman Kodak Company Giant magnetoresistive reproduce head having dual magnetoresistive sensor
US5528440A (en) 1994-07-26 1996-06-18 International Business Machines Corporation Spin valve magnetoresistive element with longitudinal exchange biasing of end regions abutting the free layer, and magnetic recording system using the element
US5452243A (en) 1994-07-27 1995-09-19 Cypress Semiconductor Corporation Fully static CAM cells with low write power and methods of matching and writing to the same
WO1996011469A1 (en) 1994-10-05 1996-04-18 Philips Electronics N.V. Magnetic multilayer device including a resonant-tunneling double-barrier structure
US5567523A (en) 1994-10-19 1996-10-22 Kobe Steel Research Laboratories, Usa, Applied Electronics Center Magnetic recording medium comprising a carbon substrate, a silicon or aluminum nitride sub layer, and a barium hexaferrite magnetic layer
JP3714696B2 (ja) 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
US5696923A (en) * 1994-12-15 1997-12-09 Texas Instruments Incorporated Graphics processor writing to shadow register at predetermined address simultaneously with writing to control register
US5496759A (en) * 1994-12-29 1996-03-05 Honeywell Inc. Highly producible magnetoresistive RAM process
US5534793A (en) 1995-01-24 1996-07-09 Texas Instruments Incorporated Parallel antifuse routing scheme (PARS) circuit and method for field programmable gate arrays
US5587943A (en) 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
JPH08287422A (ja) 1995-04-07 1996-11-01 Alps Electric Co Ltd 磁気抵抗効果型ヘッド
US6169687B1 (en) * 1995-04-21 2001-01-02 Mark B. Johnson High density and speed magneto-electronic memory for use in computing system
US5585986A (en) 1995-05-15 1996-12-17 International Business Machines Corporation Digital magnetoresistive sensor based on the giant magnetoresistance effect
JP2778626B2 (ja) 1995-06-02 1998-07-23 日本電気株式会社 磁気抵抗効果膜及びその製造方法並びに磁気抵抗効果素子
US5702831A (en) 1995-11-06 1997-12-30 Motorola Ferromagnetic GMR material
JP3767930B2 (ja) 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5659499A (en) 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5828578A (en) 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield
JP3293437B2 (ja) * 1995-12-19 2002-06-17 松下電器産業株式会社 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子
US5569617A (en) 1995-12-21 1996-10-29 Honeywell Inc. Method of making integrated spacer for magnetoresistive RAM
US5712612A (en) * 1996-01-02 1998-01-27 Hewlett-Packard Company Tunneling ferrimagnetic magnetoresistive sensor
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
US5635765A (en) * 1996-02-26 1997-06-03 Cypress Semiconductor Corporation Multi-layer gate structure
US5764567A (en) 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5835314A (en) 1996-04-17 1998-11-10 Massachusetts Institute Of Technology Tunnel junction device for storage and switching of signals
JP3076244B2 (ja) 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US5732016A (en) * 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5905996A (en) * 1996-07-29 1999-05-18 Micron Technology, Inc. Combined cache tag and data memory architecture
US5745408A (en) * 1996-09-09 1998-04-28 Motorola, Inc. Multi-layer magnetic memory cell with low switching current
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
US5861328A (en) * 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
US5699293A (en) 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US5757056A (en) * 1996-11-12 1998-05-26 University Of Delaware Multiple magnetic tunnel structures
US5729410A (en) * 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
US5801984A (en) 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5748519A (en) * 1996-12-13 1998-05-05 Motorola, Inc. Method of selecting a memory cell in a magnetic random access memory device
US5761110A (en) 1996-12-23 1998-06-02 Lsi Logic Corporation Memory cell capable of storing more than two logic states by using programmable resistances
JP3325478B2 (ja) * 1996-12-27 2002-09-17 ワイケイケイ株式会社 磁気抵抗効果素子および磁気検出器並びにその使用方法
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5804485A (en) 1997-02-25 1998-09-08 Miracle Technology Co Ltd High density metal gate MOS fabrication process
US5768181A (en) 1997-04-07 1998-06-16 Motorola, Inc. Magnetic device having multi-layer with insulating and conductive layers
US5898612A (en) * 1997-05-22 1999-04-27 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5774394A (en) 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5856008A (en) * 1997-06-05 1999-01-05 Lucent Technologies Inc. Article comprising magnetoresistive material
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5804250A (en) 1997-07-28 1998-09-08 Eastman Kodak Company Method for fabricating stable magnetoresistive sensors
JPH1168192A (ja) * 1997-08-18 1999-03-09 Hitachi Ltd 多重トンネル接合、トンネル磁気抵抗効果素子、磁気センサおよび磁気記録センサヘッド
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US5831920A (en) 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
JPH11134620A (ja) * 1997-10-30 1999-05-21 Nec Corp 強磁性トンネル接合素子センサ及びその製造方法
US6188549B1 (en) * 1997-12-10 2001-02-13 Read-Rite Corporation Magnetoresistive read/write head with high-performance gap layers
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5852574A (en) 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
DE69923386T2 (de) * 1998-05-13 2005-12-22 Sony Corp. Bauelement mit magnetischem Material und Adressierverfahren dafür
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6175475B1 (en) * 1998-05-27 2001-01-16 International Business Machines Corporation Fully-pinned, flux-closed spin valve
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
DE59904972D1 (de) * 1998-07-15 2003-05-15 Infineon Technologies Ag Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6195240B1 (en) * 1998-07-31 2001-02-27 International Business Machines Corporation Spin valve head with diffusion barrier
US6072717A (en) * 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method
TW440835B (en) * 1998-09-30 2001-06-16 Siemens Ag Magnetoresistive memory with raised interference security
US6016269A (en) * 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6175515B1 (en) * 1998-12-31 2001-01-16 Honeywell International Inc. Vertically integrated magnetic memory
US6567246B1 (en) * 1999-03-02 2003-05-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP3592140B2 (ja) * 1999-07-02 2004-11-24 Ｔｄｋ株式会社 トンネル磁気抵抗効果型ヘッド
US6343032B1 (en) * 1999-07-07 2002-01-29 Iowa State University Research Foundation, Inc. Non-volatile spin dependent tunnel junction circuit
US6383574B1 (en) * 1999-07-23 2002-05-07 Headway Technologies, Inc. Ion implantation method for fabricating magnetoresistive (MR) sensor element
US6052302A (en) * 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
JP2001184870A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 連想メモリ装置およびそれを用いた可変長符号復号装置
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6911710B2 (en) * 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
US6205073B1 (en) * 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
DE10036140C1 (de) * 2000-07-25 2001-12-20 Infineon Technologies Ag Verfahren und Anordnung zum zerstörungsfreien Auslesen von Speicherzellen eines MRAM-Speichers
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6363007B1 (en) * 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
DE10041378C1 (de) * 2000-08-23 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
JP3075807U (ja) * 2000-08-23 2001-03-06 船井電機株式会社 磁気テープ装置
DE10043440C2 (de) * 2000-09-04 2002-08-29 Infineon Technologies Ag Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP4726290B2 (ja) * 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US6538919B1 (en) * 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6385109B1 (en) * 2001-01-30 2002-05-07 Motorola, Inc. Reference voltage generator for MRAM and method
US6515895B2 (en) * 2001-01-31 2003-02-04 Motorola, Inc. Non-volatile magnetic register
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
JP2005501404A (ja) * 2001-08-30 2005-01-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 磁気抵抗装置および電子装置
US6531723B1 (en) * 2001-10-16 2003-03-11 Motorola, Inc. Magnetoresistance random access memory for improved scalability
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915975B1 (ko) * 2005-08-03 2009-09-10 인더스트리얼 테크놀로지 리서치 인스티튜트 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Also Published As

Publication number Publication date
JP4292239B2 (ja) 2009-07-08
JP2005505889A (ja) 2005-02-24
EP1474807A2 (en) 2004-11-10
HK1075321A1 (en) 2005-12-09
CN1610949A (zh) 2005-04-27
KR100898875B1 (ko) 2009-05-25
US20030072174A1 (en) 2003-04-17
CN1610949B (zh) 2010-06-09
TW583666B (en) 2004-04-11
AU2002327059A1 (en) 2003-04-28
US6545906B1 (en) 2003-04-08
WO2003034437A3 (en) 2003-08-07
US7184300B2 (en) 2007-02-27
US20030128603A1 (en) 2003-07-10
WO2003034437A2 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
KR100898875B1 (ko) 스케일링 가능한 ｍｒａｍ 소자에의 기록
US6654278B1 (en) Magnetoresistance random access memory
US6633498B1 (en) Magnetoresistive random access memory with reduced switching field
US7881099B2 (en) Multibit magnetic random access memory device
US6956764B2 (en) Method of writing to a multi-state magnetic random access memory cell
US7235408B2 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
US6531723B1 (en) Magnetoresistance random access memory for improved scalability
Slaughter et al. Fundamentals of MRAM technology
US7567453B2 (en) Advanced multi-bit magnetic random access memory device
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
JP2000030434A (ja) 磁気メモリセル
WO2004003922A1 (en) Circuit and method of writing a toggle memory
US7002194B2 (en) Via AP switching

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170428

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190426

Year of fee payment: 11