KR20090109345A - 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 - Google Patents

저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 Download PDF

Info

Publication number
KR20090109345A
KR20090109345A KR1020080034751A KR20080034751A KR20090109345A KR 20090109345 A KR20090109345 A KR 20090109345A KR 1020080034751 A KR1020080034751 A KR 1020080034751A KR 20080034751 A KR20080034751 A KR 20080034751A KR 20090109345 A KR20090109345 A KR 20090109345A
Authority
KR
South Korea
Prior art keywords
read
write
nonvolatile memory
pause
data
Prior art date
Application number
KR1020080034751A
Other languages
English (en)
Inventor
이광진
김두응
이용준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080034751A priority Critical patent/KR20090109345A/ko
Priority to US12/292,897 priority patent/US7920432B2/en
Publication of KR20090109345A publication Critical patent/KR20090109345A/ko
Priority to US13/064,476 priority patent/US8482994B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템이 제공된다. 상기 비휘발성 메모리 장치는 저장되는 데이터에 따라 저항 레벨이 변하는 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 다수의 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 회로, 및 다수의 비휘발성 메모리 셀로부터 데이터를 리드하는 리드 회로를 포함하되, 리드 회로는 리드 동작을 수행하기 전에 포즈 동작(pause operation)을 수행한다.
포즈 동작, 초기 저항 페일

Description

저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템{Nonvolatile memory device using variable resistive element, memory system comprising the same}
본 발명은 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 여기서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
상변화 메모리 장치의 라이트 방법을 설명하면, 상변화 메모리 장치는 상변화 물질에 셋 펄스 또는 리셋 펄스를 제공하고 이로 인해 발생하는 주울(joule)열을 이용하여 라이트한다. 구체적으로, 리셋 펄스를 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 빠르게 냉각시켜 비정질 상태가 되도록 하여 리셋 데이터를 라이트하거나, 셋 펄스를 이용하여 상변화 물질을 결정화 온도 이상 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 하여 셋 데이터를 라이트한다.
그런데, 상변화 물질에 데이터를 라이트한 후 충분한 시간이 지나지 않고 상변화 물질에 저장된 데이터를 리드할 경우, 상변화 물질의 저항(즉, 데이터)이 제대로 리드되지 않는다. 즉, 초기 저항 페일(initial resistance fail) 현상이 나타난다. 이러한 현상은 고온일 때 더욱 심각하게 나타난다.
도 1은 초기 저항 페일 현상을 설명하기 위한 도면이다.
도 1을 참조하면, x축은 리셋 데이터를 라이트한 직후부터의 시간을 의미하고, y축은 상변화 물질의 저항을 의미한다. 도면 부호 a는 상온(room temperature)에서의 상변화 물질의 저항 변화를 나타내고, 도면 부호 b는 고온(hot temperature)에서의 상변화 물질의 변화를 나타낸다. 타겟 윈도우(target window)는 리셋 데이터가 라이트된 상변화 물질의 적정 저항 윈도우를 나타낸다.
리셋 데이터가 라이트된 상변화 물질은, 라이트 종료 직후부터 일정한 시간 동안 저항이 변화함을 알 수 있다. 특히, 고온에서, 리셋 데이터가 라이트된 상변화 물질은 저항이 심하게 변함을 알 수 있다. 따라서, 라이트 동작 후 리드 동작이 연속적으로 이루어질 경우, 상변화 물질의 저항을 제대로 리드할 수 없다.
본 발명이 해결하고자 하는 과제는, 초기 저항 페일(initial resistance fail)을 줄일 수 있는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 초기 저항 페일을 줄일 수 있는 비휘발성 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 저장되는 데이터에 따라 저항 레벨이 변하는 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 다수의 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 회로, 및 다수의 비휘발성 메모리 셀로부터 데이터를 리드하는 리드 회로를 포함하되, 리드 회로는 리드 동작을 수행하기 전에 포즈 동작(pause operation)을 수행한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 메모리 시스템의 일 태양은 메모리 컨트롤러, 및 메모리 컨트롤러의 제어를 받는 비휘발성 메모리 장치를 포함하되, 비휘발성 메모리 장치는 저장되는 데이터에 따라 저항 레벨이 변하는 다 수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이와, 다수의 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 회로와, 다수의 비휘발성 메모리 셀로부터 데이터를 리드하는 리드 회로를 포함하되, 리드 회로는 리드 동작을 수행하기 전에 포즈 동작(pause operation)을 수행한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 2는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다. 본 발명의 실시예들에서는 설명의 편의를 위해서 16개의 메모리 뱅크를 예로 드나, 이에 제한되는 것은 아니다.
도 2를 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(110), 다수의 센스 앰프 및 라이트 드라이버(20_1~20_8), 주변 회로 영역(30)을 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 뱅크(10_1~10_16)를 포함하고, 다수의 메모리 뱅크(10_1~10_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(10_1~10_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 자세히 후술하겠으나, 본 발명에서 사용되는 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변할 수 있다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 16개씩 또는 32개씩 배치되어도 무방하다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(10_1~10_16)에 대응하여 라이트/리드하려는 비휘발성 메모리 셀의 행 및 열을 각각 지정하는 행 디코더 및 열 디코더가 배치된다.
센스 앰프 및 라이트 드라이버(20_1~20_8)은 2개의 메모리 뱅크(10_1~10_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(20_1~20_8)가 2개의 메 모리 뱅크(10_1~10_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(20_1~20_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(30)에는 상기 로우 선택 회로, 컬럼 선택 회로, 센스 앰프 및 라이트 드라이버를 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부 등이 배치된다.
도 3은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 초기 저항 페일(initial resistance fail)을 줄이기 위해서, 라이트 동작(1) 후 리드 동작(3)을 수행하기 전에, 포즈 동작(pause operation)(2)을 수행한다.
구체적으로, 라이트 동작(1)시에는 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이에 셋 데이터(즉, 0 데이터) 또는 리셋 데이터(즉, 1 데이터)를 라이트한다. 예를 들어, 라이트 동작(1)은 n(단, n은 자연수) 워드 단위로 수행할 수 있다.
포즈 동작(2)은 일정 시간(이하에서, 포즈 시간(pause time)이라 함.) 동안 아무런 동작을 수행하지 않는 것을 의미한다. 구체적으로, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 외부의 메모리 컨트롤러로부터 리드 동작을 수행하라는 명령을 받더라도, 리드 동작(3)을 수행하지 않는다.
한편, 포즈 시간은 데이터 리커버리 시간(data recovery time)을 고려하여 결정될 수 있다. 구체적으로 설명하면, 비휘발성 메모리 셀(즉, 상변화 물질)에 데이터를 라이트한 후 상기 비휘발성 메모리 셀의 저항 레벨은 변화하게 되는데, 저항 레벨이 타겟 윈도우(도 1 참조) 내에 들어오면 비휘발성 메모리 셀로부터 데이터를 안정적으로 리드할 수 있다. 데이터 리커버리 시간은 비휘발성 메모리 셀에 데이터를 라이트한 후, 상기 비휘발성 메모리 셀의 저항 레벨이 타겟 윈도우 내에 들어올 때까지의 시간을 의미한다.
포즈 시간은 데이터 리커버리 시간보다 거의 동일하거나 작을 수 있다. 즉, 라이트 동작이 종료된 후 바로 리드 동작이 수행될 경우, 포즈 시간은 데이터 리커버리 시간과 거의 동일할 수 있다, 그 외의 경우에, 포즈 시간은 데이터 리커버리 시간보다 작을 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치는, 초기 저항 페일이 발생할 수 있는 기간에서는 리드 동작(3)을 수행하지 않고 포즈 동작(2)을 수행하기 때문에, 초기 저항 페일을 방지할 수 있다.
결국, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 도 1에 도시된 것처럼, 라이트 동작(1), 포즈 동작(2), 리드 동작(3) 순서로 동작이 이루어지게 된다. 즉, 기존의 비휘발성 메모리 장치에 비해서 포즈 동작(2)이 삽입되는 것이다. 따라서, 포즈 동작(2)만큼 비휘발성 메모리 장치의 전체적인 동작 시간은 길어진다고 볼 수 있다. 하지만, 리드 동작(3) 전에 포즈 동작(2)을 조건적으로(선택적으로) 수행함으로써, 또는 포즈 시간을 필요에 따라 늘리거나 줄임으로써, 또는 기타 부가적인 포즈 지원 기능을 통해서, 포즈 동작(2)을 최적화할 수 있다. 이하에서는 이러한 내용을 구체적으로 설명하기로 한다.
우선, 포즈 동작(2)의 조건적 수행에 대해서 설명한다. 실시 방법을 정리하면 표 1과 같다. 표 1에서 설명된 조건적 포즈 동작 2개는 예시적인 것이고, 다른 조건 하에서 포즈 동작을 수행할 수도 있음은 당업자에게 자명하다.
포즈 동작 동작 설명
무조건적 포즈 리드 동작 전에 무조건 포즈 동작 수행
조건적 포즈 1 저장된 라이트 어드레스와 리드 어드레스가 동일한 경우에만, 포즈 동작 수행
조건적 포즈 2 데이터 리커버리 시간 내에서만, 포즈 동작 수행
표 1을 참고하면, "무조건적 포즈"는 리드 동작 전에 아무런 조건없이 포즈 동작을 수행하는 것이다.
반면, "조건적 포즈 1"는 라이트 억세스를 위한 라이트 어드레스를 라이트 어드레스 버퍼에 따로 저장해 두고, 라이트 동작 후 리드 동작을 수행할 때, 리드 억세스를 위한 리드 어드레스와 저장된 라이트 어드레스를 비교하여, 동일한 경우에만 포즈 동작을 수행하는 것이다. 포즈 동작을 수행하는 이유가 초기 저항 페일을 방지하기 위한 것이고, 초기 저항 페일은 라이트되었던 비휘발성 메모리 셀로부터 데이터를 리드할 때 발생할 수 있는 것이다. 따라서, 라이트 어드레스를 저장하고 전술한 것과 같은 비교 동작을 수행하고, 동일한 경우에만 포즈 동작을 수행하면 초기 저항 페일을 줄일 수 있다.
"조건적 포즈 2"는 라이트 동작이 종료된 시점에서부터 경과 시간을 카운팅하여, 경과 시간이 데이터 리커버리 시간 내에 있는 경우에만, 포즈 동작을 수행하는 것이다. 초기 저항 페일은 데이터 리커버리 시간 내에서 리드 동작이 수행될 때 발생될 수 있기 때문에, 데이터 리커버리 시간 내에만 포즈 동작을 수행하여도 초기 저항 페일을 방지할 수 있다.
이어서, 포즈 시간을 조절하는 방법에 대해서 설명한다. 실시 방법을 정리하면 표 2과 같다. 물론, 포즈 시간이 온도에 따라 변동되는 방식 이외에 다른 방식이 있을 수 있음은 당업자에게 자명한다.
포즈 시간 동작 설명
고정 포즈 시간이 고정 Ex)퓨즈 트리밍(fuse trimming) 방식으로 PVT를 고려하여 미리 결정.
변동 온도에 따라 변동됨. Ex) 온도 센서에서 센싱된 온도에 따라 포즈 시간이 변동.
표 2를 참고하면, 포즈 시간이 "고정"되는 경우는, 패키지(package) 조립 전에 PVT(Process, Voltage, Temperature)를 감안하여 퓨즈 트리밍 방식을 이용하여 포즈 시간을 미리 결정해 두는 것이다.
반면, 포즈 시간이 "변동"되는 경우는, 온도 센서에서 센싱된 온도에 따라 자동적으로 포즈 시간이 변동되는 것이다(auto-adjustment). 이와 같이 센싱된 온도에 따라 포즈 시간이 변동되는 이유는, 전술하였듯이(도 1 참조), 데이터 리커버리 시간은 주변 온도에 따라 달라지기 때문이다. 즉, 비휘발성 메모리 셀에 데이터를 라이트한 후, 비휘발성 메모리 셀의 저항 레벨이 타겟 윈도우 내에 들어올 때까지의 시간은 주변 온도에 따라 변동되기 때문이다.
이어서, 기타 부가적인 포즈 지원 기능을 설명한다. 실시 방법을 정리하면 표 3과 같다.
지원 기능 동작 설명
대용량 라이트 대용량 라이트 동작을 수행함.
바이패스 리드 라이트 버퍼 내에 리드하고자 하는 데이터가 저장되어 있는 경우 라이트 버퍼에 저장된 데이터가 출력함.
얼터너티브 블록 라이트 제1 메모리 셀 블록에 대해 포즈 동작을 수행할 때, 제2 메모리 셀 블록에 라이트 동작을 수행함.
표 3을 참고하여, "대용량 라이트"에 대해서 구체적으로 예를 들면, 1 워드를 라이트하고 tPAUSE 시간동안 포즈 동작을 수행하면, 1워드에 대응되는 포즈 시간은 tPAUSE가 된다. 반면, 16워드를 라이트하고 tPAUSE 시간동안 포즈 동작을 수행하면, 1워드에 대응되는 포즈 시간은 tPAUSE/16이 된다. 따라서, 한번에 라이트하는 워드 수를 증가시키면, 워드당 포즈 시간을 줄일 수 있다.
"바이패스 리드(bypass read)" 에 대해서 설명하면, 비휘발성 메모리 장치는 라이트되는 데이터를 저장하는 라이트 버퍼를 구비한다. 라이트 버퍼가 바이패스 리드를 지원하게 된다. 라이트 억세스 후 리드 억세스할 때 라이트 버퍼 내에 리드하고자 하는 데이터가 저장되어 있는 경우에는, 포즈 동작 및 리드 동작이 수행되지 않고, 라이트 버퍼에 저장된 데이터가 출력된다. 반면, 라이트 억세스 후 리드 억세스할 때 라이트 버퍼 내에 리드하고자 하는 데이터가 저장되어 있지 않은 경우에는, 리드 동작 수행 전에 포즈 동작을 수행된다.
"얼터너티브 블록 라이트(alternative block write)" 는 제1 메모리 셀 블록에 대해 포즈 동작을 수행할 때, 다른 제2 메모리 셀 블록에 라이트 동작을 수행하는 것을 의미한다. 즉, 포즈 동작동안 비휘발성 메모리 장치가 완전히 아무런 동작을 하지 않는 것이 아니고, 다른 메모리 셀 블록에 대한 라이트 동작을 수행하는 것이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 4는 전술한 조건적 포즈1, 조건적 포즈2를 구현하기 위한 예시적 블록도이다. 이하에서는, 포즈 동작 후 리드 동작을 하는 것을 "포즈-리드 동작" 이라고 한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 메모리 셀 어레이(110), 로우 디코더(124), 컬럼 디코더(126), 프리 디코더(128), 어드레스 버퍼(130), 포즈-리드 제어부(140), 모드 선택부(150), 라이트 회로(162), 리드 회로(182) 등을 포함한다.
메모리 셀 어레이(110)는 다수의 비휘발성 메모리 셀을 포함한다. 전술한 바와 같이, 비휘발성 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변할 수 있다.
로우 디코더(124)는 프리 디코더(128)로부터 로우 어드레스(XA)를 제공받아 디코딩하여 라이트될 다수의 상변화 메모리 셀의 행(row)을 지정한다. 컬럼 디코더(126)는 프리 디코더(128)로부터 컬럼 어드레스(YA)를 제공받아 디코딩하여 라이트될 다수의 상변화 메모리 셀의 열(column)을 지정한다. 어드레스 버퍼(130)는 외부 어드레스(EADDR)를 제공받아, 라이트 억세스 동작시에는 라이트 어드레스(WADDR)를 프리 디코더(128)로 출력하고 리드 억세스 동작시에는 리드 어드레스(RADDR)를 프리 디코더(128)로 출력한다.
라이트 회로(162)는 데이터 입력 버퍼(160), 라이트 드라이버(170)을 포함한다. 데이터 입력 버퍼(160)는 외부 데이터(EDATA)를 제공받아, 라이트 데이터(WDATA)를 출력한다. 라이트 회로(170)는 라이트 어드레스(170)에 대응되는 다수의 비휘발성 메모리 셀에 라이트 데이터(WDATA)를 라이트한다.
리드 회로(182)는 센스 앰프(180), 데이터 출력 버퍼(190)를 포함한다. 센스 앰프(180)는 리드 어드레스(180)에 대응되는 다수의 비휘발성 메모리 셀로부터 리드 데이터(RDATA)를 리드하고, 이를 데이터 출력 버퍼(190)에 전달한다.
포즈-리드 제어부(140)는 전술한 조건적 포즈1, 조건적 포즈2를 구현하기 위한 부분이다. 이러한 포즈-리드 제어부(140)는 라이트 어드레스 버퍼 및 비교부(142), 타이머(144), 먹스(146)을 포함한다.
라이트 어드레스 버퍼 및 비교부(142)는 조건적 포즈1을 수행하기 위한 부분이다. 라이트 어드레스 버퍼 및 비교부(142)는 라이트 억세스를 위한 라이트 어드레스를 저장하고, 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여 비교 결과를 출력한다.
타이머(144)는 조건적 포즈2를 수행하기 위한 부분이다. 타이머(144)는 라이트 동작 종료시부터 경과 시간을 카운팅한다.
먹스(146)는 상기 비교 결과와 상기 경과 시간을 제공받는다. 모드 선택부(150)로부터 모드 선택 신호를 제공받아, 플래그 신호(FLAG SIGNAL)를 출력한다. 예를 들어, 모드 선택 신호가 하이 레벨인 경우에 조건적 포즈1이 수행되고, 모드 선택 신호가 로우 레벨인 경우에 조건적 포즈2가 수행된다.
먹스(146)에서 출력된 플래그 신호(FLAG SIGNAL)는 데이터 출력 버퍼(190)를 디스에이블시킨다. 따라서, 센스 앰프(180)에서 리드 데이터(RDATA)를 데이터 출력 버퍼(190)에 제공하여도 데이터가 외부로 출력되지 않는다.
도면으로 표시하지는 않았으나, 플래그 신호(FLAG SIGNAL)는 센스 앰프(180)를 디스에이블시켜도 상관없다.
플래그 신호(FLAG SIGNAL)에 의해 리드 회로(182)가 디스에이블되면, 비휘발성 메모리 장치는 리드 동작을 수행하지 못하고 포즈 동작을 수행하게 된다.
한편, 플래그 신호(FLAG SIGNAL)는 출력 패드를 통해서 외부로도 출력된다. 메모리 컨트롤러(미도시)는 플래그 신호(FLAG SIGNAL)를 인식하여, 비휘발성 메모리 장치가 포즈 동작을 수행하는지 여부를 판단하게 된다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다. 도 5에 도시된 순서도는, 전술한 여러가지 동작 중에서, 무조건적 포즈, 조건적 포즈1, 조건적 포즈2, 온도에 따라 포즈 시간 변동되는 경우를 순서도로 구현한 것이다.
도 5를 참조하면, 파워 업(S210)이 되면, 모드 선택부(도 4의 150 참조)를 통해서 포즈-리드 모드를 세팅한다(S220). 즉, 무조건적 포즈-리드를 수행할지, 조건적 포즈-리드를 수행할지를 결정한다(S230). 조건적 포즈-리드를 수행할 경우, 라이트 어드레스 버퍼를 사용하는 조건적 포즈1을 수행할 수도 있고, 타이머를 수행하는 조건적 포즈2를 수행할지 결정한다(S240).
무조건적 포즈-리드를 수행할 경우, 라이트 동작을 수행하고(S252), 포즈 동작을 수행하고(S254), 리드 동작을 수행한다(S256).
조건적 포즈2를 수행할 경우, 라이트 동작을 수행하고(S261), 마지막 라이트 동작 후부터 경과된 시간을 카운팅한다(S262). 플래그 신호가 유효한 경우(S263) 포즈 동작을 수행한다(S264). 플래그 신호가 유효하지 않은 경우(S263) 포즈 동작을 생략한다(S264). 그 후, 리드 동작을 수행한다(S265).
조건적 포즈1을 수행할 경우, 라이트 동작을 수행하고(S271), 라이트 버퍼에 저장된 라이트 어드레스와 리드 어드레스가 동일한지 검토한다(S272). 동일한 경우, 포즈 시간이 결정되어 있는지 검토한다(S273). 포즈 시간이 결정되어 있지 않으면, 온도 센서를 이용하여 포즈 시간을 결정한다(auto-adjustment)(S274). 결정된 포즈 시간동안 포즈 동작을 수행한다(S275). 라이트 어드레스와 리드 어드레스가 동일하지 않은 경우에는(S272) 포즈 동작을 생략한다(S275). 그 후, 리드 동작을 수행한다(S276).
도 6은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다. 도 6에 도시된 타이밍도는, 전술한 여러가지 동작 중에서, 무조건적 포즈와 조건적 포즈 1(라이트 어드레스 버퍼를 이용하는 경우)를 모드 선택하는 경우를 설명하는 것이다.
우선, 도 6의 타이밍도에 도시된 신호들을 설명하면 다음과 같다.
리셋 신호(RESET)는 포즈-리드 모드를 리셋시키는 신호이다. 조건적 포즈-리드 신호(CONDITIONAL PAUSE-READ)는 포즈-리드 모드를 나타내는 신호이다. 예를 들어, 로우 레벨은 무조건적 포즈-리드를 나타내고, 하이 레벨은 조건적 포즈-리드를 나타낸다. 라이트 인에이블 신호(/WE)가 로우 레벨일 때 외부에서 데이터가 입력된다. 출력 인에이블 신호(/OE)가 로우 레벨일 때 데이터가 출력된다. 플래그 신호(FLAG SIGNAL)는 포즈 동작이 수행되는지를 나타내는 신호이다. 예를 들어, 하이 레벨은 포즈 동작이 수행 중임을 나타내고, 로우 레벨은 포즈 동작이 수행 중이지 않음을 나타낸다.
도 6을 참조하면, 파워 업 단계(I)에서, 외부 전원 전압(VCC)이 일정 레벨까지 상승한다. 파워 업 단계(I)에서 조건적 포즈-리드 신호(CONDITIONAL PAUSE-READ)는 로우 레벨이다. 이는 포즈-리드 모드가 디폴트로 무조건적 포즈-리드로 세팅됨을 나타낸다.
이어서, 모드 세팅 단계(II)에서, 포즈-리드 모드가 무조건적 포즈-리드에서 조건적 포즈-리드로 바뀌게 된다.
이어서, 조건적 포즈-리드 단계(III)에서, 라이트 동작이 수행된다. 라이트 어드레스 A2에 대응되는 비휘발성 메모리 셀에 라이트 데이터 D2가 라이트된다. 이 때, 라이트 어드레스 버퍼에 라이트 어드레스 A2가 같이 저장된다.
라이트 동작이 수행된 후, 첫번째 리드 동작이 수행된다. 리드 어드레스 A3에 대응되는 비휘발성 메모리 셀로부터 리드 데이터 D3을 리드한다. 이 때, 라이트 어드레스 버퍼에 저장된 라이트 어드레스 A2와 리드 어드레스 A3는 다르기 때문에, 포즈 동작이 수행되지 않는다.
두번째 리드 동작을 위한 리드 명령이 입력되었으나, 리드 동작은 수행되지 않는다. 라이트 어드레스 버퍼에 저장된 라이트 어드레스 A2와 리드 어드레스 A2가 동일하기 때문에, 포즈 동작이 수행된다.
포즈 시간이 경과된 후, 다시 두번째 리드 동작을 위한 리드 명령이 입력되고, 리드 어드레스 A2에 대응되는 비휘발성 메모리 셀로부터 리드 데이터 Q2를 리드하게 된다.
리셋 단계(IV)에 진입한다. 포즈-리드 모드가 다시 디폴트로 설정되어 있었던, 무조건적 포즈-리드로 바뀌게 된다.
무조건적 포즈-리드 단계(V)에서, 라이트 동작이 수행된다. 라이트 어드레스 A4에 대응되는 비휘발성 메모리 셀에 라이트 데이터 D4가 라이트된다. 이 때, 라이트 어드레스 버퍼에 라이트 어드레스 A4가 같이 저장된다.
라이트 동작이 수행된 후, 첫번째 리드 동작을 위한 리드 명령이 입력되었으나 수행되지 않는다. 라이트 어드레스 버퍼에 저장된 라이트 어드레스 A4와 리드 어드레스 A3가 다르더라도, 포즈 동작이 수행된다.
포즈 시간이 경과된 후, 다시 첫번째 리드 동작을 위한 리드 명령이 입력되고, 리드 어드레스 A3에 대응되는 비휘발성 메모리 셀로부터 리드 데이터 Q3를 리드하게 된다.
이어서, 두번째 리드 동작을 위한 리드 명령이 입력되었으나 수행되지 않는다. 포즈 동작이 수행된다.
포즈 시간이 경과된 후, 다시 두번째 리드 동작을 위한 리드 명령이 입력되고, 리드 어드레스 A4에 대응되는 비휘발성 메모리 셀로부터 리드 데이터 Q4를 리드하게 된다.
도 7은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 개략적인 블록도이다. 최근 비휘발성 메모리 장치는 휴대용 미디어 시스템(portable media system)에 많이 사용되고 있다. 즉, 비휘발성 메모리 장치는 예를 들어, 휴대 전화기, 양방향 라디오 커뮤니케이션 시스템(two-way communication system), 일방향 페이저(one way pager), 양방향 페이저(two-way pager), 개인용 커뮤니케이션 시스템(personal communication system), 휴대용 컴퓨터(portable computer), 개인 정보 관리기(PDA; Personal Data Assistance), MP3(MPEG audio layer-3) 플레이어, 디지털 카메라(digital camera) 등에 적용될 수 있다.
도 7을 참조하면, 메모리 시스템(300)은 메모리 컨트롤러(310), 비휘발성 메모리 장치(10) 등을 포함할 수 있다. 메모리 컨트롤러(310)와 비휘발성 메모리 장치(10)는 어드레스 버스, 데이터 버스, 제어 버스 등을 통해서 서로 통신하게 된다.
비휘발성 메모리 장치(10)의 구성은 개괄적으로 메모리 셀 어레이(110)와 라이트 어드레스 버퍼 및 비교부(142)를 포함하는 것으로 도시하였다.
라이트 어드레스 버퍼는 라이트 어드레스를 저장하고, 비교부는 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여, 비교 결과를 출력한다. 메모리 컨트롤러(310)는 비교 결과를 이용하여 비휘발성 메모리 장치(10)가 포즈 동작을 수행하는지를 판단하게 된다.
도면을 이용하여 설명하지 않았으나, 라이트 어드레스 버퍼는 비휘발성 메모리 장치(10) 밖에 위치될 수 있다. 비휘발성 메모리 장치(10) 밖에 위치한 라이트 어드레스 버퍼는, 별도의 메모리 내에 위치할 수도 있고, 메모리 컨트롤러(310) 내에 위치할 수도 있다.
이러한 경우, 메모리 컨트롤러(310)는 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여, 비휘발성 메모리 장치가 포즈 동작을 수행할지를 판단하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 초기 저항 페일 현상을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 설명하기 위한 레이아웃도이다.
도 3은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 6은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템을 설명하기 위한 개략적인 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
110: 메모리 셀 어레이 124: 로우 디코더
126: 컬럼 디코더 140: 포즈-리드 제어부
142: 라이트 어드레스 버퍼 및 비교부
144: 타이머 146: 먹스
150: 모드 선택부 162: 라이트 회로
182: 리드 회로

Claims (16)

  1. 저장되는 데이터에 따라 저항 레벨이 변하는 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 회로; 및
    상기 다수의 비휘발성 메모리 셀로부터 데이터를 리드하는 리드 회로를 포함하되,
    상기 리드 회로는 리드 동작을 수행하기 전에 포즈 동작(pause operation)을 수행하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 포즈 동작 중에 리드 명령이 입력되더라도, 상기 리드 회로는 리드 동작을 수행하지 않는 비휘발성 메모리 장치.
  3. 제 1항에 있어서,
    라이트 억세스를 위한 라이트 어드레스를 저장하는 라이트 어드레스 버퍼와,
    상기 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하는 비교부를 더 포함하고,
    라이트 억세스 후 리드 억세스할 때 상기 저장된 라이트 어드레스와 상기 리드 어드레스가 동일한 경우에만, 상기 리드 회로는 상기 리드 동작 수행 전에 상기 포즈 동작을 수행하는 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 라이트 동작 종료시부터 경과 시간을 카운팅하는 타이머를 더 포함하고,
    상기 경과 시간이 데이터 리커버리 시간 내에 있는 경우에만, 상기 리드 회로는 상기 리드 동작 수행 전에 상기 포즈 동작을 수행하는 비휘발성 메모리 장치.
  5. 제 1항에 있어서,
    라이트 억세스를 위한 라이트 어드레스를 저장하는 라이트 어드레스 버퍼와,
    상기 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여 비교 결과를 출력하는 비교부와,
    라이트 동작 종료시부터 경과 시간을 카운팅하는 타이머와,
    모드 선택 신호를 제공하는 모든 선택부와,
    상기 비교 결과, 상기 경과 시간, 상기 모드 선택 신호를 제공받고, 플래그 신호를 출력하는 먹스를 포함하는 비휘발성 메모리 장치.
  6. 제 1항에 있어서,
    상기 리드 회로는 포즈 시간(pause time) 동안 포즈 동작을 수행하고, 상기 포즈 시간 후에 리드 동작을 수행하는 비휘발성 메모리 장치.
  7. 제 6항에 있어서,
    상기 포즈 시간은 고정되어 있고,
    상기 포즈 시간을 결정하는 퓨즈를 더 포함하는 비휘발성 메모리 장치.
  8. 제 6항에 있어서,
    상기 포즈 시간은 온도에 따라 변동되고,
    상기 포즈 시간을 변동시키는 온도 센서를 더 포함하는 비휘발성 메모리 장치.
  9. 제 1항에 있어서,
    상기 다수의 비휘발성 메모리 셀에 라이트되는 데이터를 저장하는 라이트 버퍼를 더 포함하되,
    라이트 억세스 후 리드 억세스할 때 상기 라이트 버퍼 내에 리드하고자 하는 데이터가 저장되어 있는 경우, 상기 리드 회로는 포즈 동작 및 리드 동작을 하지 않고, 상기 라이트 버퍼에 저장된 데이터가 출력되는 비휘발성 메모리 장치.
  10. 제 9항에 있어서,
    라이트 억세스 후 리드 억세스할 때 상기 라이트 버퍼 내에 리드하고자 하는 데이터가 저장되어 있지 않은 경우, 상기 리드 회로는 상기 리드 동작 수행 전에 상기 포즈 동작을 수행하는 비휘발성 메모리 장치.
  11. 제 1항에 있어서,
    상기 메모리 셀 어레이는 제1 메모리 셀 블록과 제2 메모리 셀 블록으로 구분되고,
    상기 리드 회로가 상기 제1 메모리 셀 블록에 저장된 데이터를 리드하기 전에 포즈 동작을 수행할 때, 상기 라이트 회로는 상기 제2 메모리 셀 블록에 데이터를 라이트하는 비휘발성 메모리 장치.
  12. 메모리 컨트롤러; 및
    상기 메모리 컨트롤러의 제어를 받는 비휘발성 메모리 장치를 포함하되,
    상기 비휘발성 메모리 장치는
    저장되는 데이터에 따라 저항 레벨이 변하는 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이와,
    상기 다수의 비휘발성 메모리 셀에 데이터를 라이트하는 라이트 회로와,
    상기 다수의 비휘발성 메모리 셀로부터 데이터를 리드하는 리드 회로를 포함하되,
    상기 리드 회로는 리드 동작을 수행하기 전에 포즈 동작(pause operation)을 수행하는 메모리 시스템.
  13. 제 12항에 있어서,
    상기 포즈 동작 중에 상기 메모리 컨트롤러로부터 리드 명령이 입력되더라도, 상기 리드 회로는 리드 동작을 수행하지 않는 메모리 시스템.
  14. 제 12항에 있어서,
    라이트 억세스를 위한 라이트 어드레스를 저장하는 라이트 어드레스 버퍼를 더 포함하는 메모리 시스템.
  15. 제 14항에 있어서,
    상기 라이트 어드레스 버퍼는 비휘발성 메모리 장치 내에 위치하고,
    상기 비휘발성 메모리 장치는 상기 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여, 비교 결과를 출력하는 상기 메모리 컨트롤러에 제공하는 비교부를 더 포함하고,
    상기 메모리 컨트롤러는 상기 비교 결과를 이용하여 상기 비휘발성 메모리 장치가 포즈 동작을 수행하는지를 판단하는 메모리 시스템.
  16. 제 14항에 있어서,
    상기 라이트 어드레스 버퍼는 비휘발성 메모리 장치 밖에 위치하고,
    상기 메모리 컨트롤러는 상기 라이트 어드레스 버퍼 내에 저장된 라이트 어드레스와 리드 억세스를 위한 리드 어드레스가 동일한지 비교하여, 상기 비휘발성 메모리 장치가 포즈 동작을 수행할지를 판단하는 메모리 시스템.
KR1020080034751A 2008-04-15 2008-04-15 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템 KR20090109345A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080034751A KR20090109345A (ko) 2008-04-15 2008-04-15 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US12/292,897 US7920432B2 (en) 2008-04-15 2008-11-28 Semiconductor device having resistance based memory array, method of reading, and systems associated therewith
US13/064,476 US8482994B2 (en) 2008-04-15 2011-03-28 Semiconductor device having resistance based memory array, method of reading, and systems associated therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034751A KR20090109345A (ko) 2008-04-15 2008-04-15 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템

Publications (1)

Publication Number Publication Date
KR20090109345A true KR20090109345A (ko) 2009-10-20

Family

ID=41163871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034751A KR20090109345A (ko) 2008-04-15 2008-04-15 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템

Country Status (2)

Country Link
US (2) US7920432B2 (ko)
KR (1) KR20090109345A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424176B1 (ko) * 2008-03-21 2014-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
ES2400165T3 (es) * 2008-10-13 2013-04-08 Vodafone Holding Gmbh Procedimiento para proporcionar un acceso controlado a una tarjeta de memoria y tarjeta de memoria
JP2012063871A (ja) * 2010-09-14 2012-03-29 Univ Of Tokyo 制御装置およびデータ記憶装置
KR102091394B1 (ko) * 2013-03-04 2020-03-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102080542B1 (ko) 2013-06-27 2020-02-25 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9304709B2 (en) 2013-09-06 2016-04-05 Western Digital Technologies, Inc. High performance system providing selective merging of dataframe segments in hardware
US20150161404A1 (en) * 2013-12-06 2015-06-11 Barrett N. Mayes Device initiated auto freeze lock
KR102646755B1 (ko) 2017-01-06 2024-03-11 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
KR20180083619A (ko) 2017-01-13 2018-07-23 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US10068663B1 (en) * 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10147501B1 (en) * 2017-05-30 2018-12-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10090067B1 (en) 2017-05-30 2018-10-02 Seagate Technology Llc Data storage device with rewritable in-place memory
KR20210100404A (ko) 2020-02-06 2021-08-17 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667941B2 (ja) * 1992-09-17 1997-10-27 三菱電機株式会社 メモリセル回路
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7177197B2 (en) * 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP4325275B2 (ja) 2003-05-28 2009-09-02 株式会社日立製作所 半導体装置
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
KR100657958B1 (ko) 2005-04-13 2006-12-14 삼성전자주식회사 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자
JP2007157206A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20110179237A1 (en) 2011-07-21
US8482994B2 (en) 2013-07-09
US20090257292A1 (en) 2009-10-15
US7920432B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
KR20090109345A (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
JP6181310B2 (ja) ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法
US7952956B2 (en) Variable resistance memory device and system
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
KR101736383B1 (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
US20150043288A1 (en) Semiconductor memory device having fuse cell array
KR101942275B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
KR20090057781A (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US20090248955A1 (en) Redundancy for code in rom
KR20150020902A (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9030898B2 (en) Semiconductor device
KR20110001039A (ko) 리페어 수단을 갖춘 반도체 메모리 장치
EP2359369B1 (en) Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US20120269021A1 (en) Memory device using a variable resistive element
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
JP5111839B2 (ja) 相変化ｏｔｐメモリセルを含む不揮発性メモリ素子、システム及びその方法
KR20100064714A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20160035836A (ko) 전자 장치
US20220068424A1 (en) Semiconductor memory device and operation method thereof
CN110753965B (zh) 存储器和写数据的方法
JP4635173B2 (ja) メモリシステムおよびその制御方法
JP5264465B2 (ja) 不揮発性メモリ装置及び不揮発性メモリ装置のアドレス指定方法
US10170197B2 (en) Semiconductor device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial