JP5046189B2 - 磁気ランダムアクセスメモリ - Google Patents

Description

本発明は、磁気ランダムアクセスメモリに関し、外部磁界の影響を抑制する磁気ランダムアクセスメモリに関する。

積層フェリ構造体をトンネル磁気抵抗素子（以下、「磁気抵抗素子」という）の自由層とする従来のＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（以下、「ＭＲＡＭ」という）が、米国特許６，５４５，９０６号に開示されている。このＭＲＡＭは、いわゆるトグルＭＲＡＭである。図１は、その従来の磁気抵抗素子１２５の構成を示す断面図である。磁気抵抗素子１２５は、書込みワード線１２６と書込みビット線１２７との間に、両者から離れて設けられている。磁気抵抗素子１２５は、自由層１１１、トンネル絶縁層１１２、固定層１１３、及び反強磁性層１１４を含む。自由層１１１と固定層１１３とはトンネル絶縁層１１２を挟んで設けられている。固定層１１３は、強磁性層１１６と強磁性層１１８とで非磁性層１１７を挟んだ積層フェリ構造体である。固定層１１３の磁化の方向は、反強磁性層１１４によって固定されている。自由層１１１も、強磁性層１１９と強磁性層１２１とで非磁性層１２０を挟んだ積層フェリ構造体である。積層フェリ構造体であることにより、外部磁場を印加しない限り、固定層１１３や自由層１1１から磁場はでない。

図２は、その従来の磁気抵抗素子１２５の構成を示す上面図である。複数の書込みワード線１２６と複数の書込みビット線１２７とは、直行して配置されている。ただし、ここでは一つの書込みワード線１２６と一つの書込みビット線１２７のみ表示している。磁気抵抗素子１２５は、複数の書込みワード線１２６と複数の書込みビット線１２７との交点の各々に配置されている。磁気抵抗素子１２５は磁化され易い方向（磁化容易軸：磁気抵抗素子１２５中、破線矢印で表示）が書込みワード線１２６と書込みビット線１２７とに対して４５度傾いた方向を向いている。

このＭＲＡＭは、トグルＭＲＡＭである。このトグルＭＲＡＭのメモリセル１２０の場合、書込みは「１」→「０」か「０」→「１」しか行えず、「１」に「１」を上書きしたり、「０」に「０」を上書きできない。書き込みの動作は、まず、書き込みを行おうとするメモリセル１２０（以下、「選択セル」ともいう）に対して、読出し動作を行う。
次に、書き込みを行う場合、書込みビット線１２７に書込み電流ＩＷＢＬが流され、その次に時間差をつけてワード線１２６に書込み電流ＩＷＷＬが流される。

図３Ａ〜図３Ｃは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである。図３Ａは、選択セル（選択された書込みビット線１２７と選択された書込みワード線１２６とで選択されるメモリセル１２０）の場合を示す。図３Ｂは、非選択セル（選択された書込みビット線１２７、及び、選択された書込みワード線１２６のいずれか一方に接続されたメモリセル１２０）の場合を示す。図３Ａに示すように、この軌跡がフロップ磁場Ｈｆの周りを１周することにより、自由層１１１の磁化は「１」→「０」か「０」→「１」に変化する。一方、図３Ｂに示すように、この軌跡がフロップ磁場Ｈｆの周りを周らないときは、自由層１１１の磁化は変化しない。

フロップ磁場付近には、米国特許６，５４５，９０６号に記載されているように、ダイレクトモードと呼ばれる磁化反転モードが存在し、ＭＲＡＭに利用することができる。このダイレクトモードでは、メモリセル１２０に書き込もうとするデータに応じて、磁性体の磁化の方法を決めることが出来るというメリットがある。すなわち、「１」を書き込もうとする場合、直前のメモリセル１２０の記憶状態に関わらず、「１」を書き込む方法で書き込みをすればよい。図３Ｃは、ダイレクトモードにおける選択セルの場合を示す。図３Ｃに示すように、この軌跡がフロップ磁場Ｈｆを越えることにより、自由層１１１の磁化は、例えば、「１」又は「０」→「１」となる。ただし、非常に大きな磁場を印加した場合、図４に示すように積層フェリ磁性体の磁化は飽和して、自由層１１１の二つの強磁性体１１６、１１８の磁化が概ね同じ向きにになる。すなわち、強磁性層１１６の磁化の方向と強磁性層１１８の磁化の方向とが不定になりデータに乱れが生じる。

一方、ＭＲＡＭを利用したシステム（例示：パーソナルコンピュータ）の回りには、磁石が存在する場合がある。たとえば、スピーカなどにも磁石は用いられている。それらがＭＲＡＭへ接近する可能性を完全になくすことはできない。ＭＲＡＭに外部磁場が印加されら場合、以下のような問題が生じる。例えば、書込み動作中に外部磁場が印加されると、誤書き込みが生じる可能性が高くなる。図５Ａ〜図５Ｃは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。図５Ａは選択セルの場合、図５Ｂは非選択セルの場合、及び図５Ｃは保持セル（選択された書込みビット線１２７、及び、選択された書込みワード線１２６のいずれにも接続されていないメモリセル１２０）をそれぞれ示す。

図５Ａを参照すると、選択セルの磁場の軌跡が、外部磁場ＨＤによりシフトするため、フロップ磁場Ｈｆの外側を通らないことが起こりうる。すなわち、書き込みに失敗する恐れが出てくる。図５Ｂを参照すると、非選択セルの磁場の軌跡が、外部磁場ＨＤによりシフトするため、フロップ磁場Ｈｆ付近となることが起こりうる。すなわち、非選択セルにダイレクトモードによる書込み（磁化反転）が起こる恐れが出てくる。図５Ｃを参照すると、保持セルにフロップ磁場Ｈｆ付近の外部磁場ＨＤが印加されると、ダイレクトモードによる書込み（磁化反転）が起こる恐れが出てくる。すなわち、外部磁場が印加されると、正しく書き込めない場合や、保持中のデータを壊してしまう場合のような信頼性を低下させる問題があった。したがって、外部の磁場に対して、ＭＲＡＭのデータを保護し、誤動作を防止する技術が望まれている。

外部の磁場に対してデータを保護する方法として、ＭＲＡＭやＭＲＡＭを利用したシステムの回りに軟磁性体を配置し、磁束がそのシールド板内を流れるようにする技術が知られている。例えば、特開２００４−２０７３２２号公報に、磁気メモリ装置が開示されている。この磁気メモリ装置は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリである。
前記メモリ素子の複数個、又は前記メモリ素子と他の素子とが積層され、少なくとも前記メモリ素子の占有面積領域に、前記メモリ素子を磁気シールドするための磁気シールド層が設けられている。図６は、この従来のデータを保護する方法を適用したＭＲＡＭ（磁気メモリ装置）を示す断面図である。すなわち、ＭＲＡＭは、内部にフィラー１３２、ＭＲＡＭチップ１３４、ボンディングワイヤ１３５、及びリードフレーム１３６を含むパッケージ１３１と、パッケージ１３１の上下にＭＲＡＭチップ１３４を挟むように設けられた軟磁性体のシールド板（磁気シールド層）１３３とを備えている。

関連する技術として、特開２００３−１１５５７８号に、不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージが開示されている。この不揮発固体磁気メモリ装置は、ＭＲＡＭチップと、ＭＲＡＭチップの周辺に設けられたパッケージとを有する。ＭＲＡＭチップは、基板上にマトリックス状に配置された磁気抵抗素子、該磁気抵抗素子に接続されたビット線、前記磁気抵抗素子に磁界を印加するための書き込み線、および電界効果トランジスタからなり、複数のメモリ素子を有する。ＭＲＡＭチップを外部散乱磁界から遮蔽する磁気遮蔽構造を有する。

特開２００４−１８６６５８号に、磁気検出素子及びその製造方法が開示されている。
この磁気検出素子は、基板上に少なくとも第１の反強磁性層、固定磁性層、非磁性材料層及びフリー磁性層を積層形成した多層膜と、前記フリー磁性層の磁化制御を行うための磁化制御層とを有する。前記固定磁性層は、トラック幅方向に延び、前記第１の反強磁性層に接する側の第１の磁性層と、前記第１の磁性層と膜厚方向で対向する第２の磁性層と、前記第１の磁性層と第２の磁性層間に介在する非磁性中間層とを有する。前記第１の磁性層と第２の磁性層は互いに磁化が反平行状態にある。前記第１の反強磁性層はトラック幅方向に所定間隔の間欠部を介して、前記第１の磁性層のトラック幅方向の両側端部に膜厚方向から接して設けられる。前記間欠部での前記フリー磁性層の磁化の方向と前記第２の磁性層内の磁化の方向とで電気抵抗が変化することを特徴とする。

特開２００４−２２１２８８号に、磁気メモリ装置が開示されている。この磁気メモリ装置は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層してなるメモリ素子からなる磁気ランダムアクセスメモリである。前記メモリ素子を磁気シールドする磁気シールド層が設けられている。前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置していることを特徴とする。

特開２００５−９４００２号に、磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法が開示されている。この磁気メモリセルは、基体と、磁気トンネル接合素子と、第１絶縁層と、磁気シールド層と、第２絶縁層とを備える。磁気トンネル接合素子は、前記基体上の一部領域に形成されている。第１絶縁層は、前記基体上の一部領域以外の領域を覆うと共に、前記磁気トンネル接合素子の端面を全て覆うように形成されている。
磁気シールド層は、前記第１絶縁層を介して前記磁気トンネル接合素子の周囲の少なくとも一部を取り囲むように形成され、前記基体および磁気トンネル接合素子と電気的に絶縁されている。第２絶縁層は、前記磁気トンネル接合素子以外の部分を覆うように形成されている。前記磁気トンネル接合素子と前記磁気シールド層とは互いに静磁結合していることを特徴とする。

特開２００５−１５８９８５号に、磁気メモリ装置の実装構造及び実装基板が開示されている。この磁気メモリ装置の実装構造は、磁化方向が固定された磁化固定層と磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムアクセスメモリを磁気シールドするための磁気シールド層が、実装用のプリント配線板又は／及びインターポーザ基板に設けられている、

本発明の目的は、外部の磁場に対して、ＭＲＡＭの保持データの破壊を防ぎ、データを保護することが可能なＭＲＡＭを提供することにある。

本発明の他の目的は、外部の磁場に対して、ＭＲＡＭの誤動作を防止することが可能なＭＲＡＭを提供することにある。

本発明の更に他の目的は、外部の磁場に対して、ＭＲＡＭの信頼性の低下を防止することが可能なＭＲＡＭを提供することにある。

この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。

上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、少なくとも一つのセルアレイを備えるメモリ本体と、メモリ本体近傍の外部磁場を検知して検知信号をメモリ本体へ出力する磁場検知部とを具備する。セルアレイは、複数の磁気メモリセルを有する。複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含む。
本発明では、外部磁場の存在を検知信号によりメモリ本体へ伝えるので、メモリ本体は検知信号に対応して種種の制御を行うことができる。それにより、誤動作防止やデータ保護など適切な動作を行うことができる。

上記の磁気ランダムアクセスメモリにおいて、メモリ本体は、検知信号に基づいて、メモリ本体の所定の動作を停止する。
本発明では、外部磁場の存在下で、外部磁場に影響を受けやすい所定の動作（例示：書込み動作、読出し動作）を停止することで、誤動作を防止することができる。それにより、動作の信頼性を向上できる。

上記の磁気ランダムアクセスメモリにおいて、磁場検知部から出力される検知信号を受信して外部へ出力する出力部を更に具備する。
本発明では、外部磁場の存在を外部へ通知できるので、メモリへのアクセス制限や、ユーザへの警告等により、ＭＲＡＭを搭載したシステムの誤動作を防止し、その原因を回避することができる。

上記の磁気ランダムアクセスメモリにおいて、複数の磁気メモリセルのうちのリファレンスセルの書込みを行うリファレンスセル書込み部を更に具備する。メモリ本体は、所定の動作としての書込み動作の停止後、検知信号の解除に応答して、書込み動作を再開する。リファレンスセル書込み部は、書込み動作の開始前にリファレンスセルの書き込みを行う。
本発明では、書込み動作の再開時にリファレンスセルを再書込みするので、外部磁場によりリファレンスセルが壊れた場合でも、適切に再開させることができる。

上記の磁気ランダムアクセスメモリにおいて、磁場検知部は、更に、外部磁場の方向を示す方向信号を出力する。検知信号と方向信号とに基づいて、メモリ本体上に方向に対応した向きを有するシールド磁場を発生する磁場発生部を更に具備する。
本発明では、外部磁場に対応したシールド磁場を発生させるので、外部磁場の影響を抑えることができ、外部磁場による誤動作やデータの破壊を防止することができる。

上記の磁気ランダムアクセスメモリにおいて、複数のメモリセルは、トグルセルである。磁場発生部は、メモリ本体を囲むように、複数の磁気メモリセルの各々の磁化困難軸の方向に巻かれたコイル状の配線を含む。
本発明では、コイル状の配線を用いてシールド磁場を発生するので、容易に磁場発生部を形成することができる。

上記の磁気ランダムアクセスメモリにおいて、磁場検知部は、磁化容易軸の方向が互いに異なる複数の磁気抵抗素子と、複数の磁気抵抗素子の各々の抵抗値に基づいて外部磁場の方向及び大きさを算出する演算部とを備える。
本発明では、外部磁場の大きさ及び方向を、磁気メモリセルと同様の磁気抵抗素子を用いて検知するので製造が容易である。

上記課題を解決するために、本発明磁気ランダムアクセスメモリは、複数のセルアレイと、複数のセルアレイの各々の間に設けられた複数の周辺回路と、複数の周辺回路上に設けられ、複数のセルアレイ近傍の外部磁場を遮蔽するシールド磁性体とを具備する。複数のセルアレイの各々は、複数の磁気メモリセルを有する。
本発明では、セルアレイ間に配置される周辺回路の上に外部磁場に対するシールド磁性体（６０、６１）を配置するので、面積や工程数を増やすことなく外部磁場をシールドすることが出来る。

上記の磁気ランダムアクセスメモリにおいて、複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として第１積層フェリ構造体を含む。シールド磁性体は、複数の第１磁気メモリセル型磁性体を備える。複数の第１磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第２積層フェリ構造体を含む。第１積層フェリ構造体と第２積層フェリ構造体とは、磁化容易軸が略直交する。
本発明では、外部磁場に対するシールド磁性体が磁気メモリセルの第１積層フェリ構造体と実質的に直交する磁気異方性を有する第２積層フェリ構造体であるので、効率よく、トグルセル（磁気メモリセル）のシールドを行なうことが出来る。

上記の磁気ランダムアクセスメモリにおいて、シールド磁性体は、磁気メモリセルの複数の第２磁気メモリセル型磁性体を更に備える。複数の第２磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第３積層フェリ構造体を含む。第１積層フェリ構造体と第３積層フェリ構造体とは、磁化容易軸が略直交する。
本発明では、磁気メモリセル上にもシールド磁性体を設けているので、より効率的にシールドを行うことができる。

上記の磁気ランダムアクセスメモリにおいて、シールド磁性体の積層構造は、複数の磁気メモリセルの各々の磁気抵抗素子の積層構造と同じである。
本発明では、シールド磁性体が磁気メモリセルのセル磁性体と同時に形成されるのでシールド磁性体を安価に構成できる。

上記課題を解決するために、本発明の磁気ランダムアクセスメモリの動作方法は、（ａ）少なくとも一つのセルアレイを備えるメモリ本体近傍において、外部磁場が基準値より大きいことを検知して、検知信号をメモリ本体へ出力するステップと、（ｂ）検知信号に応答して、メモリ本体における書込み動作を停止するステップとを具備する。セルアレイは、複数の磁気メモリセルを有する。複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含む。

上記の磁気ランダムアクセスメモリの動作方法において、（ｂ）ステップは、（ｂ１）検知信号を外部へ出力するステップを備える。

上記の磁気ランダムアクセスメモリの動作方法において、（ｃ）メモリ本体近傍において、外部磁場が基準値以下であることを検知して、検知信号を解除するステップと、（ｄ）検知信号の解除に応答して、メモリ本体における書込み動作を再開するステップとを更に具備する。

上記の磁気ランダムアクセスメモリの動作方法において、（ｄ）ステップは、（ｄ１）書込み動作の再開前に、複数の磁気メモリセルのうちのリファレンスセルの書込みを行うステップを備える。

上記の磁気ランダムアクセスメモリの動作方法において、（ａ）ステップは、（ａ１）外部磁場の方向を示す方向信号を出力するステップを備える。（ｅ）検知信号と方向信号とに基づいて、メモリ本体上に方向に対応した向きを有するシールド磁場を発生するステップを更に具備する。

上記の磁気ランダムアクセスメモリの動作方法において、複数のメモリセルは、トグルセルである。（ｅ）ステップは、（ｅ１）複数の磁気メモリセルの各々の磁化困難軸の方向で、外部磁場とシールド磁場との合成磁場が複数のメモリセルの各々のフロップ磁場から離れるように、シールド磁場を発生するステップを備える。

上記の磁気ランダムアクセスメモリの動作方法において、（ａ１）ステップは、（ａ１１）メモリ本体の近傍に設けられた磁化容易軸の方向が互いに異なる複数の磁気抵抗素子の各々の抵抗値に基づいて、外部磁場の方向及び大きさを算出するステップを含む。

本発明により、外部の磁場に対して、ＭＲＡＭのデータを保護し、また、誤動作を防止することが可能となる。

図１は、その従来の磁気抵抗素子の構成を示す断面図である。 図２は、その従来の磁気抵抗素子の構成を示す上面図である。 図３Ａは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図３Ｂは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図３Ｃは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図４は、積層フェリ磁性体の磁化の飽和の様子を示す概念図である。 図５Ａは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図５Ｂは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図５Ｃは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。 図６は、この従来のデータを保護する方法を適用したＭＲＡＭを示す断面図である。 図７Ａは、本発明のＭＲＡＭの第１、３〜５の実施の形態の構成を示すブロック図である。 図７Ｂは、従来のＭＲＡＭの構成を示すブロック図である。 図８Ａは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部のＭＴＪ素子の構成を示す概念図である。 図８Ｂは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部のＭＴＪ素子の構成を示す概念図である。 図８Ｃは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部のＭＴＪ素子の構成を示す概念図である。 図８Ｄは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部のＭＴＪ素子の構成を示す概念図である。 図９は、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の構成を示すブロック図である。 図１０Ａは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。 図１０Ｂは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。 図１０Ｃは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。 図１１は、本発明のＭＲＡＭの実施の形態におけるメモリ本体の構成を示す概略図である。 図１２は、本発明のＭＲＡＭの実施の形態におけるメモリ本体の構成を示す回路ブロック図である。 図１３は、本発明のＭＲＡＭの第１の実施の形態の動作を示すフローチャートである。 図１４は、本発明のＭＲＡＭの第１の実施の形態の変形例の構成を示すブロック図である。 図１５は、本発明のＭＲＡＭの第１の実施の形態の変形例の動作を示すフローチャートである。 図１６は、本発明のＭＲＡＭの第２の実施の形態の構成を示すブロック図である。 図１７は、本発明のＭＲＡＭの第２の実施の形態の動作を示すフローチャートである。 図１８は、フロップ磁場Ｈｆ付近の外部磁場を防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。 図１９Ａは、本発明のＭＲＡＭの第２の実施の形態の他の構成を示す概略図である。 図１９Ｂは、本発明のＭＲＡＭの第２の実施の形態の他の構成を示す概略図である。 図２０は、本発明のＭＲＡＭの第２の実施の形態の他の動作を示すフローチャートである。 図２１は、磁化困難軸方向の巨大な磁場により磁気メモリセル磁化が飽和することを防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。 図２２は、本発明のＭＲＡＭの第２の実施の形態の更に他の動作を示すフローチャートである。 図２３は、本発明のＭＲＡＭの第３の実施の形態におけるメモリ本体の一部の構成を示す概略図である。 図２４は、図２３におけるＡＡ断面を示す概略図である。 図２５Ａは、本発明のＭＲＡＭの第４の実施の形態におけるメモリ本体の一部の構成を示す概略図である。 図２５Ｂは、本発明のＭＲＡＭの第４の実施の形態におけるメモリ本体の一部の構成を示す概略図である。 図２６は、本発明のＭＲＡＭの第４の実施の形態におけるメモリ本体の一部の他の構成を示す概略図である。 図２７は、本発明のＭＲＡＭの第５の実施の形態におけるメモリ本体の一部の構成を示す概略図である。 図２８は、図２７におけるＢＢ断面を示す概略図である。

以下、本発明のＭＲＡＭの実施の形態に関して、添付図面を参照して説明する。

（第１の実施の形態）
本発明のＭＲＡＭの第１の実施の形態の構成について説明する。図７Ａは、本発明のＭＲＡＭの第１の実施の形態の構成を示すブロック図である。ＭＲＡＭ１は、メモリ本体２と過剰磁場検知部４と出力部３とを具備する。ここで、Ｘ−Ｙ座標はＭＲＡＭ１での座標を示す。

メモリ本体２は、少なくとも一つのセルアレイ２３を備える。セルアレイ２３は、Ｘ方向へ伸びる複数の書込みワード線（５２：後述）と、Ｙ方向へ伸びる複数の書込みビット線（５１：後述）と、複数の磁気メモリセル（２０：後述）とを有する。磁気メモリセルは、自由層、トンネル絶縁層、固定層及び反強磁性層を含む磁気抵抗素子を含む。自由層及び固定層は積層フェリ構造体である。メモリ本体２は、過剰磁場検知部４から出力される磁場検知信号（後述）に応答して、メモリ本体２の動作を停止する。その動作は、複数の磁気メモリセル２０に対する書込み動作を含む。図５Ａ〜図５Ｃで示したように、磁場により悪影響を受けるからである。動作の停止により、ＭＲＡＭ１の誤動作を防止することができる。

メモリ本体２の動作の停止については、例えば、磁場検知信号を検知した瞬間に、磁気メモリセルにデータを書き込む準備をしている状態（例示：デコーダやセレクタへアドレス信号を入力しつつある状態）であるならば、その後の各信号の出力を停止して、実際のデータの書込みを中断する。ただし、正にメモリセルにデータを書き込んでいる状態であるならば、中断すると確実に誤動作するので、最後まで書き込み動作を行う。

過剰磁場検知部４は、メモリ本体２近傍の磁場の存在及びその大きさを検知して、磁場検知信号をメモリ本体２及び出力部３へ出力する。磁場検知信号は、所定の大きさ以上の磁場を検知したことを示す信号である。所定の大きさの磁場は、ＭＲＡＭ１の動作やデータの保持に影響のある大きさの磁場であり、予め実験的に、又は、シミュレーションで決定される。磁場検知信号は、検知した磁場の大きさを示していても良い。それにより、メモリ本体２は、その値の大きさに対応して、より詳細な制御を行うことができ、磁場印加時での信頼性を向上することができる。

出力部３は、メモリ本体２からの出力信号を外部へ出力する。過剰磁場検知部４から出力される磁場検知信号に応答して、出力部３の動作を停止すると共に、磁場検知信号を外部へ出力する。外部としては、ＭＲＡＭ１がコンピュータに内蔵されている場合、そのコンピュータのＣＰＵに例示される。そのＣＰＵは、その磁場検知信号の割り込みに応答して、ＭＲＡＭ１を使用する動作を停止する。それにより、誤動作を防止することができる。画面上に磁場検知に関する警告を表示することにより、ユーザに注意を促すことができる。

上記の図５Ａ〜図５Ｃで示したように、ＭＲＡＭに外部磁場が印加されると、磁気メモリセルにデータを正しく書き込めない場合や、磁気メモリセルに保持中のデータが壊れてしまう場合がある。図５Ａ〜図５Ｃのような現象を考察すると、まず、保持セルが誤動作として反転する（誤書込みが起こる）のは、フロップ磁場Ｈｆの方向に、その大きさ以上に磁場が印加されたときである（図５Ｃ）。その場合、磁場の大きさ（フロップ磁場Ｈｆ以上）及び方向（磁化容易軸方向）は共に限定されている。したがって、それによる誤書きこみが起こる可能性は、図５Ａや図５Ｂの場合よりも大幅に低い。このため、本実施の形態では、図７Ａに示すように過剰磁場検知部４をＭＲＡＭ１のチップ内に取り付ける。そして、外部磁場が所定の大きさ以上の場合、直ぐに、メモリ本体２の動作と出力部３の動作を停止させ、磁場検知信号により停止した旨を外部へ知らせる。本発明のＭＲＡＭでは、外部磁場による誤動作を大幅に減らすことができる。一方、参考として図７Ｂに従来のＭＲＡＭ１０１を示す。従来のＭＲＡＭ１０１では、過剰磁場検知部４がないので、外部磁場の印加中でもメモリ本体１０２の動作が継続されて誤動作を招く。

過剰磁場検知部４は、ＭＲＡＭのチップ内に設けていても良いし、ＭＲＡＭのチップ外の同一パッケージ内に別チップとして設けても良いし、ＭＲＡＭのパッケージの外に設けていても良い。どの場合でも同様の効果が得られる。ＭＲＡＭのチップ外に設けている場合、システム的にも自由度が増すという利点がある。

次に、過剰磁場検知部４をＭＲＡＭ１のチップ内で実現する方法について説明する。図８Ａ〜図８Ｄは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部のＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子の構成を示す概念図である。ＭＴＪ素子１０は、磁場を検知する磁気センサであり、磁気メモリセルの磁気抵抗素子と同様の積層構造で相似形状を有する。ＭＴＪ素子１０−１〜１０−４は、図８Ａ〜図８Ｄに示すように、磁化容易軸Ｘ０−磁化困難軸Ｙ０の方向が、Ｘ−Ｙ座標に対して、様々な角度になるように配置されている。すなわち、ＭＴＪ素子１０−１は、磁化容易軸Ｘ０とＸ軸との成す角θ０が０度である。ＭＴＪ素子１０−２は、角度θ０が４５度である。ＭＴＪ素子１０−３は、角度θ０が９０度である。ＭＴＪ素子１０−４は、角度θ０が１３５度である。これらのＭＴＪ素子１０は、印加が想定される磁場でも自由層の磁化の向きが反転しないように、そのフロップ磁場Ｈｆが磁気メモリセルのＭＴＪ（磁気抵抗素子）より大きく設定されている。

図９は、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の構成を示すブロック図である。過剰磁場検知部４は、ＭＴＪ素子１０−１〜１０−４、ＡＤＣ（ａｎａｌｏｇ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）１１−１〜１１−４、演算部１２を備える。

ＭＴＪ素子１０−１〜１０−４は、それぞれ図８のような向きに向いてメモリ本体２の近傍に形成されている。ＭＴＪ素子１０−１〜１０−４の各々は、ＭＲＡＭ１の動作時に、その抵抗値（定電流下での電圧値でも可）を、ＡＤＣ１１−１〜１１−４のうちの対応するものへ出力する。ＡＤＣ１１−１〜１１−４の各々は、ＭＴＪ素子１０−１〜１０−４の対応するものから、その抵抗値（定電流下での電圧値でも可）を受け取る。そして、その抵抗値をデジタル値に変換して演算部１２へ出力する。演算部１２は、ＡＤＣ１１−１〜１１−４からのデジタル値を用いて所定の演算をすることにより、外部磁場の大きさ、角度（向き）を割り出す。

図１０Ａ〜図１０Ｃは、本発明のＭＲＡＭの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。図１０ＡはＭＴＪ素子１０における磁化困難軸方向の外部磁場Ｈｈａｒｄと磁化Ｍとの関係を示すグラフである。図１０ＢはＭＴＪ素子１０における磁化容易軸方向の外部磁場Ｈｅａｓｙと磁化Ｍとの関係を示すグラフである。図１０ＣはＭＴＪ素子１０における磁化困難軸と磁化容易軸との間のある方向の外部磁場Ｈｍｉｎと磁化Ｍとの関係を示すグラフである。縦軸は磁化Ｍを示し、横軸は印加される各外部磁場Ｈを示す。

図１０Ａの曲線Ａに示されているように、印加される外部磁場Ｈｈａｒｄが０からＨｓまでの場合、外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｈａｒｄがＨｓ（飽和磁場）以上の場合、磁化Ｍは飽和して一定となる。図１０Ｂの曲線Ｂに示されるように、印加される外部磁場Ｈｅａｓｙが０からＨｆ（フロップ磁場）までの場合、内部の反強磁性的な結合が壊れないために磁化が誘起され難く、磁化Ｍは実質的に０になる。印加される外部磁場ＨｅａｓｙがＨｆになると、磁化Ｍは不連続に増大する。その後のＨｆからＨｓまでの場合、外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｅａｓｙがＨｓ以上の場合、磁化Ｍは飽和して一定となる。図１０Ｃの曲線Ｃに示されるように、曲線Ａと曲線Ｂとに示されている磁化特性が折衷された磁化特性を示す。印加される外部磁場ＨｍｉｄがＨｆより小さい場合、微小、且つ、外部磁場Ｈｍｉｄに対して単調増加的に磁化Ｍが誘起される。ある閾値ＨＴ（＜Ｈｆ）になると、磁化Ｍは、不連続的に増大した後、そのままＨｆを超えてＨｓまで外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｍｉｄがＨｓ以上の場合、磁化Ｍは飽和して一定となる。

このように、各ＭＴＪ素子１０は、そのＭＴＪ素子１０の感じる外部磁場の向き及び大きさに対応した磁化Ｍを有することになる。この磁化Ｍの大きさの変化は、ＭＴＪ素子１０の抵抗値の大きさの変化に対応している。したがって、磁化容易軸の方向が互いに異なる複数のＭＴＪ素子１０の各々について、その抵抗値を求め、それらを比較することで、どの向きにどのくらいの大きさの磁場が発生しているかを推定することができる。

例えば、ＭＴＪ素子１０が図１の磁気抵抗素子１２５の構成を有するとすれば、トンネル絶縁膜１１２を挟んだ自由層１１１の強磁性層１１８の磁化と固定相１１３の強磁性層１１９の磁化とが互いに平行になっている状態が「０」であり、低抵抗状態たとえば２０ｋΩとなる。これが反平行になっている状態が「１」であり、高抵抗状態たとえばＭＲ比を２０％とすると２４ｋΩとなる。外部磁場がかかると強磁性層１１８の磁化が影響を受け、強磁性層１１８の磁化の向きが変化する。それにともない、磁気抵抗素子１２５は「０」でも「１」でもない状態になる。このとき、抵抗値は２０ｋΩと２４ｋΩの中間状態になる。そして、その抵抗値から、外部磁場で変化した強磁性層１１８の磁化の向きを検知することができる。たとえば、強磁性層１１８の磁化が強磁性層１１９磁化と直交すると、抵抗値は２２ｋΩとなる。ＭＴＪ素子１０−１〜１０−４におけるこのような磁化の角度の変化を比較することで、外部磁場の角度を割り出すことが出来る。

ただし、ＭＴＪ素子１０のフロップ磁場Ｈｆ以上の磁場が印加されると、各ＭＴＪ素子１０の方向依存性がなくなるので、過剰磁場検知部４のＭＴＪ素子１０は磁気メモリセル２０のＭＴＪ素子（磁気抵抗素子）よりもフロップ磁場Ｈｆを大きくしておくことが望ましい。

図１１は、本発明のＭＲＡＭの実施の形態におけるメモリ本体２の構成を示す概略図である。メモリ本体２は、周辺回路２１と複数のセルアレイブロック２２を備える。周辺回路２１は、出力部３及び過剰磁場検知部４と接続されている。複数のセルアレイブロック２２を動作させると共に、磁場検知信号に応答してメモリ本体２の動作を停止させる回路である。セルアレイブロック２２は、セルアレイ２３と周辺回路２４とを含む。セルアレイ２３は、行列状に配列された複数の磁気メモリセル２０を含む。磁気メモリセル２０は、自由層、トンネル絶縁層、固定層及び反強磁性層を含む磁気抵抗素子としてのセル磁性体２５を含む。自由層及び固定層は積層フェリ構造体である。周辺回路２４は、磁気メモリセル２０に関する書込み動作及び読出し動作の実行に関わる回路を含む。

メモリ本体２において、セルアレイ２３は、分割してレイアウトされている。これにより、配線の寄生抵抗や寄生容量の影響を抑制し、回路の特性や動作マージンを向上させることができる。図１２は、本発明のＭＲＡＭの実施の形態におけるメモリ本体２の構成を示す回路ブロック図である。ここでは、周辺回路２１の一部と一列分の複数のセルアレイブロック２２の一部について、その一例を示している。ここでは、書込み動作系の回路のみ記載している。

周辺回路２１の一部としての書込みタイミング制御回路４１は、周辺回路２１内の制御部（図示されず）からの制御信号に応答して、Ｘ電流源４２及びＹ電流源４３を駆動する書込み制御信号ＰＬＳ１及びＰＬＳ２を出力する。

各セルアレイブロック２２は、セルアレイ２３と周辺回路２４とを含む。セルアレイブロック２２の周辺回路２４は、Ｘセレクタ２７、Ｙセレクタ２６、及びブロックセレクタ２８を含む。一部の周辺回路２４は、更に、Ｘ電流源４２、Ｙ電流源４３、センスアンプ４５、バッファ回路４６、４７及びＸＯＲ回路４４を含む。

セルアレイ２３は、複数の書込みワード線５２、複数の書込みビット線５１、セル磁性体２５を含む複数のメモリセル２０を備える。磁気メモリセル２０は、複数の書込みワード線５２と複数の書込みビット線５１との交点の各々に設けられている。

Ｘセレクタ２７は、周辺回路２１内の制御部（図示されず）からのワード線選択信号Ｘ０、…、Ｘｎのいずれかにより、複数の書込みワード線５２から選択書込みワード線５２を選択する。Ｙセレクタ２６は、周辺回路２１内の制御部（図示されず）からのビット線選択信号Ｙ０、…、Ｙｎのいずれかにより、複数の書込みビット線５１から選択書込みビット線５１を選択する。ブロックセレクタ２８−ｉ（ｉ＝０〜ｎ：ｎ＋１は一列分のセルアレイブロック２２の数）は、周辺回路２１内の制御部（図示されず）からのブロック選択信号ＢＡｉに応答して、セルアレイブロック２２−ｉを選択する。

Ｘ電流源４２は、書込みワード線５２用の電流源である。Ｙ電流源４３は、書込みビット線５１用の電流源である。Ｘ電流源４２及びＹ電流源４３は、複数のセルアレイブロック２２−０、…、２２−ｎで共有されている。センスアンプ１７は、磁気メモリセル２０から読み出した読出しデータＳＡＤをバッファ回路４６及びＸＯＲ回路４４へ出力する。
バッファ回路４７は、外部から供給された書込みデータＤｉ０を格納する。そして、所定のタイミングで書込みデータＤｉ０をＸＯＲ回路４４へ出力する。バッファ回路４６は、センスアンプ４５から供給された読出しデータＳＡＤを格納する。そして、所定のタイミングで読出しデータＳＡＤを読出しデータＤｏ０として外部へ出力する。ＸＯＲ回路４４は、バッファ回路４７からの書込みデータＤｉ０とセンスアンプ４５からの読出しデータＳＡＤとを比較して、両者が異なる場合、Ｘ電流源４２及びＹ電流源４３へ書込み動作を許可する許可信号ＴＯＧを出力する。

書込み動作時に、Ｘ電流源４２は、書込み制御信号ＰＬＳ１及び許可信号ＴＯＧに応答して、書込み電流ＩＷＷＬを出力する。電流源４２からの書込み電流ＩＷＷＬは、ブロックセレクタ２８−ｉ及びＸセレクタ２７を介して選択書込みワード線５２へ供給される。
Ｙ電流源４３は、書込み制御信号ＰＬＳ２及び許可信号ＴＯＧに応答して、書込み電流ＩＷＢＬを出力する。Ｙ電流源４３からの書込み電流ＩＷＢＬは、ブロックセレクタ２８−ｉ及びＹセレクタ２６を介して選択書込みビット線５１へ供給される。

次に、本発明のＭＲＡＭの第１の実施の形態の動作について説明する。図１３は、本発明のＭＲＡＭの第１の実施の形態の動作を示すフローチャートである。

ＭＲＡＭ１を含むシステムの本体、例えば、ＰＣ（パーソナルコンピュータ）の電源がＯＮになる（Ｓ０１）。それに応答して、過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を開始する（Ｓ０２）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ０３）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ０３：Ｙｅｓ）、過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とへ出力する（Ｓ０４）。それにより、メモリ本体２は、その動作を停止する（Ｓ０５）。出力部３は、磁場検知信号をＣＰＵへ出力する（割り込み）。それにより、ＭＲＡＭ１へのＣＰＵによるアクセスが停止する。過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とへ出力し続けるている。

過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を続ける（Ｓ０６）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ０７）。検知された外部磁場の大きさが所定の大きさ未満の場合（Ｓ０７：Ｎｏ）、過剰磁場検知部４は、メモリ本体２と出力部３とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（Ｓ０８）。それにより、メモリ本体２は、その動作を再開する（Ｓ０９）。出力部３は、ＣＰＵへの磁場検知信号の出力を停止する。それにより、ＭＲＡＭ１へのＣＰＵによるアクセスが再開される。

本発明では、外部磁場がある一定の大きさ以上の場合、メモリ本体２が直ちにその動作を停止し、出力部３が停止した旨を磁場検知信号により外部へ知らせる。それにより、メモリ本体２内の誤書込みを防止することが可能となる。すなわち、本発明のＭＲＡＭ１では、外部磁場による誤動作を防止することができる。

本発明のＭＲＡＭの第１の実施の形態の変形例の構成について説明する。図１４は、本発明のＭＲＡＭの第１の実施の形態の変形例の構成を示すブロック図である。ＭＲＡＭ１ａは、メモリ本体２、過剰磁場検知部４及び出力部３に加えてリファレンスセル書込み部６を具備する。ここで、Ｘ−Ｙ座標はＭＲＡＭ１ａでの座標を示す。

過剰磁場検知部４が働くような外部磁場が印加された場合、メモリ本体２のデータが壊されている確率が有為に存在することが想定される。データは所定の方法でチェックを行ない、壊れたデータは廃棄、又は、修復される。しかし、磁気メモリセル２０のデータを読出すとき（例示：読出し動作時、トグルＭＲＡＭにおける書込み動作時の事前読出し時）、その基準となるリファレンスセルが壊れていると、ＭＲＡＭはメモリチップとして機能しなくなる。従って、ＭＲＡＭが通常動作へ復帰する前に、リファレンスセルを確実に修復しておく必要がある。本実施の形態では、リファレンスセルの修復のために、リファレンスセル書込み部６を設けた点で、図７Ａの場合と異なる。

リファレンスセル書込み部６は、メモリ本体２が動作を再開するとき、メモリ本体２の全てのリファレンスセルについて、所定のデータを再度書き込む（上書きする）。その他の構成については、図７Ａの場合と同様であるのでその説明を省略する。

次に、本発明のＭＲＡＭの第１の実施の形態の他の動作について説明する。図１５は、本発明のＭＲＡＭの第１の実施の形態の変形例の動作を示すフローチャートである。

Ｓ２１〜Ｓ２８については、Ｓ０１〜Ｓ０８と同様であるので、その説明を省略する。
過剰磁場検知部４による場検知信号の解除（Ｓ２８）により、メモリ本体２は、まず、リファレンスセルの再書込みを実施する（Ｓ２９）。メモリ本体２は、その後、その動作を再開する（Ｓ３０）。出力部３は、過剰磁場検知部４による場検知信号の解除（Ｓ２８）後、所定の時間（リファレンスセルの再書込み時間に対応）の経過の後、ＣＰＵへの磁場検知信号の出力を停止する。それにより、ＭＲＡＭ１ａへのＣＰＵによるアクセスが再開される。

この場合にも、図７Ａの場合と同様の効果を得ることができる。加えて、リファレンスセルの修復により、ＭＲＡＭを確実にメモリチップとして機能させることができ、その信頼性を向上させることができる。

（第２の実施の形態）
本発明のＭＲＡＭの第２の実施の形態の構成について説明する。図１６は、本発明のＭＲＡＭの第２の実施の形態の構成を示すブロック図である。ＭＲＡＭ１ｂは、メモリ本体２と過剰磁場検知部４と出力部３とアクティブシールド磁場発生部５を具備する。ここで、Ｘ−Ｙ座標はＭＲＡＭ１ｂでの座標を示す。

本実施の形態は、過剰磁場検知部４に外部磁場の方向を示す磁場方向信号を出力させている点、及び、その外部磁場のうち保持セルのデータを壊すような成分を無効にするようにシールド磁場を発生させるアクティブシールド磁場発生部５を有している点で、第１の実施の形態と異なる。

アクティブシールド磁場発生部５は、アクティブシールド磁場部と、周辺回路とを含む（図示せず）。アクティブシールド磁場部は、例えば、互いに異なる方向を向いた複数のコイル（アクティブシールドコイル）であり、外部磁場の方向に対応して、いずれかのアクティブシールドコイルに電流を流して電磁石として外部磁場の影響を抑える。周辺回路は、磁場検知信号及び磁場方向信号に応答して複数のアクティブシールドコイルのいずれかを選択する選択スイッチ、及び選択されたコイルに電流を流す電源を含む。

すなわち、過剰磁場検知部４は、第１の実施の形態で示した動作に加えて、磁場方向信号を、出力部３を介してアクティブシールド磁場発生部５へ出力する。磁場方向信号は、外部磁場の向きを示す。外部磁場の向きの求め方は、図８Ａ〜図８Ｄ、図９、図１０Ａ〜図１０Ｃの説明により示したとおりである。アクティブシールド磁場発生部５は、出力部３からの磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル２０での磁化反転が起こり難くなるように、外部磁場のうち保持セルのデータを壊すような成分を無効にするように磁場（アクティブシールド磁場）を発生する。例えば、外部磁場との合成磁場が保持セルのデータを壊さなくなるような大きさと向きを持った磁場（アクティブシールド磁場）を発生させる。それにより、外部磁場とアクティブシールド磁場との合成磁場が、保持セルのデータを壊すような成分を有さなくなり、データが維持される。

ただし、磁場方向信号が、アクティブシールド磁場Ｈｓの発生方向を示していても良い。その場合、過剰磁場検知部４が磁気メモリセル２０での磁化反転が起こり難くなるようなアクティブシールド磁場の方向を決定する。

ＭＲＡＭ１ｂにおけるその他の構成は、第１の実施の構成と同様であるのでその説明を省略する。

次に、本発明のＭＲＡＭの第２の実施の形態の動作について説明する。図１７は、本発明のＭＲＡＭの第２の実施の形態の動作を示すフローチャートである。

ＭＲＡＭ１を含むシステムの本体、例えば、ＰＣ（パーソナルコンピュータ）の電源がＯＮになる。それに応答して、過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を開始する（Ｓ４１）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ４２）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ４２：Ｙｅｓ）、過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とへ出力する（Ｓ４３）。それにより、メモリ本体２は、その動作を停止する（Ｓ４４）。出力部３は、磁場検知信号をＣＰＵへ出力する（割り込み）。それにより、ＭＲＡＭ１へのＣＰＵによるアクセスが停止する。過剰磁場検知部４は、磁場検知信号と共に磁場方向信号を出力部３へ出力する。出力部３は、磁場検知信号と磁場方向信号とをアクティブシールド磁場発生部５へ出力する。アクティブシールド磁場発生部５は、出力部３からの磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル２０での磁化反転が起こり難くなるように、外部磁場のうち保持セルのデータを壊すような成分を無効にするように磁場（アクティブシールド磁場）を発生する（Ｓ４５）。過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とアクティブシールド磁場発生部５とへ出力し続けるている。磁場方向信号は、出力部３を介してアクティブシールド磁場発生部５へ出力し続けるている。

過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を続ける（Ｓ４６）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ４７）。検知された外部磁場の大きさが所定の大きさ未満の場合（Ｓ４７：Ｎｏ）、過剰磁場検知部４は、メモリ本体２と出力部３とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（Ｓ４８）。それと共に、過剰磁場検知部４は、磁場方向信号の出力を停止して、磁場方向信号を解除する。磁場検知信号及び磁場方向信号の解除により、アクティブシールド磁場発生部５は磁場（アクティブシールド磁場）を停止する（Ｓ４９）。それにより、メモリ本体２は、その動作を再開する（Ｓ５０）。出力部３は、ＣＰＵへの磁場検知信号の出力を停止する。それにより、ＭＲＡＭ１ｂへのＣＰＵによるアクセスが再開される。

本発明では、外部磁場がある一定の大きさ以上の場合、メモリ本体２が直ちにその動作を停止し、出力部３が停止した旨を磁場検知信号により外部へ知らせ、加えて、アクティブシールド磁場発生部５がアクティブシールド磁場を発生する。それにより、メモリ本体２内の誤書込みを防止することができると共に、メモリ本体２のデータが破壊されることについても防止することが可能となる。すなわち、本発明のＭＲＡＭ１ｂでは、外部磁場による誤動作及びデータの破壊を防止することができる。

ここで、磁気メモリセル２０がトグルセルであり、ＭＲＡＭ１ｂがトグルＭＲＡＭの場合、アクティブ磁場発生部５は、単純な構成にすることが可能である。

図１８は、フロップ磁場Ｈｆ付近の外部磁場を防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。ここでは、第３象限及び第４象限へ向いた外部磁場ＨＤについて考える。図１８は、外部磁場ＨＤの向きとフロップ磁場Ｈｆの向きとの間の角度が浅い場合（４５度以下）のアクティブシールド磁場Ｈｓを示す。縦軸は磁化困難軸方向（Hｈａｒｄ）を示し、横軸は磁化容易軸方向（Ｈｅａｓｙ）を示す。

トグルセルでは、フロップ磁場Ｈｆ付近を通らないかぎり、磁化の反転は起きない。そのため、大きな外部磁場ＨＤを検知し、それが磁化容易軸方向と４５度以下の場合（図１８の場合）にのみ、磁化困難軸方向（この場合、−方向）にアクティブシールド磁場Ｈｓかける。これにより、外部磁場ＨＤとアクティブシールド磁場Ｈｓの合成磁場Ｈｃはフロップ磁場Ｈｆから離れる。したがって、磁気メモリセル２０の磁化の反転を避けることができる。すなわち、磁気メモリセル２０での磁化反転を起こさず、データを壊さないようにするために、磁化困難軸方向（この場合、−方向）にアクティブシールド磁場Ｈｓをかける必要がある。

一方、大きな外部磁場ＨＤを検知し、それが４５度より大きい場合、フロップ磁場Ｈｆから遠いので、磁気メモリセル２０の磁化の反転は起こらない。すなわち、磁気メモリセル２０での磁化反転を起こさず、データを壊さないようにするために、アクティブシールド磁場Ｈｓは不要である。

なお、図１８では、外部磁場ＨＤとして第３象限及び第４象限へ向いた場合の例を示しているが、第１象限及び第２象限へ向いた場合にも同様に考えることが出来る。

図１９Ａ〜図１９Ｂは、本発明のＭＲＡＭの第２の実施の形態の他の構成を示す概略図である。図１９Ａは断面の概略図、図１９Ｂは平面図である。ＭＲＡＭは、内部にフィラー３２、ＭＲＡＭチップ３４、ボンディングワイヤ３５、及びリードフレーム３６を含むパッケージ３１と、パッケージ３１の周囲を螺旋（コイル）状に囲むように設けられた導体（配線）としてのアクティブシールドコイル３３とを備えている。アクティブシールドコイル３３は、アクティブ磁場発生部５に含まれ、電磁誘導作用により、磁化困難軸方向のアクティブフィールド磁場Ｈｓを発生する。アクティブシールドコイル３３は、アクティブ磁場発生部５の他の部分により、発生させるアクティブフィールド磁場Ｈｓの大きさ及び向きを制御される。アクティブフィールド磁場Ｈｓの向き（図中の矢印）は、磁気メモリセル２０の磁化困難軸方向（＋向き又は−向き）と一致するように設ける。アクティブフィールド磁場Ｈｓの向き（＋向き又は−向き）は、電流の向きで制御する。

この方法では磁化困難軸方向のアクティブフィールド磁場Ｈｓを発生させるだけで、ＭＲＡＭのシールドが可能となる。したがって、図６のようなパッケージ３１の回りにアクティブシールドコイル３３を巻くことでいろいろな角度の外部磁場ＨＤをシールドすることが可能となる。

次に、図１９１９Ａ〜図１９Ｂのような本発明のＭＲＡＭに関して、図１８のグラフに示した動作について説明する。図２０は、本発明のＭＲＡＭの第２の実施の形態の他の動作を示すフローチャートである。

ＭＲＡＭ１を含むシステムの本体、例えば、ＰＣ（パーソナルコンピュータ）の電源がＯＮになる。それに応答して、過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を開始する。そして、外部磁場の角度及び大きさを演算により算出する（Ｓ６１）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ６２）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ６２：Ｙｅｓ）、過剰磁場検知部４は、外部磁場の向きと磁化容易軸方向との成す角が４５度以下か否かを判断する（Ｓ６３）。４５度以下の場合（Ｓ６３：Ｙｅｓ）、磁場検知信号をメモリ本体２と出力部３とへ出力する。それにより、メモリ本体２は、その動作を停止する。出力部３は、磁場検知信号をＣＰＵへ出力する。それにより、ＭＲＡＭ１へのＣＰＵによるアクセスが停止する。加えて、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力する。同時に、過剰磁場検知部４は、出力部３を介して、アクティブシールド磁場Ｈｓの発生方向を示す磁場方向信号をアクティブシールド磁場発生部５へ出力する（Ｓ６４）。これにより、アクティブシールド磁場発生部５は、磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル２０での磁化反転の発生を防止し、データを壊さないようにアクティブシールドコイル３３により磁場（アクティブシールド磁場Ｈｓ）を発生する（Ｓ６６）。４５度よりも大きい場合（Ｓ６３：Ｎｏ）、磁場検知信号をメモリ本体２と出力部３とへ出力する。それにより、メモリ本体２は、その動作を停止する。ただし、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力しない（Ｓ６５）。
これにより、アクティブシールドコイル３３によるアクティブフィールド磁場Ｈｓは発生しない。磁気メモリセル２０の磁化の反転が起きないので、アクティブフィールド磁場Ｈｓは不要だからである。過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とへ出力し続けるている。磁場方向信号を、出力部３を介してアクティブシールド磁場発生部５へ出力し続けるている。

過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知をしている。そして、外部磁場の角度及び大きさを演算により算出する（Ｓ６７）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ６８）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ６８：Ｙｅｓ）、過剰磁場検知部４は、外部磁場の向きと磁化容易軸方向との成す角が４５度以下か否かを判断する（Ｓ６９）。４５度以下の場合（Ｓ６９：Ｙｅｓ）、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力する。同時に、過剰磁場検知部４は、磁場方向信号を出力部３を介してアクティブシールド磁場発生部５へ出力する（Ｓ７１）。これにより、アクティブシールド磁場発生部５は、磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル２０での磁化反転の発生を防止し、データを壊さないようにアクティブシールドコイル３３により磁場（アクティブシールド磁場Ｈｓ）を発生することができる（Ｓ６６）。４５度よりも大きい場合（Ｓ６９：Ｎｏ）、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力しない（Ｓ７０）。これにより、アクティブシールドコイル３３によるアクティブフィールド磁場Ｈｓは発生しない。磁気メモリセル２０の磁化の反転が起きないので、アクティブフィールド磁場Ｈｓは不要だからである。再び、外部磁場の角度及び大きさを演算により算出する（Ｓ６７）。外部磁場の大きさが所定の大きさより小さい場合（Ｓ６８：Ｎｏ）、過剰磁場検知部４は、メモリ本体２と出力部３とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（Ｓ７２）。それと共に、過剰磁場検知部４は、磁場方向信号の出力を停止して、磁場方向信号を解除する。磁場検知信号及び磁場方向信号の解除により、アクティブシールド磁場発生部５は磁場（アクティブシールド磁場Ｈｓ）を停止する（Ｓ７３）。それにより、メモリ本体２は、その動作を再開する（Ｓ７４）。
出力部３は、ＣＰＵへの磁場検知信号の出力を停止する。それにより、ＭＲＡＭ１ｂへのＣＰＵによるアクセスが再開される。

以上のようにして、単純な構成のアクティブ磁場発生部５により、メモリ本体２内の誤書込みを防止することができると共に、メモリ本体２のデータが破壊されることについても防止することが可能となる。

図１９Ａ〜図１９ＢのＭＲＡＭでは、フロップ磁場Ｈｆ付近の外部磁場を防ぐと共に、磁化困難軸方向の巨大な磁場により磁気メモリセル磁化が飽和することも防ぐことが出来る。

図２１は、磁化困難軸方向の巨大な磁場により磁気メモリセル磁化が飽和することを防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。ここでは、第３象限及び第４象限へ向いた外部磁場ＨＤについて考える。図２１は、外部磁場ＨＤの向きとフロップ磁場Ｈｆの向きとの間の角度が大きい場合（４５度より大きい）のアクティブシールド磁場Ｈｓを示す。縦軸は磁化困難軸方向（Hｈａｒｄ）を示し、横軸は磁化容易軸方向（Ｈｅａｓｙ）を示す。

トグルセルでは、フロップ磁場Ｈｆ付近を通らないかぎり、磁化の反転は起きない。そのため、大きな外部磁場ＨＤを検知し、それが４５度より大きい場合、フロップ磁場Ｈｆから遠いので、磁気メモリセル２０の磁化の反転は起こらない。しかし、外部磁場ＨＤの大きさが充分に大きい場合、飽和磁場Ｈｓａｔを超えてしまう場合がある。その場合にも、磁気メモリセル２０の磁化方向が不安定となり、データが壊れる可能性が出てくる。それに対応するために、図に示すように、第３象限又は第４象限へ向いた外部磁場ＨＤに対して、略逆方向の第１象限又は第２象限へ向いたアクティブシールド磁場Ｈｓをかける。
これにより、外部磁場ＨＤとアクティブシールド磁場Ｈｓとの合成磁場Ｈｃは、外部磁場ＨＤよりも小さくなり、磁気メモリセル２０の磁化の飽和を起こさないようにすることが出来る。すなわち、磁化困難軸方向の外部磁場ＨＤに関して、磁気メモリセル２０での磁化飽和が緩和されるように、フロップ磁場Ｈｆ方向の外部磁場が印加された場合（図１８の場合）とは別のアクティブシールド磁場Ｈｓを発生させる。この場合、例えば図１９Ａ〜図１９Ｂで示すアクティブシールドコイル３３に対して垂直な向きのアクティブシールドコイル（図示されず）を用いることができる。

なお、図２１では、外部磁場ＨＤとして第３象限及び第４象限へ向いた場合の例を示しているが、第１象限及び第２象限へ向いた場合にも同様に考えることが出来る。

次に、図１９Ａ〜図１９Ｂのような本発明のＭＲＡＭ（図示されないアクティブシールドコイル３３に対して垂直な向きのアクティブシールドコイルを含む）に関して、図２１のグラフで示した動作について説明する。図２２は、本発明のＭＲＡＭの第２の実施の形態の更に他の動作を示すフローチャートである。

ＭＲＡＭ１を含むシステムの本体、例えば、ＰＣ（パーソナルコンピュータ）の電源がＯＮになる。それに応答して、過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知を開始する。そして、外部磁場の角度及び大きさを演算により算出する（Ｓ８１）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ８２）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ８２：Ｙｅｓ）、過剰磁場検知部４は、外部磁場の向きと磁化容易軸方向との成す角が４５度以下か否かを判断する（Ｓ８３）。４５度以下の場合（Ｓ８３：Ｙｅｓ）、過剰磁場検知部４は、出力部３を介して第１磁場方向信号（４５度以下の場合を示す）をアクティブシールド磁場発生部５へ出力する（Ｓ８４）。４５度よりも大きい場合（Ｓ８３：Ｎｏ）、過剰磁場検知部４は、出力部３を介して第２磁場方向信号（４５度より大きい場合を示す）をアクティブシールド磁場発生部５へ出力する（Ｓ８５）。過剰磁場検知部４は、同時に、磁場検知信号をメモリ本体２と出力部３とへ出力する。それにより、メモリ本体２は、その動作を停止する。出力部３は、磁場検知信号をＣＰＵへ出力する。それにより、ＭＲＡＭ１へのＣＰＵによるアクセスが停止する（Ｓ８６）。加えて、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力する。アクティブシールド磁場発生部５が第１磁場方向信号を受信した場合、磁場検知信号と第１磁場方向信号とに基づいて、磁気メモリセル２０での磁化反転の発生を防止し、データを壊さないようにアクティブシールドコイル３３により磁場（アクティブシールド磁場Ｈｓ：図１８に示すような向き）を発生する（Ｓ８７）。又は、アクティブシールド磁場発生部５が第２磁場方向信号を受信した場合、磁場検知信号と第２磁場方向信号とに基づいて、磁気メモリセル２０の磁化飽和の発生を防止するようにアクティブシールドコイル３３により磁場（アクティブシールド磁場Ｈｓ：図２１に示すような向き）を発生する（Ｓ８７）。過剰磁場検知部４は、磁場検知信号をメモリ本体２と出力部３とへ出力し続けるている。第１又は第２磁場方向信号を、出力部３を介してアクティブシールド磁場発生部５へ出力し続けるている。

過剰磁場検知部４は、メモリ本体２の近傍の外部磁場の検知をしている。そして、外部磁場の角度及び大きさを演算により算出する（Ｓ８８）。過剰磁場検知部４は、検知された外部磁場の大きさが所定の大きさ以上か否かを監視している（Ｓ８９）。検知された外部磁場の大きさが所定の大きさ以上の場合（Ｓ８９：Ｙｅｓ）、過剰磁場検知部４は、外部磁場の向きと磁化容易軸方向との成す角が４５度以下か否かを判断する（Ｓ９０）。４５度以下の場合（Ｓ９０：Ｙｅｓ）、過剰磁場検知部４は、出力部３を介して第１磁場方向信号（４５度以下の場合を示す）をアクティブシールド磁場発生部５へ出力する（Ｓ９１）。過剰磁場検知部４は、一方で磁場検知信号をメモリ本体２と出力部３とへ出力している。それにより、メモリ本体２は、その動作を停止している。加えて、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力している。アクティブシールド磁場発生部５は、磁場検知信号と第１磁場方向信号とに基づいて、アクティブシールド磁場Ｈｓ（図１８に示すような向き）を発生する。４５度よりも大きい場合（Ｓ９０：Ｎｏ）、過剰磁場検知部４は、出力部３を介して第２磁場方向信号（４５度より大きい場合を示す）をアクティブシールド磁場発生部５へ出力する（Ｓ９２）。過剰磁場検知部４は、一方で磁場検知信号をメモリ本体２と出力部３とへ出力している。それにより、メモリ本体２は、その動作を停止している。加えて、出力部３は、アクティブシールド磁場発生部５へ磁場検知信号を出力している。アクティブシールド磁場発生部５は、磁場検知信号と第２磁場方向信号とに基づいて、アクティブシールド磁場Ｈｓ（図２１に示すような向き）を発生する。外部磁場の大きさが所定の大きさより小さい場合（Ｓ９０：Ｎｏ）、過剰磁場検知部４は、メモリ本体２と出力部３とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（Ｓ９３）。それと共に、過剰磁場検知部４は、第１又は第２磁場方向信号の出力を停止して、第１又は第２磁場方向信号を解除する。磁場検知信号及び第１又は第２磁場方向信号の解除により、アクティブシールド磁場発生部５は磁場（アクティブシールド磁場Ｈｓ）を停止する（Ｓ９４）。それにより、メモリ本体２は、その動作を再開する（Ｓ９５）。出力部３は、ＣＰＵへの磁場検知信号の出力を停止する。それにより、ＭＲＡＭ１ｂへのＣＰＵによるアクセスが再開される。

以上のようにして、単純な構成のアクティブ磁場発生部５により、メモリ本体２内の誤書込みを防止し、メモリ本体２のデータが破壊されることを防止することが可能となる。

（第３の実施の形態）
本発明のＭＲＡＭの第３の実施の形態の構成について説明する。図７Ａは、本発明のＭＲＡＭの第３の実施の形態の構成を示すブロック図である。本実施の形態におけるＭＲＡＭ１の構成は、第１の実施の形態と同様である。ただし、メモリ本体２の構成の一部が、第１の実施の形態と異なる。なお、ＭＲＡＭ１の構成は、図７Ｂの構成であっても良い。

メモリ本体２は、基本的な構成は第１の実施の形態と同様である。しかし、セルアレイ２３の周囲にシールド磁性体６０を有している点で、第１の実施の形態と異なる。図２３は、本発明のＭＲＡＭの第３の実施の形態におけるメモリ本体２の一部の構成を示す概略図である。外部磁界をシールドするシールド磁性体６０は、図１１に示すメモリ本体２のセルアレイ２３及び周辺回路２１を除いた領域（周辺回路２４を概ね含む領域）を覆うように設けられている。図２３はその一部を示している。

図２４は、図２３におけるＡＡ断面を示す概略図である。磁気メモリセル２０は、ＭＯＳトランジスタ５３と磁気抵抗素子としてのセル磁性体２５とを含む。ＭＯＳトランジスタ５３は、基板５０に設けられている。ＭＯＳトランジスタ５３は、コンタクト５５を介して読出しビット線５１ｂに接続された拡散層５３ａ、ゲートとしての読出しワード線５２ｂに制御されるチャネル領域５３ｂ、コンタクト５５を介してセル磁性体２５の一端に接続された拡散層５３ｃを含む。セル磁性体２５の他端は、コンタクト５４を介して書込みビット線５１ａに接続されている。書込みワード線５２ａは、セル磁性体２５の下側に離れて設けられている。書込みビット線５１ａは、コンタクト５６、５７を介して、周辺回路２４（例示：Ｙセレクタ２６）に接続されている。ここでは、周辺回路２４の一部として、ＭＯＳトランジスタ５８、５９を示している。シールド磁性体６０は、周辺回路２４の上部に設けられている。ここでは、基板５０に対してセル磁性体２５と同じ層に設けられている。シールド磁性体６０の積層構造も、セル磁性体２５の積層構造と同じである。

磁気メモリセル２０用のセル磁性体２５は、周辺回路２４（例示：Ｙセレクタ２６）上では使用されない。すなわち、通常は周辺回路２４（例示：Ｙセレクタ２６）上に、セル磁性体２５は存在しない。しかし、本発明では、セル磁性体をシールド磁性体６０としてあえて配置し、外部磁場の磁気シールドとして使用する。このようにセル磁性体２５と同じ磁性体層を周辺回路２４（例示：Ｙセレクタ２６）上にシールド磁性体６０として配置することで、外部磁場が印加されたとき、外部磁場の磁束の一部はこのシールド磁性体６０内に吸収され、セルアレイ２３への影響が少なくなる。このシールド磁性体６０は、セル磁性体２５の作製と同時に作製される。すなわち、マスクパターンの変更だけ行えばシールド磁性体６０専用のプロセスを追加する必要がないので、タクトタイムを増加させず、コストの上昇を抑制しながら導入することができる。

なお、シールド磁性体６０は、この例に限定されず、基板５０に対してセル磁性体２５よりも高い層に設けられていても良い。その場合、外部磁界のセル磁性体２５に対する影響をより確実に抑制することができる。

本実施の形態におけるＭＲＡＭの他の構成については、第１の実施の形態と同様であるのでその説明を省略する。

本発明において、シールド磁性体６０をセルアレイ２３の周囲に配置することで、外部磁界のセル磁性体２５に対する影響を抑制することができる。それにより、メモリ本体２内の誤書込みを防止し、メモリ本体２のデータが破壊されることを防止することが可能となる。

（第４の実施の形態）
本発明のＭＲＡＭの第４の実施の形態の構成について説明する。本実施の形態では、パターンニングにより所定の形状を有するシールド磁性体６１を用いている点で、第３の実施の形態と異なる。

図２５Ａ〜図２５Ｂは、本発明のＭＲＡＭの第４の実施の形態におけるメモリ本体２の一部の構成を示す概略図である。シールド磁性体６１は、基本的な形状はセル磁性体２５と同様の略楕円形状で形成されている。シールド磁性体６１の積層構造も、セル磁性体２５の積層構造と同じである。ただし、磁化容易軸及び磁化困難軸が、セル磁性体２５と９０度ずれている。すなわち、セル磁性体２５の磁化容易軸の方向は、シールド磁性体６１の磁化困難軸の方向に平行である。セル磁性体２５の磁化困難軸の方向は、シールド磁性体６１の磁化容易軸の方向に平行である。シールド磁性体６１は、図２３に示すシールド磁性体６１が設けられた領域（周辺回路２４を概ね含む領域）を覆うように設けられている。図２５２５Ａ〜図２５Ｂはその一部を示している。

本実施の形態におけるＭＲＡＭの断面については、シールド磁性体６１が複数の楕円形状に分割されている他は図２４に示したとおりであるのでその説明を省略する。また、本実施の形態におけるＭＲＡＭの他の構成については、第３の実施の形態と同様であるのでその説明を省略する。

本実施の形態において、シールド磁性体６１をこのような形状にすることで、シールド磁性体６１の磁化容易軸及び磁化困難軸が明確化する。それにより、磁化特性は図１０Ｂに示したようにフロップ磁場Ｈｆ以下において、シールド磁性体６１は、磁化容易軸方向に磁化し難くなる。図２５Ａ〜図２５Ｂの例では、シールド磁性体６１の磁化容易軸方向を、トグルセルである磁気メモリセル２０のセル磁性体２５（ＭＴＪ）の磁化容易軸方向と直交させている。これにより、外部磁場におけるセル磁性体の磁化容易軸方向の成分が、外部磁場におけるセル磁性体の磁化困難軸の成分より強くシールドされる。すなわち、図２５Ａの場合が図２５Ｂの場合と比較して、外部磁場をより強くシールドできる。磁気メモリセル２０がトグルセルの場合、印加されている外部磁場が実効的にプロップ磁場Ｈｆから遠ざかる効果がある。そのため、図１８で示した原理と同様の原理により、外部磁場の大きさをシールドする以上のシールド効果が得られる。

本発明において、第３の実施の形態と同様の効果を得ることができる。加えて、図２５Ａ〜図２５Ｂに示すように、シールド磁性体６１をセル磁性体２５とほぼ同じ形で、方向のみ変えてパターンニングすると、エッチングの条件等が同じに出来るという製造上のメリットがある。

図２６は、本発明のＭＲＡＭの第４の実施の形態におけるメモリ本体２の一部の他の構成を示す概略図である。この図におけるシールド磁性体６１は、図２５Ａ〜図２５Ｂの場合と比較して、シールド磁性体６１の面積がセル磁性体２５よりも大きい。すなわち、このようにすることで、図２５Ａ〜図２５Ｂの場合と比較して磁性体の量が増えるので、吸収できる外部磁場を増やすことができる。

（第５の実施の形態）
本発明のＭＲＡＭの第５の実施の形態の構成について説明する。本実施の形態では、周辺回路２４の上部にシールド磁性体６１を設けるだけでなく、セルアレイ２３の上部にもシールド磁性体６２を設ける点で、第４の実施の形態と異なる。

図２７は、本発明のＭＲＡＭの第５の実施の形態におけるメモリ本体２の一部の構成を示す概略図である。図２６の場合（図２５Ａ〜図２５Ｂでも可）と比較して、シールド磁性体６２が追加でセルアレイ２３上に設けられている。その大きさは、例えば、セル磁性体２５よりも大きいことが好ましい。外部磁場の抑制効果がより大きくなるからである。その形状はセル磁性体２５と同様（相似）の略楕円形状で形成されていることが好ましい。シールド磁性体６２は自由層だけである。そのため、積層構造にする必要がなく製造が容易である。
磁化容易軸及び磁化困難軸は、シールド磁性体６１と同様である。図２７はその一部を示している。ただし、セル磁性体２５の積層構造と同じ積層構造を有していても良い。

図２８は、図２７におけるＢＢ断面を示す概略図である。本実施の形態では、シールド専用の磁性体層を新たに設けて、セルアレイ２３の上部にシールド磁性体６２を形成している点で、第３の実施の形態（図２４）及び第４の実施の形態と異なる。さらに、このシールド磁性体６２も積層フェリ構造体とする。この場合は、セル磁性体２５とは別にシールド磁性体６２を設計できるので、図１８で示した原理をより効果的に発揮できる膜厚、構造などを選択することが出来る。

本実施の形態におけるＭＲＡＭの他の構成については、第４の実施の形態と同様であるのでその説明を省略する。

本発明において、第４の実施の形態と同様の効果を得ることができる。加えて、より大きいシールド磁性体６２を設けることで、外部磁場の抑制効果をより大きくすることができる。

以上説明したように、本発明によれば誤書込み及び保持データ破壊による誤動作が減り、外部磁場に対する許容量が増え、ＭＲＡＭの利便性を向上させることができる。上記各実施の形態（変形例を含む）は、互いに矛盾が発生しない限り、組み合わせて実施することが可能である。更に、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

Claims (11)

1. 少なくとも一つのセルアレイを備えるメモリ本体と、
   前記メモリ本体近傍の外部磁場を検知して、検知信号を前記メモリ本体へ出力する磁場検知部と
   を具備し、
   前記セルアレイは、複数の磁気メモリセルを有し、
   前記複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含み、
   前記メモリ本体は、前記検知信号に基づいて、前記メモリ本体の所定の動作を停止し、
   前記磁場検知部は、更に、前記外部磁場の方向を示す方向信号を出力し、
   前記検知信号と前記方向信号とに基づいて、前記メモリ本体上に前記方向に対応した向きを有するシールド磁場を発生する磁場発生部を更に具備する
   磁気ランダムアクセスメモリ。
2. 請求の範囲１に記載の磁気ランダムアクセスメモリにおいて、
   前記磁場検知部から出力される前記検知信号を受信して外部へ出力する前記出力部を更に具備する
   磁気ランダムアクセスメモリ。
3. 請求の範囲１に記載の磁気ランダムアクセスメモリにおいて、
   前記複数の磁気メモリセルのうちのリファレンスセルの書込みを行うリファレンスセル書込み部を更に具備し、
   前記メモリ本体は、前記所定の動作としての書込み動作の停止後、前記検知信号の解除に応答して、前記書込み動作を再開し、
   前記リファレンスセル書込み部は、前記書込み動作の開始前に前記リファレンスセルの書き込みを行う
   磁気ランダムアクセスメモリ。
4. 請求の範囲１乃至３のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
   前記複数のメモリセルは、トグルセルであり、
   前記磁場発生部は、前記メモリ本体を囲むように、前記複数の磁気メモリセルの各々の磁化困難軸の方向に巻かれたコイル状の配線を含む
   磁気ランダムアクセスメモリ。
5. 請求の範囲１乃至４のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、
   前記磁場検知部は、磁化容易軸の方向が互いに異なる複数の磁気抵抗素子と、
   前記複数の磁気抵抗素子の各々の抵抗値に基づいて、前記外部磁場の方向及び大きさを算出する演算部と
   を備える
   磁気ランダムアクセスメモリ。
6. （ａ）少なくとも一つのセルアレイを備えるメモリ本体近傍において、外部磁場が基準値より大きいことを検知して、検知信号をメモリ本体へ出力するステップと、
   （ｂ）前記検知信号に応答して、前記メモリ本体における書込み動作を停止するステップと
   を具備し、
   前記セルアレイは、複数の磁気メモリセルを有し、
   前記複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含み、
   前記（ａ）ステップは、（ａ１）前記外部磁場の方向を示す方向信号を出力するステップを備え、
   （ｅ）前記検知信号と前記方向信号とに基づいて、前記メモリ本体上に前記方向に対応した向きを有するシールド磁場を発生するステップを更に具備する
   磁気ランダムアクセスメモリの動作方法。
7. 請求の範囲６に記載の磁気ランダムアクセスメモリの動作方法において、
   前記（ｂ）ステップは、
   （ｂ１）前記検知信号を外部へ出力するステップを備える
   磁気ランダムアクセスメモリの動作方法。
8. 請求の範囲６に記載の磁気ランダムアクセスメモリの動作方法において、
   （ｃ）前記メモリ本体近傍において、前記外部磁場が基準値以下であることを検知して、前記検知信号を解除するステップと、
   （ｄ）前記検知信号の解除に応答して、前記メモリ本体における前記書込み動作を再開するステップと
   を更に具備する
   磁気ランダムアクセスメモリの動作方法。
9. 請求の範囲８に記載の磁気ランダムアクセスメモリの動作方法において、
   前記（ｄ）ステップは、
   前記（ｄ１）前記書込み動作の再開前に、前記複数の磁気メモリセルのうちのリファレンスセルの書込みを行うステップを備える
   磁気ランダムアクセスメモリの動作方法。
10. 請求の範囲６乃至９のいずれか一項に記載の磁気ランダムアクセスメモリの動作方法において、
    前記複数のメモリセルは、トグルセルであり、
    前記（ｅ）ステップは、
    （ｅ１）前記複数の磁気メモリセルの各々の磁化困難軸の方向で、前記外部磁場と前記シールド磁場との合成磁場が前記複数のメモリセルの各々のフロップ磁場から離れるように、前記シールド磁場を発生するステップを備える
    磁気ランダムアクセスメモリの動作方法。
11. 請求の範囲６乃至１０のいずれか一項に記載の磁気ランダムアクセスメモリの動作方法において、
    前記（ａ１）ステップは、
    （ａ１１）前記メモリ本体の近傍に設けられた磁化容易軸の方向が互いに異なる複数の磁気抵抗素子の各々の抵抗値に基づいて、前記外部磁場の方向及び大きさを算出するステップを含む
    磁気ランダムアクセスメモリの動作方法。

Images