WO2007040167A1

WO2007040167A1 - 磁気ランダムアクセスメモリ

Info

Publication number: WO2007040167A1
Application number: PCT/JP2006/319430
Authority: WO
Inventors: Tadahiko Sugibayashi; Takeshi Honda; Noboru Sakimura
Original assignee: Nec Corporation
Priority date: 2005-10-03
Filing date: 2006-09-29
Publication date: 2007-04-12
Also published as: US20090122597A1; JPWO2007040167A1; US7692956B2; JP5046189B2

Abstract

　ＭＲＡＭは、少なくとも一つのセルアレイを備えるメモリ本体２と、メモリ本体２近傍の磁場を検知して検知信号をメモリ本体２へ出力する磁場検知部４とを具備する。ただし、セルアレイは、自由層として積層フェリ構造体を含む複数の磁気メモリセルを有するメモリ本体２は、検知信号に基づいて、メモリ本体２の所定の動作を停止する。

Description

明細書

磁気ランダムアクセスメモリ

技術分野

[0001] 本発明は、磁気ランダムアクセスメモリに関し、外部磁界の影響を抑制する磁気ランダムアクセスメモリに関する。

背景技術

[0002] 積層フェリ構造体をトンネル磁気抵抗素子 (以下、「磁気抵抗素子」という）の自由層とする従来の Magnetoresistive Random Access Memory (以下、「MRA M」という）が、米国特許 6, 545, 906号に開示されている。この MRAMは、いわゆるトグル MRAMである。図 1は、その従来の磁気抵抗素子 125の構成を示す断面図である。磁気抵抗素子 125は、書込みワード線 126と書込みビット線 127との間に、両者カゝら離れて設けられている。磁気抵抗素子 125は、自由層 111、トンネル絶縁層 112、固定層 113、及び反強磁性層 114を含む。自由層 111と固定層 113とはトンネル絶縁層 112を挟んで設けられている。固定層 113は、強磁性層 116と強磁性層 11 8とで非磁性層 117を挟んだ積層フェリ構造体である。固定層 113の磁ィ匕の方向は、反強磁性層 114によって固定されている。自由層 111も、強磁性層 119と強磁性層 1 21とで非磁性層 120を挟んだ積層フェリ構造体である。積層フェリ構造体であることにより、外部磁場を印加しない限り、固定層 113や自由層 111から磁場はでない。

[0003] 図 2は、その従来の磁気抵抗素子 125の構成を示す上面図である。複数の書込みワード線 126と複数の書込みビット線 127とは、直行して配置されている。ただし、ここでは一つの書込みワード線 126と一つの書込みビット線 127のみ表示している。磁気抵抗素子 125は、複数の書込みワード線 126と複数の書込みビット線 127との交点の各々に配置されている。磁気抵抗素子 125は磁化され易い方向（磁化容易軸:磁気抵抗素子 125中、破線矢印で表示）が書込みワード線 126と書込みビット線 127とに対して 45度傾、た方向を向!、て！/、る。

[0004] この MRAMは、トグル MRAMである。このトグル MRAMのメモリセル 120の場合、書込みは「1」→「0」か「0」→「1」しか行えず、「1」に「1」を上書きしたり、「0」に「0」を上書きできない。書き込みの動作は、まず、書き込みを行おうとするメモリセル 120 (以下、「選択セル」ともいう）に対して、読出し動作を行う。

次に、書き込みを行う場合、書込みビット線 127に書込み電流 IWBLが流され、その次に時間差をつけてワード線 126に書込み電流 IWWLが流される。

[0005] 図 3A〜図 3Cは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである。図 3Aは、選択セル (選択された書込みビット線 127と選択された書込みワード線 126とで選択されるメモリセル 120)の場合を示す。図 3Bは、非選択セル (選択された書込みビット線 127、及び、選択された書込みワード線 126のいずれか一方に接続されたメモリセル 120)の場合を示す。図 3Aに示すように、この軌跡がフロップ磁場 Hfの周りを 1周することにより、自由層 111の磁化は「1」→「0」か「0」→「1」に変化する。一方、図 3Bに示すように、この軌跡がフロップ磁場 Hfの周りを周らないときは、自由層 111の磁ィ匕は変化しない。

[0006] フロップ磁場付近には、米国特許 6, 545, 906号に記載されているように、ダイレクトモードと呼ばれる磁化反転モードが存在し、 MRAMに利用することができる。このダイレクトモードでは、メモリセル 120に書き込もうとするデータに応じて、磁性体の磁化の方法を決めることが出来るというメリットがある。すなわち、「1」を書き込もうとする場合、直前のメモリセル 120の記憶状態に関わらず、「1」を書き込む方法で書き込みをすればよい。図 3Cは、ダイレクトモードにおける選択セルの場合を示す。図 3Cに示すように、この軌跡がフロップ磁場 Hfを越えることにより、自由層 111の磁ィ匕は、例えば、「1」又は「0」→「1」となる。ただし、非常に大きな磁場を印加した場合、図 4に示すように積層フェリ磁性体の磁ィ匕は飽和して、自由層 111の二つの強磁性体 116 、 118の磁ィ匕が概ね同じ向きにになる。すなわち、強磁性層 116の磁ィ匕の方向と強磁性層 118の磁ィ匕の方向とが不定になりデータに乱れが生じる。

[0007] 一方、 MRAMを利用したシステム（例示：パーソナルコンピュータ）の回りには、磁石が存在する場合がある。たとえば、スピーカなどにも磁石は用いられている。それらが MRAMへ接近する可能性を完全になくすことはできな、。 MRAMに外部磁場が印加されら場合、以下のような問題が生じる。例えば、書込み動作中に外部磁場が印加されると、誤書き込みが生じる可能性が高くなる。図 5A〜図 5Cは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。図 5Aは選択セルの場合、図 5Bは非選択セルの場合、及び図 5Cは保持セル (選択された書込みビット線 127、及び、選択された書込みワード線 126のいずれにも接続されて!ヽな、メモリセル 120)をそれぞれ示す。

[0008] 図 5Aを参照すると、選択セルの磁場の軌跡が、外部磁場 HDによりシフトするため、フロップ磁場 Hfの外側を通らないことが起こりうる。すなわち、書き込みに失敗する恐れが出てくる。図 5Bを参照すると、非選択セルの磁場の軌跡が、外部磁場 HDによりシフトするため、フロップ磁場 Hf付近となることが起こりうる。すなわち、非選択セルにダイレクトモードによる書込み (磁ィ匕反転）が起こる恐れが出てくる。図 5Cを参照すると、保持セルにフロップ磁場 Hf付近の外部磁場 HDが印加されると、ダイレクトモードによる書込み (磁ィ匕反転)が起こる恐れが出てくる。すなわち、外部磁場が印加されると、正しく書き込めない場合や、保持中のデータを壊してしまう場合のような信頼性を低下させる問題があった。したがって、外部の磁場に対して、 MRAMのデータを保護し、誤動作を防止する技術が望まれている。

[0009] 外部の磁場に対してデータを保護する方法として、 MRAMや MRAMを利用したシステムの回りに軟磁性体を配置し、磁束がそのシールド板内を流れるようにする技術が知られている。例えば、特開 2004— 207322号公報に、磁気メモリ装置が開示されている。この磁気メモリ装置は、磁化方向が固定された磁化固定層と、磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子カゝらなる磁気ランダムアクセスメモリである。

前記メモリ素子の複数個、又は前記メモリ素子と他の素子とが積層され、少なくとも前記メモリ素子の占有面積領域に、前記メモリ素子を磁気シールドするための磁気シールド層が設けられている。図 6は、この従来のデータを保護する方法を適用した MR AM (磁気メモリ装置）を示す断面図である。すなわち、 MRAMは、内部にフィラー 1 32、 MRAMチップ 134、ボンディングワイヤ 135、及びリードフレーム 136を含むパッケージ 131と、パッケージ 131の上下に MRAMチップ 134を挟むように設けられた軟磁性体のシールド板 (磁気シールド層） 133とを備えて、る。

[0010] 関連する技術として、特開 2003— 115578号に、不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ ·チップ ·パッケージが開示されている。この不揮発固体磁気メモリ装置は、 MRAMチップと、 MRAMチップの周辺に設けられたパッケージとを有する。 MRAMチップは、基板上にマトリックス状に配置された磁気抵抗素子、該磁気抵抗素子に接続されたビット線、前記磁気抵抗素子に磁界を印加するための書き込み線、および電界効果トランジスタ力なり、複数のメモリ素子を有する。 MRAMチップを外部散乱磁界力遮蔽する磁気遮蔽構造を有する。

[0011] 特開 2004— 186658号に、磁気検出素子及びその製造方法が開示されている。

この磁気検出素子は、基板上に少なくとも第 1の反強磁性層、固定磁性層、非磁性材料層及びフリー磁性層を積層形成した多層膜と、前記フリー磁性層の磁化制御を行うための磁化制御層とを有する。前記固定磁性層は、トラック幅方向に延び、前記第 1の反強磁性層に接する側の第 1の磁性層と、前記第 1の磁性層と膜厚方向で対向する第 2の磁性層と、前記第 1の磁性層と第 2の磁性層間に介在する非磁性中間層とを有する。前記第 1の磁性層と第 2の磁性層は互、に磁化が反平行状態にある。前記第 1の反強磁性層はトラック幅方向に所定間隔の間欠部を介して、前記第 1の磁性層のトラック幅方向の両側端部に膜厚方向から接して設けられる。前記間欠部での前記フリー磁性層の磁化の方向と前記第 2の磁性層内の磁化の方向とで電気抵抗が変化することを特徴とする。

[0012] 特開 2004— 221288号に、磁気メモリ装置が開示されている。この磁気メモリ装置は、磁化方向が固定された磁化固定層と、磁ィ匕方向の変化が可能な磁性層とが積層してなるメモリ素子カゝらなる磁気ランダムアクセスメモリである。前記メモリ素子を磁気シールドする磁気シールド層が設けられている。前記メモリ素子が、前記磁気シールド層の端部及び中心部を避けて位置して、ることを特徴とする。

[0013] 特開 2005— 94002号に、磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法が開示されている。この磁気メモリセルは、基体と、磁気トンネル接合素子と、第 1絶縁層と、磁気シールド層と、第 2絶縁層とを備える。磁気トンネル接合素子は、前記基体上の一部領域に形成されている。第 1絶縁層は、前記基体上の一部領域以外の領域を覆うと共に、前記磁気トンネル接合素子の端面を全て覆うように形成されている。

磁気シールド層は、前記第 1絶縁層を介して前記磁気トンネル接合素子の周囲の少なくとも一部を取り囲むように形成され、前記基体および磁気トンネル接合素子と電気的に絶縁されている。第 2絶縁層は、前記磁気トンネル接合素子以外の部分を覆うように形成されている。前記磁気トンネル接合素子と前記磁気シールド層とは互いに静磁結合してヽることを特徴とする。

[0014] 特開 2005— 158985号に、磁気メモリ装置の実装構造及び実装基板が開示されている。この磁気メモリ装置の実装構造は、磁化方向が固定された磁化固定層と磁化方向の変化が可能な磁性層とが積層されてなるメモリ素子カゝらなる磁気ランダムァクセスメモリを磁気シールドするための磁気シールド層力実装用のプリント配線板又は Z及びインターポーザ基板に設けられて、る、

発明の開示

[0015] 本発明の目的は、外部の磁場に対して、 MRAMの保持データの破壊を防ぎ、データを保護することが可能な MRAMを提供することにある。

[0016] 本発明の他の目的は、外部の磁場に対して、 MRAMの誤動作を防止することが可能な MRAMを提供することにある。

[0017] 本発明の更に他の目的は、外部の磁場に対して、 MRAMの信頼性の低下を防止することが可能な MRAMを提供することにある。

[0018] この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによつて容易に確認することができる。

[0019] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、少なくとも一つのセルアレイを備えるメモリ本体と、メモリ本体近傍の外部磁場を検知して検知信号をメモリ本体へ出力する磁場検知部とを具備する。セルアレイは、複数の磁気メモリセルを有する。複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含む。

本発明では、外部磁場の存在を検知信号によりメモリ本体へ伝えるので、メモリ本体は検知信号に対応して種種の制御を行うことができる。それにより、誤動作防止やデータ保護など適切な動作を行うことができる。 [0020] 上記の磁気ランダムアクセスメモリにお、て、メモリ本体は、検知信号に基づ!/、て、メモリ本体の所定の動作を停止する。

本発明では、外部磁場の存在下で、外部磁場に影響を受けやすい所定の動作 (例示:書込み動作、読出し動作)を停止することで、誤動作を防止することができる。それにより、動作の信頼性を向上できる。

[0021] 上記の磁気ランダムアクセスメモリにお、て、磁場検知部から出力される検知信号を受信して外部へ出力する出力部を更に具備する。

本発明では、外部磁場の存在を外部へ通知できるので、メモリへのアクセス制限や、ユーザへの警告等により、 MRAMを搭載したシステムの誤動作を防止し、その原因を回避することができる。

[0022] 上記の磁気ランダムアクセスメモリにお、て、複数の磁気メモリセルのうちのリファレンスセルの書込みを行うリファレンスセル書込み部を更に具備する。メモリ本体は、所定の動作としての書込み動作の停止後、検知信号の解除に応答して、書込み動作を再開する。リファレンスセル書込み部は、書込み動作の開始前にリファレンスセルの書き込みを行う。

本発明では、書込み動作の再開時にリファレンスセルを再書込みするので、外部磁場によりリファレンスセルが壊れた場合でも、適切に再開させることができる。

[0023] 上記の磁気ランダムアクセスメモリにお、て、磁場検知部は、更に、外部磁場の方向を示す方向信号を出力する。検知信号と方向信号とに基づいて、メモリ本体上に方向に対応した向きを有するシールド磁場を発生する磁場発生部を更に具備する。本発明では、外部磁場に対応したシールド磁場を発生させるので、外部磁場の影響を抑えることができ、外部磁場による誤動作やデータの破壊を防止することができる。

[0024] 上記の磁気ランダムアクセスメモリにお、て、複数のメモリセルは、トグルセルである。磁場発生部は、メモリ本体を囲むように、複数の磁気メモリセルの各々の磁ィ匕困難軸の方向に巻かれたコイル状の配線を含む。

本発明では、コイル状の配線を用いてシールド磁場を発生するので、容易に磁場発生部を形成することができる。 [0025] 上記の磁気ランダムアクセスメモリにおいて、磁場検知部は、磁化容易軸の方向が互いに異なる複数の磁気抵抗素子と、複数の磁気抵抗素子の各々の抵抗値に基づいて外部磁場の方向及び大きさを算出する演算部とを備える。

本発明では、外部磁場の大きさ及び方向を、磁気メモリセルと同様の磁気抵抗素子を用いて検知するので製造が容易である。

[0026] 上記課題を解決するために、本発明磁気ランダムアクセスメモリは、複数のセルァレイと、複数のセルアレイの各々の間に設けられた複数の周辺回路と、複数の周辺回路上に設けられ、複数のセルアレイ近傍の外部磁場を遮蔽するシールド磁性体とを具備する。複数のセルアレイの各々は、複数の磁気メモリセルを有する。

本発明では、セルアレイ間に配置される周辺回路の上に外部磁場に対するシールド磁性体 (60、 61)を配置するので、面積や工程数を増やすことなく外部磁場をシーノレドすることが出来る。

[0027] 上記の磁気ランダムアクセスメモリにお、て、複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として第 1積層フェリ構造体を含む。シールド磁性体は、複数の第 1磁気メモリセル型磁性体を備える。複数の第 1磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第 2積層フェリ構造体を含む。第 1積層フエリ構造体と第 2積層フェリ構造体とは、磁ィ匕容易軸が略直交する。

本発明では、外部磁場に対するシールド磁性体が磁気メモリセルの第 1積層フェリ構造体と実質的に直交する磁気異方性を有する第 2積層フェリ構造体であるので、効率よぐトグルセル (磁気メモリセル)のシールドを行なうことが出来る。

[0028] 上記の磁気ランダムアクセスメモリにお、て、シールド磁性体は、磁気メモリセルの複数の第 2磁気メモリセル型磁性体を更に備える。複数の第 2磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第 3積層フェリ構造体を含む。第 1 積層フェリ構造体と第 3積層フェリ構造体とは、磁化容易軸が略直交する。

本発明では、磁気メモリセル上にもシールド磁性体を設けているので、より効率的にシールドを行うことができる。

[0029] 上記の磁気ランダムアクセスメモリにお、て、シールド磁性体の積層構造は、複数の磁気メモリセルの各々の磁気抵抗素子の積層構造と同じである。本発明では、シールド磁性体が磁気メモリセルのセル磁性体と同時に形成されるのでシールド磁性体を安価に構成できる。

[0030] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリの動作方法は、（ a)少なくとも一つのセルアレイを備えるメモリ本体近傍にぉ、て、外部磁場が基準値より大きいことを検知して、検知信号をメモリ本体へ出力するステップと、（b)検知信号に応答して、メモリ本体における書込み動作を停止するステップとを具備する。セルアレイは、複数の磁気メモリセルを有する。複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フェリ構造体を含む。

[0031] 上記の磁気ランダムアクセスメモリの動作方法において、（b)ステップは、（bl)検知信号を外部へ出力するステップを備える。

[0032] 上記の磁気ランダムアクセスメモリの動作方法において、（c)メモリ本体近傍において、外部磁場が基準値以下であることを検知して、検知信号を解除するステップと、 ( d)検知信号の解除に応答して、メモリ本体における書込み動作を再開するステップとを更に具備する。

[0033] 上記の磁気ランダムアクセスメモリの動作方法において、（d)ステップは、（dl)書込み動作の再開前に、複数の磁気メモリセルのうちのリファレンスセルの書込みを行うステツプを備える。

[0034] 上記の磁気ランダムアクセスメモリの動作方法において、（a)ステップは、（al)外部磁場の方向を示す方向信号を出力するステップを備える。（e)検知信号と方向信号とに基づいて、メモリ本体上に方向に対応した向きを有するシールド磁場を発生するステップを更に具備する。

[0035] 上記の磁気ランダムアクセスメモリの動作方法において、複数のメモリセルは、トグルセルである。（e)ステップは、（el)複数の磁気メモリセルの各々の磁化困難軸の方向で、外部磁場とシールド磁場との合成磁場が複数のメモリセルの各々のフロップ磁場から離れるように、シールド磁場を発生するステップを備える。

[0036] 上記の磁気ランダムアクセスメモリの動作方法において、（al)ステップは、（al l)メモリ本体の近傍に設けられた磁化容易軸の方向が互いに異なる複数の磁気抵抗素子の各々の抵抗値に基づいて、外部磁場の方向及び大きさを算出するステップを含む。

[0037] 本発明により、外部の磁場に対して、 MRAMのデータを保護し、また、誤動作を防止することが可能となる。

図面の簡単な説明

[0038] [図 1]図 1は、その従来の磁気抵抗素子の構成を示す断面図である。

[図 2]図 2は、その従来の磁気抵抗素子の構成を示す上面図である。

[図 3A]図 3Aは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである

[図 3B]図 3Bは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである

[図 3C]図 3Cは、書込み電流により誘起された書込み磁場の軌跡を示すグラフである

[図 4]図 4は、積層フェリ磁性体の磁ィ匕の飽和の様子を示す概念図である。

[図 5A]図 5Aは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。

[図 5B]図 5Bは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。

[図 5C]図 5Cは、外部磁場が印加された場合の書込み電流により誘起された書込み磁場の軌跡を示すグラフである。

[図 6]図 6は、この従来のデータを保護する方法を適用した MRAMを示す断面図である。

[図 7A]図 7Aは、本発明の MRAMの第 1、 3〜5の実施の形態の構成を示すブロック図である。

[図 7B]図 7Bは、従来の MRAMの構成を示すブロック図である。

[図 8A]図 8Aは、本発明の MRAMの実施の形態における過剰磁場検知部の MTJ素子の構成を示す概念図である。

[図 8B]図 8Bは、本発明の MRAMの実施の形態における過剰磁場検知部の MTJ素子の構成を示す概念図である。 [図 8C]図 8Cは、本発明の MRAMの実施の形態における過剰磁場検知部の MTJ素子の構成を示す概念図である。

[図 8D]図 8Dは、本発明の MRAMの実施の形態における過剰磁場検知部の MTJ 素子の構成を示す概念図である。

[図 9]図 9は、本発明の MRAMの実施の形態における過剰磁場検知部の構成を示すブロック図である。

[図 10A]図 10Aは、本発明の MRAMの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。

[図 10B]図 10Bは、本発明の MRAMの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。

[図 10C]図 10Cは、本発明の MRAMの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。

[図 11]図 11は、本発明の MRAMの実施の形態におけるメモリ本体の構成を示す概略図である。

[図 12]図 12は、本発明の MRAMの実施の形態におけるメモリ本体の構成を示す回路ブロック図である。

[図 13]図 13は、本発明の MRAMの第 1の実施の形態の動作を示すフローチャートである。

[図 14]図 14は、本発明の MRAMの第 1の実施の形態の変形例の構成を示すブロック図である。

[図 15]図 15は、本発明の MRAMの第 1の実施の形態の変形例の動作を示すフローチャートである。

[図 16]図 16は、本発明の MRAMの第 2の実施の形態の構成を示すブロック図である。

[図 17]図 17は、本発明の MRAMの第 2の実施の形態の動作を示すフローチャートである。

[図 18]図 18は、フロップ磁場 Hf付近の外部磁場を防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。 [図 19A]図 19Aは、本発明の MRAMの第 2の実施の形態の他の構成を示す概略図である。

[図 19B]図 19Bは、本発明の MRAMの第 2の実施の形態の他の構成を示す概略図である。

[図 20]図 20は、本発明の MRAMの第 2の実施の形態の他の動作を示すフローチヤートである。

[図 21]図 21は、磁ィ匕困難軸方向の巨大な磁場により磁気メモリセル磁ィ匕が飽和することを防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。

[図 22]図 22は、本発明の MRAMの第 2の実施の形態の更に他の動作を示すフローチャートである。

[図 23]図 23は、本発明の MRAMの第 3の実施の形態におけるメモリ本体の一部の構成を示す概略図である。

[図 24]図 24は、図 23における AA断面を示す概略図である。

[図 25A]図 25Aは、本発明の MRAMの第 4の実施の形態におけるメモリ本体の一部の構成を示す概略図である。

[図 25B]図 25Bは、本発明の MRAMの第 4の実施の形態におけるメモリ本体の一部の構成を示す概略図である。

[図 26]図 26は、本発明の MRAMの第 4の実施の形態におけるメモリ本体の一部の他の構成を示す概略図である。

[図 27]図 27は、本発明の MRAMの第 5の実施の形態におけるメモリ本体の一部の構成を示す概略図である。

[図 28]図 28は、図 27における BB断面を示す概略図である。

発明を実施するための最良の形態

[0039] 以下、本発明の MRAMの実施の形態に関して、添付図面を参照して説明する。

[0040] (第 1の実施の形態）

本発明の MRAMの第 1の実施の形態の構成について説明する。図 7Aは、本発明の MRAMの第 1の実施の形態の構成を示すブロック図である。 MRAM1は、メモリ本体 2と過剰磁場検知部 4と出力部 3とを具備する。ここで、 X— Y座標は MRAM1 での座標を示す。

[0041] メモリ本体 2は、少なくとも一つのセルアレイ 23を備える。セルアレイ 23は、 X方向へ伸びる複数の書込みワード線（52 :後述）と、 Y方向へ伸びる複数の書込みビット線（51 :後述）と、複数の磁気メモリセル（20 :後述）とを有する。磁気メモリセルは、自由層、トンネル絶縁層、固定層及び反強磁性層を含む磁気抵抗素子を含む。自由層及び固定層は積層フェリ構造体である。メモリ本体 2は、過剰磁場検知部 4から出力される磁場検知信号 (後述）に応答して、メモリ本体 2の動作を停止する。その動作は、複数の磁気メモリセル 20に対する書込み動作を含む。図 5A〜図 5Cで示したように、磁場により悪影響を受けるからである。動作の停止により、 MRAM1の誤動作を防止することができる。

[0042] メモリ本体 2の動作の停止については、例えば、磁場検知信号を検知した瞬間に、磁気メモリセルにデータを書き込む準備をして、る状態 (例示：デコーダやセレクタへアドレス信号を入力しつつある状態)であるならば、その後の各信号の出力を停止して、実際のデータの書込みを中断する。ただし、正にメモリセルにデータを書き込んでいる状態であるならば、中断すると確実に誤動作するので、最後まで書き込み動作を行う。

[0043] 過剰磁場検知部 4は、メモリ本体 2近傍の磁場の存在及びその大きさを検知して、磁場検知信号をメモリ本体 2及び出力部 3へ出力する。磁場検知信号は、所定の大きさ以上の磁場を検知したことを示す信号である。所定の大きさの磁場は、 MRAM1 の動作やデータの保持に影響のある大きさの磁場であり、予め実験的に、又は、シミユレーシヨンで決定される。磁場検知信号は、検知した磁場の大きさを示していても良い。それにより、メモリ本体 2は、その値の大きさに対応して、より詳細な制御を行うことができ、磁場印加時での信頼性を向上することができる。

[0044] 出力部 3は、メモリ本体 2からの出力信号を外部へ出力する。過剰磁場検知部 4から出力される磁場検知信号に応答して、出力部 3の動作を停止すると共に、磁場検知信号を外部へ出力する。外部としては、 MRAM1がコンピュータに内蔵されている場合、そのコンピュータの CPUに例示される。その CPUは、その磁場検知信号の割り込みに応答して、 MRAM1を使用する動作を停止する。それにより、誤動作を防止することができる。画面上に磁場検知に関する警告を表示することにより、ユーザに注意を促すことができる。

[0045] 上記の図 5A〜図 5Cで示したように、 MRAMに外部磁場が印加されると、磁気メモリセルにデータを正しく書き込めない場合や、磁気メモリセルに保持中のデータが壊れてしまう場合がある。図 5A〜図 5Cのような現象を考察すると、まず、保持セルが誤動作として反転する (誤書込みが起こる）のは、フロップ磁場 Hfの方向に、その大きさ以上に磁場が印加されたときである（図 5C)。その場合、磁場の大きさ（フロップ磁場 Hf以上)及び方向（磁ィ匕容易軸方向）は共に限定されている。したがって、それによる誤書きこみが起こる可能性は、図 5Aや図 5Bの場合よりも大幅に低い。このため、本実施の形態では、図 7Aに示すように過剰磁場検知部 4を MRAM1のチップ内に取り付ける。そして、外部磁場が所定の大きさ以上の場合、直ぐに、メモリ本体 2 の動作と出力部 3の動作を停止させ、磁場検知信号により停止した旨を外部へ知らせる。本発明の MRAMでは、外部磁場による誤動作を大幅に減らすことができる。一方、参考として図 7Bに従来の MRAM101を示す。従来の MRAM101では、過剰磁場検知部 4がないので、外部磁場の印加中でもメモリ本体 102の動作が継続されて誤動作を招く。

[0046] 過剰磁場検知部 4は、 MRAMのチップ内に設けていても良いし、 MRAMのチップ外の同一パッケージ内に別チップとして設けても良いし、 MRAMのパッケージの外に設けていても良い。どの場合でも同様の効果が得られる。 MRAMのチップ外に設けている場合、システム的にも自由度が増すという利点がある。

[0047] 次に、過剰磁場検知部 4を MRAM1のチップ内で実現する方法について説明する。図 8A〜図 8Dは、本発明の MRAMの実施の形態における過剰磁場検知部の MT J (Magnetic Tunneling Junction)素子の構成を示す概念図である。 MTJ素子 1 0は、磁場を検知する磁気センサであり、磁気メモリセルの磁気抵抗素子と同様の積層構造で相似形状を有する。 MTJ素子 10—1〜： L0—4は、図 8A〜図 8Dに示すように、磁ィ匕容易軸 X0—磁ィ匕困難軸 Y0の方向力 X—Y座標に対して、様々な角度になるように配置されている。すなわち、 MTJ素子 10— 1は、磁ィ匕容易軸 X0と X軸との成す角 θ 0が 0度である。 MTJ素子 10— 2は、角度 Θ 0が 45度である。 MTJ素子 10 —3は、角度 Θ 0が 90度である。 MTJ素子 10— 4は、角度 Θ 0が 135度である。これらの MTJ素子 10は、印加が想定される磁場でも自由層の磁ィ匕の向きが反転しないように、そのフロップ磁場 Hfが磁気メモリセルの MTJ (磁気抵抗素子)より大きく設定されている。

[0048] 図 9は、本発明の MRAMの実施の形態における過剰磁場検知部の構成を示すブロック図である。過剰磁場検知部 4は、 MTJ素子 10—1〜10—4、 ADC (analog -d igital converter) 11— 1〜： L I 4、演算部 12を備える。

[0049] MTJ素子 10— 1〜10— 4は、それぞれ図 8のような向きに向いてメモリ本体 2の近傍に形成されている。 MTJ素子 10— 1〜10— 4の各々は、 MRAM1の動作時に、その抵抗値（定電流下での電圧値でも可）を、 ADC11— 1〜： L 1— 4のうちの対応するものへ出力する。 ADC11— 1〜11— 4の各々は、 MTJ素子 10— 1〜10— 4の対応するものから、その抵抗値 (定電流下での電圧値でも可）を受け取る。そして、その抵抗値をデジタル値に変換して演算部 12へ出力する。演算部 12は、 ADC11 - 1 〜11—4からのデジタル値を用いて所定の演算をすることにより、外部磁場の大きさ、角度（向き)を割り出す。

[0050] 図 10A〜図 10Cは、本発明の MRAMの実施の形態における過剰磁場検知部の演算の概念を示すグラフである。図 10Aは MTJ素子 10における磁ィ匕困難軸方向の外部磁場 Hhardと磁ィ匕 Mとの関係を示すグラフである。図 10Bは MTJ素子 10における磁ィ匕容易軸方向の外部磁場 Heasyと磁ィ匕 Mとの関係を示すグラフである。図 10 Cは MTJ素子 10における磁ィ匕困難軸と磁ィ匕容易軸との間のある方向の外部磁場 H minと磁ィ匕 Mとの関係を示すグラフである。縦軸は磁ィ匕 Mを示し、横軸は印加される各外部磁場 Hを示す。

[0051] 図 10Aの曲線 Aに示されているように、印加される外部磁場 Hhardが 0から Hsまでの場合、外部磁場に対して磁化 Mは線形的に変化する。印加される外部磁場 Hhar dが Hs (飽和磁場）以上の場合、磁ィ匕 Mは飽和して一定となる。図 10Bの曲線 Bに示されるように、印加される外部磁場 Heasyが 0から Hf (フロップ磁場)までの場合、内部の反強磁性的な結合が壊れな、ために磁ィ匕が誘起され難く、磁化 Mは実質的に 0になる。印加される外部磁場 Heasyが Hfになると、磁化 Mは不連続に増大する。その後の Hfから Hsまでの場合、外部磁場に対して磁化 Mは線形的に変化する。印加される外部磁場 Heasyが Hs以上の場合、磁化 Mは飽和して一定となる。図 10Cの曲線 Cに示されるように、曲線 Aと曲線 Bとに示されてヽる磁ィ匕特性が折衷された磁化特性を示す。印加される外部磁場 Hmidが Hはり小さい場合、微小、且つ、外部磁場 Hmidに対して単調増加的に磁化 Mが誘起される。ある閾値 HT(<Hf)になると、磁化 Mは、不連続的に増大した後、そのまま Hfを超えて Hsまで外部磁場に対して磁化 Mは線形的に変化する。印加される外部磁場 Hmidが Hs以上の場合、磁ィ匕 Mは飽和して一定となる。

[0052] このように、各 MTJ素子 10は、その MTJ素子 10の感じる外部磁場の向き及び大きさに対応した磁ィ匕 Mを有することになる。この磁ィ匕 Mの大きさの変化は、 MTJ素子 10 の抵抗値の大きさの変化に対応している。したがって、磁化容易軸の方向が互いに異なる複数の MTJ素子 10の各々について、その抵抗値を求め、それらを比較することで、どの向きにどのくら、の大きさの磁場が発生して、るかを推定することができる

[0053] 例えば、 MTJ素子 10が図 1の磁気抵抗素子 125の構成を有するとすれば、トンネル絶縁膜 112を挟んだ自由層 111の強磁性層 118の磁化と固定相 113の強磁性層 119の磁ィ匕とが互いに平行になって、る状態が「0」であり、低抵抗状態たとえば 20k Ωとなる。これが反平行になっている状態が「1」であり、高抵抗状態たとえば MR比を 20%とすると 24k Ωとなる。外部磁場が力かると強磁性層 118の磁ィ匕が影響を受け、強磁性層 118の磁ィ匕の向きが変化する。それにともない、磁気抵抗素子 125は「0」でも「1」でもない状態になる。このとき、抵抗値は 20k Ωと 24k Ωの中間状態になる。そして、その抵抗値から、外部磁場で変化した強磁性層 118の磁化の向きを検知することができる。たとえば、強磁性層 118の磁ィ匕が強磁性層 119磁化と直交すると、抵抗値は 22k Ωとなる。 MTJ素子 10— 1〜： LO— 4におけるこのような磁化の角度の変化を比較することで、外部磁場の角度を割り出すことが出来る。

[0054] ただし、 MTJ素子 10のフロップ磁場 Hf以上の磁場が印加されると、各 MTJ素子 10 の方向依存性がなくなるので、過剰磁場検知部 4の MTJ素子 10は磁気メモリセル 20 の MTJ素子 (磁気抵抗素子)よりもフロップ磁場 Hfを大きくしておくことが望ましい。

[0055] 図 11は、本発明の MRAMの実施の形態におけるメモリ本体 2の構成を示す概略図である。メモリ本体 2は、周辺回路 21と複数のセルアレイブロック 22を備える。周辺回路 21は、出力部 3及び過剰磁場検知部 4と接続されている。複数のセルアレイプロック 22を動作させると共に、磁場検知信号に応答してメモリ本体 2の動作を停止させる回路である。セルアレイブロック 22は、セルアレイ 23と周辺回路 24とを含む。セルアレイ 23は、行列状に配列された複数の磁気メモリセル 20を含む。磁気メモリセル 2 0は、自由層、トンネル絶縁層、固定層及び反強磁性層を含む磁気抵抗素子としてのセル磁性体 25を含む。自由層及び固定層は積層フェリ構造体である。周辺回路 2 4は、磁気メモリセル 20に関する書込み動作及び読出し動作の実行に関わる回路を含む。

[0056] メモリ本体 2において、セルアレイ 23は、分割してレイアウトされている。これにより、配線の寄生抵抗や寄生容量の影響を抑制し、回路の特性や動作マージンを向上させることができる。図 12は、本発明の MRAMの実施の形態におけるメモリ本体 2の構成を示す回路ブロック図である。ここでは、周辺回路 21の一部と一列分の複数のセルアレイブロック 22の一部について、その一例を示している。ここでは、書込み動作系の回路のみ記載している。

[0057] 周辺回路 21の一部としての書込みタイミング制御回路 41は、周辺回路 21内の制御部（図示されず)からの制御信号に応答して、 X電流源 42及び Y電流源 43を駆動する書込み制御信号 PLS1及び PLS2を出力する。

[0058] 各セルアレイブロック 22は、セルアレイ 23と周辺回路 24とを含む。セルアレイブロック 22の周辺回路 24は、 Xセレクタ 27、 Yセレクタ 26、及びブロックセレクタ 28を含む。一部の周辺回路 24は、更に、 X電流源 42、 Y電流源 43、センスアンプ 45、ノッファ回路 46、 47及び XOR回路 44を含む。

[0059] セルアレイ 23は、複数の書込みワード線 52、複数の書込みビット線 51、セル磁性体 25を含む複数のメモリセル 20を備える。磁気メモリセル 20は、複数の書込みヮード線 52と複数の書込みビット線 51との交点の各々に設けられている。

[0060] Xセレクタ 27は、周辺回路 21内の制御部（図示されず)からのワード線選択信号 X 0、 · ··、 Xnのいずれかにより、複数の書込みワード線 52から選択書込みワード線 52 を選択する。 Yセレクタ 26は、周辺回路 21内の制御部（図示されず)からのビット線選択信号 YO、 · ··、 Υηのいずれかにより、複数の書込みビット線 51から選択書込みビット線 51を選択する。ブロックセレクタ 28 -i(i= 0〜n： n+ 1は一列分のセルアレイブロック 22の数）は、周辺回路 21内の制御部（図示されず)からのブロック選択信号 BA iに応答して、セルアレイブロック 22— iを選択する。

[0061] X電流源 42は、書込みワード線 52用の電流源である。 Y電流源 43は、書込みビット線 51用の電流源である。 X電流源 42及び Y電流源 43は、複数のセルアレイブロック 22— 0、…ゝ 22— nで共有されている。センスアンプ 17は、磁気メモリセノレ 20力ら読み出した読出しデータ SADをバッファ回路 46及び XOR回路 44へ出力する。ノッファ回路 47は、外部から供給された書込みデータ DiOを格納する。そして、所定のタイミングで書込みデータ DiOを XOR回路 44へ出力する。バッファ回路 46は、センスアンプ 45から供給された読出しデータ SADを格納する。そして、所定のタイミングで読出しデータ SADを読出しデータ DoOとして外部へ出力する。 XOR回路 44は、バッファ回路 47からの書込みデータ DiOとセンスアンプ 45からの読出しデータ SA Dとを比較して、両者が異なる場合、 X電流源 42及び Y電流源 43へ書込み動作を許可する許可信号 TOGを出力する。

[0062] 書込み動作時に、 X電流源 42は、書込み制御信号 PLS1及び許可信号 TOGに応答して、書込み電流 IWWLを出力する。電流源 42からの書込み電流 IWWLは、ブロックセレクタ 28— i及び Xセレクタ 27を介して選択書込みワード線 52へ供給される。 Y電流源 43は、書込み制御信号 PLS2及び許可信号 TOGに応答して、書込み電流 IWBLを出力する。 Y電流源 43からの書込み電流 IWBLは、ブロックセレクタ 28— i 及び Yセレクタ 26を介して選択書込みビット線 51へ供給される。

[0063] 次に、本発明の MRAMの第 1の実施の形態の動作について説明する。図 13は、本発明の MRAMの第 1の実施の形態の動作を示すフローチャートである。

[0064] MRAM 1を含むシステムの本体、例えば、 PC (パーソナルコンピュータ）の電源が ONになる（S01)。それに応答して、過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を開始する（S02)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上か否力を監視している（S03)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S03 : Yes)、過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とへ出力する（S04)。それにより、メモリ本体 2は、その動作を停止する（S05)。出力部 3は、磁場検知信号を CPUへ出力する（割り込み)。それにより、 MRAM1への CPUによるアクセスが停止する。過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とへ出力し続けるている。

[0065] 過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を続ける（S06)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上か否力を監視して、る (S07)。検知された外部磁場の大きさが所定の大きさ未満の場合 (S07： No) 、過剰磁場検知部 4は、メモリ本体 2と出力部 3とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（S08)。それにより、メモリ本体 2は、その動作を再開する（S09)。出力部 3は、 CPUへの磁場検知信号の出力を停止する。それにより、 MR AMIへの CPUによるアクセスが再開される。

[0066] 本発明では、外部磁場がある一定の大きさ以上の場合、メモリ本体 2が直ちにその動作を停止し、出力部 3が停止した旨を磁場検知信号により外部へ知らせる。それにより、メモリ本体 2内の誤書込みを防止することが可能となる。すなわち、本発明の M RAMIでは、外部磁場による誤動作を防止することができる。

[0067] 本発明の MRAMの第 1の実施の形態の変形例の構成について説明する。図 14 は、本発明の MRAMの第 1の実施の形態の変形例の構成を示すブロック図である。 MRAMlaは、メモリ本体 2、過剰磁場検知部 4及び出力部 3に加えてリファレンスセル書込み部 6を具備する。ここで、 X—Y座標は MRAMlaでの座標を示す。

[0068] 過剰磁場検知部 4が働くような外部磁場が印加された場合、メモリ本体 2のデータが壊されている確率が有為に存在することが想定される。データは所定の方法でチエックを行ない、壊れたデータは廃棄、又は、修復される。しかし、磁気メモリセル 20 のデータを読出すとき（例示：読出し動作時、トグル MRAMにおける書込み動作時の事前読出し時）、その基準となるリファレンスセルが壊れていると、 MRAMはメモリチップとして機能しなくなる。従って、 MRAMが通常動作へ復帰する前に、リファレンスセルを確実に修復しておく必要がある。本実施の形態では、リファレンスセルの修復のために、リファレンスセル書込み部 6を設けた点で、図 7Aの場合と異なる。

[0069] リファレンスセル書込み部 6は、メモリ本体 2が動作を再開するとき、メモリ本体 2の全てのリファレンスセルについて、所定のデータを再度書き込む（上書きする）。その他の構成については、図 7Aの場合と同様であるのでその説明を省略する。

[0070] 次に、本発明の MRAMの第 1の実施の形態の他の動作について説明する。図 15 は、本発明の MRAMの第 1の実施の形態の変形例の動作を示すフローチャートである。

[0071] S21〜S28については、 S01〜S08と同様であるので、その説明を省略する。

過剰磁場検知部 4による場検知信号の解除 (S28)により、メモリ本体 2は、まず、リフアレンスセルの再書込みを実施する（S29)。メモリ本体 2は、その後、その動作を再開する（S30)。出力部 3は、過剰磁場検知部 4による場検知信号の解除 (S28)後、所定の時間（リファレンスセルの再書込み時間に対応）の経過の後、 CPUへの磁場検知信号の出力を停止する。それにより、 MRAMlaへの CPUによるアクセスが再開される。

[0072] この場合にも、図 7Aの場合と同様の効果を得ることができる。カロえて、リファレンスセルの修復により、 MRAMを確実にメモリチップとして機能させることができ、その信頼性を向上させることができる。

[0073] (第 2の実施の形態）

本発明の MRAMの第 2の実施の形態の構成について説明する。図 16は、本発明の MRAMの第 2の実施の形態の構成を示すブロック図である。 MRAMlbは、メモリ本体 2と過剰磁場検知部 4と出力部 3とアクティブシールド磁場発生部 5を具備する。ここで、 X—Y座標は MRAMlbでの座標を示す。

[0074] 本実施の形態は、過剰磁場検知部 4に外部磁場の方向を示す磁場方向信号を出力させている点、及び、その外部磁場のうち保持セルのデータを壊すような成分を無効にするようにシールド磁場を発生させるアクティブシールド磁場発生部 5を有してヽる点で、第 1の実施の形態と異なる。

[0075] アクティブシールド磁場発生部 5は、アクティブシールド磁場部と、周辺回路とを含む（図示せず)。アクティブシールド磁場部は、例えば、互いに異なる方向を向いた複数のコイル (アクティブシールドコイル)であり、外部磁場の方向に対応して、いずれかのアクティブシールドコイルに電流を流して電磁石として外部磁場の影響を抑える。周辺回路は、磁場検知信号及び磁場方向信号に応答して複数のアクティブシールドコイルのヽずれかを選択する選択スィッチ、及び選択されたコイルに電流を流す電源を含む。

[0076] すなわち、過剰磁場検知部 4は、第 1の実施の形態で示した動作に加えて、磁場方向信号を、出力部 3を介してアクティブシールド磁場発生部 5へ出力する。磁場方向信号は、外部磁場の向きを示す。外部磁場の向きの求め方は、図 8A〜図 8D、図 9 、図 10A〜図 10Cの説明により示したとおりである。アクティブシールド磁場発生部 5 は、出力部 3からの磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル 20 での磁ィ匕反転が起こり難くなるように、外部磁場のうち保持セルのデータを壊すような成分を無効にするように磁場 (アクティブシールド磁場)を発生する。例えば、外部磁場との合成磁場が保持セルのデータを壊さなくなるような大きさと向きを持った磁場（アクティブシールド磁場)を発生させる。それにより、外部磁場とアクティブシールド磁場との合成磁場が、保持セルのデータを壊すような成分を有さなくなり、データが維持される。

[0077] ただし、磁場方向信号が、アクティブシールド磁場 Hsの発生方向を示して、ても良い。その場合、過剰磁場検知部 4が磁気メモリセル 20での磁ィ匕反転が起こり難くなるようなアクティブシールド磁場の方向を決定する。

[0078] MRAMlbにおけるその他の構成は、第 1の実施の構成と同様であるのでその説明を省略する。

[0079] 次に、本発明の MRAMの第 2の実施の形態の動作について説明する。図 17は、本発明の MRAMの第 2の実施の形態の動作を示すフローチャートである。

[0080] MRAM 1を含むシステムの本体、例えば、 PC (パーソナルコンピュータ）の電源が ONになる。それに応答して、過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を開始する（S41)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上か否力を監視している（S42)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S42 : Yes)、過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とへ出力する（S43)。それにより、メモリ本体 2は、その動作を停止する（ S44)。出力部 3は、磁場検知信号を CPUへ出力する（割り込み)。それにより、 MR AMIへの CPUによるアクセスが停止する。過剰磁場検知部 4は、磁場検知信号と共に磁場方向信号を出力部 3へ出力する。出力部 3は、磁場検知信号と磁場方向信号とをアクティブシールド磁場発生部 5へ出力する。アクティブシールド磁場発生部 5は、出力部 3からの磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル 20での磁ィ匕反転が起こり難くなるように、外部磁場のうち保持セルのデータを壊すような成分を無効にするように磁場 (アクティブシールド磁場)を発生する（S45)。過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とアクティブシールド磁場発生部 5 とへ出力し続けるている。磁場方向信号は、出力部 3を介してアクティブシールド磁場発生部 5へ出力し続けるている。

[0081] 過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を続ける（S46)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上か否力を監視して、る (S47)。検知された外部磁場の大きさが所定の大きさ未満の場合 (S47： No) 、過剰磁場検知部 4は、メモリ本体 2と出力部 3とへの磁場検知信号の出力を停止して、磁場検知信号を解除する (S48)。それと共に、過剰磁場検知部 4は、磁場方向信号の出力を停止して、磁場方向信号を解除する。磁場検知信号及び磁場方向信号の解除により、アクティブシールド磁場発生部 5は磁場 (アクティブシールド磁場)を停止する（S49)。それにより、メモリ本体 2は、その動作を再開する（S50)。出力部 3 は、 CPUへの磁場検知信号の出力を停止する。それ〖こより、 MRAMlbへの CPU によるアクセスが再開される。

[0082] 本発明では、外部磁場がある一定の大きさ以上の場合、メモリ本体 2が直ちにその動作を停止し、出力部 3が停止した旨を磁場検知信号により外部へ知らせ、カロえて、アクティブシールド磁場発生部 5がアクティブシールド磁場を発生する。それにより、メモリ本体 2内の誤書込みを防止することができると共に、メモリ本体 2のデータが破壊されることについても防止することが可能となる。すなわち、本発明の MRAMlbでは、外部磁場による誤動作及びデータの破壊を防止することができる。

[0083] ここで、磁気メモリセル 20がトグルセルであり、 MRAMlbがトグル MRAMの場合、アクティブ磁場発生部 5は、単純な構成にすることが可能である。

[0084] 図 18は、フロップ磁場 Hf付近の外部磁場を防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。ここでは、第 3象限及び第 4象限へ向いた外部磁場 HDについて考える。図 18は、外部磁場 HDの向きとフロップ磁場 Hfの向きとの間の角度が浅い場合 (45度以下）のアクティブシールド磁場 H sを示す。縦軸は磁化困難軸方向（Hhard)を示し、横軸は磁化容易軸方向（Heasy )を示す。

[0085] トグルセルでは、フロップ磁場 Hf付近を通らな、かぎり、磁ィ匕の反転は起きな、。そのため、大きな外部磁場 HDを検知し、それが磁ィ匕容易軸方向と 45度以下の場合（図 18の場合）にのみ、磁化困難軸方向（この場合、—方向）にアクティブシールド磁場 Hsかける。これにより、外部磁場 HDとアクティブシールド磁場 Hsの合成磁場 He はフロップ磁場 Hfから離れる。したがって、磁気メモリセル 20の磁ィ匕の反転を避けることができる。すなわち、磁気メモリセル 20での磁ィ匕反転を起こさず、データを壊さないようにするために、磁化困難軸方向（この場合、—方向）にアクティブシールド磁場 Hsをかける必要がある。

[0086] 一方、大きな外部磁場 HDを検知し、それが 45度より大き、場合、フロップ磁場 Hf 力も遠いので、磁気メモリセル 20の磁ィ匕の反転は起こらない。すなわち、磁気メモリセル 20での磁ィ匕反転を起こさず、データを壊さないようにするために、アクティブシ一ルド磁場 Hsは不要である。

[0087] なお、図 18では、外部磁場 HDとして第 3象限及び第 4象限へ向いた場合の例を示しているが、第 1象限及び第 2象限へ向いた場合にも同様に考えることが出来る。

[0088] 図 19A〜図 19Bは、本発明の MRAMの第 2の実施の形態の他の構成を示す概略図である。図 19Aは断面の概略図、図 19Bは平面図である。 MRAMは、内部にフィラー 32、 MRAMチップ 34、ボンディングワイヤ 35、及びリードフレーム 36を含むノッケージ 31と、ノッケージ 31の周囲を螺旋 (コイル)状に囲むように設けられた導体 (配線）としてのアクティブシールドコイル 33とを備えている。アクティブシールドコィル 33は、アクティブ磁場発生部 5に含まれ、電磁誘導作用により、磁化困難軸方向のアクティブフィールド磁場 Hsを発生する。アクティブシールドコイル 33は、ァクティブ磁場発生部 5の他の部分により、発生させるアクティブフィールド磁場 Hsの大きさ及び向きを制御される。アクティブフィールド磁場 Hsの向き（図中の矢印）は、磁気メモリセル 20の磁ィ匕困難軸方向（+向き又は-向き）と一致するように設ける。ァクティブフィールド磁場 Hsの向き（+向き又は—向き）は、電流の向きで制御する。

[0089] この方法では磁ィ匕困難軸方向のアクティブフィールド磁場 Hsを発生させるだけで、 MRAMのシールドが可能となる。したがって、図 6のようなパッケージ 31の回りにァクティブシールドコイル 33を巻くことで!/、ろ!/、ろな角度の外部磁場 HDをシールドすることが可能となる。

[0090] 次に、図 1919A〜図 19Bのような本発明の MRAMに関して、図 18のグラフに示した動作について説明する。図 20は、本発明の MRAMの第 2の実施の形態の他の動作を示すフローチャートである。

[0091] MRAM 1を含むシステムの本体、例えば、 PC (パーソナルコンピュータ）の電源が ONになる。それに応答して、過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を開始する。そして、外部磁場の角度及び大きさを演算により算出する（S61 )。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上力否かを監視して!/ヽる (S62)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S6 2 : Yes)、過剰磁場検知部 4は、外部磁場の向きと磁ィ匕容易軸方向との成す角が 45 度以下か否かを判断する（S63)。 45度以下の場合 (S63 : Yes)、磁場検知信号をメモリ本体 2と出力部 3とへ出力する。それにより、メモリ本体 2は、その動作を停止する。出力部 3は、磁場検知信号を CPUへ出力する。それにより、 MRAM1への CPUによるアクセスが停止する。カロえて、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力する。同時に、過剰磁場検知部 4は、出力部 3を介して、ァクティブシールド磁場 Hsの発生方向を示す磁場方向信号をアクティブシールド磁場発生部 5へ出力する（S64)。これにより、アクティブシールド磁場発生部 5は、磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル 20での磁ィ匕反転の発生を防止し、データを壊さな、ようにアクティブシールドコイル 33により磁場 (アクティブシールド磁場 Hs)を発生する（S66)。 45度よりも大き、場合 (S63： No)、磁場検知信号をメモリ本体 2と出力部 3とへ出力する。それにより、メモリ本体 2は、その動作を停止する。ただし、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力しない（S 65)。

これにより、アクティブシールドコイル 33によるアクティブフィールド磁場 Hsは発生しない。磁気メモリセル 20の磁化の反転が起きないので、アクティブフィールド磁場 Hs は不要だ力である。過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とへ出力し続けるている。磁場方向信号を、出力部 3を介してアクティブシールド磁場発生部 5へ出力し続けるて、る。

過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知をして、る。そして、外部磁場の角度及び大きさを演算により算出する（S67)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上力否力を監視して、る (S68)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S68 : Yes)、過剰磁場検知部 4 は、外部磁場の向きと磁ィ匕容易軸方向との成す角が 45度以下力否かを判断する（S 69)。 45度以下の場合 (S69 :Yes)、出力部 3は、アクティブシールド磁場発生部 5 へ磁場検知信号を出力する。同時に、過剰磁場検知部 4は、磁場方向信号を出力部 3を介してアクティブシールド磁場発生部 5へ出力する（S71)。これにより、ァクティブシールド磁場発生部 5は、磁場検知信号と磁場方向信号とに基づいて、磁気メモリセル 20での磁化反転の発生を防止し、データを壊さな、ようにアクティブシールドコィル 33により磁場 (アクティブシールド磁場 Hs)を発生することができる（S66)。 45度よりも大きい場合 (S69 :No)、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力しない（S70)。これにより、アクティブシールドコイル 33によるァクテイブフィールド磁場 Hsは発生しな、。磁気メモリセル 20の磁ィ匕の反転が起きな、ので、アクティブフィールド磁場 Hsは不要だ力である。再び、外部磁場の角度及び大きさを演算により算出する（S67)。外部磁場の大きさが所定の大きさより小さい場合（ S68 : No)、過剰磁場検知部 4は、メモリ本体 2と出力部 3とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（S72)。それと共に、過剰磁場検知部 4は、磁場方向信号の出力を停止して、磁場方向信号を解除する。磁場検知信号及び磁場方向信号の解除により、アクティブシールド磁場発生部 5は磁場 (アクティブシールド磁場 Hs)を停止する（S73)。それにより、メモリ本体 2は、その動作を再開する（S7 4) ₀

出力部 3は、 CPUへの磁場検知信号の出力を停止する。それにより、 MRAMlbへの CPUによるアクセスが再開される。

[0093] 以上のようにして、単純な構成のアクティブ磁場発生部 5により、メモリ本体 2内の誤書込みを防止することができると共に、メモリ本体 2のデータが破壊されることにつヽても防止することが可能となる。

[0094] 図 19A〜図 19Bの MRAMでは、フロップ磁場 Hf付近の外部磁場を防ぐと共に、磁ィ匕困難軸方向の巨大な磁場により磁気メモリセル磁ィ匕が飽和することも防ぐことが出来る。

[0095] 図 21は、磁ィ匕困難軸方向の巨大な磁場により磁気メモリセル磁ィ匕が飽和することを防ぐためにアクティブ磁場発生部の発生すべきアクティブシールド磁場を説明する原理図である。ここでは、第 3象限及び第 4象限へ向いた外部磁場 HDについて考える。図 21は、外部磁場 HDの向きとフロップ磁場 Hfの向きとの間の角度が大きい場合（ 45度より大きい）のアクティブシールド磁場 Hsを示す。縦軸は磁化困難軸方向（Hha rd)を示し、横軸は磁化容易軸方向（Heasy)を示す。

[0096] トグルセルでは、フロップ磁場 Hf付近を通らな、かぎり、磁ィ匕の反転は起きな、。そのため、大きな外部磁場 HDを検知し、それが 45度より大きい場合、フロップ磁場 Hf 力も遠いので、磁気メモリセル 20の磁ィ匕の反転は起こらない。しかし、外部磁場 HD の大きさが充分に大きい場合、飽和磁場 Hsatを超えてしまう場合がある。その場合にも、磁気メモリセル 20の磁ィ匕方向が不安定となり、データが壊れる可能性が出てくる。それに対応するために、図に示すように、第 3象限又は第 4象限へ向いた外部磁場 HDに対して、略逆方向の第 1象限又は第 2象限へ向いたアクティブシールド磁場 Hsをかける。

これにより、外部磁場 HDとアクティブシールド磁場 Hsとの合成磁場 Heは、外部磁場 HDよりも小さくなり、磁気メモリセル 20の磁ィ匕の飽和を起こさないようにすることが出来る。すなわち、磁ィ匕困難軸方向の外部磁場 HDに関して、磁気メモリセル 20での磁ィ匕飽和が緩和されるように、フロップ磁場 Hf方向の外部磁場が印加された場合（図 18の場合）とは別のアクティブシールド磁場 Hsを発生させる。この場合、例えば図 19 A〜図 19Bで示すアクティブシールドコイル 33に対して垂直な向きのアクティブシ一ルドコイル（図示されず）を用いることができる。

[0097] なお、図 21では、外部磁場 HDとして第 3象限及び第 4象限へ向いた場合の例を示しているが、第 1象限及び第 2象限へ向いた場合にも同様に考えることが出来る。

[0098] 次に、図 19A〜図 19Bのような本発明の MRAM (図示されないアクティブシールドコイル 33に対して垂直な向きのアクティブシールドコイルを含む）に関して、図 21のグラフで示した動作について説明する。図 22は、本発明の MRAMの第 2の実施の形態の更に他の動作を示すフローチャートである。

[0099] MRAM 1を含むシステムの本体、例えば、 PC (パーソナルコンピュータ）の電源が ONになる。それに応答して、過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知を開始する。そして、外部磁場の角度及び大きさを演算により算出する（S81 )。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上力否かを監視して!/ヽる (S82)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S8 2 : Yes)、過剰磁場検知部 4は、外部磁場の向きと磁ィ匕容易軸方向との成す角が 45 度以下か否かを判断する（S83)。 45度以下の場合 (S83 : Yes)、過剰磁場検知部 4 は、出力部 3を介して第 1磁場方向信号 (45度以下の場合を示す)をアクティブシールド磁場発生部 5へ出力する（S84)。 45度よりも大きい場合 (S83 : No)、過剰磁場検知部 4は、出力部 3を介して第 2磁場方向信号 (45度より大きい場合を示す)をァクティブシールド磁場発生部 5へ出力する（S85)。過剰磁場検知部 4は、同時に、磁場検知信号をメモリ本体 2と出力部 3とへ出力する。それにより、メモリ本体 2は、その動作を停止する。出力部 3は、磁場検知信号を CPUへ出力する。それにより、 MRA Mlへの CPUによるアクセスが停止する（S86)。加えて、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力する。アクティブシールド磁場発生部 5が第 1磁場方向信号を受信した場合、磁場検知信号と第 1磁場方向信号とに基づいて、磁気メモリセル 20での磁化反転の発生を防止し、データを壊さなヽようにアクティブシールドコイル 33により磁場 (アクティブシールド磁場 Hs :図 18に示すような向き）を発生する（S87)。又は、アクティブシールド磁場発生部 5が第 2磁場方向信号を受信した場合、磁場検知信号と第 2磁場方向信号とに基づいて、磁気メモリセル 20の磁化飽和の発生を防止するようにアクティブシールドコイル 33により磁場 (アクティブシ一ルド磁場 Hs :図 21に示すような向き）を発生する（S87)。過剰磁場検知部 4は、磁場検知信号をメモリ本体 2と出力部 3とへ出力し続けるている。第 1又は第 2磁場方向信号を、出力部 3を介してアクティブシールド磁場発生部 5へ出力し続けるている。過剰磁場検知部 4は、メモリ本体 2の近傍の外部磁場の検知をして、る。そして、外部磁場の角度及び大きさを演算により算出する（S88)。過剰磁場検知部 4は、検知された外部磁場の大きさが所定の大きさ以上力否力を監視して、る（S89)。検知された外部磁場の大きさが所定の大きさ以上の場合 (S89 : Yes)、過剰磁場検知部 4 は、外部磁場の向きと磁ィ匕容易軸方向との成す角が 45度以下力否かを判断する（S 90)。 45度以下の場合 (S90 : Yes)、過剰磁場検知部 4は、出力部 3を介して第 1磁場方向信号 (45度以下の場合を示す)をアクティブシールド磁場発生部 5へ出力する（S91)。過剰磁場検知部 4は、一方で磁場検知信号をメモリ本体 2と出力部 3とへ出力している。それにより、メモリ本体 2は、その動作を停止している。カロえて、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力している。アクティブシ一ルド磁場発生部 5は、磁場検知信号と第 1磁場方向信号とに基づいて、アクティブシールド磁場 Hs (図 18に示すような向き）を発生する。 45度よりも大き、場合 (S90： No)、過剰磁場検知部 4は、出力部 3を介して第 2磁場方向信号 (45度より大きい場合を示す)をアクティブシールド磁場発生部 5へ出力する（S92)。過剰磁場検知部 4 は、一方で磁場検知信号をメモリ本体 2と出力部 3とへ出力している。それにより、メモリ本体 2は、その動作を停止している。カロえて、出力部 3は、アクティブシールド磁場発生部 5へ磁場検知信号を出力している。アクティブシールド磁場発生部 5は、磁場検知信号と第 2磁場方向信号とに基づいて、アクティブシールド磁場 Hs (図 21に示すような向き)を発生する。外部磁場の大きさが所定の大きさより小さ、場合 (S90 :N o)、過剰磁場検知部 4は、メモリ本体 2と出力部 3とへの磁場検知信号の出力を停止して、磁場検知信号を解除する（S93)。それと共に、過剰磁場検知部 4は、第 1又は第 2磁場方向信号の出力を停止して、第 1又は第 2磁場方向信号を解除する。磁場検知信号及び第 1又は第 2磁場方向信号の解除により、アクティブシールド磁場発生部 5は磁場 (アクティブシールド磁場 Hs)を停止する（S94)。それにより、メモリ本体 2 は、その動作を再開する（S95)。出力部 3は、 CPUへの磁場検知信号の出力を停止する。それにより、 MRAMlbへの CPUによるアクセスが再開される。

[0101] 以上のようにして、単純な構成のアクティブ磁場発生部 5により、メモリ本体 2内の誤書込みを防止し、メモリ本体 2のデータが破壊されることを防止することが可能となる。

[0102] (第 3の実施の形態）

本発明の MRAMの第 3の実施の形態の構成について説明する。図 7Aは、本発明の MRAMの第 3の実施の形態の構成を示すブロック図である。本実施の形態における MRAM1の構成は、第 1の実施の形態と同様である。ただし、メモリ本体 2の構成の一部が、第 1の実施の形態と異なる。なお、 MRAM1の構成は、図 7Bの構成であっても良い。

[0103] メモリ本体 2は、基本的な構成は第 1の実施の形態と同様である。しかし、セルァレィ 23の周囲にシールド磁性体 60を有している点で、第 1の実施の形態と異なる。図 2 3は、本発明の MRAMの第 3の実施の形態におけるメモリ本体 2の一部の構成を示す概略図である。外部磁界をシールドするシールド磁性体 60は、図 11に示すメモリ本体 2のセルアレイ 23及び周辺回路 21を除いた領域 (周辺回路 24を概ね含む領域 )を覆うように設けられて、る。図 23はその一部を示して、る。

[0104] 図 24は、図 23における AA断面を示す概略図である。磁気メモリセル 20は、 MOS トランジスタ 53と磁気抵抗素子としてのセル磁性体 25とを含む。 MOSトランジスタ 53 は、基板 50に設けられている。 MOSトランジスタ 53は、コンタクト 55を介して読出しビット線 5 lbに接続された拡散層 53a、ゲートとしての読出しワード線 52bに制御されるチャネル領域 53b、コンタクト 55を介してセル磁性体 25の一端に接続された拡散層 53cを含む。セル磁性体 25の他端は、コンタクト 54を介して書込みビット線 51aに接続されている。書込みワード線 52aは、セル磁性体 25の下側に離れて設けられている。書込みビット線 51aは、コンタクト 56、 57を介して、周辺回路 24 (例示： Yセレクタ 26)に接続されている。ここでは、周辺回路 24の一部として、 MOSトランジスタ 58 、 59を示している。シールド磁性体 60は、周辺回路 24の上部に設けられている。ここでは、基板 50に対してセル磁性体 25と同じ層に設けられている。シールド磁性体 60 の積層構造も、セル磁性体 25の積層構造と同じである。 [0105] 磁気メモリセル 20用のセル磁性体 25は、周辺回路 24 (例示： Yセレクタ 26)上では使用されない。すなわち、通常は周辺回路 24 (例示: Yセレクタ 26)上に、セル磁性体 25は存在しない。しかし、本発明では、セル磁性体をシールド磁性体 60としてあえて配置し、外部磁場の磁気シールドとして使用する。このようにセル磁性体 25と同じ磁性体層を周辺回路 24 (例示: Yセレクタ 26)上にシールド磁性体 60として配置することで、外部磁場が印加されたとき、外部磁場の磁束の一部はこのシールド磁性体 60内に吸収され、セルアレイ 23への影響が少なくなる。このシールド磁性体 60は、セル磁性体 25の作製と同時に作製される。すなわち、マスクパターンの変更だけ行えばシールド磁性体 60専用のプロセスを追加する必要がな!、ので、タクトタイムを増加させず、コストの上昇を抑制しながら導入することができる。

[0106] なお、シールド磁性体 60は、この例に限定されず、基板 50に対してセル磁性体 25 よりも高い層に設けられていても良い。その場合、外部磁界のセル磁性体 25に対する影響をより確実に抑制することができる。

[0107] 本実施の形態における MRAMの他の構成については、第 1の実施の形態と同様であるのでその説明を省略する。

[0108] 本発明において、シールド磁性体 60をセルアレイ 23の周囲に配置することで、外部磁界のセル磁性体 25に対する影響を抑制することができる。それにより、メモリ本体 2内の誤書込みを防止し、メモリ本体 2のデータが破壊されることを防止することが可能となる。

[0109] (第 4の実施の形態）

本発明の MRAMの第 4の実施の形態の構成にっ、て説明する。本実施の形態では、パターンユングにより所定の形状を有するシールド磁性体 61を用いている点で、第 3の実施の形態と異なる。

[0110] 図 25A〜図 25Bは、本発明の MRAMの第 4の実施の形態におけるメモリ本体 2の一部の構成を示す概略図である。シールド磁性体 61は、基本的な形状はセル磁性体 25と同様の略楕円形状で形成されている。シールド磁性体 61の積層構造も、セル磁性体 25の積層構造と同じである。ただし、磁ィ匕容易軸及び磁ィ匕困難軸が、セル磁性体 25と 90度ずれている。すなわち、セル磁性体 25の磁ィ匕容易軸の方向は、シ一ルド磁性体 61の磁化困難軸の方向に平行である。セル磁性体 25の磁化困難軸の方向は、シールド磁性体 61の磁ィ匕容易軸の方向に平行である。シールド磁性体 6 1は、図 23に示すシールド磁性体 61が設けられた領域 (周辺回路 24を概ね含む領域）を覆うように設けられて、る。図 2525A〜図 25Bはその一部を示して、る。

[0111] 本実施の形態における MRAMの断面については、シールド磁性体 61が複数の楕円形状に分割されている他は図 24に示したとおりであるのでその説明を省略する。また、本実施の形態における MRAMの他の構成については、第 3の実施の形態と同様であるのでその説明を省略する。

[0112] 本実施の形態において、シールド磁性体 61をこのような形状にすることで、シールド磁性体 61の磁化容易軸及び磁化困難軸が明確化する。それにより、磁化特性は図 10Bに示したようにフロップ磁場 Hf以下において、シールド磁性体 61は、磁ィ匕容易軸方向に磁ィ匕し難くなる。図 25A〜図 25Bの例では、シールド磁性体 61の磁ィ匕容易軸方向を、トグルセルである磁気メモリセル 20のセル磁性体 25 (MTJ)の磁化容易軸方向と直交させている。これにより、外部磁場におけるセル磁性体の磁ィ匕容易軸方向の成分が、外部磁場におけるセル磁性体の磁化困難軸の成分より強くシ一ルドされる。すなわち、図 25Aの場合が図 25Bの場合と比較して、外部磁場をより強くシールドできる。磁気メモリセル 20がトグルセルの場合、印加されている外部磁場が実効的にプロップ磁場 Hfから遠ざ力る効果がある。そのため、図 18で示した原理と同様の原理により、外部磁場の大きさをシールドする以上のシールド効果が得られる。

[0113] 本発明において、第 3の実施の形態と同様の効果を得ることができる。カロえて、図 2 5A〜図 25Bに示すように、シールド磁性体 61をセル磁性体 25とほぼ同じ形で、方向のみ変えてパターンユングすると、エッチングの条件等が同じに出来るという製造上のメリットがある。

[0114] 図 26は、本発明の MRAMの第 4の実施の形態におけるメモリ本体 2の一部の他の構成を示す概略図である。この図におけるシールド磁性体 61は、図 25A〜図 25Bの場合と比較して、シールド磁性体 61の面積がセル磁性体 25よりも大きい。すなわち、このようにすることで、図 25A〜図 25Bの場合と比較して磁性体の量が増えるので、吸収できる外部磁場を増やすことができる。

[0115] (第 5の実施の形態）

本発明の MRAMの第 5の実施の形態の構成について説明する。本実施の形態では、周辺回路 24の上部にシールド磁性体 61を設けるだけでなぐセルアレイ 23の上部にもシールド磁性体 62を設ける点で、第 4の実施の形態と異なる。

[0116] 図 27は、本発明の MRAMの第 5の実施の形態におけるメモリ本体 2の一部の構成を示す概略図である。図 26の場合（図 25A〜図 25Bでも可）と比較して、シールド磁性体 62が追加でセルアレイ 23上に設けられている。その大きさは、例えば、セル磁性体 25よりも大きいことが好ましい。外部磁場の抑制効果がより大きくなる力もである。その形状はセル磁性体 25と同様湘似）の略楕円形状で形成されていることが好ましい。シールド磁性体 62は自由層だけである。そのため、積層構造にする必要がなく製造が容易である。

磁化容易軸及び磁化困難軸は、シールド磁性体 61と同様である。図 27はその一部を示している。ただし、セル磁性体 25の積層構造と同じ積層構造を有していても良い

[0117] 図 28は、図 27における BB断面を示す概略図である。本実施の形態では、シールド専用の磁性体層を新たに設けて、セルアレイ 23の上部にシールド磁性体 62を形成している点で、第 3の実施の形態（図 24)及び第 4の実施の形態と異なる。さらに、このシールド磁性体 62も積層フェリ構造体とする。この場合は、セル磁性体 25とは別にシールド磁性体 62を設計できるので、図 18で示した原理をより効果的に発揮できる膜厚、構造などを選択することが出来る。

[0118] 本実施の形態における MRAMの他の構成については、第 4の実施の形態と同様であるのでその説明を省略する。

[0119] 本発明において、第 4の実施の形態と同様の効果を得ることができる。カロえて、より大きいシールド磁性体 62を設けることで、外部磁場の抑制効果をより大きくすることができる。

[0120] 以上説明したように、本発明によれば誤書込み及び保持データ破壊による誤動作が減り、外部磁場に対する許容量が増え、 MRAMの利便性を向上させることができる。上記各実施の形態 (変形例を含む）は、互いに矛盾が発生しない限り、組み合わせて実施することが可能である。更に、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである

Claims

請求の範囲

[1] 少なくとも一つのセルアレイを備えるメモリ本体と、

前記メモリ本体近傍の外部磁場を検知して、検知信号を前記メモリ本体へ出力する磁場検知部と

を具備し、

前記セルアレイは、複数の磁気メモリセルを有し、

前記複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として積層フエリ構造体を含む

磁気ランダムアクセスメモリ。

[2] 請求の範囲 1に記載の磁気ランダムアクセスメモリにお、て、

前記メモリ本体は、前記検知信号に基づいて、前記メモリ本体の所定の動作を停止する

磁気ランダムアクセスメモリ。

[3] 請求の範囲 2に記載の磁気ランダムアクセスメモリにお、て、

前記磁場検知部から出力される前記検知信号を受信して外部へ出力する前記出力部を更に具備する

磁気ランダムアクセスメモリ。

[4] 請求の範囲 2に記載の磁気ランダムアクセスメモリにお、て、

前記複数の磁気メモリセルのうちのリファレンスセルの書込みを行うリファレンスセル書込み部を更に具備し、

前記メモリ本体は、前記所定の動作としての書込み動作の停止後、前記検知信号の解除に応答して、前記書込み動作を再開し、

前記リファレンスセル書込み部は、前記書込み動作の開始前に前記リファレンスセルの書き込みを行う

磁気ランダムアクセスメモリ。

[5] 請求の範囲 2に記載の磁気ランダムアクセスメモリにお、て、

前記磁場検知部は、更に、前記外部磁場の方向を示す方向信号を出力し、前記検知信号と前記方向信号とに基づ!、て、前記メモリ本体上に前記方向に対応した向きを有するシールド磁場を発生する磁場発生部を更に具備する磁気ランダムアクセスメモリ。

[6] 請求の範囲 5に記載の磁気ランダムアクセスメモリにお、て、

前記複数のメモリセルは、トグルセルであり、

前記磁場発生部は、前記メモリ本体を囲むように、前記複数の磁気メモリセルの各々の磁ィ匕困難軸の方向に巻かれたコイル状の配線を含む

磁気ランダムアクセスメモリ。

[7] 請求の範囲 5又は 6に記載の磁気ランダムアクセスメモリにおいて、

前記磁場検知部は、磁化容易軸の方向が互いに異なる複数の磁気抵抗素子と、前記複数の磁気抵抗素子の各々の抵抗値に基づいて、前記外部磁場の方向及び大きさを算出する演算部と

を備える

磁気ランダムアクセスメモリ。

[8] 複数のセルアレイと、

前記複数のセルアレイの各々の間に設けられた複数の周辺回路と、

前記複数の周辺回路上に設けられ、前記複数のセルアレイ近傍の外部磁場を遮蔽するシールド磁性体と

を具備し、

前記複数のセルアレイの各々は、複数の磁気メモリセルを有する

磁気ランダムアクセスメモリ。

[9] 請求の範囲 8に記載の磁気ランダムアクセスメモリにお、て、

前記複数の磁気メモリセルの各々は、磁気抵抗素子を有し、自由層として第 1積層フェリ構造体を含み、

前記シールド磁性体は、複数の第 1磁気メモリセル型磁性体を備え、

前記複数の第 1磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第 2積層フェリ構造体を含み、

前記第 1積層フェリ構造体と前記第 2積層フェリ構造体とは、磁化容易軸が略直交する磁気ランダムアクセスメモリ。

[10] 請求の範囲 9に記載の磁気ランダムアクセスメモリにお、て、

前記シールド磁性体は、前記磁気メモリセルの複数の第 2磁気メモリセル型磁性体を更に備え、

前記複数の第 2磁気メモリセル型磁性体の各々は、磁気抵抗素子を有し、自由層として第 3積層フェリ構造体を含み、

前記第 1積層フェリ構造体と前記第 3積層フェリ構造体とは、磁化容易軸が略直交する

磁気ランダムアクセスメモリ。

[11] 請求の範囲 8乃至 10の!、ずれか一項に記載の磁気ランダムアクセスメモリにお！/ヽて、

前記シールド磁性体の積層構造は、前記複数の磁気メモリセルの各々の磁気抵抗素子の積層構造と同じである

磁気ランダムアクセスメモリ。

[12] (a)少なくとも一つのセルアレイを備えるメモリ本体近傍において、外部磁場が基準値より大きいことを検知して、検知信号をメモリ本体へ出力するステップと、

(b)前記検知信号に応答して、前記メモリ本体における書込み動作を停止するステップと

を具備し、

前記セルアレイは、複数の磁気メモリセルを有し、

磁気ランダムアクセスメモリの動作方法。

[13] 請求の範囲 12に記載の磁気ランダムアクセスメモリの動作方法において、

前記 (b)ステップは、

(bl)前記検知信号を外部へ出力するステップを備える

磁気ランダムアクセスメモリの動作方法。

[14] 請求の範囲 12に記載の磁気ランダムアクセスメモリの動作方法において、 (c)前記メモリ本体近傍にぉ、て、前記外部磁場が基準値以下であることを検知して、前記検知信号を解除するステップと、

(d)前記検知信号の解除に応答して、前記メモリ本体における前記書込み動作を再開するステップと

を更に具備する

磁気ランダムアクセスメモリの動作方法。

[15] 請求の範囲 14に記載の磁気ランダムアクセスメモリの動作方法において、

前記 (d)ステップは、

前記 (dl)前記書込み動作の再開前に、前記複数の磁気メモリセルのうちのリファレンスセルの書込みを行うステップを備える

磁気ランダムアクセスメモリの動作方法。

[16] 請求の範囲 12に記載の磁気ランダムアクセスメモリの動作方法において、

前記 (a)ステップは、（al)前記外部磁場の方向を示す方向信号を出力するステツプを備え、

(e)前記検知信号と前記方向信号とに基づ!/、て、前記メモリ本体上に前記方向に対応した向きを有するシールド磁場を発生するステップを更に具備する

磁気ランダムアクセスメモリの動作方法。

[17] 請求の範囲 16に記載の磁気ランダムアクセスメモリの動作方法において、

前記複数のメモリセルは、トグルセルであり、

前記 (e)ステップは、

(el)前記複数の磁気メモリセルの各々の磁化困難軸の方向で、前記外部磁場と前記シールド磁場との合成磁場が前記複数のメモリセルの各々のフロップ磁場から離れるように、前記シールド磁場を発生するステップを備える

磁気ランダムアクセスメモリの動作方法。

[18] 請求の範囲 16又は 17に記載の磁気ランダムアクセスメモリの動作方法において、前記 (al)ステップは、

(al l)前記メモリ本体の近傍に設けられた磁ィ匕容易軸の方向が互いに異なる複数の磁気抵抗素子の各々の抵抗値に基づいて、前記外部磁場の方向及び大きさを算出するステップを含む

磁気ランダムアクセスメモリの動作方法。