CN117672285A - 一种芯片及电子设备 - Google Patents
一种芯片及电子设备 Download PDFInfo
- Publication number
- CN117672285A CN117672285A CN202211044805.7A CN202211044805A CN117672285A CN 117672285 A CN117672285 A CN 117672285A CN 202211044805 A CN202211044805 A CN 202211044805A CN 117672285 A CN117672285 A CN 117672285A
- Authority
- CN
- China
- Prior art keywords
- magnetic tunnel
- chip
- tunnel junction
- magnetic
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 277
- 238000013500 data storage Methods 0.000 claims abstract description 58
- 230000006698 induction Effects 0.000 claims abstract description 48
- 230000035945 sensitivity Effects 0.000 claims abstract description 40
- 238000009832 plasma treatment Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 238000003491 array Methods 0.000 claims description 7
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000005389 magnetism Effects 0.000 abstract 4
- 238000000034 method Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 12
- 238000004590 computer program Methods 0.000 description 9
- 230000005292 diamagnetic effect Effects 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
Abstract
本申请提供一种芯片及电子设备，其中芯片包括数据存储区和感应区，感应区中的第一磁性隧道结的磁场灵敏度高于数据存储区中的第二磁性隧道结的磁场灵敏度，和/或，感应区中的第一磁性隧道结的温度灵敏度高于数据存储区中的第二磁性隧道结的温度灵敏度，通过数据存储区存储数据，以及通过感应区对芯片的磁场和/或温度进行感应，进而可以及时、准确确定芯片的失效位置。
Description
技术领域
本申请涉及半导体集成技术领域，尤其涉及一种芯片及电子设备。
背景技术
现有技术中，磁性随机存储器(MRAM，Magnetoresistive Random Access Memory)作为一种新型非易失性存储器(NVM，Non-volatile memory)，以其读取速度快、功耗低、互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)兼容性好的特点逐步得到广泛关注。与其他存储器相比，MRAM是利用磁性极化方向的改变存储信息。
当芯片中包含MRAM时，在芯片的使用过程中，尤其是内置芯片的可穿戴产品等电子设备，由于实时变换的外界磁场环境的干扰，容易影响芯片的可靠性。磁场与光、热不同，用户使用电子设备的过程中是不能感知磁场的变化，磁场导致的电子设备中芯片的失效又往往是突然的，因此不能准确判断电子设备失效的具体位置信息。
针对上述问题，目前采用在包含MRAM的芯片附近封装磁场传感器和温度传感器，但是这样需要增加额外的传感器以及封装成本。
发明内容
有鉴于此，本申请提供一种芯片及电子设备，以便于及时、准确确定芯片的失效位置，进而可以及时提醒用户。
第一方面，本申请提供一种芯片，包括：数据存储区和感应区；其中，所述感应区中的第一磁性隧道结的磁场灵敏度高于所述数据存储区中的第二磁性隧道结的磁场灵敏度，和/或，所述第一磁性隧道结的温度灵敏度高于所述第二磁性隧道结的温度灵敏度；所述数据存储区用于存储数据；所述感应区用于对所述芯片的磁场和/或温度进行感应，生成感应数据。
相对于现有技术来说，本申请通过在芯片中划分出感应区，利用感应区中的第一磁性隧道结对磁场和/或温度的灵敏度，对芯片所处位置的磁场和/或温度进行感应，进而可以及时、准确确定芯片的失效位置，提醒用户。
一种可能的设计中，所述第二磁性隧道结和所述第一磁性隧道结为同一晶圆在刻蚀过程中设置同一光刻掩膜得到的磁性隧道结。
本申请通过将数据存储区中的第二磁性隧道结和感应区中的第一磁性隧道结设置为同一晶圆在刻蚀过程中由同一光刻掩膜得到的磁性隧道结，进而利用磁性隧道结的不同直径尺寸的抗磁场温度特性不同，对芯片中感应区的第一磁性隧道结的直径尺寸进行设计，以使芯片可以利用感应区中的第一磁性隧道结对温度和/或磁场的灵敏度及时、准确的确定芯片的失效位置。
一种可能的设计中，所述第二磁性隧道结和所述第一磁性隧道结在同一晶圆进行刻蚀后，在所述第一磁性隧道结的直径尺寸和所述第二磁性隧道结的直径尺寸相同的情况下，对所述第一磁性隧道结进行等离子体处理。
本申请针对由同一晶圆进行刻蚀后得到的感应区中的第一磁性隧道结直径尺寸与数据存储区中的第二磁性隧道结的直径尺寸相同的情况，通过对感应区中的第一磁性隧道结进行等离子体处理的设计，使得感应区中的第一磁性隧道结相对于数据存储区中的第二磁性隧道结，对磁场和/或温度的灵敏度更高。
一种可能的设计中，所述感应区中包含多个第一磁性隧道结，每个第一磁性隧道结的直径尺寸相同；在对所述多个第一磁性隧道结进行等离子体处理前，每个第一磁性隧道结的感应温度为第一温度值，和/或，抗磁场能力为第一磁场强度；对所述多个第一磁性隧道结进行K次等离子体处理后，每个第一磁性隧道结的感应温度包括K+1个温度值，和/或，抗磁场能力包括K+1个磁场强度，K为正整数。
本申请基于第一磁性隧道结对温度和/或磁场的特性，在同一晶圆进行刻蚀后得到的感应区中多个第一磁性隧道结的直径尺寸相同的情况下，每个第一磁性隧道结的感应温度为第一温度值，和/或，抗磁场能力为第一磁场强度。通过对每个第一磁性隧道结进行一次等离子体处理，使得每个第一磁性隧道结的感应温度值增加一个，和/或，抗磁场能力的磁场强度增加一个。并且，通过预先设置对温度值的数量和/或抗磁场能力的磁场强度的数量的需求，进而通过等离子体处理的次数实现需求。
一种可能的设计中，所述感应区包括磁性隧道结阵列；所述磁性隧道结阵列包括n个磁性隧道结子阵列，每个磁性隧道结子阵列中包含至少一个第一磁性隧道结；同一磁性隧道结子阵列包含的第一磁性隧道结的直径尺寸相同，不同磁性隧道结子阵列包含的第一磁性隧道结的直径尺寸不同；其中，不同直径尺寸的第一磁性隧道结的感应温度不同，和/或，抗磁场能力不同，n为正整数。
本申请基于第一磁性隧道结对温度和/或磁场的特性，在同一晶圆进行刻蚀后得到的感应区中第一磁性隧道结存在直径尺寸不同的情况，按照不同直径尺寸的第一磁性隧道结的排列以及不同直径尺寸的数量准确确定感应区的感应温度值的数量和抗磁场能力的磁场强度的数量。
一种可能的设计中，所述n个磁性隧道结子阵列是按照包含的第一磁性隧道结的直径尺寸排列的。
本申请通过将第一磁性隧道结设置为按照直径尺寸排列，使得利用感应区对芯片所处位置进行温度和/或磁场感应时，可以得到阶梯型的芯片失效记录提醒。
一种可能的设计中，所述芯片还包括：处理器；所述处理器，用于获取所述感应区中的感应数据；当获取到的所述感应数据与设定数据不同时，生成所述芯片的失效记录；并将所述芯片的失效记录发送给所述数据存储区；所述数据存储区，还用于存储所述芯片的失效记录。
本申请通过在芯片初始化时，将设定数据预存在感应区和处理器内，在感应区基于感应到的温度值大于预设温度阈值和/或感应到的磁场强度大于预设磁场强度阈值的情况下，预存在感应区中的设定数据会发生变化，由设定数据变更为感应数据，此时通过处理器获取感应区中的感应数据，并比较感应数据和设定数据。当获取到的感应数据和设定数据不同时，记录芯片失效，进而可以准确记录芯片失效的情况。
一种可能的设计中，所述数据存储区和所述感应区位于所述芯片的磁性随机存储器内。另一种可能的设计中，所述数据存储区位于所述芯片的磁性随机存储器内，所述感应区位于所述芯片中除所述磁性随机存储器以外的区域；或者，所述感应区位于所述芯片的所述磁性随机存储器内，所述数据存储区位于所述芯片中除所述磁性随机存储器以外的区域。
本申请既可以在芯片的磁性随机存储器中划分出感应区，也可以在芯片中除磁性随机存储器以外的区域中划分出感应区。通过对芯片原有的区域重新划分，利用重新划分后的感应区中的第一磁性隧道结对芯片所处位置的磁场和/或温度进行感应，进而可以避免在芯片的磁性随机存储器进行磁场传感器和温度传感器的封装，减少成本。
第二方面，本申请提供一种电子设备，包括如上第一方面及其任一设计中的芯片和电路板，所述芯片设置于所述电路板上。
第三方面，本申请提供一种记录芯片失效的方法，应用于如上第一方面及其任一设计中的芯片，所述芯片的感应区和处理器中预存设定数据，所述方法包括：获取感应区中的感应数据，其中所述感应数据为所述感应区基于感应到的温度和/或磁场强度、以及所述设定数据确定的；当获取到的所述感应数据与所述设定数据不同时，生成所述芯片的失效记录；并将所述芯片的失效记录发送给所述芯片的数据存储区，以使所述数据存储区存储所述芯片的失效记录。
第四方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，当所述计算机指令被芯片中的处理器执行时，可以使得所述芯片中的处理器执行上述第三方面中设计的方法。
第五方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机指令，当所述计算机指令被芯片中的处理器执行时，可以使得所述芯片中的处理器执行上述第三方面中设计的方法。
上述第二方面至第五方面中任一方面中的任一可能设计可以达到的技术效果，请参照上述第一方面中的任一可能设计可以达到的技术效果描述，这里不再重复赘述。
附图说明
图1为现有技术中包含MRAM的芯片101附近封装磁场传感器102和温度传感器103的结构示意图；
图2为本申请实施例提供的一种芯片的结构示意图；
图3为本申请实施例提供的一种芯片的结构示意图；
图4为本申请实施例提供的感应区202中第一磁性隧道结的结构示意图；
图5为本申请实施例提供的感应区202中第一磁性隧道结的结构示意图；
图6为本申请实施例提供的一种记录芯片失效的方法的流程示意图。
具体实施方式
为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应所述理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
现有技术中，磁性随机存储器作为一种新型非易失性存储器，以其读取速度快、功耗低、互补金属氧化物半导体兼容性好的特点逐步得到广泛关注。与其他存储器相比，MRAM是利用磁性极化方向的改变存储信息。当芯片中包含MRAM时，在芯片的使用过程中，尤其是内置芯片的可穿戴产品等电子设备，由于实时变换的外界磁场环境的干扰，容易影响芯片的可靠性。磁场与光、热不同，用户使用电子设备的过程中是不能感知磁场的变化，磁场导致的电子设备中芯片的失效又往往是突然的，因此不能准确判断电子设备失效的具体位置信息。针对上述问题，如图1所示，目前采用在包含MRAM的芯片101附近封装磁场传感器102和温度传感器103，通过磁场传感器102记录包含MRAM的芯片101所处位置的磁场强度，通过温度传感器103记录包含MRAM的芯片101所处位置的温度值，但是这样需要增加额外的传感器以及封装成本。
有鉴于此，本申请实施例提供一种芯片及电子设备。为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
图2为本申请实施例提供的一种芯片，包括：数据存储区201和感应区202。其中，感应区202中的第一磁性隧道结(MTJ，Magnetic tunneling junction)的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度；或者，感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度；或者，感应区202中的第一磁性隧道结的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度，且感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度。这里，在数据存储区201中存储数据，利用感应区202对芯片所处位置的磁场和/或温度进行感应，生成感应数据。在此并不限定芯片的感应区202中的第一磁性隧道结和芯片的数据存储区201中的第二磁性隧道结所处位置的具体磁场强度和温度值。
由于晶圆在薄膜生长时膜层设计是固定的，对晶圆进行刻蚀后磁性隧道结的直径尺寸不同时，磁性隧道结的抗磁场温度特性不同。可选的，数据存储区201中的第二磁性隧道结和感应区202中的第一磁性隧道结为同一晶圆在刻蚀过程中设置同一光刻掩膜得到的磁性隧道结。
一种可能的实施例中，数据存储区201中的第二磁性隧道结和感应区202中的第一磁性隧道结在同一晶圆进行刻蚀后，如果第一磁性隧道结的直径尺寸和第二磁性隧道结的直径尺寸相同，那么通过对感应区202中的第一磁性隧道结进行等离子体处理(plasmatreatment)，使得感应区202中的第一磁性隧道结相对于数据存储区201中的第二磁性隧道结来说，对磁场和/或温度更敏感。也即感应区202中的第一磁性隧道结的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度；或者，感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度；或者，感应区202中的第一磁性隧道结的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度，感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度。这里，对感应区202中的第一磁性隧道结进行等离子体处理仅是举例说明，本申请并不限定使得感应区202中的第一磁性隧道结比数据存储区201中的第二磁性隧道结对磁场和/或温度更敏感的其他实现方式。
一种可能的实施例中，数据存储区201中的第二磁性隧道结和感应区202中的第一磁性隧道结在同一晶圆进行刻蚀后，如果第一磁性隧道结的直径尺寸小于第二磁性隧道结的直径尺寸，那么根据磁性隧道结的直径尺寸越小，磁性隧道结的抗磁场温度特性越弱可知，感应区202中的第一磁性隧道结相对于数据存储区201中的第二磁性隧道结来说，对磁场和温度更敏感。也即感应区202中的第一磁性隧道结的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度；或者，感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度；或者，感应区202中的第一磁性隧道结的磁场灵敏度高于数据存储区201中的第二磁性隧道结的磁场灵敏度，感应区202中的第一磁性隧道结的温度灵敏度高于数据存储区201中的第二磁性隧道结的温度灵敏度。
由图2可知，数据存储区201和感应区202均位于芯片的系统内存203的磁性随机存储器204内。可选的，芯片还可以但不限于包括以下至少一项：处理器核(core)205、低功率音频/显示模组(low power audio/display)206、网络安全技术及其协议模组(security)207、单片机中的模块-外部设备(peripheral)208等其他区域，本申请并不对这些区域的功能进行限定。在另一种可能的实现方式中，数据存储区201可以位于芯片的磁性随机存储器204内，感应区202可以位于芯片的除磁性随机存储器204以外的区域；或者，感应区202可以位于芯片的磁性随机存储器204内，数据存储区201可以位于芯片的除磁性随机存储器204以外的区域。图3为数据存储区201位于security 207内，感应区202位于芯片的磁性随机存储器204的结构示意图。
如图4所示，数据存储区201和感应区202均位于芯片的系统内存203的磁性随机存储器204的情况下，数据存储区201中的第二磁性隧道结的直径尺寸大于感应区202中的第一磁性隧道结的直径尺寸。数据存储区201中包含多个第二磁性隧道结，每个第二磁性隧道结的直径尺寸相同，感应区202中包含多个第一磁性隧道结，每个第一磁性隧道结的直径尺寸相同。感应区202中的每个第一磁性隧道结在晶圆进行刻蚀后，在对多个第一磁性隧道结进行等离子体处理前，每个第一磁性隧道结的感应温度为第一温度值，和/或，抗磁场能力为第一磁场强度。对多个第一磁性隧道结进行K次等离子体处理后，每个第一磁性隧道结的感应温度包括K+1个温度值，和/或，抗磁场能力包括K+1个磁场强度，K为正整数。这里，采用的等离子体处理的方式仅是举例说明，本申请并不限定确定多个温度值和多个磁场强度的具体实现方式。
示例性的，假设图4的感应区202中的任一个第一磁性隧道结在晶圆进行刻蚀后，第一磁性隧道结的感应温度为T1，和/或，抗磁场强度为磁场强度1。在第一磁性隧道结的感应温度为T1，和/或，抗磁场强度为磁场强度1的基础上，对第一磁性隧道结继续进行一次等离子体处理，使得第一磁性隧道结的感应温度包括T1、T2，和/或，抗磁场强度包括磁场强度1、磁场强度2。依次类推，在对第一磁性隧道结继续进行m次等离子体处理，使得第一磁性隧道结的感应温度包括T1、T2、…、T(m+1)，和/或，抗磁场强度包括磁场强度1、磁场强度2、…、磁场强度m+1，m为正整数。这里，感应的温度值的数量和/或抗磁场能力的磁场强度的数量是根据等离子体处理的次数确定的。
本申请提供的实施例中，第一磁性隧道结在晶圆进行刻蚀后，通过增加一层灯罩，也即通过等离子体处理来减少第一磁性隧道结的自由层磁各向异性能Hk，进而使得感应区202中的第一磁性隧道结的抗磁场能力更弱、数据信息保留时间更短，因此感应区202中的第一磁性隧道结可以感应多个温度值和/或多个抗磁场能力的磁场强度。
如图5所示，数据存储区201和感应区202均位于芯片的系统内存203的磁性随机存储器204的情况下，感应区202中的磁性隧道结阵列包括第1个磁性隧道结子阵列、第2个磁性隧道结子阵列、第3个磁性隧道结子阵列、…、第n个磁性隧道结子阵列。同一磁性隧道结子阵列中的第一磁性隧道结的直径尺寸相同，不同的磁性隧道结子阵列中的第一磁性隧道结的直径尺寸不同。由于不同直径尺寸的第一磁性隧道结的感应温度不同，和/或，抗磁场能力不同，因此根据n确定感应区202的感应温度值的数量和/或抗磁场能力的磁场强度的数量，n为正整数。例如，图5中的第1个磁性隧道结子阵列中的第一磁性隧道结的感应温度为T1和/或抗磁场强度为磁场强度1，第2个磁性隧道结子阵列中的第一磁性隧道结的感应温度为T2和/或抗磁场强度为磁场强度2，第n个磁性隧道结子阵列中的第一磁性隧道结的感应温度为Tn和/或抗磁场强度为磁场强度n。
可选的，上述n个磁性隧道结子阵列可以按照包含的第一磁性隧道结的直径尺寸排列。如图5所示的按照各个磁性隧道结子阵列中包含的第一磁性隧道结的直径尺寸从上到下越来越大排列。这里，也可以按照各个磁性隧道结子阵列中包含的第一磁性隧道结的直径尺寸从上到下越来越小排列。在此仅是举例说明，本申请并不限定感应区202中的磁性隧道结阵列的具体排列方式。
本申请的一实施例中，芯片还包括：处理器。当芯片初始化时，在感应区202和处理器中预存设定数据，在感应区202基于感应到的温度值大于预设温度阈值和/或感应到的磁场强度大于预设磁场强度阈值的情况下，预存在感应区202中的设定数据会发生变化，由设定数据变更为感应数据，此时通过处理器获取感应区202中的感应数据。当处理器获取到的感应数据与设定数据不同时，在处理器中生成芯片的失效记录。并通过处理器将芯片的失效记录发送给数据存储区201，在数据存储区201中对接收到的芯片的失效记录进行存储。
示例性的，假设芯片初始化时，感应区中预存的设定数据为1234。在感应区基于感应到的温度值20摄氏度大于预设温度阈值18摄氏度和/或感应到的磁场强度6000奥斯特大于预设磁场强度阈值5000奥斯特的情况下，预存在感应区202中的设定数据1234会发生变化，由设定数据1234变更为感应数据123。那么当处理器获取到的感应数据为123时，在处理器中生成芯片的失效记录。并通过处理器向内置芯片的电子设备发送芯片失效的提醒信息。这里，感应区的信息读取频率可以是1秒/次。电子设备可以是物联网(IOT，Internet ofthings)产品中的任一种。
本申请通过在芯片中划分出感应区，利用感应区中的第一磁性隧道结对磁场和/或温度的灵敏度，对芯片所处位置的磁场和温度进行感应，进而可以及时、准确确定芯片的失效位置，提醒用户。
本申请实施例还提供了一种电子设备，包括如以上实施例提供的芯片和电路板，该芯片设置于电路板上。
基于本申请实施例提供的芯片，本申请还提供一种记录芯片失效的方法，该方法应用于如上面描述的芯片。其中，芯片的感应区和处理器中预存设定数据，如图6所示，方法包括以下步骤：
S601，获取感应区中的感应数据，其中感应数据为感应区基于感应到的温度和/或磁场强度、以及设定数据确定的；
S602，当获取到的感应数据与设定数据不同时，生成芯片的失效记录；
S603，将芯片的失效记录发送给芯片的数据存储区，以使数据存储区存储芯片的失效记录。
本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，当计算机指令被芯片中的处理器执行时，可以使得图6所示的记录芯片失效的方法被执行。
本申请实施例还提供一种计算机程序产品，包括计算机指令，当计算机指令被芯片中的处理器执行时，可以使得图6所示的记录芯片失效的方法被执行。
也就是说，本申请提供的记录芯片失效的方法还可以实现为一种程序产品的形式，其包括程序代码，当程序代码在计算机设备上或电路产品上运行时，程序代码用于使计算机设备执行本说明书上述描述的记录芯片失效的方法中的步骤。
此外，尽管在附图中以特定顺序描述了本申请方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种芯片，其特征在于，包括：数据存储区和感应区；其中，所述感应区中的第一磁性隧道结的磁场灵敏度高于所述数据存储区中的第二磁性隧道结的磁场灵敏度，和/或，所述第一磁性隧道结的温度灵敏度高于所述第二磁性隧道结的温度灵敏度；
所述数据存储区用于存储数据；
所述感应区用于对所述芯片的磁场和/或温度进行感应，生成感应数据。
2.如权利要求1所述的芯片，其特征在于，所述第二磁性隧道结和所述第一磁性隧道结为同一晶圆在刻蚀过程中设置同一光刻掩膜得到的磁性隧道结。
3.如权利要求1或2所述的芯片，其特征在于，所述第二磁性隧道结和所述第一磁性隧道结在同一晶圆进行刻蚀后，在所述第一磁性隧道结的直径尺寸和所述第二磁性隧道结的直径尺寸相同的情况下，对所述第一磁性隧道结进行等离子体处理。
4.如权利要求1-3任一项所述的芯片，其特征在于，所述感应区中包含多个第一磁性隧道结，每个第一磁性隧道结的直径尺寸相同；
在对所述多个第一磁性隧道结进行等离子体处理前，每个第一磁性隧道结的感应温度为第一温度值，和/或，抗磁场能力为第一磁场强度；
对所述多个第一磁性隧道结进行K次等离子体处理后，每个第一磁性隧道结的感应温度包括K+1个温度值，和/或，抗磁场能力包括K+1个磁场强度，K为正整数。
5.如权利要求1-3任一项所述的芯片，其特征在于，所述感应区包括磁性隧道结阵列；所述磁性隧道结阵列包括n个磁性隧道结子阵列，每个磁性隧道结子阵列中包含至少一个第一磁性隧道结；同一磁性隧道结子阵列包含的第一磁性隧道结的直径尺寸相同，不同磁性隧道结子阵列包含的第一磁性隧道结的直径尺寸不同；
其中，不同直径尺寸的第一磁性隧道结的感应温度不同，和/或，抗磁场能力不同，n为正整数。
6.如权利要求5所述的芯片，其特征在于，所述n个磁性隧道结子阵列是按照包含的第一磁性隧道结的直径尺寸排列的。
7.如权利要求1-6任一项所述的芯片，其特征在于，所述芯片还包括：处理器；
所述处理器，用于获取所述感应区中的感应数据；当获取到的所述感应数据与设定数据不同时，生成所述芯片的失效记录；并将所述芯片的失效记录发送给所述数据存储区；
所述数据存储区，还用于存储所述芯片的失效记录。
8.如权利要求1-7任一项所述的芯片，其特征在于，所述数据存储区和所述感应区位于所述芯片的磁性随机存储器内。
9.如权利要求1-7任一项所述的芯片，其特征在于，所述数据存储区位于所述芯片的磁性随机存储器内，所述感应区位于所述芯片中除所述磁性随机存储器以外的区域；或者
所述感应区位于所述芯片的磁性随机存储器内，所述数据存储区位于所述芯片中除所述磁性随机存储器以外的区域。
10.一种电子设备，其特征在于，包括如权利要求1-9任一项所述的芯片和电路板，所述芯片设置于所述电路板上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211044805.7A CN117672285A (zh) | 2022-08-30 | 2022-08-30 | 一种芯片及电子设备 |
| PCT/CN2023/096501 WO2024045705A1 (zh) | 2022-08-30 | 2023-05-26 | 一种芯片及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211044805.7A CN117672285A (zh) | 2022-08-30 | 2022-08-30 | 一种芯片及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117672285A true CN117672285A (zh) | 2024-03-08 |
Family
ID=90066762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211044805.7A Pending CN117672285A (zh) | 2022-08-30 | 2022-08-30 | 一种芯片及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117672285A (zh) |
| WO (1) | WO2024045705A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999339B2 (en) * | 2003-04-22 | 2006-02-14 | Micron Technology, Inc. | Integrated circuit including sensor to sense environmental data, method of compensating an MRAM integrated circuit for the effects of an external magnetic field, MRAM integrated circuit, and method of testing |
| JP2007513502A (ja) * | 2003-11-24 | 2007-05-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 磁界センサを有するｍｒａｍチップの不均一シールド |
| US7692956B2 (en) * | 2005-10-03 | 2010-04-06 | Nec Corporation | Magnetic random access memory |
| US9257167B2 (en) * | 2014-03-13 | 2016-02-09 | Katsuyuki Fujita | Resistance change memory |
| US10529400B1 (en) * | 2018-07-27 | 2020-01-07 | Nxp Usa, Inc. | Magnetic attack detection in a magnetic random access memory (MRAM) |
| US10921390B2 (en) * | 2019-05-31 | 2021-02-16 | Nxp Usa, Inc. | Magnetic attack detection in a magnetic random access memory (MRAM) |
-
2022
- 2022-08-30 CN CN202211044805.7A patent/CN117672285A/zh active Pending
-
2023
- 2023-05-26 WO PCT/CN2023/096501 patent/WO2024045705A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024045705A9 (zh) | 2024-04-04 |
| WO2024045705A1 (zh) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3044793B1 (en) | Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions | |
| EP2601655B1 (en) | Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction | |
| EP3022738B1 (en) | Resistance-based memory cells with multiple source lines | |
| US9824735B1 (en) | System and method to generate a random number | |
| US20220091938A1 (en) | Semiconductor device with modified command and associated methods and systems | |
| CN105390481A (zh) | 半导体器件 | |
| US11687406B2 (en) | Semiconductor device with user defined operations and associated methods and systems | |
| JP6793044B2 (ja) | 不揮発性メモリ装置 | |
| KR20170033383A (ko) | 자기장-지원 메모리 동작 | |
| KR20170092177A (ko) | 시스템 온 칩 및 그것의 동작 방법 | |
| EP4055608A1 (en) | Semiconductor device with secure access key and associated methods and systems | |
| US7411814B2 (en) | Programmable magnetic memory device FP-MRAM | |
| CN112997147A (zh) | 实施于存储器中的向量寄存器 | |
| CN117672285A (zh) | 一种芯片及电子设备 | |
| CN108496222A (zh) | 控制功能模式和测试模式之间的转换 | |
| US20120218815A1 (en) | Magnetic Random Access Memory (MRAM) Read With Reduced Disburb Failure | |
| JP2007513502A (ja) | 磁界センサを有するｍｒａｍチップの不均一シールド | |
| US20060151618A1 (en) | Multi-chip devices, circuits, methods, and computer program products for reading programmed device information therein | |
| US20230059620A1 (en) | eFUSE ONE-TIME PROGRAMMABLE MEMORY WITH INTER INTEGRATED CIRCUIT (I2C) COMMUNICATION AND OPERATION METHOD THEREOF | |
| TW200531063A (en) | Method and device for preventing erroneous programming of a magnetoresistive memory element | |
| US11776606B2 (en) | Sensing scheme for STT-MRAM using low-barrier nanomagnets | |
| JP2005026694A (ja) | 磁気メモリデバイス | |
| CN110633777B (zh) | 一种物理不可复制功能标签产生方法及电路 | |
| CN110998729A (zh) | 使用与存储器集成的逻辑来执行后台功能 | |
| US10854261B1 (en) | Efficient thermally-assisted switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |