CN110998729A - 使用与存储器集成的逻辑来执行后台功能 - Google Patents

Abstract

提供了用于执行后台功能的与存储器集成的逻辑以及相关方法。存储器中的方法包括：响应于来自与存储器分离的主机的请求，发起后台功能的处理。方法还包括自动地监测存储器以检测需要使用存储器的多个存储单元中的至少一个存储单元或存储器的至少一个数据路径的任何标准操作是否正在被执行。方法还包括：当需要使用存储单元或存储器的数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑部分被提供并且被配置为仅对后台功能进行处理的资源，否则自动地挂起后台功能的处理。

Description

使用与存储器集成的逻辑来执行后台功能

背景技术

传统的计算系统包括可以被耦合到诸如动态随机存取存储器(DRAM)的存储器的CPU。CPU在DRAM上执行读取/写入操作来访问DRAM中存储的数据。作为这些操作的一部分，CPU可以经由DRAM控制器向DRAM发布命令。DRAM可以基于其时序规范来处理命令，并将数据提供给CPU或存储由CPU提供的数据。

发明内容

在一个示例中，本公开涉及存储器中的方法，存储器具有多个存储单元，被配置为基于由标准主体发布的至少一个规范来执行标准操作。方法可以包括：使用与存储器集成的逻辑，响应于来自与存储器分离的主机的请求，发起后台功能的处理。方法可以还包括在使用与存储器集成的逻辑对后台功能进行处理期间，自动地监测存储器，以检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行。方法可以还包括：当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则自动地挂起后台功能的处理。

在另一示例中，本公开涉及存储器，该存储器具有多个存储单元以及与存储器集成的逻辑，其中存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作。与存储器集成的逻辑可以被配置为响应于来自与存储器分离的主机的请求，发起对后台功能的处理。与存储器集成的逻辑可以还被配置为在后台功能的处理期间，自动地监测存储器来检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行。与存储器集成的逻辑可以还被配置为当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则地自动挂起后台功能的处理。

在另一示例中，本公开涉及具有多个存储单元以及与存储器集成的逻辑的存储器，其中存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作。存储器还可以被配置为以第一模式操作以及以第二模式操作。在第一模式中，存储器可以被配置为：响应于来自与存储器分离的主机的第一请求，在使用与存储器集成的逻辑对第一后台功能进行处理期间，发起对第一后台功能的处理；自动地监测存储器，以检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行；以及当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则自动地挂起对第一后台功能的处理。在第二模式中，存储器可以被配置为：响应于来自与存储器分离的主机的第二请求，发起第二后台功能的处理；响应于来自主机的第三请求，挂起第二后台功能的处理；以及响应于来自主机的第四请求，恢复第二后台功能的处理。

附图说明

本公开通过示例的方式示出并且不受附图的限制，在附图中，相同的附图标记指示相同的元素。为了简单和清楚起见，图示了图中的元素，并且元素不一定按比例绘制。

图1示出了根据一个示例的具有增强型逻辑和控制的存储器的图；

图2示出了根据一个示例的包括可用于在后台中执行功能的存储器的系统的图；

图3示出了根据一个示例的包括具有增强型逻辑和控制的存储器的系统的图；

图4示出了根据一个示例的用于在存储器中执行后台功能的方法的流程图；以及

图5示出了根据一个示例的示出与存储器有关的步骤的另一流程图。

具体实施方式

本公开中描述的示例涉及具有可以用于在后台中执行功能的增强型逻辑和控制的存储器和系统。作为示例，可以在不发布由标准主体(例如，JEDEC)发布的命令的情况下后台功能被执行。某些示例涉及诸如动态随机存取存储器(DRAM)的存储器。DRAM通常被耦合到主机(诸如，CPU、GPU或另一类型的处理器)，用于为程序和数据提供非易失性存储器存储。在许多情况下，由于CPU的限制，可以使用若干DRAM读取循环从DRAM读取数据，并且在使用CPU执行计算功能之后，可以使用若干DRAM写入循环将结果或任何其他相关数据写回到DRAM。这样的I/O操作是耗电的。至少由于这个原因，需要更好地管理CPU和DRAM之间的责任分工。本公开中的某些示例涉及使用包含在存储器(例如，DRAM)中的逻辑来执行功能。可以在后台中适时地执行功能，使得不影响由DRAM执行的正常读取/写入操作。作为示例，可以在诸如读取/写入操作的正常操作之间的间隙期间执行功能。有利的是，因为不需要通过DRAM的接口进行单独的读取写入操作(例如，I/O操作)，可以在后台执行长时间运行的功能，同时消耗较少的功率；并且一旦完成长时间运行的功能，就可以通过一个额外的操作来回读结果。在该示例中，长时间运行功能的结果一旦完成，其将被存储在DRAM本身中。在一个示例中，DRAM内部的增强型逻辑和控制可以跟踪指示DRAM操作的开始和完成的信号的状态。这些信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。在一个示例中，增强型逻辑和控制可以基于由主机(例如，CPU)发起的某些新的DRAM命令来发起任务(例如，启动新的后台功能)。可以基于现有DRAM信号(例如，RAS、CAS、CKE或WE)的新组合来发起这样的命令，并且可以基于与DRAM相关联的模式寄存器中包含的新比特来控制这样的后台功能。作为示例，增强型逻辑和控制可以经由标准的LOAD MODE命令来访问模式寄存器(例如，MR0至MR3)。

图1示出了根据一个示例的存储器100(具有增强型逻辑和控制)的图。在一个示例中，存储器100可以是动态随机存取存储器(DRAM)芯片。存储器100可以包括控制逻辑110、核心存储体112和114、存储体地址端子(BA[0：n])116、地址端子(A[0：n])118、地址锁存器(例如，ADDR IN)120、地址级122、I/O块130、读取锁存器132和134、多路复用器136、写入级和驱动器146、多路复用器144、输入/输出引脚(DQ[0：n])138和写输入FIFO142。存储器100还可以包括耦合到多路复用器152的增强型逻辑和控制150。存储器100可以经由存储体地址端子(BA[0：n])116、地址端子(A[0：n])118和地址级122接收与存储在核心存储体112和/或114中的数据相对应的地址信息。地址信息可用于选择芯片上的存储器位置。通过以多路复用的方式断言行和列地址，可以将地址端子用于行和列地址选择。地址端子和核心存储体的数目和组织可以取决于存储器的大小和组织。在RAS或CAS激活时，每个地址端子处出现的电压电平可以分别地确定行或列地址。地址信息可以对应于读取或写入操作。响应于读取操作，存储器100可以经由I/O块130、读取锁存器132和134以及多路复用器136将数据提供给输入/输出引脚(DQ[0：n])138。作为读取操作的一部分，步骤的某些序列可能发生，包括：(1)经由地址端子提供行地址；(2)通过将RAS信号的状态从高电平变为低电平来断言RAS信号；(3)在断言CAS信号后经由地址端子提供列地址；以及(4)在一定时间(由存储器时序规范规定)之后，一旦数据出现在输入/输出端子上，就将RAS信号和CAS信号改变到无效级。这些步骤可以在存储器规范施加的时序约束内被执行。写入操作可能导致数据经由写输入FIFO 142、写入级和驱动器146以及I/O块130被提供给存储器。作为写入操作的一部分，某些步骤序列可能发生，包括：(1)经由地址端子提供行地址；(2)通过将RAS信号的状态从高电平变为低电平来断言RAS信号；(3)在断言CAS信号后，经由地址端子提供列地址；(4)经由输入/输出端子将数据提供给存储器，并将RAS信号和CAS信号改变为无效级。这些步骤可以在存储器规范施加的时序约束内执行。在控制逻辑110的控制下的数据可以被写入相应的存储体。

继续参考图1，增强型逻辑和控制150可以包括至少一个算术逻辑单元(ALU)来执行诸如加、计数、比较、按位AND、移位和按位XOR的操作。增强型逻辑和控制150还可以包括寄存器(包括通用计数器、下一地址值寄存器、CRC值寄存器以及用于存储中间值的其他寄存器)。增强型逻辑和控制150还可以包括数据路径和接口，以读取传入的写入数据并将经计算的数据提供给核心存储体或存储器的输入/输出引脚。并入增强型逻辑和控制150中的至少一个控制器可以包括执行以下功能的逻辑：(1)接收常规外部命令和增强型外部命令，(2)将传入的地址传递到与存储器相关联的解码逻辑，(3)将传入的数据传递到针对常规命令的相应核心存储器，(4)从核心存储体接收数据，(5)在内部生成读写操作，(6)生成新地址并将其提供给解码逻辑，以及(7)在不干扰存储器操作的时序的情况下，利用在后台中进行的多个内部读取和写入执行复杂操作。备选地，存储器100可以提供以可预测的方式修改标准接口时序来适应后台操作的模式。作为示例，可以通过将额外的时钟延迟添加到诸如tRD和tRD-WR的参数来修改DRAM的标准接口时序。

仍然参考图1，增强型逻辑和控制150可以被配置为监测指示DRAM操作的开始和完成(例如，当存储器100是DRAM时)的信号的状态。这样的信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。在某些示例中，增强型逻辑和控制150可以被配置为监测需要改变存储器100中的存储单元的状态的任何操作是否已完成。作为示例，增强型逻辑和控制150可以被配置为检测存储器100是在执行写入操作还是读取操作。在一个示例中，增强型逻辑和控制150可以基于由主机(例如，CPU)发起的某些新的DRAM命令来发起任务(例如，启动新的后台功能)。可以基于现有DRAM信号(例如，RAS、CAS、CKE或WE)的新组合并基于利用与DRAM相关联的模式寄存器使用的新比特来发起这样的命令。作为示例，增强型逻辑和控制150可以经由标准的LOAD MODE命令来访问模式寄存器(例如，MR0至MR3)。增强型逻辑和控制150可以被配置为使用其计算资源(包括存储器100的寄存器和存储资源)来处理功能。示例功能包括但不限于：查找第一事件(occurrence)、计数事件、校验和功能、清除为常量、测试常量、读取掩码、常量写入掩码以及检错和纠错。

在一个示例中，增强型逻辑和控制150可以被配置为以两种不同的模式来操作存储器100。在第一模式中，在主机(例如，耦合至存储器100的CPU)向存储器100发布指令或命令以在后台运行某些功能之后，存储器100可以在没有来自主机的附加指令的情况下适时地在后台运行这些功能。在第二模式中，主机可以完全控制何时允许存储器100在后台运行任何功能。作为示例，在第一模式中，增强型逻辑和控制150可以被配置为跟踪在后台运行的功能的状态。增强型逻辑和控制150还可以被配置为挂起在后台运行的功能并恢复在后台运行的功能。增强型逻辑和控制150可以通过跟踪指示DRAM操作(例如，当存储器100是DRAM时)的开始和完成的信号的状态来实现此目的。这些信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。因此，作为示例，增强型逻辑和控制150可以被配置为监测RAS和CAS信号的状态。如果在某个预先配置的时间量内，这些信号不激活，则增强型逻辑和控制150可以发起或恢复主机已请求存储器100执行的功能。在一个或多个功能的处理期间生成的任何中间结果可以被存储在与存储器100相关联的内部寄存器中。主机可以跟踪功能的状态，或者增强型逻辑和控制150可以被配置为跟踪功能的状态。

在第二模式中，主机可以完全控制何时允许存储器100在后台运行任何功能。在一个示例中，完全控制可以包括：仅主机被允许使用存储器100来发起或恢复正在运行的后台功能。在一个示例中，主机可以被配置为经由至少一个信号向存储器100指示何时发起或恢复后台功能。作为示例，主机可以使用针对存储器100的时钟使能(CKE)信号线来断言某些信号序列或信号类型。在另一示例中，主机可以断言包括控制和地址信号的信号组合来向存储器100指示何时发起或恢复后台功能。在一个或多个功能的处理期间生成的任何中间结果可以被存储在与存储器100相关联的内部寄存器中。主机可以跟踪功能的状态。虽然图1示出了以某种方式布置的存储器100的一定数目的组件，但是可以存在不同布置的更多或更数目量的组件。作为示例，增强型逻辑和控制150可以以各种方式与存储器100集成。一个方式是在与存储器相同的芯片上形成逻辑。备选地，可以通过将逻辑与存储器紧密耦合来集成逻辑部分。关于图2描述了将逻辑与存储器集成的其他方式。

图2示出了系统200的图，系统200包括可以用于在后台执行功能的存储器。系统200可以包括连接至中介层220的封装衬底210。中介层220还可以被连接到DRAM逻辑管芯230和主机280。主机280可以是图形处理器单元(GPU)、中央处理单元(CPU)、或片上系统(SOC)。诸如DRAM管芯240、DRAM管芯250、DRAM管芯260和DRAM管芯270的存储管芯可以被堆叠在DRAM逻辑管芯230的顶部。DRAM逻辑管芯230可以包括组件(例如，PHY 232)，并且主机280还可以包括类似的组件(例如，PHY 282)。这些组件可以用于通过中介层220物理地互连。DRAM逻辑管芯230和所堆叠的DRAM管芯可以经由微凸块(Microbump)和硅通孔(TSV)互连。在该系统中，主机可以有利地将甚至更多的功能卸载到包括DRAM逻辑管芯230和所堆叠的DRAM管芯的存储器系统。因此，在一个示例中，每个DRAM管芯可以被类似地配置并且用作存储器100。附加地，每个DRAM管芯可以从DRAM逻辑管芯230接收附加的命令/指令。这样，DRAM逻辑管芯230可以提供关于后台功能何时被发起或在挂起后后台功能何时被恢复的控制。作为示例，DRAM逻辑管芯230可以控制与安全性或完整性检查有关的功能。在另一示例中，每个DRAM管芯可以是标准DRAM管芯，并且可以不具有任何增强型逻辑和控制功能。相反，如关于图1的存储器100所描述的所有增强型逻辑和控制功能都可以被包括在DRAM逻辑管芯230中。因此，系统可在第三模式下操作，在第三模式中，后台功能的控制在DRAM逻辑管芯230与主机(例如，主机280)之间共享。尽管图2示出了以某种方式布置的系统200的一定数目的组件，但是可以存在不同布置的更多或更数目量的组件。作为示例，DRAM逻辑管芯和DRAM不需要被堆叠。类似地，尽管图2示出了用于将DRAM逻辑管芯、主机和DRAM管芯互连的中介层，但是也可以使用用于将逻辑与存储器集成的其他互连布置。作为示例，这些组件可以是可以安装在PCB或另一共享衬底上的封装件。主机和DRAM管芯也可以被并排封装在单个封装衬底中。

图3示出了根据一个示例的系统300的图。系统300示出了对应于系统200的附加细节。在一个示例中，系统300可以包括多个存储管芯(例如，HBM DRAM管芯380和HBM DRAM管芯390)。如图2所示，在系统的一个配置中，这些DRAM管芯可以被堆叠在DRAM逻辑管芯上。在一个示例中，系统300可以包括控制逻辑310、DRAM管芯380和390、存储体地址端子(BA[0：n])318、地址端子(A[0：n])316、地址锁存器(例如，ADDR IN)320、地址级322、多路复用器352、基本高速缓存370、增强型逻辑和控制350、输入/输出引脚(DQ[0：m-1]336和DQ[m：n]338)。系统300可以经由存储体地址端子(BA[0：n])318、地址端子(A[0：n])316和地址级322接收与被存储在DRAM管芯中的数据相对应的地址信息。地址信息可以用于选择DRAM管芯和芯片上的存储器位置。通过以多路复用的方式断言行和列地址，地址端子可以用于行和列地址选择。地址端子的数量和组织可以取决于存储器的大小和组织。

继续参考图3，增强型逻辑和控制350可以包括至少一个算术逻辑单元(ALU)来执行诸如加、计数、比较、按位AND、移位和按位XOR的操作。增强型逻辑和控制350还可以包括寄存器(包括通用计数器、下一地址值寄存器、CRC值寄存器和用于存储中间值的其他寄存器)。增强型逻辑和控制350还可以包括数据路径和接口，以读取传入的写入数据并将经计算的数据提供给核心存储体或存储器的输入/输出引脚。并入增强型逻辑和控制350中的至少一个控制器可以包括执行以下功能的逻辑：(1)接收常规外部命令和增强型外部命令，(2)将传入的地址传递到与存储器相关联的解码逻辑，(3)将传入的数据传递到常规命令的相应核心存储体，(4)从核心存储体接收数据，(5)在内部生成读写操作，(6)生成新地址并将其提供给解码逻辑，以及(7)在不干扰存储器操作的时序的情况下，利用在后台中的多个内部读取和写入，执行复杂命令。

仍然参考图3，增强型逻辑和控制350可以被配置为监测指示DRAM操作的开始和完成的信号的状态，DRAM操作与作为系统300的一部分包括的任何DRAM管芯相关联。这样的信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM外部接口接收或发送的其他DRAM信号。在某些示例中，增强型逻辑和控制350可以被配置为监测需要改变与任何DRAM相关联的存储单元的状态的任何操作是否已完成。作为示例，增强型逻辑和控制350可以被配置为检测DRAM管芯中的任一个是否正在执行写入操作或读取操作。在一个示例中，增强型逻辑和控制350可以基于由主机(例如，CPU)发起的某些新的DRAM命令来发起任务(例如，启动新的后台功能)。可以基于现有DRAM信号(例如，RAS、CAS、CKE或WE)的新组合并基于利用与DRAM相关联的模式寄存器使用的新比特来发起这样的命令。作为示例，增强型逻辑和控制350可以经由标准的LOAD MODE命令来访问模式寄存器(例如，MR0至MR3)。增强型逻辑和控制350可以被配置为使用位于图2的DRAM逻辑管芯230上的计算资源和存储资源来处理功能。示例功能包括但不限于：查找第一事件、计数事件、校验和功能、清除为常量、测试常量、读取掩码、常量写入掩码以及检错和纠错。尽管图3示出了以某种方式布置的系统300的一定数目的组件，但是可以存在不同布置的更多或更少数量的组件。

在一个示例中，在主机(例如，主机280)发起指令或命令以在后台运行某些功能之后，增强型逻辑和控制350可以在没有来自主机的附加指令的情况下在后台适时地运行功能。增强型逻辑和控制350可以被配置为跟踪在后台运行的功能的状态。增强型逻辑和控制350还可以被配置为挂起在后台运行的功能并恢复在后台运行的功能。增强型逻辑和控制350可以通过跟踪指示任何DRAM操作的开始和完成的信号的状态来实现这一点。这样的信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。因此，作为示例，增强型逻辑和控制350可以被配置为监测RAS和CAS信号的状态。如果在一定的预先配置的时间量内，这些信号不激活，则增强型逻辑和控制350可以发起或恢复主机已请求执行的功能。备选地，增强型逻辑和控制350可以被配置为监测与DRAM相关联的字线或位线的状态，以确定何时发起或恢复功能。在一个或多个功能的处理期间生成的任何中间结果可以被存储在与增强型控制和逻辑350相关联的内部寄存器中。主机可以跟踪功能的状态或者增强型逻辑和控制350可以被配置为跟踪功能的状态。

图4示出了根据一个示例的方法的流程图。在一个示例中，在该方法中描述的步骤可以通过位于诸如DRAM的存储器中的增强型逻辑和控制来执行。步骤402可以包括使用与存储器(例如，DRAM)集成的逻辑，响应于来自与存储器分离的主机的请求来发起后台功能的处理。因此，CPU可以请求DRAM执行除正常读取或写入操作之外的后台功能。如前所述，与存储器集成的逻辑(例如，嵌入在DRAM中的逻辑)可以在适当的时间开始运行后台功能。如关于图5所讨论的，由于与新的前台命令的资源冲突，功能代码步骤中的任一个都可以被延迟。如前所述，功能中的任一个可以是“查找第一事件”功能。该功能可以包括在地址的指定范围内搜索第一地址，其中比特模式与某个期望长度的参考模式匹配。为了简单起见，在此假设模式长度是行长度的2分之一的幂(例如，1/2或1/4)。下表1中显示了功能输入和功能代码的一个示例：

表1

另一功能可以是计数事件功能，可以包括搜索指定的地址范围并计算比特模式与某个长度的参考模式匹配的次数。下表2中示出了功能代码的一个示例：

表2

另一功能可以是直方图功能，可以包括搜索指定的地址范围并对落入少量范围(“箱”)中的每个范围内的项长度(itemLength)比特模式的数量进行计数。下表3中示出了功能输入和功能代码的一个示例：

表3

也可以对加密数据执行以上任何功能中的任一个。为此，DRAM中的增强型逻辑和控制还可以包括：(1)电熔丝，用于存储一个或多个主密钥，主密钥在系统配置期间的一次编程中进行编程；以及(2)寄存器，用于存储加密密钥。附加地，主机可能需要向DRAM发布命令，以允许主机发送经包装的加密密钥。DRAM可以使用主密钥打开这些经包装的加密密钥并将其存储。此外，后台操作可以被限制为根据所使用的密码算法正确对齐的地址范围(例如256或512字节)。最后，作为功能代码的一部分，每当调用读取功能时，可能都需要使用ReadAndDecrypt进行替换(使用适当的存储的加密密钥)。

可以处理的另一功能是校验和功能。该功能可以包括：生成作为写入操作的一部分的校验和代码(例如，循环冗余校验(CRC)代码)，并且检查代码来确认起始地址和结束地址之间的任何比特都没有因为它们被写入而被修改。内容可以被加密。因此，CRC校验可以对加密内容和解密内容都起作用。先前描述的增强型逻辑和控制可以被扩展为包括用于存储预定数目的校验和的寄存器。寄存器可以被配置为使得只有主机可以在这些寄存器上直接地执行读取或写入操作。为了发起校验和，增强型逻辑和控制可以从主机接收安全命令，请求它生成用于StartAddr和EndAddr之间的区域的校验和。命令可以进一步指定使用哪个(哪些)校验和寄存器。如前所述，DRAM内部的增强型逻辑和控制可以在后台执行校验和功能。安全命令只可以由主机的信任根发起，并且增强型逻辑和控制可以是可以发起校验和功能的唯一硬件。如果在校验和功能的后台处理期间，写入了StartAddr和EndAddr之间的区域中的存储器位置(例如，使用非标准DRAM写入命令)，则可能生成错误。校验和操作的后台运行可以有利地提供增强的安全性。作为示例，以可编程间隔，增强型逻辑和控制可以针对相同的存储器区域重新生成校验和，代替存储新的值，它可以针对先前存储的值进行校验。如果校验失败，则增强型逻辑和控制可以要求DRAM可选地阻止从该区域进行的任何进一步读取(例如，返回全零或某个其他编程的常数值)。

除了上述功能之外，还可以在后台执行其他功能。表4提供了这样的功能的非详尽列表：

表4

在步骤404中，在功能的处理期间，与存储器集成(例如，嵌入在DRAM中)的逻辑可以监测存储器来检测需要使用存储器的至少一个存储器单元或存储器的至少一个数据路径的操作。如先前关于图1所描述的，增强型逻辑和控制150可以通过跟踪指示DRAM的操作(例如，当存储器100是DRAM时)的开始的信号的状态来实现此目的。这些信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。因此，作为示例，增强型逻辑和控制150可以被配置为监测RAS和CAS信号的状态。如果在某个预先配置的时间量内这些信号不激活，则增强型逻辑和控制150可以发起主机已请求存储器100执行的功能。备选地，增强型逻辑和控制150可以被配置为监测与存储器100相关联的字线或位线的状态，以确定何时发起功能。

步骤406可以包括：当需要使用存储器的至少一个存储单元的操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并且被配置为仅处理后台功能的资源，否则自动地挂起对功能的处理。方法可以还包括在需要使用存储器的至少一个存储单元或存储器的至少一个数据路径的操作完成之后，自动地恢复功能的处理。如先前关于图1所描述的，增强型逻辑和控制150可以通过跟踪指示DRAM(例如，当存储器100是DRAM时)的操作的开始的信号的状态来实现此目的。这些信号包括但不限于诸如行地址选通(RAS)、列地址选通(CAS)、时钟使能(CKE)的信号、其他DRAM内部信号或经由DRAM的外部接口接收或发送的其他DRAM信号。因此，作为示例，增强型逻辑和控制150可以被配置为监测RAS和CAS信号的状态。如果在某个预定的时间量内这些信号不激活，则增强型逻辑和控制150可以发起或恢复主机已请求存储器100执行的功能。备选地，增强型逻辑和控制150可以被配置为监测与存储器100相关联的字线或位线的状态，以确定何时恢复功能。

图5示出了根据一个示例的示出与存储器100有关的步骤的另一流程图。在步骤502中，例如DRAM的存储器可以等待命令。如果如在步骤510中，前台命令(例如，来自主机的读取或写入命令)由DRAM接收，则在步骤512中，DRAM(例如，增强型逻辑和控制)可以确定后台功能是否在运行。如果后台功能正在运行，则在步骤514中，增强型逻辑和控制可以确定这是否造成资源冲突。资源冲突可以涉及确定将由前台命令使用的任何DRAM资源是否正在由后台功能以将对前台命令的性能产生不利影响的方式使用。在步骤516中，增强型控制和逻辑可以延迟后台功能。在延迟之后或者如果在步骤512中没有检测到运行中的后台功能，则DRAM可以在步骤518中执行前台命令。

仍然参考图5，在DRAM等待接收命令时，它可以启动后台功能(例如，在步骤520中)。DRAM还可以包括处理新的前台命令的能力：获取前台结果(步骤530)。在接收该命令之后，增强型逻辑和控制可以确定后台功能是否正在运行(步骤532)。如果没有后台功能正在运行，则在步骤536中，增强型逻辑和控制可以返回后台结果。备选地，增强型逻辑和控制可以返回消息或状态(例如，“未完成”)。虽然图5以一定顺序描述了步骤，但是而不必以该顺序执行这些步骤。

总之，本公开涉及存储器中的方法，存储器具有多个存储单元，被配置为基于由标准主体发布的至少一个规范来执行标准操作。方法可以包括：使用与存储器集成的逻辑，响应于来自与存储器分离的主机的请求，发起后台功能的处理。方法可以还包括在使用与存储器集成的逻辑对后台功能进行处理期间，自动地监测存储器来检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行。方法可以还包括：当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则自动地挂起后台功能的处理。

方法还可以包括(1)在需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作完成之后；或(2)在解决标准操作和后台功能之间的资源冲突时，自动地恢复后台功能的处理。方法还可以包括：响应于来自主机的恢复请求，(1)在需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作完成之后，或者(2)在解决标准操作和后台功能之间的资源冲突时，恢复后台功能的处理。

监测存储器来检测任何标准操作是否需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径可以包括监测与标准操作的至少一个子集相对应的至少一个信号的状态。

方法还可以包括在后台功能被恢复之后，在不中断的情况下自动地执行后台功能。后台功能可以从由以下各项组成的组中选择：查找第一事件功能、计数事件功能、校验和功能、清除为常量功能、测试常量功能、读取掩码功能、常量写入掩码功能以及检错和纠错功能。

方法还可以包括：存储器从主机接收非标准前台命令，并且存储器响应于非标准前台命令，在完成后台功能的处理时，向主机提供由后台功能的处理生成的任何结果。

在另一个示例中，本公开涉及具有多个存储单元以及与存储器集成的逻辑的存储器，其中存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作。与存储器集成的逻辑可以被配置为响应于来自与存储器分离的主机的请求，发起对后台功能的处理。与存储器集成的逻辑还可以被配置为在后台功能的处理期间，自动地监测存储器，以检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行。与存储器集成的逻辑可以还被配置为当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则自动地挂起后台功能的处理。

与存储器集成的逻辑还可以被配置为(1)在需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作完成之后；或(2)在解决标准操作和后台功能之间的资源冲突时，自动地恢复后台功能的处理。与存储器集成的逻辑还可以被配置为：响应于来自主机的恢复请求，(1)在需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作完成之后，或者(2)在解决标准操作和后台功能之间的资源冲突时，恢复后台功能的处理。

与存储器集成的逻辑还可以被配置为监测与标准操作的至少一个子集相对应的至少一个信号的状态。与存储器集成的逻辑还可以被配置为在后台功能被恢复之后，在不中断的情况下，自动地执行后台功能。后台功能可以从由以下各项组成的组中选择：查找第一事件功能、计数事件功能、校验和功能、清除为常量功能、测试常量功能、读取掩码功能、常量写入掩码功能以及检错和纠错功能。与存储器集成的逻辑可以还被配置为从主机接收非标准前台命令，并且响应于非标准前台命令，在完成后台功能的处理时，向主机提供由后台功能的处理生成的任何结果。

在另一示例中，本公开涉及具有多个存储单元以及与存储器集成的逻辑的存储器，其中存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作。存储器可以还被配置为以第一模式操作以及以第二模式操作。在第一模式中，存储器可以被配置为：响应于来自与存储器分离的主机的第一请求，在使用与存储器集成的逻辑对第一后台功能进行处理期间，发起对第一后台功能的处理；自动地监测存储器，以检测需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的任何标准操作是否正在被执行；以及当需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作被检测到时，除非后台功能的处理仅需要作为与存储器集成的逻辑的一部分提供并被配置为仅对后台功能进行处理的资源，否则自动地挂起对第一后台功能的处理。在第二模式中，存储器可以被配置为：响应于来自与存储器分离的主机的第二请求，发起第二后台功能的处理；响应于来自主机的第三请求，挂起第二后台功能的处理；以及响应于来自主机的第四请求，恢复第二后台功能的处理。

存储器可以还被配置为(1)在需要使用存储器的多个存储单元中的至少一个或存储器的至少一个数据路径的标准操作完成之后；或(2)在解决标准操作和后台功能之间的资源冲突时，自动地恢复后台功能的处理。在第一模式中，存储器还可以被配置为监测与标准操作的至少一个子集相对应的至少一个信号的状态。在第一模式中，存储器还可以被配置为监测存储器的字线或位线的状态。

后台功能可以从由以下各项组成的组中选择：查找第一事件功能、计数事件功能、校验和功能、清除为常量功能、测试常量功能、读取掩码功能、常量写入掩码功能以及检错和纠错功能。附加地，在第一模式和第二模式中，存储器还可被配置为从主机接收非标准前台命令，并且在相应的后台功能的处理完成之后，响应于非标准前台命令而向主机提供由第一后台功能或第二后台功能的处理生成的任何结果。

应理解，本文描述的方法、模块和组件仅是示例性的。备选地或附加地，本文描述的功能可以至少部分地由一个或多个硬件逻辑组件执行。例如但不限于，可以使用的例示性类型的硬件逻辑组件包括现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等。在抽象但仍然明确的意义上，将实现相同功能的组件布置有效地“关联”，使得实现期望的功能。因此，本文中组合以实现特定功能的任何两个组件可以被视为彼此“关联”，使得实现期望的功能，而与架构或中间组件无关。同样，如此关联的任何两个组件也可以视为彼此“可操作地连接”或“耦合”来实现期望的功能。

与本公开中描述的一些示例相关联的功能还可以包括存储在非暂时性介质中的指令。如本文所用，术语“非暂时性介质”指代存储使得机器以特定方式操作的数据和/或指令的任何介质。示例性非暂时性介质包括非易失性介质和/或易失性介质。非易失性介质包括例如硬盘、固态驱动、磁盘或磁带、光盘或磁带、闪存、EPROM、NVRAM、PRAM或其他此类介质或这样的介质的联网版本。易失性介质包括例如动态存储器(例如，DRAM、SRAM、高速缓存)或其他此类介质。非暂时性介质与传输介质不同，但可以与传输介质结合使用。传输介质用于向机器或从机器传输数据和/或指令。示例性传输介质包括同轴电缆、光缆、铜线和无线介质(例如，无线电波)。

此外，本领域技术人员将认识到，上述操作的功能之间的边界仅是例示性的。多个操作的功能可以组合为单个操作，和/或单个操作的功能可以分布在其他操作中。此外，备选实施例可以包括特定操作的多个实例，并且在各种其他实施例中可以改变操作的顺序。

尽管本公开提供了特定示例，但是在不脱离如所附权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被认为是例示性的而不是限制性的，并且所有这样的修改旨在包括在本公开的范围内。本文中针对特定示例描述的任何益处、优点或问题的解决方案均不应被解释为任何或所有权利要求的关键、必需或必要特征或元素。

此外，本文所使用的术语“一(a)”或“一个(an)”被定义为一个或多个。而且，即使同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一(a)”或“一个(an)”的不定冠词，在权利要求中使用诸如“至少一个”和“一个或多个”的介绍性短语也不应解释为暗示由不定冠词“一(a)”或“一个(an)”引入另一权利要求元素将包含这样引入的权利要求元素的任何特定权利要求限制为本发明仅包含一个这样的元素。使用定冠词也是如此。

除非另有说明，否则诸如“第一”和“第二”的术语用于任意地区分此类术语所描述的元素。因此，这些术语不一定旨在指示此类元素的时间或其他优先顺序。

Claims (14)

1.一种存储器，所述存储器具有多个存储单元以及与所述存储器集成的逻辑，其中所述存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作，与所述存储器集成的所述逻辑被配置为：

响应于来自与所述存储器分离的主机的请求，发起后台功能的处理；

在所述后台功能的处理期间，自动地监测所述存储器，以检测需要使用所述存储器的所述多个存储单元中的至少一个存储单元或所述存储器的至少一个数据路径的任何标准操作是否正在被执行；以及

当需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作被检测到时，除非所述后台功能的所述处理仅需要作为与所述存储器集成的所述逻辑的一部分被提供并被配置为仅对所述后台功能进行处理的资源，否则自动地挂起所述后台功能的所述处理。

2.根据权利要求1所述的存储器，其中与所述存储器集成的所述逻辑还被配置为(1)在需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作完成之后；或(2)在解决所述标准操作和所述后台功能之间的资源冲突时，自动地恢复所述后台功能的处理。

3.根据权利要求1所述的存储器，其中与所述存储器集成的所述逻辑还被配置为：响应于来所述自主机的恢复请求，(1)在需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作完成之后，或者(2)在解决所述标准操作和所述后台功能之间的资源冲突时，恢复所述后台功能的处理。

4.根据权利要求1所述的存储器，其中与所述存储器集成的所述逻辑还被配置为监测与所述标准操作的至少一个子集相对应的至少一个信号的状态。

5.根据权利要求2所述的存储器，其中与所述存储器集成的所述逻辑还被配置为在所述后台功能被恢复之后，在不中断的情况下自动地执行所述后台功能。

6.根据权利要求1所述的存储器，其中所述后台功能从由以下各项组成的组中被选择：查找第一事件功能、计数事件功能、校验和功能、清除为常量功能、测试常量功能、读取掩码功能、常量写入掩码功能以及检错和纠错功能。

7.根据权利要求1所述的存储器，其中所述存储器还被配置为从所述主机接收非标准前台命令，并且响应于所述非标准前台命令，在完成所述后台功能的所述处理时，将由所述后台功能的所述处理生成的任何结果提供给所述主机。

8.一种具有多个存储单元的存储器中的方法，所述存储器被配置为基于由标准主体发布的至少一个规范来执行标准操作，所述方法包括：

使用与所述存储器集成的逻辑，响应于来自与所述存储器分离的主机的请求，发起后台功能的处理；

在使用与所述存储器集成的所述逻辑对所述后台功能进行处理期间，自动地监测所述存储器，以检测需要使用所述存储器的所述多个存储单元中的至少一个存储单元或所述存储器的至少一个数据路径的任何标准操作是否正在被执行；以及

当需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作被检测到时，除非所述后台功能的所述处理仅需要作为与所述存储器集成的所述逻辑的一部分被提供并被配置为仅对所述后台功能进行处理的资源，否则自动地挂起所述后台功能的所述处理。

9.根据权利要求8所述的方法，还包括(1)在需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作完成之后；或(2)在解决所述标准操作和所述后台功能之间的资源冲突时，自动地恢复所述后台功能的处理。

10.根据权利要求8所述的方法，还包括响应于来所述自主机的恢复请求，(1)在需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的所述标准操作完成之后，或者(2)在解决所述标准操作和所述后台功能之间的资源冲突时，恢复所述后台功能的处理。

11.根据权利要求8所述的方法，其中监测所述存储器，以检测需要使用所述存储器的所述多个存储单元中的所述至少一个存储单元或所述存储器的所述至少一个数据路径的任何标准操作是否包括监测与所述标准操作的至少一个子集相对应的至少一个信号的状态。

12.根据权利要求9所述的方法，还包括在所述后台功能被恢复之后，在不中断的情况下，自动地执行所述后台功能。

13.根据权利要求8所述的方法，其中所述后台功能从由以下各项组成的组中被选择：查找第一事件功能、计数事件功能、校验和功能、清除为常量功能、测试常量功能、读取掩码功能、常量写入掩码功能以及检错和纠错功能。

14.根据权利要求8所述的方法，还包括所述存储器从所述主机接收非标准前台命令，并且所述存储器响应于所述非标准前台命令，在完成所述后台功能的所述处理时，将由所述后台功能的所述处理生成的任何结果提供给所述主机。

Images