KR20050084333A - 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법 - Google Patents
자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법 Download PDFInfo
- Publication number
- KR20050084333A KR20050084333A KR1020057011072A KR20057011072A KR20050084333A KR 20050084333 A KR20050084333 A KR 20050084333A KR 1020057011072 A KR1020057011072 A KR 1020057011072A KR 20057011072 A KR20057011072 A KR 20057011072A KR 20050084333 A KR20050084333 A KR 20050084333A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- array
- security device
- magnetization direction
- mram
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 123
- 230000015654 memory Effects 0.000 title claims abstract description 44
- 230000005415 magnetization Effects 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 32
- 239000010408 film Substances 0.000 description 11
- 230000010287 polarization Effects 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 239000013598 vector Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000005293 ferrimagnetic effect Effects 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 자기 소자, 예를 들면 MRAM 소자(10, 11)의 특수한 구조를, 자기 메모리 셀을 포함하는 IC를 위한 보안 장치(security device)(30)로서 제공한다. 이러한 구조는 사전 설정된 반병렬(anti-parallel) 자화 방향을 갖는 2개 이상의 연관된 자기 소자(10, 11)의 조합을 포함할 수 있다. 자기 소자의 분극 방향(polarisation directions)을 결정함으로써, 외부 자기장에 대한 노출을 검출할 수 있다. 역의 분극 방향은 정규 상황을 나타내고, 분극 방향에 따른 정렬은 MRAM 어레이가 외부 자기장에 노출되었다는 것을 나타낸다. 이러한 방법에 의하면, 불법적인 방식에 의해 MRAM 내에 저장된 데이터의 소거(erase) 또는 변경이 시도되었는지 여부를 검출할 수 있다. IC는 작동 중에 보안 시스템의 저항을 규칙적으로 검사한다. 자기장 노출이 검출되면, IC는 모든 MRAM 데이터를 소거하거나, 자체적으로 리셋하거나, 자신의 기능을 차단할 수 있다.
Description
본 발명은 자기 메모리 또는 자기 저항 랜덤 액세스 메모리(magnetoresistive random access memories : MRAM)에 관한 것이고, 보다 구체적으로는 자기장에 대한 노출에 의한 오용(misuse)으로부터 자기 메모리 셀을 보호하거나 자기장에 대한 의도적이지 않은 노출을 검출하여 이러한 노출에 의한 기능 불량(malfunctioning)을 방지하는 방법 및 장치에 관한 것이다.
자기 또는 자기 저항 랜덤 액세스 메모리(MRAM)는 현재 여러 회사에서 플래시 메모리의 차세대 장치로서 고려되고 있다. 이것은 최고속 정적 RAM(static RAM(SRAM) 메모리를 제외한 모든 메모리를 대체할 가능성을 갖고 있다. 이는 MRAM이 시스템-온-칩(system on Chip : SoC)을 위한 내장형 메모리로서 매우 적합하게 한다. 이는 비휘발성 메모리(non-volatile memory : NVM) 장치로서, 저장된 정보를 유지하는 데 있어서 전력을 필요로 하지 않는다는 것을 의미한다. 이는 모든 다른 타입의 메모리를 능가하는 이점으로 간주된다.
MRAM의 개념은 원래 미국 소재의 하니웰 사(Honeywell Corp.)에서 개발되었고, 자기 다중층 장치(magnetic multi-layer device) 내의 자화 방향을 정보 저장용으로 이용하며 정보 판독을 위해 결과적인 저항차를 이용한다. 모든 메모리 장치에서와 같이, MRAM 어레이 내의 각 셀은 "1" 또는 "0"을 나타내는 적어도 2개의 상태를 저장할 수 있어야 한다.
서로 다른 종류의 자기 저항(magnetoresistive : MR) 효과가 존재하는데, 그 중에서 거대 자기 저항(Giant Magneto-Resistance : GMR) 및 터널 자기 저항(Tunnel Magneto-Resistance : TMR)은 현재 가장 유력하다. GMR 효과 및 TMR 또는 자기 터널 접합(Magnetic Tunnel Junction : MTJ) 또는 스핀 의존성 터널링(Spin Dependent Tunneling : SDT) 효과는 비휘발성 자기 메모리를 구현할 가능성을 제공한다. 이러한 장치는 박막들로 이루어진 스택(stack)을 포함하는데, 이러한 박막 중 적어도 2개는 페로 자성체(ferromagnetic) 또는 페리 자성체(ferrimagnetic)이고, 이들은 비자성 중간층(non-magnetic interlayer)에 의해 분리되어 있다. GMR은 도전체 중간층(conductor inter-layers)을 갖는 구조물을 위한 자기 저항이고, TMR은 유전체 중간층(dielectric inter-layers)을 갖는 구조물을 위한 자기 저항이다. 매우 얇은 도전체가 2개의 페로 자성 필름 또는 페리 자성 필름 사이에 위치되면, 복합 다중층 구조물의 유효 면내 저항(effective in-plane resistance)은 필름의 자화 방향이 병렬(parallel)일 때 최소가 되고, 필름의 자화 방향이 반병렬(anti-parallel)일 때 최대가 된다. 얇은 유전체 중간층이 2개의 페로 자성 필름 또는 페리 자성 필름 사이에 위치되면, 필름들 사이의 터널링 전류는 필름의 자화 방향이 병렬일 때 최대(또는 그에 따라서 저항이 최소임)이고, 필름 사이의 터널링 전류는 필름의 자화 방향이 반병렬일 때 최소(또는 그에 따라서 저항이 최대임)가 된다는 것이 관찰되었다.
자기 저항은 일반적으로 병렬 자화 상태로부터 반병렬 자화 상태로 변동할 때 상기 구조물의 저항의 퍼센트 증가율로서 측정된다. TMR 장치는 GMR 구조물에 비해서 더 높은 퍼센트의 자기 저항을 제공하고, 그에 따라서 더 높은 신호 및 더 높은 속도에 대한 가능성을 갖는다. 최근의 연구 결과에 의하면, 우수한 GMR 셀에서의 10-14% 자기 저항에 비해서 터널링은 40% 이상의 자기 저항을 제공하는 것으로 확인되었다.
전형적인 MRAM 장치는 어레이로 정렬된 복수의 자기 저항 메모리 소자, 예를 들면 자기 터널링 접합(MTJ) 소자를 포함한다. MTJ 메모리 소자는 일반적으로 불변(fixed) 또는 고정층(pinned layer)과, 자유층(free layer) 및 그 사이의 유전 장벽(dielectric barrier)을 포함하는 적층형 구조물(layered structure)을 포함한다. 자기 재료로 이루어진 고정층은 항상 동일한 방향을 가리키는 자기 벡터를 갖는다. 자유층의 자기 벡터는 자유롭지만, 층의 자화 용이축(easy axis) 내로 한정되는데, 이러한 자화 용이축은 주로 소자의 물리적 크기에 의해 결정된다. 자유층의 자기 벡터는 2개의 방향 중 어느 하나를 가리키는데, 이러한 2개의 방향은 상기 자화 용이축과 일치되는 고정층의 자화 방향과 병렬 방향 및 반병렬 방향이다. MRAM의 기본적 원리는, 자화의 방향에 기초하여 정보를 이진 데이터로서, 예를 들면 "0" 및 "1"로서 저장하는 것이다. 이것 때문에 자기 데이터는 비휘발성이 되고, 외부 자기장에 의해 영향을 받기 전에는 변동되지 않는 것이다. MRAM 셀의 적층형 구조물의 자기 필름이 모두 동일 방향(병렬)으로 자화될 때, 데이터는 2개의 이진값 중의 하나, 예를 들면 "0"이 되고, 그렇지 않고, MRAM 셀의 적층형 구조물의 자기 필름이 모두 역의 방향(반병렬)으로 자화될 때, 데이터는 다른 이진값, 예를 들면 "1"이 된다. 자화 방향이 병렬인지 여부에 따라서 적층형 구조물의 저항이 달라진다는 사실을 이용하면, 이러한 시스템은 데이터의 모든 이진값, 예를 들면 "0" 또는 "1"을 구별할 수 있다.
일반적으로 MRAM 셀 및 자기 메모리 셀의 단점은, 강한 자기장에 대한 의도적 또는 비의도적 노출에 취약하다는 것이다.
특정한 적용 분야, 예를 들면 스마트카드(smartcards)에서, 자기 메모리 셀, 예를 들면 MRAM 셀 내에 저장된 데이터는 비밀 사항(secret)이다. 데이터를 안전하게 유지하고, 정상적으로 제어된 전기 접속(예를 들면 IC의 핀(pins)으로부터의) 이외의 방법으로는 검색될 수 없게 하는 것은 필수적이다. 데이터를 보호하여, 허가되지 않은 방식으로 데이터가 판독되는 것을 방지하고, 허가되지 않은 방식으로 변경되었다면 그 데이터가 사용되는 것을 방지하여야 한다.
WO 00/07184에서, 이러한 문제점은 소멸성(perishable) 정보 저장 메커니즘 내에서 기록 가능(recordable) 데이터 층을 이용함으로써 해결되는데, 이러한 메커니즘은 사전 결정된 사용권 또는 시간 인자(time factor) 중 적어도 하나가 소멸되는 것에 응답하여, 기록된 데이터에 대한 액세스를 거부한다.
개시된 실시예 중의 하나는 MRAM 기술 분야에 관한 것으로, 여기에서 자기 저항 메모리 셀은 각각 다중층 GMR 재료 등과 같이 자화 벡터의 형태로 데이터를 저장하는 자기 메모리 셀 소자를 포함한다. MRAM 셀 내에 저장된 데이터는 데이터를 소거하기에 충분할 정도의 자기장을 방출할 수 있는 판독기에 의해 판독된다. 그러므로, 정보를 판독 및 액세스하는 동안에, 기록된 데이터를 파괴하는 자기장이 생성된다.
상술된 해결책의 단점은, 오용되지 않은 경우에도 기록된 데이터를 액세스할 수 없게 된다는 사실이다. 정상적이고 허가된 방식으로 사용되었다고 해도, 데이터에 대한 액세스가 거부되거나 데이터가 파괴된다.
따라서, 소정 적용 분야(예를 들면 스마트카드 등)에 있어서, 어레이의 MRAM 셀 내에 저장된 데이터가 정상적으로 제어된 방식, 예를 들면 IC의 핀(pins)으로부터의 전기 접속에 의한 방식 이외의 다른 방법으로는 변경될 수 없게 하는 안전한 MRAM 어레이를 제공하는 것이 매우 바람직하다.
도 1은 본 발명에 따른 보안 장치의 일실시예를 도시하는 개략적인 측면도.
도 2는 도 1에 도시된 보안 장치를 도시하는 개략적인 평면도.
본 발명의 목적은 특히, 보안이 필수적이거나 데이터의 무결성(integrity)이 중요한 적용 분야에서 자기 메모리 셀의 어레이, 예를 들면 MRAM 어레이가 의도적으로 또는 의도적이지 않게 외부 자기장에 대해 노출되는 것을 표시하는 하드웨어 보호를 제공하는 것이다.
상술된 목적은 본 발명에 따른 방법 및 장치에 의해 달성된다.
본 발명은 적어도 하나의 보안 장치를 구비하는 자기 메모리 셀의 어레이를 제공한다. 자기 메모리 셀은 예를 들면, 임의의 MR 타입(예컨대 AMR, GMR, TMR 등)의 MRAM 셀의 어레이일 수 있지만 이것으로 한정되지 않는다. 이와 다르게, 자기 메모리 셀은 예를 들면, 은행 카드(bankcard)에 있는 자기 스트립(magnetic strip) 등과 같은 자기 테이프에 존재할 수 있는데, 이들은 (이동식(removable)) 하드 디스크(HDD) 또는 플로피 디스크를 위한 것일 수 있다. 본 발명에 따른 적어도 하나의 보안 장치는 각각 사전 설정된 자화 방향을 갖는 제 1 자기 소자 및 제 2 자기 소자를 포함한다. 제 1 및 제 2 자기 소자의 사전 설정된 자화 방향은 서로 다르다. 제 1 및 제 2 자기 소자는 외부적으로 인가된 자기장의 자기장 라인(magnetic field lines)에 대해 자신의 자화 방향을 정렬하여, 어레이가 외부 자기장에 대해 노출되었다는 것을 표시할 수 있다.
본 발명의 일실시예에 따르면, 제 1 및 제 2 자기 소자는 임의의 MR 타입(예컨대 AMR, GMR, TMR 등)의 MRAM 셀을 포함할 수 있다. 이와 다르게, 다른 자기 소자는 자기 테이프를 포함하는 장치 등과 같은 보안 장치용으로 이용될 수 있다. 후자의 경우에, 본 발명의 보안 장치는 보안 태그(security tag) 또는 보안 칩(security chip)에서 구현될 수 있고, 이들은 예를 들면 스마트카드 또는 HDD에서 구현되어 그 무결성을 모니터링할 수 있다. 보안 장치용으로 MRAM 셀을 이용하는 것의 이점은 보안 장치가 내장형 또는 독립형(standalone) 자기 셀 어레이에 용이하게 추가될 수 있다는 것이다. 자기 테이프와는 대조적으로, MR-소자를 기반으로 하는 본 발명에 따른 보안 장치는 어떠한 기계적 이동을 필요로 하지 않으면서 용이하게 전기적으로 판독될 수 있다.
또한, MRAM 셀을 포함하는 보안 장치에서, MRAM 셀은 각각 사전 설정된 역의 자화 방향을 갖는 자유 자기층을 갖는다. 이러한 사전 설정된 자화 방향을 변경하고 보안 장치의 MRAM 셀의 저항의 결과적인 변동을 측정함으로써, 외부 자기장에 대한 노출을 검출할 수 있다.
본 발명에 따르면, 보안 장치는 보호되어야 하는 자기 메모리 셀에 인접하게 형성될 수 있다. 이것에 의해서, 영향을 받은 자기 메모리 셀로부터 멀리 떨어진 보안 장치에 비해서 인접한 보안 장치는 자기 메모리 셀의 어레이가 외부 자기장에 의해 영향을 받을 때 그 영향을 인식할 것이다.
본 발명의 또 다른 실시예에 따르면, 복수의 보안 장치는 어레이 내의 자기 메모리 셀 사이에서 공간적으로 분포될 수 있다. 이는 자기 메모리 셀들 사이에서 공간적으로 분포된 더 많은 보안 장치가 어레이 내의 모든 위치에서 외부 자기장의 노출에 대한 보다 정확한 방향을 제공한다는 점에서 유리하다.
본 발명은 또한 상술된 바와 같이 적어도 하나의 보안 장치를 구비하는 자기 메모리 셀의 어레이를 포함하는 집적 회로를 제공한다. 집적 회로는 자기 메모리 셀의 데이터 컨텐츠를 소거하고/또는 보안 장치에 의해서 어레이가 외부적으로 인가된 자기장에 노출되었다고 표시되면 집적 회로의 기능을 차단하는 제어 회로를 더 포함한다.
본 발명은 외부 자기장에 대해 자기 메모리 셀의 어레이가 노출되었다는 것을 표시하는 방법을 더 제공한다. 본 방법은 어레이가 외부 자기장에 노출될 때 자기 보안 장치의 사전 설정된 자화 방향을 변경하는 단계를 포함한다. 보안 장치는 제 1 사전 설정된 자화 방향을 갖는 제 1 자기 소자 및 제 2 사전 설정된 자화 방향을 갖는 제 2 자기 소자를 포함할 수 있고, 제 1 및 제 2 사전 설정된 자화 방향은 서로 다르다. 사전 설정된 자화 방향의 변경은 제 1 및 제 2 자기 소자 중 적어도 하나의 자화 방향을 외부 자기장에 대해 정렬하는 단계를 포함할 수 있다.
본 발명은 사전 설정된 자화 방향의 변경 단계가 2개의 역으로 자화된 MRAM 셀 중 적어도 하나의 자화 방향을 변경시키는 단계를 포함한다는 것을 특징으로 하는 방법을 제공한다.
본 발명에 따른 방법은 예를 들면, 보안 장치가 사전 설정된 자화 방향을 갖는 제 1 및 제 2 MRAM 셀을 자기 소자로서 포함하는 경우에 제 1 및 제 2 MRAM 셀의 저항차를 측정함으로써 제 1 및 제 2 자기 소자 중 적어도 하나의 자화 방향의 변경을 판정하는 단계를 더 포함할 수 있다.
본 발명의 이러한 특징, 피처 및 이점과 다른 특징, 피처 및 이점은, 본 발명의 원리를 예로서 나타내는 첨부된 도면과 함께 이하의 상세한 설명으로부터 명확해질 것이다. 이러한 설명은 오로지 예시를 위해 제시된 것이고, 본 발명의 범주를 제한하지 않는다. 이하에서 언급된 참조 번호는 첨부된 도면을 참조하는 것이다.
본 발명은 특정한 실시예와 관련하여, 또한 소정의 도면을 참조하여 설명될 것이지만, 본 발명은 그것으로 한정되지 않고 청구항에 의해서만 한정된다. 설명된 도면은 오로지 예시적인 것이고 한정적이지 않다. 도면에서, 몇몇 소자의 크기는 설명을 위해서 과장되고, 실제 축적되고 도시되지 않았다. "포함한다"라는 용어가 본 발명의 상세한 설명 및 청구항에서 사용되었으나, 이는 다른 소자 또는 단계의 존재를 배제하지 않는다.
또한, 상세한 설명 및 청구항 내에서의 제 1, 제 2, 제 3 등과 같은 용어는 유사한 소자들을 구분하기 위해 사용된 것으로서, 반드시 순차적이거나 시간적인 순서를 나타내기 위한 것은 아니다. 이와 같이 사용된 용어는 적절한 상황 하에서 서로 교차 가능하고, 본 명세서에 설명된 본 발명의 실시예는 여기에서 설명되거나 예시된 시퀀스 이외의 다른 시퀀스로 작동할 수 있다는 것을 이해할 수 있을 것이다.
또한, 상세한 설명 및 청구항 내에서 상부(top), 하부(bottom), 위(over), 아래(under) 등과 같은 용어는 설명을 목적으로 사용된 것이고, 반드시 상대적인 위치를 나타내기 위한 것은 아니다. 이와 같이 사용된 용어는 적절한 상황 하에서 서로 교차 가능하고, 본 명세서에 설명된 본 발명의 실시예는 여기에서 설명되거나 예시된 방향 이외의 다른 방향으로 작동할 수 있다는 것을 이해할 수 있을 것이다.
본 발명에 따르면, 데이터 컨텐츠를 포함하는 자기 메모리 셀의 어레이(도면 내에 도시되지 않음)가 제공되는데, 이러한 어레이는 어레이가 외부 자기장에 노출되었는지 표시하기 위한 보안 장치(30)(예를 들면, 도 1 및 도 2에 도시됨)를 구비한다.
각각의 메모리 셀이 자기 저항 메모리 소자를 포함하는 자기 저항 메모리 셀의 어레이는, 행 및 열로 논리적으로 조직된다. 이러한 설명을 통해서, "수평" 또는 "수직"이라는 용어는 좌표 시스템을 제공하는 데 사용되고, 오로지 설명을 용이하게 하기 위해 이용된다. 이는 장치의 실제 물리적 방향을 지칭할 수 있지만 반드시 그러하지는 않다. 또한, "열" 및 "행"이라는 용어는 서로 결합된 어레이 소자의 세트를 나타내기 위해 사용된다. 이러한 결합(linking)은 행 및 열로 이루어진 카티션(Cartesian) 어레이의 형태를 가질 수 있지만, 본 발명은 그것으로 한정되지 않는다. 당업자라면 잘 이해할 수 있듯이, 열 및 행은 용이하게 상호 교환될 수 있고, 이러한 설명에서 이들 용어는 교환 가능하도록 의도되었다. 또한, 비 카티션(non-Cartesian) 어레이가 구성될 수 있고, 이들은 본 발명의 범주 내에 포함될 수 있다. 따라서, "행" 및 "열"의 용어는 폭넓게 해석되어야 한다. 이러한 넓은 해석을 용이하게 하기 위해서, 청구항은 논리적으로 조직된 행 및 열을 참조하였다. 이는 메모리 소자의 세트가 기하학적으로 선형 교차 방식으로 함께 결합되는 것을 의미하지만, 물리적 또는 지형적 구성은 반드시 그렇게 될 필요는 없다. 예를 들면, 행은 원주이고, 열은 이러한 원주의 반지름일 수 있는데, 원주 및 반지름은 본 발명에 있어서 행 및 열로 "논리적으로 조직된" 것으로 설명될 수 있다. 또한, 여러 라인의 특정한 명칭, 예를 들면 비트 라인(bit line) 및 워드 라인(word line), 또는 행 라인 및 열 라인 등은, 설명을 용이하게 하고 특정 기능을 지칭하기 위해 사용된 일반 명칭으로서 의도되었고, 이러한 특정한 단어의 선택은 어떠한 방식으로도 본 발명을 한정하기 위한 것이 아니다. 이러한 용어는 모두 설명되는 특정한 구조물의 더 나은 이해를 위해 이용되었고, 어떠한 방식으로도 본 발명을 한정하지 않는다는 것을 이해할 수 있을 것이다.
본 발명에 따르면, 보안 장치(30)는 2개의 역으로 자화되거나 바이어싱된(biased) 자기 소자를 포함한다. 본 발명의 제 1 실시예에 따르면, 이러한 역으로 이진 자화되거나 바이어싱된 자기 소자는 이산(discrete) 자기 소자, 예를 들면 도 1 및 도 2에 도시된 바와 같이 역으로, 또는 서로 다르게 분극된 자화 방향을 갖는 2개의 연결된 RAM 셀(10, 11)의 조합에 의해 형성될 수 있다. 역의 자화 방향을 갖는다는 것은 각각의 셀이 적어도 2개의 안정(stable) 또는 준안정(quasi-stable) 자화 방향을 갖는다는 것을 의미하고, 2개의 셀은 하나의 셀의 자화 방향이 다른 셀에 대해서 역의 방향으로 정렬된다는 것을 의미한다. 각 소자의 자화 방향을 독립적으로 설정하거나, 모든 자화 방향이 하나의 방향으로 설정되게 할 수 있다. 예를 들면, 연관된 MRAM 셀(10, 11)의 자유층(18)은 역으로 분극되는데, 즉, 제 1 MRAM 셀(10)의 자유층(18)이 하나의 방향으로 분극되면, 제 2 MRAM 셀(11)의 자유층(18)은 반대 방향으로 분극된다. 예를 들면, 도 1에 도시된 바와 같이 제 1 MRAM 셀(10)에서 그의 불변층 또는 고정층(14)과 자유층(18)은 반병렬(anti-parallel) 자화 방향을 갖고, 제 2 MRAM 셀(11)에서 그의 불변 또는 고정층(14) 및 자유층(18)은 병렬 자화 방향을 가질 수 있다. 이러한 경우에 연결된 MRAM 셀(10, 11)의 고정층(14)은 모두 동일한 자화 방향을 갖는 반면, 자유층(18)은 다른 자화 방향을 가진다. 이와 다르게, 연결된 MRAM 셀(10, 11)의 불변 또는 고정층(14)은 반대의 자화 방향(도면 내에 도시되지 않음)을 가질 수 있다. 본 실시예에 따르면, 연결된 MRAM 셀의 자유층(18)이 또한 서로에 대해 역의 자화 방향을 가질 수 있으므로, 제 1 및 제 2 MRAM 셀 모두의 고정층(14) 및 자유층(18) 중 어느 하나가 역으로 분극되거나, 제 1 및 제 2 MRAM 셀 모두의 고정층(14) 및 자유층(18)이 병렬 분극을 가질 수 있다.
보안 장치(30)의 비트 기록(설정(setting)/초기화(initializing))은, 예를 들면 보안 장치의 소자(10, 11) 위에 배치되어, 2개의 소자(10, 11)의 위치에서 동일 전류 펄스를 가지고 반대의 자기장을 생성하는 하나의 단일 도전체(12)에 의해 실행될 수 있다. 이를 획득하기 위해서, 기록 라인(12)은 2개의 레그(legs)(20, 21)를 갖는 U자 형상을 가질 수 있는데, 여기에서 보안 장치(30)의 각각의 소자(10, 11)는 레그(20, 21) 중의 어느 하나를 통과하는 전류 펄스에 의한 영향을 받을 수 있다. 보안 장치의 비트를 설정하는 데 있어서 2개의 전류 라인이 필요하지는 않은데, 이는 이러한 2개의 전류 라인을 별도로 설정할 필요가 없기 때문이다. 이러한 경우에 기록 라인(12)은 도 1에 도시된 바와 같이 자유층(18)에 근접하는 것이 바람직하다.
이와 다르게, 보안 장치(30)의 비트의 초기화는, (도면에 도시되어 있지 않지만) 예를 들면 보안 장치(30)의 소자(10, 11)의 상부 및 하부의 교차 전류 라인을 통과하는 결합 전류를 이용하여 비트를 독립적으로 설정함으로써 이루어질 수 있다.
본 발명에 따른 보안 장치(30)는 보호되어야 하는 MRAM 셀에 인접한 MRAM 셀의 어레이 내에 포함될 수 있다. 제 1 전류 라인, 예를 들면 디지트 라인(digitlines)은 MRAM 셀의 한 쪽 면 상에서 어레이의 행을 따라서 연장되고, 제 2 전류 라인, 예를 들면 비트 라인(bitlines)은 메모리 셀의 다른 쪽 면 상에서 어레이의 열을 따라서 하향 연장된다. 다른 실시예에 따르면, 보안 장치(30)는 어레이 내의 정규 MRAM 셀에 대해 소정 각도로 배치될 수 있다.
어레이 내에서 MRAM 셀의 크기가 작고, 그 밀도가 높은 것에 기인하여, 의도적(탬퍼링(tampering))이거나 비의도적으로 외부 자기장에 노출시키면 셀의 자화 방향의 변경이 초래된다. 특히, 셀-쌍 방식(cell-pair-wise)의 반대 자화 방향이 방해되고, 이웃하는 MRAM 셀의 자유층의 자화 방향에 대한 병렬 배향(parallel orientation)이 생성된다. 이러한 병렬 배향은 외부 자기장의 방향에 대응할 수 있다. 본 발명에서 설명된 하드웨어 보안 장치(30)는 상술된 원리를 기반으로 한다.
보안 장치(30)가 외부 자기장에 노출되면, 보안 장치(30)의 자기 소자의 자화 방향은 모두 외부적으로 인가된 자기장의 방향을 가리키도록 변경된다. 본 발명의 제 1 실시예에 따르면, 보안 장치(30)의 MRAM 셀(10, 11) 중 하나의 자유층(18)의 자화 방향은 변경될 것이다. 자유층(18)의 자화 벡터는 모두 동일한 방향을 가리키는데, 이는 또한 외부 자기장의 자화 방향에 대응한다. 이를 통해서 보안 장치(30)의 MRAM 셀(10, 11)은 모두 병렬 자화 방향을 갖게 된다.
MRAM 셀(10, 11)의 병렬 및 반병렬 구성은 서로 다른 저항을 갖는 것으로 알려져 있다. MRAM 셀(10, 11)의 저항은 고정된 자기층(14)에 대한 자유층(18)의 상대 분극(즉, 병렬 또는 반병렬)에 의존하여 로우(low) 또는 하이(high)가 된다. 그러므로, 보안 장치(30)의 MRAM 셀(10, 11) 모두의 저항차를 측정함으로써, 그의 상호 자화 방향을 용이하게 결정할 수 있다. 도 1에 도시된 실시예에 있어서, 커다란 저항차는 정상 상황, 즉 하나의 MRAM 셀(10)이 반병렬 구성을 갖고, 다른 MRAM 셀(11)이 병렬 구성을 갖는 경우를 나타내는데, 이는 MRAM 셀의 어레이가 외부 자기장에 노출되지 않았다는 것을 의미한다. 보안 장치(30)의 MRAM 셀(10, 11) 사이의 어떠한 저항차도, MRAM 셀(10, 11)이 모두 동등하게 분극된 자화 방향을 가지고, 그에 따라 외부 자기장에 대해 노출되어 어레이의 MRAM 셀(10, 11)의 자유층(18) 내의 자화 방향이 변경된 것으로 표시하지 않는다. 이와 다르게, 도면에 도시되지는 않았으나 역으로 분극화된 불변 또는 고정 자기층을 포함하는 실시예 중 어느 하나에 따르면, 보안 장치의 MRAM 셀 사이의 어떠한 저항차도 정상 상황을 표시하지 않고, 보안 장치의 모든 MRAM 셀 사이의 커다란 저항차는 보안 장치가 외부 자기장에 노출되었다는 것을 표시한다.
이러한 방식으로, 보안 장치의 모든 자기 소자의 분극 방향을 결정함으로써 불법적인 방식으로 MRAM 어레이 내에 저장된 데이터를 소거 또는 변경하고자 하는 시도가 이루어졌는지 검출할 수 있다. 그 외에도, 본 발명은 자기장에 대한 비의도적인 노출을 검출하는 데 이용될 수 있는데, 이는 이러한 노출에 기인한 기능 불량을 방지하기 위한 것이다.
본 발명에 따른 적어도 하나의 보안 장치(30)가 존재하는 IC는, 작동 중에 보안 장치의 자기 소자의 분극 방향(예를 들면 저항)을 규칙적으로 검사할 수 있다. 예를 들면, 그 구성에 의존하여 저항차 또는 2개의 MRAM 셀의 동일한 저항을 측정함으로써 보안 장치의 모든 자기 소자의 동일 분극 방향을 검출하면, 또한 그에 따라서 외부 자기장에 대한 노출이 검출되면, IC는 특정 적용 분야에 있어서 어느 것이 바람직한지에 따라서 모든 MRAM 셀의 데이터를 소거하거나 자체적으로 리셋되거나, 그 기능을 차단할 수 있다.
본 발명의 다른 실시예에서, 본 발명에 따른 다수의 보안 장치(30)는 어레이의 MRAM 셀 사이에 공간적으로 분포되어 있다. 실제적으로, 보안 장치(30)가 오로지 제조 공정 동안에 일단 "안전한" 구성으로 설정되었다고 보장한다는 것은 불가능하다. 예를 들면, 이는 제 1 전류 라인(12)에 대한 특수 본드 패드(special bond pad)를 사용함으로서 이루어질 수 있는데, 이 본드 패드는 예를 들면 테스트 직후에 오로지 보안 장치(30)의 자기 소자(예를 들면 MRAM 셀(10, 11))의 자화 방향을 설정하기 위해서 이용되고, MRAM 어레이의 패키지 외부로부터 외부적으로 접속될 수 없다. 또한, 이는 일단 설정된 이후에는 영원히 기록 방지(write-protected)되게 하는 기록 차단 플래그(write-lock flag)에 의해 이루어질 수 있다.
본 발명은 내장형 또는 독립형 MRAM에 용이하게 추가될 수 있고, 외부 자기장에 대한 노출을 검출하는 하드웨어 보안 장치를 제공한다. 예를 들면 스마트카드 등과 같이 보안이 필수적이거나, 예를 들면 SoC 내에서 내장형 MRAM의 운영 시스템의 프로그램 코드 등과 같이 데이터의 무결성이 결정적인 분야에서는 특히, 본 발명에 따른 보안 장치를 이용하는 것이 중요할 것이다. 또한 본 발명은 외부 자기장, 예를 들면 영구 자석 또는 스마트카드 상의 자기 스트립에 대한 기록 장치로부터의 비의도적 노출에 대한 검출을 제공한다. 본 발명은 또한 정상적인 사용에서는 드문 경우인 커다란 자기장에 대한 비의도적인 노출을 검출할 수 있으므로, MRAM IC 내에서 매우 우수한 자기 차폐물(magnetic shielding)을 구현할 필요성을 감소시킬 수 있다.
본 발명에 따른 장치에 있어서, 본 명세서에서는 재료뿐만 아니라 바람직한 실시예, 특정한 형태 및 구성으로 기술되어 있으나, 본 발명의 범주 및 정신을 벗어나지 않으면서 그 형태 및 상세 설명에 있어서 여러 변형 및 수정이 이루어질 수 있다는 것을 이해할 것이다.
Claims (12)
- 적어도 하나의 보안 장치(security device)(30)를 구비하는 자기 메모리 셀의 어레이로서,상기 적어도 하나의 보안 장치(30)는 각각 사전 설정된 자화 방향(pre-set magnetization direction)을 갖는 제 1 자기 소자(10) 및 제 2 자기 소자(11)를 포함하고,상기 제 1 및 제 2 자기 소자(10, 11)의 상기 사전 설정된 자화 방향은 서로 다르며,상기 제 1 및 제 2 자기 소자(10, 11)는 외부적으로 인가된 자기장의 자기장 라인(magnetic field lines)에 대해 자신의 자화 방향을 정렬하여, 상기 어레이가 상기 외부적으로 인가된 자기장에 대해 노출되었다는 것을 표시하는자기 메모리 셀의 어레이.
- 제 1 항에 있어서,상기 제 1 및 제 2 자기 소자(10, 11)는 MRAM 셀을 포함하는 자기 메모리 셀의 어레이.
- 제 2 항에 있어서,상기 MRAM 셀(10, 11)은 자유 자기층(free magnetic layer)(18)을 갖고,상기 MRAM 셀(10, 11)은 상기 자유 자기층(18)에서 사전 설정된 역의 자화 방향을 갖는자기 메모리 셀의 어레이.
- 제 1 항에 있어서,상기 보안 장치(30)는 보호되어야 하는 상기 자기 메모리 셀에 인접한 위치에 형성되는 자기 메모리 셀의 어레이.
- 제 1 항에 있어서,상기 어레이 내의 상기 자기 메모리 셀들 사이에서 공간적으로 분포된 복수의 보안 장치(30)를 구비하는 자기 메모리 셀의 어레이.
- 제 1 항에 기재된 자기 메모리 셀의 어레이를 포함하는 집적 회로.
- 제 6 항에 있어서,상기 보안 장치에 의해서 상기 어레이가 외부적으로 인가된 자기장에 노출된 것으로 표시되면, 상기 자기 메모리 셀의 데이터 컨텐츠에 대한 소거(erasing) 및/또는 상기 집적 회로의 기능의 차단(blocking)을 수행하는 제어 회로를 더 포함하는 집적 회로.
- 자기 메모리 셀의 어레이가 외부 자기장에 노출된 것을 표시하는 방법으로서,상기 어레이가 상기 외부 자기장에 노출될 때 자기 보안 장치(30)의 사전 설정된 자화 방향을 변경하는 단계를 포함하는표시 방법.
- 제 8 항에 있어서,상기 보안 장치(30)는 제 1 사전 설정된 자화 방향을 갖는 제 1 자기 소자(10) 및 제 2 사전 설정된 자화 방향을 갖는 제 2 자기 소자(11)를 포함하고,상기 제 1 및 제 2 사전 설정된 자화 방향은 서로 다르며,상기 사전 설정된 자화 방향을 변경하는 상기 단계는 상기 제 1 및 제 2 자기 소자(10, 11) 중 적어도 하나의 상기 자화 방향을 상기 외부 자기장에 대해 정렬하는 단계를 포함하는표시 방법.
- 제 8 항에 있어서,상기 사전 설정된 자화 방향을 변경하는 상기 단계는 2개의 역방향으로 자화된 MRAM 셀(10, 11) 중 적어도 하나의 상기 자화 방향을 변경하는 단계를 포함하는 표시 방법.
- 제 8 항에 있어서,상기 자화 방향의 변경을 판정하는 단계를 더 포함하는 표시 방법.
- 제 11 항에 있어서,상기 보안 장치(30)는 사전 설정된 자화 방향을 갖는 제 1 및 제 2 MRAM 셀(10, 11)을 포함하고,상기 자화 방향의 변경은 상기 보안 장치(30)의 상기 제 1 및 제 2 MRAM 셀(10, 11)의 저항차를 측정함으로써 판정되는표시 방법.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43452002P | 2002-12-18 | 2002-12-18 | |
| US43482902P | 2002-12-18 | 2002-12-18 | |
| US60/434,829 | 2002-12-18 | ||
| US60/434,520 | 2002-12-18 | ||
| US43998603P | 2003-01-14 | 2003-01-14 | |
| US60/439,986 | 2003-01-14 | ||
| EP03100403.9 | 2003-02-20 | ||
| EP03100403 | 2003-02-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050084333A true KR20050084333A (ko) | 2005-08-26 |
Family
ID=32600966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057011072A KR20050084333A (ko) | 2002-12-18 | 2003-12-15 | 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7224634B2 (ko) |
| KR (1) | KR20050084333A (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101063119B1 (ko) * | 2002-12-18 | 2011-09-07 | 엔엑스피 비 브이 | Ｍｒａｍ 셀의 어레이 및 무허가 판독 방지 방법 |
| US7712147B2 (en) * | 2002-12-18 | 2010-05-04 | Nxp B.V. | Method and device for protection of an mram device against tampering |
| US7468664B2 (en) * | 2006-04-20 | 2008-12-23 | Nve Corporation | Enclosure tamper detection and protection |
| US20070279969A1 (en) * | 2006-06-02 | 2007-12-06 | Raytheon Company | Intrusion detection apparatus and method |
| EP2135254B1 (en) | 2007-03-09 | 2016-05-25 | NVE Corporation | Stressed magnetoresistive tamper detection devices |
| US7577021B2 (en) * | 2007-11-21 | 2009-08-18 | Magic Technologies, Inc. | Spin transfer MRAM device with separated CPP assisted writing |
| US8854870B2 (en) | 2012-03-13 | 2014-10-07 | Honeywell International Inc. | Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure |
| US8811072B2 (en) * | 2012-03-13 | 2014-08-19 | Honeywell International Inc. | Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure |
| US8909942B1 (en) | 2012-03-30 | 2014-12-09 | Western Digital Technologies, Inc. | MRAM-based security for data storage systems |
| KR102031661B1 (ko) | 2012-10-23 | 2019-10-14 | 삼성전자주식회사 | 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법 |
| DE102015121375A1 (de) * | 2015-12-08 | 2017-06-08 | Harting It Software Development Gmbh & Co. Kg | Vorrichtung und Verfahren zur Manipulationsüberwachung eines transportablen Gegenstandes |
| JP7279012B2 (ja) * | 2018-02-26 | 2023-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び電子機器 |
| US10978123B2 (en) * | 2018-12-04 | 2021-04-13 | Nxp Usa, Inc. | Tamper protection of memory devices on an integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2638869B1 (fr) * | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
| US6130814A (en) * | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
| RU2213390C2 (ru) * | 1998-08-18 | 2003-09-27 | Инфинеон Текнолоджиз Аг | Полупроводниковая интегральная схема с защитным покрытием поверхности |
| KR100451096B1 (ko) * | 2000-09-19 | 2004-10-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치 |
| US7712147B2 (en) * | 2002-12-18 | 2010-05-04 | Nxp B.V. | Method and device for protection of an mram device against tampering |
| US7286392B2 (en) * | 2003-11-24 | 2007-10-23 | Nxp B.V. | Data retention indicator for magnetic memories |
-
2003
- 2003-12-15 US US10/539,795 patent/US7224634B2/en not_active Expired - Lifetime
- 2003-12-15 KR KR1020057011072A patent/KR20050084333A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US20060146597A1 (en) | 2006-07-06 |
| US7224634B2 (en) | 2007-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100547678C (zh) | 用于磁性存储单元的硬件安全装置及方法 | |
| US8261367B2 (en) | Method and device for protection of an MRAM device against tampering | |
| US7468664B2 (en) | Enclosure tamper detection and protection | |
| US7712147B2 (en) | Method and device for protection of an mram device against tampering | |
| US8243503B2 (en) | Magnetic storage element responsive to spin polarized current | |
| US20070058422A1 (en) | Programmable magnetic memory device | |
| US7224634B2 (en) | Hardware security device for magnetic memory cells | |
| US7411814B2 (en) | Programmable magnetic memory device FP-MRAM | |
| EP1690261B1 (en) | Method and device for preventing erroneous programming of a magnetoresistive memory element | |
| JP2007513502A (ja) | 磁界センサを有するｍｒａｍチップの不均一シールド | |
| EP1576615B1 (en) | Hardware security device for magnetic memory cells | |
| EP1690263B1 (en) | Data retention indicator for magnetic memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |